



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0124990
(43) 공개일자 2017년11월13일

(51) 국제특허분류(Int. Cl.)
H01L 33/36 (2010.01) H01L 33/38 (2010.01)
H01L 33/40 (2010.01)
(52) CPC특허분류
H01L 33/36 (2013.01)
H01L 33/38 (2013.01)
(21) 출원번호 10-2017-0142304(분할)
(22) 출원일자 2017년10월30일
심사청구일자 2017년10월30일
(62) 원출원 특허 10-2016-0000945
원출원일자 2016년01월05일
심사청구일자 2016년01월05일

(71) 출원인
주식회사 세미콘라이트
경기 용인시 기흥구 원고매로2번길 49, 3층 (고매동)
(72) 발명자
전수근
경기도 성남시 분당구 미금일로 22, 203동 502호 (구미동, 까치마을주공2단지아파트)
전근모
광주광역시 광산구 목련로273번안길 30, 408동 505호(운남동, 운남주공4단지아파트)
최일균
경기도 용인시 기흥구 원고매로2번길 49 3층
(74) 대리인
안상정


전체 청구항 수 : 총 6 항

(54) 발명의 명칭 **반도체 발광소자**

(57) 요약

본 개시는, 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고, 절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며, 플립 칩인 것을 특징으로 하는 반도체 발광소자에 대한 것이다.

대표도 - 도7



(52) CPC특허분류

H01L 33/405 (2013.01)

H01L 2924/12041 (2013.01)

명세서

청구범위

청구항 1

반도체 발광소자에 있어서,

성장기관:

성장기관 위에 형성된 복수의 반도체층;으로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층;

복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고,

절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며,

플립 칩인 것을 특징으로 하는 반도체 발광소자.

청구항 2

청구항 1에 있어서,

절연층은 활성층에서 생성된 빛을 복수의 반도체층 측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.

청구항 3

청구항 1에 있어서,

전극의 상면과 하면을 연결하는 측면이 경사진 것을 특징으로 하는 반도체 발광소자.

청구항 4

청구항 3에 있어서,

측면의 경사각도가 70° 이하인 것을 특징으로 하는 반도체 발광소자.

청구항 5

청구항 1에 있어서,

전극의 상면과 하면을 연결하는 측면이 계단형상인 것을 특징으로 하는 반도체 발광소자.

청구항 6

청구항 1에 있어서,

복수의 반도체층과 절연층 사이에 형성된 추가의 절연층; 및

추가 절연층과 절연층 사이에 형성되는 연결전극;으로서, 복수의 반도체층과 전기적으로 연결되고 절연층에 구비된 개구를 통해 전극과 전기적으로 연결되는 연결전극;을 추가로 포함하는 반도체 발광소자.

발명의 설명

기술 분야

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 반도체 발광소자의 전극 구조에 관한 것이다.

[0001]

배경 기술

- [0002] 여기서, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art). 또한 본 명세서에서 상측/하측, 위/아래 등과 같은 방향 표시는 도면을 기준으로 한다.
- [0003] 도 1은 종래의 반도체 발광소자의 일 예를 나타내는 도면이다.
- [0004] 반도체 발광소자는 성장기판(10; 예: 사파이어 기판), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN층), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN MQWs), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: p형 GaN층)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(60)과, 본딩 패드로 역할하는 전극(70)이 형성되어 있고, 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 역할하는 전극(80; 예: Cr/Ni/Au 적층 금속 패드)이 형성되어 있다. 도 1과 같은 형태의 반도체 발광소자를 특히 레터럴 칩(Lateral Chip)이라 한다. 여기서, 기판(10) 측이 외부와 전기적으로 연결될 때 장착면으로 기능한다.
- [0005] 도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
- [0006] 반도체 발광소자는 성장기판(10), 성장기판(10) 위에, 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 그 위에 성장기판(10) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(90, 91, 92)이 형성되어 있다. 제1 전극막(90)은 Ag 반사막, 제2 전극막(91)은 Ni 확산 방지막, 제3 전극막(92)은 Au 본딩층일 수 있다. 식각되어 노출된 제1 반도체층(30) 위에 본딩 패드로 기능하는 전극(80)이 형성되어 있다. 여기서, 전극막(92) 측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 2와 같이 전극이 외부와 전기적으로 연결될 때 장착면으로 기능하고, 활성층에서 생성된 빛을 성장기판 측으로 반사하는 구조를 갖는 반도체 발광소자를 특히 플립 칩(Flip Chip)이라 한다. 도 2에 도시된 플립 칩의 경우 제1 반도체층(30) 위에 형성된 전극(80)이 제2 반도체층 위에 형성된 전극막(90, 91, 92)보다 낮은 높이에 있지만, 동일한 높이에 형성될 수 있도록 할 수도 있다. 여기서 높이의 기준은 성장기판(10)으로부터의 높이 일 수 있다.
- [0007] 도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자의 또 다른 예를 나타내는 도면이다. 설명의 편의를 위해 도면기호를 변경하였다.
- [0008] 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 형성되어 있으며, 성장 기판이 제거된 측에 형성된 전극(120), 제2 반도체층(50)에 전류를 공급하는 한편 반도체층(30, 40, 50)을 지지하는 지지기판(100), 그리고 지지기판(100)에 형성된 전극(110)을 포함한다. 전극(120)은 와이어 본딩을 이용하여 외부와 전기적으로 연결된다. 전극(110)측이 외부와 전기적으로 연결될 때 장착면으로 기능한다. 도 3과 같이 전극(110, 120)이 활성층(40)의 위 및 아래에 1개씩 있는 구조의 반도체 발광소자를 수직 칩(Vertical Chip)이라 한다.
- [0009] 도 4는 한국 등록특허공보 제10-1405449호에 기재된 플립 칩의 다른 일 예를 나타내는 도면이다. 설명의 편의를 위해 도면 기호를 수정하였다.
- [0010] 플립 칩은 성장기판(10), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 식각되어 노출된 제1 반도체층(30)과 제2 반도체층(50)을 덮는 절연층(200)으로서 활성층에서 나오는 빛을 반사하는 비도전성 물질로 된 비도전성 반사층(200)과 비도전성 반사층(200) 위에 형성된 제1 반도체층(30)과 전기적으로 연결된 제1 전극(210) 및 제2 반도체층(50)과 전기적으로 연결된 제2 전극(211) 포함한다.
- [0011] 도 5는 한국 등록특허공보 제10-1091403호에 기재된 플립 칩의 또 다른 일 예를 나타내는 도면이다. 설명의 편의를 위해 도면 기호를 수정하였다.
- [0012] 플립 칩은 성장기판(10), 성장기판(10) 위에, 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50)이 순차로 증착되어 있으며, 제2 반도체층(50)을 덮는 도전성 반사층(301)을 포함하는 추가의 절연층(300), 추가의 절

연층(300) 위에 형성되어 제1 반도체층(30)과 전기적으로 연결되는 제1 연결전극(310) 및 제2 반도체층(50)과 전기적으로 연결되는 제2 연결전극(311), 제1 및 제2 연결전극(310, 311) 위에 형성되는 절연층(200), 절연층(200) 위에 형성되어 제1 연결전극(310)과 전기적으로 연결되는 제1 전극(210) 및 제2 연결전극(311)과 전기적으로 연결되는 제2 전극(211)을 포함한다.

[0013] 도 6은 플립 칩에서 발생하는 문제점을 나타내는 도면이다.

[0014] 플립 칩(C)이 외부 기관(400, 예 : PCB, 서브마운트 등)과 솔더링을 통해 전기적으로 연결될 때 고온에서 솔더링이 진행된다. 즉 솔더링을 통해 플립 칩(C)과 외부 기관(400)이 전기적으로 연결될 때, 제1 전극(210) 및 제2 전극(211)에는 열충격이 발생하면서 스트레스가 제1 전극(210) 및 제2 전극(211)의 점선 원으로 표시된 테두리 부분(220)에 집중되며, 이로 인하여 제1 전극(210) 및 제2 전극(211) 위에 위치하는 절연층(200)에 균열(230)이 발생한다. 외부 기관(400)은 외부 전극(410, 411) 및 솔더 물질(420, 421)을 포함한다. 외부 전극(410, 411)은 서브마운트에 구비된 도통부, 패키지의 리드 프레임, PCB에 형성된 전기 패턴 등일 수 있으며, 플립 칩(C)과 독립적으로 구비된 도선이라면 그 형태에 특별한 제한이 있는 것은 아니다. 이해를 돕기 위해 플립 칩(C)의 구조는 제1 전극(210), 제2 전극(211) 및 절연층(200)을 크게 확대하여 표시하였다. 나머지 구조는 일반적인 플립 칩 구조이다. 예를 들어 도 2 및 도 4 내지 도 5에 기재된 플립 칩과 실질적으로 동일하다.

[0015] 본 개시는 플립 칩에서 발생하는 상기 문제점을 해결하기 위한 전극 구조를 제공한다.

발명의 내용

해결하려는 과제

[0016] 이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.

과제의 해결 수단

[0017] 여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

[0018] 본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고, 절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며, 플립 칩인 것을 특징으로 하는 반도체 발광소자가 제공된다.

발명의 효과

[0019] 이에 대하여 '발명을 실시하기 위한 구체적인 내용'의 후단에 기술한다.

도면의 간단한 설명

[0020] 도 1은 종래의 반도체 발광소자 칩의 일 예를 나타내는 도면,

도 2는 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자 칩의 다른 예를 나타내는 도면,

도 3은 미국 등록특허공보 제8,008,683호에 제시된 반도체 발광소자 칩의 또 다른 예를 나타내는 도면,

도 4는 한국 등록특허공보 제10-1405449호에 기재된 플립 칩의 다른 일 예를 나타내는 도면,

도 5는 한국 등록특허공보 제10-1091403호에 기재된 플립 칩의 또 다른 일 예를 나타내는 도면,

도 6은 플립 칩에서 발생하는 문제점을 나타내는 도면,

도 7은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,

도 8은 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면,

도 9는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면.

발명을 실시하기 위한 구체적인 내용

- [0021] 이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
- [0022] 도 7은 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이다.
- [0023] 반도체 발광소자(400)는 제1 도전성을 가지는 제1 반도체층(411), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(412) 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(413)을 포함하는 복수의 반도체층(410), 복수의 반도체층(410) 위에 형성되고, 개구(421)를 포함하는 절연층(420), 및 절연층(420) 위에 형성되어 개구(421)를 통해 복수의 반도체층(410)과 전기적으로 연결되는 제1 전극(430) 및 제2 전극(431)을 포함한다.
- [0024] 복수의 반도체층(410)은 성장기관(440) 위에서 성장된다. 복수의 반도체층(410)과 성장기관(440) 사이에는 버퍼층(450)을 포함하여 추가의 층들을 포함할 수 있다. 절연층(420)은 도 4 내지 도 5에 기재된 절연층(200) 또는 추가의 절연층(300)과 실질적으로 동일하다. 예를 들어 절연층(420)은 활성층에서 생성되는 빛을 복수의 반도체층(410)측으로 반사하는 비도전성 물질로 된 비도전성 반사층(420, 예 : TiO_2/SiO_2 의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터 등)일 수 있다. 또는 도전성 반사층을 포함하는 절연층(420) 이거나, 전기적 절연 기능만이 있는 절연층(420)일 수도 있다. 다만 반도체 발광소자(400)가 플립 칩인 경우, 절연층(420)은 활성층에서 생성되는 빛을 복수의 반도체층(410)측으로 반사하는 기능을 갖는 것이 바람직하다. 또한 절연층(420)은 개구(421)를 포함한다. 개구(421)의 갯수는 필요에 따라 정해질 수 있다. 제1 전극(430) 및 제2 전극(431)은 개구(421)를 통해 복수의 반도체층(410)과 전기적으로 연결된다. 도 7에 기재된 것처럼, 제1 전극(430)은 제1 반도체층(411)과 전기적으로 연결되며, 제2 전극(431)은 제2 반도체층(412)과 전기적으로 연결된다. 또한 도 7(b)와 같이 제2 전극(431)이 직접 개구(421)에 형성되어 제2 반도체층(412)과 전기적으로 연결될 수 있다. 도 7(b)에서는 제2 전극(431)에 대해서만 도시하였지만 제1 전극(430)도 동일하게 개구(421)에 형성되어 제1 반도체층(411)과 전기적으로 연결될 수 있다. 또한 제1 전극(430) 및 제2 전극(431)이 도 2에 기재된 전극막(90, 91, 92)과 같이 다층 구조인 경우 일반적으로 최상층은 금(Au)이 일반적이지만 솔더링시 외부 기관과의 본딩 강도를 향상시키기 위해 최상층이 주석(Sn)을 함유하는 솔더링층인 것이 바람직하다. 또한 제1 전극(430) 및 제2 전극(431)은 상면(432) 및 하면(433)을 구비하고, 상면(432)의 면적이 하면(433)의 면적보다 작다. 상면(432)의 면적이 하면(433)의 면적보다 작기 때문에 측면(434)이 경사진다. 측면(434)이 경사진 경우, 종래 플립 칩에 있어서 측면이 수직인 경우보다 테두리에서 발생하는 스트레스가 도 7(c)에 빛금 친 부분(460)과 같이 분산되어 절연층(420)에 발생하는 균열을 방지할 수 있다. 바람직하게는 측면(434)의 경사각도(470)는 70° 이하인 것이 바람직하다. 또한 플립 칩 구조는 당업자에게 공지된 것으로 단면도만으로 설명하였다. 예를 들어 도 4에 기재된 플립 칩 구조일 수 있다.
- [0025] 도 8은 본 개시에 따른 반도체 발광소자의 다른 일 예를 보여주는 도면이다.
- [0026] 반도체 발광소자(500)는 제1 전극(510) 및 제2 전극(511)의 측면(512)이 계단형상인 것을 제외하고 반도체 발광소자(500)는 도 7에 기재된 반도체 발광소자(400)와 실질적으로 동일하다. 도 8(b)는 평면도이며, 제1 전극(510) 및 제2 전극(511)이 절연층(520) 위에 계단형상으로 배치된 것을 보여준다. 측면(512)이 계단형상인 경우 도 7(c)에서 설명한 것과 동일한 효과를 얻을 수 있다.
- [0027] 도 9는 본 개시에 따른 반도체 발광소자의 또 다른 일 예를 보여주는 도면이다.
- [0028] 반도체 발광소자(600)는 제1 도전성을 가지는 제1 반도체층(611), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(612) 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(613)을 포함하는 복수의 반도체층(610), 제2 반도체층(612)을 덮는 개구(661)를 구비한 추가의 절연층(660), 추가의 절연층(660) 위에 형성되는 제1 연결전극(670) 및 제2 연결전극(671), 제1 연결전극(670) 및 제2 연결전극(671) 위에 형성되는 개구(621)를 구비한 절연층(620), 절연층(620) 위에 형성되어 제1 연결전극(670) 및 제2 연결전극(671)과 전기적으로 연결되는 제1 전극(630) 및 제2 전극(631))을 포함한다. 추가의 절연층(660)은 도 4 내지 도 5에 기재된 절연층(200) 또는 추가의 절연층(300)과 실질적으로 동일하다. 예를 들어 추가의 절연층(660)은 활성층에서 생성되는 빛을 복수의 반도체층(610)측으로 반사하는 비도전성 물질로 된 비도전성 반사층(660, 예 : TiO_2/SiO_2 의 조합으로 이루어지는 반복 적층 구조의 분포 브래그 리플렉터 등)일 수 있다. 또한 추가의 절연층(660)에 구비된 개구(661)의 갯수는 필요에 따라 정해질 수 있다. 도 9에 기재된

것처럼, 제1 연결전극(670)은 추가의 절연층(660)에 구비된 개구(661)를 통해 제1 반도체층(611)과 전기적으로 연결되며, 제2 연결전극(671)은 추가의 절연층(660)에 구비된 개구(661)를 통해 제2 반도체층(612)과 전기적으로 연결된다. 또한 제1 연결전극(670)은 절연층(620)에 구비된 개구(621)를 통해 제1 전극(630)과 전기적으로 연결되며, 제2 연결전극(671)은 절연층(620)에 구비된 개구(621)를 통해 제2 전극(631)과 전기적으로 연결된다. 도 9에서 설명하고 있는 것을 제외하고 반도체 발광소자(600)은 도 7에 기재된 반도체 발광소자(400)와 실질적으로 동일하다. 또한 제1 연결전극(670) 및 제2 연결전극(671)을 포함하는 플립 칩 구조는 당업자에게 공지된 것으로 단면도만으로 설명하였다. 예를 들어 도 5에 기재된 플립 칩 구조일 수 있다. 또한 도 7 내지 도 9에 기재된 도면에서는 절연층(420, 520, 620) 위에 제1 전극(430, 510, 630) 및 제2 전극(431, 511, 631)이 모두 상면의 면적이 하면의 면적보다 작은 것으로 도시하였지만 제1 전극(430, 510, 630) 및 제2 전극(431, 511, 631) 중 하나만 상면의 면적이 하면의 면적보다 작은 것도 본 개시의 범위에 포함될 수 있다.


- [0029] 이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
- [0030] (1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수의 반도체층; 복수의 반도체층 위에 형성되고, 개구를 포함하는 절연층; 그리고, 절연층 위에 형성되어 개구를 통해 복수의 반도체층과 전기적으로 연결되는 전극;으로서, 상면 및 하면을 구비하며 상면의 면적이 하면의 면적보다 작은 전극;을 포함하며, 플립 칩인 것을 특징으로 하는 반도체 발광소자.
- [0031] (2) 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
- [0032] (3) 전극이 절연층의 개구에 형성되는 것을 특징으로 하는 반도체 발광소자.
- [0033] (4) 전극은 솔더링층을 포함하는 것을 특징으로 하는 반도체 발광소자.
- [0034] (5) 전극의 상면과 하면을 연결하는 측면이 경사진 것을 특징으로 하는 반도체 발광소자.
- [0035] (6) 측면의 경사각도가 70° 이하인 것을 특징으로 하는 반도체 발광소자.
- [0036] (7) 전극의 상면과 하면을 연결하는 측면이 계단형상인 것을 특징으로 하는 반도체 발광소자.
- [0037] (8) 복수의 반도체층과 절연층 사이에 형성되며, 복수의 개구를 구비한 추가의 절연층; 및 추가의 절연층과 절연층 사이에 형성되는 연결전극;으로서, 추가의 절연층에 구비된 복수의 개구를 통해 복수의 반도체층과 전기적으로 연결되고 절연층에 구비된 개구를 통해 전극과 전기적으로 연결되는 연결전극;을 추가로 포함하는 반도체 발광소자.
- [0038] (9) 추가의 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
- [0039] (10) 절연층과 추가의 절연층은 활성층에서 생성된 빛을 복수의 반도체층측으로 반사하는 비도전성 물질로 된 비도전성 반사층인 것을 특징으로 하는 반도체 발광소자.
- [0040] 본 개시에 따르면 플립 칩을 솔더링에 의해 외부 기판에 전기적으로 연결할 때 플립 칩의 전극 밑에 위치하는 절연층의 균열 문제를 해결한 플립 칩이 제공된다.

부호의 설명


- [0041] 반도체 발광소자 : 400, 500, 600
- 절연층 : 200, 420, 520, 620, 660
- 전극 : 70, 80, 90, 91, 92, 110, 120, 210, 211, 430, 431, 510, 511, 630, 631
- 연결전극 : 310, 311, 670, 671

도면


도면1




도면2




도면3




도면4




도면5




도면6



도면7



도면8



도면9

