



(12) 发明专利

(10) 授权公告号 CN 102543937 B

(45) 授权公告日 2014. 01. 22

(21) 申请号 201110457533. 9

H01L 21/56(2006. 01)

(22) 申请日 2011. 12. 30

H01L 21/50(2006. 01)

(73) 专利权人 北京工业大学

审查员 李艳红

地址 100124 北京市朝阳区平乐园 100 号

(72) 发明人 秦飞 夏国峰 安彤 刘程艳

王伟 朱文辉

(74) 专利代理机构 北京思海天达知识产权代理有限公司 11203

代理人 刘萍

(51) Int. Cl.

H01L 23/498(2006. 01)

H01L 23/495(2006. 01)

H01L 23/31(2006. 01)

H01L 21/48(2006. 01)


权利要求书2页 说明书9页 附图9页

(54) 发明名称

一种芯片上倒装芯片封装及制造方法

(57) 摘要

本发明公开了一种芯片上倒装芯片封装及制造方法。本封装包括引线框架、第一、第二金属材料层、母 IC 芯片、具有凸点的子 IC 芯片、绝缘填充材料、粘贴材料、下填料和塑封材料。引线框架包括芯片载体和引脚。金属材料层配置于引线框架上表面和下表面。绝缘填充材料配置于引线框架的台阶式结构下。母 IC 芯片通过粘贴材料配置于引线框架上表面的第一金属材料层位置,具有凸点的子 IC 芯片倒转焊接配置于母 IC 芯片的有缘面上。下填料配置于母 IC 芯片与具有凸点的子 IC 芯片之间。塑封材料包覆母 IC 芯片、具有凸点的子 IC 芯片、粘贴材料、下填料、第一金属导线和引线框架。本发明提供了基于 QFN 封装的高可靠性、低成本、高 I/O 密度的三维封装结构。



1. 一种芯片上倒装芯片封装件结构的制造方法,该封装件结构包括:

引线框架,沿厚度方向具有台阶式结构,具有上表面、下表面和台阶表面,其中引线框架包括芯片载体、多个引脚:

芯片载体,配置于引线框架中央部位,芯片载体四边边缘部位沿厚度方向具有台阶式结构,具有上表面、下表面和台阶表面,以及

多个引脚,配置于芯片载体四周,围绕芯片载体呈多圈排列,沿厚度方向具有台阶式结构,具有上表面、下表面和台阶表面,其中每个引脚包括配置于该上表面的内引脚和配置于该下表面的外引脚;

第一金属材料层,配置于引线框架的上表面位置;

第二金属材料层,配置于引线框架的下表面位置;

绝缘填充材料,配置于引线框架的台阶式结构下;

母 IC 芯片,通过粘贴材料配置于引线框架上表面位置的第一金属材料层上,且配置于芯片载体的中央部位;

具有凸点子 IC 芯片,通过倒装焊接配置于母 IC 芯片的有缘面上;

下填料,配置于母 IC 芯片的有缘面与子 IC 芯片的有缘面之间,包覆凸点、母 IC 芯片的有缘面和子 IC 芯片的有缘面;

金属导线,母 IC 芯片上的多个键合焊盘通过金属导线分别连接至配置有第一金属材料层的多个引脚的内引脚;

塑封材料,包覆母 IC 芯片、具有凸点的子 IC 芯片、下填料、金属导线、粘贴材料、第一金属材料层和引线框架,形成封装件,

所述的封装件结构的制造方法的特征在于包括:

配置掩膜材料层,在薄板基材的上表面和下表面配置具有窗口的掩膜材料层图形;

配置第一金属材料层和第二金属材料层,在配置于薄板基材上表面和下表面的掩膜材料层的窗口中分别配置第一金属材料层和第二金属材料层;

下表面选择性部分蚀刻,移除薄板基材下表面的掩膜材料层,以第二金属材料层为抗蚀层,对薄板基材下表面进行选择性部分蚀刻,形成凹槽;

配置绝缘填充材料,在薄板基材下表面经选择性部分蚀刻形成的凹槽中填充绝缘材料;

上表面选择性部分蚀刻,移除薄板基材上表面的掩膜材料层,以第一金属材料层为阻蚀层,对薄板基材上表面进行选择性部分蚀刻,形成具有台阶式结构的引线框架,包括分离的芯片载体和多圈引脚;

配置母 IC 芯片,通过粘贴材料将母 IC 芯片配置于引线框架上表面的第一金属材料层位置,且固定于芯片载体的中央部位;

配置子 IC 芯片,通过倒装上芯设备将具有凸点的子 IC 芯片倒装配置于母 IC 芯片的有缘面上,通过回流焊或者热压焊实现凸点与母 IC 芯片的有缘面相连;

配置下填料,将下填料配置于母 IC 芯片的有缘面与子 IC 芯片的有缘面之间,下填料包覆凸点、母 IC 芯片的有缘面和子 IC 芯片的有缘面;

金属导线键合连接,母 IC 芯片上的多个键合焊盘通过金属导线分别连接至配置有第一金属材料层的多个引脚的内引脚;

形成封装件,用塑封材料包覆母 IC 芯片、具有凸点的子 IC 芯片、下填料、金属导线、粘贴材料、第一金属材料层和引线框架,形成产品阵列;

切割分离形成单个封装件,切割分离形成独立的单个封装件。

2. 根据权利要求 1 所述的方法,其特征在于,经蚀刻形成的分离的芯片载体和多圈引脚由绝缘填充材料连接固定。

3. 根据权利要求 1 所述的方法,其特征在于,下填料通过毛细填充、压力填充、真空填充或者倾斜填充方法配置于母 IC 芯片的有缘面与子 IC 芯片的有缘面之间。

4. 根据权利要求 1 所述的方法,其特征在于,切割分离形成单个封装件,是用刀片切割、激光切割或者水刀切割方法切割,且仅切割塑封材料和绝缘填充材料。

一种芯片上倒装芯片封装及制造方法

技术领域

[0001] 本发明涉及半导体元器件制造技术领域,尤其涉及到具有多圈引脚排列的芯片上倒装芯片(Flip Chip on Chip, FCoC)封装,本发明还包括该封装件的制造方法。

背景技术

[0002] 随着电子产品如手机、笔记本电脑等朝着小型化,便携式,超薄化,多媒体化以及满足大众化所需要的低成本方向发展,高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比,近年来快速发展的新型封装技术,即四边扁平无引脚QFN(Quad Flat Non-lead Package)封装,由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点,引发了微电子封装技术领域的一场新的革命。

[0003] 图1A和图1B分别为传统QFN封装结构的背面示意图和沿I-I'剖面的剖面示意图,该QFN封装结构包括引线框架11,塑封材料12,粘片材料13,IC芯片14,金属导线15,其中引线框架11包括芯片载体111和围绕芯片载体111四周排列的引脚112,IC芯片14通过粘片材料13固定在芯片载体111上,IC芯片14与四周排列的引脚112通过金属导线15实现电气连接,塑封材料12对IC芯片14、金属导线15和引线框架11进行包封以达到保护和支撑的作用,引脚112裸露在塑封材料12的底面,通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体111通过焊料焊接在PCB等电路板上,具有直接散热通道,可以有效释放IC芯片14产生的热量。与传统的TSOP和SOIC封装相比,QFN封装不具有鸥翼状引线,导电路径短,自感系数及阻抗低,从而可提供良好的电性能,可满足高速或者微波的应用。裸露的芯片载体提供了卓越的散热性能。

[0004] 随着IC集成度的提高和功能的不断增强,IC的I/O数随之增加,相应的电子封装的I/O引脚数也相应增加,且逐渐由传统的二维平面封装形式向更高集成度的三维立体封装形式发展,传统的四边扁平无引脚封装件为典型的二维平面封装形式,单圈的引脚围绕芯片载体呈周边排列,限制了I/O数量的提高,满足不了高密度、具有更多I/O数的IC的需要。传统的引线框架无台阶式结构设计,无法有效的锁住塑料材料,导致引线框架与塑封材料结合强度低,易于引起引线框架与塑封材料的分层甚至引脚或芯片载体的脱落,而且无法有效的阻止湿气沿着引线框架与塑封材料结合界面扩散到电子封装内部,从而严重影响了封装体的可靠性。传统QFN产品在塑封工艺时需要预先在引线框架背面粘贴胶带以防止溢料现象,待塑封后还需进行去除胶带、塑封料飞边等清洗工艺,增加了封装成本增高。使用切割刀切割分离传统的四边扁平无引脚封装件,切割刀在切割塑封材料的同时也会切割到引线框架金属,不仅会造成切割效率的降低和切割刀片寿命的缩短,而且会产生金属毛刺,影响了封装体的可靠性。因此,为了突破传统QFN的低I/O数量的瓶颈,提高封装体的可靠性和降低封装成本,急需研发一种基于QFN封装的高可靠性、低成本、高I/O密度的三维封装结构及其制造方法。

发明内容

[0005] 本发明提供了一种高密度、多圈引脚排列的芯片上倒装芯片 (Flip Chip on Chip, FCoC) 封装及其制造方法, 以达到突破传统 QFN 的低 I/O 数量的瓶颈和提高封装体的可靠性的目的。

[0006] 为了实现上述目的, 本发明采用下述技术方案:

[0007] 本发明提出一种芯片上倒装芯片 (FCoC) 封装件结构, 包括引线框架、第一金属材料层、第二金属材料层、母 IC 芯片、具有凸点的子 IC 芯片、下填料、绝缘填充材料、粘贴材料、金属导线和塑封材料。引线框架沿厚度方向具有台阶式结构, 具有上表面、下表面和台阶表面。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。芯片载体配置于引线框架中央部位, 芯片载体四边边缘部位沿厚度方向具有台阶式结构。围绕芯片载体呈多圈排列的引脚的横截面形状呈圆形或者矩形状, 其中每个引脚包括配置于该上表面的内引脚和配置于该下表面的外引脚。第一金属材料层和第二金属材料层配置于引线框架的上表面位置和下表面位置。绝缘填充材料配置于引线框架的台阶式结构下, 支撑、保护引线框架。母 IC 芯片通过粘贴材料配置于引线框架上表面的第一金属材料层位置, 且固定于芯片载体的中央部位。子 IC 芯片通过凸点倒装焊接配置于母 IC 芯片的有缘面上。下填料配置于母 IC 芯片的有缘面与子 IC 芯片的有缘面之间, 包覆凸点、母 IC 芯片的有缘面和子 IC 芯片的有缘面。母 IC 芯片上的多个键合焊盘通过金属导线分别连接至配置有第一金属材料层的多个引脚的内引脚, 以实现电气互联。塑封材料包覆密封母 IC 芯片、具有凸点的子 IC 芯片、下填料、粘贴材料、金属导线、第一金属材料层和引线框架, 暴露出配置于引线框架下表面的第二金属材料层。

[0008] 根据本发明的实施例, 引脚框架具有多个围绕芯片载体呈三圈排列的引脚。

[0009] 根据本发明的实施例, 包括芯片载体和围绕芯片载体呈三圈排列的引脚的引线框架具有台阶式结构。

[0010] 根据本发明的实施例, 围绕芯片载体呈三圈排列的引脚的横截面形状呈圆形形状。

[0011] 根据本发明的实施例, 围绕芯片载体呈三圈排列的引脚的横截面形状呈矩形形状。

[0012] 根据本发明的实施例, 芯片载体每边的引脚排列方式为平行排列。

[0013] 根据本发明的实施例, 芯片载体每边的引脚排列方式为交错排列。

[0014] 根据本发明的实施例, 引线框架上表面和下表面分别配置有第一金属材料层和第二金属材料层。

[0015] 根据本发明的实施例, 引线框架上表面和下表面分别配置的第一金属材料层和第二金属材料层包括镍 (Ni)、钯 (Pd)、金 (Au) 金属材料。

[0016] 根据本发明的实施例, 引线框架台阶式结构下配置绝缘填充材料。

[0017] 根据本发明的实施例, 引线框架台阶式结构下配置绝缘填充材料种类是热固性塑封材料, 或者塞孔树脂、油墨以及阻焊绿油等材料。

[0018] 根据本发明的实施例, 用含银颗粒的环氧树脂或者胶带等粘贴材料将母 IC 芯片配置于芯片载体中央部位。

[0019] 根据本发明的实施例, 具有凸点的子 IC 芯片通过倒装上芯设备配置于母 IC 芯片

的有缘面上。

[0020] 根据本发明的实施例,凸点为无铅焊料凸点、含铅焊料凸点或者金属凸点。

[0021] 根据本发明的实施例,在母 IC 芯片的有缘面与子 IC 芯片的有缘面之间配置下填料。

[0022] 根据本发明的实施例,配置的下填料具有绝缘、导热性能。

[0023] 根据本发明的实施例,下填料包覆凸点、母 IC 芯片的有缘面和子 IC 芯片的有缘面。

[0024] 本发明提出一种芯片上倒装芯片 (FCoC) 封装件的制造方法,包括以下步骤:

[0025] 步骤 1:配置掩膜材料层

[0026] 对薄板基材进行清洗和预处理,在薄板基材的上表面和下表面配置具有窗口的掩膜材料层图形。

[0027] 步骤 2:配置第一金属材料层和第二金属材料层

[0028] 在配置于薄板基材上表面和下表面的掩膜材料层的窗口分别中配置第一金属材料层和第二金属材料层。

[0029] 步骤 3:下表面选择性部分蚀刻

[0030] 移除薄板基材下表面的掩膜材料层,以第二金属材料层为抗蚀层,对薄板基材下表面进行选择性部分蚀刻,形成凹槽。

[0031] 步骤 4:配置绝缘填充材料

[0032] 在薄板基材下部分经选择性半蚀刻形成的凹槽中填充绝缘材料。

[0033] 步骤 5:上表面选择性部分蚀刻

[0034] 移除薄板基材上表面的掩膜材料层,以第一金属材料层为阻蚀层,对薄板基材上表面进行选择性部分蚀刻,形成具有台阶式结构的引线框架,包括分离的芯片载体和多圈引脚。

[0035] 步骤 6:配置母 IC 芯片

[0036] 通过含银颗粒的环氧树脂树脂或者胶带等粘贴材料将母 IC 芯片配置于芯片载体中央部位。

[0037] 步骤 7:配置子 IC 芯片

[0038] 通过倒装上芯设备将具有凸点的子 IC 芯片倒装配置于母 IC 芯片的有缘面上,通过回流焊或者热压焊实现凸点与母 IC 芯片的有缘面相连。

[0039] 步骤 8:配置下填料

[0040] 将下填料配置于母 IC 芯片的有缘面与子 IC 芯片的有缘面之间,下填料包覆凸点、母 IC 芯片的有缘面和子 IC 芯片的有缘面。

[0041] 步骤 9:金属导线键合连接

[0042] 母 IC 芯片上的多个键合焊盘通过金属导线分别连接至配置有第一金属材料层的多个引脚的内引脚上,以实现电气互联。

[0043] 步骤 10:塑封

[0044] 通过塑封材料包覆母 IC 芯片、具有凸点的子 IC 芯片、粘贴材料、下填料、金属导线、下填料、第一金属材料层和引线框架,暴露出配置于引线框架下表面的第二金属材料层,形成封装件产品阵列。

- [0045] 步骤 11 :打印
- [0046] 对塑封后的产品阵列进行激光打印。
- [0047] 步骤 12 :切割分离产品
- [0048] 切割分离产品,形成独立的单个封装件。
- [0049] 根据本发明的实施例,通过电镀或者化学镀方法配置第一金属材料层和第二金属材料层。
- [0050] 根据本发明的实施例,分别以第一金属材料层和第二金属材料层为抗蚀层,选用仅蚀刻薄板基材的蚀刻液对薄板基材上表面和下表面选择性部分蚀刻。
- [0051] 根据本发明的实施例,绝缘填充材料通过丝网印刷或者涂布等方法配置在半蚀刻凹槽中。
- [0052] 根据本发明的实施例,具有凸点的子 IC 芯片倒装焊接方法为回流焊、热压焊。
- [0053] 根据本发明的实施例,下填料通过毛细填充、压力填充、真空填充或者倾斜填充方法配置于母 IC 芯片的有缘面与子 IC 芯片的有缘面之间。
- [0054] 根据本发明的实施例,选用刀片切割、激光切割或者水刀切割等方法切割分离产品,且仅切割塑封材料和绝缘填充材料,不切割引线框架。
- [0055] 基于上述,根据本发明,基于传统 QFN 封装的芯片上倒装芯片 (FCoC) 封装件结构为三维立体封装,高度可控制在 0.7 毫米范围内,具有较高的 I/O 密度和集成度,母 IC 芯片与子 IC 芯片之间通过凸点作为电气联接的通道,缩短了信号传输路径,减少了信号延迟和串扰,而且降低了封装件的高度,引线框架的台阶式结构增加了与塑封材料和绝缘填充材料的结合面积,具有与塑封材料和绝缘填充材料相互锁定的效果,能够有效防止引线框架与塑封材料和绝缘填充材料的分层以及引脚或芯片载体的脱落,有效阻止湿气从封装件结构外部向内部扩散,小面积尺寸的外引脚能够有效防止表面贴装时桥连现象的发生,引线框架上表面和下表面配置的第一金属材料层和第二金属材料层能够有效提高金属引线键合质量和表面贴装质量,由于单个封装体之间仅由塑封材料和绝缘填充材料相连,因此当使用切割刀切割分离产品,不会切割到引线框架金属材料,从而提高了切割效率,延长了切割刀的寿命,防止了金属毛刺的产生,同时省去了传统 QFN 封装流程中的塑封前引线框架背面粘贴胶膜、塑封后去除胶膜和塑封料飞边等工艺,降低了封装成本。
- [0056] 下文特举实施例,并配合附图对本发明的上述特征和优点做详细说明。

附图说明

- [0057] 图 1A 为传统 QFN 封装结构的背面示意图 ;
- [0058] 图 1B 为沿图 1A 中的 I-I' 剖面的剖面示意图 ;
- [0059] 图 2A 为根据本发明的实施例绘制的引脚横截面为圆形,且芯片载体每边的引脚排列方式为平行排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图 ;
- [0060] 图 2B 为根据本发明的实施例绘制的引脚横截面为矩形,且芯片载体每边的引脚排列方式为平行排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图 ;
- [0061] 图 3A 为根据本发明的实施例绘制的引脚横截面为圆形,且芯片载体每边的引脚排列方式为交错排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图 ;
- [0062] 图 3B 为根据本发明的实施例绘制的引脚横截面为矩形,且芯片载体每边的引脚

排列方式为交错排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图；

[0063] 图 4 为根据本发明的实施例绘制的,沿图 2A-B 和图 3A-B 中的 I-I 剖面的剖面示意图；

[0064] 图 5A 至图 5N 为根据本发明的实施例绘制的芯片上倒装芯片 (FCoC) 封装件结构的制造流程剖面示意图,所有剖面示意图都为沿图 4 剖面所示的剖面示意图。

[0065] 图中标号:100. 传统四边扁平无引脚封装结构,11. 引脚框架,111. 芯片载体112. 引脚,12. 塑封材料,13. 粘片材料,14. IC 芯片,15. 金属导线,200、200a、200b、200c、200d. 芯片上倒装芯片 (FCoC) 封装件,201. 引线框架,202. 芯片载体,203. 引脚,20. 薄板基材,20a. 薄板基材上表面、引线框架上表面,20b. 薄板基材下表面、引线框架下表面,21a、21b. 掩膜材料层,22. 第一金属材料层,23. 第二金属材料层,22a. 第一金属材料层表面,23a. 第二金属材料层表面,24. 凹槽,24a. 台阶式结构表面,24b. 台阶式结构,25. 绝缘填充材料,25a. 绝缘填充材料表面,26. 粘贴材料,27. 母 IC 芯片,28. 子 IC 芯片,29. 凸点,30. 下填料,31. 金属导线,32. 塑封材料。

具体实施方式

[0066] 下面结合附图对本发明进行详细说明：

[0067] 图 2A 为根据本发明的实施例绘制的引脚横截面为圆形,且芯片载体每边的引脚排列方式为平行排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图。

[0068] 图 2B 为根据本发明的实施例绘制的引脚横截面为矩形,且芯片载体每边的引脚排列方式为平行排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图。

[0069] 参照上述图 2A-B 可以看出,在本实施例中,芯片上倒装芯片 (FCoC) 封装件结构 200a 和 200b 的引线框架 201 包括芯片载体 202 和围绕芯片载体 202 呈多圈排列的引脚 203,且芯片载体 202 每边的引脚 203 的排列方式为平行排列,在引线框架 201 下表面配置有第二金属材料层 23,在引线框架 201 中配置有绝缘填充材料 25。不同之处在于图 2A 的芯片上倒装芯片 (FCoC) 封装件结构中的引脚横截面为圆形,图 2B 的芯片上倒装芯片 (FCoC) 封装件结构中的引脚横截面为矩形。

[0070] 图 3A 为根据本发明的实施例绘制的引脚横截面为圆形,且芯片载体每边的引脚排列方式为交错排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图。图 3B 为根据本发明的实施例绘制的引脚横截面为矩形,且芯片载体每边的引脚排列方式为交错排列的芯片上倒装芯片 (FCoC) 封装件结构的背面示意图。

[0071] 参照上述图 3A-B 可以看出,在本实施例中,芯片上倒装芯片 (FCoC) 封装件结构 200c 和 200d 的引线框架 201 包括芯片载体 202 和围绕芯片载体 202 呈多圈排列的引脚 203,且芯片载体 202 每边的引脚 203 的排列方式为交错排列,在引线框架 201 下表面配置有第二金属材料层 23,在引线框架 201 中配置有绝缘填充材料 25。不同之处在于图 3A 的芯片上倒装芯片 (FCoC) 封装件结构中的引脚横截面为圆形,图 3B 的芯片上倒装芯片 (FCoC) 封装件结构中的引脚横截面为矩形。

[0072] 图 4 为沿图 2A-B 和图 3A-B 中的 I-I 剖面的剖面示意图。结合图 2A-B、图 3A-B,参照图 4,在本实施例中,芯片上倒装芯片 (FCoC) 封装件结构 200 包括引线框架 201、第一金属材料层 22、第二金属材料层 23、绝缘填充材料 25、粘贴材料 26、母 IC 芯片 27、具有凸点

的子 IC 芯片 28、凸点 29、下填料 30、金属导线 31 以及塑封材料 32。

[0073] 在本实施例中,引线框架 201 作为导电、散热、连接外部电路的通道,沿厚度方向具有台阶式结构 24b,具有上表面 20a 和相对于上表面 20a 的下表面 20b,以及台阶式结构 24b 的台阶表面 24a。引线框架 201 包括芯片载体 202 和围绕芯片载体 202 呈多圈排列的引脚 203,芯片载体 202 和围绕芯片载体 202 呈多圈排列的引脚 203 都具有台阶式结构 24b。芯片载体 202 配置于引线框架 201 中央部位,芯片载体 202 四边边缘部位沿厚度方向具有台阶式结构 24b。多个引脚 203 配置于芯片载体 202 四周,围绕芯片载体 202 呈多圈排列,且沿厚度方向具有台阶结构 24b,其横截面形状呈圆形或者矩形状,其中每个引脚 203 包括配置于该上表面 20a 的内引脚和配置于该下表面 20b 的外引脚。

[0074] 第一金属材料层 22 和第二金属材料层 23 分别配置于引线框架 201 的上表面 20a 位置和引线框架 201 的下表面 20b 位置,第一金属材料层 22 与引脚 203 的内引脚具有相同尺寸大小,第二金属材料层 23 与引脚 203 的外引脚具有相同尺寸大小。第一金属材料层 22 具有第一金属材料层表面 22a,第二金属材料层 23 具有第二金属材料层表面 23a。

[0075] 绝缘填充材料 25 配置于引线框架 201 的台阶式结构 24 下,对引线框架 201 起到支撑和保护的作用,绝缘填充材料 25 具有绝缘填充材料表面 25a,绝缘填充材料表面 25a 与第二金属材料层表面 23a 处于同一水平面上。

[0076] 母 IC 芯片 27 通过粘贴材料 26 配置于引线框架 201 的上表面 20a 的第一金属材料层 22 位置,且配置于芯片载体 202 的中央部位,具有凸点 29 的子 IC 芯片 28 通过倒装上芯设备配置于母 IC 芯片 27 的有缘面上。下填料 30 配置于母 IC 芯片 27 的有缘面与子 IC 芯片 28 的有缘面之间,包覆凸点 29、母 IC 芯片 27 的有缘面和子 IC 芯片 28 的有缘面。母芯片 27 上的多个键合焊盘通过金属导线 31 分别连接至配置有第一金属材料层 22 的多个引脚的内引脚上,实现电气互联。

[0077] 塑封材料 32 包覆上述母 IC 芯片 27、子 IC 芯片 28、凸点 29、下填料 30、粘贴材料 26、金属导线 31、引线框架 201 和第一金属材料层 22,暴露出配置于引线框架下表面 20b 的第二金属材料层 23。

[0078] 下面将以图 5A 至图 5N 来详细说明一种芯片上倒装芯片 (FCoC) 封装件结构的制造流程。

[0079] 图 5A 至图 5N 为根据本发明的实施例绘制的芯片上倒装芯片 (FCoC) 封装件结构的制造流程剖面示意图,所有剖面示意图都为沿图 4 剖面所示的剖面示意图。

[0080] 请参照图 5A,提供具有上表面 20a 和相对于上表面 20a 的下表面 20b 的薄板基材 20,薄板基材 20 的材料可以是铜、铜合金、铁、铁合金、镍、镍合金以及其他适用于制作引线框架的金属材料。薄板基材 20 的厚度范围为 0.1mm-0.25mm,例如为 0.127mm,0.152mm,0.203mm。对薄板基材 20 的上表面 20a 和下表面 20b 进行清洗和预处理,例如用等离子水去油污、灰尘等,以实现薄板基材 20 的上表面 20a 和下表面 20b 清洁的目的。

[0081] 请参照图 5B,在薄板基材 20 的上表面 20a 和下表面 20b 上分别配置具有窗口的掩膜材料层 21a 和掩膜材料层 21b,这里所述的窗口是指没有被掩膜材料层 21a 和掩膜材料层 21b 覆盖的薄板基材 20,掩膜材料层 21a 和掩膜材料层 21b 保护被其覆盖的薄板基材 20,在后面的工艺步骤中将对被掩膜材料层 21a 和掩膜材料层 21b 覆盖的薄板基材 20 进行蚀刻。

[0082] 请参照图 5C, 在配置于薄板基材 20 的上表面 20a 上的掩膜材料层 21a 的窗口中配置第一金属材料层 22, 第一金属材料层 22 具有第一金属材料层表面 22a, 在配置于薄板基材 20 的下表面 20b 上的掩膜材料层 21b 的窗口中配置第二金属材料层 23, 第二金属材料层 23 具有第二金属材料层表面 23a。第一金属材料层 22 和第二金属材料层 23 的配置方法为电镀、化学镀、蒸发、溅射等方法, 并且允许由不同的金属材料组成, 在本实施例中, 优先选择电镀或者化学镀作为第一金属材料层 22 和第二金属材料层 23 的配置方法。第一金属材料层 22 和第二金属材料层 23 的材料是镍 (Ni)、钯 (Pd)、金 (Au)、银 (Ag)、锡 (Sn) 等金属材料及其合金, 在本实施例中, 第一金属材料层 22 和第二金属材料层 23 例如是镍-钯-金镀层, 对于第一金属材料层 22, 外面的金镀层和中间的钯镀层是保证金属导线 31 在引线框架 201 上的可键合性和键合质量, 里面的镍镀层是作为扩散阻挡层以防止由元素扩散-化学反应引起的过厚共晶化合物的生成, 过厚的共晶化合物影响键合区域的可靠性, 对于第二金属材料层 23, 外面的金镀层和中间的钯镀层是保证焊料在引线框架 201 的可浸润性, 提高封装体在 PCB 等电路板上表面贴装的质量, 里面的镍镀层是作为扩散阻挡层以防止由元素扩散-化学反应引起的过厚共晶化合物的生成, 过厚的共晶化合物影响表面贴装焊接区域的可靠性。

[0083] 请参照图 5D, 将薄板基材 20 的下表面 20b 上的掩膜材料层 21b 移除, 在本实施例中的移除方法可以是化学反应方法和机械方法, 化学反应方法是选用可溶性的碱性溶液, 例如氢氧化钾 (KOH)、氢氧化钠 (NaOH), 采用喷淋等方式与薄板基材 20 的下表面 20b 上的掩膜材料层 21b 进行化学反应, 将其溶解从而达到移除的效果, 移除掩膜材料层 21b 后, 薄板基材 20 的下表面 20b 上只剩下第二金属材料层 23。

[0084] 请参照图 5E, 以薄板基材 20 的下表面 20b 上的第二金属材料层 23 作为蚀刻的抗蚀层, 采用喷淋方式对薄板基材 20 下表面 20b 进行选择部分蚀刻, 形成凹槽 24 和台阶式结构表面 24a, 蚀刻深度范围可以是占薄板基材 20 的厚度的 40% -90%。在本实施例中, 喷淋方式优先采用上喷淋方式, 蚀刻液优先选择碱性蚀刻液, 如碱性氯化铜蚀刻液、氯化铵等碱性蚀刻液, 以减少蚀刻液对第二金属材料层 23 的破坏作用。

[0085] 请参照图 5F, 在薄板基材 20 的下表面 20b 经选择性部分蚀刻形成的凹槽 24 中填充绝缘填充材料 25, 绝缘填充材料 25 具有表面 25a, 该表面与第二金属材料层表面 23a 处于同一水平面上。在本实施例中, 绝缘填充材料 25 是热固性塑封材料、塞孔树脂、油墨以及阻焊绿油等绝缘材料, 绝缘填充材料 25 具有足够的耐酸、耐碱性, 以保证后续的工艺不会对已形成绝缘填充材料 25 造成破坏, 绝缘填充材料 25 的填充方法是通过注塑或者丝网印刷等方法填充到凹槽 24 中, 配置后用机械研磨方法或者化学处理方法去除过多的绝缘填充材料 25, 以消除绝缘填充材料 25 的溢料, 使绝缘填充材料 25 的表面 25a 与第二金属材料层表面 23a 处于同一水平面上, 对于感光型阻焊绿油等绝缘填充材料 25, 通过显影方法去除溢料。

[0086] 请参照图 5G, 将薄板基材 20 的上表面 20a 上的掩膜材料层 21a 移除, 在本实施例中的移除方法可以是化学反应方法和机械方法, 化学反应方法是选用可溶性的碱性溶液, 例如氢氧化钾 (KOH)、氢氧化钠 (NaOH), 采用喷淋等方式与薄板基材 20 的上表面 20a 上的掩膜材料层 21a 化学反应, 将其溶解从而达到移除的效果, 移除掩膜材料层 21a 后, 薄板基材 20 的上表面 20a 上只剩下第一金属材料层 22。

[0087] 请参照图 5H,以薄板基材 20 的上表面 20a 上的第一金属材料层 22 作为蚀刻的抗蚀层,采用喷淋方式对薄板基材 20 上表面 20a 进行选择部分蚀刻,蚀刻至台阶式结构表面 24a,暴露出绝缘填充材料 25。形成引线框架 201,引线框架 201 包括芯片载体 202 和围绕芯片载体 202 呈多圈排列的引脚 203,引线框架 201 中配置有绝缘填充材料 25,即芯片载体 202 和围绕芯片载体 202 呈多圈排列的引脚 203 通过绝缘填充材料 25 固定在一起。经选择性部分蚀刻后形成的分离的引脚 203 具有内引脚与外引脚,内引脚在后续的引线键合工艺中由金属导线 28 连接至母 IC 芯片 27 的键合焊盘,外引脚作为连接外部电路的通道。形成台阶式结构 24b,台阶式结构 24b 具有台阶式结构表面 24a。在本实施例中,蚀刻液的喷淋方式优先采用上喷淋方式,蚀刻液优先选择碱性蚀刻液,如碱性氯化铜蚀刻液、氯化铵等碱性蚀刻液,以减少蚀刻液对第一金属材料层 22 的破坏作用。

[0088] 请参照图 5I,通过粘贴材料 26 将母 IC 芯片 27 配置于引线框架上表面 20a 的第一金属材料层 22 位置,且固定于芯片载体 202 的中央部位,在本实施例中,粘贴材料 26 可以是粘片胶带、含银颗粒的环氧树脂等材料。

[0089] 请参照图 5J,通过倒装上芯设备将具有凸点 29 的子 IC 芯片 28 配置于母 IC 芯片 27 的有缘面上,在本实施例中,凸点 29 可以是无铅焊料凸点、含铅焊料凸点或者金属凸点,倒装上芯后通过回流焊或者热压焊工艺使凸点 29 焊接至母 IC 芯片 27 的有缘面上,以实现母 IC 芯片 27 与子 IC 芯片 28 之间的电气互联。

[0090] 请参照图 5K,下填料 30 配置于母 IC 芯片 27 的有缘面与子 IC 芯片 28 的有缘面之间,包覆凸点 29、母 IC 芯片 27 的有缘面和子 IC 芯片 28 的有缘面,在本实施例中,下填料 30 通过毛细填充、压力填充、真空填充或者倾斜填充方法配置于母 IC 芯片 27 的有缘面与子 IC 芯片 28 的有缘面之间,下填料 30 起到保护凸点 29、母 IC 芯片 27 和子 IC 芯片 28 的电路层的作用。

[0091] 请参照图 5L,母 IC 芯片 27 上的多个键合焊盘通过金属导线 31 连接至配置有第一金属材料层 22 的多个引脚的内引脚上,实现电气互联,在本实施例中,金属导线 31 是金线、铝线、铜线以及镀钎铜线等。

[0092] 请参照图 5M,采用注塑方法,通过塑封材料 32 包覆母 IC 芯片 27、子 IC 芯片 28、凸点 29、下填料 30、金属导线 31、下填料 30、粘贴材料 26、第一金属材料层 22 和引脚框架 201,形成芯片上倒装芯片 (FCoC) 封装件产品阵列。在本实施例中,塑封材料 32 可以是热固性聚合物等材料,所填充的绝缘填充材料 25 具有与塑封材料 32 相似的物理性质,例如热膨胀系数,以减少由热失配引起的产品失效,提高产品的可靠性,绝缘填充材料 25 与塑封材料 32 可以是同一种材料。塑封后进行烘烤后固化,塑封材料 32 和绝缘填充材料 25 与具有台阶式结构 24b 的引线框架 201 具有相互锁定功能,可以有效防止引线框架 201 与塑封材料 32 和绝缘填充材料 25 的分层以及引脚 203 或芯片载体 202 的脱落,而且有效阻止湿气沿着引线框架 201 与塑封材料 32 和绝缘填充材料 25 的结合界面扩散到封装件内部,提高了封装件的可靠性。形成芯片上倒装芯片 (FCoC) 封装件产品阵列后,对产品阵列进行激光打印。

[0093] 请参照图 5N,切割芯片上倒装芯片 (FCoC) 封装件产品阵列,彻底切割分离塑封材料 32 和绝缘填充材料 25 形成单个芯片上倒装芯片 (FCoC) 封装件 200,在本实施例中,单个产品分离方法是刀片切割、激光切割或者水刀切割等方法,且仅切割塑封材料 32 和绝缘填充材料 25,不切割引线框架金属材料,图 5N 中仅绘制出切割分离后的 2 个芯片上倒装芯片

(FCoC) 封装件 200。

[0094] 对本发明的实施例的描述是出于有效说明和描述本发明的目的,并非用以限定本发明,任何所属本领域的技术人员应当理解:在不脱离本发明的发明构思和范围的情况下,可对上述实施例进行变化。故本发明并不限于所披露的具体实施例,而是覆盖权利要求所定义的本发明的实质和范围内的修改。




图 1A




图 1B




图 2A




图 2B




图 3A




图 3B




图 4




图 5A




图 5B




图 5C




图 5D




图 5E




图 5F




图 5G




图 5H




图 5I




图 5J




图 5K




图 5L




图 5M




图 5N