



**(19) 대한민국특허청(KR)**  
**(12) 등록특허공보(B1)**

(45) 공고일자 2017년03월30일  
 (11) 등록번호 10-1721799  
 (24) 등록일자 2017년03월24일

(51) 국제특허분류(Int. Cl.)  
 G09G 3/32 (2016.01) G09G 5/10 (2006.01)  
 (52) CPC특허분류  
 G09G 3/3233 (2013.01)  
 G09G 5/10 (2013.01)  
 (21) 출원번호 10-2016-0050851(분할)  
 (22) 출원일자 2016년04월26일  
 심사청구일자 2016년05월19일  
 (65) 공개번호 10-2016-0052509  
 (43) 공개일자 2016년05월12일  
 (62) 원출원 특허 10-2015-0068133  
 원출원일자 2015년05월15일  
 심사청구일자 2015년06월01일  
 (30) 우선권주장  
 JP-P-2007-101282 2007년04월09일 일본(JP)  
 (56) 선행기술조사문헌  
 JP2005227562 A\*  
 KR1020060088828 A\*  
 \*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
 소니 주식회사  
 일본국 도쿄도 미나토쿠 코난 1-7-1  
 (72) 발명자  
 사가와 히로시  
 일본 도쿄도 시나가와쿠 3쵸메 니시고탄다 9-17  
 소니 엔지니어링 코퍼레이션 내  
 우치노 카쓰히데  
 일본 도쿄도 미나토쿠 코난 1-7-1 소니 주식회사 내  
 야마모토 테츠로  
 일본 도쿄도 미나토쿠 코난 1-7-1 소니 주식회사 내  
 (74) 대리인  
 장수길, 이중희

전체 청구항 수 : 총 21 항


심사관 : 유주호

(54) 발명의 명칭 표시장치

(57) 요약

전기광학소자와, 영상신호를 기록하는 기록 트랜지스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호에 의거하여 상기 전기광학소자를 구동하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트-소스간에 접속된 저장용량을 포함한 화소들이 행렬 모양으로 배치되어서 이루어진 표시장치가 제공되고, 표시장치에서는, 제1 전극과, 상기 제1 전극의 한쪽의 면에 대향 배치되어서 제1 용량을 형성하는 제2 전극과, 상기 제1 전극의 다른 한쪽의 면에 대향 배치되어서 제2 용량을 형성하는 제3 전극을 포함하고, 상기 제1 용량과 상기 제2 용량은 전기적으로 병렬로 접속된다.

대표도 - 도13



(52) CPC특허분류

G09G 2300/0842 (2013.01)

G09G 2320/043 (2013.01)

G09G 2330/021 (2013.01)

---

**명세서**

**청구범위**

**청구항 1**

복수의 화소를 포함하는 화소 어레이부와,  
 상기 화소 어레이부를 구동하는 구동 회로를 구비하고,  
 상기 복수의 화소의 각각은,  
 전기광학소자와,  
 신호선으로부터 영상 신호를 기록하는 기록 트랜지스터와,  
 상기 영상 신호에 대응하는 전압을 보유하는 저장용량과,  
 상기 저장용량에 보유된 전압에 기초해서 상기 전기광학소자를 구동하는 구동 트랜지스터를 포함하고,  
 상기 저장용량은, 일단이 상기 구동 트랜지스터의 게이트 전극에, 타단이 상기 구동 트랜지스터의 소스 전극에 각각 접속되어 있고,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 기록 트랜지스터가 비도통 상태에서부터 도통 상태로 되는 타이밍에서, 상기 구동 트랜지스터를 통한 전류가 상기 저장용량에 흐르는 동작이 개시되고,  
 상기 저장용량의 보유 전압이 상기 구동 트랜지스터의 특성과 상기 영상 신호의 양쪽에 의존한 값이 되는 구동을 행하도록 구성되며,  
 상기 저장용량은, 제1 전극과, 상기 제1 전극의 상면에 대향 배치되어 용량을 형성하는 제2 전극과, 상기 제2 전극의 다시 상면에 배치되어 제1 전극에 전기적으로 접속되는 제3 전극을 포함하며,  
 상기 저장용량의 상기 제2 전극은, 상기 구동 트랜지스터의 게이트 전극에 전기적으로 접속되어 있는, 표시장치.

**청구항 2**

제1항에 있어서,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 전기광학소자로의 전류 공급을 개시할 때, 상기 구동 트랜지스터의 소스 전극에 접속된 상기 저장용량의 타단의 전압 상승에 따라, 상기 구동 트랜지스터의 게이트 전압도 상승하는 구동을 행하도록 구성되는, 표시장치.

**청구항 3**

제2항에 있어서,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 저장용량의 타단의 전압 상승은, 상기 기록 트랜지스터를 비도통 상태로 한 타이밍에서 발생하는 구동을 행하도록 구성되는, 표시장치.

**청구항 4**

제3항에 있어서,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 구동 트랜지스터의 게이트 전압의 상승은, 상기 기록 트랜지스터가 비도통 상태로 되고, 상기 구동 트랜지

스터의 게이트 전극이 플로팅 상태가 된 타이밍에서 발생하는 구동을 행하도록 구성되는, 표시장치.

**청구항 5**

제1항에 있어서,

상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,

상기 저장용량의 보유 전압이, 상기 구동 트랜지스터의 역치 및 이동도에 의존한 값이 되는 구동을 행하도록 구성되는, 표시장치.

**청구항 6**

제1항에 있어서,

상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,

상기 신호선에 소정의 전압이 인가된 상태에서, 상기 기록 트랜지스터가 비도통 상태에서부터 도통 상태로 되도록 구성되는, 표시장치.

**청구항 7**

제1항에 있어서,

상기 제1 전극과 상기 제2 전극은 제1 용량을 형성하고, 상기 제2 전극과 상기 제3 전극은 제2 용량을 형성하며,

상기 제1 용량과 상기 제2 용량은, 보유된 전압에 따라서, 상기 구동 트랜지스터의 소스 전위에 대한 게이트 전위를 설정하도록, 전기적으로 병렬로 접속되고 있는, 표시장치.

**청구항 8**

제1항에 있어서,

상기 전기광학소자는 유기 EL소자인, 표시장치.

**청구항 9**

삭제

**청구항 10**

제1항에 있어서,

상기 저장용량의 상기 제1 전극은, 상기 구동 트랜지스터의 게이트 전극과 같은 층에 형성되어 있는, 표시장치.

**청구항 11**

제1항에 있어서,

상기 저장용량의 상기 제3 전극은, 상기 전기광학소자의 애노드 전극에 전기적으로 접속되어 있는, 표시장치.

**청구항 12**

제1항에 있어서,

상기 구동 회로는,

각 화소에 있어서의 상기 구동 트랜지스터로의 전류 공급을 온/오프(ON/OFF)하기 위한 전원 공급 제어 회로를 포함하는, 표시장치.

**청구항 13**

복수의 화소를 포함하는 화소 어레이부와,

상기 화소 어레이부를 구동하는 구동 회로를 구비하고,  
 상기 복수의 화소의 각각은,  
 전기광학소자와,  
 신호선으로부터 영상 신호를 기록하는 기록 트랜지스터와,  
 상기 영상 신호에 대응하는 전압을 보유하는 저장용량과,  
 상기 저장용량에 보유된 전압에 기초해서 상기 전기광학소자를 구동하는 구동 트랜지스터를 포함하고,  
 상기 저장용량은, 일단이 상기 구동 트랜지스터의 게이트 전극에, 타단이 상기 구동 트랜지스터의 소스 전극에 각각 접속되어 있고,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 전기광학소자의 발광 기간에 앞서, 상기 구동 트랜지스터를 통한 전류를 상기 저장용량에 흘리는 것으로 상기 저장용량의 보유 전압이 상기 구동 트랜지스터의 역치에 의존하는 값이 되도록 하는 제1 구동과,  
 상기 신호선으로부터 상기 기록 트랜지스터를 통해 상기 영상 신호에 대응한 전압을 상기 저장용량에 기록하는 제2 구동과,  
 상기 기록 트랜지스터가 비도통 상태로 되고, 상기 전기광학소자로의 전류 공급이 개시되는 타이밍에 있어서, 상기 구동 트랜지스터의 소스 전극에 접속된 상기 저장용량의 타단의 전압 상승에 따라서 상기 구동 트랜지스터의 게이트 전압도 상승하도록 되는 제3 구동을,  
 이러한 순서로 수행하도록 구성되며,  
 상기 저장용량은, 제1 전극과, 상기 제1 전극의 상면에 대향 배치되어 용량을 형성하는 제2 전극과, 상기 제2 전극의 다시 상면에 배치되어 제1 전극에 전기적으로 접속되는 제3 전극을 포함하는, 표시장치.

**청구항 14**

제13항에 있어서,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 구동 트랜지스터의 게이트 전압의 상승은, 상기 기록 트랜지스터가 비도통 상태로 되고, 상기 구동 트랜지스터의 게이트 전극이 플로팅 상태가 된 타이밍에서 발생하는 구동을 행하도록 구성되는, 표시장치.

**청구항 15**

제13항에 있어서,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 제1 구동을 수행하는 동안, 상기 신호선으로부터 상기 기록 트랜지스터를 통해서 오프셋 전압을 상기 저장용량의 일단에 인가하도록 구성되는, 표시장치.

**청구항 16**

제13항에 있어서,  
 상기 구동 회로는, 상기 화소 어레이부의 각 화소의 각각에 있어서,  
 상기 제2 구동의 후에, 상기 저장용량의 보유 전압이, 상기 구동 트랜지스터의 역치 및 이동도에 의존한 값이 되는 구동을 행하도록 구성되는, 표시장치.

**청구항 17**

제13항에 있어서,  
 상기 제1 전극과 상기 제2 전극은 제1 용량을 형성하고, 상기 제2 전극과 상기 제3 전극은 제2 용량을 형성하며,

상기 제1 용량과 상기 제2 용량은, 보유한 전압에 따라서, 상기 구동 트랜지스터의 소스 전위에 대한 게이트 전위를 설정하도록, 전기적으로 병렬로 접속되고 있는, 표시장치.

**청구항 18**

제13항에 있어서,  
상기 전기광학소자는 유기 EL소자인, 표시장치.

**청구항 19**

제13항에 있어서,  
상기 저장용량의 상기 제2 전극은, 상기 구동 트랜지스터의 게이트 전극에 전기적으로 접속되어 있는, 표시장치.

**청구항 20**

제13항에 있어서,  
상기 저장용량의 제1 전극은, 상기 구동 트랜지스터의 게이트 전극과 같은 층에 형성되어 있는, 표시장치.

**청구항 21**

제13항에 있어서,  
상기 저장용량의 상기 제3 전극은, 상기 전기광학소자의 애노드 전극에 전기적으로 접속되어 있는, 표시장치.

**청구항 22**

제13항에 있어서,  
상기 구동 회로는,  
각 화소에 있어서의 상기 구동 트랜지스터로의 전류 공급을 온/오프(ON/OFF)하기 위한 전원 공급 제어 회로를 포함하는, 표시장치.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 2007년 4월 9일에 일본 특허청에 출원된 일본 특개 JP 2007-101282에 관한 주제를 포함하고, 그 모든 내용은 여기에 참조에 의해 포함된다.

[0002] 본 발명은 표시장치, 표시장치의 제조 방법 및 전자기기에 관한 것으로서, 특히 전기광학소자를 포함한 화소가 행렬형(매트릭스형)으로 배치되어서 이루어진 평면형(플랫 패널형) 표시장치, 그 표시장치의 구동 방법 및 그 표시장치를 가지는 전자기기에 관한 것이다.

**배경 기술**

[0003] 최근, 화상표시를 행하는 표시장치의 분야에서는, 발광소자를 포함한 화소(화소회로)가 행렬 모양으로 배치되어서 이루어진 평면형 표시장치가 급속히 보급되고 있다. 평면형 표시장치로서, 유기EL(Electroluminescence) 표시장치가 개발되어 상품화되고 있다. 유기EL 표시장치는 각 화소의 발광소자로서 유기EL소자를 포함한다. 유기EL소자는 소자에 흐르는 전류치에 따라 발광 휘도가 변화하는 소위 전류 구동형 전기광학소자이고, 유기박막에 전계를 가하면 발광하는 현상을 이용한다.

[0004] 유기EL 표시장치는 다음과 같은 특징을 지닌다. 즉, 유기EL소자는 10V 이하의 인가전압으로 구동할 수 있기 때문에 소비 전력이 낮다. 또한, 유기EL소자는 자발광 소자이기 때문에, 액정 셀을 포함한 화소마다 그 액정 셀에 의해 광원(백라이트)으로부터의 광강도를 제어함으로써 화상을 표시하는 액정표시장치에 비해 화상의 시인성이 높다. 게다가 유기EL소자는 액정표시장치에는 필수적인 백라이트 등의 조명 부재를 필요로 하지 않기 때문에, 유기EL소자의 경량화 및 초박형화가 용이하다. 또한, 유기EL소자의 응답 속도는 수  $\mu$ sec 정도로 상

당히 고속이기 때문에 유기EL소자에 의한 동영상 표시시의 잔상이 발생하지 않는다.

- [0005] 유기EL표시장치의 구동 방식으로서, 액정표시장치와 마찬가지로 단순(패시브) 매트릭스 방식과 액티브 매트릭스 방식을 취할 수 있다. 다만, 단순 매트릭스 방식의 표시장치는, 구조는 간단하지만, 전기광학소자의 발광 기간이 주사선(즉, 화소수)의 증가에 따라 감소하기 때문에, 대형 및 고화질 표시장치의 실현이 어려운 문제가 있다.
- [0006] 이러한 이유로, 최근, 전기광학소자에 흐르는 전류를, 그 전기광학소자와 같은 화소회로 내에 설치한 능동소자, 예를 들면 절연 게이트형 전계효과 트랜지스터(일반적으로는, TFT(Thin Film Transistor; 박막 트랜지스터))에 의해 제어하는 액티브 매트릭스 방식의 표시장치의 개발이 활발히 이루어지고 있다. 액티브 매트릭스 방식의 표시장치에서는, 전기광학소자가 1프레임 기간에 걸쳐서 발광을 지속한다. 이로써 대형 및 고화질 표시장치의 실현이 용이하다.
- [0007] 일반적으로, 유기EL소자의 I-V특성(전류-전압특성)은 시간이 경과하면 열화(소위, 시간에 따라 열화) 한다는 것이 알려져 있다. 유기EL소자를 전류 구동하는 트랜지스터(이하, 「구동 트랜지스터」라고 기술한다)로서 N채널형 TFT를 사용한 화소회로에서는, 구동 트랜지스터의 소스측에 유기EL소자가 접속된다. 따라서 유기EL소자의 I-V특성이 시간에 따라 열화하면, 구동 트랜지스터의 게이트-소스간 전압  $V_{gs}$ 가 변화되고, 그 결과, 유기EL소자의 발광 휘도도 변화된다.
- [0008] 이 점에 대해서 이하에 더 구체적으로 설명한다. 구동 트랜지스터의 소스 전위는, 그 구동 트랜지스터와 유기EL소자의 동작점에 따라 결정된다. 그리고 유기EL소자의 I-V특성이 열화하면, 구동 트랜지스터와 유기EL소자의 동작점이 변동하게 된다. 따라서 구동 트랜지스터의 게이트에 같은 전압을 인가하더라도, 구동 트랜지스터의 소스 전위가 변화된다. 이에 따라 구동 트랜지스터의 소스-게이트간 전압  $V_{gs}$ 가 변화되기 때문에, 그 구동 트랜지스터에 흐르는 전류치가 변화된다. 그 결과, 유기EL소자에 흐르는 전류치도 변화하기 때문에, 유기EL소자의 발광 휘도가 변화되게 된다.
- [0009] 또한 폴리실리콘 TFT를 사용한 화소회로에서는, 유기EL소자의 I-V특성의 시간에 따른 열화뿐만 아니라, 구동 트랜지스터의 역치전압  $V_{th}$ 나, 구동 트랜지스터의 채널을 구성하는 반도체 박막의 이동도(이하, 「구동 트랜지스터의 이동도」라고 기술한다)  $\mu$ 가 시간에 따라 변화되거나, 제조 프로세스의 편차에 의해 역치전압  $V_{th}$ 나 이동도  $\mu$ 가 화소마다 다르다(각각의 트랜지스터 특성에 편차가 있다).
- [0010] 구동 트랜지스터의 역치전압  $V_{th}$ 나 이동도  $\mu$ 가 화소마다 다르면, 화소마다 구동 트랜지스터에 흐르는 전류치에 편차가 발생하나. 따라서 구동 트랜지스터의 게이트에 화소간에 같은 전압을 인가해도, 유기EL소자의 발광 휘도에 화소간 편차가 생기고, 그 결과, 화면의 균일성이 손상된다.
- [0011] 이에 따라, 유기EL소자의 I-V특성이 시간에 따라 열화하거나, 구동 트랜지스터의 역치전압  $V_{th}$ 나 이동도  $\mu$ 가 시간에 따라 변화해도, 그러한 영향을 받지 않고, 유기EL소자의 발광 휘도를 일정하게 유지하는 구성이 제안되었다. 구체적으로, 이 구성에서는, 유기EL소자의 특성 변동에 대한 보상 기능, 및 구동 트랜지스터의 역치전압  $V_{th}$ 의 변동에 대한 보정(이하, 「역치 보정」이라고 기술한다)이나, 구동 트랜지스터의 이동도  $\mu$ 의 변동에 대한 보정(이하, 「이동도 보정」이라고 기술한다)의 각 보정기능을 각 화소회로에 제공한다(일본국 공개특허공보 특개 2006-133542호 참조(이하 특허문헌 1이라고 한다)).
- [0012] 이렇게, 각 화소회로에, 유기EL소자의 특성 변동에 대한 보상 기능 및 구동 트랜지스터의 역치전압  $V_{th}$ 나 이동도  $\mu$ 의 변동에 대한 보정기능을 갖게 함으로써 유기EL소자의 I-V특성이 시간에 따라 열화하거나, 구동 트랜지스터의 역치전압  $V_{th}$ 나 이동도  $\mu$ 가 시간에 따라 변화되더라도, 그것들의 영향을 받지 않고, 유기EL소자의 발광 휘도를 일정하게 유지할 수 있다.
- [0013] 유기EL소자의 특성 변동에 대한 보상 기능은, 다음과 같은 일련의 회로 동작에 의해 실행된다. 우선, 신호선을 통해서 공급시키는 영상신호를 기록 트랜지스터에 의해 기록하고, 구동 트랜지스터의 게이트-소스간에 접속된 저장용량에 보유한 단계에서, 기록 트랜지스터를 비도통 상태로 함으로써 구동 트랜지스터의 게이트 전극을 신호선에서 전기적으로 분리하여 게이트 전극을 플로팅 상태로 한다.
- [0014] 구동 트랜지스터의 게이트 전극이 플로팅 상태가 되면, 구동 트랜지스터의 게이트-소스간에 저장용량이 접속되어 있는 것에 의해, 구동 트랜지스터의 소스 전위  $V_s$ 가 변동하면, 그 소스 전위  $V_s$ 의 변동에 연동해서(추종해서) 구동 트랜지스터의 게이트 전위  $V_g$ 도 변동한다. 이것이 부트스트랩 동작이다. 이 부트스트랩 동작에 의해, 구동 트랜지스터의 게이트-소스간 전압  $V_{gs}$ 를 일정하게 유지할 수 있다. 따라서 유기EL소자의 I-V특성

이 시간에 따라 변화되어도, 그 유기EL소자의 발광 휘도를 일정하게 유지할 수 있다.

**선행기술문헌**

**특허문헌**

[0015] (특허문헌 0001) 일본국 공개특허공보 특개 2006-133542호

**발명의 내용**

**해결하려는 과제**

[0016] 전술한 부트스트랩 동작에 있어서, 구동 트랜지스터의 소스 전위  $V_s$ 의 상승분  $\Delta V_s$ 에 대한 게이트 전위  $V_g$ 의 상승분  $\Delta V_g$ 의 비율(이하, 부트스트랩비  $G_{bst}$ 라고 기술한다)은 중요한 요소다. 즉, 이 부트스트랩비  $G_{bst}$ 가 작으면, 구동 트랜지스터의 게이트-소스간 전압  $V_{gs}$ 가 영상신호를 저장용량에 보유했을 때의 전압보다도 작아진다.

[0017] 부트스트랩비  $G_{bst}$ 가 작다는 것은, 소스 전위  $V_s$ 의 상승분  $\Delta V_s$ 에 대한 게이트 전위  $V_g$ 의 상승분  $\Delta V_g$ 가 작다는 것을 의미한다. 따라서 게이트-소스간 전압  $V_{gs}$ 가 작아진다. 그러면, 유기EL소자에 흘러보내는 구동전류로서 필요한 전류, 즉 기록 트랜지스터에 의해 기록한 영상신호에 대응한 전류를 확보할 수 없게 되어, 휘도가 저하된다. 이에 따라 휘도 편차가 생겨서 화질의 열화를 초래한다.

[0018] 부트스트랩비  $G_{bst}$ 는, 저장용량의 용량값이나, 구동 트랜지스터의 게이트에 붙는 기생 용량의 용량값에 의존한다. 이들 용량값이 크면 부트스트랩비  $G_{bst}$ 가 커진다(그 상세한 내용에 관해서는 후술한다). 기생 용량의 용량값은, 구동 트랜지스터의 게이트 전극에 접속되는 트랜지스터 등의 회로 소자에 의존한다. 화소회로를 구성하는 소자 수가 줄어들면, 구동 트랜지스터의 게이트 전극에 접속되는 트랜지스터가 줄어들고, 그만큼 기생 용량의 용량값이 작아진다.

[0019] 따라서, 부트스트랩비  $G_{bst}$ 를 크게 하기 위해서는, 저장용량의 용량값을 크게 하는 것이 효과적이다. 저장용량의 용량값은, 그 저장용량을 형성하는 대향 배치된 2개의 금속의 면적에 비례하고, 2개의 금속 간의 거리에 반비례한다. 따라서, 2개의 금속의 면적을 크게 하거나, 2개의 금속 간의 거리를 좁게 함으로써, 저장용량의 용량값을 크게 할 수 있다. 2개의 금속 간의 거리를 좁게 하는 데에도 한계가 있기 때문에, 2개의 금속의 면적을 크게, 즉 저장용량의 사이즈를 크게 하게 된다.

[0020] 그러나 한정된 화소 사이즈 내에 저장용량을 형성하기 때문에, 저장용량의 사이즈를 크게 하는 것에도 한계가 있다. 반대로, 최근, 고화질화에 따라 화소 사이즈의 미세화가 진행되는 경향이 있어, 저장용량의 사이즈를 크게 함으로써 부트스트랩비  $G_{bst}$ 를 크게 하는 것은 어렵다.

[0021] 또는 부트스트랩비  $G_{bst}$ 를 크게 하는 대신, 구동 트랜지스터를 통과시켜서 유기EL소자에 흘러보내는 구동 전류를, 부트스트랩비  $G_{bst}$ 에 의해 감소하는 만큼을 예상해서 크게 확보함으로써 영상신호에 대응한 구동 전류를 확보할 수 있다. 그러나 이 경우, 소비 전력이 증가하는 문제가 있다.

[0022] 본 발명은 한정된 화소 사이즈 내에서 부트스트랩비를 크게 설정함으로써 소비 전력을 늘리지 않고, 화질의 향상을 꾀할 수 있는 표시장치, 그 표시장치의 구동 방법 및 그 표시장치를 사용한 전자기기를 제공하는 것을 목적으로 한다.

**과제의 해결 수단**

[0023] 본 발명의 일 실시예에 따르면, 전기광학소자와, 영상신호를 기록하는 기록 트랜지스터와, 상기 기록 트랜지스터에 의해 기록된 상기 영상신호에 의거하여 상기 전기광학소자를 구동하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트-소스간에 접속된 저장용량을 포함한 화소들이 행렬 모양으로 배치되어서 이루어진 표시장치가 제공된다. 이 표시장치에는, 제1 전극과, 상기 제1 전극의 한쪽의 면에 대향 배치되어서 제1 용량을 형성하는 제2 전극과, 상기 제1 전극의 다른 한쪽의 면에 대향 배치되어서 제2 용량을 형성하는 제3 전극을 사용하여 상기 저장용량을 형성하고, 상기 제1 용량과 상기 제2 용량을 전기적으로 병렬로 접속한다.

[0024] 상기 구성의 표시장치 및 그 표시장치를 가지는 전자기기에 의하면, 제1, 제2, 제3 전극을 사용하여 제1, 제2



용량을 형성하고, 이들 제1, 제2 용량을 전기적으로 병렬로 접속함으로써, 제1, 제2, 제3 전극 간의 거리를 같게 하면, 2개의 전극에 의해 저장용량을 형성하는 경우에 비해, 저장용량의 사이즈를 크게 하지 않고, 그 저장용량의 용량값을 크게 할 수 있다. 따라서 한정된 화소 사이즈 내에서 부트스트랩비를 크게 설정할 수 있다.

[0025] 부트스트랩비를 크게 설정할 수 있기 때문에, 부트스트랩 동작에 있어서, 구동 트랜지스터의 소스 전위가 상승하면, 게이트 전위의 상승분이 소스 전위의 상승분과 거의 같아져, 구동 트랜지스터의 게이트-소스간 전압이 줄어들지 않는다. 이에 따라, 전기광학소자에 흘려보내는 구동전류를 부트스트랩비의 감소분을 예상해서 크게 확보하지 않아도, 그 구동전류로서 필요한 전류를 확보할 수 있다.

**발명의 효과**

[0026] 본 발명의 일 실시예에 의하면, 한정된 화소 사이즈 내에서 부트스트랩비를 크게 설정할 수 있기 때문에, 전기광학소자에 흘려보내는 구동전류를 부트스트랩비의 감소분을 예상해서 크게 확보하지 않아도, 그 구동전류로서 필요한 전류를 확보할 수 있다. 이에 따라 소비 전력을 늘리지 않고 화질의 향상을 꾀할 수 있다.

[0027] 또한 저장용량의 용량값의 증대를 피하지 않고, 2개의 전극으로 형성할 경우와 같은 용량값으로 하는 경우에는, 저장용량의 전극의 면적을 작게 할 수 있다. 이에 따라 화소 내에서 저장용량의 전극이 차지하는 비율이 줄어든다. 예를 들면, 제조 프로세스에서 혼입한 금속 티끌 등에 의한 쇼트의 발생, 나아가서는 화소의 불량 발생을 억제할 수 있기 때문에, 수율을 향상시킬 수 있다.

**도면의 간단한 설명**

- [0028] 도 1은 본 발명의 일 실시예에 따른 유기 E L 표시장치의 구성의 개략을 나타내는 시스템 구성도다.
- 도 2는 화소(화소회로)의 구체적인 구성예를 게시하는 회로도다.
- 도 3은 화소의 단면구조의 일례를 게시하는 단면도다.
- 도 4는 본 발명의 일 실시예에 따른 유기 E L 표시장치의 동작 설명에 제공하는 타이밍 차트다.
- 도 5a 내지 5d는 본 발명의 일 실시예에 따른 유기 E L 표시장치의 회로 동작의 설명도다.
- 도 6a 내지 6d는 본 발명의 일 실시예에 따른 유기 E L 표시장치의 회로 동작의 설명도다.
- 도 7은 구동 트랜지스터의 역치전압  $V_{th}$ 의 편차에 기인하는 과제에 설명에 제공하는 특성도다.
- 도 8은 구동 트랜지스터의 이동도  $\mu$ 의 편차에 기인하는 과제에 설명에 제공하는 특성도다.
- 도 9a 내지 9c는 역치 보정, 이동도 보정의 유무와 관련된 영상신호의 신호 전압  $V_{sig}$ 과 구동 트랜지스터의 드레인·소스간 전류  $I_{ds}$ 와의 관계의 설명에 제공하는 특성도다.
- 도 10은 화소의 등가회로도다.
- 도 11은 저장용량의 전기적 접속을 포함한 화소의 각 회로 소자의 접속 관계를 나타내는 회로도다.
- 도 12는 본 실시예에 따른 화소의 배선층의 구조를 나타내는 평면 패턴도다.
- 도 13은 본 발명의 일 실시예에 따른 저장용량의 구성을 나타내는 단면도다.
- 도 14는 종래 기술에 따른 화소의 배선층의 구조를 나타내는 평면 패턴도다.
- 도 15는 본 발명의 일 실시예에 따른 저장용량의 제조 방법을 나타내는 공정도다.
- 도 16은 본 발명의 다른 실시예에 따른 저장용량의 구성을 나타내는 단면도다.
- 도 17은 본 발명이 적용되는 텔레비전을 나타내는 사시도다.
- 도 18a 및 18b는 본 발명이 적용되는 디지털 카메라를 나타내는 사시도이며, 18a는 앞쪽 사시도, 18b는 뒤쪽 사시도다.
- 도 19는 본 실시예가 적용되는 노트북 PC를 나타내는 사시도다.
- 도 20은 본 실시예가 적용되는 비디오 카메라를 나타내는 사시도다.
- 도 21a 내지 21g는 본 실시예가 적용되는 휴대전화를 나타내는 사시도이며, 21a는 연 상태에서의 정면도, 21b

는 그 측면도, 21c는 닫은 상태에서의 정면도, 21d은 좌측면도, 21e는 우측면도, 21f는 평면도, 21g는 하면도다.

**발명을 실시하기 위한 구체적인 내용**

- [0029] 이하, 본 발명의 실시예에 대해서 첨부된 도면을 참조해서 상세하게 설명한다.
- [0030] 도 1은, 본 발명의 일 실시예에 따른 액티브 매트릭스형 표시장치의 구성의 개략을 나타내는 시스템 구성도다. 일례로서, 디바이스에 흐르는 전류치에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자, 예를 들면 유기 EL소자를 화소(화소회로)의 발광소자로 사용한 액티브 매트릭스형 유기EL 표시장치의 경우를 예로 들어서 설명하는 것으로 한다.
- [0031] 도 1에 나타낸 바와 같이 본 실시예에 따른 유기EL 표시장치(10)는, 화소(PXLC)(20)가 행렬 형(매트릭스형)으로 2차원 배치되어서 이루어진 화소 어레이부(30)와, 그 화소 어레이부(30)의 주변에 배치되고, 각 화소(20)를 구동하는 구동부를 가지는 구성으로 되어 있다. 화소(20)를 구동하는 구동부로서는, 예를 들면 기록 주사회로(40), 전원공급 주사회로(50) 및 수평구동회로(60)가 설치된다.
- [0032] 화소 어레이부(30)에는, m행 n열의 화소배열에 대하여, 화소 행마다 주사선(31-1~31-m)과 전원공급선(32-1~32-m)이 배선되어 있고, 화소 열마다 신호선(33-1~33-n)이 배선되어 있다.
- [0033] 화소 어레이부(30)는, 통상, 유리 기판 등의 투명절연 기판 위에 형성되고, 평면형(플레트형) 패널구조로 되어 있다. 화소 어레이부(30)의 각 화소(20)는, 아모포스 실리콘 TFT(Thin Film Transistor; 박막 트랜지스터) 또는 저온 폴리실리콘 TFT를 사용해서 형성할 수 있다. 저온 폴리실리콘 TFT를 사용할 경우에는, 주사회로(40), 전원공급 주사회로(50) 및 수평구동회로(60)도, 화소 어레이부(30)를 형성하는 표시 패널(기판)(70) 위에 설치할 수 있다.
- [0034] 기록 주사회로(40)는, 클록펄스 ck에 동기해서 스타트 펄스 sp를 순차적으로 시프트(전송)하는 시프트 레지스터를 포함한다. 화소 어레이부(30)의 각 화소(20)에의 영상신호의 기록시에, 기록 주사회로(40)는 주사선(31-1~31-m)에 순차 주사 신호 WS1~WSm을 공급해서 화소(20)를 행 단위로 순차로 주사(선 순차 주사)한다.
- [0035] 전원공급 주사회로(50)는, 클록펄스 ck에 동기해서 스타트 펄스 sp를 순차적으로 시프트하는 시프트 레지스터를 포함한다. 기록 주사회로(40)에 의한 선 순차 주사에 동기하여, 전원공급 주사회로(50)는 제1 전위 Vccp와 그 제1 전위 Vccp보다도 낮은 제2 전위 Vini 사이에서 전환되는 전원공급선 전위 DS1~DSm을 전원공급선(32-1~32-m)에 공급함으로써, 후술하는 구동 트랜지스터(22)(도 2 참조)의 도통(온)/비도통(오프)의 제어를 행한다.
- [0036] 수평구동회로(60)는, 신호 공급원(도시 생략)으로부터 공급되는 휘도정보에 따른 영상신호의 신호 전압 Vsig와 오프셋 전압 Vofs 중 어느 한쪽을 적절히 선택하고, 신호선(33-1~33-n)을 통해 화소 어레이부(30)의 각 화소(20)에 대하여 예를 들면 행 단위로 일제히 기록한다. 즉, 수평구동회로(60)는, 영상신호의 신호 전압 Vsig를 행(라인) 단위로 일제히 기록하는 선 순차 기록의 구동 형태를 취한다.
- [0037] 오프셋 전압 Vofs는 영상신호의 신호 전압(이하, 간단히 「신호 전압」이라고 기술하는 경우도 있다) Vsig의 기준이 되는 전압(예를 들면 흑 레벨에 상당)이다. 제2 전위 Vini는, 오프셋 전압 Vofs보다도 충분히 낮은 전위, 예를 들면 구동 트랜지스터(22)의 역치전압을 Vth라고 할 때, Vofs-Vth>Vini로 설정된다.
- [0038] (화소회로)
- [0039] 도 2는 화소(화소회로)(20)의 구체적인 구성예를 게시하는 회로도다. 도 2에 나타낸 바와 같이 화소(20)는, 디바이스에 흐르는 전류치에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자, 예를 들면 유기EL소자(21)를 발광소자로서 포함한다. 화소(20)는 유기EL소자(21)와 함께, 구동 트랜지스터(22), 기록 트랜지스터(23) 및 저장용량(24)을 가지는 구성으로 되어 있다.
- [0040] 여기에서는, 구동 트랜지스터(22) 및 기록 트랜지스터(23)로서 N채널형 TFT를 사용하고 있다. 다만, 여기에서의 구동 트랜지스터(22) 및 기록 트랜지스터(23)의 도전형의 조합은 일례에 지나지 않고, 이들 조합에 한정되는 것이 아니다.
- [0041] 유기EL소자(21)는, 모든 화소(20)에 대하여 공통으로 배선된 공통 전원공급선(34)에 캐소드 전극이 접속된다. 구동 트랜지스터(22)는, 소스 전극이 유기EL소자(21)의 애노드 전극에 접속되고, 드레인 전극이 전원공급선

(32)(32-1~32-m)에 접속된다.

- [0042] 기록 트랜지스터(23)는, 게이트 전극이 주사선(31)(31-1~31-m)에 접속되고, 한쪽의 전극(소스 전극/드레인 전극)이 신호선(33)(33-1~33-n)에 접속되고, 다른 한쪽의 전극(드레인 전극/소스 전극)이 구동 트랜지스터(22)의 게이트 전극에 접속된다.
- [0043] 저장용량(24)은, 일단이 구동 트랜지스터(22)의 게이트 전극에 접속되고, 타단이 구동 트랜지스터(22)의 소스 전극(유기 E L 소자(21)의 애노드 전극)에 접속된다. 이 저장용량(24)에 대하여 병렬로 보조 용량을 접속해서 저장용량(24)의 용량부족분을 보충하는 구성을 채용하는 것도 가능하다.
- [0044] 상기 구성의 화소(20)에 있어서, 기록 트랜지스터(23)는, 기록 주사회로(40)로부터 주사선(31)을 통해서 게이트 전극에 인가되는 주사 신호 WS에 응답해서 도통 상태가 된다. 이에 따라 기록 트랜지스터(23)는 신호선(33)을 통해 수평구동회로(60)로부터 공급되는 휘도정보에 따른 영상신호의 신호 전압 V s i g 또는 오프셋 전압 V o f s를 샘플링해서 화소(20)에 기록한다. 이 기록된 신호 전압 V s i g 또는 오프셋 전압 V o f s는 저장용량(24)에 보유된다.
- [0045] 구동 트랜지스터(22)는, 전원공급선(32)(32-1~32-m)의 전위 D S가 제1 전위 V c c p에 있을 때에, 전원공급선(32)으로부터 전류의 공급을 받고, 저장용량(24)에 보유된 신호 전압 V s i g의 전압값에 따른 전류치의 구동전류를 유기 E L 소자(21)에 공급함으로써 그 유기 E L 소자(21)를 전류 구동한다.
- [0046] (화소구조)
- [0047] 도 3은 화소(20)의 단면구조의 일례를 게시하는 단면도다. 도 3에 나타난 바와 같이, 화소(20)는 구동 트랜지스터(22), 기록 트랜지스터(23) 등의 화소회로가 형성된 유리 기판(201) 위에 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)이 순차적으로 형성되고, 그 윈도우 절연막(204)의 오목부(204A)에 유기 E L 소자(21)가 설치된 구성으로 되어 있다.
- [0048] 유기 E L 소자(21)는, 상기 윈도우 절연막(204)의 오목부(204A)의 저부에 형성된 금속 등으로 된 애노드 전극(205)과, 그 애노드 전극(205) 위에 형성된 유기층(전자수송층, 발광층, 홀 수송층/홀 주입층)(206)과, 그 유기층(206) 위에 전체 화소에 공통으로 형성되고 투명도전막 등으로 이루어지는 캐소드 전극(207)으로 구성되어 있다.
- [0049] 이 유기 E L 소자(21)에 있어서, 유기층(206)은 애노드 전극(205) 위에 홀 수송층/홀 주입층(2061), 발광층(2062), 전자수송층(2063) 및 전자주입층(도시 생략)이 순차 퇴적됨으로써 형성된다. 도 2의 구동 트랜지스터(22)에 의한 전류 구동 하에, 구동 트랜지스터(22)로부터 애노드 전극(205)을 통해 유기층(206)에 전류가 흐른다. 이에 따라 그 유기층(206) 내의 발광층(2062)에서 전자와 정공이 재결합할 때에 발광하게 되어 있다.
- [0050] 도 3에 나타난 바와 같이, 화소회로가 형성된 유리 기판(201) 위에, 절연막(202), 절연 평탄화 막(203) 및 윈도우 절연막(204)을 통해 유기 E L 소자(21)가 화소 단위로 형성된 후에는, 패시베이션 막(208)을 통해 밀봉기판(209)이 접착제(210)에 의해 접합되어, 그 밀봉기판(209)에 의해 유기 E L 소자(21)가 밀봉됨으로써, 표시 패널(70)이 형성된다.
- [0051] (역치 보정기능)
- [0052] 여기에서, 전원공급 주사회로(50)는 기록 트랜지스터(23)가 도통한 후에, 수평구동회로(60)가 신호선(33)(33-1~33-n)에 오프셋 전압 V o f s를 공급하고 있는 동안에, 전원공급선(32)의 전위 D S를 제2 전위 V i n i에서 제1 전위 V c c p로 전환한다. 이 전원공급선(32)의 전위 D S의 전환에 의해, 구동 트랜지스터(22)의 역치 전압 V t h에 해당하는 전압이 저장용량(24)에 보유된다.
- [0053] 구동 트랜지스터(22)의 역치전압 V t h에 해당하는 전압을 저장용량(24)에 보유하는 것은 다음 이유에 의한다.
- [0054] 구동 트랜지스터(22)의 제조 프로세스의 편차나 시간에 따른 변화에 의해, 각 화소마다 구동 트랜지스터(22)의 역치전압 V t h나 이동도  $\mu$  등의 트랜지스터 특성이 변동한다. 이 트랜지스터 특성의 변동에 의해, 구동 트랜지스터(22)에 화소간에 동일한 게이트 전위를 주어도, 화소마다 드레인·소스간 전류(구동전류) I d s가 변동하고, 유기 E L 소자(21)의 발광 휘도의 편차가 되어서 드러난다. 이 역치전압 V t h의 화소에 따른 편차의 영향을 캔슬(보정)하기 위해서, 역치전압 V t h에 해당하는 전압을 저장용량(24)에 보유하는 것이다.
- [0055] 구동 트랜지스터(22)의 역치전압 V t h의 보정은 다음과 같이 행해진다. 즉, 저장용량(24)에 미리 역치전압 V t h를 보유해 둔다. 이 동작에 의해, 영상신호의 신호 전압 V s i g에 의한 구동 트랜지스터(22)의 구동시에,

그 구동 트랜지스터(22)의 역치전압  $V_{th}$ 가 저장용량(24)에 보유한 역치전압  $V_{th}$ 에 해당하는 전압과 상쇄된다. 다시 말하면, 역치전압  $V_{th}$ 의 보정이 이루어진다.

[0056] 이것이 역치 보정기능이다. 이 역치 보정기능에 의해, 화소마다 역치전압  $V_{th}$ 에 편차나 시간에 따른 변화가 있더라도, 그것들의 영향을 받지 않고, 유기EL소자(21)의 발광 휘도를 일정하게 유지할 수 있게 된다. 역치 보정의 원리에 관해서는 나중에 상세히 설명한다.

[0057] (이동도 보정기능)

[0058] 도 2에 나타난 화소(20)는 진술한 역치 보정기능에 더해, 이동도 보정 기능을 갖추고 있다. 구체적으로는, 수평구동회로(60)가 영상신호의 신호 전압  $V_{sig}$ 를 신호선(33)(33-1~33-n)에 공급하고 있는 기간에, 또한, 기록 주사회로(40)로부터 출력되는 주사 신호  $WS(WS_1 \sim WS_m)$ 에 응답해서 기록 트랜지스터(23)가 도통하는 기간, 즉 이동도 보정기간에, 저장용량(24)에 신호 전압  $V_{sig}$ 를 보유할 때에, 구동 트랜지스터(22)의 드레인-소스간 전류  $I_{ds}$ 의 이동도  $\mu$ 에 대한 의존성을 상쇄하는 이동도 보정이 행해진다. 이 이동도 보정의 구체적인 원리 및 동작에 관해서는 후술한다.

[0059] (부트스트랩 기능)

[0060] 도 2에 나타난 화소(20)는 부트스트랩 기능도 더 구비하고 있다. 구체적으로는, 기록 주사회로(40)는, 저장용량(24)에 영상신호의 신호 전압  $V_{sig}$ 가 보유한 단계에서 주사선(31)(31-1~31-m)에 대한 주사 신호  $WS(WS_1 \sim WS_m)$ 의 공급을 해제하고, 기록 트랜지스터(23)를 비도통 상태로 해서 구동 트랜지스터(22)의 게이트 전극을 신호선(33)(33-1~33-n)로부터 전기적으로 분리하여 플로팅 상태로 한다.

[0061] 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 되면, 구동 트랜지스터(22)의 게이트-소스간에 저장용량(24)이 접속되어 있는 것에 의해, 구동 트랜지스터(22)의 소스 전위  $V_s$ 가 변동하면, 그 소스 전위  $V_s$ 의 변동에 연동해서(추종해서) 구동 트랜지스터(22)의 게이트 전위  $V_g$ 도 변동한다(부트스트랩 동작). 이 부트스트랩 동작에 의해, 유기EL소자(21)의 I-V특성이 시간에 따라 변화되어도, 유기EL소자(21)의 발광 휘도를 일정하게 유지할 수 있다.

[0062] 즉, 유기EL소자(21)의 I-V특성이 시간에 따라 변화되고, 이것에 따라 구동 트랜지스터(22)의 소스 전위  $V_s$ 가 변화되더라도, 부트스트랩 동작에 의해 구동 트랜지스터(22)의 게이트-소스간 전위  $V_{gs}$ 가 일정하게 유지되기 때문에, 유기EL소자(21)에 흐르는 전류는 변화되지 않고, 따라서 유기EL소자(21)의 발광 휘도도 일정하게 유지된다. 그 결과, 유기EL소자(21)의 I-V특성이 시간에 따라 변화되어도, 거기에 따르는 휘도 열화가 없는 화상표시가 실현된다.

[0063] (유기EL표시장치의 회로 동작)

[0064] 다음에 본 실시예에 따른 유기EL표시장치(10)의 회로 동작에 대해서, 도 4의 타이밍 차트를 기초로, 도 5 및 도 6의 동작 설명도를 사용하여 설명한다. 도 5 및 도 6의 동작 설명도에서는, 도면의 간략화를 위해, 기록 트랜지스터(23)를 스위치의 심벌로 도시하고 있다. 또한 유기EL소자(21)는 기생 용량  $C_{el}$ 을 가지고 있기 때문에, 그 기생 용량  $C_{el}$ 에 관해서도 도시하고 있다.

[0065] 도 4의 타이밍 차트에서는, 시간축을 공통으로 하고, 1H(H는 수평주사 시간)에 있어서의 주사선(31)(31-1~31-m)의 전위(주사 신호)  $WS$ 의 변화, 전원공급선(32)(32-1~32-m)의 전위  $DS$ 의 변화, 구동 트랜지스터(22)의 게이트 전위  $V_g$  및 소스 전위  $V_s$ 의 변화를 나타내고 있다.

[0066] <발광 기간>

[0067] 도 4의 타이밍 차트에 있어서, 시간  $t_1$  이전에는 유기EL소자(21)가 발광 상태에 있다(발광 기간). 이 발광 기간에는, 전원공급선(32)의 전위  $DS$ 가 고전위  $V_{ccp}$ (제1 전위)에 있고, 기록 트랜지스터(23)가 비도통 상태에 있다. 이 기간에 구동 트랜지스터(22)는 포화 영역에서 동작하도록 설정되어 있다. 따라서 도 5a에 나타난 바와 같이, 전원공급선(32)로부터 구동 트랜지스터(22)를 통해 그 구동 트랜지스터(22)의 게이트-소스간 전압  $V_{gs}$ 에 따른 구동전류(드레인-소스간 전류)  $I_{ds}$ 가 유기EL소자(21)에 공급된다. 따라서, 유기EL소자(21)가 구동전류  $I_{ds}$ 의 전류치에 따른 휘도로 발광한다.

[0068] <역치 보정준비 기간>

[0069] 시간  $t_1$ 이 되면, 선 순차 주사의 새로운 필드에 들어가고, 도 5b에 나타난 바와 같이 전원공급선(32)의 전위  $DS$ 가 고전위  $V_{ccp}$ 에서 신호선(33)의 오프셋 전압  $V_{ofs}$ 보다도 충분히 낮은 전위  $V_{ini}$ (제2 전위)로

전환된다. 유기EL소자(21)의 역치전압을  $V_{el}$ , 공통 전원공급선(34)의 전위를  $V_{cath}$ 라고 할 때, 저전위  $V_{ini}$ 를  $V_{ini} < V_{el} + V_{cath}$ 라고 하면, 구동 트랜지스터(22)의 소스 전위  $V_s$ 가 저전위  $V_{ini}$ 와 거의 동일해지기 때문에, 유기EL소자(21)는 역바이어스 상태가 되어서 소광한다.

[0070] 다음에 시간  $t_2$ 에 주사선(31)의 전위  $WS$ 가 저전위측에서 고전위측으로 전환됨으로써 도 5c에 나타난 바와 같이 기록 트랜지스터(23)가 도통 상태가 된다. 이때, 수평구동회로(60)로부터 신호선(33)에 오프셋 전압  $V_{ofs}$ 가 공급되기 때문에, 구동 트랜지스터(22)의 게이트 전위  $V_g$ 는 오프셋 전압  $V_{ofs}$ 가 된다. 구동 트랜지스터(22)의 소스 전위  $V_s$ 는 오프셋 전압  $V_{ofs}$ 보다도 충분히 낮은 전위  $V_{ini}$ 에 있다.

[0071] 이때, 구동 트랜지스터(22)의 게이트-소스간 전압  $V_{gs}$ 는  $V_{ofs} - V_{ini}$ 가 된다. 여기에서,  $V_{ofs} - V_{ini}$ 가 구동 트랜지스터(22)의 역치전압  $V_{th}$ 보다도 크지 않으면, 전술한 역치 보정동작을 행할 수 없다. 따라서  $V_{ofs} - V_{ini} > V_{th}$ 로 설정할 필요가 있다. 이렇게, 구동 트랜지스터(22)의 게이트 전위  $V_g$ 를 오프셋 전압  $V_{ofs}$ 에, 소스 전위  $V_s$ 를 저전위  $V_{ini}$ 에 각각 고정해서(확정시켜서) 초기화하는 동작이 역치 보정준비의 동작이다.

[0072] <역치 보정기간>

[0073] 다음에 시간  $t_3$ 에, 도 5d에 나타난 바와 같이, 전원공급선(32)의 전위  $DS$ 가 저전위  $V_{ini}$ 에서 고전위  $V_{ccp}$ 로 전환되면, 구동 트랜지스터(22)의 소스 전위  $V_s$ 가 상승을 시작한다. 그리고 구동 트랜지스터(22)의 소스 전위  $V_s$ 는 전위  $V_{ofs} - V_{th}$ 에 도달한다. 이때 구동 트랜지스터(22)의 게이트-소스간 전압  $V_{gs}$ 는 그 구동 트랜지스터(22)의 역치전압  $V_{th}$ 가 되어, 그 역치전압  $V_{th}$ 에 해당하는 전압이 저장용량(24)에 기록된다.

[0074] 본 명세서에서는, 편의상, 역치전압  $V_{th}$ 에 해당하는 전압을 저장용량(24)에 기록하는 기간을 역치 보정기간이라 부른다. 역치 보정기간에 전류가 저장용량(24)측에만 흐르고, 유기EL소자(21)측에는 흐르지 않도록 하기 위해서, 유기EL소자(21)가 컷오프 상태가 되도록 공통 전원공급선(34)의 전위  $V_{cath}$ 를 설정해 둔다.

[0075] 다음에 시간  $t_4$ 에 주사선(31)의 전위  $WS$ 가 저전위측으로 전환됨으로써 도 6a에 나타난 바와 같이 기록 트랜지스터(23)가 비도통 상태가 된다. 이때, 구동 트랜지스터(22)의 게이트 전극이 플로팅 상태가 된다. 그러나 게이트-소스간 전압  $V_{gs}$ 가 구동 트랜지스터(22)의 역치전압  $V_{th}$ 와 동일해지기 때문에, 그 구동 트랜지스터(22)는 컷오프 상태에 있다. 따라서, 구동 트랜지스터(22)에 드레인-소스간 전류  $I_{ds}$ 는 흐르지 않는다.

[0076] <기록 기간/이동도 보정기간>

[0077] 다음에 시간  $t_5$ 에, 도 6b에 나타난 바와 같이 신호선(33)의 전위가 오프셋 전압  $V_{ofs}$ 에서 영상신호의 신호 전압  $V_{sig}$ 로 전환된다. 이어서, 시간  $t_6$ 에, 주사선(31)의 전위  $WS$ 가 고전위측으로 전환된다. 이 동작에 의해, 도 6c에 나타난 바와 같이 기록 트랜지스터(23)가 도통 상태가 되어서 영상신호의 신호 전압  $V_{sig}$ 를 샘플링해서 화소(20)에 기록한다.

[0078] 기록 트랜지스터(23)에 의한 신호 전압  $V_{sig}$ 의 기록에 의해, 구동 트랜지스터(22)의 게이트 전위  $V_g$ 가 신호 전압  $V_{sig}$ 가 된다. 영상신호의 신호 전압  $V_{sig}$ 에 의한 구동 트랜지스터(22)의 구동시에, 그 구동 트랜지스터(22)의 역치전압  $V_{th}$ 가 저장용량(24)에 보유한 역치전압  $V_{th}$ 에 해당하는 전압과 상쇄됨으로써 역치 보정이 이루어진다. 역치 보정의 원리에 관해서는 후술한다.

[0079] 이때, 유기EL소자(21)는 처음에 컷오프 상태(하이 임피던스 상태)에 있다. 따라서, 영상신호의 신호 전압  $V_{sig}$ 에 따라 전원공급선(32)로부터 구동 트랜지스터(22)에 흐르는 전류(드레인-소스간 전류  $I_{ds}$ )는 유기EL소자(21)의 기생 용량  $C_{el}$ 에 흘러들어 오고, 따라서 그 기생 용량  $C_{el}$ 의 충전이 개시된다.

[0080] 이 기생 용량  $C_{el}$ 의 충전에 의해, 구동 트랜지스터(22)의 소스 전위  $V_s$ 가 시간의 경과와 함께 상승해 간다. 이때 이미, 구동 트랜지스터(22)의 역치전압  $V_{th}$ 의 편차는 보정되어 있고, 구동 트랜지스터(22)의 드레인-소스간 전류  $I_{ds}$ 는 그 구동 트랜지스터(22)의 이동도  $\mu$ 에 의존한 것이 된다.

[0081] 그리고, 구동 트랜지스터(22)의 소스 전위  $V_s$ 는  $V_{ofs} - V_{th} + \Delta V$ 의 전위까지 상승한다. 이때 구동 트랜지스터(22)의 게이트-소스간 전압  $V_{gs}$ 는  $V_{sig} - V_{ofs} + V_{th} - \Delta V$ 가 된다. 즉, 소스 전위  $V_s$ 의 상승분  $\Delta V$ 는, 저장용량(24)에 보유한 전압( $V_{sig} - V_{ofs} + V_{th}$ )으로부터 가산되도록 작용한다. 즉, 이 전위 상승은 저장용량(24)의 충전 전하를 방전하도록 작용하는데, 이는 부귀환이 걸린 것이 된다. 따라서, 소스 전위  $V_s$ 의 상승분  $\Delta V$ 는 부귀환의 귀환량이 된다.

- [0082] 이렇게, 구동 트랜지스터(22)에 흐르는 드레인-소스간 전류  $I_{ds}$ 를 그 구동 트랜지스터(22)의 게이트 입력에, 즉 게이트-소스간 전압  $V_{gs}$ 에 부귀환함으로써, 구동 트랜지스터(22)의 드레인-소스간 전류  $I_{ds}$ 의 이동도  $\mu$ 에 대한 의존성을 상쇄하는, 즉 이동도  $\mu$ 의 화소에 따른 편차를 보정하는 이동도 보정이 이루어진다.
- [0083] 보다 구체적으로는, 영상신호의 신호 전압  $V_{sig}$ 가 높을수록 드레인-소스간 전류  $I_{ds}$ 가 커지기 때문에, 부귀환의 귀환량(보정량)  $\Delta V$ 의 절대치도 커진다. 따라서, 발광 휘도 레벨에 따른 이동도 보정이 행해진다. 또한 영상신호의 신호 전압  $V_{sig}$ 를 일정하다고 했을 경우, 구동 트랜지스터(22)의 이동도  $\mu$ 가 클수록 부귀환의 귀환량  $\Delta V$ 의 절대치도 커지기 때문에, 화소 사이의 이동도  $\mu$ 의 편차를 제거할 수 있다. 이동도 보정의 원리에 관해서는 후술한다.
- [0084] <발광 기간>
- [0085] 다음에 시간  $t_7$ 에 주사선(31)의 전위  $WS$ 가 저전위측으로 전환됨으로써 도 6d에 나타난 바와 같이, 기록 트랜지스터(23)가 비도통 상태가 된다. 이에 따라 구동 트랜지스터(22)의 게이트 전극은 신호선(33)로부터 분리된다. 이것과 동시에, 드레인-소스간 전류  $I_{ds}$ 가 유기EL소자(21)에 흐르기 시작하는 것에 의해, 유기EL소자(21)의 애노드 전위는 드레인-소스간 전류  $I_{ds}$ 에 의존해서 상승한다.
- [0086] 유기EL소자(21)의 애노드 전위의 상승은, 즉 구동 트랜지스터(22)의 소스 전위  $V_s$ 의 상승과 동일하다. 구동 트랜지스터(22)의 소스 전위  $V_s$ 가 상승하면, 저장용량(24)의 부트스트랩 동작에 의해, 구동 트랜지스터(22)의 게이트 전위  $V_g$ 도 연동해서 상승한다. 게이트 전위  $V_g$ 의 상승량은 소스 전위  $V_s$ 의 상승량과 같아진다. 그러므로, 발광 기간 동안, 구동 트랜지스터(22)의 게이트-소스간 전압  $V_{gs}$ 는  $V_{sig}-V_{ofs}+V_{th}-\Delta V$ 로 일정하게 유지된다. 시간  $t_8$ 에 신호선(33)의 전위가 영상신호의 신호 전압  $V_{sig}$ 에서 오프셋 전압  $V_{ofs}$ 로 전환된다.
- [0087] (역치 보정의 원리)
- [0088] 여기에서, 구동 트랜지스터(22)의 역치 보정의 원리에 관하여 설명한다. 구동 트랜지스터(22)는 포화 영역에서 동작하도록 설계되어 있기 때문에 정전류원으로 동작한다. 이에 따라, 유기EL소자(21)에는 구동 트랜지스터(22)로부터, 다음 식 (1)로 주어지는 일정한 드레인-소스간 전류(구동전류)  $I_{ds}$ 가 공급된다.
- [0089] 
$$I_{ds}=(1/2) \cdot \mu(W/L)C_{ox}(V_{gs}-V_{th})^2 \dots\dots(1)$$
- [0090] 식 (1)에서,  $W$ 는 구동 트랜지스터(22)의 채널 폭,  $L$ 은 채널 길이,  $C_{ox}$ 는 단위면적당 게이트 용량이다.
- [0091] 도 7에 구동 트랜지스터(22)의 드레인-소스간 전류  $I_{ds}$  대 게이트-소스간 전압  $V_{gs}$ 의 특성을 나타낸다. 이 특성도에 나타난 바와 같이, 구동 트랜지스터(22)의 역치전압  $V_{th}$ 의 편차에 대한 보정을 행하지 않으면, 같은 전압  $V_{gs}$ 에 해당하는 전류  $I_{ds}$ 가 달라진다. 즉, 역치전압  $V_{th}$ 가  $V_{th1}$ 일 때, 게이트-소스간 전압  $V_{gs}$ 에 대응하는 드레인-소스간 전류  $I_{ds}$ 가  $I_{ds1}$ 이 된다. 한편, 역치전압  $V_{th}$ 가  $V_{th2}(V_{th2}>V_{th1})$ 일 때, 같은 게이트-소스간 전압  $V_{gs}$ 에 대응하는 드레인-소스간 전류  $I_{ds}$ 는  $I_{ds2}(I_{ds2}<I_{ds1})$ 가 된다. 즉, 구동 트랜지스터(22)의 역치전압  $V_{th}$ 가 변동하면, 게이트-소스간 전압  $V_{gs}$ 가 일정해도 드레인-소스간 전류  $I_{ds}$ 가 변동한다.
- [0092] 이에 반해, 상기 구성의 화소(화소회로)(20)에서는, 전술한 바와 같이, 발광시의 구동 트랜지스터(22)의 게이트-소스간 전압  $V_{gs}$ 가  $V_{sig}-V_{ofs}+V_{th}-\Delta V$ 이다. 따라서 이 전압을 식 (1)의  $V_{gs}$ 에 대입하면, 드레인-소스간 전류  $I_{ds}$ 는 식 (2)로 표현된다.
- [0093] 
$$I_{ds}=(1/2) \cdot \mu(W/L)C_{ox}(V_{sig}-V_{ofs}-\Delta V)^2 \dots\dots(2)$$
- [0094] 즉, 구동 트랜지스터(22)의 역치전압  $V_{th}$ 의 향이 캔슬되어, 구동 트랜지스터(22)로부터 유기EL소자(21)에 공급되는 드레인-소스간 전류  $I_{ds}$ 는, 구동 트랜지스터(22)의 역치전압  $V_{th}$ 에 의존하지 않는다. 그 결과, 구동 트랜지스터(22)의 제조 프로세스의 편차나 시간에 따른 변화에 의해, 각 화소 사이에서 구동 트랜지스터(22)의 역치전압  $V_{th}$ 가 변동해도, 드레인-소스간 전류  $I_{ds}$ 가 변동하지 않기 때문에, 유기EL소자(21)의 발광 휘도도 변동하지 않는다.
- [0095] (이동도 보정의 원리)
- [0096] 다음에 구동 트랜지스터(22)의 이동도 보정의 원리에 관하여 설명한다. 도 8에, 구동 트랜지스터(22)의 이동도  $\mu$ 가 상대적으로 큰 화소 A와, 구동 트랜지스터(22)의 이동도  $\mu$ 가 상대적으로 작은 화소 B를 비교한 상태에서

특성 커브를 나타낸다. 구동 트랜지스터(22)를 폴리실리콘 박막 트랜지스터 등으로 구성했을 경우, 화소 A와 화소 B 사이의 이동도 차이와 같이, 화소간에서 이동도  $\mu$ 가 변동하는 것은 피할 수 없다.

- [0097] 화소 A와 화소 B 사이에서 이동도  $\mu$ 에 편차가 있는 상태에서, 예를 들면 두 화소 A, B에 같은 레벨의 입력 신호 전압  $V_{sig}$ 를 기록했을 경우에, 아무런 이동도  $\mu$ 의 보정을 행하지 않으면, 이동도  $\mu$ 가 큰 화소 A에 흐르는 드레인-소스간 전류  $I_{ds1}$ '과 이동도  $\mu$ 가 작은 화소 B에 흐르는 드레인-소스간 전류  $I_{ds2}$ '의 사이에는 큰 차이가 생겨버린다. 이렇게, 이동도  $\mu$ 의 편차에 기인해서 드레인-소스간 전류  $I_{ds}$ 에 화소간에 큰 차이가 생기면, 화면의 유니포머티가 손상되게 된다.
- [0098] 전술한 식 (1)의 트랜지스터 특성식으로부터 분명히 나타난 바와 같이, 이동도  $\mu$ 가 클수록 드레인-소스간 전류  $I_{ds}$ 가 커진다. 따라서, 부귀환에 있어서의 귀환량  $\Delta V$ 는 이동도  $\mu$ 가 커질수록 커진다. 도 8에 나타난 바와 같이, 이동도  $\mu$ 가 큰 화소 A의 귀환량  $\Delta V1$ 은, 이동도가 작은 화소 B의 귀환량  $\Delta V2$ 에 비해 크다. 따라서, 이동도 보정 동작에 의해 구동 트랜지스터(22)의 드레인-소스간 전류  $I_{ds}$ 를 입력 신호 전압  $V_{sig}$ 측으로 부귀환시킴으로써, 이동도  $\mu$ 가 클수록 부귀환이 크게 걸리기 때문에, 이동도  $\mu$ 의 편차를 억제할 수 있다.
- [0099] 구체적으로는, 이동도  $\mu$ 가 큰 화소 A에서 귀환량  $\Delta V1$ 의 보정을 걸면, 드레인-소스간 전류  $I_{ds}$ 는  $I_{ds1}$ '에서  $I_{ds1}$ 까지 크게 하강한다. 한편, 이동도  $\mu$ 가 작은 화소 B의 귀환량  $\Delta V2$ 는 작기 때문에, 드레인-소스간 전류  $I_{ds}$ 는  $I_{ds2}$ '로부터  $I_{ds2}$ 까지의 하강이 되는데, 그다지 크게 하강하지 않는다. 결과적으로, 화소 A의 드레인-소스간 전류  $I_{ds1}$ 과 화소 B의 드레인-소스간 전류  $I_{ds2}$ 는 거의 같아지기 때문에, 이동도  $\mu$ 의 편차가 보정된다.
- [0100] 이상을 정리하면, 이동도  $\mu$ 가 다른 화소 A와 화소 B가 있는 경우, 이동도  $\mu$ 가 큰 화소 A의 귀환량  $\Delta V1$ 은 이동도  $\mu$ 의 작은 화소 B의 귀환량  $\Delta V2$ 에 비해 크다. 즉, 이동도  $\mu$ 가 큰 화소일수록 귀환량  $\Delta V$ 가 크고, 드레인-소스간 전류  $I_{ds}$ 의 감소량이 커진다. 따라서, 구동 트랜지스터(22)의 드레인-소스간 전류  $I_{ds}$ 를 입력 신호 전압  $V_{sig}$ 측에 부귀환시킴으로써, 이동도  $\mu$ 가 다른 화소의 드레인-소스간 전류  $I_{ds}$ 의 전류치가 균일해진다. 그 결과, 이동도  $\mu$ 의 편차를 보정할 수 있다.
- [0101] 도 2에 나타난 화소(화소회로)(20)에 있어서, 역치 보정, 이동도 보정의 유무에 따른 영상신호의 신호 전위(샘플링 전위)  $V_{sig}$ 와 구동 트랜지스터(22)의 드레인·소스간 전류  $I_{ds}$ 의 관계에 대해서 도 9a 내지 9c를 사용하여 설명한다.
- [0102] 도 9a는 역치 보정 및 이동도 보정을 모두 행하지 않은 경우를 나타낸다. 도 9b는 이동도 보정을 행하지 않고, 역치 보정만을 행한 경우를 나타낸다. 도 9c는 역치 보정 및 이동도 보정을 모두 행한 경우를 나타낸다. 도 9a에 나타난 바와 같이, 역치 보정 및 이동도 보정을 모두 행하지 않을 경우에는, 역치전압  $V_{th}$  및 이동도  $\mu$ 의 화소 A, B간의 편차에 기인해서, 드레인·소스간 전류  $I_{ds}$ 에 화소 A, B 사이에서 큰 차이가 생기게 된다.
- [0103] 반면, 역치 보정만을 행한 경우에는, 도 9b에 나타난 바와 같이 그 역치 보정에 의해 드레인-소스간 전류  $I_{ds}$ 의 편차를 어느 정도 저감할 수 있다. 그러나 이동도  $\mu$ 의 화소 A, B간의 편차에 기인하는 화소 A, B간에서의 드레인-소스간 전류  $I_{ds}$ 의 차이는 남는다.
- [0104] 역치 보정 및 이동도 보정을 모두 함으로써, 도 9c에 나타난 바와 같이, 역치전압  $V_{th}$  및 이동도  $\mu$ 의 화소 A, B간의 편차에 기인하는 화소 A, B간에서의 드레인-소스간 전류  $I_{ds}$ 의 차이를 거의 없앨 수 있다. 이에 따라 어느 계조에 있어서도 유기EL소자(21)의 휘도 편차는 발생하지 않고, 양호한 화질의 표시 화상을 얻을 수 있다.
- [0105] (부트스트랩 동작에 있어서의 문제점)
- [0106] 부트스트랩 동작에 있어서의 문제점에 대해서, 도 10의 화소(20)의 등가회로도를 사용하여 설명한다.
- [0107] 도 10에 있어서, 저장용량(24)의 용량값을  $C_s$ , 구동 트랜지스터(22)의 게이트-소스간의 기생 용량을  $C_{gs}$ , 구동 트랜지스터(22)의 게이트-드레인간의 기생 용량을  $C_{gd}$ , 기록 트랜지스터(23)의 게이트-드레인/소스간의 기생 용량을  $C_d$ 로 한다. 구동 트랜지스터(22)의 소스 전위  $V_s$ 의 상승분을  $\Delta V_s$ , 게이트 전위  $V_g$ 의 상승분을  $\Delta V_g$ 라고 하면, 구동 트랜지스터의 소스 전위  $V_s$ 의 상승분  $\Delta V_s$ 에 대한 게이트 전위  $V_g$ 의 상승분  $\Delta V_g$ 의 비율, 즉 부트스트랩비  $G_{bst}$ 는 식 (3)으로 표현된다.
- [0108] 
$$G_{bst} = \Delta V_g / \Delta V_s = \{ (C_s + C_{gs}) / (C_s + C_{gs} + C_{gd} + C_d) \} \dots (3)$$
- [0109] 부트스트랩 동작에 있어서, 부트스트랩비  $G_{bst}$ 가 작으면, 소스 전위  $V_s$ 의 상승분  $\Delta V_s$ 에 대한 게이트

전위  $V_g$ 의 상승분  $\Delta V_g$ 가 작아지기 때문에, 게이트-소스간 전압  $V_{gs}$ 가 작아지고, 기록 트랜지스터(23)에 의한 기록에 의해 저장용량(24)에 보유한 신호 전압  $V_{sig}$ 에 해당하는 전압보다 작아진다.

- [0110] 이에 따라, 유기EL소자(21)에 흐르게 하는 구동전류  $I_{ds}$ 로서 필요한 전류, 즉 기록 트랜지스터(23)에 의해 기록한 영상신호의 신호 전압  $V_{sig}$ 에 대응한 전류를 확보할 수 없어 휘도가 저하된다. 그것에 따라 휘도 편차가 생겨서 화질의 열화를 초래한다.
- [0111] 부트스트랩비  $G_{bst}$ 는 상기 식 (3)으로부터 분명히 나타낸 바와 같이, 저장용량(24)의 용량값  $C_s$  및 구동 트랜지스터(22)의 게이트에 붙는 기생 용량  $C_{gs}$ ,  $C_{gd}$ ,  $C_d$ 에 의해 결정된다. 이들 용량값  $C_s$ ,  $C_{gs}$ ,  $C_{gd}$ ,  $C_d$ 가 크면 부트스트랩비  $G_{bst}$ 가 커진다.
- [0112] [본 실시예의 특징]
- [0113] 본 실시예에서는 전술한 이유(배경기술에서 서술한 이유)로, 저장용량(24)을 형성하는 전극의 면적, 즉 저장용량(24)의 사이즈를 크게 하지 않고, 그 저장용량(24)의 용량값  $C_s$ 를 크게 함으로써, 한정된 화소 사이즈 내에서 부트스트랩비  $G_{bst}$ 를 크게 설정하여, 화질의 향상을 꾀하는 것을 특징으로 한다.
- [0114] 구체적으로는, 본 실시예에서는 저장용량(24)에 대해서, 금속으로 이루어진 제1 전극에 대하여 그 제1 전극의 양면에 금속으로 이루어진 제2, 제3 전극을 각각 대향 배치한다. 이로써 제1 전극과 제2 전극에 의하여 제1 용량(24-1)을 형성하고, 제1 전극과 제3 전극에 의하여 제2 용량(24-2)을 형성한다. 이들 제1, 제2 용량(24-1, 24-2)을 전기적으로 병렬로 접속하도록 하고 있다.
- [0115] 도 11은 저장용량(24)(제1, 제2 용량(24-1, 24-2))의 전기적 접속을 포함한 화소(20)의 각 회로 소자의 접속 관계를 나타내는 회로도다. 도 11에서, 도 2와 동일한 부분에는 동일한 부호를 부착해서 나타낸다.
- [0116] 도 11에 있어서, 저장용량(24)은 제1 전극(24A)과 그 전극(24A)의 한쪽의 면과 대향 배치된 제2 전극(24B)의 사이에 형성되는 제1 용량(24-1)과, 제1 전극(24A)과 그 전극(24A)의 다른 한쪽의 면과 대향 배치된 제3 전극(24C)의 사이에 형성되는 제2 용량(24-2)으로 이루어진다. 이들 제1, 제2 용량(24-1, 24-2)이 전기적으로 병렬로 접속된 구성으로 되어 있다.
- [0117] 도 12는 화소(20)의 배선층의 구조를 나타내는 평면 패턴도다. 도 11 및 도 12에 있어서, 제2 전극(24B) 및 그 배선(241)은, 구동 트랜지스터(22)의 게이트 전극과 같은 제1 금속층으로 형성되어 있다. 제1 전극(24A) 및 그 배선(242)은 구동 트랜지스터(22)의 소스 전극 및 기록 트랜지스터(23)의 다른 한쪽의 전극(드레인 전극/소스 전극)과 같은 제2 금속층으로 형성되어 있다. 제3 전극(24C)은 유기EL소자(21)의 애노드 전극과 같은 제3 금속층으로 형성되어 있다.
- [0118] 제1 전극(24A)의 배선(242)은 제1 금속층과 제2 금속층을 전기적으로 접속하는 콘택부(25)를 통해 구동 트랜지스터(22)의 게이트 전극과 접속된다. 제2 전극(24B)의 배선(241)은 제1 금속층과 제2 금속층을 전기적으로 접속하는 콘택부(26)를 통해 구동 트랜지스터(22)의 소스 전극과 접속된다. 제2 금속층의 구동 트랜지스터(22)의 소스 전극과, 제3 금속층의 유기EL소자(21)의 애노드 전극은, 콘택부(27)를 통해 전기적으로 접속된다.
- [0119] 이 전기적인 접속 관계로부터 분명히 나타낸 바와 같이, 저장용량(24)은 구동 트랜지스터(22)의 게이트 전극과 동 전위의 제2 금속층으로 형성된 제1 전극(24A)과, 구동 트랜지스터(22)의 소스 전극과 동 전위의 제1 금속층으로 형성된 제2 전극(24B)과, 구동 트랜지스터(22)의 소스 전극과 동 전위의 제3 금속층으로 형성된 제3 전극(24C)으로 구성되어 있다.
- [0120] 저장용량(24)의 제2 전극(24B)과 구동 트랜지스터(22)의 게이트 전극은 둘 다 제1 금속층으로 형성되지만 전위가 다르다. 또한 저장용량(24)의 제1 전극(24A)과 구동 트랜지스터(22)의 소스 전극은 둘 다 제2 금속층으로 형성되지만 전위가 다르다.
- [0121] (본 실시예의 작용 효과)
- [0122] 이와 같이, 제1, 제2, 제3 전극(24A, 24B, 24C)에 의해 제1, 제2 용량(24-1, 24-2)을 형성하고, 이들 제1, 제2 용량(24-1, 24-2)을 전기적으로 병렬로 접속함으로써, 3개의 전극(24A, 24B, 24C) 간의 거리를 같다고 하면, 2개의 전극에 의해 저장용량(24)을 형성할 경우에 비해, 저장용량(24)의 사이즈를 크게 하지 않고, 그 저장용량(24)의 용량값  $C_s$ 를 크게 할 수(원리적으로는, 2배로 할 수) 있다. 이에 따라, 한정된 화소 사이즈 내에서 부트스트랩비  $G_{bst}$ 를 크게 설정할 수 있다.
- [0123] 부트스트랩비  $G_{bst}$ 를 크게, 이상적으로는  $G_{bst}=1$ 로 설정할 수 있기 때문에, 부트스트랩 동작에 있어서,



구동 트랜지스터(22)의 소스 전위  $V_s$ 가 상승했을 때, 게이트 전위  $V_g$ 의 상승분  $\Delta V_g$ 가 소스 전위  $V_s$ 의 상승분  $\Delta V_s$ 와 거의 동일하여, 게이트-소스간 전압  $V_{gs}$ 가 줄어들지 않는다. 이에 따라, 유기EL소자(21)에 흐리는 구동전류  $I_{ds}$ 로서 필요한 전류를 확보할 수 있다.

[0124] 이에 따라 유기EL소자(21)에 흐리는 구동전류를 부트스트랩비  $G_{bst}$ 의 감소분을 예상해서 크게 확보하지 않아도, 기록 트랜지스터(23)에 의해 기록한 영상신호의 신호 전압  $V_{sig}$ 에 대응한 구동전류  $I_{ds}$ 를 확보할 수 없을 경우에 발생하는 휘도의 저하, 거기에 따르는 휘도 편차를 없앨 수 있다. 이에 따라, 소비 전력을 늘리지 않고, 화질의 향상을 꾀할 수 있다.

[0125] 도 2에 나타내는 화소 구성을 채용하는 유기EL표시장치(10)의 경우에는, 구동 트랜지스터(22)에 접속되어 있는 트랜지스터는 기록 트랜지스터(23)뿐이다. 따라서 특허문헌 1(일본국 공개특허공보 특개 2006-133542호) 등에 기재되어 있는 유기EL표시장치에 비해, 구동 트랜지스터(22)에 접속되어 있는 트랜지스터 수가 적다. 그만큼 구동 트랜지스터(22)의 게이트 전극에 붙는 기생 용량이 작아져, 부트스트랩비  $G_{bst}$ 가 작아지는 경향이 있다. 따라서, 저장용량(24)의 사이즈를 크게 하지 않고, 그 저장용량(24)의 용량값  $C_s$ 를 크게 하는 기술은, 특히 도 2에 나타내는 화소 구성을 취하는 유기EL표시장치(10)에 유용한 것이 된다.

[0126] (본 실시예의 다른 작용 효과)

[0127] 3개의 전극(24A, 24B, 24C)을 사용하여 제1, 제2 용량(24-1, 24-2)을 형성하고, 이들 제1, 제2 용량(24-1, 24-2)을 전기적으로 병렬로 접속함으로써, 저장용량(24)의 용량값  $C_s$ 의 증대를 필요로 하지 않을 경우에는, 3개의 전극(24A, 24B, 24C) 간의 거리를 같다고 하면, 2개의 전극에 의해 저장용량(24)을 형성할 경우에 비해, 저장용량(24)의 전극의 면적을 축소할 수 있다. 원리적으로는, 면적을 반으로 축소할 수 있다.

[0128] 저장용량(24)을 형성하는 전극을 축소할 수 있다는 것은, 저장용량(24)의 사이즈를 작게 할 수 있는 것과 마찬가지로, 화소(20)의 미세화에 기여할 수 있다. 또한 화소(20)의 미세화를 피하지 않고, 화소 사이즈는 그대로인 상태에서, 저장용량(24)의 전극을 줄이면, 화소(20)에서 저장용량(24)의 전극이 차지하는 비율이 낮아진다. 따라서, 예를 들면 제조 프로세스에서 금속 티끌 등이 화소(20)에 혼입하더라도, 저장용량(24)의 전극과 다른 금속배선의 사이에서의 금속 티끌 등으로 인한 쇼트의 발생, 나아가서는 화소(20)의 불량 발생을 억제하여, 수율을 향상시킬 수 있다.

[0129] (실시예)

[0130] 이하에, 구체적인 실시예에 관하여 설명한다. 도 13은 본 발명의 일 실시예에 따른 저장용량(24)의 구성을 나타내는, 도 12의 A-A'선에 따른 단면도다. 도면 중, 도 3과 동일한 부분에는 동일한 부호로 나타낸다.

[0131] 도 13에 나타낸 바와 같이, 저장용량(24)은 제2 전극(24B)과, 제1 전극(24A)과, 유기EL소자(21)의 애노드 전극(205)을 사용하여 형성한다. 제2 전극(24B)은 투명절연 기관, 예를 들면 유리 기관(201) 위에 제1 금속층으로서 패턴 형성된다. 제1 전극(24A)은 제2 전극(24B) 위에 절연막(202)을 사이에 두고 제2 금속층으로서 패턴 형성된다. 애노드 전극(205)은 제1 전극(24A) 위에 절연 보호막(211)을 사이에 두고 제3 금속층으로서 패턴 형성된다.

[0132] 유기EL소자(21)의 애노드 전극(205) 중, 제1 전극(24A)과 대향하는 부분(영역)이 제3 전극(24C)이 된다. 제2 전극(24B)과 제1 전극(24A)의 사이에 제1 용량(24-1)이 형성되고, 제1 전극(24A)과 제3 전극(24C)의 사이에 제2 용량(24-2)이 형성된다. 이들 제1, 제2 용량(24-1, 24-2)은 전술한 바와 같이, 전기적으로 병렬로 접속됨으로써 저장용량(24)이 된다.

[0133] 본 실시예에서는, 원래, 절연 보호막(211)과 제3 금속층의 사이에 개재하게 되어 있는 절연 평탄화 막(203)을, 제1 전극(24A)과 제3 전극(24C)이 대향하는 부분(도 12의 일점쇄선으로 둘러싼 영역(243))에서 부분적으로 제거하도록 한 것을 특징으로 한다.

[0134] 절연 평탄화 막(203)의 부분적 제거를 위해, 절연 평탄화 막(203)을 패턴 형성하기 위한 패터닝용 마스크를 제작하여, 저장용량(24)의 부분에 해당하는 개구가 되는 패턴을 만들도록 한다. 이로써 공정 수를 늘리지 않고, 절연 평탄화 막(203)을 패턴 형성할 때에 제1 전극(24A)과 제3 전극(24C)의 대향 부분으로부터 절연 평탄화 막(203)을 제거할 수 있다.

[0135] 이렇게, 제1 전극(24A)과 제3 전극(24C)이 대향하는 부분의 절연 평탄화 막(203)을 제거함으로써, 두 전극(24A, 24C) 간의 거리  $d_1$ 을 절연 보호막(211)의 막 두께까지 좁힐 수 있다. 주지 대로, 용량의 크기는, 2개의 전극의

면적에 비례하고, 2개의 전극간의 거리에 반비례한다.

- [0136] 따라서, 제1, 제3 전극(24A, 24C) 간의 거리  $d_1$ 이 좁아짐으로써, 이들 전극(24A, 24C) 간에 형성되는 제2 용량(24-2)의 용량값을, 일반적으로 막 두께가 절연 보호막(211)보다도 몇 배 두꺼운 절연 평탄화 막(203)이 전극(24A, 24C) 간에 개재되는 경우에 비해, 제1, 제2 전극(24A, 24B) 간에 형성되는 제1 용량(24-1)의 용량값 정도까지 크게 할 수 있다.
- [0137] 도 14에 나타내는 종래 기술과 같이, 제2 금속층의 제1 전극(24A)과, 제1 금속층의 제1 전극(24A)과 대향하는 부분(제2 전극(24B))의 사이에 저장용량(24)을 형성하는 경우와 비교한다. 이 비교에서는, 도 12에 나타내는 제1 전극(24A)의 면적이, 도 14에 나타내는 제1 전극(24A)의 면적과 같은 것으로 한다.
- [0138] 상기 실시예와 같이, 제1 전극(24A)과 제3 전극(24C)이 대향하는 부분의 절연 평탄화 막(203)을 제거함으로써, 제1, 제3 전극(24A, 24C)간에 형성되는 제2 용량(24-2)의 용량값을, 제1, 제2 전극(24A, 24B)간에 형성되는 제1 용량(24-1)과 거의 같은 정도까지 크게 할 수 있기 때문에, 저장용량(24)의 용량값  $C_s$ 로서, 도 14에 나타내는 종래 기술의 2배 정도의 용량값을 확보할 수 있다.
- [0139] (저장용량의 구동 방법)
- [0140] 다음에 본 실시예에 따른 저장용량(24)의 구동 방법에 대해서, 도 15에 나타내는 공정도를 사용하여 설명한다. 도 15에 있어서, 도 13과 동등 부분에는 동일한 부호를 부착해서 나타낸다.
- [0141] 우선, 투명절연 기판, 예를 들면 유리 기판(201) 위에 제1 금속층으로서 제2 전극(24B)을 패턴 형성하고(공정 1), 이어서, 절연막(202)을 형성해서 제2 전극(24B)을 덮는다(공정 2). 다음에 제2 금속층으로서 제1 전극(24A)을 패턴 형성하고(공정 3), 이어서, 절연 보호막(211)을 형성해서 제1 전극(24A)을 덮는다(공정 4).
- [0142] 다음에 포토레지스트에 의해 패터닝용 마스크를 제작해서 절연 평탄화 막(203)을 패턴 형성한다. 패터닝용 마스크를 제작할 때에, 제1 전극(24A)과 대향하는 영역에도 마스크를 형성한 상태에서 절연 평탄화 막(203)을 패턴 형성한다(공정 5). 이렇게 하여 절연 평탄화 막(203)을 패턴 형성함으로써, 절연 평탄화 막(203)을 형성하는 공정과 동시에, 절연 평탄화 막(203) 중 제1 전극(24A)과 대향하는 부분을 제거할 수 있다.
- [0143] 다음에 제3 금속층으로서 유기EL소자(21)의 애노드 전극(205)을 패턴 형성 한다(공정 6). 이때, 절연 평탄화 막(203) 중 제1 전극(24A)과 대향하는 부분이 제거되어 있기 때문에, 그 제거 부분에서 애노드 전극(205)은 절연 보호막(211) 위에 형성되는 것이 된다. 절연 평탄화 막(203)의 제거 부분에 있어서의 애노드 전극(205)이 제3 전극(24C)이 된다.
- [0144] 상기한 바와 같이, 절연 평탄화 막(203)을 형성하는 공정(공정 5)에서는, 제1 전극(24A)과 제3 전극(24C)의 사이에서, 절연 평탄화 막(203)을 제거한다. 이에 따라, 제1 전극(24A)과 제3 전극(24C) 사이의 거리  $d_1$ 을 작게 설정할 수 있으므로, 공정 수를 늘리지 않고, 두 전극(24A, 24C) 간에 형성되는 제2 용량(24-2)의 용량값을 크게 할 수 있다.
- [0145] (다른 실시예)
- [0146] 본 실시예에서는, 바람직한 실시예로서, 제1 전극(24A)과 제3 전극(24C)의 대향 부분의 절연 평탄화 막(203)을 제거하는 것으로 했다. 그러나 도 16에 나타낸 바와 같이, 반드시 그 부분의 절연 평탄화 막(203)을 제거하지 않아도 된다. 도 16의 경우에도, 제1 전극(24A)과 제3 전극(24C)의 사이에, 절연 평탄화 막(203)의 막 두께와 절연 보호막(211)의 막 두께의 합이 거리  $d_2$ 에 따른 용량값을 가지는 제2 용량(24-2)을 형성할 수 있다.
- [0147] 또한, 전술한 바와 같이, 제2 용량(24-2)이 제1 용량(24-1)이 대하여 병렬로 접속되도록 전기적인 접속을 행함으로써, 제1 용량(24-1)과 제2 용량(24-2)이 병렬 접속되어서 이루어진 저장용량(24)의 용량값  $C_s$ 를, 제2 용량(24-2)만큼 크게 할 수 있다.
- [0148] [변형예]
- [0149] 상기 실시예에서는, 유기EL소자(21)를 구동하는 구동 트랜지스터(22)와, 영상신호의 신호 전압  $V_{sig}$ 를 샘플링해서 화소 내에 기록하는 기록 트랜지스터(23)와, 구동 트랜지스터(22)의 게이트-소스간에 접속되고, 기록 트랜지스터(23)에 의해 기록된 신호 전압  $V_{sig}$ 를 보유하는 저장용량(24)을 포함한 회로 구성의 화소회로(20)를 가지는 유기EL표시장치(10)에 적용했을 경우를 예로 들어서 설명했다. 그러나 본 발명이 이 적용예에 한정되는 것이 아니다.

- [0150] 본 실시예는, 구동 트랜지스터(22)와 전원배선의 사이에 접속되고, 그 전원배선으로부터 구동 트랜지스터(22)에 대하여 선택적으로 구동전류를 공급하기 위한 동작을 하는 스위칭 트랜지스터를 가지는 구성의 화소회로나, 적절히 도통 상태가 되는 것에 의해, 유기EL소자(21)의 전류 구동에 앞서 구동 트랜지스터(22)의 역치전압  $V_{th}$ 를 검지하고, 이 검지한 역치전압  $V_{th}$ 를 저장용량(24)에 보유하기 위한 동작을 하는 스위칭 트랜지스터를 더 포함한 화소회로 등을 가지는 유기EL표시장치에도 마찬가지로 적용 가능하다.
- [0151] 또한 상기 실시예에서는 화소회로(20)의 전기광학소자로서 유기EL소자를 사용한 유기EL표시장치에 적용했을 경우를 예에 들어서 설명했다. 그러나 본 발명이 이 적용예에 한정되는 것은 아니고, 디바이스에 흐르는 전류치에 따라 발광 휘도가 변화되는 전류 구동형 전기광학소자(발광소자)를 사용한 표시장치 전반에 적용 가능하다.
- [0152] [적용예]
- [0153] 이상 설명한 본 발명에 의한 표시장치는, 일례로서, 도 17~도 21에 나타내는 여러 가지 전자기기에 적용할 수 있다. 구체적으로, 디지털 카메라, 노트북 PC, 휴대전화 등의 휴대 단말장치, 비디오 카메라 등, 전자기기에 입력된 영상신호, 혹은, 전자기기 내에서 생성한 영상신호를, 화상 혹은 영상으로서 표시하는 모든 분야의 전자기기의 표시장치에 적용할 수 있다.
- [0154] 모든 분야의 전자기기의 표시장치로서 본 발명에 의한 표시장치를 사용함으로써, 전술한 실시예의 설명에서 본명한 것처럼, 본 발명에 의한 표시장치는, 한정된 화소 사이즈 내에서 부트스트랩비를 크게 설정함으로써 소비 전력을 늘리지 않고, 화질의 향상을 꾀할 수 있기 때문에, 각종 전자기기에 있어서, 저소비 전력으로 양질의 화상표시를 행할 수 있는 이점이 있다.
- [0155] 본 발명에 의한 표시장치는 밀봉된 구성의 모듈 형상인 것도 포함한다. 예를 들면 이러한 표시장치에는 화소 어레이부(30)에 투명한 유리 등의 대향부가 부착되어 형성된 표시 모듈이 포함된다. 이 투명한 대향부에는, 컬러 필터, 보호막, 차광막 등이 설치될 수 있다. 표시 모듈에는, 외부와 화소 어레이부 사이에서 신호 등을 입출력하기 위한 회로부나 FPC(플렉시블 프린트 서킷) 등이 설치되어 있어도 된다.
- [0156] 이하에, 본 발명이 적용되는 전자기기의 구체적인 예에 관하여 설명한다.
- [0157] 도 17은 본 발명이 적용되는 텔레비전을 나타내는 사시도다. 본 텔레비전은 프런트 패널(102)이나 필터 유리(103) 등으로 구성된 영상표시 화면부(101)를 포함하고, 그 영상표시 화면부(101)로서 본 발명에 의한 표시장치를 사용함으로써 제작된다.
- [0158] 도 18a 및 18b는 본 발명이 적용되는 디지털 카메라를 나타내는 사시도이며, 18a는 앞쪽에서 본 사시도, 18b는 뒤쪽에서 본 사시도다. 본 디지털 카메라는, 플래시용 발광부(111), 표시부(112), 메뉴 스위치(113), 셔터 버튼(114) 등을 포함하고, 그 표시부(112)로서 본 발명에 의한 표시장치를 사용함으로써 제작된다.
- [0159] 도 19는, 본 발명이 적용되는 노트북형 PC를 나타내는 사시도다. 본 노트북형 PC는, 본체(121)에, 문자 등을 입력할 때 조작되는 키보드(122), 화상을 표시하는 표시부(123) 등을 포함한다. 본 노트북형 PC는 그 표시부(123)로서 본 발명에 의한 표시장치를 사용함으로써 제작된다.
- [0160] 도 20은 본 발명이 적용되는 비디오 카메라를 나타내는 사시도다. 본 비디오 카메라는, 본체부(131), 전방을 향한 측면에 피사체 촬영용 렌즈(132), 촬영시의 스타트/스톱 스위치(133), 표시부(134) 등을 포함한다. 본 비디오 카메라는 그 표시부(134)로서 본 발명에 의한 표시장치를 사용함으로써 제작된다.
- [0161] 도 21a 내지 21g는 본 발명이 적용되는 휴대 단말장치, 예를 들면 휴대전화기를 나타내는 사시도이며, 21a는 연상상태에서의 정면도, 21b는 그 측면도, 21c는 닫은 상태에서의 정면도, 21d는 좌측면도, 21e는 우측면도, 21f는 평면도, 21g는 하면도다. 본 휴대전화기는, 상측 케이싱(141), 하측 케이싱(142), 연결부(여기에서는 힌지부)(143), 디스플레이(144), 서브 디스플레이(145), 픽처 라이트(146), 카메라(147) 등을 포함한다. 본 휴대전화기는 그 디스플레이(144)나 서브 디스플레이(145)로서 본 발명에 의한 표시장치를 사용함으로써 제작된다.
- [0162] 첨부된 청구항이나 그 동등 범위에 있는 한 설계 요구나 다른 요소에 따라 다양한 변형, 조합, 하위 조합, 변경이 가능함은 당업자에게 당연하게 이해된다.


**부호의 설명**

- [0163] 10: 유기EL 표시장치
- 20: 화소(PXLC)


- 21: 유기EL소자
- 22: 구동 트랜지스터
- 23: 기록 트랜지스터
- 24: 저장용량
- 30: 화소 어레이부
- 31-1~31-m: 주사선
- 32-1~32-m: 전원공급선
- 33-1~33-n: 신호선
- 40: 기록 주사회로
- 50: 전원공급 주사회로
- 60: 수평구동회로
- 70: 표시 패널(기판)

도면


도면1




도면2




도면3



도면4




도면5







도면6



도면7




도면8




도면9


(a)




(b)




(c)




도면10



도면11




도면12










- |  |        |  |                     |
|--|--------|--|---------------------|
|  | 제1 금속층 |  | 제1 금속층과 제2 금속층의 콘택부 |
|  | 제2 금속층 |  | 제2 금속층과 제3 금속층의 콘택부 |
|  | 제3 금속층 |  | 보유용량의 형성 영역         |

도면13




도면14




- |  |   |
|--|---|
|  제1 금속층 |  제1 금속층과 제2 금속층의 콘택부 |
|  제2 금속층 |  제2 금속층과 제3 금속층의 콘택부 |
|  제3 금속층 |  보유용량의 형성 영역         |


도면15




도면16



도면17




도면18






도면19



도면20



도면21

