



(19)



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA

(11) Número de publicación: **2 295 673**

(51) Int. Cl.:
H03L 7/099 (2006.01)
H03L 7/20 (2006.01)
H03B 5/12 (2006.01)

(12)

TRADUCCIÓN DE PATENTE EUROPEA

T3

(86) Número de solicitud europea: **03783879 .4**
(86) Fecha de presentación : **11.08.2003**
(87) Número de publicación de la solicitud: **1535395**
(87) Fecha de publicación de la solicitud: **01.06.2005**

(54) Título: **Método y dispositivo para el bloqueo por inyección de osciladores controlados por voltaje utilizando sintonización digital directa.**

(30) Prioridad: **12.08.2002 CA 2395891**

(45) Fecha de publicación de la mención BOPI:
16.04.2008

(45) Fecha de la publicación del folleto de la patente:
16.04.2008

(73) Titular/es: **Kleer Semiconductor Corporation**
400 March Road
Ottawa ON K2K 3H4, CA

(72) Inventor/es: **Devries, Christopher, Andrew y**
Mason, Ralph, Dickson

(74) Agente: **Ungría López, Javier**

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre concesión de Patentes Europeas).

DESCRIPCIÓN

Método y dispositivo para el bloqueo por inyección de osciladores controlados por voltaje utilizando sintonización digital directa.

Antecedentes de la invención

Campo de la invención

La invención se refiere al campo de la electrónica y más en concreto a la sintonización y al bloqueo por inyección de osciladores controlados por voltaje (OCVs).

Descripción de la técnica anterior relacionada

Como entenderán los expertos en la técnica, un oscilador es un dispositivo electrónico usado al objeto de generar una señal. Se encuentran osciladores en ordenadores, equipo de frecuencia audio, en particular sintetizadores de música, y receptores y transmisores inalámbricos. Hay muchos tipos de dispositivos osciladores, pero todos ellos operan según el mismo principio básico: un oscilador siempre emplea un amplificador sensible cuya salida es realimentada a la entrada en fase. Así, la señal se regenera y sostiene. Esto se denomina realimentación positiva.

Como también entenderán los expertos en la técnica, algunos osciladores emplean combinaciones de inductores, resistencias, y/o condensadores para generar su frecuencia operativa tal como osciladores de resistencia-condensador (RC) e inductor-condensador (LC). Sin embargo, la mayor estabilidad (frecuencia constante) se obtiene en osciladores que utilizan cristales de cuarzo. Cuando se aplica una corriente continua a dicho cristal, vibra a una frecuencia que depende de su grosor, y de la manera en que se cortó de la roca mineral original.

Un oscilador controlado por voltaje (OCV) es un circuito que genera una señal oscilante a una frecuencia proporcional a un voltaje externamente aplicado. Los OCVs se encuentran a menudo en bucles de bloqueo de fase (PLLs) usados, entre otras cosas, para sincronizar una frecuencia de oscilación a una referencia externa, o a un múltiplo más alto o derivado de una referencia de cristal. En el primer caso (llamado recuperación de reloj) el objetivo es volver a crear una señal de reloj síncrona a la que se usó para generar una corriente de datos. En el segundo caso, el objetivo es generar una señal de frecuencia más alta que tiene las propiedades de ruido de fase de una referencia de baja frecuencia. El ruido de fase de un OCV es generalmente muy pobre y no satisface la necesidad de muchas aplicaciones. También es impredecible en términos de su frecuencia nominal y deriva. Por otra parte, el cristal es mucho más exacto y tiene mejor ruido de fase. Para generar una radio frecuencia alta (RF) usando un oscilador de cristal de frecuencia más baja como una referencia, se usa un PLL.

La figura 1 ilustra un diagrama de bloques de un circuito de sintonización de frecuencia incluyendo un PLL con circuito OCV. El circuito consta de un oscilador 20 o reloj de referencia externo, un detector de fase 22, un filtro de paso bajo 24, una etapa de ganancia 26, un OCV 28 y un divisor 29 configurado en un bucle. El detector de fase es un circuito que normalmente tiene un voltaje de salida con un valor medio proporcional a la diferencia de fase entre la señal de entrada de oscilador 20 y la salida del OCV 28. El filtro de paso bajo 24 se usa para extraer el valor medio de la salida del detector de fase 22. El valor medio es amplificado y usado posteriormente para excitar el OCV 28. El divisor 29 transforma el Vosc de alta frecuencia a un Vosc de baja frecuencia. La realimentación negativa del bucle da lugar a que la salida del OCV 28 sea sincronizada o bloqueada con la señal de entrada del oscilador 20. En esta condición bloqueada, cualquier cambio ligero en la señal de entrada aparece primero como un cambio de fase entre la señal de entrada y la frecuencia del OCV. El desplazamiento de fase actúa entonces como una señal de error para cambiar la frecuencia del OCV de manera que coincida con la señal de entrada. En otros términos, la finalidad del detector de fase 12 es producir y enviar lo que representa lo lejos que la frecuencia producida en OCV 18 está de la de la señal de entrada. La comparación de estas frecuencias y la producción de una señal de error proporcional a su diferencia permiten que la frecuencia del OCV se desplace y sea la misma frecuencia que la señal de entrada.

Una alternativa a PLL es el bloqueo por inyección que no requiere el diseño de un detector de fase de alta frecuencia o circuitería divisora. El proceso de bloquear por inyección es una propiedad fundamental de los osciladores, porque puede ser observada en una amplia variedad de tipos de osciladores con el mismo comportamiento cualitativo observado en cada caso. Cuando una señal periódica es inyectada a un oscilador (por ejemplo un OCV) con una frecuencia libre f_0 , sumándola con la señal de oscilación de estado, el oscilador se bloqueará y rastreará la frecuencia de la señal inyectada sobre $f_0 \pm \text{LBW}/2$, donde LBW es la anchura de banda de bloqueo. Dentro de este rango de bloqueo, el proceso puede ser modelado como un verdadero PLL de primer orden que implica que el bucle es incondicionalmente estable y que el ruido de fase de la salida sigue el ruido de fase del reloj inyectado en una anchura de banda ancha. Además, la anchura de banda de bloqueo (LBW) incrementa con amplitudes de inyección más grandes. Por ejemplo, para acomodar variaciones del proceso y entorno, las aplicaciones de radio frecuencia (RF) típicas requieren un LBW de 25-50 MHz mayor que la anchura de banda de la señal. Sin embargo, lograr este LBW requiere típicamente una potencia más grande de la señal de inyección, lo que es indeseable en algunas aplicaciones tales como circuitos integrados (en contraposición a discretos). Además, dadas las ventajas inherentes del procesamiento digital de señales (en contraposición a analógico), la capacidad de determinar la frecuencia de oscilación del OCV usando un circuito digital sería ventajosa. En particular, en un entorno de circuitos integrados, la capacidad de eliminar componentes fuera de chip y de reducir la zona general de chip es deseable.

US-A-5821818 describe un circuito de bucle de fase bloqueada para una pantalla de cristal líquido con un divisor de frecuencia y comparador de fase. Usa un solo OCV para ambos bucles de sintonización “basta” y “fina” que son interdependientes. No tiene lugar ni se contempla el bloqueo por inyección.

S Kudzus, M Neumann, T Berceli, W H Haydl: “Fully Integrated 94-GHz Subharmonic Injection-Locked PLL Circuit”, IEEE Transactions and Guided Wave Letters, Vol. 10, N° 2, febrero 2000, páginas 1-3, describen una nueva fuente de frecuencia de banda W integrada MMIC que consta de un oscilador controlado por voltaje (OCV) de 94 GHz con gran rango de sintonización y un comparador de fase, formando un bucle subarmónico de bloqueo de fase y bloqueo por inyección (ILPLL). El ILPLL combina el bloqueo por inyección convencional con un bucle de control de fase adicional para mejorar de forma significativa el rango de bloqueo del oscilador.

Según un primer aspecto de la invención, un método de presintonizar digitalmente y bloquear por inyección un oscilador controlado por voltaje (OCV) para enviar una señal que tiene una frecuencia de salida deseada predeterminada incluye

- (a) presintonizar digitalmente dicho OCV dentro de una anchura de banda de bloqueo (LBW) de dicha frecuencia de salida deseada predeterminada;
- (b) inyectar a dicho OCV presintonizado una señal de referencia de entrada que tiene dicha frecuencia de salida deseada predeterminada; y
- (c) bloquear dicho OCV presintonizado a dicha señal de referencia de entrada;

donde dicha presintonización incluye los pasos de:

- (i) digitalizar la salida de dicho OCV;
- (ii) determinar la frecuencia de dicha salida de dicho OCV;
- (iii) ajustar dicha frecuencia de la salida de dicho OCV; y
- (iv) repetir los pasos (i) a (iii) hasta que dicha frecuencia de salida del OCV esté dentro de dicha anchura de banda de bloqueo (LBW).

Para superar las deficiencias de la técnica anterior, se facilita un circuito de bloqueo por inyección mejorado que permite el bloqueo por inyección del OCV con una menor LBW y potencia inferior asociada de la señal. Asegurando que la frecuencia libre del oscilador esté cerca del armónico de inyección, independiente del proceso y la variación medioambiental, se reduce en gran medida la LBW requerida. Como resultado, también se reducen la potencia de inyección y la disipación de potencia asociada. Además, las capacidades de procesamiento de señales de los circuitos digitales se usan para determinar la frecuencia de oscilación del OCV sin requerir amplia circuitería adicional.

Con el fin de permitir que el OCV se bloquee por inyección con una menor señal de referencia y por lo tanto una menor LBW, esta invención incluye un algoritmo de presintonización para poner la frecuencia del OCV de tal manera que la frecuencia deseada esté en la LBW deseado. La sintonización del OCV se logra usando sintonización digital directa que no requiere una referencia de entrada, el bloqueo por inyección se realiza usando un armónico de reloj de baja frecuencia como la señal de referencia. La señal de salida del OCV es submuestreada y digitalizada, la frecuencia central determinada y el voltaje de control del OCV ajustado. La salida del OCV puede ser submuestreada más y sintonizada digitalmente de modo que esté dentro de la LBW de una señal de referencia.

Según un segundo aspecto de la invención un circuito para presintonizar digitalmente y bloquear por inyección un oscilador controlado por voltaje (OCV) para enviar una señal que tiene una frecuencia de salida deseada predeterminada incluye:

- (a) un oscilador de referencia para producir un armónico de reloj de baja frecuencia que tiene un N-ésimo armónico correspondiente a dicha frecuencia de salida deseada predeterminada;
- (b) un OCV conectado eléctricamente a dicho oscilador de referencia para bloquear por inyección por dicho N-ésimo armónico de dicho oscilador de referencia después de que dicho OCV ha sido presintonizado; y
- (c) un circuito de realimentación conectado eléctricamente a dicho OCV y configurado para dicha presintonización de dicho OCV desde un estado de conexión a una frecuencia dentro de una anchura de banda de bloqueo (LBW) para dicha frecuencia de salida deseada predeterminada, incluyendo dicha presintonización digitalizar repetidas veces dicha salida del OCV, calcular la frecuencia de dicha salida del OCV y ajustar la frecuencia de dicho OCV hasta que esté dentro de dicha anchura de banda de bloqueo (LBW).

Preferiblemente, el circuito de realimentación incluye un convertidor analógico a digital (ADC), un microcontrolador y un convertidor digital a analógico (DAC), donde una señal de control es producida en el microcontrolador e inyectada al OCV.

La ventaja de la presente invención es ahora fácilmente evidente. Un oscilador de baja potencia que incorpora bloqueo por inyección con sintonización digital directa está provisto de rango de bloqueo mejorado.

Breve descripción de los dibujos

Se logrará una mejor comprensión de la invención considerando la descripción detallada siguiente, con referencia a los dibujos siguientes en los que:

La figura 1 ilustra un diagrama de bloques de un circuito oscilante incluyendo un PLL con circuito OCV según la técnica anterior.

La figura 2 ilustra un diagrama de bloques del sistema de sintonización y bloqueo por inyección de OCV según la presente invención.

La figura 3 ilustra un circuito OCV ejemplar con puerto de entrada de inyección según la presente invención.

Y la figura 4 es un diagrama de flujo del proceso de sintonización y bloqueo por inyección según la presente invención.

Descripción de la realización preferida

La invención se puede realizar de muchas formas diferentes y no se deberá interpretar limitada a las realizaciones aquí expuestas; más bien, estas realizaciones se ofrecen de modo que esta descripción sea completa, y transmita plenamente el alcance de la invención a los expertos en la técnica. En los dibujos, números análogos se refieren a elementos análogos en todos ellos. Los dibujos acompañantes y la descripción siguiente se refieren a la realización preferida, pero no se limitan a ella.

La presente invención surge de la observación de que las capacidades de procesamiento de señales de los circuitos digitales, como los comúnmente empleados en circuitos radio transceptores, pueden ser usadas para determinar la frecuencia de oscilación de un OCV sin requerir amplia circuitería adicional.

Como se representa en la figura 2, la sintonización del OCV 30 se lleva a cabo en el dominio digital e implica tres componentes principales: convertidor analógico a digital (ADC) 38, microcontrolador digital 42 y convertidor digital a analógico (DAC). Para comenzar, la señal de referencia 32 normalmente introducida en el OCV 30 del oscilador de cristal de referencia 34 se desactiva. La presintonización se realiza submuestreando primero la salida del OCV 36 primero submuestreada por el ADC 38. La señal submuestreada 40 es procesada posteriormente en el dominio digital usando el microcontrolador digital 42, donde se determina la frecuencia central (f_c) del OCV 30. Como apreciarán los expertos, existen varios métodos para determinar f_c . Por ejemplo, f_c puede ser determinada realizando una transformación de Fourier rápida (FFT) de los datos muestreados, extrayendo la señal deseada de banda estrecha y cualesquiera otras señales de interferencia, alisando el ruido amplificado, si es necesario, y hallando el pico de la respuesta de frecuencia resultante. Un acercamiento más eficiente es sustituir el FFT por una etapa de conversión digital descendente. El desplazamiento de fase resultante de una muestra al siguiente se puede medir para calcular la frecuencia, f_c , del OCV 30. Una vez determinada la frecuencia del OCV, se ajusta generando señales digitales de control 44 que son convertidas a señales analógicas 46 usando DAC 48. Este proceso de realimentación que implica el ADC 38, el microprocesador 42 y el DAC 48 se repite de forma continua hasta que se logra la frecuencia deseada del OCV.

Presintonizando el OCV 30 de modo que su frecuencia de oscilación f_c esté cerca de la frecuencia deseada, la LBW requerida se reduce de forma significativa. Una reducción de la LBW reduce la potencia de señal de referencia requerida 32. Esto permite usar una señal de frecuencia de referencia más baja con armónicos significativos más altos como la señal de referencia. En la realización preferida se usa un oscilador de cristal de baja frecuencia para bloquear por inyección un OCV RF con el N-ésimo armónico, donde N es el resultado de dividir la frecuencia del OCV por la frecuencia de cristal fundamental.

Una vez que el OCV 30 está sintonizado dentro de la LBW, se activa la entrada al OCV 30, permitiendo inyectar la señal de referencia 32 al OCV 30. En la realización preferida, la señal de referencia 32 toma la forma de un oscilador de cristal 34 cuyos armónicos de alta frecuencia contienen dicho armónico a la frecuencia de oscilación deseada para el OCV. El OCV se sintoniza suficientemente cerca de esta frecuencia de oscilación deseada para permitir el bloqueo por inyección. Una vez que se aplica la señal de referencia, el OCV permanece bloqueado al armónico del oscilador de cristal.

La figura 3 ilustra un diagrama de circuito de muestreo usado en la realización preferida de OCV 30. El circuito tanque del OCV se compone de inductores 58 y condensadores variables 50. Como apreciarán los expertos en la técnica, un circuito tanque es un circuito resonante paralelo compuesto de un inductor, un condensador y una resistencia opcional. Dado que el condensador y el inductor almacenan energía, se denomina comúnmente un circuito tanque. Como también se apreciará, los condensadores variables 50 podrían ser sustituidos por un conjunto de bancos de condensadores conmutados.

ES 2 295 673 T3

Volviendo a la figura 3, los condensadores variables 50 tienen un voltaje de control 52 que es ajustado por el convertidor digital a analógico 48. Las pérdidas en el circuito tanque son canceladas por la impedancia negativa creada por un par diferencial de transistores 54. Esto crea la condición para oscilación. El par diferencial de entrada de los transistores 56 convierte la referencia de entrada en corriente. La corriente es inyectada al circuito tanque del OCV 30 (es decir añadido a la señal de corriente del circuito tanque del oscilador).

La figura 4 es un diagrama de flujo del proceso de sintonización e inyección en operación. Cuando el OCV es alimentado inicialmente 100, el OCV oscila 110 y la salida es submuestreada 120. La frecuencia de oscilación, f_c , se determina 130 en el dominio digital. A continuación, se realiza 140 una prueba para ver si f_c está dentro del rango LBW predeterminado. Si f_c es correcta, el ciclo de sintonización se termina, la entrada al OCV se activa 150 y el OCV es bloqueado por inyección a la señal de referencia 160. Si f_c no es correcta, la señal de control se ajusta 170 y se repite el proceso de sintonización.

La descripción anterior de la realización preferida utiliza digitalización directa de la señal OCV. Como entenderán los expertos en la técnica, el submuestreo de la salida del OCV es un buen método de digitalizar una señal de alta frecuencia de banda estrecha, pero el paso de digitalizar podría también ser realizado por mezcla con una frecuencia intermedia (FI) y digitalizando posteriormente con el ADC por muestreo o submuestreo. Esta realización alternativa también se entienda incluida dentro del alcance de la invención.

Además, la realización preferida usa circuitería digital para determinar la frecuencia de oscilación del OCV. La presente invención no se limita a esta realización. Se puede construir otros circuitos que sean capaces de determinar la frecuencia de oscilación del OCV usando circuitería analógica. A su vez, se podría utilizar esta circuitería analógica para regular la frecuencia del OCV hasta que esté dentro de la LBW de la señal deseada y entonces se activa el bloqueo por inyección.

Finalmente, la realización preferida usa un microcontrolador para procesar la señal de salida submuestreada del OCV dentro del dominio digital. Como apreciarán los expertos en la técnica, un microcontrolador está embebido generalmente en algún otro dispositivo (por ejemplo un radio transceptor) e incluye típicamente: (a) una unidad central de proceso (CPU) que ejecuta programas de software; (b) una memoria de acceso aleatorio (RAM); (c) memoria de lectura solamente programable borrrable (EPROM); (d) E/S y paralelo; (e) temporizadores; y (f) un controlador de interrupciones. En la presente invención, el procesamiento se podría realizar igualmente utilizando circuitería digital pura diseñada para realizar las funciones descritas con relación a la figura 2 (por ejemplo realizando un FFT).

Como entenderán los expertos en la técnica, la presente invención se refiere a un circuito de bloqueo por inyección que incorpora sintonización digital directa. El circuito descrito aquí puede ser producido en forma de circuito discreto o integrado y puede ser usado en combinación con otros componentes para realizar una función analógica o digital especificada, por ejemplo, en un radio transceptor. El lector deberá entender que los expertos pueden idear otras implementaciones y que la invención reivindicada aquí pretende abarcar tales implementaciones alternativas, sustituciones y equivalentes. Los expertos en el campo del diseño de circuitos electrónicos serán fácilmente capaces de aplicar la presente invención a una implementación apropiada para una aplicación dada. Por ejemplo, se podría usar otros tipos de OCVs o algoritmos de sintonización.

Quienes entiendan esta invención podrán idear ahora estructuras y realizaciones alternativas o variaciones de todo lo anterior que se pretende incluir dentro del alcance de la invención definido en las reivindicaciones siguientes.

REIVINDICACIONES

1. Un método de presintonizar digitalmente y bloquear por inyección un oscilador controlado por voltaje (OCV) para enviar una señal que tiene una frecuencia de salida deseada predeterminada, **caracterizado** dicho método porque incluye los pasos de:
 - (a) presintonizar digitalmente (170) dicho OCV dentro de una anchura de banda de bloqueo (LBW) de dicha frecuencia de salida deseada predeterminada;
 - (b) inyectar (150) a dicho OCV presintonizado una señal de referencia de entrada que tiene dicha frecuencia de salida deseada predeterminada; y
 - (c) bloquear (160) dicho OCV presintonizado a dicha señal de referencia de entrada;
 donde dicha presintonización incluye los pasos de:
 - (i) digitalizar (120) la salida de dicho OCV;
 - (ii) determinar (130) la frecuencia de dicha salida de dicho OCV;
 - (iii) ajustar dicha frecuencia de la salida de dicho OCV; y
 - (iv) repetir los pasos (i) a (iii) hasta que dicha frecuencia de salida del OCV esté dentro de dicha anchura de banda de bloqueo (LBW).
2. El método de la reivindicación 1, donde dichos pasos (i) a (iii) se repiten hasta que dicha frecuencia de salida del OCV esté cerca de dicha frecuencia de salida deseada predeterminada, por lo que dicha anchura de banda de bloqueo (LBW) se estrecha suficientemente para que dicha señal de referencia de entrada pueda tener una potencia inferior asociada para dicha inyección y bloqueo.
3. El método de la reivindicación 1 o 2, donde el paso de determinar (130) incluye calcular, por medio de un microcontrolador, una frecuencia central (f_c) asociada con dicho OCV y determinar si dicha frecuencia central calculada (f_c) está dentro de dicha anchura de banda de bloqueo (LBW).
4. El método de la reivindicación 3, donde el paso de digitalizar (120) incluye además el paso de submuestrear dicha salida del OCV con un convertidor analógico a digital (ADC).
5. El método de la reivindicación 4, donde el paso de calcular (130) incluye además el paso de realizar una transformación de Fourier rápida (FFT) con dicho microcontrolador en dicha salida submuestreada del OCV.
6. El método de la reivindicación 5, donde el paso de calcular (130) incluye además el paso de quitar toda interferencia de dicha salida del OCV.
7. El método de la reivindicación 6, donde el paso de ajustar incluye además el paso de generar una señal de control digital con dicho microcontrolador.
8. El método de la reivindicación 7, donde dicha señal de control digital es convertida a una señal analógica y usada para dicho ajuste.
9. El método de la reivindicación 3, donde el paso de digitalizar (120) incluye además el paso de muestrear una frecuencia intermedia variable (FI).
10. El método según la reivindicación 1 o 2, donde dicha señal de referencia de entrada es un N-ésimo armónico predeterminado de un oscilador de cristal de baja frecuencia.
11. El método de la reivindicación 4, donde el paso de calcular incluye además el paso de realizar una conversión digital descendente de dicha salida submuestreada del OCV.
12. El método de la reivindicación 11, donde el paso de calcular incluye además medir el desplazamiento de fase entre cada muestra de dicha salida submuestreada del OCV.
13. Un circuito para presintonizar digitalmente y bloquear por inyección un oscilador controlado por voltaje (OCV) para enviar una señal que tiene una frecuencia de salida deseada predeterminada, **caracterizado** porque incluye:
 - (a) un oscilador de referencia (34) para producir un armónico de reloj de baja frecuencia que tiene un N-ésimo armónico correspondiente a dicha frecuencia de salida deseada predeterminada;

ES 2 295 673 T3

(b) un OCV (30) conectado eléctricamente a dicho oscilador de referencia para el bloqueo por inyección por dicho N-ésimo armónico de dicho oscilador de referencia después de que dicho OCV ha sido presintonizado; y

(c) un circuito de realimentación (38, 42, 48) conectado eléctricamente a dicho OCV (30) y configurado para dicha presintonización de dicho OCV desde un estado de conexión a una frecuencia dentro de una anchura de banda de bloqueo (LBW) para dicha frecuencia de salida deseada predeterminada, incluyendo dicha presintonización digitalizar repetidas veces dicha salida del OCV, calcular la frecuencia de dicha salida del OCV y ajustar la frecuencia de dicho OCV hasta que esté dentro de dicha anchura de banda de bloqueo (LBW).

14. El circuito de la reivindicación 13, donde dicho circuito de realimentación está adaptado para repetir dicho ajuste hasta que dicha frecuencia de dicho OCV (30) esté cerca de dicha frecuencia de salida deseada predeterminada, por lo que dicha anchura de banda de bloqueo (LBW) se estrecha suficientemente para que dicho N-ésimo armónico de dicha señal de referencia pueda tener una potencia inferior asociada para dicho bloqueo por inyección.

15. El circuito de la reivindicación 13 o 14, donde dicho oscilador de referencia (34) es un oscilador de cristal de baja frecuencia.

16. El circuito de la reivindicación 13 o 14, donde dicho circuito es un circuito radio transceptor.

17. El circuito de la reivindicación 13 o 14, donde dicho circuito de realimentación incluye un convertidor analógico a digital (ADC) (38), un microcontrolador (42) y un convertidor digital a analógico (DAC) (48), y donde se produce una señal de control en la utilización en dicho microcontrolador (42) y es enviada a dicho OCV (30).

18. El circuito de la reivindicación 17, donde dicho OCV (30) es un OCV de radio frecuencia (RF).

19. El circuito de la reivindicación 18, donde dicho OCV RF incluye además un circuito tanque (48, 50).

20. El circuito de la reivindicación 19, donde dicho circuito tanque incluye al menos dos condensadores variables (50) que tienen un voltaje de control asociado, y donde dicho voltaje de control es ajustado por dicho DAC (48).

21. El circuito de la reivindicación 19, donde dicho circuito tanque incluye un conjunto de bancos de condensadores conmutados que tiene un voltaje de control asociado, y donde dicho voltaje de control es ajustado por dicho DAC.

22. El circuito de la reivindicación 20, donde dicho circuito tanque está conectado eléctricamente a un primer par de transistores diferenciales (54) que tienen una impedancia negativa asociada, y donde dicha impedancia negativa sirve para cancelar las pérdidas eléctricas asociadas con dicho circuito tanque.

23. El circuito de la reivindicación 22, donde dicho circuito tanque en combinación con dicho primer par de transistores diferenciales (54) forma un oscilador.

24. El circuito de la reivindicación 20, donde dicho circuito tanque está conectado eléctricamente a un segundo par de transistores diferenciales (56) para convertir dicha señal de referencia de entrada en una corriente, y donde dicha corriente es inyectada a dicho circuito tanque.

25. El circuito de la reivindicación 24, donde dicha corriente se añade a una señal de corriente asociada con dicho circuito tanque.

26. El circuito de la reivindicación 13 o 14, donde dicho circuito de realimentación incluye un convertidor analógico a digital (ADC), circuitería digital y un convertidor digital a analógico (DAC), y donde una señal de control es producida en dicha circuitería digital y enviada a dicho OCV (30) para dicho ajuste.




FIGURA 1
(TÉCNICA ANTERIOR)




FIGURA 2




FIGURA 3




FIGURA 4