

本国际公布:

— 包括国际检索报告(条约第 21 条(3))。

一种感光单元、显示面板的阵列基板及其制作方法

技术领域

本发明涉及图像显示技术，特别是关于一种感光单元、显示面板的阵列基板及其制作方法。

背景技术

随着科技的不断进步，显示面板技术也在不断发展。近年来，液晶显示面板（TFT LCD）以其卓越的性能已经成为市场的主流产品。一个液晶显示面板主要由阵列基板、彩色滤光片基板和液晶层组成。其中，阵列基板是由多个阵列排布的晶体管，以及与每一个晶体管对应配置的像素单元（pixel）组成。晶体管作为启动像素单元工作的开关元件，通过扫描线接收来自扫描驱动电路的扫描信号，通过数据线接收来自数据驱动电路的数据信号，在扫描信号的作用下将数据信号写入像素单元，该像素单元的液晶分子在数据信号的作用下发生相应的偏转，透过一定量的光，同时配以外围的灰阶调节电路对光的强度进行调节，完成图像显示。随着用户要求的不断提高，现今的显示面板除了实现上述显示功能之外，还整合了诸多新的功能，已形成了功能不断完善的多媒体平台。环境光线感测功能就是当前显示面板中整合的新功能之一。由现有技术可知，这种功能通常是通过在显示面板的阵列基板上增设感光单元实现。如图1所示，是现有的一种包含感光单元的阵列基板的结构剖视图。该阵列基板包括基板10，以及在基板10上依次设置的缓冲层20、第一图案化半导体层30、栅极绝缘层40、第一图案化金属层50、层间介电层60和第二图案化金属层70，在设置第二图案化金属层70时，于感光区处形成第一感测电极E1，然后在第一感测电极E1上沉积一层富硅氧化硅层（silicon rich oxide, SRO）或是富硅氮化硅层（silicon rich nitride, SRN），作为光敏介电层80，然后再在光电介电层80设置第二第一感测电极E2，形成感光单元。这种感光单元的生产工艺简单易行，但是由于是单层膜（一层富硅氧化硅层或者富硅氮化硅层）结构，因此产生的光电流容易因为工作电压的波动而发生剧烈的变化，进而导致感测结果不准确。

现有技术中，还有一种具有指纹辨识功能的液晶显示面板，该显示面板的阵列基板 10 上也设置有感光单元（如图 2 所示）。该感光单元包括 PIN（P 型掺杂区/本征区/N 型掺杂区）结构的主动层 20、保护层 30 和接点 40。当使用者的手指按压于显示面板上时，背光源发出的光经过像素单元透射后照射于手指上，且经手指反射会照射到本征区。本征区吸收反射光的能量使价带中的电子激发到导带，在价带中留下空穴，产生等量的电子与空穴，由此在主动层 20 的 P 型掺杂区和 N 型掺杂区之间形成光电流，该光电流藉由接点 40 输出。这种 PIN 结构的感光单元工作特性比较稳定，不易受电压波动的影响。但是由于 PIN 结构横向设置，与阵列基板显示区的晶体管同步制作，使得 PIN 结构的厚度不足，光学感测区域偏小，进而导致光电转换效能偏低。

发明内容

为解决上述问题，本发明提供了一种准确度和光电转换效能较高的感光单元、显示面板的阵列基板及其制作方法。

本发明提供一种感光单元，其配置于显示面板的阵列基板上，包括：

第一导电型掺杂区，

第二导电型掺杂区，

设置在第一导电型掺杂区与第二导电型掺杂区之间的本征区，其中第一导电型掺杂区掺杂离子与第二导电型掺杂区掺杂离子电性相反；

以及与第一导电型掺杂区和第二导电型掺杂区分别电性连接的第一感测电极和第二感测电极。

根据本发明的实施例，上述第一导电型掺杂区和第二导电型掺杂区可以为 P 型或者 N 型离子掺杂的非晶硅，本征区可以为非晶硅层。

根据本发明的实施例，上述第一导电型掺杂区和第二导电型掺杂区可以为 P 型或者 N 型离子掺杂的微晶硅，本征区可以为微晶硅层。

根据本发明的实施例，上述第一导电型掺杂区和第二导电型掺杂区可以为 P 型或者 N 型离子掺杂的微晶硅，本征区可以为非晶硅层。

进一步地，上述第一导电型掺杂区、第二导电型掺杂区和本征区纵向设置。

本发明还提供一种显示面板的阵列基板，其上设置有上述感光单元。

本发明还提供一种显示面板的阵列基板的制作方法，其包括以下步骤：

提供一基板，该基板包括至少一显示区和一感光区；

形成一第一图案化半导体层于基板上，该第一图案化半导体层包括位于显示区内的第一储存电极和半导体区块，并对第一储存电极和半导体区块进行离子掺杂，以在半导体区块内形成源极掺杂区和漏极掺杂区，在源极掺杂区与漏极掺杂区之间形成通道区；

形成一栅极绝缘层于基板上，以覆盖第一图案化半导体层；

形成一第一图案化金属层于栅极绝缘层上，该第一图案化金属层包括对应于通道区的栅极区和对应于第一储存电极的第二储存电极；

形成一层间介电层于栅极绝缘层上，以覆盖第一图案化金属层；

形成多个介电层窗口于层间介电层和栅极绝缘层中，以暴露显示区中源极掺杂区和漏极掺杂区，以及第一图案化金属层；

形成一第二图案化金属层于层间介电层上，并填入介电层窗口中，且该第二图案化金属层包括位于显示区内的金属线和位于感光区内的第一感测电极；

形成一第二图案化半导体层于第一感测电极上，并对第二图案化半导体层进行离子掺杂，作为第一导电型掺杂区；

形成一第三图案化半导体层于第一导电型掺杂区上，作为本征区；

形成一第四图案化半导体层于本征区上，并对第四图案化半导体层进行离子掺杂，作为第二导电型掺杂区，其中第二导电型掺杂区掺杂离子与第一导电型掺杂区掺杂离子电性相反；

形成隔离保护层于层间介电层上，以覆盖第二图案化金属层和第四图案化半导体层；

形成多个保护层窗口和开口于隔离保护层中，其中保护层窗口用于暴露显示区的金属线，开口用于暴露感光区的第二导电型掺杂区；

形成一图案化透明导电层在隔离保护层上，并填入保护层窗口和开口中，其中图案化透明导电层包括通过保护层窗口电性连接金属线的像素电极，以及通过开口电性连接第二导电型掺杂区的第二感测电极。

具体地，上述离子掺杂是 P 型离子掺杂或者 N 型离子掺杂。

根据本发明的实施例，上述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层可以均为非晶硅层。

根据本发明的实施例，上述第二图案化半导体层、第三图案化半导体层和第

四图案化半导体层可以均为微晶硅层。

根据本发明的实施例，上述第二图案化半导体层和第四图案化半导体层可以均为微晶硅层，第三图案化半导体层可以为非晶硅层。

与现有技术相比，本发明提供的感光单元采用 PIN 结构进行光电转换，产生的光电流不易因工作电压的波动而发生剧烈变化，准确度较高，此外，由于感光单元优选纵向设置 PIN 结构，因此当配置于显示面板的阵列基板上时，能够更加灵活地设置本征区长、宽、高的尺寸，尽可能地增大感光单元光学感测区域，提升光电转换效能，从而使得包含有该感光单元的显示面板阵列基板、显示面板具有更好的环境光线感测能力，灵敏度高，可靠性高。本发明适用于各类型的显示面板。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图 1 是现有技术中一种液晶显示面板的阵列基板的结构剖视图；

图 2 是现有技术中又一种液晶显示面板的阵列基板的结构剖视图；

图 3 是本发明的感光单元的结构示意图；

图 4 是本发明一实施例的显示面板的阵列基板的结构剖视图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合具体实施例和附图对本发明作进一步地详细说明。

如图 3 所示，本发明提供的感光单元，其配置于显示面板的阵列基板上，包括：

第一导电型掺杂区 Dope1，

第二导电型掺杂区 Dope2，

设置在第一导电型掺杂区 Dope1 与第二导电型掺杂区 Dope2 之间的本征区 Intrinsic；

以及与第一导电型掺杂区 Dope1 和第二导电型掺杂区 Dope2 分别电性连接的第一感测电极 E1 和第二感测电极 E2。

其中，第一导电型掺杂区 Dope1 的掺杂离子与第二导电型掺杂区 Dope2 的掺杂离子电性相反。

为了能够灵活地设置本征区长、宽、高的尺寸，以增大感光单元光学感测区域，提升光电转换效能，本发明优选纵向设置第一导电型掺杂区 Dope1、第二导电型掺杂区 Dope2 和本征区 Intrinsic。

具体的，第一导电型掺杂区 Dope1 可以是 P 型或者 N 型离子掺杂的非晶硅，相应地，第二导电型掺杂区 Dope2 可以是 N 型或者 P 型离子掺杂的非晶硅，本征区 Intrinsic 可以是未掺杂的非晶硅。

此外，第一导电型掺杂区 Dope1 还可以是 P 型或者 N 型离子掺杂的微晶硅，相应地，第二导电型掺杂区 Dope2 可以是 N 型或者 P 型离子掺杂的微晶硅，本征区 Intrinsic 可以是未掺杂的微晶硅。

此外，第一导电型掺杂区 Dope1 还可以是 P 型或者 N 型离子掺杂的微晶硅，相应地，第二导电型掺杂区 Dope2 可以是 N 型或者 P 型离子掺杂的微晶硅，本征区 Intrinsic 可以是未掺杂的非晶硅。

如图 4 所示，根据本发明一实施例，一个设置有上述感光单元的阵列基板包括：

基板 10，该基板 10 上包括至少一显示区 11 和一感光区 12。

优选地，基板 10 上铺设有一由硅氮化膜 SiN_x 和硅氮化膜 SiO_x 依次沉积而成的缓冲层 20，用于隔离基板和半导体层。

缓冲层 20 上设置有一第一图案化半导体层 30，该图案化半导体层 30 包括位于显示区 11 内的第一储存电极 31 和半导体区块 32，且第一储存电极 31 和半导体区块 32 分别进行了离子掺杂，半导体区块 32 内由此形成了源极掺杂区 Source 和漏极掺杂区 Drain，以及位于源极掺杂区 Source 与漏极掺杂区 Drain 之间的通道区 Channel。

缓冲层 20 上还铺设有一栅极绝缘层 40，用于覆盖第一图案化半导体层 30。

栅极绝缘层 40 上设置有一第一图案化金属层 50，该第一图案化金属层 50 包括对应于通道区 Channel 的栅极区 Gate 和对应于第一储存电极 31 的第二储存电极 51。

栅极绝缘层 40 上还铺设有一可由硅氮化膜 SiO_x 和硅氮化膜 SiN_x 依次沉积而成的层间介电层 60，用于覆盖第一图案化金属层 50。

层间介电层 60 和栅极绝缘层 40 中具有多个贯通的介电层窗口 61, 用于暴露显示区 11 中的源极掺杂区 Source 和漏极掺杂区 Drain, 以及第一图案化金属层 50。

层间介电层 60 上设置有一第二图案化金属层 70, 第二图案化金属层 70 包括位于显示区 11 内的金属线 M2 和位于感光区 12 内的第一感测电极 E1。其中, 在介电层窗口 61 处, 该第二图案化金属层 70 会直接沉积在第一图案化半导体层 30 对应的源极掺杂区 Source 和漏极掺杂区 Drain, 以及第一图案化金属层 50 上, 从而使源极掺杂区 Source 和漏极掺杂区 Drain, 以及第一图案化金属层 50 通过介电层窗口 61 电性连接金属线 M2, 进而实现彼此之间或者与外围电路的电性连接。

第一感测电极 E1 上设置有一第二图案化半导体层 80, 该第二图案化半导体层 80 包括经过离子掺杂的第一导电型掺杂区 Dope1。

第一导电型掺杂区 Dope1 上设置有一第三图案化半导体层 90, 该第三图案化半导体层 90 包括未进行离子掺杂的本征区 Intrinsic。

本征区 Intrinsic 上设置有一第四图案化半导体层 100, 该第四图案化半导体层 100 包括经过离子掺杂的第二导电型掺杂区 Dope2。其中, 第二导电型掺杂区 Dope2 中掺杂离子与第一导电型掺杂区 Dope1 中掺杂离子电性相反。

层间介电层 60 上还铺设隔离保护层 110, 用于覆盖第二图案化金属层 70 和第四图案化半导体层 100。

隔离保护层 110 中具有多个贯通的保护层窗口 111, 用于暴露显示区 11 中的金属线 M2, 同时隔离保护层 110 中还具有开口 112, 用于暴露感光区 12 中的第二导电型掺杂区 Dope2。

隔离保护层 110 上设置有一图案化透明导电层 120, 该图案化透明导电层 120 包括位于显示区 11 内的像素电极 PE 和位于感光区 12 内的第二感测电极 E2。其中, 在保护层窗口 111 处, 该图案化透明导电层 120 会直接沉积在第二图案化金属层 70 的金属线 M2 上, 从而使像素电极 PE 通过保护层窗口 111 电性连接金属线 M2, 在开口 112 处, 该图案化透明导电层 120 会直接沉积在第四图案化半导体层 100 的第二导电型掺杂区 Dope2 上, 从而使第二感测电极 E2 通过开口 112 电性连接第二导电型掺杂区 Dope2。

在制作上述阵列基板的过程中, 第一图案化半导体层 30 的制作过程可以如

下:

优选非晶硅 a-Si 材料沉积在缓冲层上,以镭射结晶的方式将非晶硅 a-Si 转变为多晶硅 p-Si,然后再利用黄光和蚀刻制程图形化,形成相应的第一储存电极和半导体区,最后对第一储存电极和半导体区进行离子掺杂。

第二和第四图案化半导体层首先在沉积时就进行离子掺杂,然后利用黄光和蚀刻制程图形化。其中,离子掺杂指 P 型离子掺杂或者 N 型离子掺杂。

其他层别均是利用黄光和蚀刻制成,为现有技术,在此不做赘述。

以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉该技术的人员在本发明所揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。

权利要求书

1、一种感光单元，其配置于显示面板的阵列基板上，包括：

第一导电型掺杂区，

第二导电型掺杂区，

设置在所述第一导电型掺杂区与第二导电型掺杂区之间的本征区，其中所述第一导电型掺杂区掺杂离子与第二导电型掺杂区掺杂离子电性相反；

以及与所述第一导电型掺杂区和第二导电型掺杂区分别电性连接的第一感测电极和第二感测电极。

2、如权利要求 1 所述的感光单元，其中：

所述第一导电型掺杂区、第二导电型掺杂区和本征区纵向设置。

3、如权利要求 1 所述的感光单元，其中：

所述第一导电型掺杂区和第二导电型掺杂区为 P 型或者 N 型离子掺杂的非晶硅，所述本征区为非晶硅层。

4、如权利要求 2 所述的感光单元，其中：

所述第一导电型掺杂区和第二导电型掺杂区为 P 型或者 N 型离子掺杂的非晶硅，所述本征区为非晶硅层。

5、如权利要求 1 所述的感光单元，其中：

所述第一导电型掺杂区和第二导电型掺杂区为 P 型或者 N 型离子掺杂的微晶硅，所述本征区为微晶硅层。

6、如权利要求 2 所述的感光单元，其中：

所述第一导电型掺杂区和第二导电型掺杂区为 P 型或者 N 型离子掺杂的微晶硅，所述本征区为微晶硅层。

7、如权利要求 1 所述的感光单元，其中：

所述第一导电型掺杂区和第二导电型掺杂区为 P 型或者 N 型离子掺杂的微晶硅，所述本征区为非晶硅层。

8、如权利要求 2 所述的感光单元，其中：

所述第一导电型掺杂区和第二导电型掺杂区为 P 型或者 N 型离子掺杂的微晶硅，所述本征区为非晶硅层。

9、一种显示面板的阵列基板，其上设置感光单元，所述感光单元包括：

第一导电型掺杂区，

第二导电型掺杂区，

设置在所述第一导电型掺杂区与第二导电型掺杂区之间的本征区，其中所述第一导电型掺杂区掺杂离子与第二导电型掺杂区掺杂离子电性相反；

以及与所述第一导电型掺杂区和第二导电型掺杂区分别电性连接的第一感测电极和第二感测电极。

10、如权利要求9所述的显示面板的阵列基板，其中：

所述第一导电型掺杂区、第二导电型掺杂区和本征区纵向设置。

11、一种显示面板的阵列基板的制作方法，包括以下步骤：

提供一基板，该基板包括至少一显示区和一感光区；

形成一第一图案化半导体层于基板上，该第一图案化半导体层包括位于显示区内的第一储存电极和半导体区块，并对第一储存电极和半导体区块进行离子掺杂，以在半导体区块内形成源极掺杂区和漏极掺杂区，在源极掺杂区与漏极掺杂区之间形成通道区；

形成一栅极绝缘层于基板上，以覆盖第一图案化半导体层；

形成一第一图案化金属层于栅极绝缘层上，该第一图案化金属层包括对应于通道区的栅极区和对应于第一储存电极的第二储存电极；

形成一层间介电层于栅极绝缘层上，以覆盖第一图案化金属层；

形成多个介电层窗口于层间介电层和栅极绝缘层中，以暴露显示区中源极掺杂区和漏极掺杂区，以及第一图案化金属层；

形成一第二图案化金属层于层间介电层上，并填入介电层窗口中，且该第二图案化金属层包括位于显示区内的金属线和位于感光区内的第一感测电极；

形成一第二图案化半导体层于第一感测电极上，并对第二图案化半导体层进行离子掺杂，作为第一导电型掺杂区；

形成一第三图案化半导体层于第一导电型掺杂区上，作为本征区；

形成一第四图案化半导体层于本征区上，并对第四图案化半导体层进行离子掺杂，作为第二导电型掺杂区，其中第二导电型掺杂区掺杂离子与第一导电型掺杂区掺杂离子电性相反；

形成隔离保护层于层间介电层上，以覆盖第二图案化金属层和第四图案化半导体层；

形成多个保护层窗口和开口于隔离保护层中，其中保护层窗口用于暴露显示

区的金属线，开口用于暴露感光区的第二导电型掺杂区；

形成一图案化透明导电层在隔离保护层上，并填入保护层窗口和开口中，其中图案化透明导电层包括通过保护层窗口电性连接金属线的像素电极，以及通过开口电性连接第二导电型掺杂区的第二感测电极。

12、如权利要求 11 所述的制作方法，其中：

所述离子掺杂是 P 型离子掺杂或者 N 型离子掺杂。

13、如权利要求 11 所述的制作方法，其中：

所述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层均为非晶硅层。

14、如权利要求 12 所述的制作方法，其中：

所述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层均为非晶硅层。

15、如权利要求 11 所述的制作方法，其中：

所述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层均为微晶硅层。

16、如权利要求 12 所述的制作方法，其中：

所述第二图案化半导体层、第三图案化半导体层和第四图案化半导体层均为微晶硅层。

17、如权利要求 11 所述的制作方法，其中：

所述第二图案化半导体层和第四图案化半导体层均为微晶硅层，所述第三图案化半导体层为非晶硅层。

18、如权利要求 12 所述的制作方法，其中：

所述第二图案化半导体层和第四图案化半导体层均为微晶硅层，所述第三图案化半导体层为非晶硅层。




图 1




图 2




图 3




图 4

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2014/070906

A. CLASSIFICATION OF SUBJECT MATTER

H01L 31/105 (2006.01) i; H01L 31/0352 (2006.01) i; H01L 27/12 (2006.01) i; H01L 21/84 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC: H01L 31/-; H01L 27/-; H01L 21/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CPRS; CNKI; WPI; EPODOC; IEEE: PIN, NIP, light, sensor, sensing, sense, photodiode, diode, liquid, LCD, crystal, display, panel, plate, substrate, amorphous, micro, crystalline

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 1862838 A (NEC LCD TECHNOLOGIES L) 15 November 2006 (15.11.2006) description, page 4, line 25 to page 7, line 8, page 8, line 22 to line 26, page 12, line 4 to line 6, and figure 2	1-10
Y	CN 1862838 A (NEC LCD TECHNOLOGIES L) 15 November 2006 (15.11.2006) description, page 4, line 25 to page 7, line 8, page 8, line 22 to line 26, page 12, line 4 to line 6, and figure 2	13-16
Y	CN 101068026 A (TOPPOLY OPTOELECTRONICS CORP.) 07 November 2007 (07.11.2007) description, page 4, line 1 to page 7, line 21 and figures 3A to 3O	11-18

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	
“A” document defining the general state of the art which is not considered to be of particular relevance	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“E” earlier application or patent but published on or after the international filing date	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	“&” document member of the same patent family

Date of the actual completion of the international search 26 July 2014	Date of mailing of the international search report 03 September 2014
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer YANG, Lili Telephone No. (86-10) 62089268

INTERNATIONAL SEARCH REPORTInternational application No.
PCT/CN2014/070906

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 101577285 A (TOPPOLY OPTOELECTRONICS CORP.) 11 November 2009 (11.11.2009) description, page 4, line 23 to page 7, line 12 and figures 2 to 5	1, 2, 9, 10
Y	CN 101577285 A (TOPPOLY OPTOELECTRONICS CORP.) 11 November 2009 (11.11.2009) description, page 4, line 23 to page 7, line 12 and figures 2 to 5	11-18
A	CN 101572245 A (AU OPTRONICS CORP.) 04 November 2009 (04.11.2009) the whole document	1-18
A	CN 102667687 A (SHARP KK) 12 September 2012 (12.09.2012) the whole document	1-18
A	US 2012161020 A1 (RYU) 28 June 2012 (28.06.2012) the whole document	1-18
A	US 2007171157 A1 (CHOI et al.) 26 July 2007 (26.07.2007) the whole document	1-18

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2014/070906

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 1862838 A	15 November 2006	JP 2006319032 A	24 November 2006
		CN 100474631 C	01 April 2009
		US 2006258080 A1	16 November 2006
CN 101068026 A	07 November 2007	US 2007257250 A1	08 November 2007
		US 7397065 B2	08 July 2008
		JP 4498380 B2	07 July 2010
		JP 2007300087 A	15 November 2007
		CN 100539179 C	09 September 2009
		EP 1852845 A1	07 November 2007
		EP 1852845 B1	24 November 2010
		EP 1852845 B8	13 April 2011
		DE 602006018423 D1	05 January 2011
CN 101577285 A	11 November 2009	US 2009278121 A1	12 November 2009
		TW 200947089 A	16 November 2009
		JP 2009271524 A	19 November 2009
CN 101572245 A	04 November 2009	CN 101572245 B	28 March 2012
CN 102667687 A	12 September 2012	WO 2011104929 A1	01 September 2011
		EP 2541375 A1	02 January 2013
		US 2012287085 A1	15 November 2012
US 2012161020 A1	28 June 2012	US 8624196 B2	07 January 2014
		KR 20120075172 A	06 July 2012
US 2007171157 A1	26 July 2007	None	

国际检索报告

国际申请号

PCT/CN2014/070906

A. 主题的分类

H01L 31/105(2006.01)i; H01L 31/0352(2006.01)i; H01L 27/12(2006.01)i; H01L 21/84(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L31/-, H01L27/-, H01L21/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CPRS;CNKI;WPI;EPDOC;IEEE: 光, 感测, 传感, 感光, 光电, 二极管, 液晶, 显示, 阵列, 基板, 面板, 非晶, 微晶, PIN, NIP, light, sensor, sensing, photodiode, diode, liquid, LCD, crystal, display, panel, plate, substrate, amorphous, micro, crystalline

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 1862838 A (NEC液晶技术株式会社) 2006年 11月 15日 (2006 - 11 - 15) 说明书第4页第25行-第7页第8行、第8页第22行-第26行、第12页第4行-第6行, 图2	1-10
Y	CN 1862838 A (NEC液晶技术株式会社) 2006年 11月 15日 (2006 - 11 - 15) 说明书第4页第25行-第7页第8行、第8页第22行-第26行、第12页第4行-第6行, 图2	13-16
Y	CN 101068026 A (统宝光电股份有限公司) 2007年 11月 07日 (2007 - 11 - 07) 说明书第4页第1行-第7页第21行, 图3A-30	11-18
X	CN 101577285 A (统宝光电股份有限公司) 2009年 11月 11日 (2009 - 11 - 11) 说明书第4页第23行-第7页第12行, 图2-5	1-2, 9-10
Y	CN 101577285 A (统宝光电股份有限公司) 2009年 11月 11日 (2009 - 11 - 11) 说明书第4页第23行-第7页第12行, 图2-5	11-18
A	CN 101572245 A (友达光电股份有限公司) 2009年 11月 04日 (2009 - 11 - 04) 全文	1-18

☒ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2014年 7月 26日

国际检索报告邮寄日期

2014年 9月 03日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
北京市海淀区蓟门桥西土城路6号
100088 中国

传真号 (86-10)62019451

授权官员

杨丽丽

电话号码 (86-10)62089268

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
A	CN 102667687 A (夏普株式会社) 2012年 9月 12日 (2012 - 09 - 12) 全文	1-18
A	US 2012161020 A1 (RYU) 2012年 6月 28日 (2012 - 06 - 28) 全文	1-18
A	US 2007171157 A1 (CHOI等) 2007年 7月 26日 (2007 - 07 - 26) 全文	1-18

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2014/070906

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	1862838	A	2006年 11月 15日	JP	2006319032	A	2006年 11月 24日
				CN	100474631	C	2009年 4月 01日
				US	2006258080	A1	2006年 11月 16日
CN	101068026	A	2007年 11月 07日	US	2007257250	A1	2007年 11月 08日
				US	7397065	B2	2008年 7月 08日
				JP	4498380	B2	2010年 7月 07日
				JP	2007300087	A	2007年 11月 15日
				CN	100539179	C	2009年 9月 09日
				EP	1852845	A1	2007年 11月 07日
				EP	1852845	B1	2010年 11月 24日
				EP	1852845	B8	2011年 4月 13日
				DE	602006018423	D1	2011年 1月 05日
CN	101577285	A	2009年 11月 11日	US	2009278121	A1	2009年 11月 12日
				TW	200947089	A	2009年 11月 16日
				JP	2009271524	A	2009年 11月 19日
CN	101572245	A	2009年 11月 04日	CN	101572245	B	2012年 3月 28日
CN	102667687	A	2012年 9月 12日	WO	2011104929	A1	2011年 9月 01日
				EP	2541375	A1	2013年 1月 02日
				US	2012287085	A1	2012年 11月 15日
US	2012161020	A1	2012年 6月 28日	US	8624196	B2	2014年 1月 07日
				KR	20120075172	A	2012年 7月 06日
US	2007171157	A1	2007年 7月 26日	无			

表 PCT/ISA/210 (同族专利附件) (2009年7月)