



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2023년02월21일  
(11) 등록번호 10-2502309  
(24) 등록일자 2023년02월17일

(51) 국제특허분류(Int. Cl.)  
G02F 1/1362 (2006.01) G02F 1/1343 (2006.01)  
(52) CPC특허분류  
G02F 1/1362 (2013.01)  
G02F 1/134309 (2021.01)  
(21) 출원번호 10-2016-0000548  
(22) 출원일자 2016년01월04일  
심사청구일자 2020년12월23일  
(65) 공개번호 10-2016-0085705  
(43) 공개일자 2016년07월18일  
(30) 우선권주장  
104100493 2015년01월08일 대만(TW)  
(56) 선행기술조사문헌  
CN204029809 U\*  
JP2013076864 A\*  
JP2009237236 A\*  
\*는 심사관에 의하여 인용된 문헌

(73) 특허권자  
이노릭스 코퍼레이션  
중화민국 타이완 미아오리 카운티 350 주난 신추  
사이언스 파크 주난 사이트 케슈 로드 넘버 160  
(72) 발명자  
리양 성이  
중화민국 타이완 미아오리 카운티 주난 350 신추  
사이언스 파크 주난 사이트 케슈 로드 넘버 160  
리우 쿠에이링  
중화민국 타이완 미아오리 카운티 주난 350 신추  
사이언스 파크 주난 사이트 케슈 로드 넘버 160  
리 테유  
중화민국 타이완 미아오리 카운티 주난 350 신추  
사이언스 파크 주난 사이트 케슈 로드 넘버 160  
(74) 대리인  
김태홍, 김진희

전체 청구항 수 : 총 15 항


심사관 : 이우리

(54) 발명의 명칭 디스플레이 패널

(57) 요약

디스플레이 패널이 기판을 포함한다. 주사 라인과 데이터 라인이 서로 교차하며 기판 상에 배치된다. 활성층이 기판 상에 그리고 데이터 라인과 기판 사이에 배치된다. 투명 전도층이 기판 상에 그리고 활성층 위에 배치된다. 활성층은 데이터 라인에 전기적으로 접속되는 컨택 영역과, 투명 전도층에 전기적으로 접속되는 제2 컨택 영역과, 제1 컨택 영역과 제2 컨택 영역 사이에 배치되는 중간 영역을 포함한다. 주사 라인과 오버랩핑하는 중간층의 일부가 채널 영역이다. 주사 라인과 오버랩핑하지 않는 중간층의 일부가 비채널 영역이다. 비채널 영역의 폭이 채널 영역의 폭보다 크다.

대표도



(52) CPC특허분류  
*G02F 1/136286* (2013.01)

---

## 명세서

### 청구범위

#### 청구항 1

디스플레이 패널에 있어서,

제1 기관과,

상기 제1 기관 상에 배치되며, 서로 교차하는 주사 라인 및 데이터 라인과,

상기 제1 기관 상에 그리고 상기 데이터 라인과 상기 제1 기관 사이에 배치되는 활성층과,

상기 제1 기관 상에 그리고 상기 활성층 위에 배치되는 제1 투명 전도층

을 포함하고,

상기 활성층은,

상기 데이터 라인에 전기적으로 접속되는 제1 컨택 영역과,

상기 제1 투명 전도층에 전기적으로 접속되는 제2 컨택 영역과,

상기 제1 컨택 영역과 상기 제2 컨택 영역 사이에 배치되는 중간 영역

을 포함하고,

상기 중간 영역은, 상기 주사 라인과 오버랩핑하는 오버랩핑 영역과, 상기 주사 라인과 오버랩핑하지 않는 비오버랩핑(non-overlapping) 영역을 포함하며, 상기 오버랩핑 영역은 제1 채널 영역 및 제2 채널 영역을 포함하고, 상기 비오버랩핑 영역은 상기 제1 채널 영역과 상기 제2 채널 영역 사이에 배치된 비채널(non-channel) 영역을 포함하며,

상기 비채널 영역의 폭은 상기 제1 채널 영역의 폭보다 크고,

상기 비채널 영역은 2개의 돌출부를 갖고, 상기 2개의 돌출부는, 상기 주사 라인에 실질적으로 평행한 방향으로 상기 제1 채널 영역과 상기 제2 채널 영역으로부터 각각 바깥쪽으로 돌출하는 것인 디스플레이 패널.

#### 청구항 2

제1항에 있어서, 상기 중간 영역은 상기 데이터 라인과 부분적으로 오버랩핑하고, 상기 중간 영역은 상기 데이터 라인의 양측 상에 각각 배치된 제1 영역과 제2 영역을 포함하며, 상기 제2 영역은 상기 데이터 라인과 상기 제2 컨택 영역 사이에 배치되는 것인 디스플레이 패널.

#### 청구항 3

제2항에 있어서, 상기 제1 영역은 상기 제2 영역의 폭과 같은 폭을 갖는 것인 디스플레이 패널.

#### 청구항 4

제2항에 있어서, 상기 제1 영역은 상기 제2 영역의 폭보다 큰 폭을 갖는 것인 디스플레이 패널.

#### 청구항 5

제2항에 있어서, 상기 제1 영역은 상기 제2 영역의 폭보다 작은 폭을 갖는 것인 디스플레이 패널.

#### 청구항 6

제1항에 있어서, 상기 제1 컨택 영역 근방의 상기 중간 영역은, 상기 제2 컨택 영역 근방의 상기 중간 영역의 폭보다 큰 폭을 갖는 것인 디스플레이 패널.

#### 청구항 7

제1항에 있어서, 상기 제2 컨택 영역은 상기 제1 컨택 영역의 폭보다 큰 폭을 갖고, 이들 폭의 방향은 상기 주사 라인에 실질적으로 평행한 것인 디스플레이 패널.

#### 청구항 8

제1항에 있어서, 상기 비채널 영역의 폭은 상기 제2 채널 영역의 폭보다 큰 것인 디스플레이 패널.

#### 청구항 9

제8항에 있어서, 상기 제2 채널 영역의 폭은 상기 제1 채널 영역의 폭과는 상이한 것인 디스플레이 패널.

#### 청구항 10

제8항에 있어서, 상기 제2 채널 영역의 폭은 상기 제1 채널 영역의 폭과 같은 것인 디스플레이 패널.

#### 청구항 11

제1항에 있어서,

상기 제1 기관의 맞은편에 배치된 제2 기관과,

상기 제1 기관과 상기 제2 기관 사이에 배치된 디스플레이 매질(display medium)

을 더 포함하는 디스플레이 패널.

#### 청구항 12

제1항에 있어서, 상기 제1 기관 상에 배치된 제2 투명 전도층을 더 포함하고, 상기 제2 투명 전도층은 상기 제1 투명 전도층 위에 배치되는 것인 디스플레이 패널.

#### 청구항 13

제12항에 있어서, 상기 제2 투명 전도층은 복수의 슬릿을 포함하는 패턴화된 전극인 것인 디스플레이 패널.

#### 청구항 14

제1항에 있어서, 상기 제1 기관 상에 배치된 제2 투명 전도층을 더 포함하고, 상기 제2 투명 전도층은 상기 제1 투명 전도층 아래에 배치되는 것인 디스플레이 패널.

#### 청구항 15

제14항에 있어서, 상기 제1 투명 전도층은 복수의 슬릿을 포함하는 패턴화된 전극이고, 상기 제2 투명 전도층은 상기 제2 컨택 영역 근방에 개구부를 갖는 것인 디스플레이 패널.

#### 청구항 16

삭제

#### 청구항 17

삭제

### 발명의 설명

### 기술 분야

[0001] <관련 출원과의 교차 참조>

[0002] 본원은 2015년 1월 8일에 출원한 대만 특허출원 제104100493호에 대해 우선권을 주장하며, 이 우선권은 전체 내용은 본 명세서에 참조문헌으로 포함된다.

[0003] <발명의 분야>

[0004] 본 발명은 디스플레이 패널 기술에 관한 것이며, 특히 박막 트랜지스터(thin-film transistor, TFT)의 활성층을

구비한 디스플레이 패널의 활성층 패턴 설계에 관한 것이다.

## 배경 기술

[0005] 최근에는, 액정 디스플레이(liquid-crystal display, LCD)가 가장 일반적으로 사용되는 평면 디스플레이이며, 이 디스플레이는 얇다, 경량이다, 전력 소비가 적다, 방사선이 적다 등을 비롯한 장점 때문에 각종의 전자 장치에 광범위하게 적용되고 있다. 활성 매트릭스 LCD에서는, TFT가 패널 스위칭의 제어를 위한 구동 장치로서 역할을 한다. TFT의 활성층의 재료에 따라, 비정질 실리콘 TFT, 또는 다결정질 실리콘 TFT 등의 다양한 종류의 TFT가 있다.

[0006] 그러나, LCD의 TFT와 관련하여, LCD가 더 좋은 디스플레이 품질을 달성하게 하기 위해 TFT의 활성층의 형성에 필요한 개선사항이 여전히 많다.

## 발명의 내용

[0007] 본 개시내용의 일부 실시형태에 따르면, TFT의 활성층을 개선한 디스플레이 패널이 제공된다. 활성층의 패턴 폭 설계를 이용하면, 활성층의 전체 저항이 감소한다. 이에, TFT의 전기 특성이 개선되고, 디스플레이 패널의 이미지 디스플레이 품질도 향상된다.

[0008] 본 개시내용의 일부 실시형태에 있어서, 디스플레이 패널이 제공된다. 이 디스플레이 패널은 제1 기판과, 상기 제1 기판 상에 배치되며, 데이터 라인과 교차하는 주사 라인을 포함한다. 활성층이 제1 기판 상에 그리고 데이터 라인과 상기 제1 기판 사이에 배치된다. 투명 전도층이 제1 기판 상에 그리고 활성층 위에 배치된다. 활성층은 데이터 라인에 전기적으로 접속되는 제1 컨택 영역과, 제1 투명 전도층에 전기적으로 접속되는 제2 컨택 영역과, 제1 컨택 영역과 제2 컨택 영역 사이에 있는 중간 영역을 포함한다. 중간층은 주사 라인과 오버래핑하는 제1 채널 영역과, 주사 라인과 오버래핑하지 않는 비채널(non-channel) 영역을 포함하고, 비채널 영역은 제1 채널 영역의 폭보다 큰 폭을 갖는다.

[0009] 상세한 설명은 첨부하는 도면을 참조하여 이하의 실시형태에서 주어진다.

## 도면의 간단한 설명

[0010] 본 발명은 첨부하는 도면을 참조하여 후속의 상세한 설명 및 실시예를 살펴봄으로써 더욱 충분하게 이해될 수 있다.

도 1은 본 개시내용의 일부 실시형태에 따른 디스플레이 패널의 부분 평면도이다.

도 2는 본 개시내용의 일부 실시형태에 따라 도 1에 도시한 선 2-2'를 따른 디스플레이 패널의 부분 단면도이다.

도 3은 본 개시내용의 일부 실시형태에 따른 디스플레이 패널의 부분 평면도이다.

도 4는 본 개시내용의 일부 실시형태에 따라 도 3에 도시한 선 4-4'를 따른 디스플레이 패널의 부분 단면도이다.

도 5는 본 개시내용의 일부 실시형태에 따른 디스플레이 패널의 부분 평면도이다.

도 6은 본 개시내용의 일부 실시형태에 따른 디스플레이 패널의 부분 평면도이다.

## 발명을 실시하기 위한 구체적인 내용

[0011] 도 1은 본 개시내용의 일부 실시형태에 따른 디스플레이 패널(100)의 부분 평면도이다. 디스플레이 패널(100)은 복수의 데이터 라인(150)과 교차하는 복수의 주사 라인(140)을 포함하며, 이 복수의 주사 라인은 복수의 부화소(sub-pixel) 영역을 규정하기 위해 제1 기판(도 1에는 도시 생략) 상에 배치된다. 이 실시형태에 있어서, 부화소 영역은 2개의 인접한 데이터 라인과 2개의 인접한 주사 라인에 의해 둘러싸이는 영역이다. TFT는 주사 라인(140)과 데이터 라인(150)의 교차 위치 근방에 배치된다. TFT는 부화소 영역을 제어하기 위한 스위칭 장치이며, 데이터 라인에 전기적으로 접속된다. 본 개시내용의 일부 실시형태에 따르면, TFT는 저온 폴리실리콘(low-temperature polysilicon, LTPS)으로 이루어진 활성층(130)을 포함한다. 활성층(130)은 제1 컨택 영역(1301)과, 제2 컨택 영역(1302)과, 제1 컨택 영역(1301)과 제2 컨택 영역(1302) 사이에 있는 중간 영역(1303)을 포함한다. 주사 라인(140)과 오버래핑하는 활성층(130)의 중간 영역(1303)의 부분은 2개의 채널 영역

을 형성하는데, 이들 영역이 제1 채널 영역(1308)과 제2 채널 영역(1309)이다. 주사 라인(140)과 오버랩핑하지 않는 활성층(130)의 중간 영역(1303)의 부분은 도 1에 도시하는, 데이터 라인 근방의 주사 라인(140)의 상부측 상의 제1 비채널 영역(1304), 데이터 라인과 멀리 떨어진 주사 라인(140)의 상부측 상의 제2 비채널 영역(1305), 및 주사 라인(140)의 하부측 상의 제3 비채널 영역(1306) 등의 비채널이다.

[0012] 또한, 도 1에 도시하는 바와 같이, 일부 실시형태에 있어서, 디스플레이 패널(100)은 상부 투명 전도층으로서 이용되는 제2 투명 전도층(120)을 더 포함한다. 상기 실시형태에 있어서, 제2 투명 전도층(120)은 공통 전극으로서 이용되고, 제2 투명 전도층(120)은 내부에 형성된 복수의 슬릿(122)을 갖는다. 제2 투명 전도층(120)은 주사 라인(140), 데이터 라인(150), 및 활성층(130)을 덮는다. 일부 실시형태에 있어서, 제2 투명 전도층(120)은 활성층(130)의 제1 컨택 영역(1301) 내의 비아홀(115)과 활성층(130)의 제2 컨택 영역(1302) 내의 비아홀(117, 119)을 덮는다. 일부 다른 실시형태에 있어서, 제2 투명 전도층(120)은 비아홀(117, 119)의 위치 근방에 개구부(도 1에 도시 생략)를 구비할 수도 있다. 제2 투명 전도층(120)의 개구부는 비아홀(117, 119)을 덮는 제2 투명 전도층(120)을 피하기 위해 제2 컨택 영역(1302) 근방에 있다. 상기 실시형태에 있어서, 데이터 라인(150)은 비선형 배선 타입을 가지며, 데이터 라인(150)은 본질상 한 방향으로 연장된다. 다른 실시형태에 있어서, 데이터 라인(150)은 선형 배선 타입을 가질 수도 있다. 상기 실시형태에 있어서, 주사 라인(140)은 선형 배선 타입을 가질 수 있다. 다른 실시형태에 있어서, 주사 라인(140)은 비선형 배선 타입을 가질 수도 있고, 주사 라인(140)은 본질상 연장 방향을 갖는다.

[0013] 도 1에 도시하는 바와 같이, 제1 채널 영역(1308)은 제1 폭(W1)을 갖고, 제2 채널 영역(1309)은 제2 채널 폭(W2)을 가지며, 제1 채널 폭(W1)과 제2 채널 폭(W2)은 주사 라인(140)과 수직 방향으로 본질상 연장된다. 제1 채널 영역(1308)과 제2 채널 영역(1309) 사이의 중간 영역(1303)의 부분(즉, 제3 비채널 영역(1306))은 제3 폭(W3)을 갖는다. 제3 폭(W3)은 중간 영역(1303)의 제1 측(1303-L1)과 제2 측(1303-L2) 사이의 수직 거리이다. 제1 측(1303-L1)은 활성층(130)의 중간 영역(1303)의 내측이다. 제2 측(1303-L2)은 활성층(130)의 중간 영역(1303)의 외측이다.

[0014] 본 개시내용의 실시형태에 따르면, 제3 비채널 영역(1306)의 제3 폭(W3)은 제1 채널 영역(1308)의 제1 폭(W1)보다 크고, 제3 비채널 영역(1306)의 제3 폭(W3)은 제2 채널 영역(1309)의 제2 폭(W2)보다도 크다. 또한, 본 개시내용의 실시형태에 따르면, 주사 라인(140)과 오버래핑하지 않는 중간 영역(1303)의 제2 비채널 영역(1305)과 제1 비채널 영역(1304)은, 제1 채널 영역(1308)의 제1 폭(W1)보다 큰 폭을 갖는다. 제1 비채널 영역(1304) 및 제2 비채널 영역(1305)의 폭은 제2 채널 영역(1309)의 제2 폭(W2)보다도 크다. 본 개시내용의 실시형태에 있어서, 중간 영역(1303)의 각각의 부분의 폭은 중간 영역(1303)의 양측(1303-L1, 1303-L2) 사이의 수직 거리로서 규정된다. 따라서, 중간 영역(1303)의 일부 부분의 폭의 방향은 주사 라인(140)의 연장 방향과 평행하지 않을 수도 있다.

[0015] TFT가 화소 스위칭 장치로서 이용되어야 한다는 요건을 충족하기 위해, 주사 라인(140)과 오버래핑하지 않는 TFT의 활성층(130)에 의해 형성되는 제2 채널 영역(1309)의 길이 대 폭 비(length-to-width ratio)와 제1 채널 영역(1308)의 길이 대 폭 비는 소정 범위 내에 유지되어야 한다. 따라서, 제1 채널 영역(1308)의 제1 폭(W1)과 제2 채널 영역(1309)의 제2 폭(W2)은 TFT의 채널의 길이 대 폭 비에 대한 디스플레이 패널의 해상도의 설계 요건을 만족해야 한다. 디스플레이 패널의 알려진 제조 기술에서는, 컨택 영역을 제외한, TFT의 활성층의 다른 부분들은 동일한 폭을 갖는다. 활성층의 폭은 채널 영역의 길이 대 폭 비의 요건을 충족하기 위해 대개 형성된다. 그러나, 이렇게 제조된 활성층의 저항은 저감될 수 없으며, TFT의 성능도 향상될 수 없다.

[0016] 본 개시내용의 실시형태에 따르면, 활성층(130)의 제1 비채널 영역(1304), 제2 비채널 영역(1305), 및 제3 비채널 영역(1306)의 폭은, 제1 채널 영역(1308)의 폭보다 크고, 제2 채널 영역(1309)의 폭보다도 크다. 따라서, 활성층(130)의 패턴은 폭 변화를 갖는데, 비채널 영역은 넓고, 채널 영역은 좁다. 제1 비채널 영역(1304), 제2 비채널 영역(1305), 및 제3 비채널 영역(1306)이 더 큰 폭을 갖기 때문에, LTPS로 제조된 활성층(130)의 전체 저항이 감소한다. 동시에, 제1 비채널 영역(1308) 및 제2 비채널 영역(1309)의 폭은 TFT의 채널 영역에 대한 길이 대 폭 비의 요건도 만족한다. 따라서, 본 개시내용의 실시형태는 TFT의 전기적 성능을 향상시킬 수 있다.

[0017] 일부 실시형태에 있어서, 도 1에 도시하는 바와 같이, 중간 영역(1303)의 제1 채널 영역(1308)과 제2 채널 영역(1309) 사이의 제3 비채널 영역(1306)은 2개의 돌출부(1307)를 갖는다. 2개의 돌출부(1307)는 주사 라인(140)에 평행한 방향으로 제1 채널 영역(1308)과 제2 채널 영역(1309)으로부터 각각 바깥쪽으로 돌출한다. 또한, 일부 실시형태에 있어서, 제1 채널 영역(1308)의 폭은 제2 채널 영역(1309)의 폭(W2)과 대략 동일할 수 있다. 일부 다른 실시형태에 있어서, 제1 채널 영역(1308)의 폭(W1)은 제2 채널 영역(1309)의 폭(W2)과 상이하다. 또한, 도



1에 도시하는 바와 같이, 일부 실시형태에 있어서, 데이터 라인(150)은 만곡부(curve)를 갖는 데이터 라인일 수 있으며, 활성층(130)의 제1 컨택 영역(1301)과 주사 라인(140) 사이의 거리는 활성층(130)의 제2 컨택 영역(1302)과 주사 라인(140) 사이의 거리와 크게 다르지 않다. 그런 다음, 중간 영역(1303)의 짧은 길이를 갖는 활성층(130)이 형성된다.

[0018] 도 2를 참조하면, 일부 실시형태에 따라 도 1에 도시한 선 2-2'를 따른 디스플레이 패널(100)의 부분 단면도가 도시된다. 도 2에 도시하는 바와 같이, 디스플레이 패널(100)은 제1 기판(101)을 포함한다. 주사 라인(140)과 데이터 라인(150)이 제1 기판(101) 상에 배치된다. 활성층(130)이 제1 기판(101) 상에 그리고 데이터 라인(150)과 주사 라인(140) 아래에 배치된다. 활성층(130)은 데이터 라인(150)과 제1 기판(101) 사이에 배치된다. 일부 실시형태에 있어서, 디스플레이 패널(100)의 TFT는 도 2에 도시하는 바와 같이, 톱 게이트(top-gate) 구조를 가질 수 있고, 활성층(130)과 오버랩핑하는 주사 라인(게이트)(140)에 의해 형성된 채널 영역은 활성층(130) 위에 위치한다. 일부 다른 실시형태에 있어서, 디스플레이 패널의 TFT는 바텀 게이트(bottom-gate) 구조를 가질 수 있고, 활성층과 오버랩핑하는 주사 라인(게이트)에 의해 형성된 채널 영역은 활성층 아래에 위치한다.

[0019] 도 1과 도 2를 참조하면, 비아홀(115)이 활성층(130)의 제1 컨택 영역(1301) 위에 형성된다. 활성층(130)의 제1 컨택 영역(1301)은 비아홀(115)을 통해 데이터 라인(150)에 전기적으로 접속된다. 또한, 도 2에 도시하는 바와 같이, 디스플레이 패널(100)은 제1 투명 전도층(110)을 더 포함한다. 비아홀(117, 119)이 활성층(130)의 제2 컨택 영역(1302) 위에 형성된다. 활성층(130)의 제2 컨택 영역(1302)은 비아홀(117, 119)을 통해 제1 투명 전도층(110)에 전기적으로 접속된다. 비아홀(115)은 활성층(130)의 제1 컨택 영역(1301) 위에 있는 제1 절연층(126)과 제2 절연층(128) 내에 비아를 형성함으로써 형성되고, 데이터 라인(150)을 형성하는 금속 재료가 비아홀(115)의 홀 내부를 충전한다. 그 결과, 데이터 라인(150)은 비아홀(115)을 통해 활성층(130)의 제1 컨택 영역(1301)에 전기적으로 접속된다. 또한, 데이터 라인(150)의 일부가 TFT의 소스 전극을 형성한다. 또, 비아홀(117)은 활성층(130)의 제2 컨택 영역(1302) 위에 있는 제1 절연층(126)과 제2 절연층(128) 내에 비아를 형성함으로써 형성되고, TFT의 드레인 전극(152)을 형성하는 금속 재료가 비아홀(117)을 통해 활성층(130)에 전기적으로 접속된다. 또한, 비아홀(119)은 제2 절연층(128) 위의 제3 절연층(132) 내에 홀을 형성함으로써 형성되고, 제1 투명 전도층(110)을 형성하는 재료가 비아홀(119)의 홀 내부를 충전한다. 그 결과, 제1 투명 전도층(110)은 비아홀(119)을 통해 TFT의 드레인 전극(152)에 전기적으로 접속되고, 비아홀(117)을 통해 활성층(130)의 제2 컨택 영역(1302)에 전기적으로 접속된다. 제1 절연층(126)과 제2 절연층(128)은  $\text{SiO}_x$  또는  $\text{SiN}_x$  등의, 같거나 다른 무기 재료로 이루어질 수 있다.

[0020] 도 2에 도시하는 바와 같이, 제1 절연층(126)은 주사 라인(140)과 활성층(130)으로 형성된 듀얼 게이트들 사이에 배치될 수 있다. 제2 절연층(128)과 제3 절연층(132)은 주사 라인(140) 위에 형성된다. 비아홀(115, 117)은 제1 절연층(126)과 제2 절연층(128) 내에 형성된다. 비아홀(119)은 제3 절연층(132) 내에 형성된다. 일부 실시형태에 있어서, 투명 전도층(110)의 일부가 제3 절연층(132)의 비아홀(119) 내에 등각으로 형성된다. TFT의 소스 전극을 형성하는 금속 재료가 비아홀(115) 내에 등각으로 형성될 수 있다. TFT의 드레인 전극(152)을 형성하는 금속 재료도 비아홀(117) 내에 등각으로 형성될 수 있다. 제3 절연층(132)은 폴리 플루오로알콕시(PFA, poly fluoroalkoxy) 또는 컬러 필터 재료와 같은 유기 재료 등의, 평탄화에 이용되는 유기 재료일 수 있다.

[0021] 디스플레이 패널(100)은 제2 기판(102)을 더 포함하고, 디스플레이 매질층(136)이 제2 기판(102)과 제1 기판(101) 사이에 배치된다. 일부 실시형태에 있어서, 디스플레이 매질층(136)은 액정층일 수 있으며, 제2 기판(102)은 컬러 필터(CF, color filter) 기판이고, 제1 기판(101)은 TFT 어레이 기판이다. 일부 다른 실시형태에 있어서, CF층이 제1 기판(101) 상에 배치될 수 있다. 예를 들어, 제3 절연층(132)은 CF 재료로 대체될 수 있다.

[0022] 일부 실시형태에 있어서, 도 1과 도 2에 도시하는 바와 같이, 디스플레이 패널(100)은 제1 투명 전도층(110) 위에 배치된 제2 투명 전도층(120)을 더 포함한다. 제4 절연층(134)이 제1 투명 전도층(110)과 제2 투명 전도층(120) 사이에 배치된다. 제1 투명 전도층(110)은 제4 절연층(134)에 의해 제2 투명 전도층(120)으로부터 전기적으로 절연된다. 제4 절연층(134)은 실리콘 산화물( $\text{SiO}_x$ ) 또는 실리콘 질화물( $\text{SiN}_x$ ) 등의 무기 재료로 이루어질 수 있다. 일부 실시형태에 있어서, 제2 투명 전도층(120)은 복수의 슬릿(122)을 포함하는 패턴화된 전극이다. 디스플레이 패널(110)은 제1 투명 전도층(110)과 제2 투명 전도층(120)의 슬릿(122)의 배치로 인해 FFS(fringe field switching) 광각(wide-angle) LCD 패널일 수 있다. 상기 실시형태에 있어서, 슬릿(122)은 부화소 영역의 범위를 넘지 않는다. 다른 실시형태에 있어서, 슬릿(122)은 부화소 영역의 범위를 넘을 수 있으며, 예컨대 슬릿(122)은 데이터 라인(150)을 넘을 수 있거나 주사 라인(140)을 넘을 수 있다.

- [0023] 도 3은 일부 다른 실시형태에 따른 디스플레이 패널(100)의 부분 평면도이다. 주사 라인(140)과 오버랩핑하는 활성층(130)의 중간 영역(1303)은 2개의 채널 영역, 즉 제1 채널 영역(1308)과 제2 채널 영역(1309)을 형성한다. 주사 라인(140)과 오버랩핑하지 않는 활성층(130)의 중간 영역(1303)의 부분은, 제1 비채널 영역(1304), 제2 비채널 영역(1305), 및 제3 비채널 영역(1306)이다. 본 개시내용의 실시형태에 따르면, 제1 비채널 영역(1304), 제2 비채널 영역(1305), 및 제3 비채널 영역(1306)의 폭은, 제1 채널 영역(1308) 및 제2 채널 영역(1309)의 폭보다 크다. 따라서, 활성층(130)의 패턴은 폭 변화를 갖는데, 비채널 영역은 넓고, 채널 영역은 좁다. 이에, 활성층의 저항이 감소한다.
- [0024] 도 3에 도시하는 바와 같이, 일부 실시형태에 있어서, 활성층(130)의 제1 컨택 영역(1301)은 활성층(130)의 제2 컨택 영역(1302)보다도 주사 라인(140)으로부터 더 멀리 떨어져 있다. 그 결과, 제1 컨택 영역(1301)과 주사 라인(140) 사이의 제1 비채널 영역(1304)은 긴 길이를 갖는다. 제1 비채널 영역(1304)이 제3 비채널 영역(1306)보다 길기 때문에, 제1 컨택 영역(1301)과 제2 컨택 영역(1302)은 엇갈리게 배치된다(staggered). 공정중의 얼라인먼트 에러를 고려하여 컨택 영역에는 더 큰 면적이 필요하기 때문에, 엇갈려 배치되는 2개의 컨택 영역은 주사 라인(140)에 실질적으로 평행한 방향으로 이들 2개의 컨택 영역이 서로 더 가깝게 있게 할 수 있다. 이에, 주사 라인(140)에 실질적으로 평행한 방향에 있어서의 단일 부화소의 폭이 감소할 수 있다. 그러나, 제1 비채널 영역(1304)은 그 폭이 고정된다면 길이가 길기 때문에, 부화소의 양을 삭감시키게 되며, 이에 디스플레이 패널의 해상도에 관계된 설계 요건이 제한된다. 따라서, 제1 비채널 영역(1304)은 그 저항을 유지하여 디스플레이 패널의 개구율에 미치는 영향을 줄이기 위해 상이한 폭들을 갖는다(그러나 그 폭들은 채널 영역의 폭보다 넓다),
- [0025] 일부 실시형태에 있어서, 도 3에 도시하는 바와 같이, 데이터 라인(150)은 직선의 데이터 라인일 수 있고, 활성층(130)의 중간층(1303)은 데이터 라인(150)과 부분적으로 오버랩핑한다. 그 결과, 데이터 라인(150)과 오버랩핑하지 않는 중간층(1303)의 부분은 데이터 라인(150)의 양측에 각각 배치되는 제1 영역(1311)과 제2 영역(1312)을 포함한다. 제2 영역(1312)은 데이터 라인(150)과 제2 컨택 영역(1302) 사이에 배치되고, 제1 영역(1311)은 제2 영역(1312)의 맞은편인, 데이터 라인(150)의 다른 측 상에 배치된다. 제1 영역(1311)은 폭(W4)을 갖고, 제2 영역(1312)은 폭(W5)을 갖는다. 폭(W4, W5)의 방향은 주사 라인(140)의 본질상 연장 방향과 평행하다. 일부 실시형태에 있어서, 제1 영역(1311)의 폭(W4)은 제2 영역(1312)의 폭(W5)과 대략 같다. 일부 다른 실시형태에 있어서, 제1 영역(1311)의 폭(W4)은 제2 영역(1312)의 폭(W5)보다 클 수 있다. 일부 다른 실시형태에 있어서, 제1 영역(1311)의 폭(W4)은 제2 영역(1312)의 폭(W5)보다 작을 수도 있다.
- [0026] 활성층과 데이터 라인이 전체적으로 오버랩핑하는 실시예와 비교해서, 본 개시내용의 일부 실시형태에 있어서, 활성층(130)의 중간층(1303)은 데이터 라인(150)과 부분적으로 오버랩핑한다. 그 결과, 활성층(130)과 데이터 라인(150) 사이에 생성되는 기생 정전용량이 감소한다. 또한, 활성층과 데이터 라인이 전혀 오버랩핑하지 않는 실시예와 비교해서, 본 개시내용의 일부 실시형태에 있어서, 활성층(130)의 중간층(1303)은 데이터 라인(150)과 부분적으로 오버랩핑한다. 그 결과, 디스플레이 패널의 개구율이 증가한다.
- [0027] 또한, 일부 실시형태에 있어서, 도 3에 도시하는 바와 같이, 활성층(130)의 중간 영역(1303)의 제1 비채널 영역(1304)은 제1 컨택 영역(1301) 근방에 폭(W6)을 갖는다. 중간 영역(1303)의 제2 비채널 영역(1305)은 제2 컨택 영역(1302) 근방에 폭(W7)을 갖는다. 폭(W6)은 폭(W7)보다 크다. 또한, 일부 실시형태에 있어서, 제1 컨택 영역(1301)은 폭(W8)을 갖고, 제2 컨택 영역(1302)은 폭(W9)을 갖는다. 폭(W9)은 폭(W8)보다 크다. 일부 실시형태에 있어서, 전술한 폭(W4~W9)의 방향은 주사 라인(140)의 본질상 연장 방향과 대략 평행하다.
- [0028] 도 4는 본 개시내용의 일부 실시형태에 따라 도 3에 도시한 선 4-4'를 따른 디스플레이 패널(100)의 부분 단면도이다. 도 4에 도시하는 바와 같이, 일부 실시형태에 있어서, 활성층(130)의 제2 컨택 영역(1302)에 전기적으로 접속되는 제1 투명 전도층(110)은 복수의 슬릿(113)을 포함하는 패턴화된 전극이다. 제2 투명 전도층(120)은 제1 투명 전도층(110) 아래에 배치된다. 제2 투명 전도층(120)은 제2 컨택 영역(1302) 근방에 개구부(125)를 갖는다. 개구부(125)의 배치로 제2 투명 전도층(120)이 비아홀(119)을 덮는 것을 막아서, 비아홀(119)의 위치를 피할 수 있다. 상기 실시형태에 있어서, 디스플레이 패널(100)은 제2 투명 전도층(120)과 제1 투명 전도층(110)의 슬릿(113)의 배치로 인한 FFS LCD 패널이다.
- [0029] 도 5는 본 개시내용의 일부 다른 실시형태에 따른 디스플레이 패널(100)의 부분 평면도이다. 도 5에 도시하는 바와 같이, 일부 실시형태에 있어서, 활성층(130)의 제1 컨택 영역(1301)은 주사 라인(140)으로부터 멀리 떨어져 있다. 그 결과, 제1 컨택 영역(1301)과 주사 라인(140) 사이에 배치되는 중간 영역(1303)의 제1 비채널 영역(1304)은 긴 길이를 갖는다. 또한, 도 5의 실시형태에 있어서, 데이터 라인(150)은 만곡형 배선 타입을 가질 수



있고, 데이터 라인(150)은 본질상 연장 방향을 갖는다. 그 결과, 활성층(130)의 중간 영역(1303)은 데이터 라인(150)과 부분적으로 오버랩핑한다. 중간 영역(1303)은 데이터 라인(150)의 양측 상에 배치된 2개의 영역을 포함한다. 상기 실시형태에 있어서, 데이터 라인(150)의 좌측 상에 배치된 중간 영역(1303)의 영역은 데이터 라인(150)의 우측 상에 배치된 중간 영역(1303)의 영역보다 더 큰 폭을 갖는다. 또한, 도 5에 도시하는 바와 같이, 활성층(130)의 제2 컨택 영역(1302) 내의 비아홀(117)은 바텀 엣지(비아홀의 하부 엣지라고도 함)(117-1)와 톱 엣지(비아홀의 상부 엣지라고도 함)(117-2)를 갖는다. 바텀 엣지(117-1)로 둘러싸인 면적은 톱 엣지(117-2)로 둘러싸인 면적보다 작다. 따라서, 도 5의 평면도에 도시하는 바와 같이, 비아홀(117)은 2개의 환형 경계를 갖는다. 비아홀(115)과 비아홀(119)도 톱 엣지와 바텀 엣지를 갖는다. 도 1, 도 3 및 도 5는 비아홀의 톱 엣지만 도시하고 있다.

[0030] 도 5의 실시형태에 도시하는 바와 같이, 주사 라인(140)과 오버랩핑하지 않는 활성층(130)의 중간 영역(1303)의 부분에 의해 형성되는 제1 비채널 영역(1304), 제2 비채널 영역(1305) 및 제3 비채널 영역(1306)의 폭은, 주사 라인(140)과 오버랩핑하는 중간 영역(1303)의 부분에 의해 형성되는 제1 채널 영역(1308) 및 제2 채널 영역(1309)의 폭보다 크다. 그 결과, 활성층(130)의 패턴은 폭 변화를 갖는데, 비채널 영역은 넓고, 채널 영역은 좁다. 활성층의 저항과 기생 정전용량을 감소시키는 효과가 달성된다.

[0031] 또한, 도 5에는 디스플레이 패널(100)의 제1 투명 전도층과 제2 투명 전도층이 도시되지 않는다. 일부 실시형태에 있어서, 도 5의 디스플레이 패널(100)은 도 1에 도시하는 슬릿(122)을 포함하는 제2 투명 전도층(120)의 패턴화된 전극을 이용하여 FFS LCD 패널을 형성할 수 있다. 일부 다른 실시형태에 있어서, 도 5의 디스플레이 패널(100)은 도 3에 도시하는 슬릿(113)을 포함하는 제1 투명 전도층(110)의 패턴화된 전극을 이용하여 FFS LCD 패널을 형성할 수 있다.

[0032] 도 6을 참조하면, 본 개시내용의 일부 다른 실시형태에 따른 디스플레이 패널(100)의 부분 평면도가 도시되고 있다. 도 6에 도시하는 바와 같이, 일부 실시형태에 있어서, 활성층(130)의 제1 컨택 영역(1301)은 주사 라인(140) 근방에 있다. 그 결과, 제1 컨택 영역(1301)과 주사 라인(140) 사이에 위치하는 제1 비채널 영역(1304)과 제2 비채널 영역(1305)이 짧은 길이를 갖는다. 그러나, 제1 비채널 영역(1304)의 길이가 제2 비채널 영역(1305)의 길이보다 크다. 그 결과, 제1 컨택 영역(1301)과 제2 컨택 영역(1302)의 부분들은 디스플레이 패널의 해상도에 미치는 영향을 저감시키기 위해 엇갈려 배치된다. 컨택 영역이 큰 면적을 필요로 하기 때문에, 2개의 컨택 영역이 열라인되면, 제1 컨택 영역(1301)과 제2 컨택 영역(1302)을 포함하기 위해 큰 부화소 폭(주사 라인의 본질상 연장 방향에 평행함)이 어찌면 필요할 수도 있다. 이것은 부화소의 양을 제한할 것이며, 따라서 디스플레이 패널이 고 해상도를 가져야 한다는 요건과 충돌한다. 상기 실시형태에 있어서, 제1 컨택 영역(1301) 근방의 활성층(130)의 중간 영역의 일부는 폭(W6)을 갖고, 제2 컨택 영역(1302) 근방의 중간 영역(1303)의 일부는 폭(W7)을 갖는다. 폭(W6)은 폭(W7)보다 크다. 또한, 주사 라인(140)과 데이터 라인(150)은 직선 패턴을 가질 수 있다. 일부 다른 실시형태에 있어서, 주사 라인(140)과 데이터 라인(150)은 비직선 패턴을 가질 수도 있다. 주사 라인(140)과 데이터 라인(150)은 각각 본질상 연장 방향을 가질 수 있다.

[0033] 또한, 도 6에 도시하는 바와 같이, 활성층(130)의 제2 컨택 영역(1302) 내의 비아홀(117)은 바텀 엣지(비아홀의 하부 엣지라고도 함)(117-1)와 톱 엣지(비아홀의 상부 엣지라고도 함)(117-2)를 갖는다. 바텀 엣지(117-1)로 둘러싸인 면적은 톱 엣지(117-2)로 둘러싸인 면적보다 작다. 활성층(130)의 제2 컨택 영역(1302) 내의 비아홀(119)도 바텀 엣지(비아홀의 하부 엣지라고도 함)(119-1)와 톱 엣지(비아홀의 상부 엣지라고도 함)(119-2)를 갖는다. 바텀 엣지(119-1)로 둘러싸인 면적은 톱 엣지(119-2)로 둘러싸인 면적보다 작다. 따라서, 도 6의 평면도에 도시하는 바와 같이, 비아홀(117)과 비아홀(119) 각각은 2개의 환형 경계를 갖는다. 다른 실시형태에 있어서, 비아홀은 타원형 또는 불규칙적인 형상 등의 비원형의 형상을 가질 수도 있다.

[0034] 도 6의 실시형태에 도시하는 바와 같이, 주사 라인(140)과 오버랩핑하지 않는 활성층(130)의 중간 영역(1303)의 부분에 의해 형성되는 제1 비채널 영역(1304), 제2 비채널 영역(1305) 및 제3 비채널 영역(1306)의 폭은, 주사 라인(140)과 오버랩핑하는 중간 영역(1303)의 부분에 의해 형성되는 제1 채널 영역(1308) 및 제2 채널 영역(1309)의 폭보다 크다. 그 결과, 활성층(130)의 패턴은 폭 변화를 갖는데, 비채널 영역은 넓고, 채널 영역은 좁다. 이에, 활성층의 저항과 기생 정전용량을 감소시키는 효과가 달성된다.

[0035] 또한, 도 6에는 디스플레이 패널(100)의 제1 투명 전도층과 제2 투명 전도층이 도시되지 않는다. 일부 실시형태에 있어서, 도 6의 디스플레이 패널(100)은 도 1에 도시하는 슬릿(122)을 포함하는 제2 투명 전도층(120)의 패턴화된 전극을 이용할 수 있다. 일부 다른 실시형태에 있어서, 도 6의 디스플레이 패널(100)에서 제2 투명 전도층(120)의 슬릿(122)은 설계 요건에 따라, 데이터 라인 또는 주사 라인을 넘어서 연장된다. 일부 다른 실시형태


에 있어서, 도 6의 디스플레이 패널(100)은 도 3에 도시하는 슬릿(113)을 포함하는 제1 투명 전도층(110)의 패턴화된 전극을 이용하여 FFS LCD 패널을 형성할 수 있다.

[0036] 정리하면, 본 개시내용의 일부 실시형태에 따라, 디스플레이 패널 내의 TFT의 활성층의 패턴은 특히 LTPS로 이루어진 활성층에 비해 개선된다. 비채널 영역의 폭은 채널 영역의 폭보다 크다. 비채널 영역은 주사 라인과 오버랩핑하지 않는 중간 영역에 의해 형성된다. 중간 영역은 활성층의 제1 컨택 영역과 제2 컨택 영역 사이에 위치한다. 채널 영역은 주사 라인과 오버랩핑하는 중간 영역에 의해 형성된다. 그 결과, 활성층의 패턴은 폭 변화를 갖는데, 비채널 영역은 넓고, 채널 영역은 좁다. 이에, 활성층의 저항과 기생 정전용량을 감소시키는 효과가 달성된다. TFT의 전기적 성능이 향상된다.


[0037] 예시적으로 그리고 실시형태의 견지에서 본 개시내용을 설명하였지만, 본 개시내용은 개시한 실시형태들에 한정되지 않는 것은 물론이다. 그와 반대로, (당업자에게 명백한 것인) 다양한 변형 및 유사한 구성을 망라하는 것을 의도한다. 이에, 첨부하는 청구범위의 범주는 그러한 변형 및 유사한 구성을 모두 포함하도록 가장 넓은 해석으로 정해져야 한다.

## 도면


### 도면1




도면2




도면3





도면4

도면5





도면6

