

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5276750号
(P5276750)

(45) 発行日 平成25年8月28日 (2013. 8. 28)

(24) 登録日 平成25年5月24日 (2013. 5. 24)

(51) Int. Cl.	F I
H02M 3/28 (2006.01)	H02M 3/28 C
H02J 1/00 (2006.01)	H02J 1/00 309Z
H02H 7/00 (2006.01)	H02H 7/00 A

請求項の数 11 (全 19 頁)

(21) 出願番号	特願2012-531972 (P2012-531972)	(73) 特許権者	591275481
(86) (22) 出願日	平成23年9月2日 (2011. 9. 2)		株式会社アイ・オー・データ機器
(86) 国際出願番号	PCT/JP2011/069982		石川県金沢市桜田町3丁目10番地
(87) 国際公開番号	W02012/029935	(74) 代理人	100064414
(87) 国際公開日	平成24年3月8日 (2012. 3. 8)		弁理士 磯野 道造
審査請求日	平成24年11月9日 (2012. 11. 9)	(74) 代理人	100111545
(31) 優先権主張番号	特願2010-197124 (P2010-197124)		弁理士 多田 悦夫
(32) 優先日	平成22年9月2日 (2010. 9. 2)	(72) 発明者	坂 孝志
(33) 優先権主張国	日本国 (JP)		石川県金沢市桜田町3丁目10番地 株式
早期審査対象出願		(72) 発明者	秋山 茂太
			石川県金沢市桜田町3丁目10番地 株式
			会社アイ・オー・データ機器内
			会社アイ・オー・データ機器内

最終頁に続く

(54) 【発明の名称】 保護機能付きスイッチング電源回路およびそれを用いた電子機器

(57) 【特許請求の範囲】

【請求項 1】

1次巻線と2次巻線と3次巻線とを有するトランスと、
 交流電力を直流電力に変換する1次側整流回路と、
 前記1次側整流回路の直流電力を平滑化する1次側電解コンデンサと、
 前記トランスの2次巻線が出力する交流電力を直流電力に変換する2次側整流回路と、
 前記2次側整流回路が出力する直流電力を平滑化する2次側電解コンデンサと、
 前記トランスの3次巻線の出力する交流電力を直流電力に変換して平滑化する3次側整流平滑化回路と、
 前記1次側電解コンデンサの電圧を入力する前記トランスの1次巻線の開閉を繰り返す
 スwitching回路と、
 前記Switching回路の開閉を制御する駆動信号のパルス幅を制御するパルス幅制御回
 路と、
 前記2次側電解コンデンサの劣化を検知する2次側電解コンデンサ劣化検知回路と、
 前記2次側電解コンデンサ劣化検知回路の劣化検出信号を入力する停止信号発生回路と
 、
 を備え、

前記2次側電解コンデンサ劣化検知回路は前記3次側整流平滑化回路の出力電圧を入力
 し、前記2次側電解コンデンサ劣化検知回路の劣化検出信号で前記停止信号発生回路が停
 止信号を発生することによって、前記パルス幅制御回路から前記Switching回路への駆

10

20

動信号の供給が停止されることによりスイッチング電源回路の動作をとめることを特徴とする保護機能付きスイッチング電源回路。

【請求項 2】

1 次巻線と 2 次巻線と 3 次巻線とを有するトランスと、
交流電力を直流電力に変換する 1 次側整流回路と、
前記 1 次側整流回路の直流電力を平滑化する 1 次側電解コンデンサと、
前記トランスの 2 次巻線が出力する交流電力を直流電力に変換する 2 次側整流回路と、
前記 2 次側整流回路が出力する直流電力を平滑化する 2 次側電解コンデンサと、
前記トランスの 3 次巻線の出力する交流電力を直流電力に変換して平滑化する 3 次側整流平滑化回路と、

10

前記 1 次側電解コンデンサの電圧を入力する前記トランスの 1 次巻線の開閉を繰り返すスイッチング回路と、

前記スイッチング回路の開閉を制御する駆動信号のパルス幅を制御するパルス幅制御回路と、

前記 1 次側電解コンデンサの劣化を検知する 1 次側電解コンデンサ劣化検知回路と、
前記 2 次側電解コンデンサの劣化を検知する 2 次側電解コンデンサ劣化検知回路と、
前記 1 次側電解コンデンサ劣化検知回路と前記 2 次側電解コンデンサ劣化検知回路の劣化検出信号を入力する停止信号発生回路と、

を備え、

前記 1 次側電解コンデンサ劣化検知回路は前記 1 次側電解コンデンサの電圧を入力し、
前記 2 次側電解コンデンサ劣化検知回路は前記 3 次側整流平滑化回路の出力電圧を入力し、

20

前記 1 次側電解コンデンサ劣化検知回路、もしくは前記 2 次側電解コンデンサ劣化検知回路の劣化検出信号で前記停止信号発生回路が停止信号を発生することによって、前記パルス幅制御回路から前記スイッチング回路への駆動信号の供給が禁止されることにより、スイッチング電源回路の動作を止めることを特徴とする保護機能付きスイッチング電源回路。

【請求項 3】

前記停止信号発生回路の出力端子が前記スイッチング回路の制御入力端子に接続され、前記停止信号発生回路から停止信号が出力されることによって、前記パルス幅制御回路から前記スイッチング回路へ出力される駆動信号が禁止されてスイッチング電源回路の動作を停止することを特徴とする請求項 1 または請求項 2 に記載の保護機能付きスイッチング電源回路。

30

【請求項 4】

前記停止信号発生回路の出力端子が前記パルス幅制御回路の電源端子に接続され、前記停止信号発生回路から停止信号が出力されることによって、前記パルス幅制御回路への電源供給が停止されてスイッチング電源回路の動作を停止することを特徴とする請求項 1 または請求項 2 に記載の保護機能付きスイッチング電源回路。

【請求項 5】

前記停止信号発生回路の出力端子が前記パルス幅制御回路の発振停止端子に接続され、前記停止信号発生回路の出力信号が概ね 1 次側アースと同電位になることによって、前記パルス幅制御回路の発振が停止し、前記スイッチング回路への駆動信号の供給が停止され、スイッチング電源回路の動作を停止することを特徴とする請求項 1 または請求項 2 に記載の保護機能付きスイッチング電源回路。

40

【請求項 6】

前記 1 次側電解コンデンサ劣化検知回路、または前記 2 次側電解コンデンサ劣化検知回路はツェナーダイオードを備えたことを特徴とする請求項 2 に記載の保護機能付きスイッチング電源回路。

【請求項 7】

前記 1 次側電解コンデンサ劣化検知回路は、さらにコンデンサと抵抗とダイオードを備

50

えたことを特徴とする請求項 6 に記載の保護機能付きスイッチング電源回路。

【請求項 8】

前記停止信号発生回路はサイリスタを備えたことを特徴とする請求項 2 または請求項 6 または請求項 7 に記載の保護機能付きスイッチング電源回路。

【請求項 9】

さらに、

前記 1 次側整流回路と前記 1 次側電解コンデンサとの間に、電源投入時の前記 1 次側電解コンデンサ劣化検知回路による前記 1 次側電解コンデンサの劣化の誤検出を防止する誤検知防止回路

を備えたことを特徴とする請求項 2 に記載の保護機能付きスイッチング電源回路。

10

【請求項 10】

前記誤検知防止回路は、

前記 1 次側整流回路の第 1 直流出力端子と前記 1 次側電解コンデンサの 1 次側直流端子との間に接続された第 1 抵抗と、

前記第 1 直流出力端子に一端を接続された第 2 抵抗と、

当該第 2 抵抗の他端と、前記 1 次側電解コンデンサの 1 次側アースとの間に接続された第 3 抵抗と、

前記第 2 抵抗の他端と、前記 1 次側電解コンデンサの 1 次側アースとの間に接続されたコンデンサと、

アノードが前記第 1 直流出力端子に接続され、カソードが前記 1 次側直流端子に接続され、ゲートが前記第 2 抵抗と前記コンデンサの接続点に接続されたサイリスタと、を備えて構成されることを特徴とする請求項 9 に記載の保護機能付きスイッチング電源回路。

20

【請求項 11】

請求項 1 または請求項 2 に記載の保護機能付きスイッチング電源回路を備えたことを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング電源装置に備えられた平滑回路用の電解コンデンサの劣化を検出し、破損事故を未然に回避する技術に関する。

30

【背景技術】

【0002】

スイッチング電源装置において、平滑回路に使用される電解コンデンサは、大電流の充放電の繰り返しや経年使用によって劣化が進む。そこで寿命を超えて使用し続けると電解コンデンサの劣化にともないスイッチング電源装置が破損し、場合によっては発煙、発火事故に至る危険性がある。

また、スイッチング電源回路における回路上の工夫によって、電解コンデンサの劣化を検知し、対処する技術も様々に検討されている。

特許文献 1 においては、トランスの 2 次側の巻線の両端の電圧の差分により、電解コンデンサの劣化にともなう等価直列抵抗 (ESR: Equivalent Series Resistance) の増大を検出し、フォトカプラ (Photo Coupler) を使用して 1 次側回路へフィードバックし検知する技術が開示されている。

40

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2000 - 32747 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

50

しかしながら、電解コンデンサの劣化に伴うスイッチング電源装置の破損を事前に検出する対策は、必ずしも充分とはいえない問題があった。

また、特許文献 1 に開示された方法では、トランジスタを用いたリプル電圧検出回路とさらなるフォトカプラの追加などの回路変更が必要であり、コスト上昇と、この対策のために比較的大きなスペースを必要とする問題があった。

【 0 0 0 5 】

そこで本発明の目的は、簡単な回路を付加するだけで平滑回路の電解コンデンサの劣化を検知して、電解コンデンサの劣化からの破損事故を未然に回避する機能を備えた低コストのスイッチング電源装置を提供することである。

【課題を解決するための手段】

【 0 0 0 6 】

前記の課題を解決して、本発明の目的を達成するために、各発明を以下のような構成とした。

すなわち第 1 の発明は、1 次巻線と 2 次巻線と 3 次巻線とを有するトランスと、交流電力を直流電力に変換する 1 次側整流回路と、前記 1 次側整流回路の直流電力を平滑化する 1 次側電解コンデンサと、前記トランスの 2 次巻線が出力する交流電力を直流電力に変換する 2 次側整流回路と、前記 2 次側整流回路が出力する直流電力を平滑化する 2 次側電解コンデンサと、前記トランスの 3 次巻線の出力する交流電力を直流電力に変換して平滑化する 3 次側整流平滑化回路と、前記 1 次側電解コンデンサの電圧を入力する前記トランスの 1 次巻線の開閉を繰り返すスイッチング回路と、前記スイッチング回路の開閉を制御する駆動信号のパルス幅を制御するパルス幅制御回路と、前記 2 次側電解コンデンサの劣化を検知する 2 次側電解コンデンサ劣化検知回路と、前記 2 次側電解コンデンサ劣化検知回路の劣化検出信号を入力する停止信号発生回路と、を備え、前記 2 次側電解コンデンサ劣化検知回路は前記 3 次側整流平滑化回路の出力電圧を入力し、前記 2 次側電解コンデンサ劣化検知回路の劣化検出信号で前記停止信号発生回路が停止信号を発生することによって、前記パルス幅制御回路から前記スイッチング回路への駆動信号の供給が停止されることによりスイッチング電源回路の動作をとめることを特徴とする。

【 0 0 0 8 】

また、第 2 の発明は、1 次巻線と 2 次巻線と 3 次巻線とを有するトランスと、交流電力を直流電力に変換する 1 次側整流回路と、前記 1 次側整流回路の直流電力を平滑化する 1 次側電解コンデンサと、前記トランスの 2 次巻線が出力する交流電力を直流電力に変換する 2 次側整流回路と、前記 2 次側整流回路が出力する直流電力を平滑化する 2 次側電解コンデンサと、前記トランスの 3 次巻線の出力する交流電力を直流電力に変換して平滑化する 3 次側整流平滑化回路と、前記 1 次側電解コンデンサの電圧を入力する前記トランスの 1 次巻線の開閉を繰り返すスイッチング回路と、前記スイッチング回路の開閉を制御する駆動信号のパルス幅を制御するパルス幅制御回路と、前記 1 次側電解コンデンサの劣化を検知する 1 次側電解コンデンサ劣化検知回路と、前記 2 次側電解コンデンサの劣化を検知する 2 次側電解コンデンサ劣化検知回路と、前記 1 次側電解コンデンサ劣化検知回路と前記 2 次側電解コンデンサ劣化検知回路の劣化検出信号を入力する停止信号発生回路と、を備え、前記 1 次側電解コンデンサ劣化検知回路は前記 1 次側電解コンデンサの電圧を入力し、前記 2 次側電解コンデンサ劣化検知回路は前記 3 次側整流平滑化回路の出力電圧を入力し、前記 1 次側電解コンデンサ劣化検知回路、もしくは前記 2 次側電解コンデンサ劣化検知回路の劣化検出信号で前記停止信号発生回路が停止信号を発生することによって、前記パルス幅制御回路から前記スイッチング回路への駆動信号の供給が禁止されることにより、スイッチング電源回路の動作を止めることを特徴とする。

【 0 0 0 9 】

かかる構成により、前記 2 次側電解コンデンサが限度を超して劣化した場合には 2 次巻線から 3 次巻線を介しての電圧上昇を通じて、前記 2 次側電解コンデンサ劣化検知回路が前記 2 次側電解コンデンサの劣化を検知して、停止信号発生回路が前記パルス幅制御回路へ停止信号を発生し、前記パルス幅制御回路が前記スイッチング回路への駆動信号の供給

10

20

30

40

50

を停止することによりスイッチング電源回路の動作を止めて保護する。

【 0 0 1 1 】

また、かかる構成により、前記 1 次側電解コンデンサが限度を超して劣化した場合には前記 1 次側電解コンデンサ劣化検知回路が前記 1 次側電解コンデンサの劣化を検知し、また前記 2 次側電解コンデンサが限度を超して劣化した場合には 2 次巻線から 3 次巻線を介しての電圧上昇を通じて、前記 2 次側電解コンデンサ劣化検知回路が前記 2 次側電解コンデンサの劣化を検知して、停止信号発生回路が前記パルス幅制御回路へ停止信号を発生し、前記パルス幅制御回路が前記スイッチング回路への駆動信号の供給を停止することによりスイッチング電源回路の動作を止めて保護する。

【発明の効果】

10

【 0 0 1 2 】

本発明によれば、簡単な回路を付加するだけで平滑回路の電解コンデンサの劣化を検知して、電解コンデンサの劣化からの破損事故を未然に回避する機能を備えた低コストで省スペースのスイッチング電源装置を提供できる。また、本発明の回路はパルス幅制御回路と一体化して集積回路化することも可能となる。

【図面の簡単な説明】

【 0 0 1 3 】

【図 1】本発明の第 1 実施形態の構成を示す回路図である。

【図 2】本発明の第 1 実施形態におけるパルス幅制御回路がスイッチング回路を駆動するパルス波形と 2 次側の直流出力電圧との概略の関係を示す特性の模式図である。

20

【図 3】本発明の第 1 実施形態における 1 次側電解コンデンサ劣化検知回路の構成を示す回路図である。

【図 4】本発明の第 1 実施形態における 2 次側電解コンデンサ劣化検知回路の構成を示す回路図である。

【図 5】本発明の第 1 実施形態における停止信号発生回路の構成を示す回路図である。

【図 6】本発明の第 2 実施形態の構成を示す回路図である。

【図 7】本発明の第 3 実施形態の構成を示す回路図である。

【図 8】本発明の第 1 実施形態の 1 次側整流回路と 1 次側電解コンデンサとの間に誤検知防止回路を挿入した構成を示す回路図である。

【図 9】誤検知防止回路の詳細な構成例を示す回路図である。

30

【発明を実施するための形態】

【 0 0 1 4 】

以下に、本発明の実施形態について、図面を参照して説明する。

(第 1 実施形態)

まず、本発明の第 1 実施形態の回路構成について説明する。

【 0 0 1 5 】

< 回路構成・第 1 実施形態 >

図 1 は本発明の保護回路付きスイッチング電源回路の第 1 実施形態の概略の構成を示す回路図である。

図 1 において、1 次側整流回路 101 はダイオード 121 ~ 124 のブリッジ回路構成によって、入力端子 141、142 から入力する交流電力（交流電圧 A1）を全波整流してリップル（ripple）を含む直流電力を 1 次側直流端子 147 と 1 次側アース 145 の間に出力する。1 次側電解コンデンサ 102 は 1 次側直流端子 147 と 1 次側アース 145 の間に接続されていて、1 次側整流回路 101 の出力したリップルを含む直流電力を平滑化する。

40

なお、1 次側整流回路 101 と 1 次側電解コンデンサ 102 によって 1 次側整流平滑化回路 103 が構成されている。

【 0 0 1 6 】

トランス 104 は 1 次巻線 N1 と 2 次巻線 N2 と 3 次巻線 N3 を備えている。ここで 1 次巻線 N1 と 2 次巻線 N2 と 3 次巻線 N3 との巻数の比を N1 : N2 : N3 とする。この

50

とき、1次巻線N1の両端に加えられた交流電圧は、2次巻線N2の両端に概ね $N2/N1$ 倍の交流電圧として出力される。また、3次巻線N3の両端には2次巻線N2の両端の電圧の概ね $N3/N2$ 倍の交流電圧が出力される。

なお、1次巻線N1に関わる回路を1次側回路、2次巻線N2に関わる回路を2次側回路、3次巻線N3に関わる回路を3次側回路と、適宜、表記する。

【0017】

1次巻線N1の第1端子は、1次側直流端子147に接続され、もう一端の第2端子はスイッチング回路108を構成するN型MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) のドレインに接続され、N型MOSFETのソースは抵抗162を介して1次側アース145に接続されている。

10

【0018】

2次巻線N2の第1端子は、ダイオード125のアノードに接続され、ダイオード125のカソードは、2次側直流出力端子143に接続されている。2次巻線N2の第2端子はアース側の2次側直流出力端子144に接続されている。また、2次側電解コンデンサ105は2次側直流出力端子143とアース側の2次側直流出力端子144の間に接続されている。

【0019】

ダイオード125は2次側整流回路(125)を構成していて、2次巻線N2に誘起される交流電力を整流する。2次側電解コンデンサ105はダイオード125の出力する整流されたリプルを含む直流電力を平滑化する。ダイオード125からなる2次側整流回路(125)と2次側電解コンデンサ105とによって、2次側整流平滑化回路106を構成している。この2次側整流平滑化回路106によって、2次側直流出力端子143と2次側アース146に接続された2次側直流出力端子144の間に直流電力(2次側直流出力電圧E2)を出力している。

20

【0020】

また前記したように、2次側直流出力端子144は2次側アース146に接続されている。1次側アース145と2次側アース146はともにアースであるが、直流的に絶縁されている。

【0021】

3次巻線N3の第1端子は、ダイオード126のアノードに接続され、3次巻線N3の第2端子は1次側アース145に接続されている。ダイオード126のカソードと1次側アース145の間に平滑コンデンサ127が接続されている。ダイオード126は3次側整流回路126を構成していて、3次巻線N3に誘起される交流電力を整流する。平滑コンデンサ127はダイオード126の出力する整流されたリプルを含む直流電力を平滑化する。ダイオード126からなる3次側整流回路(126)と平滑コンデンサ127とによって、3次側整流平滑化回路107を構成している。3次側整流平滑化回路107によって、3次巻線N3に誘起される交流電力から整流平滑化された直流電力を得ている。

30

【0022】

出力誤差検出回路110は2次側直流出力端子143、144の間に出力される直流電圧(2次側直流出力電圧E2)を抵抗131、132により分圧してその分圧された電圧とシャントレギュレータに内蔵される基準電圧との誤差(差分)を検出する回路である。出力誤差検出回路110は抵抗131、132、133、シャントレギュレータ134、また発光ダイオード138(LED)とフォトトランジスタ139(Photo Transistor)からなるフォトカプラ(Photo Coupler)137を備えて構成される。

40

【0023】

2次側直流出力電圧E2を抵抗131と抵抗132で分圧した電圧はシャントレギュレータ134のREF端子135に入力されている。シャントレギュレータ134のアノードは2次側アース146に接続され、シャントレギュレータ134のカソードは発光ダイオード138のカソードに接続されている。発光ダイオード138のアノードは抵抗133の第1端子に接続され、抵抗133の第2端子は2次側直流出力端子143に接続され

50

ている。

【0024】

また、発光ダイオード138は、発光した光の出力をフォトランジスタ139のベースに入力している。フォトランジスタ139のエミッタは1次側アース145に接続され、コレクタは出力誤差検出回路110の出力端子となっている。

なお、発光ダイオード138とフォトランジスタ139からなるフォトカプラ137を用いるのは、1次側アース145と2次側アース146を直流的に絶縁する必要があるため、それぞれのアースで使用している回路間は、直接電気信号で受け渡しできないので、光信号に変換して受け渡しするためである。

【0025】

以上の構成において、2次側直流出力電圧E2が、基準電圧の $(R1 + R2) / R2$ 倍の電圧と比較して高いか低いかを判定している。

2次側直流出力電圧E2が高い場合には、シャントレギュレータ134はオン(ON)して発光ダイオード138に電流が流れ、発光ダイオード138が発光して光信号を出力し、フォトランジスタ139はそれを受光(ON状態)する。

【0026】

また、2次側直流出力電圧E2が低い場合には、シャントレギュレータ134はオフ(OFF)して発光ダイオード138に電流が流れない。したがって、発光ダイオード138が発光しないのでフォトランジスタ139はオフ(OFF状態)する。

【0027】

以上のフォトランジスタ139のオンオフ(ON・OFF)の検出信号が、フォトランジスタ139のコレクタ、つまり出力誤差検出回路110の出力端子からパルス幅制御回路(PWM)109の制御用の入力端子154に送られる。

なお、出力誤差検出回路を用いたのは2次側直流出力電圧E2の安定化のためであって、後記する2次側電解コンデンサ105の劣化を検知するために用いている訳ではない。

【0028】

パルス幅制御回路109の電源は、スイッチング電源回路の起動時には抵抗160を経由して152から供給されるが、電源起動後には3次側整流平滑化回路107の出力を経由して152から供給される。また、パルス幅制御回路109の出力端子151はスイッチング回路108であるN型MOSFETのゲート(ゲート入力端子)に接続されていて、N型MOSFETのオンオフを制御している。

なお、パルス幅制御回路109の出力端子151から出力される駆動信号波形のパルス幅は可変するように制御されている。

以上の構成により、既存のスイッチング電源回路は基本的に構成されている。

【0029】

図1において、1次側電解コンデンサ劣化検出回路111、2次側電解コンデンサ劣化検出回路112、停止信号発生回路113は本実施形態の特徴である保護機能に関する回路であるが、スイッチング電源回路としての基本的機能には直接的には関与していないので後記する。次にまず、既存のスイッチング電源回路の基本的な動作について先に述べる。

【0030】

<スイッチング電源回路の概略の動作・第1実施形態>

前記したように、1次側整流平滑化回路103により交流電力から整流平滑化された直流電力はトランス104の1次巻線N1とスイッチング回路108であるN型MOSFETの直列回路の両端に加えられる。N型MOSFETのゲートは抵抗161を経由して、パルス幅制御回路109の出力端子151に接続され、オンオフ制御されている。

【0031】

したがって、パルス幅制御回路109の出力する駆動信号によって、トランス104の1次巻線N1には電流が流れたり流れなくなったりする。これは1次側電解コンデンサに蓄積されている直流電力から断続的に電流が流れたり流れなくなったりするので、直流が

10

20

30

40

50

ら交流を生成していることに相当する。生成された交流成分はトランス 104 の 1 次巻線 N1 から 2 次巻線 N2 へ誘起され伝播する。このトランス 104 の 2 次側に誘起された交流電力を 2 次側整流平滑化回路 106 で再び直流電力に変換し、2 次側直流出力端子 143、144 の間に 2 次側直流出力電圧 E2 の直流電力を生成する。

【0032】

この 2 次側直流出力電圧 E2 は、出力誤差検出回路 110 のシャントレギュレータ 134 に内蔵される基準電圧と分圧抵抗 R1、R2 によって分圧された電圧より高いか低いかを比較し、その結果を出力誤差検出回路 110 の出力信号として、パルス幅制御回路 109 に送り、前記したようにパルス幅制御回路 109 は出力誤差検出回路 110 の出力信号を反映してパルス幅を変化させ、スイッチング回路 108 のオンオフ時間を制御することにより、2 次側直流出力電圧 E2 を調整して、設定された電圧に保つ。

10

【0033】

図 2 はスイッチング回路 108 のオンオフによるトランス 104 の 1 次巻線 N1 に電流が流れたり流れなくなったりした結果、2 次側直流出力電圧 E2 の変化する様子を示した概略の特性の模式図である。なお、変化する様子を示したものであって、2 次側直流出力電圧 E2 の値や制御信号の波形は必ずしも実態に対応するものではない。

【0034】

図 2 において、(b) はオンオフする制御波形 212 が High の区間 212H と Low の区間 212L が等しい場合であって、このとき 2 次側直流出力電圧 E2 の平均的な値は平均値 210 である。

20

図 2 において、(a) はオンオフする制御波形 211 が High の区間 211H が Low の区間 211L より長い場合であって、このとき 2 次側直流出力電圧 E2 の平均的な値は平均値 221 となり、前記した High の区間 212H と Low の区間 212L が等しい場合の平均値 210 よりも高くなる。

図 2 において、(c) はオンオフする制御波形 213 が High の区間 213H が Low の区間 213L より短い場合であって、このとき 2 次側直流出力電圧 E2 の平均的な値は平均値 223 となり、前記した High の区間 212H と Low の区間 212L が等しい場合の平均値 210 よりも低くなる。

【0035】

このように、スイッチング回路 108 のオンオフによるトランス 104 の 1 次巻線 N1 に電流が流れる時間（パルス幅）を制御することによって、2 次側直流出力電圧 E2 が変わる。

30

以上のように制御することによって、既存のスイッチング電源装置は、設定された電圧に 2 次側直流出力電圧 E2 を保っている。

【0036】

< スイッチング電源回路の保護回路・第 1 実施形態 >

次に、スイッチング電源回路の保護回路について述べる。まず、保護回路が必要となる原因であるスイッチング電源回路に用いる電解コンデンサについて述べる。

【0037】

電解コンデンサについて、第 1 実施形態

40

スイッチング電源回路（装置）は、前記したように、1 次側整流平滑化回路 103 と 2 次側整流平滑化回路 106 に平滑用コンデンサとしてそれぞれ 1 次側電解コンデンサ 102 と 2 次側電解コンデンサ 105 が搭載されている。これらの電解コンデンサは劣化が進むと等価直列抵抗（ESR：Equivalent Series Resistance）の増大と、静電容量の低下が起こる。

【0038】

電解コンデンサにおいて、等価直列抵抗（R）の増大が起こり、かつ電流（i）を流すとジュール熱（ $i^2 R$ ）により電解コンデンサ自身が高熱となることや、内部圧力の上昇により爆発することがある。

また、電解コンデンサにおける静電容量の低下はスイッチング電源回路（装置）の出力

50

特性の低下や、他部品の異常発熱を引き起こすこともある。

したがって、前記したように、電解コンデンサの劣化が限度に達した場合は、その劣化を検知して対策をとる必要がある。

【 0 0 3 9 】

保護回路の概要・第 1 実施形態

以上により、図 1 において、1 次側電解コンデンサ 1 0 2 の劣化を検知する 1 次側電解コンデンサ劣化検知回路 (D e t 1) 1 1 1 と 2 次側電解コンデンサ 1 0 5 の劣化を検知する 2 次側電解コンデンサ劣化検知回路 (D e t 2) 1 1 2 が備えられている。

また、停止信号発生回路 1 1 3 は、1 次側電解コンデンサ劣化検知回路 1 1 1 もしくは 2 次側電解コンデンサ劣化検知回路 1 1 2 の劣化検知信号により、前記停止信号発生回路 1 1 3 の出力がスイッチング回路 1 0 8 の N 型 M O S F E T のゲートに入力されることによってパルス幅制御回路 1 0 9 から出力される駆動信号が禁止され、スイッチング電源回路の動作を停止する。

【 0 0 4 0 】

これによって、1 次側電解コンデンサ 1 0 2 と 2 次側電解コンデンサ 1 0 5 に流れるリップル電流を少なくする。以上によって、1 次側電解コンデンサ 1 0 2 もしくは 2 次側電解コンデンサ 1 0 5 自身の発熱や爆発、及びその周辺部品への影響を未然に防止する。

【 0 0 4 1 】

1 次側電解コンデンサ劣化検知回路・第 1 実施形態

次に、1 次側電解コンデンサ劣化検知回路 1 1 1 の具体的な回路構成について述べる。

図 3 は 1 次側電解コンデンサ劣化検知回路 1 1 1 の構成を示す回路図である。

図 3 において、コンデンサ 3 1 0 の第 1 端子は、1 次側電解コンデンサ劣化検知回路 1 1 1 としての入力端子 3 2 1 に接続されている。コンデンサ 3 1 0 の第 2 端子と抵抗 (R 1 1) 3 1 1 の第 1 端子が接続されている。抵抗 3 1 1 の第 2 端子と 1 次側アース 1 4 5 の間に抵抗 (R 1 2) 3 1 2 が接続されている。ダイオード 3 1 3 のアノードは 1 次側アース 1 4 5 に接続され、カソードは抵抗 3 1 1 の第 2 端子に接続されている。ツェナーダイオード (Zener diode) 3 1 4 のカソードは抵抗 3 1 1 の第 2 端子に接続されている。ツェナーダイオード 3 1 4 のアノードは、1 次側電解コンデンサ劣化検知回路 1 1 1 としての出力端子 3 2 2 に接続されている。

【 0 0 4 2 】

コンデンサ 3 1 0 によって直流分をカットし、抵抗 3 1 1、抵抗 3 1 2 によって電圧を適正な値に分圧し、入力端子 3 2 1 から入力する信号のリップル (交流成分) を分割点 3 2 3 において検出する。

また、ダイオード 3 1 3 により信号のマイナス成分を除去し、プラス成分のみを取り出す。

また、ツェナーダイオード 3 1 4 は前述のように検出した信号のリップルが一定の電圧 (ツェナー電圧、降伏電圧) を超した場合にオン (O N、アバランシェ降伏) して 1 次側電解コンデンサ劣化検知回路 1 1 1 としての出力端子 3 2 2 からトリガー信号を停止信号発生回路 1 1 3 (図 1) に出力する。

【 0 0 4 3 】

なお、1 次側電解コンデンサ劣化検知回路 1 1 1 としての入力端子 3 2 1 には 1 次側直流端子 1 4 7 に接続されていて、1 次側電解コンデンサ 1 0 2 のリップル電圧から 1 次側電解コンデンサ 1 0 2 の劣化の状態を検知している。これは 1 次側電解コンデンサ 1 0 2 が劣化して等価直列抵抗の増大や静電容量の減少が発生すると 1 次側直流端子 1 4 7 にてリップル電圧が大きくなるからである。

【 0 0 4 4 】

また、抵抗 (R 1 1) 3 1 1、抵抗 (R 1 2) 3 1 2 の抵抗比 (R 1 1 / R 1 2) を変えることにより、分割点 3 2 3 の電圧 (電位) を変えて、ツェナーダイオード 3 1 4 に加わる電圧が調整できる。ツェナーダイオード 3 1 4 のツェナー電圧特性の選択は制約があるので、ツェナーダイオード 3 1 4 を選択した後に、このツェナーダイオード 3 1 4 の特

10

20

30

40

50

性に適切な電圧が加わるように前記の抵抗比 (R_{11} / R_{12}) を調整すればよい。

【0045】

2次側電解コンデンサ劣化検知回路・第1実施形態

次に、2次側電解コンデンサ劣化検知回路112の具体的な回路構成について述べる。

図4は2次側電解コンデンサ劣化検知回路112の回路図であり、ツェナーダイオード414から構成されている。ツェナーダイオード414のカソードは、2次側電解コンデンサ劣化検知回路112の入力端子421に接続されていて、また、この入力端子421は3次側整流平滑化回路107の出力端子152に接続されている。また、ツェナーダイオード414のアノードは、2次側電解コンデンサ劣化検知回路112の出力端子422に接続されている。

10

【0046】

3次側整流平滑化回路107はトランス104の3次巻線N3の誘起する交流電力を入力しており、3次巻線N3は2次巻線N2の交流電力から誘起されている。したがって、2次側電解コンデンサ105が劣化して等価直列抵抗が増大すると、2次側電解コンデンサ105の両端に発生する電圧も増大し、2次巻線N2から3次巻線N3に伝播され、3次側整流平滑化回路107の出力も電圧が高くなる。この電圧が2次側電解コンデンサ105の劣化にともない増大し、所定の電圧を超した場合にツェナーダイオード414はオンして、2次側電解コンデンサ劣化検知回路112としての出力端子422からトリガー信号を停止信号発生回路113(図1)に出力する。

【0047】

なお、2次側電解コンデンサ劣化検知回路112が1次側電解コンデンサ劣化検知回路111と比較して、素子数の少ない簡単な回路である主な理由は、トランスの特性を利用しているからである。

20

これは、3次側整流平滑化回路107の出力で2次側電解コンデンサ105の劣化を検知する場合の大きな長所であり、コストと設置スペースの低減につながる理由でもある。

【0048】

なお、2次側電解コンデンサ105の劣化を検知するにあたって、引用文献1にみられるようなトランジスタを用いたリプル電圧検出回路やフォトカプラを用いていないので、より低コスト化および省スペース化が図れる。

【0049】

停止信号発生回路・第1実施形態

次に、停止信号発生回路113の具体的な回路構成について述べる。図5は停止信号発生回路113の構成を示す回路図である。

図5において、サイリスタ(Thyristor)501のカソードは1次側アース145に接続され、アノードとゲートはそれぞれ停止信号発生回路113の出力端子532と入力端子531に接続されている。

抵抗511は停止信号発生回路113の入力端子531と1次側アース145の間に接続されている。

なお、回路の安定動作(ノイズによる誤動作防止)のために、コンデンサ512を停止信号発生回路113の入力端子531と1次側アース145の間に接続する場合もある。

30

40

【0050】

抵抗511は入力端子531のバイアス電圧を設定している。

停止信号発生回路113の入力端子531は、1次側電解コンデンサ劣化検知回路111の出力端子322と2次側電解コンデンサ劣化検知回路112の出力端子422とに接続されている。そのため1次側電解コンデンサ劣化検知回路111、または2次側電解コンデンサ劣化検知回路112から劣化検知信号であるトリガー信号があると、サイリスタ501がオンする。その結果、停止信号発生回路113の出力端子532は概ね1次側アース145と同電位となる。

【0051】

停止信号発生回路113の出力端子532は、図1におけるスイッチング回路108で

50

あるN型MOSFETのゲートに接続されている。トリガー信号により出力端子532が概ね1次側アース145と同電位となると、N型MOSFETのゲートを1次側アース145の電位に固定して、N型MOSFETをオフ状態にする。N型MOSFETがオフ状態になることによって、1次巻線N1には電流が流れなくなり、2次巻線N2にも電流が流れなくなる。つまり、スイッチング電源回路は動作を停止する。

【0052】

保護回路の動作・第1実施形態

以上において、個々の回路構成と、部分的な動作について述べたが全体としての動作の概略を、前記した内容と一部重複するが、以下に述べる。

スイッチング電源装置は、1次側回路、2次側回路にそれぞれ平滑用コンデンサである1次側電解コンデンサ102と2次側電解コンデンサ105が搭載されている。

1次側電解コンデンサ102の劣化を検知する手段として、1次側電解コンデンサ劣化検知回路111があり、また2次側電解コンデンサ105の劣化を検知する手段として、2次側電解コンデンサ劣化検知回路112がある。

【0053】

1次側電解コンデンサ102が劣化すると静電容量の減少や等価直列抵抗(ESR)の増大が発生し、結果として、1次側電解コンデンサ102にかかるリプル電圧が増大する。また、2次側電解コンデンサ105が劣化すると、静電容量の減少や等価直列抵抗(ESR)の増大が発生し、結果として、2次側電解コンデンサ105の両端にかかる電圧が増大する。そこで、そのリプル電圧や端子電圧がある設定電圧を超過したことを、1次側電解コンデンサ劣化検知回路111もしくは2次側電解コンデンサ劣化検知回路112で検知し、トリガー信号を停止信号発生回路113に送る。停止信号発生回路113は前記トリガー信号を受けて、パルス幅制御回路109の出力端子151からの駆動信号を禁止、つまりスイッチング回路108であるN型MOSFETのゲートを概ね1次側アース145と同電位とする。

【0054】

これによりスイッチング回路108のスイッチング動作が停止し、スイッチング電源回路(装置)の動作が停止する、とともに出力も停止する。スイッチング電源回路の動作が停止するので1次側電解コンデンサ102と2次側電解コンデンサ105には電流が流れなくなり、ジュール熱の発生が止まり、したがって、電解コンデンサの発熱と内部圧力の上昇が回避されることと他の部品の異常発熱も回避されることで、スイッチング電源回路は保護される。

【0055】

第1実施形態の補足

なお、図1において、スイッチング電源回路には前記したように、出力誤差検出回路110が備えられていて、2次側直流出力電圧E2は設定された電圧を保つように制御されている。したがって、1次側電解コンデンサ102もしくは2次側電解コンデンサ105の若干の劣化や、交流電源の入力電圧A1の変動、直流負荷の変動、またはその他の要素の変化、変動があったとしても2次側直流出力電圧E2は所定の電圧を保っている。

ただし、1次側電解コンデンサ102もしくは2次側電解コンデンサ105が限度を超えて劣化を起こすと、1次側電解コンデンサ劣化検知回路111もしくは2次側電解コンデンサ劣化検知回路112が異常を検知する。

【0056】

(第2実施形態)

次に、本発明の第2実施形態について述べる。

<回路構成・第2実施形態>

図6に本発明の第2実施形態の概略の回路構成を示す。

図6の回路構成は、第1実施形態の回路構成を示した図1を基にしているので、ほぼ同一の回路である。異なる点は停止信号発生回路113の出力信号が、図1ではスイッチング回路108のN型MOSFETのゲートに接続されているのに対し、図6ではパルス幅

制御回路 109 の電源端子である 3 次側整流平滑化回路 107 の出力端子 152 に接続されていることである。

他の回路構成は図 6 と図 1 は同一であるので説明は省略する。

【0057】

< 回路動作・第 2 実施形態 >

図 6 において、1 次側電解コンデンサ劣化検知回路 111 もしくは 2 次側電解コンデンサ劣化検知回路 112 が、1 次側電解コンデンサ 102 もしくは 2 次側電解コンデンサ 105 の劣化を検知して、停止信号発生回路 113 の出力信号が概ね 1 次側アース 145 と同電位となると、パルス幅制御回路 109 の電源端子である 3 次側整流平滑化回路 107 の出力端子 152 も概ね 1 次側アース 145 と同電位となる。するとパルス幅制御回路 109 は電源が事実上、供給されなくなるので動作を停止し、出力端子 151 からスイッチング回路 108 である N 型 MOSFET のゲートへの駆動信号の供給を止める。この結果、スイッチング電源回路の動作が停止するので 1 次側電解コンデンサ 102 と 2 次側電解コンデンサ 105 には電流が流れなくなり、ジュール熱の発生が止まり、したがって、電解コンデンサの発熱と内部圧力の上昇が回避されることと他の部品の異常発熱も回避されることでスイッチング電源回路は保護される。

10

【0058】

(第 3 実施形態)

次に、本発明の第 3 実施形態について述べる。

< 回路構成・第 3 実施形態 >

20

図 7 に本発明の第 3 実施形態の概略の回路構成を示す。

図 7 の回路構成は、第 1 実施形態の回路構成を示した図 1 を基にしているもので、ほぼ同一の回路である。異なる点は停止信号発生回路 113 の出力信号が、図 1 ではスイッチング回路 108 の N 型 MOSFET のゲートに接続されているのに対し、図 7 ではパルス幅制御回路 109 の出力信号の供給を制御する制御端子 153 に接続されていることである。

他の回路構成は図 7 と図 1 は同一であるので説明は省略する。

【0059】

< 回路動作・第 3 実施形態 >

図 7 において、1 次側電解コンデンサ劣化検知回路 111 もしくは 2 次側電解コンデンサ劣化検知回路 112 が、1 次側電解コンデンサ 102 もしくは 2 次側電解コンデンサ 105 の劣化を検知して、停止信号発生回路 113 の出力信号が概ね 1 次側アース 145 と同電位となると、パルス幅制御回路 109 の制御端子 153 は概ね 1 次側アース 145 と同電位となる。するとパルス幅制御回路 109 は、出力端子 151 からの駆動信号の供給を停止する。

30

【0060】

この結果、スイッチング回路 108 である N 型 MOSFET のゲートには駆動信号の供給が停止され、概ね 1 次側アース 145 の電位に固定される。すると、スイッチング電源回路の動作が停止するので、1 次側電解コンデンサ 102 と 2 次側電解コンデンサ 105 には電流が流れなくなり、ジュール熱の発生が止まり、したがって、電解コンデンサの発熱と内部圧力の上昇が回避されることと他の部品の異常発熱も回避されることでスイッチング電源回路は保護される。

40

【0061】

(その他の実施形態)

図 3 において、1 次側電解コンデンサ劣化検知回路 111 が抵抗 311 と抵抗 312 を備えた回路を示したが、1 次側回路の直流電圧の設定によっては、どちらか一方の抵抗、もしくは両方の抵抗を削除することが可能となる場合もある。

【0062】

また、図 3、図 4、図 5 において、それぞれ 1 次側電解コンデンサ劣化検知回路 111、2 次側電解コンデンサ劣化検知回路 112、停止信号発生回路 113 の回路例を示した

50

が、これらの回路は一例にすぎない。同様の機能を持つ別の回路構成を用いてもよい。

また、これらの回路（１１１、１１２、１１３）をパルス幅制御回路１０９と一体化して集積回路化することで、全体として、占有面積（体積）、回路素子数をコンパクト化してもよい。

【００６３】

また、図１において、スイッチング回路１０８はＮ型ＭＯＳＦＥＴを用いた例を示したが、パルス幅制御回路１０９の出力端子１５１から出力される駆動信号波形の極性を変えれば、Ｐ型ＭＯＳＦＥＴを用いてもよい。

また、ＭＯＳＦＥＴに限定されず、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲートバイポーラトランジスタ）を用いてもよい。

10

【００６４】

また、１次側電解コンデンサ１０２、２次側電解コンデンサ１０５に温度ヒューズを密着させ、電解コンデンサの劣化にともなう温度上昇を温度ヒューズで検知し、温度ヒューズがオフすることによって、パルス幅制御回路１０９の駆動信号を停止し、スイッチング電源回路（装置）を保護してもよい。

【００６５】

また、電源投入時の１次側電解コンデンサ劣化検知回路１１１による１次側電解コンデンサ１０２の劣化の誤検出を防止する誤検知防止回路８０１（図８）を１次側整流回路１０１と１次側電解コンデンサ１０２との間に挿入してもよい。

前述したように１次側電解コンデンサ劣化検知回路１１１は、１次側電解コンデンサ１０２の両端に発生するリップル電圧が所定の基準電圧以上となったときに、１次側電解コンデンサ１０２が劣化したと判定して、パルス幅制御回路１０９によるスイッチング回路１０８の動作を停止する。しかしながら、検出したいリップル電圧の周波数と、電源投入時の１次側電解コンデンサ１０２の端子電圧の立ち上がり時間（の逆数）を周波数に換算した値とは近似しており、電源投入時のタイミングによっては、１次側電解コンデンサ劣化検知回路１１１が誤検知してスイッチング回路１０８の動作を止めてしまう可能性がある。したがって、スイッチング電源回路が正常に動作しない可能性がある。

20

誤検知防止回路８０１は、この電源投入時の誤検知を防止するものである。

次に、この誤検知防止回路８０１を図８と図９とを参照して説明する。

【００６６】

30

誤検知防止回路

図８は、本発明の第１実施形態の１次側整流回路１０１と１次側電解コンデンサ１０２との間に誤検知防止回路８０１を挿入した構成を示す回路図である。

図９は、誤検知防止回路８０１の詳細な構成例を示す回路図である。

図９において、抵抗（第１抵抗）８２１は、１次側整流回路１０１のダイオード１２３（図８）とダイオード１２４（図８）のそれぞれのカソードの接続点である第１直流出力端子（以下、第１直流出力端子と称す）と、１次側直流端子１４７との間に接続されている。抵抗（第２抵抗）８２２の一端は１次側整流回路１０１の第１直流出力端子に接続され、他端はコンデンサ８３１の一端に接続されている。コンデンサ８３１の他端は１次側アース１４５に接続されている。抵抗（第３抵抗）８２３はコンデンサ８３１に並列に接続されている。

40

なお、１次側整流回路１０１のダイオード１２１（図８）とダイオード１２２（図８）のそれぞれのアノードの接続点である第２直流出力端子（以下、第２直流出力端子と称す）は、１次側アース１４５に接続されている。

【００６７】

サイリスタ８１１のアノードは、１次側整流回路１０１の第１直流出力端子に接続され、カソードは１次側直流端子１４７に接続されている。また、サイリスタ８１１のゲートは、直列に接続された抵抗８２２とコンデンサ８３１との接続点に接続されている。

また、１次側電解コンデンサ１０２は図８、図９にも示したように、１次側直流端子１４７と１次側アース１４５との間に接続されている。なお、１次側アース１４５は１次側

50

整流回路 101 の第 2 直流出力端子に接続されている。

また、図 9 において 1 次側整流回路 101 は、図 8 における 1 次側整流回路 101 のダイオードブリッジを簡略化して表記している。

【0068】

前記したように、1 次側整流回路 101 の第 1 直流出力端子と 1 次側電解コンデンサ 102 との間には、電源投入直後の立ち上がり時間をゆっくりとするために抵抗 821 が直列に挿入されている。

電源投入直後において、1 次側電解コンデンサ 102 の両端の電圧は、抵抗 821 と 1 次側電解コンデンサ 102 との電流経路によって上昇し、抵抗 821 と 1 次側電解コンデンサ 102 によって定まる時定数により、立ち上がる。なお、この時定数は、1 次側電解コンデンサ 102 が劣化したときに両端に発生するリップル電圧の周波数の逆数よりも十分に大きな値に設定する。

10

また、電源投入直後において、サイリスタ 811 のゲート電圧も、抵抗 822 と抵抗 823 とコンデンサ 831 とによって定まる時定数によってゆっくりと立ち上がる。電源投入直後は、コンデンサ 831 には電荷がほとんど蓄積されていないので等価インピーダンスは抵抗 823 より十分に小さく、電流経路としては、抵抗 823 よりもコンデンサ 831 が支配的であるため、サイリスタ 811 のゲート電圧は 0 (1 次側アース 145 の電位) から抵抗 822 とコンデンサ 831 とによって定まる時定数でゆっくりと立ち上がる。したがって、電源投入直後、サイリスタ 811 はオフしている。

【0069】

20

電源投入後から、抵抗 821 とコンデンサ 102 とによって定まる時定数に比較して十分に時間が経過すると、1 次側電解コンデンサ 102 の両端の電圧は、スイッチング電源回路を動作させるには十分な電圧に達する。しかしながら、抵抗 821 が 1 次側整流回路 101 と 1 次側電解コンデンサ 102 との間に存在しているので、スイッチング電源回路を動作させる電流を十分に流すには障害となる、もしくは大きなエネルギー損失源となる。

電源投入後から、コンデンサ 831 に電荷が蓄積されるにつれ、コンデンサ 831 の等価インピーダンスが増加し、サイリスタ 811 のゲート電圧は抵抗 822 と抵抗 823 とコンデンサ 831 とによって定まる時定数で上昇して、やがてトリガー電圧に達するとサイリスタ 811 はオンする。

30

オンしたサイリスタ 811 の内部抵抗の抵抗値は、抵抗 821 の抵抗値に比較して非常に小さく、かつ抵抗 821 に並列に接続されているので、1 次側整流回路 101 から 1 次側電解コンデンサ 102 あるいは 1 次側直流端子 147 に流れる電流は、サイリスタ 811 を経由するようになる。

【0070】

また、オンしたサイリスタ 811 の内部抵抗は十分に小さいので、誤検知防止回路 801 を備えたことによるエネルギー損失は非常に小さい。

また、コンデンサ 831 に電荷が十分に蓄積されると、等価インピーダンスが高くなりすぎてサイリスタ 811 のゲート電圧が不安定となりかねないことと、電源を遮断したときにコンデンサ 831 に蓄積された電荷を除くために、抵抗 823 をコンデンサ 831 に並列に接続している。なお、コンデンサ 831 に電荷が十分に蓄積された場合においては、サイリスタ 811 のゲート電圧は、1 次側整流回路 101 の第 1 直流出力端子と直流出力端子間の電圧が抵抗 822 と抵抗 823 によって分圧された電圧となる。

40

以上の構成の誤検知防止回路 801 を備えることにより、電源投入時の 1 次側電解コンデンサ劣化検知回路 111 の誤検知によるスイッチング電源回路の誤動作を防止できる

【0071】

なお、図 9 に示した誤検知防止回路 801 は、回路構成の一例にすぎない。

例えば、抵抗 823 を除いてもほぼ同様の回路動作をする。

また、サイリスタ 811 の代わりに MOSFET (Metal Oxide Semiconductor Field Effect Transistor) や IGBT (Insulated Gate Bipolar Transistor) を用いて構成し

50

てもよい。

また、図 8 に示した回路構成は、図 1 の第 1 実施形態に対して、誤検知防止回路 8 0 1 を挿入したものであるが、図 6 の第 2 実施形態や図 7 の第 3 実施形態に対しても、誤検知防止回路 8 0 1 を同様に挿入しても、同じような効果がある。

【 0 0 7 2 】

(本願発明、実施形態の補足)

以上、本実施形態の保護機能付きスイッチング電源回路は、1 次側回路と 2 次側回路における平滑回路の電解コンデンサの劣化を検知し、自動的にスイッチング電源回路の動作を停止することにより、電解コンデンサの劣化からの破損事故を未然に回避する機能を備えている。

10

とりわけ、2 次側電解コンデンサ 1 0 5 の劣化を 3 次側整流平滑化回路 1 0 7 の出力電圧からツェナーダイオード 4 1 4 によって検知する方法と回路により、2 次側電解コンデンサ劣化検知回路、および回路構成は先行技術文献に挙げた開示技術と比較して、大幅に削減でき、回路素子数と素子、配線の占有面積 (体積) のコンパクト化ができて、コストも低減できるという大きな効果がある。

また、本実施形態の前記した方法と回路は、既存のスイッチング電源回路を変更すること無しに簡単な回路素子を付加するだけで実現するという特徴がある。

【 符号の説明 】

【 0 0 7 3 】

- 1 0 1 1 次側整流回路
- 1 0 2 1 次側電解コンデンサ
- 1 0 3 1 次側整流平滑化回路
- 1 0 4 トランス
- 1 0 5 2 次側電解コンデンサ
- 1 0 6 2 次側整流平滑化回路
- 1 0 7 3 次側整流平滑化回路
- 1 0 8 スwitching回路
- 1 0 9 パルス幅制御回路 (P W M)
- 1 1 0 出力誤差検出回路
- 1 1 1 1 次側電解コンデンサ劣化検知回路 (D e t 1)
- 1 1 2 2 次側電解コンデンサ劣化検知回路 (D e t 2)
- 1 1 3 停止信号発生回路
- 1 2 1、1 2 2、1 2 3、1 2 4 ダイオード
- 1 2 5 ダイオード、2 次側整流回路
- 1 2 6 ダイオード、3 次側整流回路
- 1 2 7 平滑コンデンサ
- 1 3 1 抵抗 (R 1)
- 1 3 2 抵抗 (R 2)
- 1 3 3、1 6 0、1 6 1、1 6 2、5 1 1 抵抗
- 1 3 4 ショントレギュレータ
- 1 3 5 ショントレギュレータ R E F 端子
- 1 3 7 フォトカプラ
- 1 3 8 発光ダイオード
- 1 3 9 フォトトランジスタ
- 1 4 1、1 4 2 交流電源端子
- 1 4 3、1 4 4 2 次側直流出力端子
- 1 4 5 1 次側アース
- 1 4 6 2 次側アース
- 1 4 7 1 次側直流端子
- 1 5 1 出力端子

20

30

40


50

- | | |
|-------------------|------------------|
| 1 5 2 | 3 次側整流平滑化回路の出力端子 |
| 1 5 3 | 制御端子 |
| 1 5 4 | 制御用の入力端子 |
| 3 1 0、5 1 2、8 3 1 | コンデンサ |
| 3 1 1 | 抵抗 (R 1 1) |
| 3 1 2 | 抵抗 (R 1 2) |
| 3 1 3 | ダイオード |
| 3 1 4、4 1 4 | ツェナーダイオード |
| 3 2 1、4 2 1、5 3 1 | 入力端子 |
| 3 2 2、4 2 2、5 3 2 | 出力端子 |
| 3 2 3 | 分割点 |
| 5 0 1、8 1 1 | サイリスタ |
| 8 0 1 | 誤検知防止回路 |
| 8 2 1 | 抵抗 (第 1 抵抗) |
| 8 2 2 | 抵抗 (第 2 抵抗) |
| 8 2 3 | 抵抗 (第 3 抵抗) |
| A 1 | 交流電圧、入力電圧 |
| E 2 | 2 次側直流出力電圧 |
| N 1 | 1 次巻線、1 次巻線数 |
| N 2 | 2 次巻線、2 次巻線数 |
| N 3 | 3 次巻線、3 次巻線数 |


10

20


【圖 1】



【圖 2】




【図 3】




【図 4】




【図 5】




【図 7】




【図 6】



【図 8】



【図 9】



フロントページの続き

(72)発明者 松田 和博

石川県金沢市桜田町3丁目10番地 株式会社アイ・オー・データ機器内

(72)発明者 大塚 克一郎

石川県金沢市桜田町3丁目10番地 株式会社アイ・オー・データ機器内

審査官 今井 貞雄

(56)参考文献 国際公開第2005/088819(WO, A1)

特開平08-248086(JP, A)

特開2000-032747(JP, A)

(58)調査した分野(Int.Cl., DB名)

H02M 3/28

H02H 7/00

H02J 1/00