

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4480997号  
(P4480997)

(45) 発行日 平成22年6月16日 (2010. 6. 16)

(24) 登録日 平成22年3月26日 (2010. 3. 26)

(51) Int. Cl.

F I

G 0 6 F 7/38 (2006. 01)  
 G 0 6 F 7/496 (2006. 01)  
 G 0 6 F 9/305 (2006. 01)  
 G 0 6 F 9/315 (2006. 01)

G O 6 F 7/38 B  
 G O 6 F 7/496  
 G O 6 F 9/30 3 4 O A  
 G O 6 F 9/30 3 4 O D

請求項の数 4 (全 32 頁)

(21) 出願番号 特願2003-425711 (P2003-425711)  
 (22) 出願日 平成15年12月22日 (2003. 12. 22)  
 (65) 公開番号 特開2005-25718 (P2005-25718A)  
 (43) 公開日 平成17年1月27日 (2005. 1. 27)  
 審査請求日 平成18年12月13日 (2006. 12. 13)  
 (31) 優先権主張番号 610833  
 (32) 優先日 平成15年6月30日 (2003. 6. 30)  
 (33) 優先権主張国 米国 (US)

前置審査

(73) 特許権者 593096712  
 インテル コーポレーション  
 アメリカ合衆国 95052 カリフォル  
 ニア州 サンタ クララ ミッション カ  
 レッジ ブールバード 2200  
 (74) 代理人 100070150  
 弁理士 伊東 忠彦  
 (74) 代理人 100091214  
 弁理士 大貫 進介  
 (74) 代理人 100107766  
 弁理士 伊東 忠重  
 (72) 発明者 ジェイムズ シー アベル  
 アメリカ合衆国 アリゾナ州 85048  
 フェニックス イースト ロックレッジ  
 ロード 2310

最終頁に続く

(54) 【発明の名称】 S I M D 整数乗算上位丸めシフト

(57) 【特許請求の範囲】

【請求項 1】

乗算上位丸めシフト処理を実行するためのコンピュータにより実現される方法であって、

当該方法は、L 個のデータ要素の第 1 セットを有する第 1 レジスタにおける第 1 オペラ  
 ンドと、L 個のデータ要素の第 2 セットを有する第 2 レジスタにおける第 2 オペラントと  
 を特定する単一命令に応答して、  
 マイクロプロセッサが、

各ペアが、前記L個のデータ要素の第 1 セットからの第 1 データ要素と、前記L個のデー  
 タ要素の第 2 セットの対応するデータ要素位置からの第 2 データ要素とを有するL個のデー  
 タ要素ペアを掛け合わせ、L個の積のセットを生成するステップと、

前記L個の積のそれぞれを右に 1 4 ビットシフトし、L個のシフトされた値を 1 8 ビット  
 長となるように生成するステップと、

前記L個のシフトされた値のそれぞれの最下位ビット位置に “ 1 ” を付加することによ  
 って、前記L個のシフトされた値のそれぞれを丸め処理し、L個の丸められた値を生成する  
 ステップと、

前記L個の丸められた値のそれぞれを右に 1 ビットだけスケーリングし、L個のスケーリ  
 ングされた値のセットを生成するステップと、

L個の切り捨てられた値を取得するため、前記L個のスケーリングされた値から最下位の  
 1 6 ビットを選択することによって、前記L個のスケーリングされた値のそれぞれを切り

10

20

捨て処理し、L個の切り捨てられた値を生成するステップと、

前記単一命令の最終結果として、前記L個の切り捨てられた値を前記単一命令により示される宛先レジスタに格納するステップと、

を実行することによって前記単一命令を実行することからなり、

各切り捨て処理された値は、そのデータ要素のペアに対応するデータ要素位置に格納されることを特徴とする方法。

【請求項2】

単一命令を受け付け、該単一命令に回答して、マイクロプロセッサのハードウェア実行ユニットに2つのオペランドに対してPacked乗算上位丸めシフト処理を実行させるステップと、

10

前記マイクロプロセッサのハードウェア実行ユニットにおいて前記単一命令を実行し、切り捨て処理された結果のセットを生成するステップと、

Packedデータ要素として宛先レジスタに前記切り捨て処理された結果のセットを格納するステップと、

から構成される方法であって、

前記Packed乗算上位丸めシフト処理は、

Packedデータ要素の第1セットの各データ要素と、Packedデータ要素の第2セットの対応するデータ要素とを乗算し、積のセットを生成し、

前記積のセットのそれぞれを右に14ビットシフトし、その後に丸め処理して、18ビット長となるように結果のセットを生成し、

20

前記結果のそれぞれから複数のビットを選択し、切り捨て処理された結果のセットを生成することから構成され、

前記単一命令は、

前記Packed乗算上位丸めシフト処理に関する情報を提供するため、前記Packed乗算上位丸めシフト処理に対する前記切り捨てられた結果のセットが、前記結果のセットの上位ビット又は下位ビットから構成されるか示すオペコードを指定する第1フィールドと、

前記Packedデータ要素の第1セットを有する第1オペランドに対して、第1ソースアドレスを指定する第2フィールドと、

前記Packedデータ要素の第2セットを有する第2オペランドに対して、第2ソースアドレスを指定する第3フィールドと、

30

から構成されるフォーマットを有することを特徴とする方法。

【請求項3】

単一命令に回答してPacked乗算丸めシフト処理を実行するマイクロプロセッサのハードウェア実行ユニットから構成される装置であって、

前記ハードウェア実行ユニットは、前記単一命令に回答して、

Packedデータ要素の第1セットの各データ要素と、Packedデータ要素の第2セットの対応するデータ要素とを乗算し、積のセットを生成し、

シフトされた値のそれぞれの最下位ビット位置に“1”を付加することによって、前記積のセットのそれぞれを丸め処理し、結果のセットを生成し、

前記結果のセットのそれぞれを右に14ビットシフトし、18ビット長となるように結果の中間セットを生成し、

40

前記結果の中間セットのそれぞれから複数のビットを選択し、切り捨てられた結果のセットを生成し、

最終結果として前記切り捨てられた結果のセットを格納し、

前記単一命令は、

前記Packed乗算丸めシフト処理に関する情報を提供するため、前記Packed乗算上位丸めシフト処理に対する前記切り捨てられた結果のセットが、前記結果のセットの上位ビット又は下位ビットから構成されるか示すオペコードを指定する第1フィールドと、

前記Packedデータ要素の第1セットを有する第1オペランドに対して、第1ソースアドレスを指定する第2フィールドと、

50

前記Packedデータ要素の第2セットを有する第2オペランドに対して、第2ソースアドレスを指定する第3フィールドと、  
から構成されるフォーマットを有することを特徴とする装置。

【請求項4】

第1命令を格納するメモリと、  
前記メモリから前記第1命令をフェッチするプロセッサと、  
から構成されるシステムであって、  
前記プロセッサは、前記第1命令の実行に応答して、  
Packedデータ要素の第1セットの各データ要素と、Packedデータ要素の第2セットの対応するデータ要素とを乗算し、積のセットを生成し、  
シフトされた値のそれぞれの最下位ビット位置に“1”を付加することによって、前記積のセットのそれぞれを丸め処理し、一時的結果のセットを生成し、  
前記一時的結果のセットのそれぞれをスケールリングし、スケールリングされた一時的結果のセットを生成し、  
前記スケールリングされた一時的結果のそれぞれから複数のビットを選択し、切り捨て処理された結果のセットを生成し、  
最終結果として前記切り捨て処理された結果のセットを格納し、  
前記第1命令は、

前記Packed乗算丸めシフト処理に関する情報であって、符号付き整数のPacked乗算丸めシフト処理を示す情報を提供するオペコードであって、前記切り捨てられた結果のセットのそれぞれの上位ビットを選択するためのオペコードを指定する第1フィールドと、

前記Packedデータ要素の第1セットを有する第1オペランドに対して、第1ソースアドレスを指定する第2フィールドと、

前記Packedデータ要素の第2セットを有する第2オペランドに対して、第2ソースアドレスを指定する第3フィールドと、  
から構成されるフォーマットを有することを特徴とするシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、数学的演算を実行する処理装置、関連ソフトウェア及びソフトウェアシーケンスの技術分野に関する。

【背景技術】

【0002】

今日の社会において、コンピュータシステムはますます広く普及しつつある。コンピュータ処理能力は、広い範囲の分野における労働者の効率性と生産性を高めてきた。コンピュータの購入及び所持コストが遞減するにつれ、より多くの消費者が最新のより高速なマシンを利用することが可能になった。さらに、多くの人々がノートブックコンピュータの利用をその利用に関する柔軟性により享受している。モバイルコンピュータにより、ユーザはオフィスから外出したり、あるいは出先でも、データを携帯し作業を行うことが容易にできる。このような場面は、マーケティングスタッフ、企業の役員、学生においてさえもよく見られるものである。

【0003】

プロセッサ技術の進歩に伴い、先端的なプロセッサを備えたマシン上で実行するための新たなソフトウェアコードが生成される。一般に、ユーザは、使用しているソフトウェアのタイプに関わらず、コンピュータからより高いパフォーマンスを期待及び要求する。ここで、プロセッサ内部において実行されている命令及び処理タイプにより生じる可能性のある1つの問題がある。すなわち、あるタイプの処理には処理の複雑さ及び/あるいは必要とされる回路の種類に基づき、その完了に多くの時間を要するものもある。このようなことから、プロセッサ内部での複雑な処理を実行する方法を最適化するという動機付けが生じる。

10

20

30

40

50

## 【 0 0 0 4 】

メディアアプリケーションは、数十年もの間、マイクロプロセッサの発達を促進してきた。実際、近年における計算機の性能向上の多くはメディアアプリケーションにより促進されてきたものである。娯楽性を高めた教育及び通信目的のため、重大な進歩は企業部門において見出されてきたが、上記のような性能の向上は主として消費者部門において起こってきたものである。にもかかわらず、これからのメディアアプリケーションには、さらに高い計算能力が要求されるであろう。この結果、将来のパーソナルコンピュータ（PC）では、使い安さだけでなくより充実したオーディオビジュアル機能を実現されるであろう。さらに、より重要なものとしては計算機と通信の融合であろう。

## 【 0 0 0 5 】

10

従って、現在の計算機においては、コンテンツとして総称される音声及び映像データの再生だけでなく画像の表示も、ますます一般的なアプリケーションとなりつつある。フィルタリング及び畳み込み処理は、画像、音声及び映像データのようなコンテンツデータに対し最もよく実行される処理である。これらの処理は大きな計算量を要することから、例えば、単一命令多重データ（SIMD）レジスタのような様々なデータ記憶装置を利用することにより、効率的な実行を行うための高いレベルでのデータ並列処理が提供されている。

## 【 発明の開示 】

## 【 発明が解決しようとする課題 】

## 【 0 0 0 6 】

20

既存のアーキテクチャの多くは不必要なデータタイプの変更を必要とし、それによって、命令スループットの減少を招き、算術演算のためのデータ順序付けに要するクロックサイクル数を著しく増加させてしまう。

## 【 0 0 0 7 】

本発明は、このような問題点に鑑み、Packed乗算上位丸めシフト処理を実行するための方法、装置、システム及びマシーンによる読み出し可能な媒体を提供することを目的とする。

## 【 課題を解決するための手段 】

## 【 0 0 0 8 】

上記課題を解決するために、本発明による方法は、L個のデータ要素の第1セットを有する第1オペランドを受信するステップと、L個のデータ要素の第2セットを有する第2オペランドを受信するステップと、各自がL個のデータ要素の前記第1セットからの第1データ要素とL個のデータ要素の前記第2セットの対応するデータ要素位置からの第2データ要素とを有するL個のデータ要素のペアを掛け合わせ、L個の積のセットを生成するステップと、前記L個の積のそれぞれを丸め処理し、L個の丸められた値を生成するステップと、前記L個の丸められた値のそれぞれをスケールリングし、L個のスケールリングされた値を生成するステップと、宛先への格納のため、前記L個のスケールリングされた値のそれぞれを、そのデータ要素のペアに対応するデータ要素位置に格納されるよう切り捨て処理するステップからなることを特徴とする。

30

## 【 0 0 0 9 】

40

上記課題を解決するために、本発明による方法は、Packedデータ要素の第1セットの各データ要素とPackedデータ要素の第2セットの対応するデータ要素を掛け合わせ、積のセットを生成するステップと、前記積のセットのそれぞれを丸めシフトし、結果のセットを生成するステップと、前記結果のセットのそれぞれから複数のビットを選択し、切り捨てられた結果のセットを生成するステップからなるPacked乗算丸めシフト処理を2つのオペランドに実行する命令を受信するステップと、前記命令を実行し、Packedデータ要素として宛先レジスタに格納するために前記切り捨てられた結果のセットを生成するステップからなる方法であって、前記命令は、前記Packed乗算丸めシフト処理についての情報を提供するオペコードを特定する第1フィールド、前記Packedデータ要素の第1セットを有する第1オペランドのための第1ソースアドレスを特

50

定する第2フィールド、前記Packedデータ要素の第2セットを有する第2オペランドのための第2ソースアドレスを特定する第3フィールドからなるフォーマットを有することを特徴とする。

【0010】

上記課題を解決するために、本発明による装置は、Packed乗算丸めシフト処理を実行するための少なくとも1つの命令を含む命令セットの1つ以上の命令を実行する実行ユニットからなる装置であって、前記実行ユニットは、前記Packed乗算丸めシフト処理を実行する前記少なくとも1つの命令に応答して、Packedデータ要素の第1セットの各データ要素とPackedデータ要素の第2セットの対応するデータ要素を掛け合わせ、積のセットを生成し、前記積のセットのそれぞれを丸めシフト処理し、結果のセットを生成し、前記結果のそれぞれから複数のビットを選択し、切り捨てられた結果のセットを生成し、前記少なくとも1つの命令は、前記Packed乗算丸めシフト処理についての情報を提供するためのオペコードを特定する第1フィールドと、前記Packedデータ要素の第1セットを有する第1オペランドのための第1ソースアドレスを特定する第2フィールドと、前記Packedデータ要素の第2セットを有する第2オペランドのための第2ソースアドレスを特定する第3フィールドからなるフォーマットを有することを特徴とする。

10

【0011】

上記課題を解決するために、本発明によるシステムは、データ及び命令を格納するメモリと、バスを介し前記メモリに接続され、乗算丸めシフト命令に응答して、乗算丸めシフト処理を実行するプロセッサからなるシステムであって、前記プロセッサは、前記メモリから前記乗算丸めシフト命令を受信するバスユニットと、前記バスユニットに接続され、前記乗算丸めシフト命令を実行する実行ユニットから構成され、前記乗算丸めシフト命令は前記実行ユニットに、Packedデータ要素の第1セットの各データ要素とPackedデータ要素の第2セットの対応するデータ要素を掛け合わせるにより積のセットを生成させて、前記積のセットのそれぞれを丸めシフト処理することにより結果のセットを生成させて、及び前記結果のそれぞれから複数のビットを選択することにより切り捨てられた結果のセットを生成させることを特徴とする。

20

【0012】

上記課題を解決するために、本発明によるマシーン読み出し可能な媒体は、プログラムを格納するマシーン読み出し可能な媒体であって、マシーンにより実行可能な前記プログラムは、L個のデータ要素の第1セットを有する第1オペランドを受信するステップと、L個のデータ要素の第2セットを有する第2オペランドを受信するステップと、各自がL個のデータ要素の前記第1セットからの第1データ要素とL個のデータ要素の前記第2セットの対応するデータ要素位置からの第2データ要素とを有するL個のペアを掛け合わせ、L個の積のセットを生成するステップと、前記L個の積のそれぞれを丸め処理し、L個の丸められた値を生成するステップと、前記L個の丸められた値のそれぞれをスケーリングし、L個のスケーリングされた値を生成するステップと、宛先への格納のため、前記L個のスケーリングされた値のそれぞれを、そのデータ要素のペアに対応するデータ要素位置に格納されるよう切り捨て処理するステップからなる方法を実行することを特徴とする。

30

40

【発明の効果】

【0013】

以上のように、本発明によれば、Packed乗算上位丸めシフト処理を実行するための方法、装置、システム及びマシーンによる読み出し可能な媒体が得られる。

【発明を実施するための最良の形態】

【0014】

以下、本発明の実施の形態について図面に基づいて説明する。ここで、本発明は添付される図面に制限されるものではない。また図面中、同一の参照記号は同一の要素を示している。

50

## 【 0 0 1 5 】

以下の説明はSIMD整数乗算丸めシフト処理の実施例を説明する。以下の説明において、本発明のより完全なる理解を提供するために、プロセッサタイプ、マイクロアーキテクチャ状態、イベント、実施可能な機構などのような具体的詳細が与えられる。しかしながら、本発明はこのような具体的詳細以外でも実践可能であるということは当業者には認識されるであろう。さらに、周知の構成及び回路などは、本発明を不必要に不明瞭にしないよう詳細には示されていない。

## 【 0 0 1 6 】

以下の実施例はプロセッサに関し説明されるが、他の実施例では、他のタイプの集積回路及び論理装置に適用することもできる。本発明の同様なテクニック及び教示は、より高いパイプラインスループット及び性能を享受しうる他のタイプの回路あるいは半導体デバイスに容易に適用することができる。本発明の教示は、データ操作を実行する任意のプロセッサあるいはマシンに適用可能である。しかしながら、本発明は、256ビット、128ビット、64ビット、32ビットあるいは16ビットデータ処理を実行するプロセッサあるいはマシンに限定されるものでなく、Packedデータに対する操作が必要とされる任意のプロセッサ及びマシンに適用することができる。

## 【 0 0 1 7 】

以下の記述では、説明のため、本発明の完全な理解を提供するため様々な具体的詳細が与えられる。本発明の実践に対し、これら具体的詳細が必ずしも必要でないということは当業者には認識されるであろう。また、周知の電気構造及び回路は、本発明を不必要に不明瞭にしないよう詳細には与えられていない。さらに、以下の説明は実施例を与えるものであり、添付される図面は例示のため様々な実施例を示している。しかしながら、これらの実施例は限定のためのものと解釈されるべきでない。これらの実施例は、本発明のすべての可能な実現を包括的に列挙するものでなく、単に本発明の一例を提供することを目的としている。

## 【 0 0 1 8 】

以下の実施例は実行ユニットや論理回路に関する命令処理や配置を説明するが、本発明の他の実施例はソフトウェアにより達成可能である。一実施例において、本発明による方法は、マシン実行可能な命令により実現される。これらの命令により、プログラム可能な汎用あるいは特定用途向けプロセッサが本発明の各ステップを実行する。本発明に従う処理を実行するコンピュータ（あるいは他の電子装置）をプログラムするのに利用される命令を格納したマシンまたはコンピュータによる読み出し可能な媒体を含むコンピュータプログラムプロダクトまたはソフトウェアとして本発明は提供される。あるいは、本発明の各ステップは、これらのステップを実行する配線論理を含む特定のハードウェア要素により実行されてもよいし、あるいはプログラムされたコンピュータ構成要素及びカスタムハードウェア構成要素による任意の組み合わせにより実行されてもよい。このようなソフトウェアはシステム内のメモリに格納することが可能である。同じように、そのようなコードはネットワークを介し、あるいは他のコンピュータ読み出し可能な媒体により配信可能である。

## 【 0 0 1 9 】

従って、マシン読み出し可能な媒体は、以下に限定されるものではないが、フロッピーディスク（登録商標）、光ディスク、CD（Compact Disc）、CD-ROM（CD Read-Only Memory）、光磁気ディスク、ROM（Read-Only Memory）、RAM（Random Access Memory）、EPROM（Erasable Programmable Read-Only Memory）、EEPROM（Electrically Erasable Programmable Read-Only Memory）、磁気あるいは光カード、フラッシュメモリ、インターネット上の送信、電子、光、音響あるいは他の搬送信号（例えば、搬送波、赤外線信号、デジタル信号など）などのマシン（例えば、コンピュータ）により読み出し可能な形態での情報の格納及び送信のための任意の機構が含まれる。従って、コ

10

20

30

40

50

コンピュータ読み出し可能な媒体には、マシン（例えば、コンピュータ）による読み出し可能な形態により電子的命令あるいは情報の格納または送信に適した任意のタイプのメディア／マシン読み出し可能な媒体が含まれる。さらに、本発明はまた、コンピュータプログラムプロダクトとしてダウンロード可能であってもよい。その場合、プログラムはリモートコンピュータ（例えば、サーバ）からリクエストコンピュータ（例えば、クライアント）に転送される。プログラムの転送は、電子、光、音響あるいは搬送波で実現される他の形態のデータ信号、あるいは通信リンク（例えば、モデム、ネットワーク接続など）を介した他の伝搬媒体により実行されてもよい。

#### 【 0 0 2 0 】

設計は、制作からシミュレーションそして製造と様々な段階を経ているかもしれない。設計を表すデータは様々な方法で当該設計を表しているかもしれない。まず、シミュレーションにおいて有益なように、ハードウェア記述言語や他の機能記述言語を使ってハードウェアが表現される。さらに、論理及び／あるいはトランジスタゲートによる回路レベルのモデルが設計処理のある段階において生成される。さらに、ある段階では、大部分の設計がハードウェアモデルの様々な装置の物理的配置を表すデータレベルに達する。従来の半導体製造技術が利用される場合、ハードウェアモデルを表すデータは、集積回路の生成に利用されるマスクのマスクレイヤに関する様々な特徴の有無を特定するデータであるかもしれない。任意の設計表現において、このデータは任意の形態のマシン読み出し可能な媒体に格納することができる。このような情報の送信のため生成あるいは変調される光または電気波、メモリ、ディスクのような磁気または光記憶装置などは、マシン読み出し可能な媒体である。これらの媒体の何れもが設計やソフトウェア情報を「搬送」または「表現」することができる。コードや設計を示し搬送する電気搬送波が送信されるとき、電気信号のコピー、バッファリングあるいは再送が実行される程度まで新たなコピーが行われる。従って、通信プロバイダやネットワークプロバイダは本発明のテクニックを実現するもの（搬送波）のコピーを行える。

#### 【 0 0 2 1 】

今日のプロセッサでは、様々なコード及び命令の処理及び実行に多くの実行ユニットが利用されている。命令の中には即座に完了するものがある一方、膨大なクロックサイクルを要する命令もあるので、必ずしもすべての命令が等しく生成されとは限らない。命令のスループットが速くなるほど、プロセッサの全体的なパフォーマンスはより向上する。従ってできる限り多くの命令を高速に実行させることが望ましい。しかしながら、より大きな複雑さを有し、より多くの実行時間及びプロセッサリソースを要する命令もある。例えば、浮動小数点命令、ロード／ストア処理、データ転送などが挙げられる。

#### 【 0 0 2 2 】

ますます多くのコンピュータシステムがインターネットやマルチメディアアプリケーションにおいて利用されるに従い、追加的なプロセッササポートがこれまで導入されてきた。例えば、単一命令多重データ（SIMD）整数／浮動小数点命令やストリーミングSIMDエクステンション（SSE）は、特定のプログラムタスクの実行に要する全体の命令数を減少させる命令である。これらの命令は、複数のデータ要素に対し並列処理を行うことにより、ソフトウェアパフォーマンスの高速化を可能にする。これにより、映像、音声、及び画像／フォトリソ処理を含む広範なアプリケーションにおいてパフォーマンスの向上を達成することが可能となる。通常、マイクロプロセッサや類似の論理回路におけるSIMD命令の実現には多くの発行が伴う。さらに、SIMD処理の複雑さはしばしば、正確なデータ処理及び操作のための追加的回路の必要性を生じさせる。

#### 【 0 0 2 3 】

2の補数表記（two's-complement notation）は符号付きの数を表現する効果的な方法である。2の補数の最上位ビットがその符号を表し、残りのビットがその大きさを表す。固定小数点数の計算はオーバーフローを引き起こすことなく整数プロセッサにおける乗算を可能にする。小数計算は、掛け算でのオーバーフローに関する問題がない場合、デジタル信号処理プログラミングにとって大いに有益なものである。

2つの16ビット数の乗算には結果のため32ビットが必要であり、2つの16ビット固定小数点数を乗じることにより生成される32ビットの結果は最小エラーの導入により16ビットに丸められる。16ビット整数の変換は、当該整数の小数値を32768により除することである。一実施例では、2つの小数を掛け合わせるにより生じる積の上位16ビットが着目される。しかしながら、結果の上位16ビットが期待される小数の結果の半分である。この積が結果に2を乗じるため左方向にシフトされる必要がある。これにより最終的な正しい積が得られる。小数演算はまた乗数及び被乗数の符号拡張を要する。

#### 【0024】

左方向へのシフトの必要性はまた、小数位置の配置として説明することができる。例えば、小数を掛け合わせるとき、小数点は無視され、最後に置かれる。この小数点は、乗数と被乗数の小数点の右側の合計桁数がそれらの積の小数点の右側の桁数に等しくなるよう配置される。同様に、小数演算のためのここでの「小数点」は最左（符号）ビットの右に位置し、この点の右には15ビット（桁）ある。しかしながら、ソースにおける小数点の右側には合計30ビットある。シフトがなければ、32ビットの結果における小数点の右側は31ビットとなるであろう。数を1ビットだけ左にシフトすることにより、小数点の右側のビット数を30に効果的に減らすことができる。

#### 【0025】

本発明の実施例は、固定点整数SIMD命令の精度を向上させることができる。固定点整数フォーマットは、固定点小数点数演算のものと類似している。一実施例の「1.15」の固定点フォーマットは、2進数点（binary point）が第14ビットと第15ビットの間に位置する符号付きの値を有する数を表す。ここでは、ビット位置は最右ビットから0からカウントされる。従って、最右または最下位ビットは第0ポジションとなる。そのすぐ左のビット位置が第1ビット、そして以下同様となる。この1.N数値フォーマットはしばしばデジタル信号処理（DSP）アプリケーションにおいて利用される。本発明による実施例はまた、丸め処理やシフト処理技術を通じさらなる精度の向上を提供する。本発明の実施例から得られるさらなる精度向上は、多くのアプリケーションのより容易なプログラミングに寄与する。さらに、このさらなる精度向上は、映像及び画像処理アプリケーションにおいてしばしば利用される離散コサイン変換（DCT）のようなアルゴリズムのより高速な実行を可能にする。

#### 【0026】

SIMD整数乗算上位丸めシフト命令（SIMD integer multiply high with round and shift instruction）のための1例となるアプリケーションは高品質の映像においてである。16ビットの結果を有する16×16ビット乗算は映像エンコーダ及びデコーダ、特に、逆DCT、DCT、量子化（Q）及び逆Qブロックにおいて非常によく利用される。乗算の精度は全体の画質に大きな影響がある。本発明の実施例によるパフォーマンス向上及び高速化は、逆DCT計算においてより大きな影響力を有する。DCT計算に加え、基本的に16ビットの乗算であるQ及び逆Q計算にも有益である。

#### 【0027】

一般に、コンピュータ産業では、8×8逆離散コサイン変換の実現のためIEEE規格1180-1990がよく利用されている。この規格はテレビ会議に関するものであるが、当該規格の一部は様々なMPEGフォーマットによるエンコーダ及びデコーダに適用されている。しかしながら、高いパフォーマンスを維持しながらIEEE1180-1990規格に準拠することは困難である。このトレードオフは、しばしば非準拠高パフォーマンスまたは準拠低パフォーマンスとなる。さらに、規格への符号化は、特に適切でないアルゴリズムが選ばれている場合には、時間のかかる繰り返しの処理である。

#### 【0028】

IEEE1180-1990規格に準拠は、乗数上位丸めシフト命令の実施例により容易になる。本発明によるSIMD整数乗算上位丸めシフト命令の実施例は、Packedデータ環境での入出力データ要素に同一の1.15データフォーマットを提供することが

10

20

30

40

50



できる。これにより、乗算上位丸めシフト処理の実施例を含む命令セットによるコード記述とプログラミングはより簡単化される。同じように、高レベル言語と関連するコンパイラのアクセス性もまた可能になる。映像、音声及び画像エンコーダ/デコーダ(コーデック)のパフォーマンス及び精度を向上させるために、開発者は整数乗算丸めシフトのような固定点SIMD命令の実施例により可能となる言語及びコンパイラを利用することができる。SIMD機能を備えた命令セットは、類似データの繰り返し処理において以前に必要とされた冗長なアルゴリズムの回避に役立つ。

#### 【0029】

一実現形態における乗算への各入力値は1.15フォーマットに従う。メモリを備えた乗算上位丸めシフト処理の一実施例において、2.16フォーマットを有する仮の18ビット値が、2つの16ビットデータ値の乗算による32ビットの積の上位ビットから生成される。この仮の18ビット値は、最下位ビットに「1」を加えることにより、精度のため丸められる。いくつかのテクニックではすべての下位ビットが単に破棄されるが、本発明の実施例による丸め処理は逆DC符号化のためのある許容可能な閾値にエラーが収まることを可能にする。この丸められた値は、さらなる精度のためと、所望の出力フォーマットを得るために、1ビットだけ左にシフトされる。1.15フォーマットを有する16ビットの結果が、丸められたシフトされた18ビット値から抽出される。仮の値に対し実行された丸め及びシフト処理は、32ビットの積の上位16ビットを単にとることにより、さらなる精度を有する2ビットを提供することができる。例えば、ここで説明される一般的な実施例では、丸め処理は、32ビットの積からの上位16ビットの抽出により、さらなる精度を有する1ビットを提供する。同じように、シフト処理は、丸められた積に対しさらなる精度を有する1ビットを提供する。これらの説明は16ビット長の整数値に関し実施例を説明しているが、他の実施例は任意のビット長のデータ値に適用することができる。

#### 【0030】

図1Aは、本発明の一実施例による乗算上位丸めシフト処理のための命令を実行する実行ユニットを含むプロセッサにより構成される一例となるコンピュータシステムのブロック図である。システム100は、ここで説明される実施例のような本発明によるデータ処理アルゴリズムを実行する論理を含む実行ユニットを利用するプロセッサ102のような構成要素を備える。システム100は、カリフォルニア州サンタクララのインテルコーポレーションより入手可能なPENTIUM(登録商標)III、PENTIUM(登録商標)4、Xeon(商標)、Itanium(登録商標)及び/またはXScale(商標)マイクロプロセッサに基づく処理システムにより代表される。しかしながら、(他のマイクロプロセッサ、エンジニアリング・ワークステーション、セットトップボックスなどを含む)他のシステムが利用されてもよい。一実施例では、サンプルシステム100は、ワシントン州レッドモンドのマイクロソフトコーポレーションから入手可能なあるバージョンのWINDOWS(登録商標)オペレーティングシステムを実行してもよい。しかしながら、(例えば、UNIX(登録商標)やLinuxのような)他のオペレーティングシステム、埋め込みソフトウェア及び/またはグラフィカルユーザインタフェースが使われてもよい。本発明は、ハードウェア回路とソフトウェアの特定の組み合わせに限定されるものではない。

#### 【0031】

本発明の他の実施例では、携帯装置や埋め込みアプリケーションのような他の装置において利用可能である。携帯装置の例として、携帯電話、インターネットプロトコル装置、デジタルカメラ、PDA(Personal Digital Assistant)、及び携帯型パーソナルコンピュータなどが含まれる。埋め込みアプリケーションには、マイクロコントローラ、デジタル信号プロセッサ(DSP)、システムオンチップ、ネットワークコンピュータ(NetPC)、セットトップボックス、ネットワークハブ、ワイドエリアネットワーク(WAN)スイッチ、あるいはいずれかまたは移動を実行する他のシステムなどが含まれる。さらに、マルチメディアアプリケーションの効率向上

のため、同時に複数のデータに対し処理する命令を可能にするよう実現されたアーキテクチャがある。データタイプやデータ量が増大するに従い、より効率的な方法によりデータを操作できるようコンピュータ及びそのプロセッサの性能を向上させねばならない。

#### 【0032】

図1Aは、本発明による丸め及びシフト命令によるSIMD整数乗算上位を含むアルゴリズムを処理する1つ以上の実行ユニット108を備えるプロセッサ102により構成されるコンピュータシステム100のブロック図である。例えば、プロセッサ102は、Packedデータオペランドに対するSIMD乗算上位処理をリクエストするプログラム命令を受信することができる。本実施例は単一のプロセッサデスクトップまたはサーバシステムに関して説明されるが、他の実施例がマルチプロセッサシステムに含まれてもよい。システム100はハブアーキテクチャの一例である。コンピュータシステム100は、データ信号を処理するプロセッサ102を備える。プロセッサ102は、複合命令セットコンピュータ(CISC)マイクロプロセッサ、縮小命令セットコンピュータ(RISC)マイクロプロセッサ、VLIW(Very Long Instruction Word)マクロプロセッサ、命令セットの組み合わせを実現するプロセッサ、あるいはデジタル信号プロセッサのような他のプロセッサ装置でありうる。プロセッサ102は、プロセッサ102とシステム100内の他の構成要素との間のデータ信号を送信することができるプロセッサバス110に接続される。システム100の構成要素は、当業者には周知のそのの既存の機能を実行する。

#### 【0033】

一実施例では、プロセッサ102はレベル1(L1)内部キャッシュメモリ104を含む。アーキテクチャに応じて、プロセッサ102は単一の内部キャッシュあるいは複数レベルの内部キャッシュを有する。また他の実施例では、キャッシュメモリはプロセッサ102の外部に設けられていてもよい。他の実施例ではまた、要求される実施形態に応じて、内部キャッシュと外部キャッシュの両方の組み合わせが含まれうる。レジスタファイル106は、様々なタイプのデータを整数レジスタ、浮動小数点レジスタ、ステータスレジスタ及び命令ポインタレジスタを含む様々なレジスタに格納することができる。

#### 【0034】

実行ユニット108は、整数及び浮動小数点処理を実行する論理を含み、プロセッサ102に設けられる。プロセッサ102はまた、あるマクロ命令のためのマイクロコードを格納するマイクロコード(ucode)ROMを備えていてもよい。本実施例では、実行ユニット108はPacked命令セット109を扱う論理を含んでいる。一実施例において、Packed命令セット109は、結果として得られる積の関連する上位部分を獲得するため、Packed乗算上位命令を含んでいる。汎用プロセッサ102の命令セットのPacked命令セット109を、命令を実行する関連回路と共に含めることにより、多くのマルチメディアアプリケーションにより利用される処理が、汎用プロセッサ102のPackedデータを使うことにより実行されてもよい。これにより、Packedデータに処理を実行するためのプロセッサのデータバスの全幅を使用することにより、多くのマルチメディアアプリケーションがより効率的に実行されうる。この結果、1つのデータ要素に1つ以上の処理を同時に実行するために、より小さいデータユニットをプロセッサのデータバスに送信する必要がなくなる。実行ユニット108の他の実施例はまた、マイクロコントローラ、埋め込みプロセッサ、グラフィックス装置、DSP及び他のタイプの論理回路において利用可能である。システム100はメモリ120を備える。メモリ120は、DRAM(Dynamic Random Access Memory)装置、SRAM(Static Random Access Memory)装置、フラッシュメモリ装置、あるいは他のメモリ装置であってもよい。メモリ120は、プロセッサ102により実行可能なデータ信号により表される命令及び/あるいはデータを格納することができる。

#### 【0035】

システム論理チップ116は、プロセッサバス110とメモリ120に接続される。例

10

20

30

40

50

示された実施例のシステム論理チップ116はメモリコントローラハブ(MCH)である。プロセッサ102は、プロセッサバス110を介しMCH116と通信することができる。MCH116は、命令及びデータの格納と、グラフィックスコマンド、データ及びテクスチャの格納のため、メモリ120への高帯域幅メモリバス118を与える。MCH116は、プロセッサ102、メモリ120及びシステム100の他の構成要素間においてデータ信号を導き、プロセッサバス110、メモリ120及びシステムI/O122間においてデータ信号をブリッジする。いくつかの実施例では、システム論理チップ116は、グラフィックスコントローラ112への接続のために、グラフィックスポートを備える。MCH116は、メモリインタフェース118を介しメモリ120に接続される。グラフィックスカード112は、AGP(Accelerated Graphics Port)インターコネク

10

#### 【0036】

システム100は、専用ハブインタフェースバス122を使って、MCH116をI/Oコントローラハブ(ICH)130に接続する。ICH130は、ローカルI/Oバスを介しいくつかのI/O装置への直接の接続を提供する。ローカルI/Oバスは、周辺装置をメモリ120、チップセット及びプロセッサ102に接続する高速I/Oバスである。いくつかの例は、音声コントローラ、ファームウェアハブ(フラッシュBIOS)128、無線送信機126、データ記憶装置124、ユーザ入力及びキーボードインタフェースを含む既存のI/Oコントローラ、USB(Universal Serial Bus)のようなシリアル拡張ポート、及びネットワークコントローラ134である。データ記憶装置124は、ハードディスクドライブ、フロッピーディスク(登録商標)ドライブ、CD-ROM装置、フラッシュメモリ装置、または他の大容量記憶装置から構成される。

20

#### 【0037】

システムの他の実施例では、Packed乗算上位命令を実行する実行ユニットはシステムオンチップと共に利用することができる。システムオンチップの一実施例は、プロセッサとメモリから構成される。そのようなシステムのためのメモリはフラッシュメモリである。フラッシュメモリは、プロセッサ及び他のシステム構成要素と同じチップ上に設けられる。さらに、メモリコントローラやグラフィックスコントローラのような他の論理ブロックがまた、システムオンチップ上に配置されうる。

30

#### 【0038】

図1Bは、本発明の原理を実現するデータ処理システム140の他の実施例を示す。データ処理システム140の一実施例は、(「www.intel.com」にて説明されるような)インテルXScale(商標)技術によるインテル(登録商標)パーソナルインターネットクライアントアーキテクチャ(PCA)アプリケーションプロセッサである。ここで説明される実施例は、発明の範囲から逸脱することなく他の処理システムと共に利用することができるということは、当業者には認識されるであろう。

#### 【0039】

コンピュータシステム140は、乗算上位丸めシフトを含むSIMD処理を実行することができる処理コア159を備える。一実施例において、処理コア159は、CISC、RISC、VLIWタイプアーキテクチャに限定されることなく任意のタイプのアーキテクチャの処理ユニットを表す。処理コア159はまた、1以上の処理技術における製造に適したものであってもよいし、十分詳細にマシン読み出し可能なメディアに表されることにより、処理コア159はこの製造の容易化に適したものであってもよい。

40

#### 【0040】

処理コア159は、実行ユニット142、レジスタファイルセット145、及びデコーダ144から構成される。処理コア159はまた、本発明の理解に必要な追加的な回路(図示せず)を含んでもよい。実行ユニット142は、処理コア159により受信された命令の実行に利用される。典型的なプロセッサ命令の認識に加えて、実行ユニット142はPackedデータフォーマットに対する処理の実行のため、Packed命令セッ

50

ト 1 4 3 における命令を認識することができる。P a c k e d 命令セット 1 4 3 は、データマージ処理をサポートする命令を含み、またさらに他の P a c k e d 命令を含んでいてもよい。実行ユニット 1 4 2 は内部バスによりレジスタファイル 1 4 5 に接続される。レジスタファイル 1 4 5 は、データを含む情報の格納のための処理コア 1 5 9 における記憶領域を表す。前述のように、P a c k e d データの格納に利用される記憶領域が何れであるかは重要ではないということは理解されるであろう。実行ユニット 1 4 2 はデコーダ 1 4 4 に接続される。デコーダ 1 4 4 は、処理コア 1 5 9 により受信された命令を制御信号及び/あるいはマイクロコード入力ポイントに復号するために利用される。これらの制御信号及び/あるいはマイクロコード入力ポイントに応答して、実行ユニット 1 4 2 は適切な処理を実行する。

10

#### 【 0 0 4 1 】

処理コア 1 5 9 は、以下に限定されるものではないが、例えば、S D R A M ( S y n c h r o n o u s D y n a m i c R a n d o m A c c e s s M e m o r y ) コントロール 1 4 6、S R A M ( S t a t i c R a n d o m A c c e s s M e m o r y ) コントロール 1 4 7、バーストフラッシュメモリインタフェース 1 4 8、P C M C I A ( P e r s o n a l C o m p u t e r M e m o r y C a r d I n t e r n a t i o n a l A s s o c i a t i o n ) / C F ( C o m p a c t F l a s h ) カードコントロール 1 4 9、液晶 ( L C D ) コントロール 1 5 0、D M A ( D i r e c t M e m o r y A c c e s s ) コントローラ 1 5 1、及び代替バスマスタインタフェース 1 5 2 を含む他の様々なシステム装置と通信するためのバス 1 4 1 に接続される。一実施例では、データ処理システム 1 4 0 はまた、I / O バス 1 5 3 を介し様々な I / O 装置と通信するための I / O ブリッジ 1 5 4 を備える。このような I / O 装置は、以下に限定されるものではないが、例えば、U A R T ( U n i v e r s a l A s y n c h r o n o u s R e c e i v e r / T r a n s m i t t e r ) 1 5 5、U S B 1 5 6、ブルートゥース無線 U A R T 1 5 7、及び I / O 拡張インタフェース 1 5 8 から構成されてもよい。

20

#### 【 0 0 4 2 】

データ処理システム 1 4 0 の一実施例は、モバイル、ネットワーク及び/あるいは無線通信のために、シフトマージ処理を含む S I M D 処理を実行することができる処理コア 1 5 9 を備える。処理コア 1 5 9 は、ウォルシュアダマール変換、高速フーリエ変換 ( F F T )、離散コサイン変換 ( D C T ) 及びそれら各自の逆変換などの離散変換と、色空間変換、映像符号化動き予測または映像復号化動き予測などの圧縮 / 解凍技術と、パルス符号変調 ( P C M ) のような変調 / 復調 ( M O D E M ) 機能とを含む様々な音声、映像、画像形成及び通信アルゴリズムによりプログラムされてもよい。

30

#### 【 0 0 4 3 】

図 1 C は、S I M D 乗算上位処理を実行することができるデータ処理システムの他の実施例を示す。他の実施例によると、データ処理システム 1 6 0 は、メインプロセッサ 1 6 6、S I M D コプロセッサ 1 6 1、キャッシュメモリ 1 6 7 及び入出力システム 1 6 8 を備える。入出力システム 1 6 8 は、選択的に無線インタフェース 1 6 9 に接続されてもよい。S I M D コプロセッサ 1 6 1 は、乗算上位を含む S I M D 処理を実行することができる。処理コア 1 7 0 は、1 つ以上の処理技術における製造に適したものであってよいし、十分詳細にマシーン読み出し可能なメディアに表すことにより、処理コア 1 7 0 はそれを含んだデータ処理システム 1 6 0 のすべてあるいは一部の製造を容易化するのに適したものであってもよい。

40

#### 【 0 0 4 4 】

一実施例において、S I M D コプロセッサ 1 6 1 は、実行ユニット 1 6 2 とレジスタファイルセット 1 6 4 から構成される。メインプロセッサ 1 6 5 の一実施例は、実行ユニット 1 6 2 による実行のため、S I M D P a c k e d 乗算上位命令を含む命令セット 1 6 3 の命令を認識するデコーダ 1 6 5 を備える。他の実施例では、S I M D コプロセッサ 1 6 1 はまた、命令セット 1 6 3 の命令を復号するデコーダ 1 6 5 B の少なくとも一部を備える。処理コア 1 7 0 はまた、本発明の理解に必要なでない追加的回路 ( 図示せず ) を含む。

50

## 【 0 0 4 5 】

動作中、メインプロセッサ 1 6 6 は、キャッシュメモリ 1 6 7 と入出力システム 1 6 8 との相互作用を含む一般的タイプのデータ処理動作を制御するデータ処理命令のストリームを実行する。S I M D コプロセッサ命令は、データ処理命令のストリームに埋め込まれる。メインプロセッサ 1 6 6 のデコーダ 1 6 5 は、装着された S I M D コプロセッサ 1 6 1 により実行されるべきタイプとしてこれらの S I M D コプロセッサ命令を発する。従って、メインプロセッサ 1 6 6 は、これらの S I M D コプロセッサ命令（あるいは S I M D コプロセッサ命令を表す制御信号）をコプロセッサバス 1 6 6 において発行し、そこから装着された S I M D コプロセッサにより受信される。この場合、S I M D コプロセッサ 1 6 1 は受信した S I M D コプロセッサ命令を受領及び実行する。

10

## 【 0 0 4 6 】

S I M D コプロセッサ命令による処理のため、データは無線インタフェース 1 6 9 を介し受信されてもよい。一例として、音声通信はデジタル信号の形式で受け取られ、当該音声信号を表すデジタル音声サンプルを再生成するため S I M D コプロセッサ命令により処理されてもよい。他の例として、圧縮された音声及び／または映像がデジタルビットストリーム形式で受信され、デジタル音声サンプル及び／または動き映像フレームを再生成するため S I M D コプロセッサ命令により処理されてもよい。一実施例において、処理コア 1 7 0、メインプロセッサ 1 6 6 及び S I M D コプロセッサ 1 6 1 は、実行ユニット 1 6 2、レジスタファイルセット 1 6 4 及びデコーダ 1 6 5 からなる単一の処理コア 1 7 0 に一体化され、S I M D 乗算上位命令を含む命令セット 1 6 3 の命令を認識する。

20

## 【 0 0 4 7 】

図 2 は、本発明による P a c k e d 整数乗算上位丸めシフト処理を実行する論理回路を有する一実施例のプロセッサ 2 0 0 のためのマイクロアーキテクチャのブロック図である。丸め及びシフト処理による S I M D 整数乗算上位処理はまた、P a c k e d 乗算上位丸めシフト処理（P M U L 上位）、または乗算上位処理と呼ばれるかもしれない。P a c k e d 乗算上位命令の一実施例において、当該命令により、2 つのメモリブロックからデータが抽出され、仮の結果を得るために各ブロックから対応するデータ要素を掛け合わせ、この仮の結果を丸めシフトし、結果として得るマージされたデータブロックにおける格納のため、この中間結果を各積の所望の上位部分に切り捨てる。S I M D 乗算上位命令はまた、P M U L H R S W あるいは P a c k e d 乗算上位丸めシフトと呼ばれる。本実施例では、マージ処理はまた、バイト、ワード、ダブルワード、クアドワードなどのサイズを有するデータ要素での処理を行うために実行される。ここでの説明は整数及び整数処理に関するものであるが、本発明の他の実施例は浮動小数点数及び浮動小数点処理で利用されてもよい。

30

## 【 0 0 4 8 】

イン・オーダーフロントエンド（i n - o r d e r   f r o n t   e n d ） 2 0 1 は、実行対象のマクロ命令をフェッチし、プロセッサパイプラインにおける後の利用のため当該命令を用意するプロセッサ 2 0 0 の一部である。本実施例のフロントエンド 2 0 1 は複数のユニットを備えている。命令プリフェッチャ 2 2 6 は、メモリからマクロ命令をフェッチし、命令デコーダ 2 2 8 に供給し、マシーンにより実行可能なマイクロ命令あるいはマイクロ処理（または、マイクロ o p あるいは u o p と呼ばれる）と呼ばれる要素に復号する。トレースキャッシュ 2 3 0 は、復号化された u o p を受け取り、実行のため u o p キュー 2 3 4 においてそれらが順序付けされたプログラムシーケンスあるいはトレースに分解する。トレースキャッシュ 2 3 0 が複雑なマクロ命令に直面すると、マイクロコード R O M 2 3 2 が当該処理の完了に必要な u o p を提供する。

40

## 【 0 0 4 9 】

多くのマクロ命令が 1 つのマイクロ o p に変換される一方、他のマクロ命令は完全な処理の完了のため複数のマイクロ o p を必要とする。一実施例では、マクロ命令の完了のため 4 より多くのマイクロ o p が必要な場合、デコーダ 2 2 8 はマイクロコード R O M 2 3 2 にアクセスし、マクロ命令を実行する。一実施例では、乗算上位丸めシフト命令が、命

50

令デコーダ 228 における処理のため少数のマイクロ op に復号される。他の実施例では、Packed 乗算上位丸めシフトアルゴリズムのための命令が、処理の完了に多数のマイクロ op が必要とされる場合、マイクロ ROM 232 に格納される。トレースキャッシュ 230 は、入力ポイント PLA (Programmable Logic Array) を参照し、マイクロコード ROM 232 におけるマージアルゴリズムのためのマイクロコードシーケンスを読み込むための正しいマイクロ命令ポインタを決定する。マイクロコード ROM 232 が現在のマクロ命令に対するマイクロ op の順序付けを完了すると、マシンのフロントエンド 201 はトレースキャッシュ 230 からマイクロ op の取り込みを再開する。

#### 【0050】

10

いくつかの SIMD 及び他のマルチメディアタイプの命令は複雑な命令とみなされる。浮動小数点に関する大部分の命令もまた複雑な命令である。さらに、命令デコーダ 228 が複雑なマクロ命令に直面すると、マイクロコード ROM 232 は当該マクロ命令のためのマイクロコードシーケンスを抽出するために、適当な位置でアクセスされる。このマクロ命令の実行に要する様々なマイクロ op が、適当な整数及び浮動小数点実行ユニットにおける実行のため、アウト・オブ・オーダー実行エンジン (out-of-order execution engine) 203 に通信される。

#### 【0051】

アウト・オブ・オーダー実行エンジン 203 では、実行のためのマイクロ命令が用意されている。アウト・オブ・オーダー実行論理は、マイクロ命令がパイプラインに入り、実行のためスケジューリングされるとき、パフォーマンスを最適化するためマイクロ命令のフローを平滑化及び順序調整をするための複数のバッファを有する。割り当てまたはアロケータ論理は、各 uop が実行に必要とするマシンバッファやリソースを割り当てる。レジスタリネーム論理は、レジスタファイルの入力の論理レジスタを改名する。割り当て論理はまた、メモリスケジューラ、高速スケジューラ 202、低速 / 通常浮動小数点スケジューラ 204、及びシンプル浮動小数点スケジューラ 206 の命令スケジューラの前に、メモリ処理及び非メモリ処理のための 2 つの uop キューの 1 つへの各 uop の入力を割り当てる。uop スケジューラ 202、204 及び 206 は、スケジューラの従属入力レジスタオペランドソースの準備状況と、uop が処理の遂行に必要とする実行リソースの利用可能状況に基づき、uop の実行準備がいつ整うかを判断する。本実施例の高速スケジューラ 202 がメインクロックサイクルの半サイクルごとにスケジューリングを行う一方、その他のスケジューラはメインプロセッサクロックサイクルあたり 1 回だけスケジューリングを行うことができる。スケジューラはディスパッチポートを調停して、実行のための uop をスケジューリングする。

20

30

#### 【0052】

レジスタファイル 208 と 210 は、スケジューラ 202、204 及び 206 と、実行ブロック 211 の実行ユニット 212、214、216、218、220、222 及び 224 との間に配置される。整数及び浮動小数点演算のためにそれぞれレジスタファイル 208 と 210 がある。本実施例のレジスタファイル 208 と 210 のそれぞれはまた、まだレジスタファイルに書き込まれていない終了結果を新しい従属 uop にバイパスあるいは転送するバイパスネットワークを含む。整数レジスタファイル 208 と浮動小数点レジスタファイル 210 はまた、互いにデータの通信を行うことができる。一実施例において、整数レジスタファイル 208 は 2 つのレジスタファイルに分割され、その一方は下位 32 ビットデータ用のレジスタファイルであり、もう一方は上位 32 ビットデータ用のレジスタファイルである。一実施例の浮動小数点レジスタファイルは 210 は、128 ビット幅の入力を有する。これは浮動小数点命令は典型的に、64 から 128 ビット幅のオペランドを有するからである。

40

#### 【0053】

実行ブロック 211 は、命令を実際に実行する実行ユニット 212、214、216、218、220、222 及び 224 を含む。この部分は、マイクロ命令が実行に必要とす

50

る整数及び浮動小数点データオペランド値を格納するレジスタファイル208と210を含む。本実施例のプロセッサ200は、アドレス生成ユニット(AGU)212、AGU214、高速ALU216、高速ALU218、低速ALU220、浮動小数点ALU222及び浮動小数点移動ユニット224からなる複数の実行ユニットから構成される。本実施例において、浮動小数点実行ブロック222と224は、浮動小数点処理、MMX処理、SIMD処理及びSSE処理を実行する。本実施例の浮動小数点ALU222は、割算、平方根及び剰余に関するマイクロopを実行するための64ビット単位浮動小数点割算器を有する。本発明の実施例では、浮動小数に関する任意の処理は浮動小数点ハードウェアで行われる。例えば、整数形式と浮動小数形式間の変換には、浮動小数点レジスタファイルが関与する。同じように、浮動小数割算処理は浮動小数点割算器において行われる。

10

#### 【0054】

他方、非浮動小数点数及び整数タイプは整数ハードウェアリソースにより処理される。単純かつ頻繁に使用されるALU演算は、高速ALU実行ユニット216と218において処理される。本実施例の高速ALU216と218は、半分のクロックサイクルの効果的な待ち時間により高速処理を実行することができる。一実施例では、大部分の複雑な整数演算は低速ALU220に渡される。低速ALU220は、乗算、シフト、フラグ論理及び分岐処理のような長い待ち時間を要するタイプの処理用の整数実行ハードウェアを含む。メモリロード/ストア処理は、AGU212と214により実行される。本実施例では、整数ALU216、218及び220は、64ビットデータオペランドに対する整数

20

#### 【0055】

オペランドを特定するマクロ命令の一部として利用されるオン・ボードプロセッサ記憶領域を参照するのに、ここでは「レジスタ」という単語が使われる。言い換えると、ここで呼ばれるレジスタとは、プロセッサ外部から(プログラマーの視点から)見ることができるものである。しかしながら、一実施例のレジスタは特定タイプの回路に限定されない。むしろ一実施例のレジスタはデータの格納及び提供、及びここで説明される機能の実行が可能であればよい。ここで述べられるレジスタは、例えば、専用物理レジスタ、レジスタリネーミングを利用することによる動的に割り当てられた物理レジスタ、専用物理レジスタと動的に割り当てられる物理レジスタとを組み合わせたものなどのような様々なテクニックを利用したプロセッサ内部の回路により実現することができる。一実施例では、整数レジスタは32ビット整数データを格納している。一実施例のレジスタファイルはまた、Packedデータのための8つのマルチメディアSIMDレジスタを含んでいる。以下の説明のため、レジスタは、カリフォルニア州サンタクララのインテルコーポレーションからのMMX技術が可能なマイクロプロセッサにおける64ビット幅MMX(商標)レジスタ(mmレジスタ)のようなPackedデータの保持が可能なデータレジスタであると解釈される。このようなMMXレジスタは、整数及び浮動小数点の両方の形式で利用可能であり、SIMDとSSE命令を伴うPackedデータ要素により動作可能である。同様に、SSE2技術に関する128ビット幅XMMレジスタもまた、そのようなPackedデータオペランドの保持に利用可能である。本実施例では、Packedデータと整数データの格納において、レジスタは2つのデータタイプ間での区別をする必要はない。

30

40

#### 【0056】

図3Aは、本発明の一実施例による128ビット幅のマルチメディアレジスタでの様々な符号付き及び符号なしPackedデータタイプ表現を示す。本実施例のPacked

50

バイトフォーマットは6つのP a c k e dバイトデータ要素を含んでいる。バイトは8ビットデータとして定義される。符号なしP a c k e dバイト表現302は、S I M Dレジスタへの符号なしP a c k e dバイトの格納を示している。各バイトデータ要素の情報が、第0バイトに対しては第7ビットから第0ビットに、第1バイトに対しては第15ビットから第8ビットに、第2バイトに対しては第23ビットから第16ビットに、最後に第15バイトに対しては第128ビットから第120ビットにそれぞれ格納される。従って、利用可能なすべてのビットがレジスタにおいて利用される。この格納配置により、プロセッサの記憶効率の向上がもたらされる。16のデータ要素がアクセスされると、1つの処理が16のデータ要素に対し並列に実行される。

#### 【0057】

符号付きP a c k e dバイト表現304は符号付きP a c k e dバイトの格納を示す。すべてのバイトデータ要素の第8ビットは符号標識である。本実施例のP a c k e dワードフォーマットは8つのP a c k e dワードデータ要素を含む。各P a c k e dワードは16ビットの情報を含んでいる。符号なしP a c k e dワード表現306は、第7ワードから第9ワードがS I M Dレジスタにどのように格納されているかを示している。符号付きP a c k e dワード表現308は符号なしP a c k e dワードイン・レジスタ表現306と同様である。ここで、各ワードデータ要素の第16ビットは符号標識である。P a c k e dダブルワードフォーマットは128ビット長であり、4つのP a c k e dダブルワードデータ要素を含んでいる。各P a c k e dダブルワード要素は30ビットの情報を含んでいる。符号なしP a c k e dダブルワード表現310は、ダブルワード要素がどのように格納されているかを示している。符号付きP a c k e dダブルワード表現312は符号なしP a c k e dダブルワードイン・レジスタ表現310と同様である。ここで、必要な符号ビットは各ダブルワードデータ要素の第32ビットである。P a c k e dクアドワードは128ビット長であり、2つのP a c k e dクアドワードデータ要素を含んでいる。

#### 【0058】

一般に、データ要素は、1つのレジスタあるいはメモリ領域に同じ長さの他のデータ要素と共に格納されるデータ部分である。S S E 2技術に関するP a c k e dデータシーケンスにおいて、X M Mレジスタに格納されるデータ要素数は、各データ要素のビット長により割られた128ビットである。同様に、M M X及びS S E技術に関するP a c k e dデータシーケンスでは、M M Xレジスタに格納されるデータ要素数は、各データ要素のビット長により割られた64ビットである。図3Aに示されたデータタイプは128ビット長であるが、本発明の実施例はまた64ビット幅あるいは他のサイズのオペランドにおいて動作可能である。

#### 【0059】

図3Bは、他のイン・レジスタデータ記憶フォーマットを示す。各P a c k e dデータは複数の独立データ要素を含みうる。P a c k e dハーフ341、P a c k e dシングル342及びP a c k e dダブル343の3つのP a c k e dデータフォーマットが示される。P a c k e dハーフ341、P a c k e dシングル342及びP a c k e dダブル343の一実施例は定点データ要素を含んでいる。他の実施例では、P a c k e dハーフ341、P a c k e dシングル342及びP a c k e dダブル343の1つ以上が浮動小数点データ要素を含みうる。P a c k e dハーフ341の他の実施例は、8つの16ビットデータ要素を含む128ビット長である。P a c k e dシングル342の一実施例は、128ビット長であり、4つの32ビットデータ要素を含む。P a c k e dダブル343の一実施例は、128ビット長であり、2つの64ビットデータ要素を含む。このようなP a c k e dデータフォーマットは、例えば、96ビット、160ビット、192ビット、224ビット、256ビットあるいはそれ以上の他のレジスタ長にさらに拡張することが可能であるということは理解されるであろう。

#### 【0060】

図3Cは、「[www.intel.com/design/litcentr](http://www.intel.com/design/litcentr)」を介し

10

20

30

40

50



インテルコーポレーションから利用可能な「IA-32 インテルアーキテクチャソフトウェア開発者のためのマニュアル 2」において説明されているタイプの処理符号化フォーマット（オペコード）に対応する 32 以上のビットを有する処理符号化フォーマットとレジスタ/メモリオペランドアドレッシングモードの一実施例を示す。丸めシフトによる乗算上位処理のタイプが、1 つ以上のフィールド 361 と 362 により符号化される。2 つまでのソースオペランド識別子 364 と 365 を含めて命令あたり 2 つまでのオペランドの位置が特定される。シフトマージ命令の一実施例において、宛先オペランド識別子 366 はソースオペランド識別子 364 と同一である。他の実施例においては、宛先オペランド識別子 366 はソースオペランド識別子 365 と同一である。従って、シフトマージ処理の実施例において、ソースオペランド識別子 364 と 365 により特定されるソースオペランドの 1 つが乗算上位丸めシフト処理の結果により上書きされる。シフトマージ命令の一実施例において、オペランド識別子 364 と 365 は、64 ビットソース及び宛先オペランドの特定に利用されうる。

#### 【0061】

図 3D は、40 ビット以上を有する他の処理符号化（オペコード）フォーマット 370 を示す。オペコードフォーマット 370 は、オペコードフォーマット 360 に対応し、選択的なプレフィックスバイト（prefix byte）378 から構成される。乗算上位丸めシフト処理のタイプが 1 つ以上のフィールド 378、371 及び 372 により符号化される。命令あたり 2 つまでのオペランド位置がソースオペランド識別子 374 と 375、及びプレフィックスバイト 378 により特定される。Packed 乗算上位丸めシフトの一実施例において、128 ビットソース及び宛先オペランドの特定にプレフィックスバイト 378 が利用される。乗算上位命令の一実施例において、宛先オペランド識別子 376 はソースオペランド識別子 374 と同じである。他の実施例において、宛先オペランド識別子 376 はソースオペランド識別子 375 と同じである。従って、乗算上位処理の実施例において、ソースオペランド識別子 374 と 375 により特定されるソースオペランドの 1 つが乗算上位処理の結果により上書きされる。オペコードフォーマット 360 と 370 は MOD フィールド 363 と 373 及び選択的なスケール・インデックス・ベース（scale-index-base）及びディスプレースメント（displacement）バイトにより部分的に特定されるレジスタ・ツー・レジスタ（register to register）、メモリ・ツー・レジスタ（memory to register）、レジスタ・バイ・メモリ（register by memory）、レジスタ・バイ・レジスタ（register by register）、レジスタ・バイ・即値（register by immediate）、レジスタ・ツー・メモリ（register to memory）アドレッシングを可能にする。

#### 【0062】

図 3E に示されるように、他の実施例では、64 ビット単一命令多重データ（SIMD）算術処理が、コプロセッサデータ処理（CDP）命令を通じ実行される。処理符号化（オペコード）フォーマット 380 は、CDP オペコードフィールド 382 と 389 を有する CDP 命令を示す。乗算上位丸めシフト処理の他の実施例では、CDP 命令のタイプは 1 つ以上のフィールド 383、384、387 及び 388 により符号化される。2 つまでのソースオペランド識別子 385 と 390 及び 1 つの宛先オペランド識別子 386 を含めて命令あたり 3 つまでのオペランド位置が特定される。コプロセッサの一実施例は、8、16、32 及び 64 ビット値に対し動作することができる。一実施例において、固定点または整数データ要素に対し乗算上位処理が実行される。いくつかの実施例では、マージ命令が条件フィールド 381 を利用して条件付きで実行されてもよい。いくつかの乗算上位命令では、ソースデータのサイズがフィールド 383 により符号化される。シフトマージ命令のいくつかの実施例では、ゼロ（Z）、ネガティブ（N）、キャリー（C）及びオーバーフロー（V）の検出が SIMD フィールドにおいて実行される。いくつかの命令では、サチュレーション（saturation）のタイプがフィールド 384 により符号化される。

10

20

30

40

50

## 【0063】

本発明の一実施形態では、Packed乗算上位丸めシフトは、命令フォーマットPMULHSWmm1、mm2/m64により表される。本例におけるPMULHSWは、Packed乗算上位丸めシフトワードの記憶の助けとなるものである。この場合、2つのソースオペランドmm1とmm2/m64が付随する命令である。本実施形態の命令は、複数のより小さいデータ要素から構成される64ビットPackedデータブロックにより実行される。この場合、各データ要素は16ビットまたはワードの長さを有する。合計64ビットを形成する4つのワードが各Packedデータブロックに含まれる。第1ソースオペランド「mm1」は64ビットMMXレジスタである。本実施例では、第1ソースオペランドからの64ビットMMXレジスタ「mm1」はまた、Packed乗算上位丸めシフト処理の結果の宛先である。本例における第2ソースオペランド「mm2/m64」は、64ビットMMXレジスタ(mm2)あるいは64ビットメモリ位置(m64)でありうる。

10

## 【0064】

以下で説明される例は一般に64ビット長オペランドとデータブロックに関するものであるが、乗算上位丸めシフト命令の実施例はまた128ビットPackedデータブロックにより処理されうる。例えば、一実施例の命令フォーマットは、PMULHSWxmm1、xmm2/m128として表すことができる。この場合における2つのソースオペランドはそれぞれ128ビット長であり、それぞれは16ビットワードサイズの8つのデータ要素から構成される。第1ソースオペランド「xmm1」は128ビットXMMレジスタである。本実施例において、XMMレジスタ「xmm1」はまた結果の宛先である。本実施例における第2ソースオペランド「xmm2/m128」は、128ビットXMMレジスタ(xmm2)または128ビットメモリー(m128)である。本実施例では、各データブロックは符号付き整数を含むことができる。一実施例では、符号付き整数は2の補数フォーマットである。

20

## 【0065】

さらに、ここで説明される実施例はワードサイズのデータ要素から構成されるPackedデータブロックに関するものであるが、他の様々なサイズのデータ要素もまた考慮される。例えば、Packed乗算上位丸めシフト命令の他の実施例が、バイト、ダブルワードまたはクアドワードの長さを有するデータ要素に対し実行されてもよい。同じように、データオペランドの長さは64及び128に制限されない。例えば、他の実施例による命令は256ビット長のPackedオペランドに対し実行されうる。

30

## 【0066】

図4Bは、本発明によるデータオペランドに対するSIMD整数乗算上位丸めシフト処理を実行するための論理の一実施例のブロック図である。本実施例による乗算上位丸めシフト処理(または簡単化のため、乗算上位)のためのPMULHSWは、第1データオペランドDATAA410と第2データオペランドDATAB420の2つの情報から開始される。一実施例では、PMULHSW乗算上位命令は1つのマイクロ処理に復号化される。他の実施例では、データオペランドに乗算上位処理を実行するため、当該命令は可変数のマイクロopに復号化される。

40

## 【0067】

ここで、DATAA410、DATAB420とRESULTANT440は、以下に限定されるものではないが、一般にオペランドあるいはデータブロックと呼ばれ、レジスタ、レジスタファイル及びメモリ領域を含む。一実施例では、DATAA410とDATAB420は64ビット幅のMMXレジスタ(または、いくつかの例では、「mm」と呼ばれる)である。特定の実施形態に応じて、データオペランドは128または256ビットのような他の幅とすることができる。第1オペランド410と第2オペランド420は、x個のデータ要素を含むデータブロックであり、各データブロックが1バイト(8ビット)である場合、それぞれが合計8xビット幅を有する。従って、各データセグメントは8xビット幅となる。ここでxが8であるとき、各オペランドは8バイトまたは64ビッ

50

ト幅である。他の実施例では、データ要素は、ニブル（４ビット）、ワード（１６ビット）、ダブルワード（３２ビット）クアドワード（６４ビット）などであってもよい。他の実施例では、 $x$  は１６、３２、６４等のデータ要素幅であってもよい。

#### 【００６８】

本実施例における第１Ｐackedオペランド４１０は、４つのデータ要素 $A_3$ 、 $A_2$ 、 $A_1$ 及び $A_0$ から構成される。第２Ｐackedオペランド４２０はまた、４つのデータ要素 $B_3$ 、 $B_2$ 、 $B_1$ 及び $B_0$ から構成される。ここでのデータ要素は同じ長さを有し、それぞれ１ワード（１６ビット）のデータから構成される。しかしながら、本発明の他の実施例は、各データセグメントが１バイト（８ビット）からなるより長い１２８ビットオペランドにおいて処理され、１２８ビット幅オペランドは１６バイト幅のデータセグメントを有する。同様に、各データセグメントがダブルワード（３２ビット）またはクアドワード（６４ビット）である場合、１２８ビットオペランドはそれぞれ、４ダブルワード幅あるいは２クアドワード幅のデータセグメントを有する。本発明の実施例は特定の長さのデータオペランドあるいはデータセグメントに制限されず、各実施形態に適したサイズとすることができる。

10

#### 【００６９】

オペランド４１０と４２０は、レジスタ、メモリ領域、レジスタファイルあるいはそれらの組み合わせたものに配置される。データオペランド４１０と４２０は乗算上位丸めシフト命令と共に、プロセッサの実行ユニットの乗算上位丸めシフト計算論理４３０に送られる。PMULHSW命令が実行ユニットに達するまで、プロセッサパイプラインにおいて当該命令は前もって復号されるべきである。従って、乗算上位命令はマイクロ処理（uop）あるいは他の復号化フォーマットの形式に従いうる。本実施例では、２つのデータオペランド４１０と４２０は、乗算上位丸めシフト計算論理４３０において受信される。本実施例は６４ビット幅オペランドに対し実行されるので、仮のスペース４３１は１２８ビット幅の中間結果の積を保持する必要がある。１２８ビット幅のデータオペランドに対し、２５６ビット幅の仮スペースが必要とされる。

20

#### 【００７０】

本実施例の論理４３０はまず、積 $A \times B$ を得るために各要素位置において対応するデータ値を掛け合わせる。４つの位置に対する $A \times B$ の各中間３２ビット値はそれぞれ１８ビットに切り捨てられる。本実施例では、切り捨て（truncation）は各３２ビット値を１４ビットだけ右シフトし、これらのビットを取り除くことにより行われる。これにより、各仮の値には１８ビットが残される。１つの「１」が丸め処理のため本実施例の最下位ビットに付け加えられる。丸められた各値の最上位ビットのすぐ右の１６ビットが、結果４４０の各データ要素位置に出力される。本実施例における最左データ要素位置において、当該結果は「 $((A_3 \times B_3) >> 14) + 1$ 」のビット[１６：１]に等しい。丸められた結果のビット[１６：１]の選択は、小数演算と同じようにこの値を適切にスケールリングする。

30

#### 【００７１】

本発明の他の実施例は、例えば、１２８／２５６／５１２ビット幅のオペランド、ビット／バイト／ワード／ダブルワード／クアドワードサイズのデータセグメント、８／１６／３２ビット幅のシフトカウントのような他の長さのオペランド及びデータセグメントに対し実行可能である。従って、本発明の実施例は、特定の長さのオペランド、データセグメント及びシフトカウントに制限されるものでなく、各実施形態に適したサイズとすることができる。

40

#### 【００７２】

実行時、一実施例のＰacked整数乗算上位丸めシフト命令は、第１ソースオペランド及び第２ソースオペランドのＰacked符号付き整数ワードのSIMD符号付き１６ビット $\times$ １６ビットの乗算を実行し、正確な３２ビット中間積を生成する。一実施例における中間積はまず上位１８ビットに切り捨てられる。この１８ビットの選択により、１８ビットの中間精度が与えられる。１８ビット値の最下位ビットに「１」を付け加えること

50

により、この切り捨てられた値に対し丸め処理が行われる。言い換えると、丸め処理は、もとの32ビット中間積の第14ビットにおけるビット値に「1」を加えるというものである。18ビットの値の最上位ビットのすぐ右に16ビットを選択することにより最終的な結果が得られる。本実施例では、結果の各値は1つの符号ビットを含んでいる。本実施例の結果の各データ要素は「1.15」の固定点整数フォーマットを有することが可能である。本実施例の乗算上位丸めシフト命令は、各丸めシフトされた中間32ビット値の16ビットを宛先オペランドの適当な位置に格納する。

【0073】

本実施例において、これと他のデータ要素位置の結果が、ソースデータオペランドと同じサイズのデータブロック結果にPackされる。例えば、ソースPackedデータオペランドが64または128ビット幅である場合、結果として得られるPackedデータブロックもまたそれぞれ64または128ビット幅となる。さらに、符号処理に対するソースデータオペランドはレジスタまたはメモリ領域から得られる。本実施例では、結果として生じるPackedデータブロックは、ソースデータオペランドの1つのためにSIMDレジスタのデータを上書きする。

【0074】

図4Bは、選択されたデータ要素位置に対する整数乗数上位丸めシフト処理の動作のブロック図である。DATA ELEMENT A450は第1ソースオペランドからのものである。DATA ELEMENT B452は第2ソースオペランドからのものである。本実施例の乗算上位丸めシフト処理454は、中間値TEMP456の積を生成するため、データ要素を掛け合わせるにより開始される。2つの16ビット幅ソースデータ要素に対し、積は32ビット中間値である。本実施例において、TEMP456の最上位18ビットが丸めスケーリング処理に利用される。18ビットを維持することにより、計算におけるさらなる精度が達成できる。乗算上位丸めシフト処理454は、最新の中間値458を得るために中間値456に対し丸め及びスケーリング処理実行することにより継続される。本実施例では、32ビット中間値TEMP456の第14ビットに「1」を加えることにより丸め処理は行われる。ところで、32ビット値の第14ビットはまた、興味のある18ビット幅部分の最下位ビットでもある。中間値をスケーリングするために、32ビットの丸められた値に対しシフト処理が行われる。最新の中間値458に到達するため、1ビットの左シフトが丸められた値に対し実行される。最新の中間値458は切り捨てられ、RESULT460が得られる。本実施例において、興味のあるビットは最新の32ビット中間値458の上位16ビットであり、RESULT460として格納される。下位16ビットは切り捨て処理において切り捨てられる。

【0075】

図5は、本発明による乗算上位丸めシフト処理を実行する回路500の一実施例のブロック図である。本実施例の回路500は、ベクトル複合整数ユニット(vector complex integer unit)内に設けられる。この整数ユニットはPMULHSW命令を128ビットオペランドによる実施形態のため、それぞれが16ビット×16ビットの乗算を実行する8つのパートに分割される。64ビットオペランドによる実施形態では、4つのパートが必要とされる。図5では、SRC Y ELEMENT 502が基数4のブースリコード(radix-4 booth recode)ブロック504に送られる。SRC X ELEMENT 502はブースマックス(booth mux)508において受け取られる。ブースマックスは、9つの部分積ベクトル509を生成する。

【0076】

手計算による掛け算処理において、あるオペランド(A)の最下位ビットを抽出し、このビットをもう一方のオペランド(B)の各桁とビット単位で掛け合わせるにより処理が開始される。乗算対象Aの各ビットに対し、1行の結果が生成される。これらの行のそれぞれは部分積として知られている。例えば、

10

20

30

40

【表 1】

```

      1001 (9)
    x 0110 (6)
    -----
      0000
      1001
      1001
+   0000
    -----
    0110110 (54)

```

10

大きな数の乗算ではすべての部分積を処理するために、多くのハードウェアが必要とされるので、計算の簡単化のために一実施例においてブースリコード技術が実行される。ブースリコード処理では、部分積の半数をわずかに上回る ( $N \text{ビット} / 2 + 1$ ) が、手計算と同じように生成される。例えば、上記 4 つの部分積を得る代わりに、ブースリコード処理は 3 つの部分積を生成する。従って、 $16 \times 16$  の乗数に対して、加えられるべき部分積は「 $16 / 2 + 1$ 」、すなわち 9 となる。この方法は基数 4 とここで呼ばれる。各 16 ビット乗算配列は、基数 4 のブース符号化配列である。ブース符号化処理では 9 つの部分積が生成され、これは桁上げ和加算器 (CSA) ツリー構造と加算器により低減された。一実施例では、CSA ツリーの 16 ビット配列構造の全体は、以下のようなものである。

20

【0077】

【表 2】

```

  4      4      33      2      1      10      0 bit
76543210987654321098765432109876543210
      pp      rowI_pl
1s-----pp0000000000000000 I 8
1s-----pp0000000000000000 H 7
1s-----pp0000000000000000 G 6
1s-----pp0000000000000000 F 5
1s-----pp0000000000000000 E 4
1s-----pp0000000000000000 D 3
1s-----pp0000000000000000 C 2
1s-----pp0000000000000000 B 1
      sSS----- A 0

|-----|

```

30

本実施例は負の乗算を扱えるよう構成されている。「S」は符号を表し、「P」は前の部分積の下位 2 ビットを記述するのに利用されている。例えば、部分積 1 の「pp」は部分積 0 の最下位 2 ビットである。先頭の符号拡張の本質は、符号ビットをロールオフすることである。これは、乗算前に、負の数を正にする 2 の補数のビット反転と同様である。同じように、「P」ビットの本質は、負から正への変換の 2 の補数反転に対し + 1 を与えるということである。

40

【0078】

ビット [31 : 16] は、乗算の上位結果ビットとしてみなすことができる。しかしながら、乗算上位丸めシフトでは、最終結果前に丸め処理とシフト処理が扱われる。一実施例では、丸め処理は配列のビット位置 14 に「1」を加えることに関する。しかしながら、部分積ツリーの第 14 ビットには「1」を容易に加えるための空き位置がない。第 8 行では、ビット 13、12 及び 11 が空き位置である。同じように、第 7 行のビット 11 に空き位置がある。以下の R ビットに示されるように、「1」をこれら 4 つの位置のすべてに加えることは「1」をビット位置 14 まで拡げることになる。本実施例の丸め技術では

50

、CSA圧縮ツリー510は、以下のようになる。

【 0 0 7 9 】

【表 3】

```

4      4      33      2      1      10      0
765432109876543210987654321098765432109876543210
                                pp                      rowI_pl
ls-----ppRRR000000000000    I 8
ls-----ppR000000000000      H 7
ls-----pp000000000000      G 6
ls-----pp00000000          F 5
ls-----pp000000            E 4
ls-----pp0000              D 3
ls-----pp00                C 2
ls-----pp                  B 1
sss-----                    A 0

|---pmulhrsw---|
```

本発明の実施例はCSAを利用して、32ビット加算器514前に部分積の項数を9から2に減らすのに役立つ。一実施例では、CSA圧縮ツリーは部分積の項数を(4:2 CSAを利用して)まず9から6に、その後6から4に、最後に4から2に減らしていく。このテクニックは9つの32ビット加算器に対する必要性を回避する。本実施例におけるCSAツリー510の出力は、2に減じられた部分積の項である。1つは最後のCSAの合計項であり、もう1つは桁上がり「carry out」の項である。完全な結果を得るためこれら2つの項を論理的に加えるために、桁上がり項は合計項と適切に一致するように1ビット左にシフトされねばならない。例えば、桁上がり項の最下位ビットであるビット0は、合計項のビット1と並べられる必要がある。

【 0 0 8 0 】

32ビット加算器514は、SUM512とCARRY511を加算することにより、FULL RESULT515を生成する。本実施例のSUM512はSUM[31:0]である。Carry511は1ビット左にシフトされたCarry[30:0]である。本実施例に関連するビットは、ビット[30:15]である。これら16ビットが、上記乗算の積から1ビットだけシフトされる。回路500の本実施例において、このシフト処理は、結果マックス518と結果マックスでコード516により実現される。従って、符号付き整数乗算上位丸めシフト処理のRESULTANT520は、FULL RESULT515の最上位ビットのすぐ右の16ビット、すなわち、FULL RESULT[30:16]となる。本実施例において、データ要素の各ペアに対して8つの配列構造のそれぞれからの結果が、最終的な128ビットの結果を得るため連結される。

【 0 0 8 1 】

図 6 A は、本発明の第 1 実施例による P a c k e d 乗算上位丸めシフト命令の動作を示す。64 ビット幅のソースオペランド DATA A 6 0 1 は、それぞれが 16 進数 4 7 9 C<sub>16</sub>、1 A F 7<sub>16</sub>、C 0 0 0<sub>16</sub> 及び 0 2 0 0<sub>16</sub> を格納する 4 つのデータ要素 6 0 2、6 0 3、6 0 4 及び 6 0 5 から構成される。同様に、64 ビット幅のソースオペランド DATA B 6 1 1 は、それぞれが 16 進数 D 7 6 E<sub>16</sub>、2 B C 5<sub>16</sub>、C 0 F F<sub>16</sub> 及び 0 2 2 0<sub>16</sub> を有する 4 つのデータ要素 6 1 2、6 1 3、6 1 4 及び 6 1 5 から構成される。ソースオペランドとして DATA A 6 0 1 と DATA B 6 1 1 と共に、本発明の一実施例による P a c k e d 乗算上位丸めスケーリング命令は、R E S U L T A N T オペランド 6 2 1 を生成する。本実施例の P a c k e d 乗算上位丸めスケーリング処理 6 2 0 は、ソースデータ要素の対応する各ペアに対し結果を生成する。本実施例では、R E S U L T A N T 6 2 1 の 4 つのデータ要素は、16 進数 E 9 4 E<sub>16</sub> 6 2 2、0 9 3 8<sub>16</sub> 6 2 3、1 F 8 1<sub>16</sub> 6 2 4 及び 0 0 0 9<sub>16</sub> 6 2 5 を有する。

【 0 0 8 2 】

図 6 B は、図 6 A の特定のデータ要素位置における P a c k e d 乗算上位命令のさらな

る詳細な動作を示す。図 6 A の例から継続して、ここでは左から 2 番目のデータ要素位置がより詳細に説明される。DATA A 6 0 1 の第 2 最左データ要素 6 0 3 の値は 1 A F 7<sub>16</sub> (あるいは、2 進数では 0 0 1 1 0 1 0 1 1 1 0 1 1 1) である。DATA B 6 1 1 の第 2 最左データ要素 6 1 3 の値は 2 B C 5<sub>16</sub> (あるいは、2 進数では 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1) である。Packed 乗算上位丸めスケーリング処理において、これら 2 つの値はまず掛け合わされ、0 4 9 C 3 D 1 3<sub>16</sub> (0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1<sub>2</sub>) の積 6 3 1 が得られる。この積 6 3 1 は、第 1 の仮の中間値 TEMP 6 3 0 として扱われる。

【0083】

この処理の丸め部分 6 3 3 が積 6 3 1 に対し実行される。本実施例では、丸め処理は、「1」を積 6 3 1 の第 1 4 ビット 6 3 2 に加えることである。丸め処理 6 3 3 の結果 6 3 4 は、新たな TEMP 6 3 0 を生成する。丸め処理による結果 6 3 4 は 0 4 9 C 7 D 1 3<sub>16</sub> (0 0 0 0 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 0 0 1 1<sub>2</sub>) を有する。丸め処理の結果 6 3 4 はスケーリングされ、本実施例における所望の結果が得られる。ここでのスケーリング処理 6 3 6 は、TEMP 6 3 0 の丸め処理の結果 6 3 4 の 1 ビットの左シフトとして実行される。従って、ビット 3 0 から 1 5 がビット位置 3 1 から 1 6 にシフトアップされる。TEMP 6 3 0 は 1 6 ビット値に切り捨てられ、丸めシフトされた値の最上位 1 6 ビット (上位部分) が RESULT ANT 6 2 3 として出力される。RESULT ANT 6 2 3 は、Packed RESULT ANT 6 1 2 の左から 2 番目のデータ要素位置である。本実施例では、RESULT ANT 6 2 3 は 0 9 3 8<sub>16</sub> (0 0 0 0 1 0 0 1 0 0 1 1 1 0 0 0<sub>2</sub>) である。

【0084】

6 4 ビットオペランドのペアの第 2 データ要素位置での Packed 乗算上位丸めスケーリング (PMULHSW) 処理の例が以下のように示される。

【0085】

【表 4】

0x1AF7 x 0x2BC5 = 0x0938

temp = 0x1AF7 x 0x2BC5 = 0x049C3D13

= 0000 0100 1001 1100 0011 1101 0001 0011

ROUND + 0000 0000 0000 0000 0100 0000 0000 0000

-----

temp (rounded result) = 0000 0100 1001 1100 0111 1101 0001 0011

SHIFT << 1 BIT

temp (shifted result) = 0000 1001 0011 1000 1111 1010 0010 0110

TRUNCATE ----

RESULT = 0000 1001 0011 1000 = 0x0938

上記例では、ソースデータオペランドの一方または両方は、MMX / SSE 技術により可能なプロセッサにおける 6 4 ビットデータレジスタ、あるいは SSE 2 技術による 1 2 8 ビットデータレジスタとすることができる。実施形態に応じて、これらのレジスタは 6 4 / 1 2 8 / 2 5 6 ビット幅とすることができる。同様に、ソースオペランドの一方あるいは両方は、レジスタ以外のメモリ領域とすることができる。一実施例において、結果の宛先は MMX あるいは XMM データレジスタである。さらに、結果の宛先はソースオペランドの 1 つと同じレジスタであってもよい。例えば、アーキテクチャでは、乗算上位丸めシフト命令は、第 1 ソースオペランド MM 1 と第 2 ソースオペランド MM 2 を有する。結果に対する所定の宛先は、この場合、第 1 ソースオペランド MM 1 のレジスタとするこ

とができる。

#### 【 0 0 8 6 】

図 7 A は、積の上位部分を得るための P a c k e d データオペランドに対する整数乗算丸めシフト処理を実行する方法の一実施例を示すフローチャート 7 0 0 である。長さ L を使って、オペランドとデータブロックの幅が表される。特定の実施例に応じて、L はデータセグメント数、ビット数、バイト数ワード数などに関する長さを示すのに利用される。ブロック 7 1 0 において、長さ L の第 1 データオペランド A は、P a c k e d 整数乗算上位丸めシフト処理の実行のため受信される。ブロック 7 2 0 において、P M U L H R S W 処理のための長さ L の第 2 データオペランド B が受信される。ブロック 7 3 0 において、乗算上位丸めシフトの実行命令が処理される。

10

#### 【 0 0 8 7 】

本実施例のブロック 7 3 0 における乗算上位丸めシフト処理の詳細が、各データ要素位置に対して発生するものに関してさらなる説明が与えられる。一実施例では、結果として生じる P a c k e d データ要素位置のすべてに対する乗算上位丸めシフト処理は並列に処理される。他の実施例では、データ要素のある部分が同時に処理される。ブロック 7 3 1 において、オペランド A からの要素の値とオペランド B からの要素の値を掛け合わせるにより仮の値 T E M P が計算される。ブロック 7 3 2 において、この仮の値は丸められる。一実施例では、仮の値の上位 1 8 ビットがより高い精度のための計算に利用される。他の実施例では、他の個数のビットが対象となるかもしれない。ブロック 7 3 2 の丸め処理の後、ブロック 7 3 3 において仮の値がスケールリングされる。本実施例では、スケールリング処理は仮の値を 1 ビットだけ左にシフトすることである。ブロック 7 3 4 において、仮の値は必要なビット数に切り捨てられ、結果の値として宛先に格納される。ソースデータ要素の異なるペアのそれぞれに対する結果の値は、結果として生じる P a c k e d オペランドのソース要素ペアに対応する適切なデータ要素位置に配置される。

20

#### 【 0 0 8 8 】

図 7 B は、P a c k e d 整数乗算丸めシフト処理の結果として得られる積の関連する上位部分を獲得する方法の他の実施例を示すフローチャートである。本実施例において、オペランドはワードサイズのデータ要素から構成される。しかしながら、他の実施例は、例えば、バイト、ダブルワードあるいはクアドワードのような他のサイズのデータ要素により実現されるかもしれない。ブロック 7 4 2 において、乗算上位丸めシフト処理の制御信号が復号される。ブロック 7 4 4 において、当該処理におけるオペランドサイズの決定がチェックされる。一実施例では、オペランドサイズはブロック 7 4 2 で復号化された制御信号により決定することができる。例えば、オペランドサイズは命令により符号化することができる。オペランドサイズが 6 4 ビット長であると判断されれば、ブロック 7 4 6 においてレジスタファイル及び/またはメモリがアクセスされ、データのある場所に応じてオペランドデータが取得される。一実施例では、ソースオペランドは S I M D レジスタ及び/またはメモリ領域にあるかもしれない。本実施例の 6 4 ビット長のオペランドでは、各オペランドは 4 ワードサイズのデータ要素を有する。

30

#### 【 0 0 8 9 】

ソースデータ要素のこれら 4 つのペアの計算が、ブロック 7 4 7 の 4 つの式のセットとして示される。第 1 式の「 $TEMP[31:0] = A[15:0] \times B[15:0]$ 」は、ソースデータ要素の乗算を表す。第 2 式の「 $INT(TEMP[31:0] >> 14) + 1$ 」は、中間結果の丸め処理を表す。本実施例では、仮の値は 1 4 ビット右シフトされ、最下位ビットに「1」が加えられる。言い換えると、中間結果の上位 1 8 ビットが保持され、もとの第 1 4 ビットに「1」が加えられる。第 3 式の「 $DEST[15:0] = TEMP[16:1]$ 」は、丸められた結果のシフトおよび切り捨て処理を表す。この場合、結果として得られる各データ要素はワードであり、1 6 ビットが必要とされる。残りの 1 8 ビットのビット[16:1]がここでは抽出される。本実施例では、左へのシフトは、最下位ビットのすぐ左の 1 6 ビットをとることにより行われた。切り捨てられた値は当該データ要素位置の結果として格納される。ブロック 7 4 7 において、ビット範囲が当該

40

50



位置の正しい値により満たされる場合を除き（すなわち、[ 1 5 : 0 ]、[ 3 1 : 1 5 ]、[ 4 7 : 3 2 ] 及び [ 6 3 : 4 8 ] ）、この 3 つの式が各データ要素位置に対し繰り返される。

【 0 0 9 0 】

ブロック 7 4 4 においてオペランドサイズが 1 2 8 ビット長であると判断されると、ブロック 7 4 8 においてレジスタファイル及び / またはメモリがアクセスされ、必要なオペランドデータが取得される。本実施例の 1 2 8 ビット長のオペランドに対し、各オペランドは 8 ワードサイズのデータ要素を有する。6 4 ビットパスと同様に、ブロック 7 4 9 においてソースデータ要素の 8 つのペアのそれぞれが上記 3 つの式のセットにより処理される。この 1 2 8 ビットパスの 8 つの式のセットに対する正しいビット範囲は、[ 1 5 : 0 ]、[ 3 1 : 1 5 ]、[ 4 7 : 3 2 ]、[ 6 3 : 4 8 ]、[ 7 9 : 6 4 ]、[ 9 5 : 8 0 ]、[ 1 1 1 : 9 6 ] 及び [ 1 2 7 : 1 1 2 ] である。本実施例で説明される 2 つのパスは 6 4 ビットオペランドと 1 2 8 ビットオペランドに関するものであるが、他の様々な長さのオペランドが他の実施例において利用されうる 6 つの 1 6 ビット値は、それぞれが各データ要素位置に対応し、D E S T の各自のデータ要素位置に格納される。

【 0 0 9 1 】

S I M D 整数乗算丸めシフトのテクニックが開示された。特定の実施例が添付された図面と共に説明及び示されたが、このような実施例は単なる例示のものであり、発明の範囲を限定するものではない。また、本発明は例示及び説明された特定の構成及び配置に制限されるものではなく、当業者により本開示に基づき他の様々な変更を行うことができるであろう。進歩のスピードが速く、さらなる進展が容易に予想できないこのような技術分野では、開示された実施例は、本開示の原理あるいは添付されたクレームの範囲を逸脱することなく、技術の進歩により促進されるような修正が可能である。

【 0 0 9 2 】

本発明は上記特定の実施例に限定されるものではなく、本発明の要旨内において様々な変形・変更が可能である。

【図面の簡単な説明】

【 0 0 9 3 】

【図 1 A】図 1 A は、本発明の一実施例による整数乗算上位丸めシフト処理のための S I M D 命令を実行する実行ユニットを有するプロセッサから構成されるコンピュータシステムのブロック図である。

【図 1 B】図 1 B は、本発明の他の実施例による他の一例となるコンピュータシステムのブロック図である。

【図 1 C】図 1 C は、本発明の他の実施例によるさらなる他の一例となるコンピュータシステムのブロック図である。

【図 2】図 2 は、本発明による P a c k e d 整数乗算上位丸めシフト処理を実行する論理回路を有する一例となるプロセッサのマイクロアーキテクチャのブロック図である。

【図 3 A】図 3 A は、本発明の一実施例によるマルチメディアレジスタの様々な P a c k e d データタイプ表現を示す。

【図 3 B】図 3 B は、他の実施例による P a c k e d データタイプを示す。

【図 3 C】図 3 C は、P a c k e d 乗算上位丸めシフト命令の処理符号化（オペコード）フォーマットの一実施例を示す。

【図 3 D】図 3 D は、他の処理符号化フォーマットを示す。

【図 3 E】図 3 E は、さらなる他の処理符号化フォーマットを示す。

【図 4 A】図 4 A は、本発明によるデータオペランドに対する S I M D 整数乗算上位丸めシフト処理を実行する論理の一実施例のブロック図である。

【図 4 B】図 4 B は、選択されたデータ要素位置に対する整数乗算上位丸めシフト処理の動作のブロック図である。

【図 5】図 5 は、本発明による乗算上位丸めシフト処理を実行する回路の一実施例のブロック図である。

【図 6 A】図 6 A は、本発明の第 1 実施例による P a c k e d 乗算上位丸めシフト命令の動作を示す。

【図 6 B】図 6 B は、図 6 A の特定のデータ要素位置における P a c k e d 乗算上位命令のさらなる詳細な動作を示す。

【図 7 A】図 7 A は、積の上位部分を取得するための P a c k e d データオペランドに対する整数乗算丸めシフト処理を実行する方法の一実施例を示すフローチャートである。

【図 7 B】図 7 B は、P a c k e d 整数乗算丸めシフト処理の結果として生じる積の関連する上位部分を取得する方法の他の実施例を示すフローチャートである。

【符号の説明】


【 0 0 9 4 】

1 0 0、1 4 0、1 6 0	コンピュータシステム	10
1 0 2、1 6 6、2 0 0	プロセッサ	
1 0 4、1 6 7	キャッシュ	
1 0 6、2 0 8、2 1 0	レジスタファイル	
1 0 8	実行ユニット	
1 0 9	P a c k e d 命令セット	
1 1 0	プロセッサバス	
1 1 2	グラフィックス / ビデオカード	
1 1 4	A G P インターコネクト	
1 1 6	メモリコントローラハブ ( M C H )	20
1 1 8	メモリインタフェース	
1 2 0	メモリ	
1 2 2	専用ハブインタフェースバス	
1 2 4	データ記憶装置	
1 2 6	無線送信機	
1 2 8	フラッシュ B I O S	
1 3 0	I / O コントローラハブ ( I C H )	
1 3 4	ネットワークコントローラ	
1 4 1	バス	
1 4 2、1 6 2	実行ユニット	30
1 4 3	P a c k e d 命令セット	
1 4 4、1 6 5	デコーダ	
1 4 5、1 6 4	レジスタファイル	
1 4 6	S D R A M コントロール	
1 4 7	S R A M コントロール	
1 4 8	バーストフラッシュメモリインタフェース	
1 4 9	P C M C I A / C F カードコントロール	
1 5 0	L C D コントロール	
1 5 1	D M A コントロール	
1 5 2	代替バスマスタインタフェース	40
1 5 3	I / O バス	
1 5 4	I / O ブリッジ	
1 5 5	U A R T	
1 5 6	U S B	
1 5 7	ブルートゥース U A R T	
1 5 8	I / O 拡張インタフェース	
1 5 9、1 7 0	処理コア	
1 6 1	S I M D コプロセッサ	
1 6 3	命令セット	
1 6 8	I / O システム	50


- 1 6 9 無線インタフェース
- 2 0 1 フロントエンド
- 2 0 2 高速スケジューラ
- 2 0 3 アウト・オブ・オーダーエンジン
- 2 0 4 低速 / 通常浮動小数点スケジューラ
- 2 0 6 シンプル浮動小数点スケジューラ
- 2 1 1 実行ブロック
- 2 1 2、2 1 4 アドレス生成ユニット ( A G U )
- 2 1 6、2 1 8 高速 A L U
- 2 2 0 低速 A L U
- 2 2 2 浮動小数点 A L U
- 2 2 4 浮動小数点移動ユニット
- 2 2 6 命令プリフェッチャ
- 2 2 8 命令デコーダ
- 2 3 0 トレースキャッシュ
- 2 3 2 マイクロコード R O M
- 2 3 4 u o p キュー
- 4 3 0 乗算上位丸めシフト計算論理

10


【図 1 A】




【図 1 B】




【図 1 C】




【図 2】




【図 3 A】




【図 3 B】




【図 3 C】




【図 3 D】




【図 3 E】




【図 4 A】




【図 4 B】




【図 5】




【図 6 A】




【図 6 B】



【図 7 A】



【図 7 B】



---

フロントページの続き

(72)発明者 デリン シー ウォルターズ  
アメリカ合衆国 テキサス州 78758 オースティン メドウファイア ドライヴ 1193  
1

(72)発明者 ジョナサン ジェイ タイラー  
アメリカ合衆国 テキサス州 78728 オースティン ドリア ドライヴ 14921

審査官 緑川 隆

(56)参考文献 特表平11-500547(JP,A)  
特表2002-527808(JP,A)  
特表2001-516916(JP,A)  
特開平03-268024(JP,A)

(58)調査した分野(Int.Cl., DB名)  
G06F 7/38  
G06F 7/496  
G06F 9/305  
G06F 9/315