

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2012 年 11 月 1 日(01.11.2012)



(10) 国際公開番号

WO 2012/147285 A1

- (51) 国際特許分類:
H01L 21/82 (2006.01) H01L 21/822 (2006.01)
G06F 17/50 (2006.01) H01L 23/52 (2006.01)
H01L 21/3205 (2006.01) H01L 27/04 (2006.01)
- (21) 国際出願番号: PCT/JP2012/002415
- (22) 国際出願日: 2012 年 4 月 6 日(06.04.2012)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2011-097021 2011 年 4 月 25 日(25.04.2011) JP
- (71) 出願人 (米国を除く全ての指定国について): ルネサスエレクトロニクス株式会社(Renesas Electronics Corporation) [JP/JP]; 〒2118668 神奈川県川崎市中原区下沼部 1 7 5 3 番地 Kanagawa (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 山田 健太 (YAMADA, Kenta) [JP/JP]; 〒2118668 神奈川県川崎

市中原区下沼部 1 7 5 3 番地 ルネサスエレクトロニクス株式会社内 Kanagawa (JP).


- (74) 代理人: 家入 健(IEIRI, Takeshi); 〒2210835 神奈川県横浜市神奈川区鶴屋町三丁目 3 3 番 8 アサヒビルディング 10 階 響国際特許事務所 Kanagawa (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシ

[続葉有]

(54) Title: WIRING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND WIRING DEVICE

(54) 発明の名称: 半導体集積回路の配線方法及び配線装置

[図1]



- D1 Schematic wiring data
D2 Wiring length data
D3 Reference wiring length
D4 Prioritized target net list
D5 Detailed wiring data (target net)
D6 Detailed wiring data (all nets)
101 Wiring length computation section
102 Target net selection section
103 Wiring layer determination section (target net)
104 Wiring layer determination section (other than target net)

(57) Abstract: This wiring method for a semiconductor integrated circuit divides signal wiring that joins a plurality of gates into a plurality of segments and allocates any one wiring layer of n layers (n being an integer of 2 or greater) to each of the plurality of segments at least once apiece. When the n wiring layers are allocated in the wiring method for a semiconductor integrated circuit, an index indicating the extent of uniformity with which the n wiring layers are allocated for the signal wiring is calculated from the combination of the plurality of segments and n wiring layers. According to the results of the calculation of this index, the n wiring layers are allocated to the plurality of segments so as to be uniform. Thus, the variations in wiring extension in a semiconductor integrated circuit can be reduced.

(57) 要約: 複数のゲート間を結ぶ信号配線を、複数のセグメントに分割し、前記複数のセグメントのそれぞれに対して、 n 層 (n は2以上の整数)の配線層のいずれか1つを少なくとも1回ずつ割り当てる半導体集積回路の配線方法であって、前記 n 層の配線層の割り当てに際し、前記複数のセグメントと前記 n 層の配線層との組み合わせから、前記 n 層の配線層が前記信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、前記指数の計算結果に応じて、前記複数のセグメントに対して前記 n 層の配線層が均等になるように割り当てる半導体集積回路の配線方法である。これにより、半導体集積回路の配線遅延ばらつきを低減できる。

WO 2012/147285 A1



ア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨー
ロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE,
ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV,
MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK,
SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ,
GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：半導体集積回路の配線方法及び配線装置

技術分野

[0001] 本発明は、半導体集積回路の配線方法及び配線装置に関する。

背景技術

[0002] L S I (Large Scale Integrated Circuit) の微細化が進展するほど、配線の幅や膜厚などの配線形状のチップ間ばらつき（製造ばらつき）に起因した配線抵抗値や配線容量値のばらつきが大きくなる。また、配線抵抗及び配線容量に起因する配線遅延は、ゲート遅延ほど微細化の恩恵を享受できないため、微細化とともに信号遅延に占める配線遅延の割合が大きくなる。以上のことから、配線遅延ばらつきによる信号遅延ばらつきが大きくなり、回路設計が難しくなっている。従って、配線遅延ばらつきを低減可能な設計手法が希求されている。

[0003] 特許文献1には、クロックスキューを低減するため、使用する配線層の大部分を同一配線層にしたクロックツリーが開示されている。同一配線層からなる配線同士であれば、その配線遅延は、製造ばらつきにより、同じように変動する。具体的には、製造ばらつきにより、ある配線の配線遅延が設計値より大きくなった場合、その配線と同一の配線層からなる他の配線の配線遅延も設計値より大きくなる。小さくなった場合も同様である。ここで、特許文献1の図1に示されるように、元々クロックツリーの各パスは同じ配線長になるように配置されている。そのため、使用する配線層を同一配線層にすれば、クロックツリーのパス間の遅延差（つまり、クロックスキュー）のばらつきは小さくなる。

[0004] また、特許文献2には、クロックスキューを低減するため、延長配線を付加することにより、各パスに使用する複数の配線層の使用比率をパス間で揃えたクロックツリーが開示されている。各パスに使用する複数の配線層の使用比率をパス間で揃えれば、各パスの配線遅延は、製造ばらつきにより、同

じように変動する。従って、特許文献1と同様の理由から、クロックスキューのばらつきは小さくなる。

- [0005] なお、特許文献3には、複数の配線層を有し、各配線層からなる配線の配線密度を全体として均等化した半導体装置が開示されている。しかし、上述の配線遅延ばらつきを低減可能なものではない。

先行技術文献

特許文献

- [0006] 特許文献1：特開2009-21306号公報
特許文献2：特開2006-165047号公報
特許文献3：特開平11-145300号公報

発明の概要

発明が解決しようとする課題

- [0007] 発明者は以下の課題を見出した。

クロック配線は、通常的信号配線よりも優先して配線される。そのため、特許文献1及び2に開示されたように、各パスを同じ配線長にしたり、各パスに使用する複数の配線層の使用比率をパス間で揃えたりすることができる。つまり、クロック配線については、配線層や配線長、配線のレイアウトなどにおける自由度が大きい。他方、通常的信号配線は、クロック配線や電源配線の後にレイアウトされる。ここで、チップ面積を最小化するため、通常的信号配線については、配線層や配線長、配線のレイアウトなどにおける自由度が小さい。そのため、特許文献1及び2をそのまま信号配線へ適用することは難しかった。

- [0008] さらに、そもそも特許文献1及び2では、クロックスキュー（パス間の配線遅延の「差」）のばらつきを小さくすることはできたとしても、クロック配線における配線遅延自体のばらつきを低減することはできなかった。従って、特許文献1及び2により、信号配線における配線遅延ばらつきを低減することもできなかった。

課題を解決するための手段

- [0009] 本発明に係る半導体集積回路の配線方法は、
複数のゲート間を結ぶ信号配線を、複数のセグメントに分割し、
前記複数のセグメントのそれぞれに対して、 n 層（ n は 2 以上の整数）の配線層のいずれか 1 つを少なくとも 1 回ずつ割り当てる半導体集積回路の配線方法であって、
前記 n 層の配線層の割り当てに際し、
前記複数のセグメントと前記 n 層の配線層との組み合わせから、前記 n 層の配線層が前記信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、
前記指数の計算結果に応じて、前記複数のセグメントに対して前記 n 層の配線層が均等になるように割り当てるものである。
- [0010] 本発明に係る半導体集積回路の配線装置は、
複数のゲート間を結ぶ信号配線が複数のセグメントに分割された配線データが、格納された記憶部と、
前記複数のセグメントのそれぞれに対して、 n 層（ n は 2 以上の整数）の配線層のいずれか 1 つを少なくとも 1 回ずつ割り当てる配線層決定部と、を備え、
前記配線層決定部は、
前記複数のセグメントと前記 n 層の配線層との組み合わせから、前記 n 層の配線層が前記信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、
前記指数の計算結果に応じて、前記複数のセグメントに対して前記 n 層の配線層が均等になるように割り当てるものである。
- [0011] 本発明では、複数のセグメントと n 層の配線層との組み合わせから、 n 層の配線層が信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、
指数の計算結果に応じて、複数のセグメントに対して n 層の配線層が均等

になるように割り当てる。そのため、配線遅延ばらつきを低減することができる。

発明の効果

[0012] 本発明によれば、配線遅延ばらつきが低減された半導体集積回路の配線方法及び配線装置を提供することができる。

図面の簡単な説明

[0013] [図1]実施の形態1に係る半導体集積回路の配線装置のブロック図である。

[図2]概略配線データD1におけるネットのイメージ図である。

[図3A]実施の形態1の実施例に係る図であって、図2に示されたネットの概略配線データD1に対応する詳細配線データD5の一例である。

[図3B]実施の形態1の比較例に係る図であって、図2に示されたネットの概略配線データD1に対応する詳細配線データD6の一例である。

[図4]実施の形態1の比較例に係る半導体集積回路の配線装置のブロック図である。

[図5A]実施の形態1の他の実施例に係る図であって、詳細配線データD5の一例である。

[図5B]実施の形態1の他の比較例に係る図であって、詳細配線データD6の一例である。

[図6]実施の形態1の実施例及び比較例に係る配線遅延ばらつき幅を比較して示したグラフである。

[図7]実施の形態2に係る半導体集積回路の配線装置のブロック図である。

[図8A]比較例に係るセグメントのイメージ図である（配線層割り当て前）。

[図8B]比較例に係るセグメントのイメージ図である（配線層割り当て後）。

[図9A]実施例に係るセグメント分割のイメージ図である（配線層割り当て前）。

[図9B]実施例に係るセグメント分割のイメージ図である（配線層割り当て後）。

[図10]実施の形態2の実施例及び比較例に係る配線遅延ばらつき幅を比較し

て示したグラフである。

[図11]単位経路を説明するための図である。

[図12]パスを説明するための図である。

発明を実施するための形態

[0014] 以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。

[0015] (実施の形態1)

図1を参照して本発明の第1の実施の形態に係る半導体集積回路の配線装置について説明する。図1は、実施の形態1に係る半導体集積回路の配線装置のブロック図である。図1に示すように、この半導体集積回路の配線装置は、例えばLSIのロジック部の自動配置配線装置である。この半導体集積回路の配線装置は、配線長算出部101、対象ネット選択部102、対象ネット用の配線層決定部103、対象ネット以外のネット用の配線層決定部104、概略配線データD1、配線長データD2、基準配線長D3、優先順位付き対象ネットリストD4、対象ネットの詳細配線データD5、全ネットの詳細配線データD6を備えている。各データD1～D6は、図示されない記憶装置に格納されている。

[0016] 配線長算出部101は、概略配線データD1から各ネットの配線長を算出する。これにより、各ネットの配線長データD2が得られる。ここで、図2を用いて、概略配線データD1におけるネットについて説明する。図2は、概略配線データD1におけるネットのイメージ図である。本明細書におけるネットとは、図2において太線で示されたように、あるゲート（論理回路）から出力された信号が入力される全てのゲートまでの配線網をいう。具体的には、図2では、ANDゲートG1から出力された信号はバッファG2、G3に入力され、ANDゲートG1からバッファG2、G3までの配線が、ネットの一例である。ここで、概略配線データD1は、各ネットにおけるx軸

及び y 軸方向の配線セグメント（部分配線）、x 軸方向のセグメントと y 軸方向のセグメントとの接続点の情報を含んでいる。一方、概略配線データ D 1 には、各セグメントに使用する配線層の情報は含まれていない。

[0017] ここで、図 2 に示されたネットは、x 軸方向に延びた（以下、x 軸方向の）セグメント（部分配線）S 1、S 3、S 4、S 6 と y 軸方向に延びた（以下、y 軸方向の）セグメント S 2、S 5、x 軸方向のセグメントと y 軸方向のセグメントとの接続点及びセグメントとゲートとの接続点 V から構成されている。図 2 に示されたネットは、黒丸で示された 8 つの接続点 V を有している。セグメント S 1 の長さを $L(S 1)$ などとすると、図 2 に示されたネットの配線長 L は $L = L(S 1) + L(S 2) + L(S 3) + L(S 4) + L(S 5) + L(S 6)$ となる。

[0018] 対象ネット選択部 102 は、各ネットの配線長データ D 2 から基準配線長 D 3 以上のネットを選択する。これにより、優先順位付き対象ネットリスト D 4 が作成される。ここで、優先順位付き対象ネットリスト D 4 において、配線長が長いネットから順に優先順位が付されており、配線長が長いネットから優先的に配線層決定部 103 により配線層が割り当てられる。これは、総配線長が長いネットほど、配線遅延が大きいいため、信号遅延（ゲート遅延と配線遅延の合計）のばらつきに及ぼす影響も大きく、改善効果も大きくなるためである。

[0019] 対象ネット用の配線層決定部 103 は、優先順位付き対象ネットリスト D 4 において優先順位の高いネットから順に、概略配線データ D 1 を用いて、ネットにおけるセグメント毎に配線層を割り当てる。これにより、優先順位付き対象ネットリスト D 4 に挙げられた対象ネットに対して使用配線層のデータが付加された詳細配線データが得られる。ここで、対象ネット用の配線層決定部 103 は、セグメントと配線層との組み合わせのそれぞれについて、使用可能な複数の配線層が対象ネットにおいてどの程度均等に割り当てられるかを示す指数 β を計算する。そして、指数 β の計算結果に応じて、使用可能な複数の配線層が均等になるように、各セグメントに対して配線層を割

り当てる。この点は、本発明において最も重要な点の1つであり、指数 β 等についての詳細は後述する。

[0020] 詳細配線データD5は、各ネットにおいて各セグメントに対して配線層が割り当てられたデータである。図3Aは、本実施の形態の実施例に係る図であって、図2に示されたネットの概略配線データD1に対応する詳細配線データD5の一例である。図3Aでは、3つの配線層M1～M3が使用されている。そして、セグメントS1、S4、S6には配線層M1が、セグメントS2、S5には配線層M2が、セグメントS3には配線層M3が割り当てられている。ここで、セグメントS1、S4、S6に配線層M1が割り当てられるのは、通常ゲートに接続される配線層は共通の配線層だからである。

[0021] 一般的に、配線層M1、M2、・・・、Mnが下から上へ順に積層されているとすると、x軸方向のセグメントには奇数番目の配線層M1、M3、・・・を用い、y軸方向のセグメントには偶数番目の配線層M2、M4、・・・を用いる。あるいは、x軸方向のセグメントに偶数番目の配線層M2、M4、・・・を用い、y軸方向のセグメントに奇数番目の配線層M1、M3、・・・を用いる。さらに、図3Aに示されるように、通常、各接続点Vに位置するビア（コンタクト）により接続された隣接するセグメントは上下に隣接する配線層から構成される。

[0022] 配線層決定部104は、配線層決定部103により配線層が割り当てられた対象ネット以外の全てのネットについて、概略配線データD1を用いて配線層を割り当てる。これにより、全てのネットに対する詳細配線データD6が得られる。詳細配線データD6は、各ネットにおける各セグメントに対して配線層が割り当てられたデータである。配線層決定部104は、例えば、単純にx軸方向のセグメントに対して配線層M1を、y軸方向のセグメントに対して配線層M2を割り当てる。

[0023] 次に、図4を用いて、実施の形態1の比較例に係る半導体集積回路の配線装置について説明する。図4は、実施の形態1の比較例に係る半導体集積回路の配線装置のブロック図である。比較例に係る半導体集積回路の配線装置

は、図 1 において点線で囲まれた構成を有していない。つまり、配線層決定部 104 が、概略配線データ D1 に基づいて、全ネットの各セグメントに対して配線層を割り当ててるのみである。これにより、全てのネットに対する詳細配線データ D6 が得られる。配線層決定部 104 は、例えば、単純に x 軸方向のセグメントに対して配線層 M1 を、y 軸方向のセグメントに対して配線層 M2 を割り当ててる。

[0024] 図 3 B は、本実施の形態の比較例に係る図であって、図 2 に示されたネットの概略配線データ D1 に対応する詳細配線データ D6 の一例である。図 3 B でも、3 つの配線層 M1 ~ M3 が使用可能であるが、x 軸方向のセグメント S1、S3、S4、S6 には配線層 M1 が、y 軸方向のセグメント S2、S5 には配線層 M2 が割り当てられている。つまり、図 3 A では、セグメント S3 に配線層 M3 が割り当てられているのに対し、図 3 B では、セグメント S3 に配線層 M1 が割り当てられている。

[0025] 次に、対象ネット用の配線層決定部 103 での処理の詳細について説明する。ここでの処理における基本的概念は、配線の製造ばらつきに起因した信号遅延のばらつきを低減するために、対象ネット選択部 102 により選択された対象ネットにおいて、「可能な限り多くの配線層を、可能な限り均等な配分で使用する」というものである。

[0026] この理由を以下に述べる。あるネットに単一の配線層だけ用いた場合、その配線層からなる配線の形状ばらつきにより、配線遅延はその分だけばらつく。これは配線遅延ばらつきの要因である配線抵抗及び容量のばらつきが配線の形状ばらつきによって決定されるためである。ここで、形状ばらつきとは、例えば、露光やエッチングによる配線幅のばらつきや成膜や CMP (Chemical Mechanical Polishing) による配線膜厚のばらつきなどである。

[0027] これに対し、そのネットの配線長を変えずに多数の配線層を用いた場合、ネットの全配線層において同時に配線容量が大きくなるようにばらつく確率は小さくなる。さらに、各配線層が互いのばらつきをキャンセルし合う場合もある。そのため、配線遅延のばらつきは小さくなる。具体的には、配線遅

延を決める要因として配線容量が支配的な場合、ネットのある配線層は容量が大きくなる方向にばらつき、他の配線層は容量が小さくなるようにばらつくと、そのネットの総容量のばらつきは小さくなる。結果として、配線遅延の統計的なばらつき量（標準偏差や分散）は小さくなる。

[0028] 以下に、数式を用いて説明する。議論を簡略化するために、上述の通り、配線遅延の要因として配線容量が支配的な場合を考える。これは、主にネットの総配線長が比較的短い場合に当てはまる。この場合、配線遅延は簡易的に配線容量に比例すると考えることができる。また、やはり議論の簡略化のために、単位長さあたりの平均配線容量 C_0 とその標準偏差 σ_0 は箇所や配線層によらず一定であり、異なる配線層の単位長さあたりの配線容量同士の相関係数 r_0 ($0 \leq r_0 < 1$) は一定であるとする。ここで、平均配線容量 C_0 、標準偏差 σ_0 、相関係数 r_0 は、測定データから定まる値である。今、あるネットの総配線長 L が一定値であるとする。そのネットで使用可能な配線層を M_1 、 M_2 、 $\dots$ 、 M_n (n : 自然数) とし、それらの配線層毎の総配線長を L_1 、 L_2 、 $\dots$ 、 L_n とする。つまり、使用可能な配線層 M_i (i : 自然数かつ $1 \leq i \leq n$) の総配線長を L_i とする。このとき、ばらつきを考慮しない場合の配線遅延 T は、 α をある定数として、式 (1) で表される。

$$T = \alpha \cdot \sum (L_i \cdot C_0) = \alpha \cdot L \cdot C_0 \quad (1)$$

ここで、 i は自然数かつ $1 \leq i \leq n$ であり、 $\sum L_i = L$ である。

従って、配線遅延 T の分散 $\sigma(T)^2$ は式 (2) で表される。

[数1]

$$\sigma(T)^2 = \alpha^2 \times \sigma_0^2 \times \left\{ \sum_i (L_i^2) + \sum_{i < j} (2 \times r_0 \times L_i \times L_j) \right\} \quad (2)$$

[0029] ここで、 j は自然数かつ $1 \leq j \leq n$ である。上述の通り、 $0 \leq r_0 < 1$ であるから、式 (2) は、ある i に対して $L_i = L$ 、 $j \neq i$ なる j に対して $L_j = 0$ のとき最大となり、 $L_1 = L_2 = \dots = L_n = L/n$ のとき最小と

なる。通常は両者の中間的な状態であるが、「可能な限り多くの配線層を、可能な限り均等な配分で使用する」ことにより、後者に近づけ、配線遅延のばらつきを低減できる。

[0030] なお、式(2)において仮に $r_0 = 1$ とすると、 $\sigma(T)^2 = \alpha \cdot \sigma_0^2 \cdot L^2$ となり、配線遅延ばらつきは、使用する配線層の数やその長さの配分に関係となる。しかしながら、通常は、 $r_0 = 0.4$ 程度であるため、効果は十分に期待できる。以上の議論において、分かり易くするために行ったいくつかの仮定は効果の本質を損ねるものではなく、実際にも同様の効果が得られる。

[0031] 本実施の形態では、式(3)で表される指数 β が最小となるように、対象ネットの各セグメントに対して、適切な配線層を割り当てる。ここで、指数 β は、複数の配線層が配線においてどの程度均等に割り当てられているかを示す。

$$\beta = \sum (L_i^2) / (\sum L_i)^2 = \sum (L_i^2) / L^2 \quad (3)$$

[0032] この際に、配線層の選択にあたっては、接続されるセグメント同士は（当然ながら）隣接した配線層同士となっている必要がある。式(3)の指数 β は、式(2)における $r_0 = 0$ の場合の、配線遅延に対する配線ばらつきの比率を表現する値であるが、実際には $r_0 > 0$ であっても、式(3)の最小化により配線遅延ばらつきは低減される。

[0033] その結果、図2に示されたネットにおいて、上述の通り、使用可能な配線層が3つの配線層 M_1 、 M_2 、 M_3 である場合（ $n = 3$ の場合）、図3Aのように配線層が決定される。配線層 M_1 、 M_2 を使用した比較例に係る図3Bよりも配線層 M_1 、 M_2 、 M_3 を使用した本実施の形態に係る図3Aの方が、上記理由から配線遅延ばらつきは小さくなる。ここで、図3Bと図3Aとでは、配線層間を接続するビア（つまり接続点 V ）の個数は同じであり、総配線長も変わらないため、ばらつきを考慮しない配線遅延は同一とみなすことができる。なお、使用配線層は、既に配線層が決定され、配置されている配線（電源配線、クロック配線などのように信号配線よりも配線層割り当

て順位が上位のネット)を回避するように決定される。

[0034] 次に、図5 A、5 Bを用いて、実施の形態1の他の実施例及び比較例について説明する。図5 Aは、本実施の形態の実施例に係る図であって、詳細配線データD5の一例である。図5 Bは、本実施の形態の比較例に係る図であって、詳細配線データD6の一例である。図5 A、5 Bに示すように、2つのインバータG11、G12が、x軸方向に延びたセグメントS11、S13、S15、S17、S19とy軸方向に延びたセグメントS12、S14、S16、S18、10個のビアVから構成されている。各セグメントの長さは、中央のセグメントS15以外のセグメントは全て長さ1、セグメントS15はその倍の長さ2であるとする。つまり、 $L=10$ とする。ここで、式(2)における $r_0=0$ である場合を考える。

[0035] 比較例に係る図5 Bのように、セグメントS11、S13、S15、S17、S19に配線層M1が、セグメントS12、S14、S16、S18に配線層M2が割り当てられたとする。このとき、 $L_1=6$ 、 $L_2=4$ となる。式(1)、式(2)、 $r_0=0$ 、 $L=10$ から、配線遅延ばらつきの配線遅延に対する割合 $\sigma(T)/T$ は式(4)のように計算される。

$$\begin{aligned} \sigma(T)/T &= \sqrt{(\alpha^2 \cdot \sigma_0^2 \cdot \sum (L_i^2))} / \alpha \cdot L \cdot C_0 \\ &= \sigma_0 / C_0 \cdot \sqrt{6^2 + 4^2} / 10 \\ &= 0.72 \cdot \sigma_0 / C_0 \end{aligned} \quad (4)$$

[0036] 一方、実施例に係る図5 Aのように、セグメントS11、S19に配線層M1が、セグメントS12、S18に配線層M2が、セグメントS13、S17に配線層M3が、セグメントS14、S16に配線層M4が、セグメントS15に配線層M5が、割り当てられたとする。このとき、 $L_1=L_2=L_3=L_4=L_5=2$ となる。式(1)、式(2)、 $r_0=0$ 、 $L=10$ から、配線遅延ばらつきの配線遅延に対する割合 $\sigma(T)/T$ は式(5)のように計算される。

$$\sigma(T)/T$$

$$\begin{aligned}
 &= \sigma_0 / C_0 \cdot \sqrt{2^2 + 2^2 + 2^2 + 2^2 + 2^2} / 10 \\
 &= 0.45 \cdot \sigma_0 / C_0 \quad (5)
 \end{aligned}$$

従って、実施例は比較例と比べ、配線遅延ばらつき幅が、 $0.45 / 0.72 = 0.62$ 倍に縮小される（つまり、ばらつき幅が 38% 削減される）。

[0037] 図 6 は、実施例及び比較例の配線遅延ばらつき幅を比較して示したグラフである。ここで、ばらつき幅として一般的な 3σ を用いて考える。例えば、単一配線における単位長さあたりの容量値の 3σ が 20% ($3 \times \sigma_0 / C_0 = 0.2$) であるとする。つまり、配線容量ばらつき幅が $\pm 20\%$ であるとする。このとき、式 (1) から配線容量と配線遅延とは比例関係にあるから、単一配線層からなるネットの配線遅延ばらつき幅も $\pm 20\%$ となる。

[0038] 図 6 に示すように、図 5 B の比較例における配線遅延ばらつき $3 \times \sigma (T) / T$ は、式 (4) 及び $3 \times \sigma_0 / C_0 = 0.2$ から $0.72 \times 0.2 = 0.144$ となる。つまり、配線遅延ばらつき幅は $\pm 14.4\%$ となる。これに対し、図 5 A の実施例における配線遅延ばらつき $3 \times \sigma (T) / T$ は、式 (4) 及び $3 \times \sigma_0 / C_0 = 0.2$ から $0.45 \times 0.2 = 0.09$ となる。つまり、配線遅延ばらつき幅は $\pm 9\%$ となる。配線遅延ばらつき幅が削減されることにより、設計におけるガードバンド幅が小さくなり、設計が容易となる。さらに、設計 TAT 短縮、チップ面積削減、消費電力削減、性能向上などの効果が見込まれる。

[0039] (実施の形態 1 の変形例 1)

式 (3) に代わり、指数 β の計算式として、ある適当な係数 r_1 ($0 \leq r_1 < 1$) を定めて、式 (6) を用いてもよい。

[数 2]

$$\beta = \frac{\sum_i (L_i^2) + \sum_{i < j} (2 \times r_1 \times L_i \times L_j)}{L^2} \quad (6)$$

式 (6) の係数 r_1 は、式 (2) における相関係数 r_0 に相当するもので

ある。式（２）では、容量が遅延に対して支配的であると仮定していた。式（６）では、設計者が、容量、抵抗と配線遅延の関係を総合的に考慮して適切な係数 r_1 を設定すればよい。式（３）の場合と同様に、指数 β が最小になるように、全てのセグメントに対して、適切な配線層を割り当てる。なお、指数 β の計算式は他にも多く考えられ、式（３）や式（６）に限定されるものではない。

[0040] （実施の形態１の変形例２）

式（３）及び（６）では、全ての配線層を同等に扱っていた。しかしながら、実際には、配線層によって膜厚や最小配線幅、絶縁膜の比誘電率が異なる場合があり、結果として容量や抵抗、それらのばらつきが異なる。そこで、容量や抵抗、ばらつきの小さい配線層を優先的に使う場合のために、配線層毎の重み付け係数 γ_i ($0 \leq \gamma_i$) をあらかじめ設定しておく。次式（７）で計算される L_i' を、式（３）や式（６）の L_i に代入することにより β を求める。

$$L_i' = \gamma_i \cdot L_i \quad (7)$$

例えば、ばらつきの小さい配線層の γ_i は小さく、ばらつきの大きい配線層の γ_i は大きく設定される。これにより、ばらつきの小さい配線層はばらつきの大きい配線層よりも長く使われることになる。

[0041] （実施の形態１の変形例３）

基準配線長 D_3 以上のネットを対象ネットとする代わりに、あらかじめ対象ネットの個数を定めておき、総配線長が長いネットから順に配線層を決定していてもよい。

[0042] （実施の形態１の変形例４）

基準配線長 D_3 以上のネットを対象ネットとする代わりに、設計者があらかじめ指定したネットを対象ネットとしてもよい。または、実施の形態１に係る基準配線長 D_3 や変形例３の個数と併用してもよい。設計者があらかじめ遅延ばらつきがタイミング収束において問題となるネットを予想できる場合に有効である。

[0043] (実施の形態1の変形例5)

指数 β が小さいほど配線遅延ばらつきは小さくなるため、指数 β にあらかじめ上限値を設けてもよい。その上で、各セグメントの配線層を決定する際に、できる限り多くの配線層を使用するのではなく、指数 β が上限値以下となる範囲で、使用する配線層数を減らしてもよい。ここで、使用しない配線層を先に指定した後、指数 β の値を確認し、上限値を超えていれば、使用する配線層を決定し直してもよい。これにより、不必要な使用配線層の増加を回避できるため、適用対象ネット数を増やしたり、配線工程を短縮したりすることができる。

[0044] また、指数 β の上限値を段階的に設けてもよい。例えば、全ネットを総配線長によりいくつかのグループに分け、グループ毎にそのグループに属するネットが満たすべき指数 β の上限値を設けてもよい。ここで、総配線長が長いほど小さな上限値を設定する。変形例4を併用する場合、設計者が指定するネットごとに指数 β の上限値を設定する。

[0045] (実施の形態2)

次に、図7を用いて、本発明の第2の実施の形態に係る半導体集積回路の配線装置について説明する。図7は、実施の形態2に係る半導体集積回路の配線装置のブロック図である。図7に示すように、実施の形態2に係る半導体集積回路の配線装置は、実施の形態1に係る半導体集積回路の配線装置の構成に加え、セグメント長算出部201、分割対象セグメント選択部202、セグメント分割部203、セグメント長データD7、セグメント長／配線長の基準値D8、分割対象セグメントリストD9、分割比率指定値D10、セグメント分割位置データD11を備えている。各データD7～D11は、図示されない記憶装置に格納されている。

[0046] 実施の形態1では、概略配線データD1から取得したセグメント毎に1つの配線層を割り当てた。これに対し、実施の形態2では、概略配線データD1から取得した1つのセグメントをさらに複数のセグメントに分割し、分割されたセグメント毎の配線層を割り当てる。

[0047] 具体的には、概略配線データD1から取得される図8Aに示される1つのセグメントS21は、通常、図8Bに示すように、1つの配線層で構成される。図8Bの例では、セグメントS21が配線層M1から構成されている。これに対して、本実施の形態では、概略配線データD1から取得される図8AのセグメントS21に対して、図9Aに示すようなセグメント分割位置V1、V2を設け、セグメントS21を新たなセグメントSS1、SS2、SS3に分割する。

[0048] 図7のセグメント長算出部201は、概略配線データD1から各セグメントのセグメント長を算出する。これにより、各セグメントのセグメント長データD7が得られる。

分割対象セグメント選択部202は、各セグメントのセグメント長データD7からネットの配線長に占めるそのセグメント長の割合（セグメント長／配線長）が基準値D8以上である全てのセグメントを選択する。これにより、分割対象セグメントリストD9が作成される。ここで、ネットの総配線長に占める割合が大きいセグメントほど、配線遅延ばらつき低減の障害になり易いためである。

[0049] セグメント分割部203は、分割対象セグメントリストD9にリストアップされたセグメントに対し、所定の分割比率指定値D10を用いて順に分割していく。これにより、セグメント分割位置データD11が得られる。つまり、図9Aに示すように、セグメントS21に対しセグメント分割位置V1、V2が設けられ、セグメントS21が新たなセグメントSS1、SS2、SS3へ分割される。所定の分割比率指定値D10は、例えば、「セグメントを1：1に分割する位置に1点設ける」や「1：1：1や1：2：1に分割する位置に2点設ける」などと規定されたデータである。あるいは、分割比率指定値D10なしに、設計者が任意に分割比率を指定してもよい。

[0050] そして、配線層決定部103は、実施の形態1と同様の手法を用いて、セグメント分割位置データD11から定まる分割された新たなセグメントのそれぞれに対して、配線層を割り当てる。例えば、図9Bでは、セグメントS

21 から分割された新たなセグメント SS1、SS2、SS3 に対し、それぞれ M1、M2、M1 が割り当てられている。これにより、多くの配線層を、均等に割り当てやすくなるため、配線遅延ばらつきは低減する。ただし、この例では主に y 軸方向に用いられるはずの配線層 M2 が、例外的に x 軸方向で使用されることになる。なお、図 9A、9B では、AND ゲート G21 及びバッファ G22 間のネットが、1 つのセグメント S21 から構成されているが、当然のことながら、複数のセグメントから構成されるネットにおける 1 つのセグメントについても同様に新たなセグメントに分割することができる。

[0051] 図 9A、9B では、セグメント S21 を 1 : 2 : 1 に分割する位置に 2 点のセグメント分割位置（配線層切換位置）が設けられている。実施の形態 1 と同様の仮定のもとに、同様の計算を行うことにより、図 8A、8B に示された比較例、図 9A、9B に示された実施例による配線遅延ばらつきの配線遅延に対する割合 $\sigma(T)/T$ は、それぞれ式 (7)、式 (8) のようになる。

$$\begin{aligned}\sigma(T)/T \\ &= \sigma_0 / C_0 \cdot \sqrt{4^2} / 4 \\ &= \sigma_0 / C_0\end{aligned}\quad (7)$$

$$\begin{aligned}\sigma(T)/T \\ &= \sigma_0 / C_0 \cdot \sqrt{2^2 + 2^2} / (2 + 2) \\ &= 0.71 \cdot \sigma_0 / C_0\end{aligned}\quad (8)$$

従って、ばらつき幅は、 $0.71 / 1 = 0.71$ 倍に縮小される（ばらつき幅が 29% 削減される）。

[0052] 図 10 は、実施例及び比較例の配線遅延ばらつき幅を比較して示したグラフである。ここで、ばらつき幅の指標として一般的な 3σ を用いて考える。例えば、単一配線における単位長さあたりの容量値の 3σ が 20% ($3 \times \sigma_0 / C_0 = 0.2$) であるとする。

図 10 に示すように、図 8B の比較例における配線遅延ばらつき $3 \times \sigma$ (

$T) / T$ は、式(7)及び $3 \times \sigma_0 / C_0 = 0.2$ から $1 \times 0.2 = 0.2$ となる。つまり、配線遅延ばらつき幅は $\pm 20\%$ となる。これに対し、図9Bの実施例における配線遅延ばらつき $3 \times \sigma(T) / T$ は、式(8)及び $3 \times \sigma_0 / C_0 = 0.2$ から $0.71 \times 0.2 = 0.142$ となる。つまり、配線遅延ばらつき幅は $\pm 14.2\%$ となる。本実施の形態においても、実施の形態1と同様の効果が見込まれる。

[0053] (実施の形態2の変形例1)

実施の形態2では、配線遅延ばらつきは低減される。一方、セグメント分割位置に設けられるビアにより抵抗が増加するため、配線遅延自体が増加する。そこで、セグメント分割位置の設定数、すなわちビア増加数に対する制限を設ける。ここで、セグメント分割位置が1点増えると、ビアも1個増える。あらかじめ、ネットの総配線長に比例して、使用可能なビア個数の上限値を決めておく。概略配線の結果、ネットのビア個数が既に上限値を超えている場合、セグメント分割は行わない。超えていない場合、ビア個数が上限値に達するまで、セグメント分割を行なう。セグメント分割を行う順番は、セグメント長／配線長が大きい順とする。

[0054] (実施の形態2の変形例2)

実施の形態2の変形例1では、ビア個数の上限値をネットの総配線長に比例するように設定したが、単位経路長に比例するように設定してもよい。図11は、単位経路を説明するための図である。図11に太線で示すように、単位経路とは、1つのゲートから1つのゲートまでを結ぶ分岐の無い経路であって、ネットの一部である。ビア個数が上限値を超えているかどうかを判断する際に、変形例1におけるネットの総配線長に代わり、この単位経路長を用いる。ある信号経路にとって、枝分かれ部分の抵抗は、その経路の信号遅延には影響しない。そのため、ビア追加による抵抗増加の影響は、ネットよりも単位経路毎に検討する方が合理的であると考えられる。

[0055] ある単位経路に対するビア個数が上限値を超えていない場合、その単位経路内でセグメント分割位置の設定を行う。複数の単位経路が同一のセグメン

トを共有している場合、そのうちのある経路のビア個数が上限値を超えていれば、そのセグメントはセグメント分割の対象とはしない。

[0056] 実施の形態 1、実施の形態 1 の変形例 1～5、実施の形態 2 では、「ネット」を対象としているが、「パス」を対象としてもよい。つまり、ネット単位で配線層の割り当てを最適化するのではなく、パス単位で配線層の割り当てを最適化する。図 1 2 は、パスを説明するための図である。図 1 2 に太線で示すように、パスとは、隣接するフリップフロップ間を繋ぐ経路に含まれる全ネットである。図 1 2 では、フリップフロップ F F 1 とフリップフロップ F F 2 とを繋ぐパスを構成する 5 つのネット N 1～N 5 からなる。なお、本明細書において、フリップフロップはゲートに含まれる。

[0057] ここで、図 1 2 に示すように、ネット N 1 はフリップフロップ F F 1 から A N D ゲート G 3 1 及びバッファ G 3 2 に至る配線である。ネット N 2 は A N D ゲート G 3 1 からバッファ G 3 3 及び G 3 4 に至る配線である。ネット N 3 はバッファ G 3 4 から A N D ゲート G 3 5 に至る配線である。ネット N 4 は A N D ゲート G 3 5 からバッファ G 3 6 及び G 3 7 に至る配線である。ネット N 5 はバッファ G 3 6 からフリップフロップ F F 2 に至る配線である。

[0058] 図 1 や図 7 における配線層決定部 1 0 3 による配線層の割り当ては、総配線長が大きいパスから順に行う。複数のパスで 1 つのネットを共有している場合、その中で最も総配線長が長いパスにおいてそのネットに割り当てられた配線層は、他のパスの配線層の割り当てにおいては変更しない。これを実施の形態 1 の変形例 4 に適用すれば、設計者が設計上想定されるクリティカルパスをそのまま選択でき、問題となり得るネットを選択するよりも容易である。さらに、図 1 や図 7 における配線層決定部 1 0 4 による詳細配線後のタイミング検証において、配線遅延ばらつきによりタイミング収束できなかったパスを、再設計の際に、設計者が当該パスをそのまま選択することができる。

[0059] なお、上記実施の形態において説明した方法は、L S I のロジック部の自

動配置配線のみでなく、ロジック部以外の回路設計、自動でない回路設計にも適用可能である。

[0060] また、上記実施の形態では、図 1 や図 7 における詳細配線データ D 6 の作成に先立ち、まず対象ネットの詳細配線データ D 5 を作成している。しかしながら、既存の詳細配線データ D 6 に対する修正手段として、本発明を適用してもよい。具体的には、詳細配線データ D 6 から対象ネットを選択し、そのネットにおけるセグメントに割り当てられた配線層を変更すればよい。あるいは、実施の形態 2 のように、セグメントをさらに複数のセグメントに分割して、分割されたセグメントに割り当てられた配線層を変更してもよい。

[0061] 例えば、他のネットの配線が障害になり、1つのセグメント全体の配線層を変更することができなければ、実施の形態 2 と同様に、そのセグメントを分割し、分割されたセグメントのうち変更可能なものの配線層を変更すればよい。セグメント分割位置は、あらかじめ決められた比率で変更できなければ、最もそれに近い比率で変更すればよい。もちろん、障害になっている他のネットのセグメントの配線層の方を修正してもよい。さらに、対象ネットを選択する際、タイミング検証の結果、配線遅延ばらつきが原因でタイミングエラーを生じているパスに含まれるネットを対象ネットとしてもよい。

[0062] 以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

[0063] この出願は、2011年4月5日に提出された日本出願特願2011-097021を基礎とする優先権を主張し、その開示の全てをここに取り込む。

符号の説明

- [0064] 101 配線長算出部
102 対象ネット選択部
103 配線層決定部
104 配線層決定部

201 セグメント長算出部
202 分割対象セグメント選択部
203 セグメント分割部
D1 概略配線データ
D2 配線長データ
D3 基準配線長
D4 対象ネットリスト
D5 詳細配線データ
D6 詳細配線データ
D7 セグメント長データ
D8 基準値
D9 分割対象セグメントリスト
D10 分割比率指定値
D11 セグメント分割位置データ
FF1、FF2 フリップフロップ
G1、G21、G31、G35 ANDゲート
G2、G3、G22、G32、G33、G34、G36、G37 バッファ
G11、G12 インバータ
M1-Mn 配線層
N1-N5 ネット
S1-S6、S11-S19、S21 セグメント
SS1-SS3 セグメント

請求の範囲

- [請求項1] 複数のゲート間を結ぶ信号配線を、複数のセグメントに分割し、
前記複数のセグメントのそれぞれに対して、 n 層（ n は 2 以上の整数）の配線層のいずれか 1 つを少なくとも 1 回ずつ割り当てる半導体集積回路の配線方法であって、
前記 n 層の配線層の割り当てに際し、
前記複数のセグメントと前記 n 層の配線層との組み合わせから、前記 n 層の配線層が前記信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、
前記指数の計算結果に応じて、前記複数のセグメントに対して前記 n 層の配線層が均等になるように割り当てる半導体集積回路の配線方法。
- [請求項2] 前記 n 層の配線層の割り当てに際し、
長さが長い前記信号配線から順に、前記 n 層の配線層の割り当てを実行することを特徴とする請求項 1 に記載の半導体集積回路の配線方法。
- [請求項3] 前記 n 層の配線層の割り当てに際し、
前記複数のセグメントの少なくとも 1 つをさらに複数の新たなセグメントに分割し、当該新たなセグメントのそれぞれに対して、前記 n 層の配線層の割り当てを実行することを特徴とする請求項 1 又は 2 に記載の半導体集積回路の配線方法。
- [請求項4] 前記配線層決定部は、
互いに接続された隣接するセグメントには、互いに隣接した配線層を割り当てることを特徴とする請求項 1 ～ 3 のいずれか一項に記載の半導体集積回路の配線方法。
- [請求項5] 前記 n 層の配線層の割り当てに際し、
前記複数のゲートのそれぞれに接続されたセグメントには、いずれも同一の配線層を割り当てることを特徴とする請求項 1 ～ 4 のいずれ

か一項に記載の半導体集積回路の配線方法。

[請求項6] 前記信号配線は、互いに隣接する前記複数のゲート間を結ぶネットであることを特徴とする請求項1～5のいずれかに一項に記載の半導体集積回路の配線方法。

[請求項7] 前記複数のゲートは、2つのフリップフロップであり、
前記信号配線は、互いに隣接する前記2つのフリップフロップ間を結ぶパスであることを特徴とする請求項1～5のいずれか一項に記載の半導体集積回路の配線方法。

[請求項8] 前記指数を β として、次式により与えられることを特徴とする請求項1～7のいずれか一項に記載の半導体集積回路の配線方法。

[数1]

$$\beta = \frac{\sum_i (L_i^2) + \sum_{i < j} (2 \times r \times L_i \times L_j)}{L^2}$$

ただし、 L は前記信号配線の総配線長、 L_i は i 番目（ $1 \leq i \leq n$ ）の配線層が割り当てられたセグメントの総配線長、 L_j は j 番目（ $1 \leq j \leq n$ ）の配線層が割り当てられたセグメントの総配線長、 r （ $0 \leq r < 1$ ）は任意の係数である。

[請求項9] 前記係数 $r = 0$ として前記指数 β を計算することを特徴とする請求項8に記載の半導体集積回路の配線方法。

[請求項10] 前記指数 β が最小となる前記組み合わせにより前記 n 層の配線層の割り当てを実行することを特徴とする請求項8又は9に記載の半導体集積回路の配線方法。

[請求項11] 複数のゲート間を結ぶ信号配線が複数のセグメントに分割された配線データが、格納された記憶部と、

前記複数のセグメントのそれぞれに対して、 n 層（ n は2以上の整数）の配線層のいずれか1つを少なくとも1回ずつ割り当てる配線層決定部と、を備え、

前記配線層決定部は、

前記複数のセグメントと前記 n 層の配線層との組み合わせから、前記 n 層の配線層が前記信号配線においてどの程度均等に割り当てられるかを示す指数を計算し、

前記指数の計算結果に応じて、前記複数のセグメントに対して前記 n 層の配線層が均等になるように割り当てる半導体集積回路の配線装置。

[請求項12] 前記信号配線の長さを算出する配線長算出部を更に備え、

前記配線層決定部は、前記配線長算出部により算出された長さが長い前記信号配線から順に、前記 n 層の配線層の割り当てを実行することを特徴とする請求項 11 に記載の半導体集積回路の配線装置。

[請求項13] 前記複数のセグメントの少なくとも 1 つをさらに複数の新たなセグメントに分割するセグメント分割部を更に備え、

前記配線層決定部は、当該新たなセグメントのそれぞれに対して、前記 n 層の配線層の割り当てを実行することを特徴とする請求項 11 又は 12 に記載の半導体集積回路の配線装置。

[請求項14] 前記配線層決定部は、

互いに接続された隣接するセグメントには、互いに隣接した配線層を割り当ててことを特徴とする請求項 11 ～ 13 のいずれか一項に記載の半導体集積回路の配線装置。

[請求項15] 前記配線層決定部は、

前記複数のゲートのそれぞれに接続されたセグメントには、いずれも同一の配線層を割り当ててことを特徴とする請求項 11 ～ 14 のいずれか一項に記載の半導体集積回路の配線装置。

[請求項16] 前記信号配線は、互いに隣接する前記複数のゲート間を結ぶネットであることを特徴とする請求項 11 ～ 15 のいずれかに一項に記載の半導体集積回路の配線装置。

[請求項17] 前記複数のゲートは、2つのフリップフロップであり、

前記信号配線は、互いに隣接する前記2つのフリップフロップ間を結ぶパスであることを特徴とする請求項11～15のいずれか一項に記載の半導体集積回路の配線装置。

[請求項18] 前記指数を β として、次式により与えられることを特徴とする請求項11～17のいずれか一項に記載の半導体集積回路の配線装置。

[数2]

$$\beta = \frac{\sum_i (L_i^2) + \sum_{i < j} (2 \times r \times L_i \times L_j)}{L^2}$$

ただし、 L は前記信号配線の総配線長、 L_i は i 番目（ $1 \leq i \leq n$ ）の配線層が割り当てられたセグメントの総配線長、 L_j は j 番目（ $1 \leq j \leq n$ ）の配線層が割り当てられたセグメントの総配線長、 r （ $0 \leq r < 1$ ）は任意の係数である。


[請求項19] 前記配線層決定部は、

前記係数 $r = 0$ として前記指数 β を計算することを特徴とする請求項18に記載の半導体集積回路の配線装置。


[請求項20] 前記配線層決定部は、

前記指数 β が最小となる前記組み合わせにより前記 n 層の配線層の割り当てを実行することを特徴とする請求項18又は19に記載の半導体集積回路の配線装置。


[図1]




[図2]




[図3A]




[図3B]




[図4]




[図5A]




[図5B]




[図6]




[図7]




[図8A]




[図8B]




[図9A]




[図9B]




[図10]



[図11]



[図12]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/002415

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/82(2006.01)i, G06F17/50(2006.01)i, H01L21/3205(2006.01)i,
H01L21/822(2006.01)i, H01L23/52(2006.01)i, H01L27/04(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/82, G06F17/50, H01L21/3205, H01L21/822, H01L23/52, H01L27/04

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

IEEE Xplore, CiNii, JSTPlus(JDreamII)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 61-048071 A (International Business Machines Corp.), 08 March 1986 (08.03.1986), page 4, lower right column, line 19 to page 5, lower left column, line 13 & US 4713773 A & EP 170971 A2 & DE 3587055 A & DE 3587055 T	1-20
Y	JP 2006-209702 A (NEC Electronics Corp.), 10 August 2006 (10.08.2006), paragraphs [0072] to [0079]; fig. 5, 16, 17 & US 2006/0190876 A1 & US 2008/0263495 A1 & US 2009/0070725 A1	1-20

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
23 April, 2012 (23.04.12)

Date of mailing of the international search report
01 May, 2012 (01.05.12)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L21/82(2006.01)i, G06F17/50(2006.01)i, H01L21/3205(2006.01)i, H01L21/822(2006.01)i,
H01L23/52(2006.01)i, H01L27/04(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L21/82, G06F17/50, H01L21/3205, H01L21/822, H01L23/52, H01L27/04

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 2 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 2 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 2 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

IEEE Xplore, CiNii, JSTPlus(JDreamII)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 61-048071 A (インターナショナル・ビジネス・マシーンズ・コーポレーション) 1986.03.08, 第4頁右下欄第19行-第5頁左下欄第13行 & US 4713773 A & EP 170971 A2 & DE 3587055 A & DE 3587055 T	1-20
Y	JP 2006-209702 A (NECエレクトロニクス株式会社) 2006.08.10, 【0072】-【0079】, 第5, 16, 17 図 & US 2006/0190876 A1 & US 2008/0263495 A1 & US 2009/0070725 A1	1-20

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 3 . 0 4 . 2 0 1 2

国際調査報告の発送日

0 1 . 0 5 . 2 0 1 2

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

平野 崇

5 0

3 6 5 7

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 5 9