

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4156595号
(P4156595)

(45) 発行日 平成20年9月24日(2008.9.24)

(24) 登録日 平成20年7月18日(2008.7.18)

(51) Int.Cl.

F I

G 1 1 B 20/14 (2006.01)

G 1 1 B 20/14 3 5 1 A

請求項の数 5 (全 35 頁)

(21) 出願番号	特願2004-546427 (P2004-546427)	(73) 特許権者	000005821
(86) (22) 出願日	平成15年10月20日(2003.10.20)		松下電器産業株式会社
(65) 公表番号	特表2006-504217 (P2006-504217A)		大阪府門真市大字門真1006番地
(43) 公表日	平成18年2月2日(2006.2.2)	(74) 代理人	100078282
(86) 国際出願番号	PCT/JP2003/013400		弁理士 山本 秀策
(87) 国際公開番号	W02004/038719	(74) 代理人	100062409
(87) 国際公開日	平成16年5月6日(2004.5.6)		弁理士 安村 高明
審査請求日	平成18年7月21日(2006.7.21)	(74) 代理人	100107489
(31) 優先権主張番号	特願2002-308229 (P2002-308229)		弁理士 大塩 竹志
(32) 優先日	平成14年10月23日(2002.10.23)	(72) 発明者	宮下 晴旬
(33) 優先権主張国	日本国(JP)		奈良県奈良市中山町西2-1048-24
		(72) 発明者	中嶋 健
			奈良県奈良市押熊町2047-8
		(72) 発明者	木村 直浩
			京都府宇治市宇治二番92

最終頁に続く

(54) 【発明の名称】 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法

(57) 【特許請求の範囲】

【請求項1】

記録符号は(1, 7) R L L変調方式によって符号化され、前記記録符号の符号長の基準周期をTとした場合、同期パターンが2 T 9 T 9 Tを含むフォーマットである記録媒体からの再生信号を入力する信号入力部と、

クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するアナログデジタル変換部と、

前記多ビットデジタル信号に含まれる低雑音成分を抑制する低雑音抑圧部と、

前記低雑音成分が抑制された多ビットデジタル信号に、前記(1, 7) R L L変調方式に沿った状態遷移則に従って最尤復号を行い、2値化信号に変換する最尤復号部と、

前記最尤復号部によって変換された2値化信号から所定の期間における最大パターン長を検出する最大パターン長検出部と、

前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出する最小パターン長検出部と、

前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択する周期情報判定部と、

前記クロック信号の周期が前記基準周期Tである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定する周波数誤差検出部と、

10

20

前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するクロック発振部と
を備えた、周波数制御装置。

【請求項 2】

記録符号は (1, 7) RLL 変調方式によって符号化され、前記記録符号の符号長の基準周期を T とした場合、同期パターンが 2 T 9 T 9 T を含むフォーマットである記録媒体からの再生信号を入力するステップと、

クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するステップと、
前記多ビットデジタル信号に含まれる低雑音成分を抑制するステップと、

前記低雑音成分が抑制された多ビットデジタル信号に、前記 (1, 7) RLL 変調方式に沿った状態遷移則に従って最尤復号を行い、2 値化信号に変換するステップと、

前記最尤復号部によって変換された 2 値化信号から所定の期間における最大パターン長を検出するステップと、

前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出するステップと、

前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択するステップと、

前記クロック信号の周期が前記基準周期 T である場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定するステップと、

前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するステップと

を包含する、周波数制御方法。

【請求項 3】

記録符号は (1, 7) RLL 変調方式によって符号化され、前記記録符号の符号長の基準周期を T とした場合、同期パターンが 2 T 9 T 9 T を含むフォーマットである記録媒体からの再生信号を入力するステップと、

クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するステップと、
前記多ビットデジタル信号に含まれる低雑音成分を抑制するステップと、

前記低雑音成分が抑制された多ビットデジタル信号に、前記 (1, 7) RLL 変調方式に沿った状態遷移則に従って最尤復号を行い、2 値化信号に変換するステップと、

前記最尤復号部によって変換された 2 値化信号から所定の期間における最大パターン長を検出するステップと、

前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出するステップと、

前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択するステップと、

前記クロック信号の周期が前記基準周期 T である場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定するステップと、

前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するステップと

を包含する周波数制御方法をコンピュータに実行させるための制御プログラム。

【請求項 4】

情報記録媒体から情報を再生する情報再生装置であって、

記録符号は (1, 7) RLL 変調方式によって符号化され、前記記録符号の符号長の基準周期を T とした場合、同期パターンが 2 T 9 T 9 T を含むフォーマットである記録媒体からの再生信号を入力する信号入力部と、

クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するアナログデジタル変換部と、

前記多ビットデジタル信号に含まれる低雑音成分を抑制する低雑音抑圧部と、

前記低雑音成分が抑制された多ビットデジタル信号に、前記（１， ７）ＲＬＬ変調方式に沿った状態遷移則に従って最尤復号を行い、２値化信号に変換する最尤復号部と、

前記最尤復号部によって変換された２値化信号から所定の期間における最大パターン長を検出する最大パターン長検出部と、

前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出する最小パターン長検出部と、

前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択する周期情報判定部と、

前記クロック信号の周期が前記基準周期Ｔである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定する周波数誤差検出部と、

前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するクロック発振部と、

前記調整したクロック信号に基づいて、前記情報記録媒体から情報を再生する再生部とを備えた、情報再生装置。

【請求項５】

情報記録媒体から情報を再生する情報再生方法であって、

記録符号は（１， ７）ＲＬＬ変調方式によって符号化され、前記記録符号の符号長の基準周期をＴとした場合、同期パターンが２Ｔ９Ｔ９Ｔを含むフォーマットである記録媒体からの再生信号を入力するステップと、

クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するステップと、

前記多ビットデジタル信号に含まれる低雑音成分を抑制するステップと、

前記低雑音成分が抑制された多ビットデジタル信号に、前記（１， ７）ＲＬＬ変調方式に沿った状態遷移則に従って最尤復号を行い、２値化信号に変換するステップと、

前記最尤復号部によって変換された２値化信号から所定の期間における最大パターン長を検出するステップと、

前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出するステップと、

前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択するステップと、

前記クロック信号の周期が前記基準周期Ｔである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定するステップと、

前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するステップと、

前記調整したクロック信号に基づいて、前記情報記録媒体から情報を再生するステップと

を包含する、情報再生方法。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、周波數位相制御装置および最尤復号器に関し、特に、クロック信号に基づいたデータ再生時に、安定したPLL（Phase-Locked Loop）位相同期引き込みを実現する周波數位相制御装置および最尤復号器に関する。

【背景技術】

【0002】

光ディスク媒体にデジタルデータを記録する方式として、CD (Compact Disc) やDVD (Digital Versatile Disc) 等に見られるように、線速度を一定にして記録媒体上の記録密度を一樣にする方式が多く用いられている。データは、線記録密度が一定となるようにマーク幅変調することにより光ディスク媒体にデジタル変調記録される。光ディスク媒体からのデータの再生時に、再生信号が有するクロック成分の周波数と、位相同期ループ回路により生成されるクロック信号の周波数とが大きく異なっている場合は、位相同期引き込みが完了しなくなる可能性や、再生信号が有するクロック成分の周波数とは異なった周波数にクロック信号を疑似引き込みする可能性が大きい。それを避けるため、再生線速度周期を、再生信号に含まれる特定のパルス長やパルス間隔より検出し、ディスクの回転速度の制御や、位相同期ループ回路の自走周波数の制御を行うことにより、正常な位相同期引き込みを可能としている。

10

【0003】

特開2000-836602号公報に記載される従来の周波數位相制御装置180を図22に示す。周波數位相制御装置180は、デジタルデータ再生時の位相同期引き込みを実行する。周波數位相制御装置180は、波形等化部181と、アナログ・デジタルコンバータ182と、低域雑音抑制部183と、ゼロクロス長検出器184と、フレームカウンタ185と、最大パターン長検出器186と、最小パターン長検出器187と、周期情報判定器188と、周波数誤差検出器189と、位相誤差検出器190と、周波数制御用ループフィルタ191と、位相制御用ループフィルタ192と、デジタル・アナログコンバータ193と、デジタル・アナログコンバータ194と、発振器195とを備える。

20

【0004】

波形等化部181は、再生信号の所定の周波数帯域を強調する。アナログ・デジタルコンバータ182は、再生クロック信号に基づいて、再生信号を多ビットのデジタルデータに変換する。低域雑音抑制部183は、多ビットのデジタルデータに含まれる低域雑音を抑制する。ゼロクロス長検出器184は、低域雑音が抑制された信号がゼロレベルをクロスする位置を検出し、隣接するゼロクロス間の標本数を再生クロック信号を基にカウントし、レジスタに保持する。

【0005】

フレームカウンタ185は、1フレーム以上の特定の期間をカウントする。最大パターン長検出器186および最小パターン長検出器187は、カウントされた所定の期間におけるゼロクロス長のカウント値（あるいは隣接するゼロクロス長のカウント値の和）の最大値および最小値をそれぞれ検出する。周期情報判定器188は、パターン長（カウント値）の最大値と最小値とを比較し、その比率を利用して周期情報として最適な値を選択する。周波数誤差検出器189は、周期情報と、位相同期時に検出されるべき最大パターン長および最小パターン長との差を周波数誤差に変換して出力する。また、周波数誤差検出器189は、最大パターン長から同期パターンを判別して同期パターンの間隔を周波数誤差に変換して出力する。

30

【0006】

周波数制御用ループフィルタ191は、周波数誤差検出器189の出力に基づいて、再生クロック信号が再生デジタル信号と同期可能となる領域まで再生クロック信号を制御する。位相誤差検出器190は、低域雑音が抑制された信号より位相情報を検出する。位相制御用ループフィルタ192は、位相誤差検出器190の出力に基づいて、再生クロック信号が再生デジタル信号に同期するように再生クロック信号の位相を制御する。

40

【0007】

発振器195は、デジタルアナログコンバータ193および194を介して周波数制御用ループフィルタ191の出力と位相制御用ループフィルタ192の出力とを加算した加算値に基づいて再生クロック信号を生成して発振する。

【発明の開示】

【発明が解決しようとする課題】

50

【0008】

周波数位相制御装置180では、再生信号が基準レベル（ゼロレベル）をクロスする位置を検出し、再生信号に含まれる特定のパルス長（同期パターン）の検出を行っていた。しかし、更なる記録密度の高密度化による再生信号の品質低下（符号間干渉の増大等）や、フォーマット効率向上のために、同期パターンとデータ最長パターンとの距離を短くするといった新たなフォーマット規格が出現している。この新たなフォーマット規格の出現により、同期パターンを正しく検出することが出来なくなり、周波数引き込みを安定に完了させることが困難となった。

【0009】

例えば、図16Aに示すDVDの同期パターンは、14T4Tであり、同期パターンとデータ最長パターン11Tとの符号間距離もあり、特徴のあるパターンであった。ここで、Tはクロック信号の周期である。参照符号161はサンプリング信号を示す。一方、高密度記録をターゲットとする次世代光ディスクでは、フォーマット効率を上げるために、例えば、HDD（ハードディスク）等で利用されている（1、7）RL L（ランレングスリミテッド）変調符号の利用や、同期パターンの工夫も考慮に入れる必要がある。後述する本発明の実施例においては、記録符号は（1、7）RL L変調符号とし、同期パターンPは、図16Bに示すように9T9Tである。参照符号162はサンプリング信号を示す。図16Bに示す同期パターンPは、データ最長パターン8T8Tとの符号間距離も少なく、特徴のないパターンである。さらに、同期パターンP（9T9T）の前には必ず最小パターンの2Tが存在する。符号間干渉の影響等で、例えば、図17Aに示すように、この最小パターン2Tがスライスレベル163（ゼロレベル）を全く超えない場合、9Tは9T以上として検出され、2値化信号164からは同期パターンは検出されない。同様に、図17Bに示すように、最小パターン2Tがスライスレベル163を一部だけ超える場合、9Tは10Tとして検出され、2値化信号165からは同期パターンは検出されない。

【0010】

本発明の目的は、再生信号品質が劣化した場合であってもより正確に同期パターン長を検出することができ、同期引き込みを安定に行うことができる周波数位相制御装置および最尤復号器を提供することにある。

【0011】

本発明のこれらの利点および他の利点は、添付の図面に関する以下の詳細な説明を読み、かつ理解することで当業者に明白になる。

【課題を解決するための手段】

【0012】

本発明の一局面によると、本発明の周波数制御装置は、記録符号は（1、7）RL L変調方式によって符号化され、前記記録符号の符号長の基準周期をTとした場合、同期パターンが2T9T9Tを含むフォーマットである記録媒体からの再生信号を入力する信号入力部と、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するアナログデジタル変換部と、前記多ビットデジタル信号に含まれる低雑音成分を抑制する低雑音抑圧部と、前記低雑音成分が抑制された多ビットデジタル信号に、前記（1、7）RL L変調方式に沿った状態遷移則に従って最尤復号を行い、2値化信号に変換する最尤復号部と、前記最尤復号部によって変換された2値化信号から所定の期間における最大パターン長を検出する最大パターン長検出部と、前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出する最小パターン長検出部と、前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択する周期情報判定部と、前記クロック信号の周期が前記基準周期Tである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定する周波数誤差検出部と、前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力す

るクロック発振部とを備えている。

本発明の別の局面によると、本発明の周波数制御方法は、記録符号は(1, 7) RLL変調方式によって符号化され、前記記録符号の符号長の基準周期をTとした場合、同期パターンが2T9T9Tを含むフォーマットである記録媒体からの再生信号を入力するステップと、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するステップと、前記多ビットデジタル信号に含まれる低雑音成分を抑制するステップと、前記低雑音成分が抑制された多ビットデジタル信号に、前記(1, 7) RLL変調方式に沿った状態遷移則に従って最尤復号を行い、2値化信号に変換するステップと、前記最尤復号部によって変換された2値化信号から所定の期間における最大パターン長を検出するステップと、前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出するステップと、前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択するステップと、前記クロック信号の周期が前記基準周期Tである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定するステップと、前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するステップとを包含する。

10

本発明のさらに別の局面によると、本発明の制御プログラムは、記録符号は(1, 7) RLL変調方式によって符号化され、前記記録符号の符号長の基準周期をTとした場合、同期パターンが2T9T9Tを含むフォーマットである記録媒体からの再生信号を入力するステップと、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するステップと、前記多ビットデジタル信号に含まれる低雑音成分を抑制するステップと、前記低雑音成分が抑制された多ビットデジタル信号に、前記(1, 7) RLL変調方式に沿った状態遷移則に従って最尤復号を行い、2値化信号に変換するステップと、前記最尤復号部によって変換された2値化信号から所定の期間における最大パターン長を検出するステップと、前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出するステップと、前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択するステップと、前記クロック信号の周期が前記基準周期Tである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定するステップと、前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するステップとを包含する周波数制御方法をコンピュータに実行させるための制御プログラムである。

20

30

本発明のさらに別の局面によると、本発明の情報再生装置は、情報記録媒体から情報を再生する情報再生装置であって、記録符号は(1, 7) RLL変調方式によって符号化され、前記記録符号の符号長の基準周期をTとした場合、同期パターンが2T9T9Tを含むフォーマットである記録媒体からの再生信号を入力する信号入力部と、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するアナログデジタル変換部と、前記多ビットデジタル信号に含まれる低雑音成分を抑制する低雑音抑圧部と、前記低雑音成分が抑制された多ビットデジタル信号に、前記(1, 7) RLL変調方式に沿った状態遷移則に従って最尤復号を行い、2値化信号に変換する最尤復号部と、前記最尤復号部によって変換された2値化信号から所定の期間における最大パターン長を検出する最大パターン長検出部と、前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出する最小パターン長検出部と、前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択する周期情報判定部と、前記クロック信号の周期が前記基準周期Tである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定する周波数誤差検出部と、前記決定された周波数誤差量に基づいて前記クロ

40

50

ック信号の周波数を調整し、前記調整したクロック信号を出力するクロック発振部と、前記調整したクロック信号に基づいて、前記情報記録媒体から情報を再生する再生部とを備えている。

本発明のさらに別の局面によると、本発明の情報再生方法は、情報記録媒体から情報を再生する情報再生方法であって、記録符号は(1, 7) RLL変調方式によって符号化され、前記記録符号の符号長の基準周期をTとした場合、同期パターンが2T9T9Tを含むフォーマットである記録媒体からの再生信号を入力するステップと、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するステップと、前記多ビットデジタル信号に含まれる低雑音成分を抑制するステップと、前記低雑音成分が抑制された多ビットデジタル信号に、前記(1, 7) RLL変調方式に沿った状態遷移則に従って最尤復号を行い、2値化信号に変換するステップと、前記最尤復号部によって変換された2値化信号から所定の期間における最大パターン長を検出するステップと、前記低雑音成分が抑制された多ビットデジタル信号から前記所定の期間における最小パターン長を検出するステップと、前記検出された最大パターン長と最小パターン長との比較結果に基づいて、前記検出された最大パターン長及び最小パターン長の中から最適と思われる最大パターン長及び最小パターン長を周期情報として選択するステップと、前記クロック信号の周期が前記基準周期Tである場合に検出されるべき最大パターン長又は最小パターン長と、前記周期情報との差に基づいて、周波数誤差量を決定するステップと、前記決定された周波数誤差量に基づいて前記クロック信号の周波数を調整し、前記調整したクロック信号を出力するステップと、前記調整したクロック信号に基づいて、前記情報記録媒体から情報を再生するステップとを包含する。

【発明の効果】

【0033】

本発明の周波數位相制御装置によれば、周波數位相同期状態はもちろん周波數位相非同期状態においても最尤復号結果に基づいて特定パターン長検出を行うため、(i)再生信号の品質が悪い場合、(ii)データと同期パターンとの距離が近い場合、(iii)同期パターン前後に最小パターンが配列される場合であっても、より正確に同期パターン長と最小パターン長とを検出することができる。精度良く周波数誤差および位相誤差を検出することができるため、再生クロック信号の同期引き込みを安定に行うことができる。

【0034】

また、本発明の周波數位相制御装置および最尤復号器によれば、最尤復号時に用いる状態遷移則を、周波數位相同期状態と周波數位相非同期状態とにおいて使い分ける。このことにより、周波數位相同期状態では、符号規則を利用した状態遷移則を用いることで最尤復号器の性能を最大限活用することが出来る。また、周波數位相非同期状態では1Tも検出できる状態遷移則を用いることで、周波數位相同期状態及び周波數位相非同期状態のすべての状態においてより正確な特定パターン長検出を行うことができる。

【発明を実施するための最良の形態】

【0035】

以下、本発明の実施の形態について、図面を参照して説明する。

【0036】

(実施の形態1)

図1は本発明の実施の形態1における周波數位相制御装置100のブロック図である。

【0037】

周波數位相制御装置100は、波形等化部1と、アナログ・デジタルコンバータ2と、低域雑音抑圧部3と、最尤復号器4と、2値化信号パターン検出部50と、同期パターン間隔検出器11と、クロック発信部51とを備える。

【0038】

2値化信号パターン検出部50は、ゼロクロス長検出器5と、フレームカウンタ6と、最大パターン長検出器7と、最小パターン長検出器8と、周期情報判定器9とを備える。

クロック発信部 51 は、周波数誤差検出器 10 と、位相誤差検出器 12 と、周波数制御用ループフィルタ 13 と、位相制御用ループフィルタ 14 と、デジタル・アナログコンバータ 15、16 と、加算器 52 と、発信器 17 とを備える。

【0039】

波形等化部 1 は、光ディスク媒体からデータを読み出した光ヘッド部（図示せず）等から出力される再生信号 61 を入力する信号入力部として機能する。波形等化部 1 は、再生信号 61 に高域の周波数帯域を強調する補正を施す。波形等化部 1 は、ブースト量とカットオフ周波数とを任意に設定できるフィルタ（例えば、高次リップルフィルタ等である）を備える。アナログ・デジタルコンバータ 2 は、波形等化部 1 から出力される再生信号 62（アナログ信号）を、再生クロック信号 63 に基づいて多ビットデジタル信号 64 に変換する。低域雑音抑圧部 3 は、多ビットデジタル信号 64 に含まれる低域雑音成分を抑制する。低域雑音抑圧部 3 は、多ビットデジタル信号 64 が有する DC 成分を検出する回路と、検出された DC 成分を多ビットデジタル信号 64 から減算する回路とを備える。低域雑音抑圧部 3 は、低域雑音成分が抑制された多ビットデジタル信号 65 を出力する。

10

【0040】

最尤復号器 4 は、多ビットデジタル信号 65 に、ビタビアルゴリズムを用いた最尤復号を行い、2 値化信号 66 に変換する。最尤復号器 4 は、同期パターン間隔検出器 11 から出力された同期確認フラグ 67 に基づいて状態遷移則の状態数と状態遷移数とを変化させる。

【0041】

20

ゼロクロス長検出器 5 は、最尤復号器 4 から出力される 2 値化信号 66 から、再生信号 61 のスライスレベル（ゼロレベル）をクロスする位置（“1”から“0”へ変化する位置または、“0”から“1”へ変化する位置）を連続して検出する。ゼロクロス長検出器 5 は、再生クロック信号 63 を基に、互いに隣接するゼロクロス間の標本数をカウントして、カウント値をゼロクロス長としてレジスタに保持する。ゼロクロス長検出器 5 は、互いに隣接するゼロクロス長の和を示す信号 68 を出力する。フレームカウンタ 6 は、信号 68 と再生クロック信号 63 とに基づいて 1 フレーム以上の特定の期間をカウントする。フレームカウンタ 6 は制定した期間を示す信号 69 を出力する。

【0042】

最大パターン長検出器 7 は信号 69 が示す期間内における互いに隣接するゼロクロス長のカウント値の和のうちの最大値を検出して、最大パターン長としてレジスタに保持する。最大パターン長検出器 7 は、最大パターン長を示す信号 70 を出力する。最小パターン長検出器 8 は、信号 69 が示す期間内における互いに隣接するゼロクロス長のカウント値の和のうちの最小値を検出して、最小パターン長としてレジスタに保持する。最小パターン長検出器 8 は、最小パターン長を示す信号 71 を出力する。周期情報判定器 9 は、信号 70 が示す最大パターン長と、信号 71 が示す最小パターン長とを比較し、その比率（比較結果）を利用して周期情報として最適な値を選択して、最適な値を示すセレクト信号 72 を出力する。

30

【0043】

周波数誤差検出器 10 は、セレクト信号 72 が示す値と、クロック同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換し、周波数誤差を示す信号 73 を出力する。

40

【0044】

同期パターン間隔検出器 11 は、信号 68 と、最大パターン長検出器 7 から出力される同期判定フラグ 74 と、周期情報判定器 9 から出力される同期パターン長を示す信号 75 とを用いて、同期パターンの位置を検出する。同期パターン間隔検出器 11 は検出された同期パターンの位置に基づいて同期パターンの間隔を検出し、所定回数連続して同期パターン間隔が規定の値である場合、同期確認フラグ 67 を出力する。

【0045】

位相誤差検出器 12 は、多ビットデジタル信号 64 の位相情報を、多ビットデジタル信

50

号 6 5 から検出する。位相誤差検出器 1 2 は、位相情報を示す信号 7 6 を出力する。周波数制御用ループフィルタ 1 3 は、信号 7 3 が示す周波数誤差量を用いて、再生クロック信号 6 3 が多ビットデジタル信号 6 4 と同期可能となる領域まで再生クロック信号 6 3 の周波数制御を行う。位相制御用ループフィルタ 1 4 は、信号 7 6 を用いて再生クロック信号 6 3 が多ビットデジタル信号 6 4 と同期するように、再生クロック信号 6 3 の位相制御を行う。

【0046】

デジタル・アナログコンバータ 1 5 および 1 6 は、周波数制御用ループフィルタ 1 3 および位相制御用ループフィルタ 1 4 から出力されたデジタル信号 7 7 および 7 8 をアナログ信号 7 9 および 8 0 に変換して出力する。加算器 5 2 は、アナログ信号 7 9 と 8 0 とを加算した信号 8 1 を出力する。発信器 1 7 は、信号 8 1 に基づいて再生クロック信号 6 3 を生成する。

【0047】

周波數位相制御装置 1 0 0 の動作をさらに説明する。

【0048】

波形等化部 1 は、再生信号 6 1 に高域の周波数帯域を強調する補正を施す。アナログ・デジタルコンバータ 2 は、波形等化部 1 から出力される再生信号 6 2 を、再生クロック信号 6 3 に基づいて多ビットデジタル信号 6 4 に変換する。多ビットデジタル信号 6 4 は再生クロック信号 6 3 と同位相である。以後のすべてのデータ処理（カウント等）は、再生クロック信号 6 3 に基づいて行なわれる。この標本化された多ビットデジタル信号 6 4 は低域雑音抑圧部 3 に入力され、多ビットデジタル信号 6 4 に含まれる低域雑音成分が抑制される。

【0049】

低域雑音成分が抑制された多ビットデジタル信号 6 5 は、最尤復号器 4 に入力され、“ 1 ” および “ 0 ” で示される 2 値化信号 6 6 に変換される。この最尤復号器 4 は、同期パターン間隔検出器 1 1 から出力される非同期状態と同期状態とを識別するための同期確認フラグ 6 7 に基づいて、状態遷移則の状態数と状態遷移数とを可変させる。2 値化信号 6 6 は、ゼロクロス長検出器 5 に入力される。

【0050】

ゼロクロス長検出器 5 は、2 値化信号 6 6 の “ 1 ” から “ 0 ” へ変化する位置または、“ 0 ” から “ 1 ” へ変化する位置を連続して検出する。ゼロクロス長検出器 5 は、再生クロック信号 6 3 に基づいて、互いに隣接するゼロクロス間の標本数をカウントして、カウント値をゼロクロス長としてレジスタに保持する。最大パターン長検出器 7 および最小パターン長検出器 8 は、フレームカウンタ 6 で制定された期間内における互いに隣接するゼロクロス長のカウント値の和のうちの最大値および最小値をそれぞれ検出してレジスタに保持し、多ビットデジタル信号 6 4 の線速度周期に反比例する情報を得る。

【0051】

周期情報判定器 9 は、最大パターン長と最小パターン長とを比較して、その比率（比較結果）を利用して周期情報として最適な値を選択する。最適な値を示すセレクト信号 7 2 が、周波数誤差検出器 1 0 に出力される。周波数誤差検出器 1 0 は、そのセレクト信号に基づいて、周期情報と、位相同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換して、再生クロック信号 6 3 の周波数制御を行うための周波数誤差量を決定する。

【0052】

同期パターン間隔検出器 1 1 は、2 値化信号パターン検出部 5 0 による 2 値化信号 6 6 のパターンの検出結果に基づいて、多ビットデジタル信号 6 4 と再生クロック信号 6 3 とが同期しているか否かを判定する判定部として機能する。同期パターン間隔検出器 1 1 は、ゼロクロス長検出器 5 により検出された隣接するゼロクロス長の和を示す信号 6 8 と、最大パターン長検出器 7 から出力される同期判定フラグ 7 4 と、周期情報判定器 9 から出力される同期パターン長を示す信号 7 5 とを用いて同期パターンの位置を検出する。同期

パターン間隔検出器 11 は、検出された同期パターンの位置に基づいて同期パターン同士の間隔を検出し、所定回数連続して同期パターン間隔が規定の値である場合は同期状態であると判定し、そうでない場合は非同期状態であると判定する。同期パターン間隔検出器 11 は、判定結果を示す同期確認フラグを最尤復号器 4 に出力する。同期パターン間隔検出器 11 は、また、一度、同期状態となった場合でも、所定回数連続して同期パターン間隔が規定の値でない場合、非同期状態だと判定する。

【0053】

多ビットデジタル信号 64 の位相情報は、低域雑音抑圧部 3 より得られる多ビットデジタル信号 65 を用いて、位相誤差検出器 12 により検出され、再生クロック信号 63 と多ビットデジタル信号 64 との位相同期制御を行うための位相誤差量が決定される。

10

【0054】

周波数制御用ループフィルタ 13 は、周波数誤差検出器 10 より決定された周波数誤差量を用いて、再生クロック信号 63 が多ビットデジタル信号 64 と同期可能となる領域まで再生クロック信号 63 の周波数の制御を行う。デジタル・アナログコンバータ 15 は、周波数制御用ループフィルタ 13 から出力されたデジタル信号 77 をアナログ信号 79 に変換して出力する。

【0055】

位相制御用ループフィルタ 14 は、位相誤差検出器 12 より決定された位相誤差量を用いて、再生クロック信号 63 が多ビットデジタル信号 64 に同期するように位相の制御を行う。デジタル・アナログコンバータ 16 は、位相制御用ループフィルタ 14 から出力されたデジタル信号 78 をアナログ信号 80 に変換して出力する。

20

【0056】

アナログ信号 79 とアナログ信号 80 信号とが加算器 52 により加算され、発信器 17 は、加算結果に基づいて再生クロック信号 63 を生成する。

【0057】

このような一連の動作により、再生クロック信号 63 の周波数および位相と多ビットデジタル信号 64 の有するクロック成分の周波数および位相を同期させることが可能となり、光ディスク媒体に記録されたデータを、再生クロック信号 63 を用いて再生することが可能となる。

【0058】

30

本実施の形態 1 における発明のポイントは、光ディスク媒体から再生される特定パターン長（図 16B の同期パターン P の長さ、即ち、検出される最大パターン長）及び最小パターン長が最尤復号器 4 から出力されるパルス列のランレングスの組み合わせから識別され、さらに、その最尤復号器 4 は周波數位相同期状態と周波數位相非同期状態において、状態遷移則を可変させることである。

【0059】

以下、本実施の形態 1 による周波數位相制御装置 100 について、より詳細に説明する。

【0060】

最尤復号器 4 について以下説明する。本実施例において、記録符号は最小符号長が 2 T（T は、再生信号 61 に含まれる記録符号 1 ビットに対応する周期であり、再生クロック信号 63 の周期である）の記録符号とし、最尤復号器 4 は、PR (a, b, b, a) 方式を前提としたビタビアルゴリズムを用いる復号器とする。但し、a、b は正の任意の数とする。

40

【0061】

図 12 に、最尤復号器 4 が用いる第 1 状態遷移則を表す状態遷移図を示している。図 12 に示す状態遷移図は、最小反転間隔（最小符合長）2 T の記録符号と PR (a, b, b, a) 方式との組み合わせを前提とした状態遷移図である。最小反転間隔は所定の符号規則によって規定されている。状態遷移則は、最小反転間隔に基づいて状態数および状態遷移パス数が制限される。最小符号長が 2 T である記録符号を用いる場合には、符号

50

化系列に " 0 1 0 " と " 1 0 1 " のパターンが存在しない。この場合は、第 1 状態遷移則は、状態数 6 個、パス数 10 個と制限される。この 6 状態と、10 パスから信号レベルを算出すると、以下の表 1 のようにまとめることができる。ここで、 k は時刻を表す整数であり、時刻 $k-1$ での状態を $S(b_{k-3}, b_{k-2}, b_{k-1})$ とする。

【0062】

【表 1】

最小反転間隔 2T の記録符号と PR(a, b, b, a) 方式との
組合せを前提とした状態遷移図

時刻 $k-1$ での状態 $S(b_{k-3}, b_{k-2}, b_{k-1})$	時刻 k での入力 b_k	信号レベル
$S(0, 0, 0)$	0	0
$S(0, 0, 0)$	1	a
$S(0, 0, 1)$	1	a+b
$S(0, 1, 1)$	0	2b
$S(0, 1, 1)$	1	a+2b
$S(1, 0, 0)$	0	a
$S(1, 0, 0)$	1	2a
$S(1, 1, 0)$	0	a+b
$S(1, 1, 1)$	0	a+2b
$S(1, 1, 1)$	1	2a+2b

この結果、出力信号レベルは、“0”、“a”、“2a”、“2b”、“a+b”、“a+2b”、“2a+2b”の 7 レベル存在する。この 7 レベルの値は、最尤復号器 4 において、最尤復号するときの閾値となる。

【0063】

一方、下記で詳細に説明するが、非同期状態では、再生データ系列において、所定の符号規則に有りえない 1 T が検出される場合がある。例えば、再生信号 62 を多ビットデジタル信号 64 に変換する時の再生クロック信号 63 の周波数が、入力される再生信号の周波数より低い（約半分）の時に、2 T が 1 T と判定される場合がある。再生クロック信号 63 の周波数が、本来サンプリングすべき信号の周波数よりも低くなった状態を認識するためには、1 T を検出する必要がある。そこで、非同期状態においては、図 13 の状態遷移図で示される状態数 8、パス数 16 の第 2 状態遷移則に従って、最尤復号器 4 は最尤復号する。図 13 に示す状態遷移図は、最小符合長 1 T の記録符号と PR(a, b, b, a) 方式との組み合わせを前提とした状態遷移図である。第 2 状態遷移則は、所定の符号規則によって規定されている最小反転間隔（2 T）よりも短い最小反転間隔（1 T）に基づいて状態数および状態遷移パス数が制限されている。

【0064】

非同期状態、同期状態の判定は、同期パターン間隔検出器 11 から出力される同期確認フラグによって行われる。8 状態と、16 パスから信号レベルを算出すると、以下の表 2 のようにまとめることができる。ここで、 k は時刻を表す整数であり、時刻 $k-1$ での状態を $S(b_{k-3}, b_{k-2}, b_{k-1})$ とする。

【0065】

10

20

30

40

50

【表 2】

最小反転間隔1Tの記録符号とPR(a, b, b, a)方式との
組合せを前提とした状態遷移図

時刻k-1での状態 $S(b_{k-3}, b_{k-2}, b_{k-1})$	時刻kでの入力 b_k	信号レベル
$S(0, 0, 0)$	0	0
$S(0, 0, 0)$	1	a
$S(0, 0, 1)$	0	b
$S(0, 0, 1)$	1	a+b
$S(0, 1, 0)$	0	b
$S(0, 1, 0)$	1	a+2b
$S(0, 1, 1)$	0	2b
$S(0, 1, 1)$	1	a+2b
$S(1, 0, 0)$	0	a
$S(1, 0, 0)$	1	2a
$S(1, 0, 1)$	0	a+b
$S(1, 0, 1)$	1	2a+b
$S(1, 1, 0)$	0	a+b
$S(1, 1, 0)$	1	2a+b
$S(1, 1, 1)$	0	a+2b
$S(1, 1, 1)$	1	2a+2b

この結果、出力信号レベルは、“0”、“a”、“b”、“2a”、“2b”、“a+b”、“2a+b”、“a+2b”、“2a+2b”の9レベル存在する。以下、上記9レベルの値をそれぞれ、 d_i ($i=0\sim 8$)とする。この9レベルの値は、最尤復号器4において最尤復号するときの閾値となる。

【0066】

図14Aは、最尤復号器4の具体的な構成例を示すブロック図である。最尤復号器4は、ブランチ・メトリック演算回路34と、パス・メトリック演算回路35と、パス・メモリ回路36とを備える。ブランチ・メトリック演算回路34は、1チャンネルクロックごとに入力される低域雑音成分が抑制された多ビットデジタル信号と、上記9個の閾値 d_i ($i=0\sim 8$)との2乗誤差であるブランチ・メトリックを計算する。具体的には、ブランチ・メトリック演算回路34は、以下の式1に示すブランチ・メトリック $BM_k(i)$ を計算する。

【0067】

$$BM_k(i) = (y_k - d_i)^2 \quad (\text{式1})$$

ここで、 y_k は、低域雑音成分が抑制された再生デジタル信号であり、 d_i ($i=0, 1, \dots, 8$)は9レベルの閾値である。

【0068】

次に、パス・メトリック演算回路35は、ブランチ・メトリックを1チャンネルクロックごとに累積加算し、パス・メトリックを算出する。具体的には、パス・メトリック演算回路35は、以下の式2に示すパス・メトリック $PM_k^{S_i}$ を計算する。

【0069】

(式2)

$$\begin{aligned}
& PM_k^{S^0} = \min [PM_{k-1}^{S^0} + BM_k(0), PM_{k-1}^{S^5} + BM_k(1)] \\
& PM_k^{S^1} = \min [PM_{k-1}^{S^0} + BM_k(1), PM_{k-1}^{S^5} + BM_k(3)] \\
& PM_k^{S^6} = \min [PM_{k-1}^{S^1} + BM_k(2), PM_{k-1}^{S^7} + BM_k(5)] \\
& PM_k^{S^2} = \min [PM_{k-1}^{S^1} + BM_k(5), PM_{k-1}^{S^7} + BM_k(6)] \\
& PM_k^{S^3} = \min [PM_{k-1}^{S^3} + BM_k(8), PM_{k-1}^{S^2} + BM_k(7)] \\
& PM_k^{S^4} = \min [PM_{k-1}^{S^3} + BM_k(7), PM_{k-1}^{S^2} + BM_k(4)] \\
& PM_k^{S^7} = \min [PM_{k-1}^{S^4} + BM_k(6), PM_{k-1}^{S^6} + BM_k(5)] \\
& PM_k^{S^5} = \min [PM_{k-1}^{S^4} + BM_k(5), PM_{k-1}^{S^6} + BM_k(2)]
\end{aligned}$$

10

式2において、“min”は、数学記号であり、例えば、 $\min[a, b]$ は、aおよびbのうちの小さい方（ $a=b$ のときはいずれか一方）を表す。

20

【0070】

そして、パス・メトリック演算回路35は、パス・メトリックが最小になる、すなわち最も確からしいデータ系列を選択するための信号[sel0、sel1、sel2、sel3、sel4、sel5、sel6、sel7]を、式3～式10に基づいて計算し、パス・メモリ回路36に出力する。

(式3)

$$\begin{aligned}
& PM_{k-1}^{S^0} + BM_k(0) \geq PM_{k-1}^{S^5} + BM_k(1) \text{ のとき、 } Sel0 = 1 \\
& PM_{k-1}^{S^0} + BM_k(0) < PM_{k-1}^{S^5} + BM_k(1) \text{ のとき、 } Sel0 = 0
\end{aligned}$$

(式4)

$$\begin{aligned}
& PM_{k-1}^{S^0} + BM_k(1) \geq PM_{k-1}^{S^5} + BM_k(3) \text{ のとき、 } Sel1 = 1 \\
& PM_{k-1}^{S^0} + BM_k(1) < PM_{k-1}^{S^5} + BM_k(3) \text{ のとき、 } Sel1 = 0
\end{aligned}$$

30

(式5)

$$\begin{aligned}
& PM_{k-1}^{S^1} + BM_k(2) \geq PM_{k-1}^{S^7} + BM_k(5) \text{ のとき、 } Sel2 = 1 \\
& PM_{k-1}^{S^1} + BM_k(2) < PM_{k-1}^{S^7} + BM_k(5) \text{ のとき、 } Sel2 = 0
\end{aligned}$$

(式6)

$$\begin{aligned}
& PM_{k-1}^{S^1} + BM_k(5) \geq PM_{k-1}^{S^7} + BM_k(6) \text{ のとき、 } Sel3 = 1 \\
& PM_{k-1}^{S^1} + BM_k(5) < PM_{k-1}^{S^7} + BM_k(6) \text{ のとき、 } Sel3 = 0
\end{aligned}$$

(式7)

$$\begin{aligned}
& PM_{k-1}^{S^3} + BM_k(8) \geq PM_{k-1}^{S^2} + BM_k(7) \text{ のとき、 } Sel4 = 1 \\
& PM_{k-1}^{S^3} + BM_k(8) < PM_{k-1}^{S^2} + BM_k(7) \text{ のとき、 } Sel4 = 0
\end{aligned}$$

40

(式8)

$$\begin{aligned}
& PM_{k-1}^{S^3} + BM_k(7) \geq PM_{k-1}^{S^2} + BM_k(4) \text{ のとき、 } Sel5 = 1 \\
& PM_{k-1}^{S^3} + BM_k(7) < PM_{k-1}^{S^2} + BM_k(4) \text{ のとき、 } Sel5 = 0
\end{aligned}$$

(式9)

$$\begin{aligned}
& PM_{k-1}^{S^4} + BM_k(6) \geq PM_{k-1}^{S^6} + BM_k(5) \text{ のとき、 } Sel6 = 1 \\
& PM_{k-1}^{S^4} + BM_k(6) < PM_{k-1}^{S^6} + BM_k(5) \text{ のとき、 } Sel6 = 0
\end{aligned}$$

(式10)

$$\begin{aligned}
& PM_{k-1}^{S^4} + BM_k(5) \geq PM_{k-1}^{S^6} + BM_k(2) \text{ のとき、 } Sel7 = 1 \\
& PM_{k-1}^{S^4} + BM_k(5) < PM_{k-1}^{S^6} + BM_k(2) \text{ のとき、 } Sel7 = 0
\end{aligned}$$

50

図14Bに本発明の実施の形態におけるパス・メモリ回路36の回路構成の一例を示す

。パス・メモリ回路 36 は、複数のフリップフロップ 141 およびセクタ 142 を備える。パス・メモリ回路 36 は、所定の候補列を格納しており、パス・メトリック演算回路 35 から受け取った選択信号 [sel0、sel1、sel2、sel3、sel4、sel5、sel6、sel7] に従って尤も確からしいデータ列系列を選択し、メモリ（レジスタ）に確保する。最終的には、“1”または“0”を表す 2 値化信号を出力する。

【0071】

同期パターン間隔検出器 11 から出力される同期確認フラグ 67 が同期状態を示す場合、図 13 の点線で示している状態と遷移パスは除外され、図 12 に示す状態遷移図の第 1 状態遷移則に従って復号が行われる。即ち、上記で説明したパス・メトリック演算回路 35 は、上記式 2 から図 13 の点線で示している状態と遷移パスを除き、式 11 で表される

10

【0072】

(式 11)

$$PM_k^{S^0} = \min [PM_{k-1}^{S^0} + BM_k(0), PM_{k-1}^{S^5} + BM_k(1)]$$

$$PM_k^{S^1} = \min [PM_{k-1}^{S^0} + BM_k(1), PM_{k-1}^{S^5} + BM_k(3)]$$

$$PM_k^{S^2} = PM_{k-1}^{S^1} + BM_k(5)$$

$$PM_k^{S^3} = \min [PM_{k-1}^{S^3} + BM_k(8), PM_{k-1}^{S^2} + BM_k(7)]$$

20

$$PM_k^{S^4} = \min [PM_{k-1}^{S^3} + BM_k(7), PM_{k-1}^{S^2} + BM_k(4)]$$

$$PM_k^{S^5} = PM_{k-1}^{S^4} + BM_k(5)$$

そして、パス・メトリック演算回路 35 は、式 11 に対応して、上記で示した式 3～式 10 のパス・メトリックが最小になる最も確からしいデータ列系列を選択するための信号のうち [sel0、sel1、sel4、sel5] のみを計算し、パス・メモリ回路 36 に出力する。パス・メモリ回路 36 は、所定の候補列を格納しており、パス・メトリック演算回路 35 から受け取った選択信号 [sel0、sel1、sel4、sel5] に従って尤も確からしいデータ列系列を選択し、メモリ（レジスタ）に確保する。最終的には、“1”または“0”を表す 2 値化信号を出力する。データ列を格納するパス・メモリ回路 36 のメモリ長は、長くすると、正しい値が選択される確率が高くなるが、逆に長すぎると回路規模が大きくなる。したがって、正しく選択される確率と回路規模とはトレード

30

【0073】

最大パターン長検出器 7 を図 2 に示す。最大パターン検出器 7 は、同期パターン判定器 20 と、比較器 22 と、レジスタ 21 とを備える。ゼロクロス長検出器 5 は、レジスタ 18 とレジスタ 19 とを備える。ゼロクロス長検出器 5 は、ゼロクロス長（カウント値 18a）をレジスタ 18 とレジスタ 19 とに保持する。同期パターン判定器 20 は、レジスタ 18 とレジスタ 19 とに保持されたカウント値を比較して検出したパターンが同期パターンであるか否かを判定する。比較器 22 は、レジスタ 18 とレジスタ 19 に保持されたカ

40

ウント値の加算値と、それまでにレジスタ 21 に保持されている値の大きさを比較する。これらのカウント値および加算値は信号 68 に含まれる。

【0074】

同期パターン判定器 20 が、検出したパターンが同期パターンであると判定し、且つ、比較器 22 が新しい値が以前の値より大きいと判定した場合にのみ、同期パターン判定器 20 および比較器 22 からレジスタ 21 に対し更新許可信号 20a および 22a を出力し、レジスタ 21 の更新を行う。

【0075】

例えば、上記で例に挙げた次世代光ディスクでは、記録されているデータ系列には、同期パターン 9T9T の連続パターンが存在している。この同期パターン長を再生クロック

50

信号 6 3（再生クロック信号 6 3 は多値デジタルデータ 6 4 の有するクロック成分と同期している）に基づいてカウントした場合（再生クロック信号 6 3 の周波数が同期時の周波数の場合）は、同期パターン長は、図 7 A に示すように、 $9 T + 9 T = 18 T$ となる。しかしながら、再生クロック信号 6 3 が再生デジタルデータの有するクロック成分に対し 2 倍の周波数で発振している場合（再生クロック信号 6 3 の周波数が同期時の周波数の 2 倍の場合）は、図 7 B に示すように、同期パターン長は $18 T + 18 T = 36 T$ となり、逆に 2 分の 1 の周波数で発振している場合（再生クロック信号 6 3 の周波数が同期時の周波数の $1/2$ 倍の場合）は、図 7 C に示すように、 $4.5 T + 4.5 T = 9 T$ となる（実際には、 $4.5 T$ はカウントできないため $5 T + 4 T$ または $4 T + 5 T$ の組み合わせになる。）。このことから、多ビットデジタル信号 6 4 と再生クロック信号 6 3 が同期していない場合は、パターン $18 T$ が検出されない。検出された同期パターン長と $18 T$ との差が、周期情報になる。

10

【0076】

基本的に隣接する値は、再生クロック信号 6 3 の周波数に依存することなく、1 対 1 の比率が保たれている。検出ばらつきも考えて、同期パターン判定器 20 は、レジスタ 19 の値がレジスタ 18 の値の ± 1 の範囲に入っていれば、同期パターンが存在すると判定することにより、再生信号中から同期パターンを見つける。

【0077】

最小パターン長検出器 8 を、図 3 に示す。最小パターン長検出器 8 は、最小反転パターン判定器 25 と、レジスタ 26 と、比較器 27 とを備える。最小反転パターン判定器 25 は、レジスタ 18 とレジスタ 19 とに保持されたカウント値を比較して、検出したパターンが最小反転パターンであるか否かを判定する。比較器 27 は、レジスタ 18 とレジスタ 19 に保持された値の加算値と、それまでにレジスタ 26 に保持されている値の大きさを比較する。

20

【0078】

最小反転パターン判定器 25 が、検出したパターンを最小反転パターンと判定し、且つ、比較器 27 が新しい値が以前の値より小さいと判定した場合にのみ、最小反転パターン判定器 25 および比較器 27 からレジスタ 26 に対し更新許可信号 25 a および 27 a を出力してレジスタ 26 の更新を行う。

【0079】

30

例えば、上記で例に挙げた次世代光ディスクでは、記録されているデータ系列に最小反転パターン $2 T$ が含まれる。この最小反転パターン長を再生クロック信号 6 3（再生クロック信号 6 3 は多値デジタルデータ 6 4 の有するクロック成分と同期している）に基づいてカウントした場合（再生クロック信号 6 3 の周波数が同期時の周波数の場合）は、最小反転パターン長は、図 8 A に示すように、 $2 T + 2 T = 4 T$ となる。しかしながら、再生クロック信号 6 3 が多値デジタルデータ 6 4 の有するクロック成分に対し 2 倍の周波数で発振している場合（再生クロック信号 6 3 の周波数が同期時の周波数の 2 倍の場合）は、図 8 B に示すように、 $4 T + 4 T = 8 T$ となり、逆に 2 分の 1 の周波数で発振している場合（再生クロック信号 6 3 の周波数が同期時の周波数の $1/2$ 倍の場合）は、図 8 C に示すように、 $1 T + 1 T = 2 T$ となる。このことから、多ビットデジタル信号と再生クロック信号 6 3 が同期していない場合は、パターン $4 T$ が検出されない。検出された最小反転パターン長と $4 T$ との差が、周期情報になる。

40

【0080】

同期パターンと同様に、基本的に隣接する値は再生クロック信号 6 3 の周波数に依存することなく、1 対 1 の比率が保たれているため、検出ばらつきも考えて、最小反転パターン判定器 25 は、レジスタ 19 の値がレジスタ 18 の値の ± 1 の範囲に入っていれば、最小反転パターンが存在すると判定することにより、再生信号中から最小反転パターンを見つける。

【0081】

そして、最大パターン長検出器 7 と、最小パターン長検出器 8 とにより、再生クロック

50

信号 6 3 の周波数の変化に依存しない、安定した同期パターン、及び最小反転パターンの検出が可能となる。

【0082】

また、周期情報判定器 9 を、図 4 に示す。周期情報判定器 9 は、レジスタ 2 8 と、レジスタ 2 9 と、比較器 3 0 とを備える。レジスタ 2 8 は、フレームカウンタ 6 から出力される信号 6 9 に含まれるフレームフラグにより制定された期間における、同期パターン長の最大値を保持する。レジスタ 2 9 は、最小反転パターンの最小値を保持する。比較器 3 0 は、レジスタ 2 8 が保持する値とレジスタ 2 9 が保持する値との比に基づいて、最適と思われる周期情報を選択するためのセレクト信号 7 2 を発生する。

【0083】

例えば、上記で例に挙げた次世代光ディスクでは、同期パターンは 9 T と 9 T とを合わせて 1 8 T となり、最小反転パターンは 2 T と 2 T とを合わせて 4 T となる。再生クロック信号 6 3 の周波数が変化した場合でも、両者の比率 9 対 2 は保たれる。従って、レジスタ 2 8 の値の L S B (L e a s t S i g n i f i c a n t B i t) 側 2 ビットを除いた値 (元の値の 4 分の 1) が、レジスタ 2 9 の値の ± 1 の範囲に入っていれば、検出精度が高い同期パターン長を周期情報として用いるようにセレクト信号が出力され、その範囲に入っていなければ、検出頻度が高い最小反転パターン長を周期情報として用いるようにセレクト信号が出力される。これにより、検出結果を効率良く制御に反映することができるため、周波数制御の高速化が可能となる。またシーク動作時においても、同期パターン検出が困難な場合は、最小反転パターンが優先的に検出されて制御に反映されるため、周波数制御が可能となる。同期パターン長を示す信号 7 5 および最小反転パターン長を示す信号 7 5 a は周波数誤差検出器 1 0 に出力される。

【0084】

フレームカウンタ 6 を、図 5 に示す。フレームカウンタ 6 は、セレクト 3 1 と、カウント数設定回路 3 2 と、一致回路 3 3 と、カウンタ 3 4 とを備える。セレクト 3 1 は、図 4 に示した周期情報判定器 9 から出力される信号 7 2 、 7 5 、 7 5 a を入力とし、セレクト信号 7 2 に基づいて出力を選択する。カウント数設定回路 3 2 は、セレクト 3 1 により選択された信号に基づいて次のカウント数を決定する。一致回路 3 3 は、カウント数設定回路 3 2 の出力と、再生クロック信号 6 3 に基づいてカウントを行うカウンタ 3 4 の出力とが一致した場合に、フレームフラグを含む信号 6 9 を出力する。カウンタ 3 4 は、一致回路 3 3 から出力されるフレームフラグによりリセットされる。

【0085】

例えば、上記で例に挙げた次世代光ディスクでは、図 9 A に示すように、再生データ 9 2 中に同期パターン 9 1 が、再生クロック信号 6 3 に基づくカウント値 1 9 3 2 T に 1 個の割合で等間隔に存在しているとする。再生クロック信号 6 3 に基づいて同期パターン間の間隔を検出しするとき、再生クロック信号 6 3 の周波数と多ビットデジタル信号 6 4 の有するクロック成分の周波数との偏差量に応じて、同期パターン間の間隔は変化する。再生クロック信号 6 3 の周波数が多ビットデジタル信号 6 4 の有するクロック成分の周波数の 2 分の 1 である場合 (再生クロック信号 6 3 の周波数が位相同期時の周波数の $1/2$ 倍の場合) は、同期パターン間の間隔は、図 9 C に示すように再生クロック信号 6 3 に基づくカウント値 9 6 6 T と検出される。再生クロック信号 6 3 の周波数が多ビットデジタル信号 6 4 の有するクロック成分の周波数の 2 倍である場合 (再生クロック信号 6 3 の周波数が位相同期時の周波数の 2 倍の場合) は、同期パターン間の間隔は、図 9 B に示すように再生クロック信号 6 3 に基づくカウント値 3 8 6 4 T と検出される。

【0086】

再生クロック信号 6 3 の周波数制御中は、時間により同期パターンの検出間隔は変化する事となる。しかしながら、再生クロック信号 6 3 の周波数が変化した場合でも、同期パターン間隔と同期パターン長との比率はいずれも $1932/18$ となり、同期パターン間隔と最小反転パターン長との比率は $1932/4$ となる。このため、セレクト 3 1 において同期パターン長を周期情報として選択する場合は、カウント数設定回路 3 2 で、セ

10

20

30

40

50

クタ 3 1 の出力信号の L S B 側を 8 ビットアップ（元の値を 2 5 6 倍）することにより、およそ 2. 4 フレームを周期情報の検出期間とする（フレームは同期パターンにより区切られるデータ単位である）ことが可能である。また、セクタ 3 1 において最小反転パターン長を周期情報として選択する場合は、カウント数設定回路 3 2 で、セクタ 3 1 の出力信号の L S B 側を 9 ビットアップ（元の値を 5 1 2 倍）することにより、およそ 1 フレームを周期情報の検出期間とすることが可能である。なお、カウント数設定回路 3 2 で操作するビット数を任意に換えてカウント数を操作してもよい。

【0087】

これらのフレームカウンタ 6 の機能により、同期情報の検出期間内に同期パターンが必ず 1 個以上含まれるという条件に基づいて、周期情報の検出期間を最適化することが可能となり、再生クロック信号 6 3 の周波数引き込みの高速化を行うことが可能となる。ここでは、周期情報を検出するための 1 期間の中に、同期パターンが含まれていなければ、同期パターン長より周波数誤差が求められないため、その 1 期間の中に、最低でも 1 つは、同期パターンが含まれる必要がある。また、周期情報を検出するための 1 期間を固定してしまうと、周波数偏差の量によっては、その期間内に同期パターンが存在しなかったり、逆に、必要以上の同期パターンが存在したりするため、同期パターンの検出精度と検出効率が劣化し、周波数制御におけるフィードバックが遅くなり、引き込みにかかることになる。

【0088】

また、周波数誤差検出器 1 0 は、以下に示すような原理に従って周波数誤差を生成する。

【0089】

例えば、上記で例に挙げた次世代光ディスクでは、記録されているデータ系列には、同期パターン 9 T 9 T のパターンと、最小反転パターン 2 T 2 T のパターンとが存在している。この同期パターン長と、最小反転パターン長を、再生クロック信号 6 3（再生クロック信号 6 3 は多値デジタルデータ 6 4 の有するクロック成分と同期している）に基づいてカウントした場合は、これら同期パターン長、最小反転パターン長は、図 7 A 及び図 8 A に示すように、それぞれ 1 8 T 及び 4 T となる。しかしながら、再生クロック信号 6 3 が多値デジタルデータ 6 4 の有するクロック成分に対し 2 倍の周波数で発振している場合は、これら同期パターン長、最小反転パターン長は、図 7 B 及び図 8 B に示すように、それぞれ 3 6 T 及び 8 T となる。逆に再生クロック信号 6 3 が多値デジタルデータ 6 4 の有するクロック成分に対し 2 分の 1 の周波数で発振している場合は、これら同期パターン長、最小反転パターン長は、図 7 C 及び図 8 C に示すように、それぞれ 9 T 及び 2 T となる。このことから、再生信号と再生クロック信号 6 3 が同期していない場合は、同期している場合の同期パターン長 1 8 T と最小反転パターン長 4 T が検出されない。この場合、検出された同期パターン長から 1 8 T を差し引いた値、もしくは、検出された最小反転パターン長から 4 T を差し引いた値が周波数誤差信号となる。どちらの情報を用いるかは、周期情報判定器 9 によって決定される。

【0090】

例えば、記録媒体を回転させるモータの回転速度を一定にして再生を行う C A V 再生では、ディスクの内周から外周にかけて再生データの線速度が変化する。例えば、再生データに同期する周波数が、図 1 0 に示す内周側の位置 A において 2 0 M H z であり、外周側の位置 B において 4 0 M H z であり、発信器 1 7 から出力される再生クロック信号 6 3 が、位置 A において再生データの有するクロック成分と同期している場合を仮定する。図 1 0 に示す網掛け部はリード可能領域 1 0 2、1 0 3 を示す。位置 A を再生している状態（期間 1 0 4）から、位置 B にシーク動作した場合を考えると、図 1 0 に示すように、シーク直後（期間 1 0 5）は、再生クロック信号 6 3 の周波数 6 3 a は 2 0 M H z になっている。この状態では、再生クロック信号 6 3 の周波数 6 3 a が、再生データが有するクロック成分の半分になっているため、位置 B において、その再生クロック信号 6 3 により同期パターン長を検出すると、同期時に検出される 1 8 T の半分の 9 T がカウント値として検

10

20

30

40

50

出される。同様に、最小反転パターン長を検出すると、同期時の4Tの半分の2Tがカウント値として検出される。この場合、同期パターン長と最小反転パターン長が、9:2の比率を満足しているため、同期パターン長を信頼できる値であると周期情報判定器9が判定する。周波数誤差検出器10からは、検出された同期パターン長から位相同期時の同期パターン長を差し引いた、 $9T - 18T = -9T$ を示す周波数誤差信号を出力する。得られた周波数誤差信号が負の値を示すことから、再生クロック信号63の周波数63aは、再生データが有するクロック成分の周波数よりも低いと判定される。このため、周波数制御用ループフィルタ13とデジタル・アナログコンバータ15とを介して、発信器17から出力される再生クロック信号63の周波数63aを高める方向にフィードバックが作用し（期間106）、図10に示す位置Cで同期パターン長が18Tに検出され、周波数制御は完了する。周波数制御が完了すると、位相同期引き込みを開始し、再生クロック信号63と再生データの位相を同期させることが可能となる（期間107）。また、シーク動作中に、周波数誤差のフィードバックを行うことにより、シーク動作後の位相同期に要する時間を短縮することも可能である。

10

【0091】

同期パターン間隔検出器11を、図6に示す。同期パターン間隔検出器11は、同期パターン位置検出器85と、比較器86と、比較器37と、間隔検出カウンタ38と、間隔比較器39と、フラグカウンタ40と、フラグカウンタ41と、同期状態決定回路42とを備える。

【0092】

20

比較器86は、同期パターン長を示す信号75と同期パターン長の規定値86bを比較し、比較結果を出力する。比較器37は、レジスタ18の出力とレジスタ19の出力との加算値と、同期パターン長の規定値86bを比較し、比較結果を出力する。同期パターン位置検出器85は、同期判定フラグ74と、比較器86の出力と、比較器37の出力とを用いて同期パターンの位置を検出し、同期パターンフラグ85aを出力する。間隔検出カウンタ38は、同期パターンフラグ85aの間隔をカウントし、同期パターンフラグごとに、検出した同期パターン間隔を示す信号38aを出力し、同時にカウンタをリセットして初期化する。間隔比較器39は、同期パターン間隔が所定の条件を満たしているかを判定し、所定の条件を満たしている場合は、フラグカウンタ40がカウントアップされ、所定の条件を満たしていない場合は、フラグカウンタ41がカウントアップされる。フラグカウンタ40と41は相反する条件でリセットされる。フラグカウンタ40、41のカウント値は同期パターン間隔の状態の連続量を表す。その連続量が外部レジスタが保持する特定の値と一致した場合に、同期状態決定回路42は、所定の規則に従って制御状態を決定して、周波數位相同期状態であるか周波數位相非同期状態であるかを示す同期確認フラグを出力する。これに応じて、最尤復号器4の制御状態を自動的に切り換える。

30

【0093】

例えば、上記で例に挙げた次世代光ディスクでは、再生クロック信号63が多値デジタルデータ64と同期している場合、正常に動作している限りにおいては、同期パターン位置検出器85は、1932カウントごとに同期パターンフラグを検出し、同期間隔カウンタ38は、同期パターン間隔のカウント値1932を出力するはずである。検出漏れを考慮したとしても周波數位相同期状態では、同期パターンを連続して数回も検出できない可能性は無いはずである。そこで、同期パターンを所定回数連続して検出できない場合、即ちフラグカウンタ41がカウントアップされ続け、所定のカウンタ値となった場合、異常状態とみなし、周波数と位相の再引き込みを実行する。これらの機能を有することにより、制御の異常状態を判別し、異常と判定した場合は自己復旧動作を行うため、異常動作時の復旧時間の短縮が可能である。

40

【0094】

また、位相誤差検出器12は、図11A、及び図11Bに示すような原理に基づいて、再生データの有するクロック成分の位相と、再生クロック信号63の位相を同期させる。図11Aは、再生クロック信号63の位相が多値デジタルデータ64の有するクロック成

50

分の位相に対し僅かに遅れている状態を示している。例えば、再生信号が2 T 4 T 3 Tの連続する波形より構成されている場合を仮定すると、図11Aの黒丸で示すゼロクロス近傍の標準化信号(A、B、C、D部)において、再生信号の立ち上がりエッジ(B、D部)では、そのままの情報を用い、立下りエッジ(A、C部)では標準化信号の正負を反転させることにより、位相のずれ量を検出することができる。ここで、再生信号の振幅成分は、時間方向における標準化位相のずれに置き換えて考えることが可能である。そこで、立ち上がりエッジと立下りエッジを考慮して、ゼロクロス近傍の再生信号の振幅成分を示す信号を生成し、その信号が正に検出された場合は、位相が遅れていることになり、再生クロック信号63を、周波数を高めて位相を進ませる方向にフィードバックさせることになる。反対に、その信号が負に検出された場合は、位相が進んでいることになり、再生クロック信号63を周波数を低めて位相を遅らせる方向にフィードバックさせることになる。これらの制御を行うことにより、位相誤差は零に近づき、再生クロック信号63と再生データの有するクロック成分の位相を同期させることが可能となる。図11Bに、再生クロック信号63の位相が多値デジタルデータ64の有するクロック成分の位相と合っている状態を示す。

10

【0095】

このような本実施の形態1にかかる周波數位相制御装置100によれば、周波數位相同期状態はもちろん周波數位相非同期状態においても最尤復号結果に基づいて特定パターン長検出を行うため、再生信号の品質が悪い場合、データと同期パターンとの距離が近い場合、同期パターン前後に最小パターンが配列される場合であっても、より正確に同期パターン長と最小パターン長とを検出することができる。精度良く周波数誤差および位相誤差を検出することができるため、再生クロック信号の同期引き込みを安定に行うことができる。

20

【0096】

また、最尤復号時に用いる状態遷移則を、周波數位相同期状態と周波數位相非同期状態とにおいて使い分ける。このことにより、周波數位相同期状態では、符号規則を利用した状態遷移則を用いることで最尤復号器の性能を最大限活用することが出来る。また、周波數位相非同期状態では1 Tも検出できる状態遷移則を用いることで、周波數位相同期状態及び周波數位相非同期状態のすべての状態においてより正確な特定パターン長検出を行うことができる。

30

【0097】

(実施の形態2)

図15は、本発明の実施の形態2における周波數位相制御装置200のブロック図である。

【0098】

周波數位相制御装置200は、波形等化部1と、アナログ・デジタルコンバータ2と、低域雑音抑圧部3と、最尤復号器4と、第1ゼロクロス長検出部50aと、第2ゼロクロス長検出部50bと、フレームカウンタ6と、クロック発信部51aとを備える。

【0099】

第1ゼロクロス長検出部50aは、ゼロクロス長検出器5aと、最大パターン長検出器7とを備える。第2ゼロクロス長検出部50bは、ゼロクロス長検出器5bと、最小パターン長検出器8とを備える。クロック発信部51aは、周期情報判定器9と、周波数誤差検出器10と、位相誤差検出器12と、周波数制御用ループフィルタ13と、位相制御用ループフィルタ14と、デジタル・アナログコンバータ15、16と、加算器52と、発信器17とを備える。

40

【0100】

波形等化部1は、光ディスク媒体からデータを読み出した光ヘッド部(図示せず)等から出力される再生信号61を入力する信号入力部として機能する。波形等化部1は、再生信号61に高域の周波数帯域を強調する補正を施す。波形等化部1は、ブースト量とカットオフ周波数とを任意に設定できるフィルタ(例えば、高次リップルフィルタ等である)

50

を備える。アナログ・デジタルコンバータ 2 は、波形等化部 1 から出力される再生信号 6 2（アナログ信号）を、再生クロック信号 6 3 に基づいて多ビットデジタル信号 6 4 に変換する。低域雑音抑圧部 3 は、多ビットデジタル信号 6 4 に含まれる低域雑音成分を抑制する。低域雑音抑圧部 3 は、多ビットデジタル信号 6 4 が有する DC 成分を検出する回路と、検出された DC 成分を多ビットデジタル信号 6 4 から減算する回路とを備える。

【0101】

最尤復号器 4 は、低域雑音成分が抑制された多ビットデジタル信号 6 5 に、ビタビアルゴリズムを用いた最尤復号を行い、2 値化信号 6 6 に変換する。

【0102】

第 1 ゼロクロス長検出器 5 a は、最尤復号器 4 から出力される 2 値化信号 6 6 から、再生信号 6 1 のスライスレベル（ゼロレベル）をクロスする位置（“1”から“0”へ変化する位置または、“0”から“1”へ変化する位置）を連続して検出する。第 1 ゼロクロス長検出器 5 a は、再生クロック信号 6 3 を基に、互いに隣接するゼロクロス間の標本数をカウントして、カウント値をゼロクロス長としてレジスタに保持する。第 1 ゼロクロス長検出器 5 a は、互いに隣接するゼロクロス長の和を示す信号 6 8 a を出力する。第 2 ゼロクロス長検出器 5 b は、低域雑音成分が抑制された多ビットデジタル信号 6 5 から、再生信号 6 1 のスライスレベルをクロスする位置を連続して検出する。第 2 ゼロクロス長検出器 5 b は、再生クロック信号 6 3 を基に、互いに隣接するゼロクロス間の標本数をカウントして、カウント値をゼロクロス長としてレジスタに保持する。第 2 ゼロクロス長検出器 5 b は、互いに隣接するゼロクロス長の和を示す信号 6 8 b を出力する。フレームカウンタ 6 は、信号 6 8 a、信号 6 8 b と再生クロック信号 6 3 とに基づいて 1 フレーム以上の特定の期間をカウントする。フレームカウンタ 6 は制定した期間を示す信号 6 9 を出力する。

【0103】

最大パターン長検出器 7 は信号 6 9 が示す期間内における互いに隣接するゼロクロス長のカウント値の和の最大値を検出して、最大パターン長としてレジスタに保持する。最大パターン長検出器 7 は、最大パターン長を示す信号 7 0 を出力する。最小パターン長検出器 8 は、信号 6 9 が示す期間内における互いに隣接するゼロクロス長のカウント値の和の最小値を検出して、最小パターン長としてレジスタに保持する。最小パターン長検出器 8 は、最小パターン長を示す信号 7 1 を出力する。周期情報判定器 9 は、信号 7 0 が示す最大パターン長と、信号 7 1 が示す最小パターン長とを比較し、その比率（比較結果）を利用して周期情報として最適な値を選択して、最適な値を示すセレクト信号 7 2 を出力する。

【0104】

周波数誤差検出器 10 は、セレクト信号 7 2 が示す値と、クロック同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換し、周波数誤差を示す信号 7 3 を出力する。

【0105】

位相誤差検出器 12 は、多ビットデジタル信号 6 4 の位相情報を、多ビットデジタル信号 6 5 から検出する。位相誤差検出器 12 は、位相情報を示す信号 7 6 を出力する。周波数制御用ループフィルタ 13 は、信号 7 3 が示す周波数誤差量を用いて、再生クロック信号 6 3 が多ビットデジタル信号 6 4 と同期可能となる領域まで再生クロック信号 6 3 の周波数制御を行う。位相制御用ループフィルタ 14 は、信号 7 6 を用いて再生クロック信号 6 3 が多ビットデジタル信号 6 4 と同期するように、再生クロック信号 6 3 の位相制御を行う。

【0106】

デジタル・アナログコンバータ 15 および 16 は、周波数制御用ループフィルタ 13 および位相制御用ループフィルタ 14 から出力されたデジタル信号 7 7 および 7 8 をアナログ信号 7 9 および 8 0 に変換して出力する。加算器 52 は、アナログ信号 7 9 と 8 0 とを加算した信号 8 1 を出力する。発信器 17 は、信号 8 1 に基づいて再生クロック信号 6 3

を生成する。

【0107】

周波數位相制御装置200の動作をさらに説明する。

【0108】

波形等化部1は、再生信号61に高域の周波数帯域を強調する補正を施す。アナログ・デジタルコンバータ2は、波形等化部1から出力される再生信号62を、再生クロック信号63に基づいて多ビットデジタル信号64に変換する。多ビットデジタル信号64は再生クロック信号63と同位相である。以後のすべてのデータ処理（カウント等）は、再生クロック信号63に基づいて行なわれる。この標本化された多ビットデジタル信号64は低域雑音抑圧部3に入力され、多ビットデジタル信号64に含まれる低域雑音成分を抑制される。

10

【0109】

低域雑音成分が抑制された多ビットデジタル信号65は、最尤復号器4に入力され、“1”および“0”で示される2値化信号66に変換される。2値化信号66は、第1ゼロクロス長検出器5aに入力される。

【0110】

第1ゼロクロス長検出器5aは、2値化信号66の“1”から“0”へ変化する位置または、“0”から“1”へ変化する位置を連続して検出する。第1ゼロクロス長検出器5aは、再生クロック信号63に基づいて、互いに隣接するゼロクロス間の標本数をカウントして、カウント値をゼロクロス長としてレジスタに保持する。

20

【0111】

第2ゼロクロス長検出器5bは、低域雑音成分が抑制された多ビットデジタル信号65から、再生信号61のスライスレベルをクロスする位置を連続して検出する。第2ゼロクロス長検出器5bは、再生クロック信号63を基に、互いに隣接するゼロクロス間の標本数をカウントして、カウント値をゼロクロス長としてレジスタに保持する。最大パターン長検出器7および最小パターン長検出器8は、フレームカウンタ6で制定された期間内における互いに隣接するゼロクロス長のカウント値の和の最大値および最小値をそれぞれ検出してレジスタに保持し、多ビットデジタル信号64の線速度周期に反比例する情報を得る。

【0112】

周期情報判定器9は、最大パターン長と最小パターン長とを比較して、その比率（比較結果）を利用して周期情報として最適な値を選択する。最適な値を示すセレクト信号72が、周波数誤差検出器10に出力される。周波数誤差検出器10は、そのセレクト信号に基づいて、周期情報と、位相同期時に検出されるべき最大パターン長及び最小パターン長との差を周波数誤差に変換して、再生クロック信号63の周波数制御を行うための周波数誤差量を決定する。

30

【0113】

多ビットデジタル信号64の位相情報は、低域雑音抑圧部3より得られる多ビットデジタル信号65を用いて、位相誤差検出器12により検出され、再生クロック信号63と多ビットデジタル信号64との位相同期制御を行うための位相誤差量が決定される。

40

【0114】

周波数制御用ループフィルタ13は、周波数誤差検出器10より決定された周波数誤差量を用いて、再生クロック信号63が多ビットデジタル信号64と同期可能となる領域まで再生クロック信号63の周波数の制御を行う。デジタル・アナログコンバータ15は、周波数制御用ループフィルタ13から出力されたデジタル信号77をアナログ信号79に変換して出力する。

【0115】

位相制御用ループフィルタ14は、位相誤差検出器12より決定された位相誤差量を用いて、再生クロック信号63が多ビットデジタル信号64に同期するように位相の制御を行う。デジタル・アナログコンバータ16は、位相制御用ループフィルタ14から出力さ

50

れたデジタル信号 78 をアナログ信号 80 に変換して出力する。

【0116】

アナログ信号 79 とアナログ信号 80 信号とが加算器 52 により加算され、発信器 17 は、加算結果に基づいて再生クロック信号 63 を生成する。

【0117】

このような一連の動作により、再生クロック信号 63 の周波数および位相と多ビットデジタル信号 64 の有するクロック成分の周波数および位相を同期させることが可能となり、光ディスク媒体に記録されたデータを、再生クロック信号 63 を用いて再生することが可能となる。

【0118】

本実施の形態 2 における発明のポイントは、光ディスク媒体から再生される特定パターン長（図 16B の同期パターン P の長さ、即ち、検出される最大パターン長）のみ最尤復号器 4 から出力されるパルス列のランレングスの組み合わせから識別し、最小パターン長の検出は、再生信号のスライスレベルをクロスする位置を検出し、ゼロクロス間の長さを計測することで識別することである。

【0119】

以下、本実施の形態 2 による周波數位相制御装置 200 について、上記実施の形態 1 との相違点について説明する。

【0120】

本実施の形態 2 において、記録符号は最小符号長が $2T$ の記録符号とし、最尤復号器 4 は PR (a, b, b, a) 方式を前提としたビタビアルゴリズムを用いる復号器とする。最尤復号器 4 は図 12 に示す状態遷移則に従って復号する。最尤復号器 4 から出力される 2 値化信号は、最大パターン長を検出するためのみに使用される。最小パターン長は、最尤復号結果を用いず、低域雑音抑圧部 3 の出力である低域雑音が抑制された多ビットデジタル信号 65 がスライスレベル（基準レベル）をクロスする位置に基づいて検出される。これは、上記実施の形態 1 の図 8 でも説明したように、周波數位相同期状態では最小パターンは $2T$ と検出されるが、再生クロック信号 63 の周波数が位相同期時の $1/2$ の場合には、 $1T$ を検出する必要があるため、図 12 に示す状態遷移則に基づく処理では検出できないためである。

【0121】

このような本実施の形態 2 にかかる周波數位相制御装置 200 によれば、最大パターン（同期パターン）の検出を復号結果を用いて行い、最小パターンは、低域雑音が抑制された信号がスライスレベルをクロスする位置に基づいて検出する。このことで、周波数が大きく変化した場合（特に、入力される再生信号の周波数が倍となった場合）においてもより正確に最大パターン長及び最小パターン長を検出することができ、精度の良い周波数誤差を検出することができるため、再生クロック信号 63 の周波数引き込みを安定に行うことができる。

【0122】

本発明の実施の形態 1 において、入力される再生信号の周波数変動が倍、半分と大きく変化しないシステム環境下で使用される場合は、最尤復号器 4 は、図 12 で示した最小符号長 $2T$ の符号語と PR (a, b, b, a) 方式との組み合わせに基づく状態遷移則に常に従って復号を行ってもよい。この場合、図 13 で示した状態遷移則の点線部分のブランチ・メトリックの計算とパス・メトリックの計算の削除と、再生データの候補系列を保持しているパス・メモリの削減が可能な構成となり、最尤復号器の回路規模が削減される。

【0123】

また、本発明の実施の形態 1 において、記録符号として、最小反転間隔が $2T$ である（1, 7）RL L 変調符号を用いた場合を例としたが、CD 及び DVD 等で採用されている最小反転間隔が $3T$ の記録符号に対しても本発明は適応できる。この場合、周波數位相非同期状態では、図 13 で示した状態遷移則に従って復号し、周波數位相同期状態では、図 12 に示す状態遷移則の内、状態 S2 から S4 へ遷移するパスと、状態 S5 から S1 へ遷

10

20

30

40

50

移するパスを削除した状態遷移則に従って復号する。即ち、周波數位相同期状態での状態遷移則は、6つの状態数と8つの状態遷移パスを持つ。なお、この場合、周波數位相非同期状態において、図12に示すパターン2Tまでを検出する状態遷移則を用いてもよい。周波数変動が、同期した周波数の $2/3 \sim 1.5$ 倍の周波数範囲であれば、パターン1Tを検出する必要が無いためである。

【0124】

また、本発明の実施の形態2において、記録符号として、最小反転間隔が2Tである(1, 7) RLL変調符号を用いた場合を例としたが、CD及びDVD等で採用されている最小反転間隔が3Tの記録符号に対しても本発明は適応できる。この場合、最大パターン長検出のために、図12に示す状態遷移則の内、状態S2からS4へ遷移するパスと、状態S5からS1へ遷移するパスを削除した状態遷移則に従って復号する。即ち、周波數位相同期状態での状態遷移則は、6つの状態数と8つの状態遷移パスを持つ。

10

【0125】

上述の実施の形態では、最尤復号器4は、同期状態(なお、実施の形態2では同期状態および非同期状態の両方の状態)では、最小反転間隔2Tの記録符号とPR(a, b, b, a)方式との組み合わせを前提とした状態遷移則に基づいて復号化処理を行う。この状態遷移則は、6個の状態と10個の状態遷移パスを含む。最尤復号器4は、非同期状態では、最小反転間隔1Tの記録符号とPR(a, b, b, a)方式との組み合わせを前提とした状態遷移則に基づいて復号化処理を行う。この状態遷移則は、8個の状態と16個の状態遷移パスを含む。

20

【0126】

なお、最尤復号器4は、同期状態(なお、実施の形態2では同期状態および非同期状態の両方の状態)では、最小反転間隔3Tの記録符号とPR(a, b, b, a)方式との組み合わせを前提とした状態遷移則(この場合、状態遷移則は、6個の状態と8個の状態遷移パスを含む)に基づいて復号化処理を行ってもよい。このとき、最尤復号器4は、非同期状態では、最小反転間隔2Tの記録符号とPR(a, b, b, a)との組み合わせを前提とした状態遷移則(この場合、状態遷移則は、6個の状態と12個の状態遷移パスを含む)に基づいて復号化処理を行ってもよい。

【0127】

また、本発明の実施の形態1及び2において、最尤復号器4は、PR(a, b, b, a)方式を前提としたビタビアルゴリズムを用いた復号器であるが、このPR方式に特に限定されない。例えば、PR(a, b, a)方式や、PR(a, b, b, b, a)方式や、PR(a, b, c, b, a)方式等のPR方式でもよい。a, b, cは任意の定数である。a=b, a=c, b=c, a=b=cであってもよい。最尤復号器4は、これらの方式を前提としたビタビアルゴリズムを用いて復号動作を行う。

30

【0128】

PR(a, b, b, a)方式を前提とした状態遷移則については、表1、表2、図12および図13を参照して説明した。同様に、PR(a, b, a)方式およびPR(a, b, c, b, a)方式を前提とした状態遷移則を、表3、表4、表5、表6、図18、図19、図20および図21を参照して説明する。

40

【0129】

ここでは、記録符号の最小反転間隔が2Tまたは1Tの場合について説明するが、最小反転間隔が3Tである場合でも、最尤復号器4は、これらの方式を前提としたビタビアルゴリズムを用いて復号動作を行うことが出来る。

【0130】

まず、最小反転間隔2Tの記録符号とPR(a, b, a)方式との組み合わせを前提とした状態遷移則を表す状態遷移表を表3に示し、状態遷移図を図18に示す。

【0131】

【表 3】

**最小反転間隔2Tの記録符号とPR(a, b, a)方式との
組合せを前提とした状態遷移図**

時刻k-1での状態 $S(b_{k-3}, b_{k-2}, b_{k-1})$	時刻kでの入力 b_k	信号レベル
S(0, 0)	0	0
S(0, 0)	1	a
S(0, 1)	1	a+b
S(1, 0)	0	a
S(1, 1)	0	a+b
S(1, 1)	1	2a+b

10

また、最小反転間隔 1 T の記録符号と PR (a、b、a) 方式との組み合わせを前提とした状態遷移則を表す状態遷移表を表 4 に示し、状態遷移図を図 19 に示す。

【0 1 3 2】

20

【表 4】

**最小反転間隔1Tの記録符号とPR(a, b, a)方式との
組合せを前提とした状態遷移図**

時刻k-1での状態 $S(b_{k-3}, b_{k-2}, b_{k-1})$	時刻kでの入力 b_k	信号レベル
S(0, 0)	0	0
S(0, 0)	1	a
S(0, 1)	0	b
S(0, 1)	1	a+b
S(1, 0)	0	a
S(1, 0)	1	2a
S(1, 1)	0	a+b
S(1, 1)	1	2a+b

30

最尤復号器 4 は、同期状態（なお、実施の形態 2 では同期状態および非同期状態の両方の状態）では、最小反転間隔 2 T の記録符号と PR (a、b、a) 方式との組み合わせを前提とした状態遷移則に基づいて復号化処理を行う。この状態遷移則は、4 個の状態と 6 個の状態遷移パスを含む。最尤復号器 4 は、非同期状態では、最小反転間隔 1 T の記録符号と PR (a、b、a) 方式との組み合わせを前提とした状態遷移則に基づいて復号化処理を行う。この状態遷移則は、4 個の状態と 8 個の状態遷移パスを含む。

【0 1 3 3】

40

なお、最尤復号器 4 は、同期状態（なお、実施の形態 2 では同期状態および非同期状態の両方の状態）では、最小反転間隔 3 T の記録符号と PR (a、b、a) 方式との組み合わせを前提とした状態遷移則（この場合、状態遷移則は、4 個の状態と 6 個の状態遷移パ

50

スを含む)に基づいて復号化処理を行ってもよい。このとき、最尤復号器4は、非同期状態では、最小反転間隔2Tの記録符号とPR(a、b、a)方式との組み合わせを前提とした状態遷移則(この場合、状態遷移則は、4個の状態と6個の状態遷移パスを含む)に基づいて復号化処理を行ってもよい。

【0134】

次に、最小反転間隔2Tの記録符号とPR(a、b、c、b、a)方式との組み合わせを前提とした状態遷移則を表す状態遷移表を表5に示し、状態遷移図を図20に示す。

【0135】

【表5】

10

最小反転間隔2Tの記録符号とPR(a, b, c, b, a)方式との
組合せを前提とした状態遷移図

時刻k-1での状態 $S(b_{k-4}, b_{k-3}, b_{k-2}, b_{k-1})$	時刻kでの入力 b_k	信号レベル
S(0, 0, 0, 0)	0	0
S(0, 0, 0, 0)	1	A
S(0, 0, 0, 1)	1	a+b
S(0, 0, 1, 1)	0	B+c
S(0, 0, 1, 1)	1	a+b+c
S(0, 1, 1, 0)	0	B+c
S(0, 1, 1, 1)	0	2b+c
S(0, 1, 1, 1)	1	a+2b+c
S(1, 0, 0, 0)	0	A
S(1, 0, 0, 0)	1	2a
S(1, 0, 0, 1)	1	2a+b
S(1, 1, 0, 0)	0	A+b
S(1, 1, 0, 0)	1	2A+b
S(1, 1, 1, 0)	0	A+b+c
S(1, 1, 1, 1)	0	A+2b+c
S(1, 1, 1, 1)	1	2a+2b+c

20

30

また、最小反転間隔1Tの記録符号とPR(a、b、c、b、a)方式との組み合わせを前提とした状態遷移則を表す状態遷移表を表6に示し、状態遷移図を図21に示す。

40

【0136】

【表 6】

最小反転間隔1Tの記録符号とPR(a, b, c, b, a)方式との
組合せを前提とした状態遷移図

時刻k-1での状態 $S(b_{k-4}, b_{k-3}, b_{k-2}, b_{k-1})$	時刻kでの入力 b_k	信号レベル
$S(0, 0, 0, 0)$	0	0
$S(0, 0, 0, 0)$	1	A
$S(0, 0, 0, 1)$	0	B
$S(0, 0, 0, 1)$	1	a+b
$S(0, 0, 1, 0)$	0	C
$S(0, 0, 1, 0)$	1	a+b
$S(0, 0, 1, 1)$	0	B+c
$S(0, 0, 1, 1)$	1	a+b+c
$S(0, 1, 0, 0)$	0	B
$S(0, 1, 0, 0)$	1	A+b
$S(0, 1, 0, 1)$	0	2b
$S(0, 1, 0, 1)$	1	a+2b
$S(0, 1, 1, 0)$	0	B+c
$S(0, 1, 1, 0)$	1	a+b+c
$S(0, 1, 1, 1)$	0	2b+c
$S(0, 1, 1, 1)$	1	a+2b+c
$S(1, 0, 0, 0)$	0	A
$S(1, 0, 0, 0)$	1	2a
$S(1, 0, 0, 1)$	0	A+b
$S(1, 0, 0, 1)$	1	2a+b
$S(1, 0, 1, 0)$	0	A+c
$S(1, 0, 1, 0)$	1	2A+c
$S(1, 0, 1, 1)$	0	A+b+c
$S(1, 0, 1, 1)$	1	2a+b+c
$S(1, 1, 0, 0)$	0	A+b
$S(1, 1, 0, 0)$	1	2A+b
$S(1, 1, 0, 1)$	0	A+2b
$S(1, 1, 0, 1)$	1	2a+2b
$S(1, 1, 1, 0)$	0	A+b+c
$S(1, 1, 1, 0)$	1	2a+b+c
$S(1, 1, 1, 1)$	0	A+2b+c
$S(1, 1, 1, 1)$	1	2a+2b+c

最尤復号器 4 は、同期状態（なお、実施の形態 2 では同期状態および非同期状態の両方の状態）では、最小反転間隔 2 T の記録符号と PR (a、b、c、b、a) 方式との組み合わせを前提とした状態遷移則に基づいて復号化処理を行う。この状態遷移則は、10 個の状態と 16 個の状態遷移パスを含む。最尤復号器 4 は、非同期状態では、最小反転間隔 1 T の記録符号と PR (a、b、c、b、a) 方式との組み合わせを前提とした状態遷移則に基づいて復号化処理を行う。この状態遷移則は、16 個の状態と 32 個の状態遷移パスを含む。

【0137】

なお、最尤復号器 4 は、同期状態（なお、実施の形態 2 では同期状態および非同期状態の両方の状態）では、最小反転間隔 3 T の記録符号と PR (a、b、c、b、a) 方式との組み合わせを前提とした状態遷移則（この場合、状態遷移則は、8 個の状態と 12 個の状態遷移パスを含む）に基づいて復号化処理を行ってもよい。このとき、最尤復号器 4 は、非同期状態では、最小反転間隔 2 T の記録符号と PR (a、b、c、b、a) 方式との組み合わせを前提とした状態遷移則（この場合、状態遷移則は、10 個の状態と 16 個の状態遷移パスを含む）に基づいて復号化処理を行ってもよい。

【0138】

また、本実施の形態 1 及び形態 2 において、最大パターン長及び最小パターン長を検出する方法として、パルス列のランレングスの組み合わせから識別するパターン一致方法と、再生信号がスライスレベルをクロスする位置を検出し、ゼロクロス間の長さを計測する方法とが存在するが、どちらを使ってもよい。即ち、NRZ (Non Return to Zero) を用いて測定しても、NRZI (Non Return to Zero Inverted) を用いて測定してもよい。

【産業上の利用可能性】

【0139】

本発明の周波數位相制御装置によれば、周波數位相同期状態はもちろん周波數位相非同期状態においても最尤復号結果に基づいて特定パターン長検出を行うため、再生信号の品質が悪い場合、データと同期パターンとの距離が近い場合、同期パターン前後に最小パターンが配列される場合であっても、より正確に同期パターン長と最小パターン長とを検出することができる。精度良く周波数誤差および位相誤差を検出することができるため、再生クロック信号の同期引き込みを安定に行うことができる。

【0140】

また、本発明の周波數位相制御装置および最尤復号器によれば、最尤復号時に用いる状態遷移則を、周波數位相同期状態と周波數位相非同期状態とにおいて使い分ける。このことにより、周波數位相同期状態では、符号規則を利用した状態遷移則を用いることで最尤復号器の性能を最大限活用することが出来る。また、周波數位相非同期状態では 1 T も検出できる状態遷移則を用いることで、周波數位相同期状態及び周波數位相非同期状態のすべての状態においてより正確な特定パターン長検出を行うことができる。

【0141】

本発明の周波數位相制御装置および最尤復号器は、クロック信号に基づいた同期引き込み処理において特に有用である。

【0142】

本発明の一局面により周波數位相制御装置は、再生信号を入力する信号入力部と、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するアナログデジタル変換部と、前記多ビットデジタル信号を 2 値化信号へ変換する最尤復号部と、前記 2 値化信号のパターンを検出するパターン検出部と、前記検出した結果に基づいて、前記多ビットデジタル信号と前記クロック信号とが同期しているか否かを判定する判定部と、前記検出した結果に基づいて前記クロック信号の周波数および位相のうちの少なくとも一方を調整し、前記調整したクロック信号を出力するクロック発信部とを備える。前記最尤復号部は、前記多ビットデジタル信号と前記クロック信号とが同期していることを前記判定した結果が示す場合には、第 1 状態遷移則に基づいて 2 値化信号を生成し、前記多ビットデジタル信号と前記クロック信号とが同期していないことを前記判定した結果が示す場合には、第 2 状態遷移則に基づいて 2 値化信号を生成する。

【0143】

本発明の別の局面により周波數位相制御装置は、再生信号を入力する信号入力部と、クロック信号に基づいて前記再生信号を多ビットデジタル信号に変換するアナログデジタル変換部と、前記多ビットデジタル信号を 2 値化信号へ変換する最尤復号部と、前記再生信号と所定のスライスレベルとがクロスする複数のクロス位置のうちの互いに隣接するクロス位置の間の長さを示す複数のクロス長を検出し、互いに隣接するクロス長の和のうちの

最大値を検出する最大クロス長検出部と、前記複数のクロス長を検出し、互いに隣接するクロス長の和のうちの最小値を検出する最小クロス長検出部と、前記最大値および前記最小値に基づいて前記クロック信号の周波数および位相のうちの少なくとも一方を調整し、前記調整したクロック信号を出力するクロック発信部とを備える。前記最大クロス長検出部は、前記2値化信号に基づいて前記最大値を検出する。

【0144】

本発明の一実施形態において、前記最尤復号部は、状態遷移則に基づいて2値化信号を生成する。前記状態遷移則は、所定の符号規則によって規定されている最小反転間隔に基づいて状態数および状態遷移パス数が制限されている。

【0145】

本発明の一実施形態において、前記最小反転間隔は2であり、前記状態遷移則は、最小反転間隔が2である記録符号とPR(a、b、b、a)方式との組み合わせに基づいた6個の状態と10個の状態遷移パスとを含む。

【0146】

本発明の一実施形態において、前記最小反転間隔は3であり、前記状態遷移則は、最小反転間隔が3である記録符号とPR(a、b、b、a)方式との組み合わせに基づいた6個の状態と8個の状態遷移パスとを含む。

【0147】

本発明の一実施形態において、前記最小反転間隔は2であり、前記状態遷移則は、最小反転間隔が2である記録符号とPR(a、b、a)方式との組み合わせに基づいた4個の状態と6個の状態遷移パスとを含む。

【0148】

本発明の一実施形態において、前記最小反転間隔は3であり、前記状態遷移則は、最小反転間隔が3である記録符号とPR(a、b、a)方式との組み合わせに基づいた4個の状態と6個の状態遷移パスとを含む。

【0149】

本発明の一実施形態において、前記最小反転間隔は2であり、前記状態遷移則は、最小反転間隔が2である記録符号とPR(a、b、c、b、a)方式との組み合わせに基づいた10個の状態と16個の状態遷移パスとを含む。

【0150】

本発明の一実施形態において、前記最小反転間隔は3であり、前記状態遷移則は、最小反転間隔が3である記録符号とPR(a、b、c、b、a)方式との組み合わせに基づいた8個の状態と12個の状態遷移パスとを含む。

【0151】

本発明のまたさらに別の局面により、最尤復号器は、クロック信号に基づいて生成された多ビットデジタル信号と、前記多ビットデジタル信号と前記クロック信号とが同期しているか否かを示すフラグとを受け取って、前記フラグに基づいて前記多ビットデジタル信号を2値化信号へ変換する。前記最尤復号器は、前記多ビットデジタル信号と前記クロック信号とが同期していることを前記フラグが示す場合には、第1状態遷移則に基づいて2値化信号を生成し、前記多ビットデジタル信号と前記クロック信号とが同期していないことを前記フラグが示す場合には、第2状態遷移則に基づいて2値化信号を生成する。

【0152】

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

【図面の簡単な説明】

【0153】

【図1】本発明の実施の形態における周波数位相制御装置を示すブロック図。

【図2】本発明の実施の形態における最大パターン長検出器を示すブロック図。

【図3】本発明の実施の形態における最小パターン長検出器を示すブロック図。

【図4】本発明の実施の形態における周期情報判定器を示すブロック図。

【図5】本発明の実施の形態におけるフレームカウンタを示すブロック図。

【図6】本発明の実施の形態における同期パターン間隔検出器を示すブロック図。

【図7A】本発明の実施の形態における周波数誤差信号を検出する原理を示す図。

【図7B】本発明の実施の形態における周波数誤差信号を検出する原理を示す図。

【図7C】本発明の実施の形態における周波数誤差信号を検出する原理を示す図。

【図8A】本発明の実施の形態における周波数誤差信号を検出する原理を示す図。

【図8B】本発明の実施の形態における周波数誤差信号を検出する原理を示す図。

【図8C】本発明の実施の形態における周波数誤差信号を検出する原理を示す図。

【図9A】本発明の実施の形態におけるフレーム間隔を検出する原理を示す図。

【図9B】本発明の実施の形態におけるフレーム間隔を検出する原理を示す図。

【図9C】本発明の実施の形態におけるフレーム間隔を検出する原理を示す図。

【図10】本発明の実施の形態におけるCVA再生時の周波数制御と位相制御とを示す図。

。

【図11A】本発明の実施の形態における位相誤差信号の検出原理を示す図。

【図11B】本発明の実施の形態における位相誤差信号の検出原理を示す図。

【図12】本発明の実施の形態における最小符号長2Tの符号語とPR(a、b、b、a)方式との組み合わせに基づく状態遷移図を示す図。

【図13】本発明の実施の形態1における最小符号長1Tの符号語とPR(a、b、b、a)方式との組み合わせに基づく状態遷移図を示す図。

【図14A】本発明の実施の形態における最尤復号器を示すブロック図。

【図14B】本発明の実施の形態におけるパス・メモリ回路を示す回路図。

【図15】本発明の実施の形態による周波数位相制御装置を示すブロック図。

【図16A】同期パターンを示す図。

【図16B】同期パターンを示す図。

【図17A】同期パターンの誤検出を示す図。

【図17B】同期パターンの誤検出を示す図。

【図18】本発明の実施の形態における最小符号長2Tの符号語とPR(a、b、a)方式との組み合わせに基づく状態遷移図を示す図。

【図19】本発明の実施の形態における最小符号長1Tの符号語とPR(a、b、a)方式との組み合わせに基づく状態遷移図を示す図。

【図20】本発明の実施の形態における最小符号長2Tの符号語とPR(a、b、c、b、a)方式との組み合わせに基づく状態遷移図を示す図。

【図21】本発明の実施の形態における最小符号長1Tの符号語とPR(a、b、c、b、a)方式との組み合わせに基づく状態遷移図を示す図。

【図22】従来の周波数位相制御装置を示すブロック図。

【符号の説明】

【0154】

- 1 波形等化部
- 2 アナログ・デジタルコンバータ
- 3 低域雑音抑圧部
- 4 最尤復号器
- 5 ゼロクロス長検出器
- 6 フレームカウンタ
- 7 最大パターン長検出器
- 8 最小パターン長検出器

10

20


30

40


50

- 9 周期情報判定器
- 10 周波数誤差検出器
- 11 同期パターン間隔検出器
- 12 位相誤差検出器
- 13 周波数制御用ループフィルタ
- 14 位相制御用ループフィルタ
- 15 デジタル・アナログコンバータ
- 16 デジタル・アナログコンバータ
- 17 発信器


【図 1】




【図 2】




【図 3】




【図 4】



【図 5】




【図 6】




【図 7 A】

FIG. 7A




【図 7 B】

FIG. 7B




【図 8 C】

FIG. 8C




【図 9 A】

FIG. 9A




【図 9 B】

FIG. 9B




【図 9 C】

FIG. 9C




【図 7 C】

FIG. 7C




【図 8 A】

FIG. 8A




【図 8 B】


FIG. 8B




【図 10】




【図 11 A】



【図 11 B】




【図 12】




【図 13】


FIG. 13



【図 14 A】




【図 14 B】




【図 15】


FIG. 15



【図 16 A】




【図 16 B】




【図 17 A】

FIG. 17A




【図 17 B】




【図 18】

FIG. 18




【図 19】

FIG. 19




【図 20】

FIG. 20




【図 22】

FIG. 22



【図 21】

FIG. 21



フロントページの続き

審査官 小林 大介

- (56)参考文献 特開平10-125010 (JP, A)
特開平09-147499 (JP, A)
特開2000-124815 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G11B 20/10

G11B 20/14

G11B 20/18