



(12)发明专利申请

(10)申请公布号 CN 109754754 A

(43)申请公布日 2019.05.14

(21)申请号 201711070817.6

(22)申请日 2017.11.03

(71)申请人 深圳天德钰电子有限公司

地址 518063 广东省深圳市南山区高新科技园
飞亚达科技大厦1305B

(72)发明人 陈永宏 朱畅 韦鸿运

(74)专利代理机构 深圳市赛恩倍吉知识产权代理有限公司 44334

代理人 刘永辉 郑杏芳

(51)Int.Cl.

G09G 3/3233(2016.01)


权利要求书2页 说明书7页 附图6页

(54)发明名称

驱动像素驱动电路的驱动控制电路及显示装置

(57)摘要

一种驱动像素驱动电路的驱动控制电路包括校正补偿电路。每个像素驱动电路对应一条监视线。像素驱动电路通过对应的监视线与校正补偿电路电性连接。像素驱动电路依次工作在检测周期和图像显示周期,其包括开关晶体管、驱动晶体管、重置晶体管、存储电容以及有机发光二极管。校正补偿电路在检测周期选择其中一个像素驱动电路作为待校正像素驱动电路,利用恒定电流对待校正像素驱动电路内驱动晶体管和有机发光二极管之间的节点进行预充电。本发明还提供了一种具有驱动控制电路的显示装置。



1. 一种驱动像素驱动电路的驱动控制电路,包括校正补偿电路;每个所述像素驱动电路对应一条监视线;所述像素驱动电路通过对应的所述监视线与所述校正补偿电路电性连接;所述像素驱动电路依次工作在检测周期和图像显示周期,其包括开关晶体管、驱动晶体管、重置晶体管、存储电容以及有机发光二极管;其特征在于:所述校正补偿电路在所述检测周期选择其中一个所述像素驱动电路作为待校正像素驱动电路,利用恒定电流对所述待校正像素驱动电路内所述驱动晶体管和所述有机发光二极管之间的节点预充电。

2. 如权利要求1所述的驱动控制电路,其特征在于:所述校正补偿电路包括一个选择模块及一个预充电模块;所述选择模块与所有所述像素驱动电路电性连接,依次选择一个所述像素驱动电路作为待校正电路;所述预充电模块用于在检测周期对所述待校正像素驱动电路进行预充电。

3. 如权利要求2所述的驱动控制电路,其特征在于:所述预充电模块包括电压产生器、电流镜以及第一开关;所述电压产生器与所述电流镜电性连接;所述电流镜通过所述第一开关与所述选择模块电性连接;当所述选择模块选择一个像素驱动电路作为待校正像素驱动电路时,所述第一开关闭合,所述电流镜根据所述电压产生器的输出电压输出恒定电流给所述待校正像素驱动电路进行预充电。

4. 如权利要求2所述的驱动控制电路,其特征在于:所述校正补偿电路还用于在检测周期进一步对所述待校正像素驱动电路对应的所述监视线进行预充电;所述预充电模块依次工作在第一阶段和第二阶段之间;在所述第一阶段内,所述预充电模块对所述待校正像素驱动电路对应的监视线进行预充电;在所述第二阶段内,所述预充电模块对所述待校正像素驱动电路进行预充电。

5. 如权利要求4所述的驱动控制电路,其特征在于:所述预充电模块包括电压产生器、第二电压源、第三电压源、第一晶体管、第一开关、第二开关、第三开关、电流镜以及数模转换模块;所述第一晶体管的源极与所述第二电压源电性连接,所述第一晶体管的栅极通过所述第二开关与所述数模转换模块电性连接,所述第一晶体管的漏极通过所述第一开关与所述电流镜电性连接;所述选择模块的输出端与所述第一晶体管的漏极电性连接;所述第二电压源输出预定电压;所述第三电压源通过所述第三开关与所述第一晶体管的栅极电性连接;所述数模转换模块用于在第二阶段输出第一参考电压以控制所述第一晶体管导通,并在第二阶段结束后输出第二参考电压以控制所述第一晶体管处于饱和状态。

6. 如权利要求5所述的驱动控制电路,其特征在于:在所述第一阶段内,闭合所述第三开关并断开所述第一开关和所述第二开关,所述第三电压源控制所述第一晶体管导通,以使得所述第三电压源通过所述第一晶体管将所述待校正像素驱动电路对应的监视线的电势拉升至预定电压。

7. 如权利要求5所述的驱动控制电路,其特征在于:在所述第二阶段,断开所述第三开关,闭合所述第一开关和所述第二开关;所述数模转换模块输出第一参考电压给所述第一晶体管的栅极,以控制所述第一晶体管工作在饱和状态;所述电流镜根据所述电压产生器的电压产生恒定电流并通过所述第一开关对所述待校正像素驱动电路进行预充电;在所述第二阶段后,所述数模转换模块输出第二参考电压给第一晶体管的栅极,所述第一晶体管停止工作,所述第一开关断开,所述预充电模块完成预充电操作。

8. 如权利要求2所述的驱动控制电路,其特征在于:所述校正补偿电路还包括缓冲模块

和处理模块;所述缓冲模块通过所述选择模块与所述像素驱动电路电性连接;所述选择模块还用于在预充电操作后将所述像素驱动电路根据驱动电压产生的感测电压或电流输出给所述缓冲模块;所述处理模块用于根据所述缓冲模块的感测电压或电流以确定所述驱动晶体管的阈值电压。

9.如权利要求1所述的驱动控制电路,其特征在于:所述校正补偿电路包括多个选择模块和多个预充电模块;每个所述选择模块对应一个所述预充电模块,并与两个相邻的所述像素驱动电路电性连接;所述选择模块选择其中一个与之相连接的所述像素驱动电路进行预充电。

10.如权利要求9所述的驱动控制电路,其特征在于:所述校正补偿电路还包括缓冲模块和处理模块;所述缓冲模块通过所述监视线直接与所述像素驱动电路电性连接,用于缓存所述像素驱动电路根据所述驱动电压产生的感测电压或电流;所述处理模块用于根据所述缓冲模块的感测电压或电流以确定所述驱动晶体管的阈值电压。

11.如权利要求1所述的驱动控制电路,其特征在于:所述检测周期为一帧画面完成显示到下一帧画面输出之间的消隐阶段。

12.如权利要求1所述的驱动控制电路,其特征在于:所述检测周期为开机上电阶段。

13.如权利要求1所述的驱动控制电路,其特征在于:所述校正补偿电路为模拟-数字转换芯片的模拟前端。

14.如权利要求1所述的驱动控制电路,其特征在于:所述校正补偿电路还用于在预充电操作后检测所述像素驱动电路内所述驱动晶体管的阈值电压并以产生相应的补偿信号。

15.一种显示装置,包括多个像素单元、多个像素驱动电路及驱动控制电路;每个所述像素单元对应一个像素驱动电路以及一条监视线;其特征在于:所述驱动控制电路采用权利要求1-14项任意一项所述的驱动控制电路。

驱动像素驱动电路的驱动控制电路及显示装置

技术领域

[0001] 本发明涉及一种用于驱动像素驱动电路的驱动控制电路及应用该驱动控制电路的显示装置。

背景技术

[0002] 随着电子技术的不断发展,相对于传统的液晶显示器,由于主动矩阵型有机发光显示器(active matrix organic light emitting device,AMOLED)具有低功率消耗和更高的刷新速度而被广泛的应用。主动矩阵型有机发光显示器中采用有机发光二极管(Organic Light Emitting Diode,OLED)进行发光,其包括多个像素单元以及与每个像素单元对一个的像素驱动电路。像素驱动电路至少包括开关晶体管、驱动晶体管以及存储电容。开关晶体管自扫描线上读取扫描信号,在扫描信号处于有效状态时,如为高电平时,相应的扫描线被扫描,所连的开关晶体管导通,加载至数据线上的显示用资料信号经由导通的开关晶体管对存储电容进行充电。驱动晶体管根据存储电容的放电电压导通以将接收到的电源电压转化为对应的电流信号提供给OLED进行发光。由于驱动晶体管在长时间使用后阈值电压可发生偏移,且OLED在长时间使用后会产生老化显现,从而影响显示效果。因此,显示器需要在图像显示阶段前检测上述参数并进行补偿。在检测过程中,控制开关晶体管导通,在数据线上加载不同的电压进行检测。其中,存储电容需要从0V缓慢爬升到检测电势,像素驱动电路达到稳定状态的时间较长,进而导致检测时间过长。

发明内容

[0003] 有鉴于此,有必要提供一种快速使得像素驱动电路达到稳定状态的驱动控制电路。

[0004] 还有必要提供一种快速使得像素驱动电路达到稳定状态的显示装置。

[0005] 一种驱动像素驱动电路的驱动控制电路,包括校正补偿电路。每个像素驱动电路对应一条监视线。像素驱动电路通过对应的监视线与校正补偿电路电性连接。像素驱动电路依次工作在检测周期和图像显示周期,其包括开关晶体管、驱动晶体管、重置晶体管、存储电容以及有机发光二极管。校正补偿电路在检测周期选择其中一个像素驱动电路作为待校正像素驱动电路,利用恒定电流对待校正像素驱动电路内驱动晶体管和有机发光二极管之间的节点预充电。

[0006] 一种显示装置,包括多个像素单元、多个像素驱动电路、多条监视线及用于驱动像素驱动电路的驱动控制电路。每个像素单元对应一个像素驱动电路以及一条监视线。驱动控制电路包括校正补偿电路。每个像素驱动电路通过对应的监视线与校正补偿电路电性连接。像素驱动电路依次工作在检测周期和图像显示周期,其包括开关晶体管、驱动晶体管、重置晶体管、存储电容以及有机发光二极管。校正补偿电路在检测周期选择其中一个像素驱动电路作为待校正像素驱动电路,利用恒定电流对待校正像素驱动电路内驱动晶体管和有机发光二极管之间的节点预充电。

[0007] 采用上述结构的驱动控制电路和显示装置,通过预充电操作,加速了像素驱动电路达到稳定状态所需时间,降低了驱动控制电路对像素驱动电路的检测时间,并保证了显示装置的显示效果。

附图说明

[0008] 图1为一种较佳实施方式之显示装置之等效电路示意图。

[0009] 图2为现有技术中之显示装置的像素驱动电路及驱动控制电路的等效电路示意图。

[0010] 图3为图1所示之驱动控制电路第一实施例的等效电路示意图。

[0011] 图4为图1所示之驱动控制电路第二实施例的等效电路示意图。

[0012] 图5为图4所示之驱动控制电路内的第一开关、第二开关以及第三开关的工作状态示意图。

[0013] 图6为图1所示之驱动控制电路第三实施例的等效电路示意图。

[0014] 主要元件符号说明

[0015]	显示装置	1
[0016]	选择线	SEL1-SEL _i
[0017]	扫描线	S1-S _i
[0018]	数据线	D1-D _k
[0019]	监视线	M01-M0 _k
[0020]	像素单元	10
[0021]	驱动控制电路	100
[0022]	栅极驱动器	20
[0023]	源极驱动器	30
[0024]	校正补偿电路	60、60a、60b
[0025]	控制器	80
[0026]	像素驱动电路	110、110 _n 、110 (n+1)
[0027]	选择模块	610
[0028]	输入输出端	611
[0029]	预充电模块	630a、630b、630c
[0030]	电压产生器	632
[0031]	数模转换模块	634
[0032]	缓冲模块	650
[0033]	处理模块	670
[0034]	第一电压源	VDD
[0035]	开关晶体管	MN1
[0036]	驱动晶体管	MN2
[0037]	重置晶体管	MN3
[0038]	存储电容	C1
[0039]	第一节点	VS0

[0040]	有机发光二极管	OLED
[0041]	接地端	VSS
[0042]	第一晶体管	MN4
[0043]	第一开关	SW1
[0044]	第二开关	SW2
[0045]	第三开关	SW3
[0046]	第二电压源	V2
[0047]	第三电压源	V3
[0048]	电流镜	I1
[0049]	如下具体实施方式将结合上述附图进一步说明本发明。	

具体实施方式

[0050] 请参阅图1,图1是示出概括例,用于概括性地说明本发明的显示装置,其中,图1仅示显示装置的部分像素驱动电路及用于驱动像素驱动电路的驱动控制电路。可以理解,概括例中的显示装置为由多个像素驱动电路输出的电信号,优选地,输出电流信号以驱动及控制发光情况的发光元件,像素驱动电路为位于像素内的电路。显示装置为电流驱动型主动式有机发光显示装置,相应地,发光元件为有机发光二极管,像素驱动电路就用于驱动相应连接的有机发光二极管的发光状态,包括亮度、时长等。

[0051] 像素驱动电路包括开关晶体管,驱动晶体管、重置晶体管及存储电容。像素驱动电路可依次工作在检测周期和图像显示周期。其中,图像显示周期进一步包括重置阶段、写入阶段以及发光阶段。在写入阶段,开关晶体管自扫描线上读取扫描信号,在扫描信号处于有效状态时,如为高电平时,相应的扫描线被扫描,所连的开关晶体管导通,加载至数据线上的显示用资料信号经由导通的开关晶体管对存储电容进行充电。在发光阶段,存储电容开始放电,使驱动晶体管导通,从而将驱动晶体管将接收到的电源电压在其栅极加载电压的控制下转化为对应的电流信号提供给发光元件,发光元件在电流驱动下发光。在扫描线被扫描期间,重置晶体管维持导通,并监测流经发光元件的电流大小,将其提供给驱动控制电路。在其他实施方式中,像素驱动电路还可在图像显示周期内根据需求插入其他工作阶段以实现不同的功能。

[0052] 驱动控制电路包括用于提供扫描信号给扫描线的栅极驱动器以及用于提供资料信号给数据线的源极驱动器。在本实施例中,驱动控制电路包括校正补偿电路,该校正补偿电路在检测周期利用恒定电流对待校正像素驱动电路进行预充电,并检测待校正像素驱动电路中驱动晶体管的阈值电压以产生相应的补偿信号。

[0053] 在一实施例中,校正补偿电路包括选择模块和预充电模块。选择模块通过监视线与所有像素驱动电路电性连接,用于依次选择一个像素驱动电路作为待校正像素驱动电路。预充电模块用于对待校正像素驱动电路进行预充电。

[0054] 在一实施例中,校正补偿电路进一步对待校正像素驱动电路对应的监视线进行预充电。预充电模块依次工作在第一阶段和第二阶段之间。在第一阶段内,预充电模块对待校正像素驱动电路对应的监视线进行预充电。在第二阶段内,预充电模块对待校正像素驱动电路进行预充电。

[0055] 在一实施例中,驱动控制电路还包括缓冲模块和处理模块。缓冲模块通过选择模块与像素驱动电路电性连接。选择模块还用于在预充电操作后将像素驱动电路根据驱动电压产生的感测电压或电流输出给缓冲模块。处理模块用于根据缓冲模块的驱动电压或电流以检测驱动晶体管的阈值电压。

[0056] 在另一实施例中,驱动控制电路包括多个选择模块和多个预充电模块。每个选择模块对应一个预充电模块,并与两个相邻的像素驱动电路电性连接。选择模块依次选择其中一个与之相连接的像素驱动电路进行预充电。

[0057] 在另一实施例中,驱动控制电路还包括缓冲模块和处理模块。缓冲模块通过监视线直接与像素驱动电路电性连接,用于缓存像素驱动电路根据驱动电压产生的感测电压或电流。处理模块用于根据缓冲模块的感测电压或电流以检测驱动晶体管的阈值电压。

[0058] 在一实施例中,检测周期为一帧画面完成显示到下一帧画面输出之间的消隐阶段。

[0059] 在另一实施例中,检测周期为开机上电阶段。

[0060] 在一实施例中,除校正补偿电路外,驱动控制电路进一步包括接口电路等电路。其中,校正补偿电路、接口电路可集成在面板用的模拟-数字转换芯片内。接口电路用于构建校正补偿电路与控制器之间进行信号传输的传输信道,举例地,接口电路可包括LVDS接口电路、SPI接口电路等。控制器接收补偿信号,输出用于控制扫描驱动电路、数据驱动电路所需的扫描或数据驱动器控制信号及模拟-数字转换芯片工作所需的时钟同步控制信号。扫描或数据驱动器控制信号包括扫描信号控制信号、读取信号控制信号等。数据驱动电路依据该补偿信号,对应补偿流入相应的待校正像素驱动电路的资料信号。在本发明中,校正补偿电路作为模拟-数字转换芯片的模拟前端(Active Front End,AFE)。

[0061] 请参阅图2,为一比照例,该比照例中,使用相同的元件名称及元件符号表述相同的元件。在该比照例中,驱动控制电路的校正补偿电路在检测周期检测待校正像素驱动电路的驱动晶体管的阈值电压以产生相应的补偿信号对驱动晶体管的阈值电压进行补偿,但明显地,其校正补偿电路,或模拟前端AFE在进入检测周期时,第一节点VS0的电压需要根据数据线上的电压缓慢爬升,直至稳定,导致驱动控制电路要达到稳定状态以检测驱动晶体管的阈值电压所需的时长明显较长。

[0062] 下面结合具体实施例对本案进行说明:

[0063] 请一并参阅图1及图3,图3是本发明一实施例的显示装置1的等效电路示意图。显示装置1包括多条选择线SEL1-SELi、多条扫描线S1-Si、多条数据线D1-Dk以及多条监视线M01-M0k。其中,扫描线S1-Si与多条数据线D1-Dk垂直且绝缘正交设置,定义出多个呈矩阵排列的像素单元10。多条选择线SEL1-SELi与多条扫描线S1-Si平行且交替设置。多条数据线D1-Dk与多条监视线M01-M0k平行设置。每条监视线M01-M0k对应连接至一系列像素单元10。每条监视线M01-M0k上定义多个连接节点,每个连接节点对应一个像素单元10。每个像素单元10进一步对应一个像素驱动电路110(如图3所示)。像素驱动电路110可依次工作在检测周期和图像显示周期。图3仅示意了两个相邻像素驱动电路110n-110(n+1)。显示装置1还包括驱动控制电路100。驱动控制电路100包括栅极驱动器20、源极驱动器30、校正补偿电路60(如图1所示)及控制器80。每个像素单元10通过一条选择线SELi和一条扫描线Si与栅极驱动器20电性连接,通过一条数据线Dk与源极驱动器30电性连接,通过一条监视线M0k与校正

补偿电路60电性连接。其中, i 和 k 为正整数。选择线SEL1-SEL i 用于根据栅极驱动器20上的扫描驱动信号选择对应的像素单元10并进行扫描。读取线READ1-READ i 用于根据栅极驱动器20上的重置信号提供重置信号给对应的像素单元10。数据线D1-D k 用于提供图像信号给对应像素单元10。在本实施方式中, 显示装置1可以为自发光式显示器, 如有机电致发光时显示器。控制器80接收补偿信号, 输出用于控制栅极驱动器20、源极驱动器30所需的栅极驱动器20或源极驱动器30控制信号及模拟-数字转换芯片工作所需的时钟同步控制信号。栅极驱动器控制信号或源极驱动器控制信号包括扫描信号控制信号、读取信号控制信号等。源极驱动器30依据该补偿信号, 对应补偿流入相应的待校正像素驱动电路的资料信号。在本实施方式中, 显示装置1以 2×2 的像素单元10为例进行说明。

[0064] 本揭露中所指的检测周期, 包括如下几种情况的其中一种或几种:

[0065] 一、在一检测周期下, 显示装置1的开机上电阶段。

[0066] 二、或在另一检测周期下, 其为一帧(1frame)画面完成显示(即图像显示周期)到下一帧画面输出之间的消隐(Blanking)阶段。

[0067] 校正补偿电路60在检测周期选择其中一个像素驱动电路110 n 作为待校正像素驱动电路并利用恒定电流在检测周期通过与待校正像素驱动电路对应监视线M0 n 上的连接节点对待校正像素驱动电路进行预充电, 并检测待校正像素驱动电路中驱动晶体管的阈值电压以产生补偿控制信号给控制器80, 以对驱动晶体管的阈值电压进行校正补偿。在其他实施方式中, 除了校正补偿电路60, 驱动控制电路100进一步包括接口电路(图未示)等电路, 其中, 校正补偿电路60和接口电路可集成在面板用的模拟-数字转换芯片内。接口电路用于构建校正补偿电路60与控制器80之间进行信号传输的传输信道, 举例地, 接口电路可包括LVDS接口电路、SPI接口电路等。在本发明中, 校正补偿电路60作为模拟-数字转换芯片的模拟前端(Active Front End, AFE)。

[0068] 校正补偿电路60包括选择模块610、预充电模块630、缓冲模块650及处理模块670。

[0069] 选择模块610与所有像素驱动电路110电性连接, 用于依次选择一个像素驱动电路110作为待校正像素驱动电路, 并建立待校正像素驱动电路和缓冲模块650之间的电性连接。在本实施方式中, 选择模块610为多工器(multiplexer)。

[0070] 预充电模块630用于在检测周期待校正像素驱动电路进行预充电操作。

[0071] 缓冲模块650用于在预充电操作后接收并缓存通过像素驱动电路110对应监视线M0 n 输出的感测电压或电流, 并输出给处理模块670。

[0072] 处理模块670用于根据接收的感测电压或电流产生用于调整阈值电压的控制信号。

[0073] 请一并参阅图3, 其为像素驱动电路110 n 和校正补偿电路60a的等效电路图。其中, 图3仅示意了与校正补偿电路60a电性连接的两个相邻像素驱动电路110 n -110($n+1$)。像素驱动电路110 n 通过监视线M0 n 与校正补偿电路60a连接, 像素驱动电路110($n+1$)通过监视线M0($n+1$)与校正补偿电路60a连接。每个像素驱动电路110具有相同的结构。仅以任意一个像素驱动电路110 n 为例进行说明。像素驱动电路110包括第一电压源VDD、开关晶体管MN1、驱动晶体管MN2、重置晶体管MN3、存储电容C1、第一节点VS0、有机发光二极管OLED以及接地端VSS。其中, 有机发光二极管OLED会产生漏电流。像素驱动电路110会产生杂讯电流。在本实施方式中, 开关晶体管MN1、驱动晶体管MN2以及重置晶体管MN3可以为多晶硅薄膜晶体管、

非晶硅薄膜晶体管或有机薄膜晶体管中的任意一种。

[0074] 开关晶体管MN1的栅极接收对应选择线SELi输出的信号,漏极接收对应数据线Dk输出的信号,源极与驱动晶体管MN2的栅极电性连接。驱动晶体管MN2的漏极与第一电压源VDD电性连接,驱动晶体管MN2的源极通过第一节点VS0与有机发光二极管OLED的阳极电性连接。重置晶体管MN3的栅极接收扫描线Si的输出信号,重置晶体管MN3的漏极与第一节点VS0电性连接,即,重置晶体管MN3的漏极电性连接于驱动晶体管MN2的源极和有机发光二极管OLED的阳极之间,重置晶体管MN3的源极通过监视线M0n与校正补偿电路60电性连接。有机发光二极管OLED的阳极与驱动晶体管MN2的源极电性连接,阴极与接地端VSS电性连接。存储电容C1电性连接于驱动晶体管MN2的栅极和源极之间。在本实施例中,开关晶体管MN1作为像素驱动电路110的开关晶体管,驱动晶体管MN2作为像素驱动电路110的驱动晶体管,重置晶体管MN3作为重置晶体管以重置存储电容C1。

[0075] 选择模块610包括输入输出端611。输入输出端611用于在预充电操作时作为输入端以向像素驱动电路110的第一节点VS0进行预充电,并在预充电操作后作为输出端以输出感测电压或电流给缓冲模块650。

[0076] 预充电模块630a包括电压产生器632、电流镜I1及第一开关SW1。电流镜I1通过第一开关SW1与选择模块610的输出端电性连接。

[0077] 具体地,在检测周期内,开关晶体管MN1接收第一电平信号导通,重置晶体管MN3接收第一电平信号导通,选择模块610依次选择其中一个的像素驱动电路110n作为待校正像素驱动电路时,闭合第一开关SW1,使得电流镜I1根据电压产生器632的电压产生恒定电流,电流镜I1产生的恒定电流依次通过第一开关SW1、选择模块610及重置晶体管MN3对第一节点VS0进行预充电,以使得存储电容C1的下极板达到第一预定电势。第一预定电势小于7V。在本实施方式中,第一预定电势可以为6V。

[0078] 上述显示装置中,通过预充电操作,加速了像素驱动电路达到稳定状态所需时间,降低了驱动控制电路对像素驱动电路的检测时间,并保证了显示装置的显示效果。

[0079] 请一并参阅图4,其为第二实施例的像素驱动电路110n和校正补偿电路60b的等效电路图。校正补偿电路60b与校正补偿电路60a类似。相同的元件具有相同的标号。二者的主要区别在于:预充电模块630b。

[0080] 预充电模块630b用于在检测周期对待校正像素驱动电路110及其对应的监视线M0n进行预充电。预充电模块630b依次工作在第一阶段T1和第二阶段T2。在第二阶段T2内,预充电模块630b给对应的监视线M0n进行预充电;在第一阶段T1内,预充电模块630b对待校正像素驱动电路110n进行预充电。

[0081] 选择模块610包括输入输出端611。输入输出端611用于在预充电操作时作为输入端以向像素驱动电路110的第一节点VS0进行预充电,并在预充电操作后作为输出端以输出感测电压或电流给缓冲模块650。

[0082] 预充电模块630b包括电压产生器632、第二电压源V2、第三电压源V3、第一晶体管MN4、第一开关SW1、第二开关SW2、第三开关SW3、电流镜I1以及数模转换模块634。第一晶体管MN4的源极与第二电压源V2电性连接,第一晶体管MN4的栅极通过第二开关SW2与数模转换模块634电性连接,第一晶体管MN4的漏极通过第一开关SW1与电流镜I1电性连接。选择模块610的输出端与第一晶体管MN4的漏极电性连接。第二电压源V2输出预定电压。第三开关

SW3一端与第三电压源V3电性连接,另一端与第一晶体管MN4的栅极电性连接,同时该另一端经由第二开关SW2与数模转换模块634电性连接。数模转换模块634能够选择性地输出第一参考电压或第二参考电压给第一晶体管MN4。缓冲模块650与选择模块610的输出端电性连接。

[0083] 缓冲模块650用于在预充电操作结束后缓存待校正像素驱动电路根据驱动电压产生的感测电压或电流。

[0084] 请参阅图5,其为校正补偿电路60b中第一开关SW1、第二开关SW2及第三开关SW3在检测周期的工作状态示意图。其中,第一开关SW1、第二开关SW2及第三开关SW3对应的高电平表示处于闭合状态,低电平表示处于断开状态。

[0085] 具体地,在第一阶段T1内,当选择模块610选择像素驱动电路110n作为待校正像素驱动电路时闭合第三开关SW3并断开第一开关SW1和第二开关SW2,使得第三电压源V3通过第一晶体管MN4和选择模块610对待校正像素驱动电路110n对应的监视线M0n的电势拉升至预定电压,以使得重置晶体管MN3导通。

[0086] 在第二阶段T2,断开第三开关SW3并闭合第一开关SW1和第二开关SW2,数模转换模块634输出第一参考电压给第一晶体管MN4的栅极,第一晶体管MN4工作在饱和状态,电流镜I1根据电压产生器632的电压产生恒定电流,电流镜I1产生的恒定电流通过第一开关SW1对第一节点VS0进行充电。

[0087] 并在第二阶段后,数模转换模块634输出第二参考电压并通过闭合的第二开关SW2提供给第一晶体管MN4的栅极,第一晶体管MN4停止工作,保持驱动晶体管MN2工作在饱和状态,完成预充电操作。

[0088] 上述显示装置中,通过预充电操作,加速了像素驱动电路达到稳定状态所需时间,降低了驱动控制电路对像素驱动电路的检测时间,同时,在选择操作前通过监视线将对应的重置晶体管导通,进一步降低了像素驱动电路达到稳定状态所需时间,并保证了显示装置的显示效果。

[0089] 请参阅图6,其为第三实施例的像素驱动电路110n和校正补偿电路60c的等效电路图。校正补偿电路60c与校正补偿电路60b类似。相同的元件具有相同的标号。二者的主要区别在于:校正补偿电路60c包括多个选择模块610和多个预充电模块630b。每个选择模块610对应一个预充电模块630b,并与至少两个相邻的像素驱动电路110电性连接。选择模块610选择其中一个与之相连接的像素驱动电路110进行预充电。缓冲模块650直接与所有像素驱动电路110电性连接。

[0090] 上述显示装置中,通过预充电操作,加速了像素驱动电路达到稳定状态所需时间,降低了驱动控制电路对像素驱动电路的检测时间,同时,监视线直接与缓冲模块电性连接,简化了选择模块操作,并保证了显示装置的显示效果。

[0091] 本技术领域的普通技术人员应当认识到,以上的实施方式仅是用来说明本发明,而并非用作为对本发明的限定,只要在本发明的实质精神范围之内,对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。




图1




图2




图3




图4




图5




图6