



(12) 发明专利申请

(10) 申请公布号 CN 101802771 A

(43) 申请公布日 2010.08.11

(21) 申请号 200880019684.2

(51) Int. Cl.

(22) 申请日 2008.04.30

G06F 3/14 (2006.01)

(30) 优先权数据

60/915,814 2007.05.03 US

(85) PCT申请进入国家阶段日

2009.12.10

(86) PCT申请的申请数据

PCT/US2008/005657 2008.04.30

(87) PCT申请的公布数据

W02008/137055 EN 2008.11.13

(71) 申请人 快捷半导体有限公司

地址 美国缅因

(72) 发明人 詹姆斯·布默 奥斯卡·弗雷塔斯

(74) 专利代理机构 中国国际贸易促进委员会专

利商标事务所 11038

代理人 杜娟


权利要求书 2 页 说明书 3 页 附图 2 页

(54) 发明名称

交错、串行化和去串行化照相机和键区数据的方法和电路

(57) 摘要

一种交错高速数据和低速数据的系统,所述高速数据和低速数据被串行化,并被传送给微处理器。高速数据的典型来源是照相机,低速数据的来源是键盘。高速数据和低速数据并行地与微处理器连接。本发明镜像相对于微处理器的并行接口,并镜像相对于高速数据的来源(照相机)和低速数据的来源(键区)的并行接口。所述系统格式化来自所述来源的并行数据,并在连接许多蜂窝电话机或其它手持设备的两个部件的柔性电缆上通常与时钟一起对数据进行串行传送。



1. 一种交错高速数据和低速数据的系统,所述系统包括:
接收并行的高速数据的第一接口;
接收并行的低速数据的第二接口;
按时序交错所述并行的高速数据和低速数据的多路复用器;和
从所述多路复用器接收交错时序的并行数据,并以串行数据方式输出交错时序的并行数据的串行化器。
2. 按照权利要求 1 所述的系统,其中所述高速数据定义第一时段,在所述第一时段内,所述高速数据是没有意义的,其中所述多路复用器在所述第一时段内接收所述低速数据。
3. 按照权利要求 2 所述的系统,其中所述第一时段包含水平同步时段 HSYNC。
4. 按照权利要求 1 所述的系统,还包括:
与所述串行化器耦接的电缆,其中所述电缆传送串行化数据和时钟;
与所述电缆耦接,并被布置成接收所述串行化数据和时钟,并输出组合的并行数据去串行化器;
接收所述组合的并行数据,并把并行的高速数据和低速数据分开的多路分解器;
把并行的高速数据发送给微处理器的高速数据再生电路;和
把并行的低速数据发送给微处理器的低速数据再生电路。
5. 按照权利要求 4 所述的系统,其中所述高速数据再生电路和低速数据再生电路镜像生成所述高速数据和低速数据的电路的操作和响应。
6. 按照权利要求 1 所述的系统,其中所述第一接口和第二接口镜像微处理器的操作和响应。
7. 按照权利要求 1 所述的系统,还包括和所述串行化数据一起传送的时钟,并且该时钟能够被用于加载每个串行数据比特。
8. 按照权利要求 1 所述的系统,其中所述高速数据的来源是照相机,所述低速数据的来源是键区或键盘。
9. 一种交错照相机数据和键区数据的方法,所述方法包括下述步骤:
接收高速并行数据;
接收低速并行数据;
按时序交错所述高速数据和低速数据;
使交错时序的并行数据串行化;
按串行数据的方式输出被串行化的交错时序的并行数据。
10. 按照权利要求 9 所述的方法,其中所述交错步骤包括把所述低速数据放入所述高速数据没有意义的第一时段中的步骤。
11. 按照权利要求 10 所述的方法,其中所述第一时段包含水平同步时段 HSYNC。
12. 按照权利要求 9 所述的方法,还包括下述步骤:
在电缆上传送交错的串行数据和时钟;
接收串行数据和时钟,并使之去串行化;
从去串行化器输出并行数据;
把来自去串行化器的并行数据分离成并行高速数据和并行低速数据;
把并行高速数据提供给微处理器;

把并行低速数据提供给微处理器。

13. 按照权利要求 12 所述的方法,其中把并行高速数据和并行低速数据提供给微处理器的步骤镜像生成高速数据和低速数据的电路的操作和响应。

14. 按照权利要求 9 所述的方法,其中接收并行高速数据和低速数据的步骤镜像微处理器的操作和响应。

15. 按照权利要求 9 所述的方法,还包括从照相机获得高速数据,从键盘获得低速数据。

16. 按照权利要求 10 所述的方法,其中所述第一时段是 HSYNC 时段。

交错、串行化和去串行化照相机和键区数据的方法和电路

技术领域

[0001] 本发明涉及键区和照相机,更具体地说,涉及一起产生键区数据和照相机数据,并共享设备中的电子器件的操作。

背景技术

[0002] 在移动电话机或蜂窝电话机中常见键区和照相机。一般来说,键区和照相机的输入/输出(I/O)操作是通过独立且唯一的接口发送的。来自键区和照相机的数据可并行地或者串行地发送,但是在现有应用中,来自键区和照相机的数据未被多路复用或交错。在许多蜂窝电话机中,这些键区和照相机 I/O 信号是通过在翻盖或滑盖蜂窝电话机中使用的柔性铰链电缆发送的,不过是在分开的导线上发送的。

[0003] 蜂窝电话机和其它手持设备中的典型微处理器包括与键区之间的横跨柔性铰链的并行接口。照相机信号也在其它导线上横跨铰链。如果铰链中的导线传送与照相机数据交错的键区数据,那么效率会更高。

[0004] 有利的是减少穿过柔性电缆运送的导线或线路的数目,本发明减少了需要横跨铰链的线路的数目。

发明内容

[0005] 本发明提供通过共用导线,交错比 HSYNC 时间周期慢的照相机和键区或其它串行数据。这里,术语“照相机”和“键区”被定义成包括产生如同这里所示的串行数据的其它设备。尽管下面被表述成键盘数据,不过实际在上照相机 HSYNC 时间周期内可传送任意串行数据。按照类似的方式,实际上具有 HSYNC 时间周期,并且在所述 HSYNC 时间周期内其数据信号没有意义的任何数据可以和较慢的串行数据一起使用。即, LCD、视频等可被多路复用,在 HSYNC 期间,可以发送更慢的串行数据。由于在水平同步信号(HSYNC)或垂直同步信号(VSYNC)期间不传送照相机数据,因此可以发送键区数据。在本实施例中,在 HSYNC 时段内发送键区数据。由于键区数据以“人的”速度操作,并且经常出现照相机 HSYNC,因此用户不会注意到仅仅在 HSYNC 期间的键区数据的发送。

[0006] 如果当照相机不被使用时,不产生 HSYNC,那么这可被检测到,通过利用振荡器产生时间信号,键区数据被串行化和发送。

[0007] 本领域的技术人员应认识到,尽管将参考例证实施例,附图和使用方法,进行下面的详细说明,不过本发明并不局限于这些实施例和使用方法。相反,本发明具有宽广的范围,只由附加的权利要求限定。

附图说明

[0008] 下面参考附图说明本发明,其中:

[0009] 图 1 是图解说明本发明的一个实施例的示意方框图;

[0010] 图 2 是图 1 的主串行化器-从属去串行化器的示意方框图;

[0011] 图 3 图解说明在照相机的 HSYNC(同步信号)期间传送键区数据的系统波形的迹线。

具体实施方式

[0012] 图 1 是图解说明蜂窝电话机中的键区矩阵 10 和照相机 12 的电子结构的电路方框图。

[0013] 键区矩阵 10 被布置成三列四行。四条感测线 14 和三条扫描线 16 足以明确确定哪个按键被按下。这些感测线和扫描线与主串行化器 18 耦接。

[0014] 照相机 12 经具有像素时钟 PIXCLK 20、选通 22、八条并行数据(一个字节)线 24、HSYNC(水平同步)信号 26、和 VSYNC(垂直同步)信号 28 的连接 21 与主串行化器 18 连接。利用这些信号的组织/协议为本领域的技术人员已知和了解。

[0015] 主串行化器 18 模拟或镜像微处理器 40 应向照相机和键区提供的接口。按照这种方式,主串行化器是相对于照相机和键区的虚拟微处理器。主串行化器按照和微处理器 40 相同的方式从照相机 12 和键区 10 接收并行数据。该数据被格式化串行形式,并仅仅借助时钟信号 CKS0 34(从从属去串行化器到主串行化器)、时钟 CKS 36(从主串行化器到从属去串行化器)和数据线 DS 38,通过柔性铰链 30 被发送给从属去串行化器 32。

[0016] 从属去串行化器 32 模拟照相机和键区,以致微处理器“认为”它直接与照相机和键区连接。从属去串行化器是相对于微处理器的虚拟照相机和键区。

[0017] 从属去串行化器 32 经照相机接口 42 和键区接口 44 与微处理器 40 连接。照相机接口连接 46 镜像照相机 12 和主串行化器 18 之间的照相机连接 21。相对于四条感测线和三条扫描线 50 的基带微处理器的键区接口镜像相对于键区本身的连接 14 和 16。

[0018] 图 2 以方框图形式图解说明主串行化器 18 和从属去串行化器 32 内的电子功能。

[0019] 键区检测电路 50 扫描键区 10(图 1),并通过感测收到的振荡器 52 信号,检测哪个按键被按下。本领域的技术人员已知,可以使用其它技术来检测某一按键何时被按下。作为示例,控制和数据多路复用器 54 按时间交错来自键区和照相机的发送/接收信号。注意在不错过任何键区按压的同时,满足针对照相机 I/O 的时间约束。借助多路复用器 54 的分时传输为本领域的技术人员已知。

[0020] 当键区 10 通过控制和数据多路复用器 54 发送数据时,来自按键检测电路 50 和振荡器 52 的信号被发送给 12 比特串行化器 56。键区数据被串行化,并和时钟信号 CKS 36 一起通过 DS 38 发送,时钟信号 CKS 36 为从属去串行化器提供定时(timing),以便正确地接收键区信号。键区数据可被格式化或编码成可由设计人员确定的二进制、十六进制等。

[0021] 当照相机需要服务时,锁相环 PLL 58 向照相机提供像素时钟 PIXCLK 20。数据线 24、HSYNC 26、VSYNC 28 和选通 22 被直接发送给控制器和数据多路复用器 54。作为示例,控制器数据多路复用器借助 12 条并行数据线 60、选通 STRB 62 和 SERCK(串行时钟)64 与串行化器 56 连接。

[0022] 在一个例证操作中,当照相机进行 HSYNC 或 VSYNC(水平或垂直同步)时,照相机数据无效。在这些时间中,可以在不干扰键区或照相机操作的情况下传送键区数据。作为示例,本发明使用 HSYNC 时段来交错或多路复用键区数据和照相机数据。组合的数据被串行化,并在柔性电缆中通过 DS 线路和 CKS 信号一起被发送。

[0023] 从属去串行化器 32 接收多路复用的键区和照相机数据,把所述数据去串行化成并行数据,并利用多路分解器 72 分离键区数据和照相机数据。键区数据被重新生成成为微处理器识别的并行形式 74。照相机并行数据也被重新生成成为图 1 中所示的微处理器 40 识别的并行形式。

[0024] 在一个实施例中,在 DS 组中可包括另一条导线,当传送键区或照相机数据时,所述另一条导线发送信号。本领域的技术人员已知,也可使用其它方法,比如在 DS 线上传送的第一个字节可以总是指示接下来是指定数量的照相机(或键区)数据的模式指示符。其它技术在本领域中也是已知的。

[0025] 图 3 图解说明一组典型的照相机和键区波形,所述一组典型的照相机和键区波形举例说明本发明。沿着顶部的是对于典型的照相机-CMOS 或 CCD 成像器可得到的 TIME 序列。每个字节用十六进制格式表示的第一行 80 的数据信号是来自照相机的例证数据信号。这些信号的分组 81 指示 HSYNC 真、水平同步、时段。在 HSYNC 82 为低电平的时候,照相机数据信号由字节 F0、F1、F2、F3、F4 和 F5 指示。对照相机来说,这些线路上的数据是没有意义的。不过,HSYNC 时间在本发明中被用于通过主串行化器/去串行化器,把键区数据发送给微处理器。注意数据 Data 84 和 HSYNC 86 晚于在 80 和 82 的迹线,时间相偏地(offset in time)出现。该时差举例说明通过主串行化器电子器件的延时。另外,注意在 HSYNC 86 期间,来自照相机的 F2 和 F3 数据字节已被表示成项目 92 的两字节组 00 和 04 替换。下一行 88 表示在 12 比特或十六进制 004 上的键区数据。键区只使用 1.5 字节,从而使开始的 4 比特等于 0,以致字节 0004 被发送给去串行化器。在本实施例中,通过替换 HSYNC 期间的照相机数据的 F2 和 F3 字节,发送键区数据,不过可以使用 HSYNC 期间的任意数据字节,只要它们是一致的。本领域的技术人员已知,在 VSYNC 期间也可传送键区数据。

[0026] 例证地,在 04 键区数据字节之后的数据字节上,主串行化器中的内部逻辑

[0027] 在优选实施例中,可按照几种模式来操作该系统。在第一种模式(低速键区)下,PLL 58 被禁用,当某一按键被按下时,按键振荡器 52 穿过键区矩阵,串行线上的电平。键区数据是利用 LVCMOS(低电压 CMOS)传送的。

[0028] 第二种模式(高速照相机/键区)启用 PLL 58(它变成被锁定)。当 HSYNC 信号 26 为低电平时,键区数据被捕捉和传送。当 HYSYNC 26 为高电平时,照相机数据被传送。

[0029] 第三种模式(高速照相机)不传送任何照相机数据。不过控制器传送键区数据,键区数据多路复用器提供低电平的伪 HYSYNC 信号。

[0030] 本领域的技术人员已知,就本发明来说,可以使用其它定时安排以及其它多路复用安排。例如,本公开使用振荡器来检测和解码按键按压,不过可以使用逻辑信号,包括电压信号和/或电流信号。另外,可以使用的微处理器很多。另外,可以使用具有专用功能的极大的硅集成电路,以及单片计算机。

[0031] 本例证例子中公开了 PLL,不过本领域的技术人员已知,可以使用无 PLL 的操作。例如,可以使用晶体时钟或等同物(取决于照相机定时要求),以及其它种类的定时电路。

[0032] 尽管以电子电路的形式表示了实现方式,不过本领域的技术人员明白其它电子电路可实现相同的功能,采用软件、固件和/或硬件及其组合的系统可被用于实现等同的功能。




图 1




图 2




图 3