(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。Int. Cl. [6]
H01L 33/00

(45) 공고일자 2001년09월17일
(11) 등록번호 10-0295165
(24) 등록일자 2001년04월25일

(21) 출원번호 10-1996-0075219
(22) 출원일자 1996년12월28일

(65) 공개번호 특1997-0054585
(43) 공개일자 1997년07월31일

(30) 우선권주장 95-344219 1995년12월28일 일본(JP)

(73) 특허권자
샤프 가부시키가이샤
마찌다 가쯔히꼬
일본 오사까후 오사까시 아베노꾸 나가이께쪼 22방 22고

(72) 발명자
하나오까 다이스께
일본국 나라껭 덴리시 이찌노모또쪼 2613-1
후루까와 가쯔끼
일본국 오사까후 사까이시 히끼쇼-하라데라쪼 260-에이5

(74) 대리인
구영창
이상희
장수길

심사관 : 김동엽

(54) 질화물계III-V족화합물반도체소자및그의제조방법

요약

본 발명에 따른 질화물계 III-V족 화합물 반도체 소자는 적어도 하나의 질화물계 III-V족 화합물 반도체층, 및 질화물계 III-V족 화합물 반도체층과 접촉되어 있는 비-단결정 GaN으로 이루어진 전극층을 포함한다.

대표도

도 1

명세서

도면의 간단한 설명

제1도는 본 발명에 따른 실시예 1의 질화물계 III-V족 화합물 반도체 소자의 적층 구조를 나타내는 단면도.

제2(a)도 내지 제2(g)도는 제1도에 도시된 질화물계 III-V족 화합물 반도체 소자의 제조 단계를 나타내는 단면도.

제3도는 비교예의 질화물계 III-V족 화합물 반도체 소자의 적층 구조를 나타내는 단면도.

제4도는 본 발명에 따른 실시예 2의 질화물계 III-V족 화합물 반도체 소자의 적층 구조를 나타내는 단면도.

제5도는 본 발명에 따른 실시예 3의 질화물계 III-V족 화합물 반도체 소자의 적층 구조를 나타내는 단면도.

* 도면의 주요부분에 대한 부호의 설명

100, 200, 300 : 반도체 소자 11, 41, 51 : 기판

12, 42 : 버퍼층 13, 14, 24 : n-형 층

15 : 발광층 16, 17, 21 : p-형 층

18, 19, 43, 52 : 전극층 31, 32 : 금속 전극

20 : 적층 구조 22, 23 : 마스크

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 질화물계 III-V족 화합물 반도체 소자, 예를 들어, 발광 다이오드 및 레이저 다이오드와 같은 발광 소자 및 전계 효과 트랜지스터에 관한 것이다.

질화물계 III-V족 화합물 반도체를 사용하여 만든 반도체 소자에 대한 연구가 활발히 진행되어 왔다. n-형 전도층은 질화물계 III-V족 화합물 반도체를 사용하여 쉽게 형성시킬 수 있는 반면, p-형 전도층을 얻는 것은 어려웠다. 따라서, 질화물계 III-V족 화합물 반도체로 제조된 반도체 소자를 실용화시키는 데에는 난점이 있어 왔다. 그러나, 질화물계 III-V족 화합물 반도체로 이루어진 p-형 층이 최근 성공적으로 얻어졌으므로, p-n 접합을 이용한 발광 소자가 제작되어 왔다.

각종 금속 필름을 이용한 전극이 반도체 소자에 사용되는 전극으로서 검토되어 왔다. 예를 들어, 오믹 접촉(Ohmic contact)이 요구되는 반도체 소자에 있어서는 n-형 전극으로서 알루미늄이 일반적으로 사용된다. Cr, Ti 및 In과 같은 재료가 또한 n-형 전극으로서 사용된다. p-형 전극으로서는 Au가 일반적으로 사용된다. p-형 전극으로 Ni, Pt 및 Ag를 사용하는 것은 현재 검토중이다.

그러나, 상기한 바와 같은 금속 전극을 사용하는 경우, 질화물계 III-V족 화합물 반도체로의 밀착성이 불량할 뿐 아니라 물리적 강도도 약한 단점이 있다. 이러한 이유로, 금속 필름이 질화물계 III-V족 화합물 반도체층에 증착 등에 의해 부착된 후 소자 조립 과정에서 금속층의 박리 현상 등이 나타남으로써, 반도체 소자의 신뢰도를 떨어뜨릴 수 있다. 예를 들어, 반도체 소자로부터 전류를 인출하기 위하여 금속 전선을 금속 전극에 접속시키는 와이어본딩 공정에서, 소자 총수의 대략 3 내지 15%에서 전극의 박리가 일어난다. 따라서, 그러한 소자는 작동할 수 없으며, 이는 당해 제조 분야에서 생산을 저하시키는 가장 큰 원인이 되어 왔다.

발명이 이루고자 하는 기술적 과제

본 발명은 상기한 종래 기술의 문제점을 극복하기 위하여, 질화물계 III-V족 화합물 반도체층에 대한 우수한 밀착성을 가지며 높은 물리적 강도를 갖는 전극층을 포함하는 질화물계 III-V족 화합물 반도체 소자를 제공함으로써 반도체 소자의 생산 수율 및 신뢰도를 증가시키려는 것이다.

발명의 구성 및 작용

본 발명의 질화물계 III-V족 화합물 반도체 소자는 적어도 하나의 질화물계 III-V족 화합물 반도체층, 및 질화물계 III-V족 화합물 반도체층과 접촉되어 있는 비-단결정 GaN으로 이루어진 전극층을 포함한다.

본 발명의 한 태양으로서, 전극층은 5×10^{19} Cm^{-3} 이상의 정공 농도 또는 전자 농도를 갖는다.

본 발명의 또다른 태양에서, 질화물계 III-V족 화합물 반도체층은 각각 적어도 III족 원소로서 Ga을, 또한 V족 원소로서 N을 함유하는 2 이상의 층을 포함하는 적층 구조로 이루어진다.

본 발명의 또다른 태양에서, 전극층은 적층 구조로부터 방출되는 광의 파장영역에 대하여 80% 이상의 투과율을 갖는다.

본 발명의 또다른 태양으로서, 질화물계 III-V족 화합물 반도체 소자의 제조방법은 질화물계 III-V족 화합물 반도체층을 형성하는 단계, 및 질화물계 III-V족 화합물 반도체층 상에 비-단결정 GaN으로 이루어진 전극층을 형성시키는 단계로 이루어진다.

본 발명의 또다른 태양으로서, 전극층을 형성하는 단계는 유기 금속 화학 증착법을 이용하여 약 350℃ 내지 600℃의 기판 온도에서 GaN층을 성장시키는 것을 포함한다.

본 발명의 한 태양으로서, 전극층을 형성시키는 단계는 전자 사이클로트론 공명 플라즈마를 이용한 유기 금속 화학 증착법을 통해 약 150 ℃ 내지 450℃의 기판 온도에서 GaN 층을 성장시키는 것을 포함한다.

따라서, 본 명세서에 기재된 발명은 (1) 질화물계 III-V족 화합물 반도체층에 대한 우수한 밀착성을 가지며 높은 물리적 강도를 갖는 전극층을 포함하는 질화물계 III-V족 화합물 반도체 소자(제조 수율이 증대됨)를 제공하고; (2) 그러한 장치를 제조하는 방법을 제공하는 잇점이 있다.

본 발명의 이러한 잇점 및 기타 잇점은 첨부된 도면을 참조하여 하기 설명을 읽고 이해할 때 더욱 분명해질 것이다.

본 발명을 이하 실시예로서 설명하고자 한다.

본 명세서에서, 비-단결정 GaN이란 단결정 GaN을 제외한, 다결정 GaN, 무정질 GaN 및 미세결정 GaN을 포함한다. 하기 실시예에서, 본 발명은 비-단결정 GaN의 예로서 다결정 GaN을 사용하여 설명할 것이다. 그러나, 본 발명이 다결정 GaN에 국한되는 것은 아니다. 무정질 GaN 및 비-단결정 GaN에서도 동일한 효과가 얻어질 수 있다.

[실시예 1]

이 실시예에서는 질화물계 III-V족 화합물 반도체 소자로서 발광 소자를 제조하였다. 이 발광 소자에서, 다결정 GaN층을 질화물계 III-V족 화합물 반도체층과 접촉하도록 형성되는 전극층으로서 사용하였다.

제1도는 본 발명의 실시예 1에서의 질화물계 III-V족 화합물 반도체 소자(100)의 적층 구조를 나타내는 단면도이다.

우선, 질화물계 III-V족 화합물 반도체 소자 (100)의 구조를 제1도를 참조하여 설명한다.

제1도에서, 두께 20 nm의 GaN 버퍼층 (12)가 사파이어 기판 (11)의 C 표면상에 제공된다. GaN 버퍼층 (12)상에 두께 3,000 nm (3 μm)의 n-형 GaN층 (13), 두께 150 nm의 n-형 $Al_{0.15}Ga_{0.85}N$층 (14), 두께 50 nm의 $In_{0.06}Ga_{0.94}N$:Zn층 (15), 두께 150 nm의 p-형 $Al_{0.15}Ga_{0.85}N$층 (16) 및 두께 300 nm의 p-형 GaN층 (17)이 이 순서대로 적층되어 있다. 두께 300 nm의 p-형 GaN 전극층 (18)은 p-형 층 (17)에 대한 전극으로서 작용하며 층 (17)상에 제공된다. 이와 같이 얻어진 적층 구조의 일부가 p-형 GaN 전극층 (18)의 상부로부터 n-형 GaN층 (13)의 중간까지 에칭에 의해 제거되어 n-형 GaN층 (13)이 부분적으로 노출된다. n-형 GaN층 (13)의 노출된 부분 위에, 두께 200 nm의 n-형 GaN 전극층 (19)가 n-형 층 (13)의 전극으로서 제공된다. 이러한 식으로, 발광 다이오드는 실시예 1의 질화물계 III-V족 화합물 반도체 소자 (100)으로서 구성된다.

발광 다이오드를 다음과 같이 구성하였다.

우선, 유기 금속 화학 증착(MOCVD) 장치를 이용하여 600℃의 기판 온도에서 사파이어 기판의 C 표면상에 GaN 버퍼층 (12)를 두께 20 nm까지 성장시켰다. GaN 버퍼층 (12)상에, 불순물 Si로 도핑된 2×10^{18} cm^{-3} 의 전자 농도의 n-형 GaN층 (13)을 기판 온도 1050℃에서 두께 3,000 nm (3 μm)까지 성장시켰다. 이어서, 불순물 Si로 도핑된 2×10^{18} cm^{-3} 의 전자 농도의 n-형 $Al_{0.15}Ga_{0.85}N$층 (14)를 n-형 GaN층 (13)상에 두께 150 nm로 성장시켰다. 다시, 불순물 Zn으로 도핑시킨 $In_{0.06}Ga_{0.94}N$:Zn층 (15)를 기판 온도 800℃에서 n-형 $Al_{0.15}Ga_{0.85}N$층 (14)상에 50 nm 두께로 성장시켰다. $In_{0.06}Ga_{0.94}N$:Zn층 (15)는 발광 다이오드의 활성 발광층으로 작용하였다. 도판트로 작용하는 Zn은 발광 중심으로 기능하는 깊은 억셉터 준위를 형성하였다. 활성 발광층은 실온에서 파장이 약 450 nm인 광을 방출하였다.

$In_{0.06}Ga_{0.94}N$:Zn층 (15)상에 정공 농도가 1×10^{18} cm^{-3} 이며 불순물로 작용하는 Mg로 도핑된 p-형 $Al_{0.15}Ga_{0.85}N$층 (16)을 기판 온도 1050℃에서 두께 150 nm로 성장시켰다. 이어서, 정공 농도가 1×10^{18} cm^{-13} 이고 불순물 Mg로 도핑한 p-형 GaN층(17)을 두께 300 nm까지 성장시켰다. 이러한 방법으로, 질화물계 III-V족 화합물 반도체로 이루어진 이중헤테로(DH) 구조를 갖는 적층 구조를 얻었다.

다음, p-형 층의 전극 (18)으로서 작용하는 p-형 GaN층 (이하, 간편히 p-형 전극층이라 함)을 MOCVD 장치를 사용하여 p-형 GaN층 (17) 위에 성장시켰다. p-형 GaN층의 성장 과정은 그 층이 낮은 기판 온도에서 성장한다는 점에서 현저한 특징을 갖는다. 예를 들어, MOCVD 방법을 이용하는 경우, 발광 다이오드의 이중 헤테로 구조를 구성하는 GaN층은 통상적으로 약 1050℃의 기판 온도에서 성장시킨다. 그러나, 본 발명에서는 전극층으로 작용하는 GaN층을 낮은 기판 온도; 즉, 약 350 내지 600℃에서 성장시켰다. 실시예 1에서, 정공 농도가 1×10^{20} cm^{-3} 이고 저항률이 8×10^{-3} Ωcm인 Mg 도핑된 p형 GaN층을 기판 온도 500℃에서 300 nm 두께로 성장시켰다. 이와 같이 얻어진 p-형 GaN층을 반사 고에너지 전자선 회절(Reflection High Energy Electron Diffraction, RHEED)에 의해 결정도를 평가하였다. 결과적으로, p-형 GaN층은 다결정 구조를 갖는 것으로 나타났다. p-형 GaN 그 자체는 약 400 nm 내지 500 nm 범위의 파장을 갖는 광에 대하여 80% 이상의 투과율을 나타냈다.

하기 설명하는 바와 같이, n-형 층을 위한 전극 (19)로서 작용하는 n-형 GaN층 (이하, n-형 전극층 (19)라 함)을 형성하기 위하여 제2(a)도 내지 제2(g)도에 도시된 단계를 수행하였다. 제2(a)도 내지 제2(g)에서, p-형 GaN층 (17)을 통한 버퍼층 (12)를 통칭하여 반도체 적층 구조 (20)이라 한다. 반도체 적층 구조 (20)은 pn 접합을 포함하는 이중헤테로 구조를 갖는 질화물계 III-V족 화합물 반도체 적층 구조이다.

먼저, 제2(a)도에 도시된 바와 같이, 반도체 적층 구조 (20), 및 p-형 전극층(18)이 될 p-형 GaN층 (21)을 기판(11) 위에 연속적으로 형성시켜 기판부 (101)을 제작하였다. 제2(b)도에 도시된 바와 같이, 기판부 (101)의 p-형 GaN층 (21)상에 SiO_2층 (22)을 형성시켜 소정의 패턴을 형성시켰다. 제2(c)도에 도시된 바와 같이, SiO_2층(22)을 마스크로 사용하여 반도체 적층 구조 (20) 및 p-형 GaN층 (21)의 일부를 에칭 제거함으로써 n-형 GaN층 (13)의 일부(이는 적층 구조 (20)의 일부를 구성한다)를 노출시켰다. 제2(d)도에 도시된 바와 같이, SiO_2층 (22)를 제거하였다. 이어서, n-형 전극층을 형성하기 위한 마스크로서 작용하는 다른 SiO_2층 (23)을 형성시켜 제2(e)도에 도시된 소정의 패턴을 형성시켰다. 이어서, 이와 같이 얻어진 적층 구조를 MOCVD 장치내로 도입시켜 n-형 전극층 (19)가 될 n-형 GaN층 (24)를 제2(f)도에 도시된 바와 같이 SiO_2층 (23)상에 성장시켰다. n-형 GaN층 (24)의 성장 과정은 n-형 GaN층 (24)가, p-형 전극층 (18)로 작용하는 p-형 GaN층 (21)의 경우에서와 같이 낮은 기판 온도에서 성장한다는 점에서 특징이 있다. 예를 들어, MOCVD가 이용되는 경우, 성장 과정은 약 350℃ 내지 600℃의 기판 온도에서 수행된다. 실시예 1에서, 전자 농도가 2×10^{21} cm^{-3} 이고 저항률이 2×10^{-4} Ωcm인 Si-도핑된 n-형 GaN층 (24)가 기판 온도 500℃에서 200 nm 두께로 성장되었다. 이와 같이 얻어진 n-형 GaN층 (24)의 결정성을 RHEED를 통해 평가하였다. 결과적으로, n-형 GaN층 (24)는 다결정 구조를 갖는 것으로 밝혀졌다. 더우기, n-형 GaN층 (24) 그 자체는 400 내지 500 nm 범위의 파장을 갖는 광에 대하여 85% 이상의 투과율을 나타냈다. 이어서, 제2(g)도에 도시된 바와 같이 SiO_2층 (23)을 제거함으로써 p-형 전극층 (18) 및 n-형 전극층 (19)를 얻었다.

이와 같이 얻어진 웨이퍼를 다이싱(dicing)하여 칩으로 만들어서 실시예 1의 발광 소자로서 제1도에 도시된 발광 다이오드 (100)을 완성하였다.

생성된 칩을 스템(stem)에 장착하였다. 전극을 p-형 전극층 (18) 및 n-형 전극층 (19)으로부터 와이어본딩에 의해 스템에 연결시켰다. 특성을 평가하였다.

전류 20mA에서 작동 전압 3.4 V, 파장 450 nm, 광도 1000 mcd의 청색 발광이 얻어졌다. 스템으로의 장착 후 전극 박리 등에 기인한 불량 소자는 거의 발견할 수 없었다. 대략 100%의 수율이 얻어졌다.

상기 실시예 1과 비교하기 위하여 하기 비교예를 제공한다.

이 비교예에서는, 발광 다이오드가 제3도에 도시된 바와 같이 금속 전극 (31) 및 (32)를 갖는 발광 소자로서 제조되었다. 실시예 1에서와 동일한 부분은 동일한 부호로서 나타내었다.

먼저, 질화물계 III-V족 화합물 반도체로 된 이중헤테로 구조를 갖는 적층 구조를 상기 실시예 1에서와 같이 사파이어 기판 (11)의 C 표면 상에 형성시켰다.

이어서, 실시예 1에서와 같이 p-형 GaN층 (17) 위에 SiO_2층을 형성시켜 소정의 패턴을 얻었다. 이와 같이 얻어진 적층 구조의 일부를 p-형 GaN층 (17)의 상부로부터 n-형 GaN층 (13)의 중간까지 패턴화된 SiO_2층을 마스크로 사용하여 에칭 제거함으로써 n-형 GaN층 (13)을 부분적으로 노출시켰다. SiO_2층을 제거하였다. 이어서, n-형 전극층을 형성하기 위한 마스크로서 작용하는 포토레지스트를 n-형 GaN층 (13)의 표면상에 도포하여 소정의 패턴을 얻었다. n-형 층을 위한 금속 전극층 (32)로서 작용하는 Al층 (이하, n-형 금속 전극층 (32)라 함)을 증착에 의해 형성시킨 후, 포토레지스트를 제거하였다. 유사한 방식으로, p-형 전극층을 형성하는 마스크로서 작용하는 포토레지스트를 p-형 GaN층 (17)의 표면상에 도포하여 소정의 패턴을 얻었다. p-형 금속 전극층 (31)로서 작용하는 Au층을 증착에 의해 형성시킨 후, 포토레지스트를 제거하였다. 상기한 과정으로, p-형 금속 전극층 (31)과 n-형 금속 전극층 (32)가 얻어졌다.

이와 같이 얻어진 웨이퍼를 다이싱하여 칩으로 만들어서 제3도에 도시된 발광다이오드를 완성하였다.

생성된 칩을 스템에 장착하였다. 전극을 p-형 금속 전극층 (31) 및 n-형 금속 전극층 (32)로부터 와이어본딩에 의해 스템에 연결시켰다. 특성을 평가하였다.

전류 20 mA 에서 작동 전압 3.8 V, 파장 450 nm, 광도 500 mcd의 청색 발광이 얻어졌다. 스템으로의 장착 후 전극 박리 등에 기인하여 작동 결함이 있는 소자는 총 소자의 약 10 %에 이르렀다.

실시예 1과 비교예의 실험 결과는 다음과 같다. p-형 전극층 (18) 및 n-형 전극층 (19)로서 다결정 GaN 전극층을 사용한 실시예 1의 발광 다이오드에서, 반도체 소자의 수율 및 신뢰도는, 전극층으로서 Au층 및 Al층의 금속층을 사용한 발광다이오드와 비교하여 현저히 개선되었음을 알 수 있었다. 이러한 수율과 신뢰도의 개선은 다결정 GaN 전극층이 금속 전극에 비하여 질화물계 III-V족 화합물 반도체층에 대한 양호한 밀착성 및 높은 물리적 강도를 갖는 것에 기인하는 것으로 생각된다. 더우기, 다결정 GaN 전극층을 사용한 실시예 1에서 금속 전극을 사용한 비교예에 비해서 작동 전압을 저하시킬 수 있었다. 낮은 작동 전압은 금속 전극에 비해 다결정 GaN과 질화물계 III-V족 화합물 반도체층의 오믹 접촉성이 양호하기 때문인 것으로 여겨진다.

더우기, 다결정 GaN 전극층을 사용한 실시예 1에서 금속 전극을 사용한 비교예에 비하여 높은 광도가 얻어졌다. 그 이유는 다음과 같을 것으로 여겨진다. 다결정 GaN 전극층이 사용되는 경우, 상부 전극 바로 아래의 발광층으로부터 방출되는 광이 다결정 GaN 전극을 통과하므로 광은 GaN 전극으로부터 외부로 방출된다. 한편, 금속 전극이 사용되는 경우 금속 전극에 의해 반사되는 광 때문에 상부로부터의 광방출 효율은 낮다. 또한, 다결정 GaN 전극은 소자 구조를 구성하는 질화물계 III-V족 화합물 반도체층을 형성하는데 사용한 것과 동일한 필름 성장 장치로 제조할 수 있기 때문에, 제조 과정이 간편화 될 수 있다.

[실시예 2]

실시예 2에서, 질화물계 III-V족 화합물 반도체 소자로서 실시예 1의 발광 소자와는 다른 구조를 갖는 발광 소자를 제조하였다. 실시예 2의 발광 소자에서 다결정 GaN을 전극층으로 사용하여 질화물계 III-V족 화합물 반도체층과 접촉되게 하였다.

제4도는 본 발명 실시예 2의 질화물계 III-V족 화합물 반도체 소자 (200)의 적층 구조를 보여주는 단면도이다. 제1도에서와 동일한 부분은 동일한 부호로 나타내었다.

제4도에서, 두께 30 nm의 AlN 버퍼층 (42)가 (0001) Si 표면을 갖는 n-형 6H-SiC 기판 (41)상에 제공된다. AlN 버퍼층 (42)상에 n-형 GaN층 (13), n-형 $Al_{0.15}Ga_{0.85}N$층 (14), $In_{0.06}Ga_{0.94}N$:Zn층 (15), p-형 $Al_{0.15}Ga_{0.85}N$층 (16), 및 P-형 GaN층 (17)을 실시예 1에서와 같이 이 순서대로 제공된다. p-형 GaN층 (17)위에 p-형 전극층 (18)로서 작용하는 p-형 GaN층이 제공된다. n-형 6H-SiC 기판 (41)의 기저면의 일부에 n-형 층을 위한 전극으로서 작용하는 Ni 전극층 (43) (이하 n-형 전극층 (43)이라 함)이 제공된다. 실시예 2의 질화물계 III-V족 화합물 반도체 소자로서의 발광 다이오드는 상기와 같은 구조를 갖는다.

상기 구조를 갖는 발광 다이오드를 하기와 같이 제조하였다.

n-형 6H-SiC 기판 (41)을 MOCVD 장치에 도입하였다. AlN 버퍼층 (42)를 1050℃의 기판 온도에서 30 nm의 두께로 성장시켰다. 실시예 1과 동일한 방법으로 AlN 버퍼층 (42)상에 n-형 GaN층 (13), n-형 $Al_{0.15}Ga_{0.85}N$층 (14), $In_{0.06}Ga_{0.94}N$:Zn층 (15), p-형 $Al_{0.15}Ga_{0.85}N$층 (16) 및 p-형 GaN층 (17)을 연속적으로 성장시켰다. 이러한 방법으로 질화물계 III-V족 화합물 반도체로 이루어진 이중헤테로 구조를 갖는 적층 구조를 제조하였다.

다음으로, 분자선 에피탁시 (MBE) 장치를 사용하여 p-형 GaN층 (17) 상에 p-형 전극층으로서 작용하는 p-형 GaN층 (18)을 성장시켰다. MBE 장치는 N_2 가스를 라디오 주파수 플라즈마를 통하여 여기시켜 얻어지는 질소 원료를 사용한다.

p-형 GaN층의 성장 방법은 층이 실시예 1에서와 같이 낮은 기판 온도에서 성장한다는 점에서 특징적이다. 예를 들면, MBE법이 사용되는 경우에 발광 다이오드의 이중헤테로 구조를 구성하는 GaN층은 양질의 GaN층을 얻기 위해 일반적으로 600 내지 800℃의 기판 온도에서 성장된다. 본 발명의 실시예 2에서, 전극층으로서 작용하는 GaN층은 낮은 기판 온도, 즉 150 내지 400℃에서 성장시켰다. 낮은 온도에서의 성장 방법의 결과로서 단결정성이 저하되고, 이에 의해 다결정 구조가 얻어진다. 실시예 2에서, 정공 농도가 3×10^{20} cm^{-3} 이고 저항률이 5×10^{-3} Ωcm인, Mg로 도핑된 p-형 GaN층을 350℃의 기판 온도에서 300 nm의 두께로 성장시켰다. 이와같이 하여 생성된 p-형 GaN층의 결정성을 RHEED로 평가하였다 그 결과, p-형 GaN층은 다결정 구조를 갖는 것으로 밝혀졌다. p-형 GaN층 (18)은 그 자체로 파장이 약 400 nm 내지 500 nm인 광에 대하여 80% 이상의 투과율을 보였다.

이어서, n-형 6H-SiC 기판 (41)의 기저면의 일부에 Ni 전극층 (43)을 증착에 의해 n-형 전극층으로서 형성시켰다.

이와같이 하여 생성된 웨이퍼를 다이싱에 의해 칩으로 절단하여 제4도에 도시한 발광 다이오드를 얻었다.

칩을 스템 상에 장착시켰다. 전극을 n-형 전극층 (43)으로부터는 직접, p-형 전극층 (18)로부터는 와이어본딩에 의해 스템에 연결시켰다. 발광 다이오드의 특성을 평가하였다.

그 결과, 전형적인 특성으로서 20 mA의 전류에서의 작동 전압이 3.3 V이고, 파장이 450 nm이며 광도가 900 mcd인 청색 발광이 얻어졌다. 스템 상에 장착한 후의 전극 박리 등에 의한 불량 소자는 거의 발견되지 않았다. 그 결과, 약 100%의 수율이 얻어졌다.

[실시예 3]

실시예 3에서는 실시예 2의 발광 소자의 적층 구조와 반대의 적층 구조를 갖는 발광 소자를 질화물계 III-V족 화합물 반도체 소자로서 제조하였다. 질화물계 III-V족 화합물 반도체층과 접촉되어 형성된 다결정 GaN층을 전극층으로 사용하였다.

제5도는 본 발명의 실시예 3의 질화물계 III-V족 화합물 반도체 소자 (300)의 적층 구조를 나타내는 단면도이다.

제5도에서, 실시예 2와 동일한 AlN 버퍼층 (42)이 (0001) Si 면을 갖는 p-형 6H-SiC 기판 (51)상에 제공된다. AlN 버퍼층 (42)상에 실시예 2와 동일한 질화물계 III-V족 화합물 반도체층이 역순으로, 즉 p-형 GaN층 (17), p-형 $Al_{0.15}Ga_{0.85}N$층(16), $In_{0.06}Ga_{0.94}N$:Zn층 (15), n-형 $Al_{0.15}Ga_{0.85}N$층 (14) 및 n-형 GaN층 (13)의 순서로 연속적으로 적층되어 있다. n-형 GaN층 (13)상에 두께 300nm의 n-형 GaN 전극층이 n-형 전극층 (19)로서 제공된다. p-형 6H-SiC 기판 (51)의 기저면의 일부에 Ti/Al 전극층 (52)가 p-형 층용 전극층으로서 제공된다(이하에서 p-형 전극층 (52)로 칭함). 실시예 3의 질화물계 III-V족 화합물 반도체 소자로서의 발광 다이오드(300)은 상기와 같은 구조를 갖는다.

발광 다이오드 (300)을 다음과 같이 제조하였다.

먼저, 실시예 2와 동일한 방법으로 AlN 버퍼층 (42)를 성장시키기 위해 p-형 6H-SiC 기판 (51)을 MOCVD 장치에 도입하였다. 이어서, 실시예 2의 역순으로 즉, p-형 GaN층 (17), p-형 $Al_{0.15}Ga_{0.85}N$층(16), $In_{0.06}Ga_{0.94}N$:Zn층 (15), n-형 $Al_{0.15}Ga_{0.85}N$층 (14) 및 n-형 GaN층 (13)을 AlN 버퍼층 (42)상에 연속적으로 성장시켜 질화물계 III-V족 화합물 반도체로 이루어진 이중헤테로 구조를 갖는 적층 구조를 제조하였다.

다음으로, 전자 사이클로트론 공명 (ECR)-MOCVD 장치를 사용하여 n-형 GaN층 (13)상에 n-형 전극층 (19)로서 작용하는 n-형 GaN층을 성장시켰다. ECR-MOCVD 장치는 N_2 가스를 ECR 극초단파 플라즈마를 통하여 여기시켜 얻어지는 활성 질소를 질소 원료로서 사용한다. n-형 GaN층의 성장 방법은 층이 상기 실시예 1에서와 같이 낮은 기판 온도에서 성장한다는 점에서 특징적이다. 예를 들면, ECR-MOCVD법이 사용되는 경우에 전극층으로서 작용하는 GaN층은 낮은 기판 온도, 즉 150 내지 500℃에서 성장한다. 실시예 3에서, 전자 농도가 1×10^{21} cm^{-3} 이고 저항률이 4×10^{-4} Ωcm이며 불순물로서 산소로 도핑된 n-형 GaN층을 370℃의 기판 온도에서 300 nm의 두께로 성장시켰다. 이와같이 하여 생성된 n-형 GaN 층의 결정성을 RHEED로 평가하였다. 그 결과, n-형 GaN층은 다결정 구조를 갖는 것으로 밝혀졌다. n-형 GaN층은 그 자체로 파장이 약 400 nm 내지 500 nm인 광에 대하여 80% 이상의 투과율을 보였다.

이어서, p-형 6H-SiC 기판 (51)의 기저면의 일부에 Ti/Al 전극층 (52)를 증착에 의해 p-형 층용 전극층으로서 형성시켰다.

이와같이 하여 생성된 웨이퍼를 다이싱에 의해 칩으로 절단하여 제5도에 도시한 발광 다이오드를 얻었다.

칩을 스템 상에 장착시켰다. 전극을 p-형 전극층 (52)로부터는 직접, n-형 전극층 (19)로부터는 와이어본딩에 의해 스템에 연결시키고, 발광 다이오드의 특성을 평가하였다. 실시예 3에서, 와이어본딩의 충격을 완화시키기 위해 와이어본딩이 수행된 영역 상에 Al을 패드로서 증착시켰다. 이 경우, Al은 전극의 특성에 영향을 주지 않았다.

그 결과, 전형적인 특성으로서 20 mA의 전류에서의 작동 전압이 3,4 V이고, 발광 파장이 450 nm이며 광도가 800 mcd인 청색 발광이 얻어졌다. 스템 상에 장착한 후의 전극 박리 등에 의한 불량 소자는 거의 발견되지 않았다. 그 결과, 약 100%의 수율이 얻어졌다.

따라서, 본 발명에 따른 실시예 1 내지 3의 질화물계 III-V족 화합물 반도체 소자에서 다결정 GaN층은 질화물계 III-V족 화합물 반도체층과 접촉하여 형성되는 전극층으로서 사용된다.

상기한 바와 같이, 비-단결정 GaN 전극층이 사용되는 경우에 금속 전극층이 사용되는 종래의 경우에 비해 질화물계 III-V족 화합물 반도체층에 대한 양호한 밀착성 및 높은 물리적 강도를 얻을 수 있었다. 따라서, 반도체 소자의 제조 수율 및 반도체 소자의 신뢰도가 개선되었다. 또한, 비-단결정 GaN 전극층은 투명성이 높기 때문에 적층 구조에서 방출되는 광에 대한 투과율을 증가시킬 수 있었다. 금속 전극에 의한 반사에 의해 통상 외부로 방출되지 않는 광이 외부로 방출될 수 있다. 적층 구조에서 방출되는 광에 대한 투과율은 바람직하게는 70% 이상, 더욱 바람직하게는 80%이다. 이러한 경우에, 전극층의 두께를 조절하거나 전극층에 포함되는 불순물을 적절하게 선택함으로써 파장이 약 400 nm 내지 500 nm인 방출광에 대한 투과율을 80% 이상으로 증가시킬 수 있다. 그 결과, 이러한 발광 소자를 청색 발광 소자로서 사용할 수 있게 된다.

비-단결정 GaN층을 본 발명에서 사용하는 이유는 다음과 같다. 최근의 결정 성장 기술의 발전에 의해 결정성이 우수한 GaN층을 얻을 수 있다. 또한, 도핑기술의 향상으로 n-형 및 p-형층의 전도도를 조절할 수 있다. 그러나, 단결정 GaN 층은 비교적 저항률이 높기 때문에 단결정 GaN층이 전극층으로 사용되는 경우에 전류가 반도체층에 충분히 확산되지 않는다. 전극층의 저항률을 감소시키기 위해 단결정 GaN층을 불순물로 토핑할 수 있다. 그러나, 현재까지 단결정성을 계속 유지하고 높은 캐리어 농도를 갖는 GaN층을 성공적으로 얻지 못하였다. 예를 들면, 전자 농도가 약 1×10^{19} cm^{-3} 인 H-형 단결정 GaN층 및 정공 농도가 약 1×10^{18} cm^{-3} 인 p-형 단결정 GaN층만이 현재 이용되고 있을 뿐이다. 전류를 반도체층에 충분히 확산시키기 위해 전극층의 저항률이 1×10^{-2} Ωcm 이하인 것이 바람직하다. 따라서, 발광 소자를 단결정 GaN층을 사용하여 제조하는 경우 발광 영역이 제한된다. 그 결과, 광도가 큰 광을 얻을 수 없다.

다른 한편, 비-단결정 GaN층은 저항률이 낮다. 또한, 정공 농도 또는 전자 농도를 비-단결정 GaN층에서 5×10^{19} cm^{-3} 이상으로 증가시키는 것이 가능하다. 비-단결정 GaN층의 저항률은 1×10^{-2} Ωcm 이하까지 저하시킬 수 있다. 현재까지 저항률이 1×10^{-2} Ωcm인 막을 얻었다. 저항률이 낮은 GaN층을 사용하여, GaN층이 전극층으로서 기능할 수 있도록 전류의 충분한 확산을 보장할 수 있다. 따라서, 발광 소자용으로 비-단결정 GaN 전극층을 사용하여 발광 영역을 증가시킬 수 있고, 이에 의해 광도가 큰 광을 얻을 수 있다. 또한, 비-단결정 GaN층은 종래의 금속 전극과 비교시 소자 구조를 구성하는 질화물계 III-V족 화합물 반도체층과의 오믹 접촉이 우수하기 때문에 작동 전압을 저하시킬 수 있다.

비-단결정 GaN 전극층을 성장시키기 위해 질화물계 III-V족 화합물 반도체층을 성장시키는데 통상 사용되는 성장 방법을 사용할 수 있다. 이러한 방법에는 예를 들면 증착법, 스퍼터링법, 화학 증착법, 유기 금속 화학 증착법 (MOCVD), 전자 사이클로트론 공명 (ECR) 플라즈마를 이용하는 MOCVD법 및 분자선 에피탁시법 (MBE)이 포함된다. 따라서, 소자 구조를 구성하는 반도체층에 사용되는 것과 동일한 막 성장 장치를 사용하여 전극층을 성장시킬 수 있기 때문에, 2개의 상이한 성장 장치, 즉 소자 구조를 위한 성장 장치와 전극층을 위한 성장 장치를 사용하는 종래의 방법과 비교시 제조 방법을 단순화시킬 수 있다. 비-단결정 GaN층이 성장할 때, 이 층은 질화물계 III-V족 화합물 반도체층에 대한 온도보다 낮은 온도에서 성장한다. 예를 들면, 전극층은 MOCVD 방법이 사용되는 경우에 약 350 내지 600℃, ECR 플라즈마를 이용하는 MOCVD 방법이 사용되는 경우에는 약 150 내지 450℃의 보다 낮은 기판 온도에서 성장한다. 그 결과, 전극층으로서의 비-단결정 GaN층을 얻게 된다.

또한, 비-단결정 GaN층을 불순물로 도핑함으로써 캐리어 농도를 증가시킬 수 있다. 예를 들면, n-형 GaN층을 얻고자 하는 경우에 IV족 원소, 예를 들면 규소, 게르마늄, 주석 및 티탄 또는 VI족 원소, 예를 들면 산소, 황 및 셀레늄을 사용할 수 있다. p-형 GaN층을 얻고자 하는 경우에는 II족 원소, 예를 들면 마그네슘 및 베릴륨을 사용할 수 있다.

질화물계 III-V족 화합물 반도체층은 소자 구조, 예를 들면 발광 다이오드 및 레이저 다이오드와 같은 발광 소자 및 전장 효과 트랜지스터와 같은 전자 소자를 구성하는 하나 이상의 층으로서 사용될 수 있다. 질화물계 III-V족 화합물 반도체층이 발광 소자에 사용되는 경우에 발광 영역은 이중헤테로 (DH) 구조의 접합과 같은 pn 접합을 이용하여 형성된다. 파장이 약 400 내지 500 nm인 청색 발광 소자는 적어도 III족 원소로서 Ga을, 또한 V족 원소로서 N을 포함하는 물질, 예를 들면 AlGaN, InGaN 및 AlGaInN을 사용하여 제조할 수 있다. 반도체층의 혼합 결정 물질의 조성비는 적절하게 변경될 수 있다.

다결정 GaN 전극층이 상기 실시예 1 내지 3에서 질화물계 III-V족 화합물반도체층과 접촉되어 형성되지만, 비-단결정 GaN 전극층이 대신 형성될 수도 있다. 이 경우, 단결정 구조는 붕괴되어 비-단결정 GaN이 형성된다. 그 결과, 높은 캐리어 농도 또는 낮은 저항률을 얻을 수 있다.

발명의 효과

상기한 바와 같이, 본 발명에 따르면 비-단결정 GaN 전극층이 질화물계 III-V족 화합물 반도체층과 접촉하여 전극으로서 형성되기 때문에 반도체층에 대한 접착성 및 그의 물리적 강도가 향상될 수 있다. 따라서, 통상 발생하는 전극의 박리와 같은 문제가 제조 과정 동안에 발생하지 않는다. 그 결과, 반도체 소자의 제조 수율 및 신뢰성이 향상될 수 있다.

또한, 비-단결정 GaN 전극층은 질화물계 III-V족 화합물 반도체층과의 오믹 접촉이 우수하기 때문에 반도체 소자의 작동 전압을 저하시킬 수 있다.

이러한 전극층을 구성하는 GaN은 단결정이 아니기 때문에 캐리어 농도를 증가시키면서 낮은 전기 저항률을 달성할 수 있다. 따라서, 층이 전극으로서 작용하도록 하기에 충분한 전류의 확산을 보장할 수 있다. 예를 들면, 5×10^{19} cm^{-3} 이상의 정공 농도 또는 전자 농도를 비-단결정 GaN을 사용하여 얻을 수 있다.

적어도 III족 원소로서 Ga을, 또한 V족 원소로서 N을 포함하는 2 이상의 층을 질화물계 III-V족 화합물 반도체층으로서 적층시켜 청색 발광 소자를 형성시킬 수 있다. 이 경우, 파장이 예를 들면 약 400 nm 내지 500 nm이고 적층 구조에서 방출된 광에 대한 투과율을 80% 이상으로 증가시킬 수 있다.

또한, GaN으로 이루어진 전극층을 성장시키는 경우에 질화물계 III-V족 화합물 반도체층의 성장에 통상 사용되는 장치, 예를 들면 유기 금속 화학 증착(MOCVD) 장치를 사용하여 질화물계 III-V족 화합물 반도체층의 성장에 대한 온도보다 낮은 온도에서 GaN 전극층을 용이하게 성장시키는 것이 가능하다. 예를 들면, 전극층은 MOCVD 방법이 사용되는 경우에 약 350 내지 600℃, ECR 플라즈마를 이용하는 MOCVD 방법이 사용되는 경우에는 약 150 내지 450℃의 보다 낮은 기판 온도에서 형성된다. 그 결과, 전극층으로서의 비-단결정 GaN층을 얻을 수 있다.

또한, 비-단결정 GaN 전극층은 적층 구조에서 방출되는 광에 대한 투과율이 높기 때문에 광 방출 효율을 향상시킬 수 있다.

또한, 비-단경정 GaN 전극층은 소자 구조를 구성하는 질화물계 III-V족 화합물 반도체층에 사용되는 것과 동일한 성장 장치에 의해 제조될 수 있기 때문에 질화물계 III-V족 화합물 반도체층 및 비-단결정 GaN 전극층을 연속적으로 형성시킬 수 있다. 그 결과, 제조 방법을 단순화시킬 수 있다.

다양한 다른 변형이 당업계의 숙련가에게 자명하며 당업계의 숙련가는 본 발명의 범위 및 정신에서 벗어나지 않고 이러한 변형을 용이하게 만들 수 있다. 따라서, 본 명세서에 첨부된 특허 청구의 본 명세서에서 기술한 내용으로 국한되어야 하는 것이 아니라 광의로 해석되어야한다.

(57) 청구의 범위

청구항 1.

적어도 하나의 질화물계 III-V족 화합물 반도체층, 및 와이어가 접속되거나, 또는 와이어가 접속된 패드와 접촉하는, 전극층으로서 작용하는 GaN층을 포함하고, 상기 전극층은 150℃ 내지 600℃의 기판 온도 범위에서 침착되며, 불순물로서 Si, Ge, Sn, Ti, O, S 및 Se로 이루어진 군 중에서 선택된 1종 이상의 원소로 도핑된 것인 질화물계 III-V족 화합물 반도체 소자.

청구항 2.

질화물계 III-V족 화합물 반도체층을 형성하는 단계, 및 와이어가 접속되거나, 또는 와이어가 접속된 패드와 접촉하는, 전극층으로서 작용하는 GaN층을 형성하는 단계를 포함하고, 상기 전극층은 150℃ 내지 600℃의 기판 온도 범위에서 침착되며, 불순물로서 Si, Ge, Sn, Ti, O, S, Se, Mg 및 Be로 이루어진 군 중에서 선택된 1종 이상의 원소로 도핑된 것인 질화물계 III-V족 화합물 반도체 소자의 제작 방법.

청구항 3.

제2항에 있어서, 상기 전극층을 형성하는 단계가 유기금속 화학 증착법을 이용하여 350℃ 내지 600℃의 기판 온도에서 전극층을 성장시키는 것을 포함하는 질화물계 III-V족 화합물 반도체 소자의 제작 방법.

청구항 4.

제2항에 있어서, 상기 전극층을 형성하는 단계가 전자 사이클로트론 공명 플라즈마를 이용한 유기금속 화학 증착법을 통해 150℃ 내지 450℃의 기판 온도에서 전극층을 성장시키는 것을 포함하는 질화물계 III-V족 화합물 반도체 소자의 제작 방법.

청구항 5.

제1항에 있어서, 상기 전극층은 다결정 GaN으로 이루어진 것인 질화물계 III-V족 화합물 반도체 소자.

청구항 6.

제1항에 있어서, 상기 전극층은 캐리어 농도가 5×10^{19} cm^{-3} 이상인 것인 질화물계 III-V족 화합물 반도체 소자.

청구항 7.

적어도 하나의 질화물계 III-V족 화합물 반도체층, 및 와이어가 접속되거나, 또는 와이어가 접속된 패드와 접촉하는, 전극층으로서 작용하는 GaN층을 포함하고, 상기 전극층은 150℃ 내지 600℃의 기판 온도 범위에서 침착되며, 불순물로서 Mg 및 Be로 이루어진 군 중에서 선택된 1종 이상의 원소로 도핑된 것인 질화물계 III-V족 화합물 반도체 소자.

청구항 8.

제7항에 있어서, 상기 전극층은 다결정 GaN으로 이루어진 것인 질화물계 III-V족 화합물 반도체 소자.

청구항 9.

제7항에 있어서, 상기 전극층은 캐리어 농도가 5×10^{19} cm^{-3} 이상인 것인 질화물계 III-V족 화합물 반도체 소자.

도면

도면 1



도면 2a

p-형 전극층의 형성



도면 2b

SiO_2 마스크의 형성



도면 2c



도면 2d

SiO_2 마스크의 제거



도면 2e



도면 2f

n-형 전극층의 형성



도면 2g



도면 3



선행 기술

도면 4



도면 5

