



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU

K AUTORSKÉMU OSVEDČENIU

204 451
(11) (B1)

(61)

(23) Výstavná priorita

(22) Prihlášené 19 09 77

(21) PV 6056-77

(51) Int. Cl.³ H 03 K 23/08

(40) Zverejnené 31 07 80

(45) Vydané 01 06 83

(75)

Autor vynálezu: TOMEK STANISLAV ing., STUPAVA

(54) Zapojenie deliča frekvencie

1

Vynález sa týka zapojenia deliča frekvencie, ktorý sa používa na delenie frekvencie pravouhlých impulzných prebehov napätia v zariadeniach číslicovej techniky.

Na delenie kmitočtu sa najčastejšie používajú asynchrónne a synchrónne čítače. V základnom zapojení umožňujú deliť kmitočty s koeficientom delenia $2N$, kde N je prirodzené číslo. Ako deliče kmitočtu môžu pracovať aj vhodne upravené posuvné registre. Pri ich použití koeficientom delenia môže byť ľubovoľné prirodzené číslo.

Delič frekvencie podľa vynálezu v podstatnej miere odstraňuje nedostatky vyššie uvedených zapojení deličov kmitočtu a umožňuje získavať impulzné priebehy o rôznych nižších frekvenciách odvodených od základného priebehu s vyššou frekvenciou.

Podstata vynálezu spočíva v tom, že vstupná svorka je spojená s prvými vstupmi dvojj vstupového hradla a trojvstupových hradiel, zatiaľ čo druhé vstupy dvojj vstupového hradla a trojvstupových hradiel sú zapojené s invertovanými výstupmi klopných obvodov a tretie vstupy trojvstupových hradiel sú spojené jednak s výstupmi klopných obvodov a jednak s druhými vstupmi dvojj vstupových hradiel, ktorých výstupy cez spínače sú spojené s výstupnou svorkou a tiež s prvými vstupmi ďalších hradiel, zatiaľ čo druhé vstupy ďalších hradiel sú spojené s výstupmi hradiel a výstupy ďalších hradiel sú spojené so vstupmi hodinových impulzov klopných obvodov.

Hlavnými výhodami zapojenia je jednoduchosť, bloková koncepcia, možnosť delenia

204 451

frekvencie ľubovoľným prirodzeným číslom, dostatočná rýchlosť, ktorá závisí len od druhu použitých logických prvkov a dobrá spoľahlivosť.

Na obr. 1 je znázornená celková schéma zapojenia deliča frekvencie, na obr. 2 je znázornená schéma základného bloku deliča a na obr. 3 sú nakreslené časové priebehy signálov v dôležitých bodoch deliča pri koeficientoch delenia 2, 3 a 4.

Delič frekvencie má charakter blokového usporiadania. Základnou stavebnou jednotkou deliča je základný blok deliča, ktorý je znázornený na obr. 2.

Základný blok pozostáva z klopného obvodu $\underline{C}$ typu I, ktorého neinvertovaný výstup $\underline{Q}$ je spojený s prvým vstupom dvojvstupového invertujúceho hradla $\underline{D}$ a s prvým vstupom trojvstupového hradla $\underline{A}$ ďalšieho bloku. Výstup dvojvstupového hradla $\underline{D}$ je cez spínač $\underline{S}$ spojený s prvým vstupom dvojvstupového invertujúceho hradla $\underline{B}$ a výstupmi svorku $\underline{Q}$. Invertovaný výstup $\underline{Q}$ klopného obvodu $\underline{C}$ je spojený s tretím vstupom trojvstupového invertujúceho hradla $\underline{A}$, ktorého druhý vstup je spojený s druhým vstupom dvojvstupového hradla $\underline{D}$ a so vstupnou svorkou I. Výstup trojvstupového hradla $\underline{A}$ je spojený s druhým vstupom dvojvstupového hradla $\underline{B}$ a výstup dvojvstupového hradla $\underline{B}$ je spojený so vstupom pre hodinové impulzy $\underline{Ck}$ klopného obvodu $\underline{C}$.

Zložením základných blokov do sériového reťazca sa vytvorí delič frekvencie, ktorého koeficient delenia je určený počtom základných blokov v slučke uzavretej cez spínač $\underline{S}$. Ak je koeficient delenia označený písmenom P, potom platí, že

$$P = M + 1$$

kde M je počet základných blokov v uzavretej slučke.

Vynález bližšie objasní popis funkcie deliča frekvencie pre koeficienty delenia 2, 3 a 4.

Delič frekvencie pracuje s koeficientom delenia 2 pri zopnutí spínača $\underline{S}_1$. Predpokladajme, že delič kmitočtu bol cez vstup $\underline{R}$ vynulovaný, t.j. na neinvertovanom výstupe $\underline{Q}$ klopného obvodu $\underline{C}_1$ je logická "0". Po privedení pravouhlého obdĺžnikového priebehu so základným kmitočtom F na vstup $\underline{I}$, delič frekvencie začne svoju činnosť. Prvým impulzom, ktorý prejde cez otvorené hradlá $\underline{A}_1$ a $\underline{B}_1$ na hodinový vstup $\underline{Ck}$ klopného obvodu $\underline{C}_1$, sa klopný obvod $\underline{C}_1$ preklolí do stavu logickej "1" / $Q=1$ /, čím uvoľní hradlo $\underline{D}_1$ a zablokuje hradlo $\underline{A}_1$. Druhý impulz prejde cez hradlo $\underline{D}_1$ a spínač $\underline{S}_1$ na výstup $\underline{Q}$ deliča frekvencie a súčasne cez hradlo $\underline{B}_1$ znovu na hodinový vstup $\underline{Ck}$ klopného obvodu $\underline{C}_1$, ktorý preklolí do stavu logickej "0" / $Q=0$ /. V dôsledku toho sa uvoľní hradlo $\underline{A}_1$ a zablokuje hradlo $\underline{D}_1$. Príchodom ďalších impulzov na vstup $\underline{I}$ popísaný dej sa periodicky opakuje. Na výstupe $\underline{Q}$ je možné namerať impulzný priebeh s frekvenciou $f/2$. Časové priebehy signálov pre delič frekvencie s koeficientom delenia 2 sú zobrazené na obr. 3a. V prvom riadku je nakreslený impulzný priebeh so základným kmitočtom f, ktorý je privedený na vstup $\underline{I}$. V druhom riadku je priebeh signálov na výstupe $\underline{Q}$ klopného obvodu $\underline{C}_1$ a v treťom riadku je nakreslený priebeh impulzov na výstupe $\underline{Q}$ deliča frekvencie s frekvenciou $F/2$.

Pri zopnutí spínača $\underline{S}_2$ delič frekvencie bude pracovať s koeficientom delenia $P=3$.


V tomto prípade v uzavretej slučke sú zahrnuté dva základné bloky. Činnosť deliča frekvencie s koeficientom delenia $P=3$ je podobná činnosti deliča s koeficientom delenia $P=2$. Prvý impulz preklopí klopný obvod C_1 do stavu logickej "1". Tým sa uvoľní hradlo A_2 a zablokuje hradlo A_1 . Nasledujúci impulz prejde cez hradlá A_2 a B_2 na hodinový vstup C_k klopného obvodu C_2 a preklopí ho do stavu logickej "1", v dôsledku čoho sa uvoľní hradlo D_2 a zablokuje hradlo A_2 . Tretí impulz prejde cez hradlo D_2 a spínač S_2 na výstup Q a súčasne cez hradlá B_1 a B_2 na hodinové vstupy klopných obvodov C_1 a C_2 , ktoré preklopí do stavov logickej "0". Príchodom ďalších impulzov na vstup I sa popísaný dej opakuje.

Na obr. 3 sú nakreslené časové priebehy signálov pre delič frekvencie s koeficientom delenia $P=3$. V prvom riadku je impulzný priebeh so základnou frekvenciou f , v druhom a treťom riadku sú priebehy signálov na výstupoch Q klopných obvodov C_1 a C_2 a vo štvrtom riadku je nakreslený impulzný priebeh s frekvenciou $f/3$ na výstupe Q deliča frekvencie.


Delič frekvencie s koeficientom delenia 4 bude pracovať s koeficientom delenia $P=4$ zapnutím spínača S_3 . Jeho funkcia je zhodná s funkciou deliča frekvencie s koeficientom delenia $P=3$. Rozdiel je jedine v počte základných blokov, ktoré sú zahrnuté v uzavretej slučke. Časové priebehy signálov pre delič frekvencie s koeficientom delenia $P=4$ sú nakreslené na obr. 3c.

P R E D M E T V Y N Á L E Z U

Zapojenie deliča frekvencie, najmä v zariadeniach číslicovej techniky vyznačujúce sa tým, že vstupná svorka $/I/$ je spojené s prvými vstupmi dvojevstupových hradíel $/D_1, D_2, \dots D_N/$ dvojevstupového hradla $/A_1/$ a trojevstupových hradíel $/A_2, A_3, \dots A_N/$, zatiaľ čo druhé vstupy dvojevstupového hradla $/A_1/$ a trojevstupových hradíel $/A_2, A_3, \dots A_N/$ sú spojené s invertovanými výstupmi $/Q/$ klopných obvodov $/C_1, C_2, \dots C_N/$ a tretie vstupy trojevstupových hradíel $/A_2, A_3, \dots A_N/$ sú spojené jednak s výstupmi $/Q/$ klopných obvodov $/C_1, C_2, \dots C_N/$ a jednak s druhými vstupmi dvojevstupových hradíel $/D_1, D_2, \dots D_N/$, ktorých výstupy cez spínače $/S_1, S_2, \dots S_N/$ sú spojené s výstupnou svorkou $/O/$ a tiež s prvými vstupmi ďalších hradíel $/B_1, B_2, \dots B_N/$, zatiaľ čo druhé vstupy ďalších hradíel $/B_1, B_2, \dots B_N/$ sú spojené so vstupmi hodinových impulzov $/C_k/$ klopných obvodov $/C_1, C_2, \dots C_N/$.




Obr. 1




Obr. 2


a.



b.



c.



Obr. 3