



(21) 申请号 202010118139.1

(22) 申请日 2020.02.25

(65) 同一申请的已公布的文献号
申请公布号 CN 111640702 A

(43) 申请公布日 2020.09.08

(30) 优先权数据
2019-038082 2019.03.01 JP

(73) 专利权人 捷进科技有限公司
地址 日本山梨县

(72) 发明人 名久井勇辉 五十岚维月 齐藤明
冈本直树 栗原芳弘

(74) 专利代理机构 北京市金杜律师事务所
11256

专利代理师 陈伟 刘伟志

(51) Int.Cl.

H01L 21/687 (2006.01)

H01L 21/683 (2006.01)

H01L 21/67 (2006.01)

(56) 对比文件

WO 2018061103 A1, 2018.04.05

JP H10189690 A, 1998.07.21

WO 2018174138 A1, 2018.09.27

JP 2017224640 A, 2017.12.21

CN 1707750 A, 2005.12.14

JP 2000353710 A, 2000.12.19

JP 2000323437 A, 2000.11.24

CN 107492510 A, 2017.12.19

审查员 陈学妍


权利要求书2页 说明书11页 附图22页

(54) 发明名称

半导体制造装置及半导体器件的制造方法

(57) 摘要

本发明提供一种从对裸芯片的低压力性或高速拾取性的观点考虑能够以最佳的时序控制顶推单元的半导体制造装置及半导体器件的制造方法。半导体制造装置具备：顶推单元，其从上述切割带的下方顶推裸芯片，具有与切割带接触的多个块；筒夹，其吸附上述裸芯片；和控制部，其构成为，对于使上述顶推单元的特性再现的剥离模型，以使上述剥离模型的输出追从于上述裸芯片从上述切割带的剥离量和上述裸芯片整体的弯曲应力的目标值的方式进行反馈控制，使作为向上述剥离模型的控制输入的顶推量成为上述顶推单元的上述块的顶推量。



1. 一种半导体制造装置,其特征在于,具备:

顶推单元,其从切割带的下方顶推裸芯片,并具有与所述切割带接触的多个块;

筒夹,其吸附所述裸芯片;和

控制部,其构成为,对于使所述顶推单元的特性再现的剥离模型,以使所述剥离模型的输出追从于所述裸芯片从所述切割带的剥离量和所述裸芯片的整体的弯曲应力的目标值的方式进行反馈控制,使作为向所述剥离模型的控制输入的顶推量成为所述顶推单元的所述块的顶推量。

2. 如权利要求1所述的半导体制造装置,其特征在于,

所述剥离模型包含基于切割带的粘接材料的贴附力和所述粘接材料的粘接材料模型而计算的所述粘接材料的变形量,其中所述切割带的粘接材料的贴附力是基于所述块的顶推量、所述块的宽度及所述裸芯片的杨氏模量而计算的。

3. 如权利要求2所述的半导体制造装置,其特征在于,

所述粘接材料模型包含弹性常数及阻尼常数。

4. 如权利要求3所述的半导体制造装置,其特征在于,

所述剥离模型具有:

在顶推量为规定值以上时开始剥离的特性;

从剥离开始随着剥离进行而剥离加速的特性;和

通过改变所述粘接材料的参数而剥离开始的顶推量及剥离进行速度发生变化的特性。

5. 如权利要求1所述的半导体制造装置,其特征在于,

所述控制部构成为,在使所述多个块中的外侧的块上升而达到了顶推量的极大值后,使所述顶推量减少,且使所述外侧的块的相邻的内侧的块上升。

6. 如权利要求1所述的半导体制造装置,其特征在于,

所述控制部构成为,在使所述多个块中的外侧的块上升而达到了顶推量的极大值后,使所述顶推量减少而达到了顶推量的极小值,之后使所述顶推量增加,且使所述外侧的块的相邻的内侧的块上升。

7. 如权利要求1所述的半导体制造装置,其特征在于,

所述顶推单元构成为,与所述多个块相对应地具有独立的多个驱动轴,能够可编程地设定所述块的顶推速度及顶推量。

8. 如权利要求1所述的半导体制造装置,其特征在于,

所述裸芯片在所述裸芯片与所述切割带之间还具备芯片粘结膜。

9. 如权利要求1所述的半导体制造装置,其特征在于,

还具备拾取头,所述筒夹安装于所述拾取头。

10. 如权利要求9所述的半导体制造装置,其特征在于,

还具备:

载置通过所述拾取头拾取的裸芯片的中间载台;和

将载置于所述中间载台的裸芯片贴装到基板或已经贴装好的裸芯片上的贴装头。

11. 一种半导体器件的制造方法,其特征在于,具备:

(a) 工序,将保持切割带的晶片环搬入到半导体制造装置,其中该半导体制造装置具备:具有与所述切割带接触的多个块且从所述切割带的下方顶推裸芯片的顶推单元、和吸

附所述裸芯片的筒夹;以及

(b)工序,通过所述顶推单元顶推所述裸芯片且通过所述筒夹拾取所述裸芯片,

所述(b)工序中,对于使所述顶推单元的特性再现的剥离模型,以使所述剥离模型的输出追从于所述裸芯片从所述切割带的剥离量和所述裸芯片的整体的弯曲应力的目标值的方式进行反馈控制,使作为向所述剥离模型的控制输入的顶推量成为所述顶推单元的所述块的顶推量而顶推所述裸芯片。

12.如权利要求11所述的半导体器件的制造方法,其特征在于,

所述(b)工序中,在使所述多个块中的外侧的块上升而达到了顶推量的极大值后,使所述顶推量减少,且使所述外侧的块的相邻的内侧的块上升。

13.如权利要求11所述的半导体器件的制造方法,其特征在于,

所述(b)工序中,在使所述多个块中的外侧的块上升而达到了顶推量的极大值后,使所述顶推量减少而达到了顶推量的极小值,之后使所述顶推量增加,且使所述外侧的块的相邻的内侧的块上升。

14.如权利要求11所述的半导体器件的制造方法,其特征在于,

还具备(c)工序,将所述裸芯片贴装到基板或已经贴装好的裸芯片上。

15.如权利要求14所述的半导体器件的制造方法,其特征在于,

所述(b)工序中,还具有将拾取的所述裸芯片载置于中间载台的工序,

所述(c)工序中,还具有从所述中间载台拾取所述裸芯片的工序。

半导体制造装置及半导体器件的制造方法

技术领域

[0001] 本发明涉及半导体制造装置,例如能够适用于具备顶推单元的芯片贴装机。

背景技术

[0002] 通常,在将被称为裸芯片的半导体芯片搭载于例如布线基板或引线框架等(以下总称为基板)的表面的芯片贴装机中,通常重复进行如下动作(作业):使用筒夹等的吸嘴将裸芯片搬运到基板上,赋予推压力,并且对接合材料进行加热,由此进行贴装。

[0003] 在基于芯片贴装机等半导体制造装置进行的裸芯片贴装工序中,具有将从半导体晶片(以下称为晶片)分割的裸芯片剥离的剥离工序。在剥离工序中,从切割带背面通过顶推单元顶推裸芯片,从保持于裸芯片供给部的切割带,将裸芯片一个一个地剥离出,使用筒夹等的吸嘴将裸芯片搬运到基板上。

[0004] 例如,根据日本特开2005-117019号公报(专利文献1),在对贴附于切割带的多个裸芯片中的剥离对象的裸芯片进行顶推而将其从切割带剥离时,吸附块(顶推单元)通过利用推动器的一个驱动轴将多层的块推起成金字塔形状而从裸芯片周边低压力地将裸芯片从切割带剥离。

[0005] 现有技术文献

[0006] 专利文献

[0007] 专利文献1:日本特开2005-117019号公报

[0008] 专利文献2:日本特开2017-224640号公报

发明内容

[0009] 近年来,由于裸芯片层叠封装和3D-NAND(三维NAND闪存)的出现,晶片(裸芯片)变得更薄。若裸芯片变薄,则与切割带的粘接力相比,裸芯片的刚性变得极低。因此,为了拾取例如数十 μm 以下的薄裸芯片而需要减轻施加于裸芯片的压力(低压力化)。

[0010] 在上述的基于一个驱动轴对多层的块的顶推中,由于各块的顶推量在机构上被限制成固定,所以顶推动作为在等加速、等速动作、等减速后待机固定时间直至充分地进行了剥离的线性时序。但是,线性时序在切割带的种类、裸芯片厚度等条件发生了变化的情况下,块的顶推量未必就是最佳的。另外,在线性时序中从对裸芯片的低压力性或高速拾取性的观点考虑可能并不是最佳的时序。

[0011] 本发明的课题在于提供一种从对裸芯片的低压力性或高速拾取性的观点考虑能够以最佳的时序控制顶推单元的半导体制造装置。

[0012] 其他课题和新特征将根据本说明书的记述及附图而得以明确。

[0013] 若简单地说明本发明中的具有代表性的结构的概要则如下。

[0014] 即,半导体制造装置具备:顶推单元,其从上述切割带的下方顶推裸芯片,并具有与切割带接触的多个块;筒夹,其吸附上述裸芯片;和控制部,其构成为,对于使上述顶推单元的特性再现的剥离模型,以使上述剥离模型的输出追从于上述裸芯片从上述切割带的剥

离量和上述裸芯片整体的弯曲应力的目标值的方式进行反馈控制,使作为向上述剥离模型的控制输入的顶推量成为上述顶推单元的上述块的顶推量。

[0015] 发明效果

[0016] 根据上述半导体制造装置,从对裸芯片的低压力性或高速拾取性的观点考虑能够以最佳的时序进行控制。

附图说明

[0017] 图1是说明顶推单元的主要部分的结构的图。

[0018] 图2是说明顶推单元的顶推时序的图。

[0019] 图3是说明反馈控制系统的框线图。

[0020] 图4是说明裸芯片剥离模型的图。

[0021] 图5是说明粘接材料模型的图。

[0022] 图6是说明裸芯片剥离模型的计算的流程图。

[0023] 图7是从上方观察实施例的芯片贴装机的概念图。

[0024] 图8是说明在图7中从箭头A方向观察时的拾取头及贴装头的动作的图。

[0025] 图9是表示图7的裸芯片供给部的外观立体图的图。

[0026] 图10是表示图7的裸芯片供给部的主要部分的概略剖视图。

[0027] 图11是图9的顶推单元的外观立体图。

[0028] 图12是图11的第1单元的一部分的俯视图。

[0029] 图13是图11的第2单元的一部分的俯视图。

[0030] 图14是图11的第3单元的一部分的俯视图。

[0031] 图15是图11的顶推单元的纵剖视图。

[0032] 图16是图11的顶推单元的纵剖视图。

[0033] 图17是表示实施例的顶推单元和拾取头中的筒夹部的结构的图。

[0034] 图18是用于说明图7的芯片贴装机的拾取动作的流程图。

[0035] 图19是用于说明实施例的半导体器件的制造方法的流程图。

[0036] 图20是说明非线性时序和线性时序的数值例的图。

[0037] 图21是说明针对各轴的前馈控制系统的框线图。

[0038] 图22是说明各块的顶推控制的一个例子的流程图。

[0039] 图23是说明各块的顶推控制的其他例子的流程图。

[0040] 图24是说明反馈控制系统的框线图。

[0041] 图25是说明各块的顶推控制的流程图。

[0042] 附图标记说明

[0043] 11:晶片

[0044] 13:顶推单元

[0045] 16:切割带

[0046] 22:筒夹

[0047] 8:控制部

[0048] 10:芯片贴装机

[0049] D:裸芯片

具体实施方式

[0050] 以下,使用附图来说明实施方式及实施例。但是,在以下的说明中,存在对相同的结构要素标注相同的附图标记并省略重复说明的情况。此外,关于附图,为了使说明更加明确,而存在与实际样态相比示意地示出各部分的宽度、厚度、形状等的情况,但原则上是一个例子,并不限定对本发明的解释。

[0051] 首先,使用图1、2来说明顶推单元。图1是表示顶推单元的主要部分的结构的图,图1的(a)是图1的(b)的A-A线剖视图,图1的(b)是俯视图。图2是表示顶推单元的顶推时序的图,图2的(a)是表示线性时序的图,图2的(b)是表示第一例的非线性顶推时序的图,图2的(c)是表示第二例的非线性顶推时序的图。

[0052] 如图1所示,顶推单元TUU具备:吸附位于拾取对象裸芯片D的外侧周边的切割带DCT的拱顶DM、和位于拱顶DM的开口部的顶推块部BLK。顶推块部BLK例如由三个块BLK1、BLK2、BLK3构成。如图1的(b)所示,在俯视观察时矩形框状的块BLK2位于矩形框状的块BLK1的内侧,矩形状的块BLK3位于矩形框状的块BLK2的内侧。如图1的(a)所示,块BLK1被顶推到比拱顶DM靠上方的位置,块BLK2、BLK3被顶推到比块BLK1靠上方的位置。

[0053] 如上述那样,以往的块的顶推动作按照在等加速、等速动作、等减速后待机固定时间直至充分地进行了剥离的线性顶推时序进行。如图2的(a)所示,在线性顶推时序中,是顶推单元TUU的块的顶推量与时间成正比地增加且在达到了顶推量的最大值(h_{gmax})后顶推动作停止而等待裸芯片D从切割带DCT剥离的时序。在此,将达到了顶推量的最大值(h_{gmax})的时间设为 t_{gmax} 。此外,在图2的(a)所示的时间轴的右端之后进行内侧的块的顶推。

[0054] 在发明人的研究中,裸芯片示出了如下非线性的动作:剥离开始是从切割带缓慢剥离的,随着剥离进行而剥离加速。在线性时序中从对裸芯片的低压力性、高速拾取性的观点考虑可能不是最佳的时序。

[0055] 因此,在实施方式中,按照与裸芯片的剥离相匹配地使顶推过程中的速度可变的非线性顶推时序进行顶推。为了实现该顶推,通过对顶推单元进行反馈控制而进行。能够可编程地设定顶推单元的块的顶推速度、顶推量。

[0056] 接下来,使用图3来说明反馈控制。图3的(a)是表示普通的反馈控制系统的框线图,图3的(b)是表示实施方式的顶推单元的控制系统的框线图。

[0057] 如图3的(a)所示,普通的反馈控制(PID控制)系统由控制对象、传感器及PID控制器构成。PID控制器($C(s)$)针对从控制对象($G(s)$)由传感器测定出的输出(控制量: $y(s)$)与要追从的目标值($r(s)$)的偏差信号($e(s)$),将比例运算(P)、积分运算(I)及微分运算(D)这三个动作组合,来决定向控制对象的输入(操作量: $u(s)$)。

[0058] 作为控制对象即顶推单元的控制量,为裸芯片D从切割带DCT的剥离量及裸芯片D整体的弯曲应力。它们难以通过传感器进行测定。

[0059] 因此,在实施方式中,如图3的(b)所示,对于剥离模型构成反馈控制系统。在实施方式中,对于剥离模型($G_m(s)$),向目标输入($r(s)$)提供剥离量及裸芯片整体的弯曲应力,将顶推量作为控制输入($u(s)$)而分别提供给剥离模型($G_m(s)$)、实际顶推对象($G(s)$)。通过以使输出($y(s)$)追从于目标输入($r(s)$)的方式构成作为PID控制器的补偿器($C(s)$),而根

据剥离模型($G_m(s)$)的动作调整作为控制输入($u(s)$)的顶推量。

[0060] 在通过将上述生成的顶推量提供给实际顶推对象($G(s)$)而剥离模型($G_m(s)$)能够充分再现实际顶推对象($G(s)$)的特性的情况下,实际顶推对象($G(s)$)能够得到在使用了剥离模型($G_m(s)$)的反馈控制系统中所设计的剥离结果。

[0061] 剥离模型具有通过发明人的研究而得到的下述特性。

[0062] (1) 以一定以上的顶推量开始剥离。

[0063] (2) 从开始剥离随着剥离进行,剥离加速(随着剥离进行而剥离加速是因为裸芯片越接近根部则曲率变得越大而作为恢复力 w_r 的弯矩变得越大)。

[0064] (3) 在剥离强度高的切割带中顶推量需要得多,在有黏性的切割带中顶推时间花费得多(通过改变切割带的粘接材料的参数而剥离开始的顶推量、剥离进行的速度会发生变化)。

[0065] 接下来,使用图4~6来说明剥离模型。图4是表示图1的(a)的虚线部的裸芯片剥离模型的图,图4的(a)是表示顶推前的图,图4的(b)是顶推时的图,图4的(c)是表示粘接材料发生断裂时的图。图5是表示粘接材料模型的图。图6是表示裸芯片剥离模型的计算流程的图。

[0066] 将顶推过程中的裸芯片D的一边考虑为由顶推中的块BLK2的端面固定住的悬臂梁。此时,裸芯片D通过切割带DCT的粘接材料而如图4的(a)所示那样施加有等分布荷载。

[0067] 在将块BLK2顶推了顶推量(h)时,考虑在剥离开始之前的期间裸芯片D如图4的(b)所示那样发生变形。

[0068] 在此,设为

[0069] w : 粘接材料施加于单位面积的贴附力[N]

[0070] L : 块BLK1的宽度[mm]

[0071] h : 块BLK2的顶推量[mm]

[0072] b : 块BLK2的一边的长度[mm]

[0073] E : 裸芯片的杨氏模量[N/mm²]

[0074] δ_x : 距裸芯片端部为 x 的位置的挠曲量。

[0075] 而且将固定裸芯片D的粘接材料模型化。图5是表示粘接剂模型(三要素模型)的图。

[0076] 通过受到相对于裸芯片D的弯曲的反作用力(w_r)而根据阻尼常数(C_2)随着时间推移发生变形。设为在反作用力(w_r)比弹性常数(K_1 、 K_2)大的情况下,在位移(ϵ_1 、 ϵ_2)达到了规定的变形量时,粘接材料断裂。设为在位移(ϵ_1)达到了极限值的情况下界面破坏,在位移(ϵ_2)达到了极限值的情况下发生内聚破坏。

[0077] 在粘接材料发生了破坏时,由于裸芯片D成为图4的(c)所示那样的形状,所以设为等分布荷载仅施加于没有破坏的部分(非破坏部)而对 w 进行再计算。

[0078] 使用图6来说明裸芯片剥离模型的计算。

[0079] 将没有破坏的最前端(非破坏部前端)的位置设为 x_{min} 、将非破坏部前端的挠曲量设为 $\delta_{x_{min}}$,使用 E 、 h 、 L 、 w 、 x_{min} 来计算 $\delta_{x_{min}}$,使用 $\delta_{x_{min}}$ 、 E 、 h 、 L 、 x_{min} 来计算更新的荷载(w) (步骤S1)。

[0080] 而且在非破坏部前端的 x_{min} 处产生的反作用力(w_r)作为 $x_{min} - x_{min+1}$ 之间的弯矩而计

算(步骤S2)。

[0081] 使用 w_r 、 K_1 来计算非破坏部前端的 x_{\min} 处的粘接材料的变形量(ϵ_1)，使用 w_r 、 K_1 、 C_2 来计算变形量(ϵ_1) (步骤S3)。判断变形量是否超过了规定值(粘接材料是否破坏) (步骤S4)。

[0082] 在 x_{\min} 处粘接材料发生了破坏的情况下，使 x_{\min} 增加计算上的步长 Δx (步骤S5)。

[0083] 重复以上直至不再发生破坏。

[0084] 接着，使时间增加步长 Δt ，使用 w_r 、 ϵ_1 、 ϵ_2 、 K_1 、 C_2 来计算 x_{\min} 处的粘接材料的变形量(步骤S6)。

[0085] 使 x_{\min} 中的裸芯片D的挠曲量(δx_{\min})减少粘接材料变形的量(ϵ_1 、 ϵ_2)，对分布荷载(w)进行再计算而更新整体的挠曲量。

[0086] 使用图20来说明非线性时序和定速上升顶推时序(线性时序)的计算结果(数值例)。图20的(a)是表示线性时序的顶推量和剥离量的图，图20的(b)是表示线性时序的裸芯片弯曲应力的图。图20的(c)是表示非线性时序的顶推量和剥离量的图，图20的(d)是表示非线性时序的裸芯片弯曲应力的图。

[0087] 在线性时序中，设为

[0088] 顶推量为300 μm 、顶推速度为1mm/秒。

[0089] 在非线性时序中，对于剥离模型，

[0090] 在 $L=0.5\text{mm}$ 、 $b=10\text{mm}$ 、 $E=185000\text{N/mm}^2$ 、裸芯片厚度=20 μm 、 $K_1=20\text{N/mm}$ 、 $K_2=1.5\text{N/mm}$ 、 $C_2=0.01\text{N/(mm/s)}$ 、粘接材料允许伸长量=0.6mm的条件下，

[0091] 生成 $C(s)=K_p+K_i/s+K_dS$

[0092] $K_p=[1,0]$ 、 $K_i=[0,0]$ 、 $K_d=[0,0]$

[0093] $r(s)=[0.5,0]$ (剥离量=0.5mm、裸芯片弯曲应力=0)。

[0094] 其中，设为 $G_m(s)$ 和 $G(s)$ 没有误差。

[0095] 如图20的(a)(b)所示，在线性时序中剥离时间为0.65秒，最大压力为10MPa。如图20的(c)(d)所示，在非线性时序中剥离时间为0.58秒，最大压力为8.5Mpa，剥离时间、最大压力均比线性时序有效。

[0096] 接下来，使用图21~23来说明使用了上述反馈控制系统中生成的剥离模型的针对各轴的前馈控制。图21是说明针对各轴的前馈控制系统的图，图21的(a)是针对块BLK1的框线图，图21的(b)是针对块BLK2的框线图，图21的(c)是针对块BLK3的框线图。图22是表示各块的顶推控制的一个例子的流程图。图23是表示各块的顶推控制的其他例子的流程图。

[0097] 虽然图21的(a)(b)(c)的各结构及动作基本上与图3的(b)相同，但控制输入($u(s)$)被输入到作为控制器的块BLK1、BLK2、BLK3用的马达驱动器，控制作为实际顶推对象($G(s)$)的块BLK1、BLK2、BLK3的顶推动作。

[0098] 如图21的(a)所示，与图3的(b)同样地，生成块BLK1用的剥离模型($G_m(s)$)。这是图22、23的步骤S11的块BLK1的剥离模型生成。所生成的块BLK1用的剥离模型($G_m(s)$)成为块BLK2用的目标输入($r(s)$)。

[0099] 如图21的(b)所示，与图3的(b)同样地，生成块BLK2用的剥离模型($G_m(s)$)。这是图22、23的步骤S21的块BLK2的剥离模型生成。所生成的块BLK2用的剥离模型($G_m(s)$)成为块BLK3用的目标输入($r(s)$)。

[0100] 如图21的(c)所示，与图3的(b)同样地，生成块BLK3用的剥离模型($G_m(s)$)。这是图

22、23的步骤S31的块BLK3的剥离模型生成。

[0101] 在图22的流程中,一边生成各块的剥离模型一边进行各块的顶推控制。即,在步骤S11的块BLK1的剥离模型生成后,与步骤S21的块BLK2的剥离模型生成并行地,进行块BLK1的顶推动作(步骤S12)。接着,在步骤S21的块BLK2的剥离模型生成后,与步骤S31的块BLK3的剥离模型生成并行地,进行块BLK2的顶推动作(步骤S22)。最后,在步骤S31的块BLK3的剥离模型生成后,进行块BLK3的顶推动作(步骤S32)。

[0102] 在图23的流程中,在生成所有的块的剥离模型后,进行各块的顶推控制。即,生成块BLK1的剥离模型(步骤S11),生成块BLK2的剥离模型(步骤S21),生成块BLK3的剥离模型(步骤S31)。然后,进行块BLK1的顶推动作(步骤S12),进行块BLK2的顶推动作(步骤S22),进行块BLK3的顶推动作(步骤S32)。

[0103] 接下来,使用图24、25来说明使用了上述反馈控制系统中生成的剥离模型的针对各轴的反馈控制。图24是说明反馈控制系统的框线图。图25是说明各块的顶推控制的流程图。

[0104] 在图24的控制系统中,虽然在反馈控制系统中生成的剥离模型与图3的(b)相同,但控制输入($u(s)$)被输入到作为控制器的块BLK1、BLK2、BLK3用的马达驱动器,控制作为实际顶推对象($G(s)$)的块BLK1、BLK2、BLK3的顶推动作,将通过传感器确认到的剥离情况反馈到控制输入($u(s)$)。

[0105] 如图25所示,与图22同样地,生成块BLK1用的剥离模型($G_m(s)$)(步骤S11)。控制输入($u(s)$)被输入到作为控制器的块BLK1用的马达驱动器,控制作为实际顶推对象($G(s)$)的块BLK1的顶推动作(步骤S12)。通过传感器确认剥离情况(步骤S13),判定非破坏部前端(x_{\min})处的粘接材料是否如模拟结果那样发生破坏(步骤S14)。在否的情况下,返回到步骤S11,再次生成块BLK1用的剥离模型($G_m(s)$)。

[0106] 在是的情况下,所生成的块BLK1用的剥离模型($G_m(s)$)成为块BLK2用的目标输入($r(s)$),生成块BLK2用的剥离模型($G_m(s)$)(步骤S21)。控制输入($u(s)$)被输入到作为控制器的块BLK2用的马达驱动器,控制作为实际顶推对象($G(s)$)的块BLK2的顶推动作(步骤S22)。通过传感器确认剥离情况(步骤S23),判定非破坏部前端(x_{\min})处的粘接材料是否如模拟结果那样发生破坏(步骤S24)。在否的情况下,返回到步骤S21,再次生成块BLK2用的剥离模型($G_m(s)$)。

[0107] 在是的情况下,所生成的块BLK2用的剥离模型($G_m(s)$)成为块BLK3用的目标输入($r(s)$),生成块BLK3用的剥离模型($G_m(s)$)(步骤S31)。控制输入($u(s)$)被输入到作为控制器的块BLK3用的马达驱动器,控制作为实际顶推对象($G(s)$)的块BLK3的顶推动作(步骤S32)。通过传感器确认剥离情况(步骤S33),判定非破坏部前端(x_{\min})处的粘接材料是否如模拟结果那样发生破坏(步骤S34)。在否的情况下,返回到步骤S13,再次生成块BLK3用的剥离模型($G_m(s)$)。在是的情况下,结束顶推控制。

[0108] 各轴的控制也可以同时使用前馈控制及反馈控制来实施。

[0109] 接下来,使用图2的(b)(c)来说明非线性顶推时序例。

[0110] 如图2的(b)所示,在第一例的非线性顶推时序中,是如下的时序:顶推单元的块的顶推量并不一定与时间成正比地增加,在达到了顶推量的最大值(h_{gmax})后,顶推动作不停止而一边减少,一边等待裸芯片从切割带剥离。在图中,在上方具有凸出的拐点。第一例的

非线性顶推时序的 t_{gmax} 比图2的(a)的线性顶推时序的 t_{gmax} 早、即顶推速度快。此外,在图2的(b)所示的时间轴的右端之后进行内侧的块的顶推。

[0111] 如图2的(c)所示,在第二例的非线性顶推时序中,为如下时序:顶推单元的块的顶推量并不一定与时间成正比地增加,在达到了顶推量的极大值(h_{lmax})后,顶推动作不停止而暂时减少,在达到了极小值(h_{lmin})后,一边增加,一边等待裸芯片从切割带剥离。在此,将达到了顶推量的极大值(h_{lmax})的时间设为 t_{lmax} ,将达到了顶推量的极小值(h_{lmin})的时间设为 t_{lmin} 。在图中,具有向上凸出的拐点和向下凸出的拐点。第二例的非线性顶推时序的 t_{lmax} 比图2的(a)的线性顶推时序的 t_{gmax} 早、即顶推速度快。此外,在图2的(c)所示的时间轴的右端之后进行内侧的块的顶推。

[0112] 【实施例】

[0113] 图7是表示实施方式的芯片贴装机的概略的俯视图。图8是说明在图7中从箭头A方向观察时的拾取头及贴装头的动作的图。

[0114] 芯片贴装机10大致具有:裸芯片供给部1,其供给安装到基板S的裸芯片D,其中该基板S印刷有一个或多个最终成为一个封装的制品区域(以下称为封装区域P);拾取部2;中间载台部3;贴装部4;搬送部5;基板供给部6;基板搬出部7;和监视并控制各部分的动作的控制部8。Y轴方向为芯片贴装机10的前后方向,X轴方向为左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧,贴装部4配置在内侧。

[0115] 首先,裸芯片供给部1供给安装到基板S的封装区域P的裸芯片D。裸芯片供给部1具有保持晶片11的晶片保持台12、和从晶片11顶推裸芯片D的以虚线示出的顶推单元13。裸芯片供给部1通过未图示的驱动机构向XY轴方向移动,使要拾取的裸芯片D移动到顶推单元13的位置。

[0116] 拾取部2具有:拾取裸芯片D的拾取头21;使拾取头21沿Y轴方向移动的拾取头的Y驱动部23;和使筒夹22升降、旋转及向X轴方向移动的未图示的各驱动部。拾取头21具有将被顶推的裸芯片D吸附保持在顶端的筒夹22(同时参照图10),从裸芯片供给部1拾取裸芯片D,将其载置于中间载台31。拾取头21具有使筒夹22升降、旋转及向X轴方向移动的未图示的各驱动部。

[0117] 中间载台部3具有:暂时载置裸芯片D的中间载台31;和用于识别中间载台31上的裸芯片D的载台识别摄像头32。

[0118] 贴装部4从中间载台31拾取裸芯片D,将其贴装到搬送来的基板S的封装区域P上,或以层叠到已经贴装在基板S的封装区域P上的裸芯片之上的形式进行贴装。贴装部4具有:贴装头41,其与拾取头21同样地具备将裸芯片D吸附保持在顶端的筒夹42(同时参照图2);Y驱动部43,其使贴装头41沿Y轴方向移动;和基板识别摄像头44,其对基板S的封装区域P的位置识别标记(未图示)进行拍摄,识别贴装位置。

[0119] 通过这样的结构,贴装头41基于载台识别摄像头32的拍摄数据对拾取位置、姿势进行修正,从中间载台31拾取裸芯片D,基于基板识别摄像头44的拍摄数据将裸芯片D贴装到基板上。

[0120] 搬送部5具有抓持搬送基板S的基板搬送爪51、和供基板S移动的搬送通道52。基板S通过由沿着搬送通道52设置的未图示的滚珠丝杠驱动设于搬送通道52的基板搬送爪51的未图示的螺母而移动。

[0121] 通过这样的结构,基板S从基板供给部6沿着搬送通道52移动至贴装位置,在贴装后,移动至基板搬出部7,将基板S交付到基板搬出部7。

[0122] 控制部8具备:保存对芯片贴装机10的各部分的动作进行监视并控制的程序(软件)的存储器;和执行保存于存储器的程序的中央处理装置(CPU)。

[0123] 接下来,使用图9及图10来说明裸芯片供给部1的结构。图9是表示图7的裸芯片供给部的外观立体图的图。图10是表示图7的裸芯片供给部的主要部分的概略剖视图。

[0124] 裸芯片供给部1具备沿水平方向(XY轴方向)移动的晶片保持台12、和沿上下方向移动的顶推单元13。晶片保持台12具有:保持晶片环14的扩展环15;和将保持于晶片环14且粘接有多个裸芯片D的切割带16水平地定位的支承环17。顶推单元13配置在支承环17的内侧。

[0125] 裸芯片供给部1在裸芯片D被顶推时,使保持着晶片环14的扩展环15下降。其结果为,保持于晶片环14的切割带16被拉伸,裸芯片D的间隔扩大,通过顶推单元13从裸芯片D下方将裸芯片D顶推,提高了裸芯片D的拾取性。此外,将裸芯片粘接于基板的粘接剂从液状变为膜状,在晶片11与切割带16之间贴附着被称为芯片粘结膜(DAF)18的膜状的粘接材料。在具有芯片粘结膜18的晶片11中,对晶片11和芯片粘结膜18进行切割。因此,在剥离工序中,将晶片11和芯片粘结膜18从切割带16剥离。此外,以后无视芯片粘结膜18的存在而说明剥离工序。

[0126] 接下来,使用图11~16来说明顶推单元13。图11是实施例的顶推单元的外观立体图。图12是图11的第1单元的一部分的俯视图。图13是图11的第2单元的一部分的俯视图。图14是图11的第3单元的一部分的俯视图。图15是图11的顶推单元的纵剖视图。图16是图11的顶推单元的纵剖视图。

[0127] 顶推单元13具备第1单元13a、供第1单元13a安装的第2单元13b、和供第2单元13b安装的第3单元13c。第2单元13b及第3单元13c是与品种无关地共通的部分,第1单元13a是能够按每个品种更换的部分。

[0128] 第1单元13a具有:具有块A1~A4的块部13a1;具有多个吸附孔的拱顶头13a2;吸引孔13a3;和拱顶吸附的吸引孔13a4,将第2单元13b的同心圆状的块B1~B4的上下运动转换成同心四方状的四个块A1~A4的上下运动。四个块A1~A4能够独立地上下运动。同心四方状的块A1~A4的平面形状构成为与裸芯片D的形状匹配。在裸芯片尺寸大的情况下,构成为同心四方状的块的数量比四个多。这能够通过第3单元的多个输出部及第2单元的同心圆状的块相互独立地上下运动(不进行上下运动)而实现。能够可编程地设定四个块A1~A4的顶推速度、顶推量。

[0129] 第2单元13b具有圆管状的块B1~B6和外周部13b2,将配置在第1单元13a的圆周上的输出部C1~C6的上下运动转换成同心圆状的六个块B1~B6的上下运动。六个块B1~B6能够独立地上下运动。在此,由于第1单元13a只具有四个块A1~A4,所以不使用块B5、B6。

[0130] 第3单元13c具备中央部13c0和六个周边部13c1~13c6。中央部13c0具有以相等间隔配置在上表面的圆周上且独立地上下移动的六个输出部C1~C6。周边部13c1~13c6分别能够相互独立地驱动输出部C1~C6。周边部13c1~13c6分别具备马达M1~M6,在中央部13c0具备将马达的旋转通过凸轮或连杆转换成上下运动的推杆机构P1~P6。推杆机构P1~P6给输出部C1~C6赋予上下运动。此外,马达M2、M5及推杆机构P2、P5未图示。在此,由于第1

单元13a只具有四个块A1~A4,所以不使用周边部13c5、13c6。因此,不使用马达M5、M6、推杆机构P5、P6、输出部C5、C6。

[0131] 接下来,使用图17来说明顶推单元与筒夹之间的关系。图17是表示实施例的顶推单元和拾取头中的筒夹部的结构的图。

[0132] 如图17所示筒夹部20具有:筒夹22;保持筒夹22的筒夹保持架25;和分别设置且用于吸附裸芯片D的吸引孔22v、25v。筒夹22的吸附裸芯片的吸附面为与裸芯片D大致相同的大小。

[0133] 第1单元13a在上表面周边部具有拱顶头13a2。拱顶头13a2具有多个吸附孔HL和空洞部CV,从吸引孔13a3进行吸引,经由切割带16吸引要由筒夹22拾取的裸芯片D的周边的裸芯片Dd。在图17中虽然在块部13a1周围仅示出了一列吸附孔HL,但为了稳定地保持非拾取对象的裸芯片Dd而设有多列。经由同心四方状的块A1~A4的各块之间的间隙A1v、A2v、A3v及第1单元13a的拱顶内的空洞部从拱顶吸附的吸引孔13a4进行吸引,经由切割带16吸引要由筒夹22拾取的裸芯片D。能够独立地进行从吸引孔13a3的吸引和从吸引孔13a4的吸引。

[0134] 本实施例的顶推单元13通过变更第1单元的块的形状、块的数量,而能够适用于各种裸芯片,例如在块数为六块的情况下,能够适用于裸芯片尺寸为20mm□以下的裸芯片。通过增加第3单元的输出部的数量、第2单元的同圆心状的块的数量以及第1单元的同心四方状的块的数量,而也能够适用于裸芯片尺寸比20mm□大的裸芯片。

[0135] 接下来,使用图18来说明通过上述结构基于顶推单元13进行的拾取动作。图18是表示拾取动作的处理流程的流程图。

[0136] 步骤PS1:控制部8以拾取的裸芯片D位于顶推单元13的正上方的方式移动晶片保持台12,以第3单元的上表面与切割带16的背面接触的方式移动顶推单元13。此时,如图19所示,控制部8以块部13a1的各块A1~A4与拱顶头13a2的表面形成同一平面的方式,通过拱顶头13a2的吸附孔HL、和块之间的间隙A1v、A2v、A3v吸附切割带16。

[0137] 步骤PS2:控制部8使筒夹部20下降,将其定位于要拾取的裸芯片D的上方,通过吸引孔22v、25v吸附裸芯片D。

[0138] 步骤PS3:控制部8使块部13a1的块从外侧依次上升而进行剥离动作。在此,控制部8进行使用了实施方式的剥离模型的前馈控制。即,控制部8通过马达M4驱动推杆机构P4,在仅使最外侧的块A4上升数十 μm 到数百 μm 后使其下降并使其停止。上升及下降速度并不固定。其结果为,在块A4的周边形成切割带16隆起的顶推部分,在切割带16与芯片粘结膜18之间形成微小的空间、即剥离起点。通过该空间,锚固效应(Anchor effect)、即施加于裸芯片D的压力大幅减少,而能够可靠地进行以后的剥离动作。接着,控制部8通过马达M3驱动推杆机构P3,仅使第二靠外侧的块A3上升得比块A4高并使其停止。接着,控制部8通过马达M2驱动推杆机构P2,仅使第三靠外侧的块A2上升得比块A3高并使其停止。最后,控制部8通过马达M1驱动推杆机构P1,仅使最内侧的块A1上升得比块A2高并使其停止。

[0139] 步骤PS4:控制部8使筒夹上升。在步骤S3的最后的状态下,切割带16与裸芯片D的接触面积成为通过筒夹的上升而能够剥离的面积,通过筒夹22的上升而能够剥离裸芯片D。

[0140] 步骤PS5:控制部8使块部13a1的各块A1~A4与拱顶头13a2的表面形成同一平面,停止基于拱顶头13a2的吸附孔HL和块之间的间隙A1v、A2v、A3v对切割带16的吸附。控制部8以第1单元的上表面从切割带16的背面离开的方式移动顶推单元13。

[0141] 控制部8重复步骤PS1~PS5,拾取晶片11的合格的裸芯片。

[0142] 接下来,使用图19来说明使用了实施例的芯片贴装机的半导体器件的制造方法。图19是表示图7的半导体器件的制造方法的流程图。

[0143] 步骤BS11:将保持着贴附有从晶片11分割的裸芯片D的切割带16的晶片环14保存于晶片盒(未图示),并将其搬入到芯片贴装机10。控制部8从填充有晶片环14的晶片盒将晶片环14供给到裸芯片供给部1。另外,准备基板S,将其搬入到芯片贴装机10。控制部8通过基板供给部6将基板S安装于基板搬送爪51。

[0144] 步骤BS12:控制部8如上述那样剥离裸芯片D,从晶片11拾取所剥离出的裸芯片D。像这样,与芯片粘结膜18一起从切割带16剥离的裸芯片D被筒夹22吸附、保持并被搬送到下道工序(步骤BS13)。并且,当将裸芯片D搬送到下道工序的筒夹22返回到裸芯片供给部1时,遵照上述的步骤,将下一个裸芯片D从切割带16剥离,以后遵照相同的步骤从切割带16一个一个地将裸芯片D剥离。

[0145] 步骤BS13:控制部8将所拾取的裸芯片搭载到基板S上或层叠到已经贴装好的裸芯片上。控制部8将从晶片11拾取的裸芯片D载置于中间载台31,通过贴装头41从中间载台31再次拾取裸芯片D,并将其贴装到搬送来的基板S。

[0146] 步骤BS14:控制部8通过基板搬出部7从基板搬送爪51将贴装有裸芯片D的基板S取出。从芯片贴装机10搬出基板S。

[0147] 如上述那样,裸芯片D经由芯片粘结膜18被安装到基板S上,并被从芯片贴装机搬出。然后,在导线焊接工序中经由Au导线与基板S的电极电连接。接着,将安装有裸芯片D的基板S搬入到芯片贴装机并经由芯片粘结膜18将第2裸芯片D层叠到安装在基板S上的裸芯片D上,在从芯片贴装机搬出后,在导线焊接工序中经由Au导线而与基板S的电极电连接。第2裸芯片D在通过上述方法从切割带16剥离后,被搬送到芯片附加工序而层叠到裸芯片D上。在重复规定次数的上述工序后,将基板S搬送到模压工序,通过模压树脂(未图示)封固多个裸芯片D和Au导线,由此层叠封装完成。

[0148] 如上述那样,在对将多个裸芯片三维地安装到基板上的层叠封装进行组装时,为了防止封装厚度增加,而要求使裸芯片的厚度薄至20 μm 以下。另一方面,由于切割带的厚度为100 μm 左右,所以切割带的厚度甚至成为了裸芯片的厚度的4~5倍。

[0149] 虽然在要使这样薄的裸芯片从切割带剥离时,追从于切割带的变形的裸芯片的变形容易更加显著地发生,但在本实施方式的芯片贴装机中能够减少从切割带拾取裸芯片时的裸芯片的损伤。

[0150] 以上,基于实施方式及实施例具体地说明了由本发明人完成的发明,但本发明并不限于上述实施方式及实施例,当然能够进行各种变更。

[0151] 例如,虽然说明了第1单元的多个块为同心四方状的块,但可以为同心圆形状或同心椭圆形状的块,也可以为平行地排列四方状块而构成。

[0152] 另外,虽然在实施例中以相同的时刻对拾取对象裸芯片和周边裸芯片进行吸附/释放,但也可以在不同的时刻对拾取对象裸芯片和周边裸芯片进行吸附/释放。由此,能够进行更加可靠的剥离。

[0153] 另外,在实施例中虽然依次顶推各层的块,但由于各层独立而分别能够进行不同的动作,所以也可以混用顶推/下拉两个方向的动作。

[0154] 另外,在实施例,虽然说明了使用芯片粘结膜的例子,但也可以设置在基板上涂布粘接剂的预制部而不使用芯片粘结膜。

[0155] 另外,在实施例,虽然说明了从裸芯片供给部通过拾取头拾取裸芯片并将其载置于中间载台、且通过贴装头将载置于中间载台的裸芯片贴装到基板上的芯片贴装机,但并不限于此,能够适用于从裸芯片供给部拾取裸芯片的半导体制造装置。

[0156] 例如,也能够适用于没有中间载台和拾取头而通过贴装头将裸芯片供给部的裸芯片贴装到基板上的芯片贴装机。

[0157] 另外,能够适用于没有中间载台而从裸芯片供给部拾取裸芯片并将裸芯片拾取头向上方旋转而将裸芯片交付到贴装头来通过贴装头将裸芯片贴装到基板上的倒装片焊接机。

[0158] 另外,能够适用于没有中间载台和贴装头而将通过拾取头从裸芯片供给部拾取的裸芯片载置于托盘等的芯片分类器。





图1





图2

(a)



(b)




图3




图4




图5




图6




图7




图8

1




图9




图10


13

图11


13a

图12


13b

图13


13c

图14


13

图15


13

图16




图18




图19




图20




图21




图22




图23




图24




图25