





鑒於上述技術背景，本發明之一目的是提供一種能夠抑制由於驅動電晶體的臨界電壓的偏差所導致的像素之間的亮度的偏差的發光裝置。本發明之另一目的是提供一種能夠抑制由於電致發光層的劣化使發光元件的亮度降低的發光裝置。

本發明的發光裝置的一實施例至少包括電晶體、第一佈線、第二佈線、第一開關、第二開關、第三開關、第四開關、電容器、以及發光元件。第一開關具有選擇第一佈線與電容器的一對電極的一個之間的導通或非導通的功能。電容器的一對電極的另一個與電晶體的源極和汲極中的一個連接。第二開關具有選擇第二佈線與電晶體的閘極之間的導通或非導通的功能。第三開關具有選擇電容器的一對電極的一個與電晶體的閘極之間的導通或非導通的功能。第四開關具有選擇電晶體的源極和汲極中的一個與發光元件的陽極之間的導通或非導通的功能。

本發明的發光裝置的另一實施例至少包括電晶體、第一佈線、第二佈線、第三佈線、第一開關、第二開關、第三開關、第四開關、電容器、以及發光元件。第一開關具有選擇第一佈線與電容器的一對電極的一個之間的導通或非導通的功能。電容器的一對電極的另一個與電晶體的源極和汲極中的一個以及發光元件的陽極連接。第二開關具有選擇第二佈線與電晶體的閘極之間的導通或非導通的功能。第三開關具有選擇電容器的一對電極的一個與電晶體的閘極之間的導通或非導通的功能。第四開關具有選擇電

晶體的源極和汲極中的一個與第三佈線之間的導通或非導通的功能。

應注意的是，上述開關是具有控制電流或電位的供應的功能的元件，例如，作為上述開關可以使用電開關或機械開關等。明確地說，可以使用電晶體、二極體等構成開關。此外，開關可以是組合電晶體而成的邏輯電路。

在根據本發明的一實施例的發光裝置中，由上述結構，可以對驅動電晶體的閘極和源極之間施加如下的電壓，該電壓比驅動電晶體的臨界電壓高且比藉由對驅動電晶體的源極和汲極之間的電壓加上上述臨界電壓來獲得的電壓低。藉由在施加有上述電壓的狀態下，使驅動電晶體的源極處於浮動狀態，可以在驅動電晶體的閘極和源極之間取得臨界電壓。並且，當在源極保持處於浮動狀態下對閘極供應影像信號的電壓時，對驅動電晶體的閘極和源極之間供應對影像信號的電壓加上臨界電壓的電壓。發光元件被供應適合於驅動電晶體的閘極電壓的值的電流並進行灰階的表示。

在根據本發明的一實施例的發光裝置中，可以將藉由對影像信號的電壓加上電晶體的臨界電壓而獲得的電位供應到電晶體的閘極電極。因此，藉由進行臨界電壓的校正和陽極的電位的校正，可以增加發光裝置的影像品質。

#### 【圖式簡單說明】

在圖式中：

- 圖 1A 和圖 1B 是像素的電路圖；
- 圖 2 是示出像素的操作的時序圖；
- 圖 3A 至圖 3C 是示出像素的操作的圖；
- 圖 4 是示出像素的操作的時序圖；
- 圖 5A 至圖 5C 是示出像素的操作的圖；
- 圖 6 是像素的俯視圖；
- 圖 7 是像素的剖面圖；
- 圖 8 是像素的俯視圖；
- 圖 9 是像素的剖面圖；
- 圖 10 是像素的剖面圖；
- 圖 11A 至圖 11C 是像素的剖面圖；
- 圖 12 是面板的透視圖；
- 圖 13A 至圖 13E 是電子裝置的圖；
- 圖 14A 至圖 14E 是說明氧化物半導體的結構的圖；
- 圖 15A 至圖 15C 是說明氧化物半導體的結構的圖；
- 圖 16A 至圖 16C 是說明氧化物半導體的結構的圖；
- 圖 17 是示出計算的結果的圖；
- 圖 18 是示出計算的結果的圖。

## 【實施方式】

下面，參照圖式對本發明的實施方式進行詳細說明。應注意的是，本發明不侷限於以下說明，而所屬技術領域中具通常知識者可以很容易地理解其方式及詳細內容在不脫離本發明的精神及其範疇的情況下可以被變換為各種各

樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。

應注意的是，在本說明書中發光裝置在其範疇內包括：在其各像素中形成有發光元件的面板；以及該面板安裝有包括控制器的 IC 等的模組。

### 實施例 1

圖 1A 示出根據本發明的一實施例的發光裝置所具有的像素 100 的結構作為一個例子。

像素 100 包括電晶體 11 至電晶體 15、電容器 16 以及發光元件 17。另外，圖 1A 例示電晶體 11 至電晶體 15 為 n 通道型的情況。

電晶體 12 具有選擇佈線 SL 與電容器 16 的一對電極的一個之間的導通或非導通的功能。電容器 16 的一對電極的另一個與電晶體 11 的源極和汲極中的一個連接。電晶體 13 具有選擇佈線 IL 與電晶體 11 的閘極之間的導通或非導通的功能。電晶體 14 具有選擇電容器 16 的一對電極的一個與電晶體 11 的閘極之間的導通或非導通的功能。電晶體 15 具有選擇電晶體 11 的源極和汲極中的一個與發光元件 17 的陽極之間導通或非導通的功能。

在圖 1A 中，電晶體 11 的源極和汲極中的另一個連接到佈線 VL。

電晶體 12 中的導通或非導通的選擇根據與電晶體 12 的閘極連接的佈線 G1 的電位而決定。電晶體 13 中的導通

或非導通的選擇根據與電晶體 13 的閘極連接的佈線 G1 的電位而決定。電晶體 14 中的導通或非導通的選擇根據與電晶體 14 的閘極連接的佈線 G2 的電位而決定。電晶體 15 中的導通或非導通的選擇根據與電晶體 15 的閘極連接的佈線 G3 的電位而決定。

應注意的是，在本說明書中，連接是指電連接，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在連接狀態的範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、導電膜、電阻器、二極體、電晶體等的元件間接連接的狀態。

即使當在電路圖上獨立的構成要素彼此連接時，也在實際上，有一個導電膜兼具有多個構成要素的功能的情況，例如佈線的一部分用作電極的情況等。本說明書中的連接的範疇內也包括這種一個導電膜兼具有多個構成要素的功能的情況。

發光元件 17 具有陽極、陰極以及設置在陽極和陰極之間的電致發光層。電致發光層由單層或多個層構成，並且在這些層中至少包括含有發光物質的發光層。電致發光層藉由當以陰極為標準時的陰極與陽極之間的差成為發光元件 17 的臨界電壓  $V_{the}$  以上時供應的電流可以得到電致發光。電致發光包括從單重激發態回到基態時的發光（螢光）以及從三重激發態回到基態時的發光（磷光）。

應注意的是，電晶體所具有的源極和汲極的名稱根據

電晶體的極性及施加到源極和汲極的電位的高低互相調換。一般而言，在 n 通道型電晶體中，在源極和汲極中，將被施加低電位的電極稱為源極，而將被施加高電位的電極稱為汲極。此外，在 p 通道型電晶體中，在源極和汲極中，被施加低電位的電極稱為汲極，而被施加高電位的電極稱為源極。雖然在本說明書中，有時為了方便起見假設源極和汲極被固定而說明電晶體的連接關係，但是在實際上根據上述電位的關係替換源極和汲極的名稱。

圖 1B 示出根據本發明的一實施例的發光裝置所具有的像素 100 的另一個例子。

像素 100 包括電晶體 11 至電晶體 15、電容器 16 以及發光元件 17。另外，圖 1B 例示電晶體 11 至電晶體 15 為 n 通道型的情況。

電晶體 12 具有選擇佈線 SL 與電容器 16 的一對電極的一個之間的導通或非導通的功能。電容器 16 的一對電極的另一個與電晶體 11 的源極和汲極中的一個及發光元件 17 的陽極連接。電晶體 13 具有選擇佈線 IL 與電晶體 11 的閘極之間的導通或非導通的功能。電晶體 14 具有選擇電容器 16 的一對電極的一個與電晶體 11 的閘極之間的導通或非導通的功能。電晶體 15 具有選擇電晶體 11 的源極和汲極中的一個及發光元件 17 的陽極與佈線 RL 之間導通或非導通的功能。此外，電晶體 11 的源極和汲極中的另一個連接到佈線 VL。

電晶體 12 中的導通或非導通的選擇根據與電晶體 12

的閘極連接的佈線 G1 的電位而決定。電晶體 13 中的導通或非導通的選擇根據與電晶體 13 的閘極連接的佈線 G1 的電位而決定。電晶體 14 中的導通或非導通的選擇根據與電晶體 14 的閘極連接的佈線 G2 的電位而決定。電晶體 15 中的導通或非導通的選擇根據與電晶體 15 的閘極連接的佈線 G3 的電位而決定。

在圖 1A 和圖 1B 中，電晶體 11 至電晶體 15 可以在其半導體膜一側至少具有閘極，但是也可以具有在其間夾著半導體膜而存在的一對閘極。當將一對閘極的一個設定為前閘極且將另一個設定為背閘極時，背閘極可以處於浮動狀態，也可以處於從外部被供應電位的狀態。在採用後者時，既可以對前閘極及背閘極供應相同電平的電位，又可以只對背閘極供應接地電位等固定電位。藉由控制對背閘極供應的電位的電平，可以控制電晶體的臨界電壓。另外，藉由設置背閘極，通道形成區增多而可以實現汲極電流的增加。此外，藉由設置背閘極在氧化物半導體膜中容易形成耗盡層，由此可以降低次臨界擺盪。

圖 1A 和圖 1B 示出電晶體 11 至電晶體 15 都是 n 通道型的情況。當電晶體 11 至電晶體 15 都具有相同的極性時，在電晶體的製造製程中，可以省略一部分製程，例如對半導體膜添加賦予一個導電性的雜質元素等製程。但是在根據本發明的一個方式的發光裝置中，不一定需要電晶體 11 至電晶體 15 都是 n 通道型。在發光元件 17 的陽極與電晶體 15 的源極和汲極中的一個連接時，較佳地，至

少電晶體 11 爲 n 通道型，並且當發光元件 17 的陰極與電晶體 15 的源極和汲極中的一個連接時，較佳地，至少電晶體 11 爲 p 通道型。

在飽和區域中電晶體 11 進行使電流流過的操作時，較佳地，將通道長度或通道寬度設定爲比電晶體 12 至電晶體 15 長。藉由使通道長度或通道寬度長，飽和區域中的汲極電流變成恆定，而可以降低扭結效應（kink effect）。或者，藉由使通道長度或通道寬度長，電晶體 11 在飽和區域中也可以使多量電流流過。

圖 1A 和圖 1B 例示電晶體 11 至電晶體 15 採用藉由具有一個閘極來包括一個通道形成區的单閘結構的情況，但是本發明不侷限於該結構。電晶體 11 至電晶體 15 中的任一個或全部也可以採用藉由具有電連接的多個閘極來包括多個通道形成區的多閘結構。

接著，說明圖 1A 所示的像素 100 的操作。

在圖 2 中，使用時序圖例示與圖 1A 所示的像素 100 連接的佈線 G1 至佈線 G3 的電位以及供應到佈線 SL 的電位 Vdata。注意，圖 2 所示的時序圖示出電晶體 11 至電晶體 15 是 n 通道型的情況。如圖 2 所示那樣，可以將圖 1A 所示的像素 100 的操作主要分成第一期間中的第一操作、第二期間中的第二操作以及第三期間中的第三操作。

首先，說明在第一期間中進行的第一操作。在第一期間中，對佈線 G1 施加低位準的電位，對佈線 G2 施加低位準的電位，並且對佈線 G3 施加高位準的電位。因此，

電晶體 15 變為導通狀態，並且電晶體 12 至電晶體 14 變為非導通狀態。

對佈線 VL 施加電位  $V_{ano}$ ，對發光元件 17 的陰極施加電位  $V_{cat}$ 。電位  $V_{ano}$  高於將發光元件 17 的臨界電壓  $V_{the}$  加上電位  $V_{cat}$  的電位。此外，以下，將發光元件 17 的臨界電壓  $V_{the}$  假定為 0。

圖 3A 示出第一期間中的像素 100 的操作。此外，在圖 3A 中將電晶體 12 至電晶體 15 代表為開關。在第一期間中，由於上述操作，電晶體 11 的源極和汲極中的一個（圖示為節點 A）成為對電位  $V_{cat}$  加上發光元件 17 的臨界電壓  $V_{the}$  的電位。在圖 3A 中，因為假設臨界電壓  $V_{the}$  為 0，所以節點 A 的電位成為電位  $V_{cat}$ 。

接著，說明在第二期間中進行的第二操作。在第二期間中，對佈線 G1 施加高位準的電位，對佈線 G2 施加低位準的電位，並且對佈線 G3 施加低位準的電位。因此，電晶體 12 及電晶體 13 變為導通狀態，並且電晶體 14 及電晶體 15 變為非導通狀態。

當從第一期間轉移到第二期間時，較佳地，在施加到佈線 G1 的電位從低位準轉換為高位準之後，將施加到佈線 G3 的電位從高位準轉換為低位準。藉由採用上述結構可以防止由於施加到佈線 G1 的電位的轉換而節點 A 中的電位產生變動。

對佈線 VL 施加電位  $V_{ano}$ ，對發光元件 17 的陰極施加電位  $V_{cat}$ 。並且，對佈線 IL 施加電位  $V_0$ ，對佈線 SL

施加影像信號的電位  $V_{data}$ 。另外，電位  $V_0$  較佳高於對電位  $V_{cat}$  加上電晶體 11 的臨界電壓  $V_{th}$  及發光元件 17 的臨界電壓  $V_{the}$  的電位，並且低於對電位  $V_{ano}$  加上電晶體 11 的臨界電壓  $V_{th}$  的電位。

圖 3B 示出第二期間中的像素 100 的操作。另外，在圖 3B 中將電晶體 12 至電晶體 15 記為開關。在第二期間中，由於上述操作對電晶體 11 的閘極（圖示為節點 B）施加電位  $V_0$ ，因此電晶體 11 變為導通狀態。由此，藉由電晶體 11 電容器 16 的電荷被釋放，而處於電位  $V_{cat}$  的節點 A 的電位開始上升。並且，最終，當節點 A 的電位成為電位  $V_0 - V_{th}$ ，即電晶體 11 的閘極電壓減小到臨界電壓  $V_{th}$  時，電晶體 11 變為非導通狀態。此外，對電容器 16 的一個電極（圖示為節點 C）施加電位  $V_{data}$ 。

接著，說明在第三期間中進行的第三操作。在第三期間中，對佈線 G1 施加低位準的電位，對佈線 G2 施加高位準的電位，並且對佈線 G3 施加高位準的電位。因此，電晶體 14 及電晶體 15 變為導通狀態，並且電晶體 12 及電晶體 13 變為非導通狀態。

當從第二期間轉移到第三期間時，較佳地，在施加到佈線 G1 的電位從高位準轉換為低位準之後將施加到佈線 G2 及佈線 G3 的電位從低位準轉換為高位準。藉由採用上述結構可以防止由於施加到佈線 G1 的電位的轉換而節點 A 中的電位產生變動。

對佈線 VL 施加電位  $V_{ano}$ ，並且對發光元件 17 的陰

極施加電位  $V_{cat}$ 。

圖 3C 示出第三期間中的像素 100 的操作。在圖 3C 中，將電晶體 12 至電晶體 15 代表為開關。在第三期間中，藉由上述操作對節點 B 施加電位  $V_{data}$ ，因此電晶體 11 的閘極電壓成為  $V_{data}-V_0+V_{th}$ 。因此可以將電晶體 11 的閘極電壓設定為包括臨界電壓  $V_{th}$  的值。藉由採用上述結構，可以防止電晶體 11 的臨界電壓  $V_{th}$  的偏差影響到供應到發光元件 17 的電流值。或者，即使電晶體 11 劣化而臨界電壓  $V_{th}$  產生變化，也可以防止上述變化影響到供應到發光元件 17 的電流值。因此，可以降低顯示不均勻，而以高影像品質進行顯示。

接著，說明圖 1B 所示的像素 100 的操作。

在圖 4 中，使用時序圖例示與圖 1B 所述的像素 100 連接的佈線 G1 至佈線 G3 的電位以及供應到佈線 SL 的電位  $V_{data}$ 。應注意的是，圖 4 所示的時序圖示出電晶體 11 至電晶體 15 是 n 通道型的情況。如圖 4 所示那樣，可以將圖 1B 所示的像素 100 的操作主要分成第一期間中的第一操作、第二期間中的第二操作以及第三期間中的第三操作。

首先，說明在第一期間中進行的第一操作。在第一期間中，對佈線 G1 施加低位準的電位，對佈線 G2 施加低位準的電位，並且對佈線 G3 施加高位準的電位。因此，電晶體 15 變為導通狀態，並且電晶體 12 至電晶體 14 變為非導通狀態。

對佈線 VL 施加電位  $V_{ano}$ ，對發光元件 17 的陰極施加電位  $V_{cat}$ 。如上所述，電位  $V_{ano}$  高於將發光元件 17 的臨界電壓  $V_{the}$  加上電位  $V_{cat}$  的電位。並且，對佈線 RL 施加電位  $V_1$ 。電位  $V_1$  較佳低於對電位  $V_{cat}$  加上發光元件 17 的臨界電壓  $V_{the}$  的電位。藉由將電位  $V_1$  設定為上述值，可以防止在第一期間中電流在發光元件 17 中流過。

圖 5A 示出第一期間中的像素 100 的操作。此外，在圖 5A 中將電晶體 12 至電晶體 15 記為開關。在第一期間中，藉由上述操作對電晶體 11 的源極和汲極中的一個（圖示為節點 A）施加電位  $V_1$ 。

接著，說明在第二期間中進行的第二操作。在第二期間中，對佈線 G1 施加高位準的電位，對佈線 G2 施加低位準的電位，並且對佈線 G3 施加低位準的電位。因此，電晶體 12 及電晶體 13 變為導通狀態，並且電晶體 14 及電晶體 15 變為非導通狀態。

當從第一期間轉移到第二期間時，較佳地，在施加到佈線 G1 的電位從低位準轉換為高位準之後，將施加到佈線 G3 的電位從高位準轉換為低位準。藉由採用上述結構，可以防止由於施加到佈線 G1 的電位的轉換而節點 A 中的電位產生變動。

對佈線 VL 施加電位  $V_{ano}$ ，對發光元件 17 的陰極施加電位  $V_{cat}$ 。並且，對佈線 IL 施加電位  $V_0$ ，對佈線 SL 施加影像信號的電位  $V_{data}$ 。另外，如上所述，電位  $V_0$

較佳高於對電位  $V_{cat}$  加上電晶體 11 的臨界電壓  $V_{th}$  及發光元件 17 的臨界電壓  $V_{the}$  的電位，並且低於對電位  $V_{ano}$  加上電晶體 11 的臨界電壓  $V_{th}$  的電位。應注意的是，與圖 1A 所示的像素 100 不同，在圖 1B 所示的像素 100 中，發光元件 17 的陽極與電晶體 11 的源極和汲極中的一個連接。因此，爲了不增加在第二期間中供應到發光元件 17 的電流值抑，較佳地，將圖 1B 所示的像素 100 中的電位  $V_0$  設定爲比圖 1A 所示的像素 100 中的電位  $V_0$  低。

圖 5B 示出在第二期間中的像素 100 的操作。另外，在圖 5B 中將電晶體 12 至電晶體 15 記爲開關。在第二期間中，由於藉由上述操作對電晶體 11 的閘極（圖示爲節點 B）施加電位  $V_0$ ，因此電晶體 11 變爲導通狀態。由此，藉由電晶體 11 電容器 16 的電荷被釋放，而處於電位  $V_1$  的節點 A 的電位開始上升。接著，當節點 A 的電位成爲電位  $V_0 - V_{th}$ ，即電晶體 11 的閘極電壓減小到臨界電壓  $V_{th}$  時，電晶體 11 變爲非導通狀態。此外，對電容器 16 的一個電極（圖示爲節點 C）施加電位  $V_{data}$ 。

接著，說明在第三期間中進行的第三操作。在第三期間中，對佈線 G1 施加低位準的電位，對佈線 G2 施加高位準的電位，並且對佈線 G3 施加低位準的電位。因此，電晶體 14 變爲導通狀態，並且電晶體 12、電晶體 13 以及電晶體 15 變爲非導通狀態。

當從第二期間轉移到第三期間時，較佳地，在施加到

佈線 G1 的電位從高位準轉換為低位準之後，將施加到佈線 G2 的電位從低位準轉換為高位準。藉由採用上述結構可以防止由於施加到佈線 G1 的電位的轉換而節點 A 中的電位產生變動。

對佈線 VL 施加電位  $V_{ano}$ ，並且對發光元件 17 的陰極施加電位  $V_{cat}$ 。

圖 5C 示出第三期間中的像素 100 的操作。在圖 5C 中，將電晶體 12 至電晶體 15 記為開關。在第三期間中，藉由上述操作對節點 B 施加電位  $V_{data}$ ，因此電晶體 11 的閘極電壓成為  $V_{data}-V_0+V_{th}$ 。因此可以將電晶體 11 的閘極電壓設定為包括臨界電壓  $V_{th}$  的值。藉由採用上述結構，可以防止電晶體 11 的臨界電壓  $V_{th}$  的偏差影響到供應到發光元件 17 的電流值。或者，即使電晶體 11 劣化而臨界電壓  $V_{th}$  產生變化，也可以防止上述變化影響到供應到發光元件 17 的電流值。因此，可以降低顯示不均勻，而以高影像品質進行顯示。

此外，在專利文獻 1 所記載的發光元件型顯示器中，使用來對有機電致發光元件供應電流的電晶體 ( $Tr_{12}$ ) 的閘極與汲極電連接來取得臨界電壓。因此，當電晶體 ( $Tr_{12}$ ) 為常導通時，電晶體 ( $Tr_{12}$ ) 的源極不會高於閘極。因此，當電晶體 ( $Tr_{12}$ ) 為常導通時，難以取得臨界電壓。

相反的，在具有圖 1A 和圖 1B 所示的像素的根據本發明的一實施例的發光裝置中，因為電晶體 11 的源極和

汲極中的另一個與電晶體 11 的閘極電分離，所以能夠分別控制其電位。從而，在第二操作中，可以將電晶體 11 的源極和汲極中的另一個的電位設定為高於對電晶體 11 的閘極的電位加上臨界電壓  $V_{th}$  的電位的值。因此，在電晶體 11 為常導通時，即臨界電壓  $V_{th}$  具有負的值時，在電晶體 11 中，可以在電容器 16 中積蓄電荷直到源極的電位變高於閘極的電位  $V_0$ 。因此，在根據本發明的一實施例的發光裝置中，即使電晶體 11 為常導通，也在上述第二操作中可以取得臨界電壓，並且在第三操作中，可以以成為包括臨界電壓  $V_{th}$  的的方式設定電晶體 11 的閘極電壓。

因此，在根據本發明的一實施例的發光裝置中，例如當將氧化物半導體用於電晶體 11 的半導體膜時等，即使電晶體 11 變為常導通，也可以降低顯示不均勻，而以高影像品質進行顯示。

## 實施例 2

圖 6 示出圖 1A 所示的像素的俯視圖作為一個例子。應注意的是，在圖 6 中，為了明確示出像素的佈局，省略各種絕緣膜而示出像素的俯視圖。此外，在圖 6 中，為了明確示出像素所具有的電晶體和電容器的佈局，省略陽極、電致發光層以及陰極而示出像素的俯視圖。

圖 7 示出沿著圖 6 所示的俯視圖的虛線 A1-A2 以及虛線 A3-A4 的剖面圖。

電晶體 12 在具有絕緣表面的基板 800 上包括：用作閘極的導電膜 801；導電膜 801 上的閘極絕緣膜 802；在與導電膜 801 重疊的位置上位於閘極絕緣膜 802 上的半導體膜 803；以及用作源極或汲極並位於半導體膜 803 上的導電膜 804 及導電膜 805。導電膜 801 也用作佈線 G1。導電膜 804 也用作佈線 SL。

電晶體 13 在具有絕緣表面的基板 800 上包括：用作閘極的導電膜 801；導電膜 801 上的閘極絕緣膜 802；在與導電膜 801 重疊的位置上位於閘極絕緣膜 802 上的半導體膜 806；以及用作源極或汲極並位於半導體膜 806 上的導電膜 807 及導電膜 808。導電膜 807 隔著接觸孔連接到用作佈線 IL 的導電膜 809。

電晶體 14 在具有絕緣表面的基板 800 上包括：用作閘極的導電膜 810；導電膜 810 上的閘極絕緣膜 802；在與導電膜 810 重疊的位置上位於閘極絕緣膜 802 上的半導體膜 811；以及用作源極或汲極並位於半導體膜 811 上的導電膜 805 及導電膜 808。導電膜 810 也用作佈線 G2。

電晶體 11 在具有絕緣表面的基板 800 上包括：用作閘極的導電膜 812；導電膜 812 上的閘極絕緣膜 802；在與導電膜 812 重疊的位置上位於閘極絕緣膜 802 上的半導體膜 813；以及用作源極或汲極並位於半導體膜 813 上的導電膜 814 及導電膜 815。導電膜 812 與導電膜 808 連接。導電膜 814 也用作佈線 VL。

電晶體 15 在具有絕緣表面的基板 800 上包括：用作

閘極的導電膜 816；導電膜 816 上的閘極絕緣膜 802；在與導電膜 816 重疊的位置上位於閘極絕緣膜 802 上的半導體膜 817；以及用作源極或汲極並位於半導體膜 817 上的導電膜 815 及導電膜 818。導電膜 816 也用作佈線 G3。

電容器 16 在具有絕緣表面的基板 800 上包括：導電膜 819；導電膜 819 上的閘極絕緣膜 802；以及在與導電膜 819 重疊的位置上位於閘極絕緣膜 802 上的導電膜 815。導電膜 819 與導電膜 805 連接。

在導電膜 804、導電膜 805、導電膜 807、導電膜 808、導電膜 814、導電膜 815 以及導電膜 818 上形成有絕緣膜 820。並且，在絕緣膜 821 上設置有用作陽極的導電膜 822。導電膜 822 藉由形成在絕緣膜 820 及絕緣膜 821 中的接觸孔 823 連接到導電膜 818。

在絕緣膜 821 上設置有具有使導電膜 822 的一部分露出的開口部的絕緣膜 824。在導電膜 822 的一部分及絕緣膜 824 上依次層疊有電致發光層 825 以及用作陰極的導電膜 826。導電膜 822、電致發光層 825 與導電膜 826 重疊的區域相當於發光元件 17。

圖 8 示出圖 1A 所示的像素的俯視圖作為另一個例子。應注意的是，在圖 8 中，為了明確示出像素的佈局，省略各種絕緣膜而示出像素的俯視圖。此外，在圖 8 中，為了明確示出像素所具有的電晶體和電容器的佈局，省略陽極、電致發光層以及陰極而示出像素的俯視圖。

圖 9 示出沿著圖 8 所示的俯視圖的虛線 A1-A2 以及

虛線 A3-A4 的剖面圖。

電晶體 12 在具有絕緣表面的基板 900 上包括：半導體膜 901；半導體膜 901 上的閘極絕緣膜 902；在與半導體膜 901 重疊的位置上位於閘極絕緣膜 902 上並用作閘極的導電膜 903；以及與半導體膜 901 所具有的源極或汲極連接的導電膜 904 及導電膜 905。導電膜 903 也用作佈線 G1。導電膜 904 也用作佈線 SL。

電晶體 13 在具有絕緣表面的基板 900 上包括：半導體膜 906；半導體膜 906 上的閘極絕緣膜 902；在與半導體膜 906 重疊的位置上位於閘極絕緣膜 902 上並用作閘極的導電膜 903；以及與半導體膜 906 所具有的源極或汲極連接的導電膜 907 及導電膜 908。導電膜 907 藉由接觸孔連接到用作佈線 IL 的導電膜 909。

電晶體 14 在具有絕緣表面的基板 900 上包括：半導體膜 901；半導體膜 901 上的閘極絕緣膜 902；在與半導體膜 901 重疊的位置上位於閘極絕緣膜 902 上並用作閘極的導電膜 911；以及與半導體膜 901 所具有的源極或汲極連接的導電膜 905 及導電膜 908。導電膜 911 也用作佈線 G2。注意，在圖 8 中電晶體 12 和電晶體 14 共有一個半導體膜 901，但是電晶體 12 和電晶體 14 也可以彼此具有獨立的半導體膜。

電晶體 11 在具有絕緣表面的基板 900 上包括：半導體膜 912；半導體膜 912 上的閘極絕緣膜 902；在與半導體膜 912 重疊的位置上位於閘極絕緣膜 902 上並用作閘極

的導電膜 913；以及與半導體膜 912 所具有的源極或汲極連接的導電膜 914。導電膜 913 與導電膜 908 連接。導電膜 914 也用作佈線 VL。

電晶體 15 在具有絕緣表面的基板 900 上包括：半導體膜 912；半導體膜 912 上的閘極絕緣膜 902；在與半導體膜 912 重疊的位置上位於閘極絕緣膜 902 上並用作閘極的導電膜 915；以及與半導體膜 912 所具有的源極或汲極連接的導電膜 916。導電膜 915 也用作佈線 G3。

電容器 16 在具有絕緣表面的基板 900 上包括：半導體膜 912；半導體膜 912 上的閘極絕緣膜 902；以及在與半導體膜 912 重疊的位置上位於閘極絕緣膜 902 上的導電膜 917。導電膜 917 與導電膜 905 連接。

在導電膜 904、導電膜 905、導電膜 907、導電膜 908、導電膜 914 以及導電膜 916 上形成有絕緣膜 920。在絕緣膜 920 上形成有用作陽極的導電膜 921。導電膜 921 藉由形成在絕緣膜 920 中的接觸孔 922 連接到導電膜 916。

在絕緣膜 920 上設置有具有使導電膜 921 的一部分露出的開口部的絕緣膜 923。在導電膜 921 的一部分及絕緣膜 923 上依次層疊有電致發光層 924 以及用作陰極的導電膜 925。導電膜 921、電致發光層 924 以及導電膜 925 彼此重疊的區域相當於發光元件 17。

在本發明的一實施例中，在電晶體 11 至電晶體 15 中，既可以將非晶、微晶、多晶或單晶的矽或鍺等半導體

用於半導體膜，又可以將氧化物半導體等寬能隙半導體用於半導體膜。

當將非晶、微晶、多晶或單晶的矽或鍺等半導體用於電晶體 11 至電晶體 15 的半導體膜時，將賦予一個導電性的雜質元素添加到上述半導體膜來形成用作源極或汲極的雜質區。例如，藉由將磷或砷添加到上述半導體膜，可以形成具有 n 型導電性的雜質區。此外，藉由將硼添加到上述半導體膜，可以形成具有 p 型導電性的雜質區。

當將氧化物半導體用於電晶體 11 至電晶體 15 的半導體膜時，也可以將摻雜劑添加到上述半導體膜來形成用作源極或汲極的雜質區。作為摻雜劑的添加可以使用離子植入法。作為摻雜劑，例如可以使用：氮、氬、氙等稀有氣體；或氮、磷、砷、銻等第 15 族元素等。例如，當使用氮作為摻雜劑時，雜質區中的氮原子的濃度較佳地為  $5 \times 10^{19}/\text{cm}^3$  至且  $1 \times 10^{22}/\text{cm}^3$ 。

作為矽半導體可以使用：藉由電漿 CVD 法等氣相沉積法或濺射法製造的非晶矽；利用雷射退火法等處理使非晶矽結晶化的多晶矽；以及對單晶矽晶片注入氫離子等而使其表層部分剝離的單晶矽等。

例如，作為氧化物半導體，可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的 In-Zn 類氧化物、Sn-Zn 類氧化物、Al-Zn 類氧化物、Zn-Mg 類氧化物、Sn-Mg 類氧化物、In-Mg 類氧化物、In-Ga 類氧化物；三元金屬氧化物的 In-Ga-Zn 類氧化物（也稱為 IGZO）、In-Al-Zn 類

氧化物、In-Sn-Zn 類氧化物、Sn-Ga-Zn 類氧化物、Al-Ga-Zn 類氧化物、Sn-Al-Zn 類氧化物、In-Hf-Zn 類氧化物、In-La-Zn 類氧化物、In-Ce-Zn 類氧化物、In-Pr-Zn 類氧化物、In-Nd-Zn 類氧化物、In-Sm-Zn 類氧化物、In-Eu-Zn 類氧化物、In-Gd-Zn 類氧化物、In-Tb-Zn 類氧化物、In-Dy-Zn 類氧化物、In-Ho-Zn 類氧化物、In-Er-Zn 類氧化物、In-Tm-Zn 類氧化物、In-Yb-Zn 類氧化物、In-Lu-Zn 類氧化物；四元金屬氧化物的 In-Sn-Ga-Zn 類氧化物、In-Hf-Ga-Zn 類氧化物、In-Al-Ga-Zn 類氧化物、In-Sn-Al-Zn 類氧化物、In-Sn-Hf-Zn 類氧化物、In-Hf-Al-Zn 類氧化物。

例如，In-Ga-Zn 類氧化物是指包含 In、Ga 和 Zn 的氧化物，而對 In、Ga、Zn 的比率沒有限制。此外，也可以包含 In、Ga、Zn 以外的金屬元素。

作為氧化物半導體，也可以使用表示為  $\text{InMO}_3(\text{ZnO})_m$  ( $m>0$  且  $m$  不是整數) 的材料。注意，M 表示選自 Ga、Fe、Mn 和 Co 中的一種或多種金屬元素。另外，作為氧化物半導體，也可以使用表示為  $\text{In}_2\text{SnO}_5(\text{ZnO})_n$  ( $n>0$  且  $n$  是整數) 的材料。

例如，可以使用  $\text{In:Ga:Zn}=1:1:1$  ( $=1/3:1/3:1/3$ ) 或  $\text{In:Ga:Zn}=2:2:1$  ( $=2/5:2/5:1/5$ ) 的原子比的 In-Ga-Zn 類氧化物或其組成的近旁的氧化物。或者，較佳的是使用  $\text{In:Sn:Zn}=1:1:1$  ( $=1/3:1/3:1/3$ )、 $\text{In:Sn:Zn}=2:1:3$  ( $=1/3:1/6:1/2$ ) 或  $\text{In:Sn:Zn}=2:1:5$  ( $=1/4:1/8:5/8$ ) 的原子比的 In-Sn-Zn

類氧化物或其組成的近旁的氧化物。

作為用於減小使用該氧化物半導體的電晶體的電特性偏差的穩定劑 (stabilizer)，較佳的是具有錫 (Sn)、鈪 (Hf)、鋁 (Al)、鋯 (Zr) 和鈦 (Ti)。作為其他穩定劑，可以具有鐳系元素的鐳 (La)、鈾 (Ce)、鐳 (Pr)、釹 (Nd)、釷 (Sm)、鈾 (Eu)、釷 (Gd)、鐳 (Tb)、鐳 (Dy)、鈾 (Ho)、鈾 (Er)、鐳 (Tm)、鐳 (Yb)、鐳 (Lu) 中的一種或多種。

應注意的是，藉由減少成為電子予體 (供體) 的水分或氫等雜質且減少氧缺陷來實現高純度化的氧化物半導體 (purified OS) 是 i 型 (內稟半導體) 或無限趨近於 i 型。因此，使用上述氧化物半導體的電晶體具有截止電流顯著低的特性。另外，氧化物半導體的能隙是 2eV 以上，較佳地是 2.5eV 以上，更佳地是 3eV 以上。藉由使用充分減少水分或氫等的雜質濃度且減少氧缺陷而被高純度化的氧化物半導體膜，可以降低電晶體的截止電流。

明確而言，根據各種實驗可以證明將被高純度化的氧化物半導體用於半導體膜的電晶體的截止電流低。例如，通道寬度為  $1 \times 10^6 \mu\text{m}$ ，且通道長度為  $10 \mu\text{m}$  的元件也可以在源極電極和汲極電極之間的電壓 (汲極電壓) 為 1V 至 10V 的範圍內獲得截止電流為半導體參數分析儀的測量極限以下，即  $1 \times 10^{-13} \text{A}$  以下的特性。在此情況下，可知：相當於截止電流除以電晶體的通道寬度的數值的截止電流為  $100 \text{zA}/\mu\text{m}$  以下。此外，藉由使用如下電路來測量截止

電流，在該電路中連接電容器與電晶體且由該電晶體控制流入到電容器或從電容器流出的電荷。在該測量時，將被高純度化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容器的每單位時間的電荷量推移測量該電晶體的截止電流。其結果是，可知：當電晶體的源極電極和汲極電極之間的電壓為 3V 時，可以獲得更低的截止電流，即幾十  $\text{yA}/\mu\text{m}$ 。由此，將被高純度化的氧化物半導體膜用於通道形成區的電晶體的截止電流顯著的低於使用具有結晶性的矽的電晶體的截止電流。

在沒有特別的說明的情況下，在 n 通道型電晶體中，本說明書所述的截止電流是指如下電流，即：在使汲極的電位高於源極及閘極的電位的狀態下，當以源極的電位為標準時的閘極的電位為 0 以下時，流過源極和汲極之間的電流。或者，在 p 通道型電晶體中，本說明書所述的截止電流是指如下電流，即：在使汲極的電位低於源極及閘極的電位的狀態下，當以源極的電位為標準時的閘極的電位為 0 以上時，流過源極和汲極之間的電流。

例如，氧化物半導體膜可以藉由使用包含 In（銦）、Ga（鎵）和 Zn（鋅）的靶材的濺射法形成。在藉由濺射法形成 In-Ga-Zn 類氧化物半導體膜的情況下，較佳的是使用原子數比為 In:Ga:Zn=1:1:1、4:2:3、3:1:2、1:1:2、2:1:3 或 3:1:4 的 In-Ga-Zn 類氧化物的靶材。藉由使用具有上述原子數比的 In-Ga-Zn 類氧化物的靶材形成氧化物半導體膜，容易形成多晶或 CAAC。另外，包含 In、Ga

及 Zn 的靶材的填充率為 90%以上且 100%以下，較佳為 95%以上且低於 100%。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。

當作爲氧化物半導體使用 In-Zn 類氧化物材料時，將所使用的靶材中的金屬元素的原子數比設定爲 In:Zn=50:1 至 1:2（換算爲莫耳數比則爲  $\text{In}_2\text{O}_3:\text{ZnO}=25:1$  至 1:4），較佳爲 In:Zn=20:1 至 1:1（換算爲莫耳數比則爲  $\text{In}_2\text{O}_3:\text{ZnO}=10:1$  至 1:2），更佳爲 In:Zn=15:1 至 1.5:1（換算爲莫耳數比則爲  $\text{In}_2\text{O}_3:\text{ZnO}=15:2$  至 3:4）。例如，作爲用來形成 In-Zn 類氧化物的氧化物半導體膜的靶材，當原子數比爲 In:Zn:O=X:Y:Z 時，滿足  $Z>1.5X+Y$ 。藉由將 Zn 的比率設定爲上述範圍內的值，可以實現遷移率的提高。

明確地說，氧化物半導體膜藉由將基板放置在保持爲減壓狀態的處理室內，去除處理室內的殘留水分並導入被去除了氫及水分的濺射氣體，使用上述靶材形成。在進行成膜時，也可以將基板溫度設定爲 100℃至 600℃，較佳爲 200℃至 400℃。藉由邊加熱基板邊進行成膜，可以降低形成的氧化物半導體膜中含有的雜質濃度。另外，可以減輕由於濺射帶來的損傷。爲了去除殘留在處理室中的水分，較佳的是使用吸附型真空泵。例如，較佳的是使用低溫泵、離子泵、鈦昇華泵。另外，作爲排氣單元，也可以使用配備有冷阱的渦輪泵。在使用低溫泵對處理室進行排氣時，例如排出氫原子、水（ $\text{H}_2\text{O}$ ）等的包含氫原子的化合物（更佳的是，還包含碳原子的化合物）等，由此可以

降低該處理室中形成的氧化物半導體膜所包含的雜質濃度。

應注意的是，有時在藉由濺射等形成的氧化物半導體膜中包含多量的作為雜質的水分或氫（包括羥基）。由於水分或氫容易形成供體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一實施例中，為了減少氧化物半導體膜中的水分或氫等雜質（脫水化或脫氫化），較佳在減壓氛圍、氮或稀有氣體等惰性氣體氛圍、氧氣氛圍或超乾燥空氣（使用 CRDS（cavity ring-down laser spectroscopy；腔體振盪吸收光譜法）方式的露點計進行測定時的水分量是 20ppm（露點換算， $-55^{\circ}\text{C}$ ）以下，較佳的是 1ppm 以下，更佳的是 10ppb 以下的空氣）氛圍下對氧化物半導體膜進行加熱處理。

藉由對氧化物半導體膜進行加熱處理，可以使氧化物半導體膜中的水分或氫脫離。明確而言，可以在  $250^{\circ}\text{C}$  以上且  $750^{\circ}\text{C}$  以下，較佳在  $400^{\circ}\text{C}$  以上且低於基板的應變點的溫度下進行加熱處理。例如，以  $500^{\circ}\text{C}$  進行 3 分鐘至 6 分鐘左右的加熱處理即可。藉由使用 RTA 法作為加熱處理，可以在短時間內進行脫水化或脫氫化，由此也可以以超過玻璃基板的應變點的溫度進行處理。

應注意的是，在某些情況下，有時由於上述加熱處理，從氧化物半導體膜氧脫離而在氧化物半導體膜內形成氧缺陷。由此，在本發明一實施例中，作為接觸於氧化物半導體膜的閘極絕緣膜等的絕緣膜，使用包含氧的絕緣

膜。並且，藉由在形成包含氧的絕緣膜之後進行加熱處理，從上述絕緣膜將氧供應到氧化物半導體膜。藉由採用上述結構，可以降低成為供體的氧缺陷，而滿足包括在氧化物半導體膜中的氧化物半導體的化學計量成分比。氧化物半導體膜較佳包含超過化學計量成分比的氧。其結果是，可以使氧化物半導體膜趨近於 i 型，減輕因氧缺陷而導致的電晶體的電特性偏差，從而實現電特性的提高。

在氮、超乾燥空氣或稀有氣體（氬、氦等）的氛圍下較佳以 200℃ 至 400℃，例如以 250℃ 至 350℃ 進行用來將氧供應到氧化物半導體膜的加熱處理。上述氣體的含水量為 20ppm 以下，較佳為 1ppm 以下，更佳為 10ppb 以下。

另外，氧化物半導體膜既可以為非晶（amorphous），又可以具有結晶性。當採用後者時，氧化物半導體膜可以是單晶、多晶、其一部分具有結晶性的結構、在非晶中包含具有結晶性的部分的結構或非非晶。作為其一部分具有結晶性的結構的一個例子，也可以使用包含如下結晶的氧化物半導體（CAAC-OS：C-Axis Aligned Crystalline Oxide Semiconductor），該結晶進行 c 軸配向，並且在從 ab 面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，並且從垂直於 c 軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在 ab 面上 a 軸或 b 軸的方向不同（即，以 c 軸為中心回轉）。

從廣義來理解，CAAC-OS 是指非單晶的包括如下相的氧化物，在該相中在從垂直於 ab 面的方向看時具有三

角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且在從垂直於  $c$  軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。

CAAC-OS 不是單晶，但是也不只由非晶形成。另外，雖然 CAAC-OS 包括晶化部分（結晶部分），但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。

也可以用氮取代構成 CAAC-OS 的氧的一部分。構成 CAAC-OS 的各結晶部分的  $c$  軸也可以在固定的方向上（例如，垂直於形成 CAAC-OS 的基板面或 CAAC-OS 的表面等的方向）一致。或者，構成 CAAC-OS 的各結晶部分的  $ab$  面的法線也可以朝向固定的方向（例如，垂直於形成 CAAC-OS 的基板面或 CAAC-OS 的表面等的方向）。

CAAC-OS 根據其組成等而成為導體、半導體或絕緣體。另外，CAAC-OS 根據其組成等而具有對可見光的透明性或不具有對可見光的透明性。

作為上述 CAAC-OS 的例子，也可以舉出一種氧化物，該氧化物被形成為膜狀，並且在該氧化物中在從垂直於膜表面或所形成的基板面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察其膜剖面時確認到金屬原子或金屬原子及氧原子（或氮原子）的層狀排列。

以下，參照圖 14A 至圖 16C 詳細說明包括在 CAAC-OS 膜中的結晶結構的一個例子。另外，在沒有特別的說明時，在 14A 至圖 16C 中，以垂直方向為  $c$  軸方向，並

以與  $c$  軸方向正交的面爲  $ab$  面。另外，在只說“上一半”或“下一半”時，其是指以  $ab$  面爲邊界時的上一半或下一半。另外，在圖 14A 至圖 14E 中，使用圓圈圈上的  $O$  示出四配位  $O$ ，而使用雙重圓圈圈上的  $O$  示出三配位  $O$ 。

圖 14A 示出具有一個六配位  $In$  以及靠近  $In$  的六個四配位氧原子（以下稱爲四配位  $O$ ）的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱爲小組。雖然圖 14A 所示的結構採用八面體結構，但是爲了容易理解示出平面結構。另外，在圖 14A 的上一半及下一半中分別具有三個四配位  $O$ 。圖 14A 所示的小組的電荷爲 0。

圖 14B 示出具有一個五配位  $Ga$ 、靠近  $Ga$  的三個三配位氧原子（以下稱爲三配位  $O$ ）以及靠近  $Ga$  的兩個四配位  $O$  的結構。三配位  $O$  都存在於  $ab$  面上。在圖 14B 的上一半及下一半分別具有一個四配位  $O$ 。另外，因爲  $In$  也採用五配位，所以也有可能採用圖 14B 所示的結構。圖 14B 所示的小組的電荷爲 0。

圖 14C 示出具有一個四配位  $Zn$  以及靠近  $Zn$  的四個四配位  $O$  的結構。在圖 14C 的上一半具有一個四配位  $O$ ，並且在下一半具有三個四配位  $O$ 。或者，也可以在圖 14C 的上一半具有三個四配位  $O$ ，並且在下一半具有一個四配位  $O$ 。圖 14C 所示的小組的電荷爲 0。

圖 14D 示出具有一個六配位  $Sn$  以及靠近  $Sn$  的六個四配位  $O$  的結構。在圖 14D 的上一半具有三個四配位

O，並且在下一半具有三個四配位 O。圖 14D 所示的小組的電荷為 +1。

圖 14E 示出包括兩個 Zn 的小組。在圖 14E 的上半具有一個四配位 O，並且在下一半具有一個四配位 O。圖 14E 所示的小組的電荷為 -1。

在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組（也稱為單元元件）。

這裏，說明這些小組彼此接合的規則。圖 14A 所示的六配位 In 的上半的三個 O 在下方向上分別具有三個靠近的 In，而 In 的下一半的三個 O 在上方向上分別具有三個靠近的 In。圖 14B 所示的五配位 Ga 的上半的一個 O 在下方向上具有一個靠近的 Ga，而 Ga 的下一半的一個 O 在上方向上具有一個靠近的 Ga。圖 14C 所示的四配位 Zn 的上半的一個 O 在下方向上具有一個靠近的 Zn，而 Zn 的下一半的三個 O 在上方向上分別具有三個靠近的 Zn。像這樣，金屬原子的上方向上的四配位 O 的個數與位於該 O 的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位 O 的個數與位於該 O 的上方向上的靠近的金屬原子的個數相等。因為 O 為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為 4。因此，在位於一金屬原子的上方向上的四配位 O 的個數和位於另一金屬原子的下方向上的四配位 O 的個數的總和為 4 時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子

(In 或 Sn) 藉由下一半的四配位 O 接合時，因為四配位 O 的個數為 3，所以其與五配位金屬原子 (Ga 或 In) 和四配位金屬原子 (Zn) 中的任何一種接合。

具有這些配位數的金屬原子在 c 軸方向上藉由四配位 O 接合。另外，除此以外，以使層結構的總和電荷成為 0 的方式使多個小組接合構成中組。

圖 15A 示出構成 In-Sn-Zn 類氧化物的層結構的中組的模型圖。圖 15B 示出由三個中組構成的大組。另外，圖 15C 示出從 c 軸方向上觀察圖 15B 的層結構時的原子排列。

在圖 15A 中，為了容易理解，省略三配位 O，關於四配位 O 只示出其個數，例如，以③表示 Sn 的上一半及下一半分別具有三個四配位 O。與此同樣，在圖 15A 中，以①表示 In 的上一半及下一半分別具有一個四配位 O。與此同樣，在圖 15A 中示出：下一半具有一個四配位 O 而上一半具有三個四配位 O 的 Zn；以及上一半具有一個四配位 O 而下一半具有三個四配位 O 的 Zn。

在圖 15A 中，構成 In-Sn-Zn 類氧化物的層結構的中組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位 O 的 Sn 與上一半及下一半分別具有一個四配位 O 的 In 接合；該 In 與上一半具有三個四配位 O 的 Zn 接合；藉由該 Zn 的下一半的一個四配位 O 與上一半及下一半分別具有三個四配位 O 的 In 接合；該 In 與上一半具有一個四配位 O 的由兩個 Zn 構成的小組接

合；藉由該小組的下一半的一個四配位 O 與上一半及下一半分別具有三個四配位 O 的 Sn 接合。多個上述中組彼此接合而構成大組。

這裏，三配位 O 及四配位 O 的一個接合的電荷分別可以被認為是  $-0.667$  及  $-0.5$ 。例如，In（六配位或五配位）、Zn（四配位）以及 Sn（五配位或六配位）的電荷分別為  $+3$ 、 $+2$  以及  $+4$ 。因此，包含 Sn 的小組的電荷為  $+1$ 。因此，為了形成包含 Sn 的層結構，需要消除電荷  $+1$  的電荷  $-1$ 。作為具有電荷  $-1$  的結構，可以舉出圖 14E 所示的包含兩個 Zn 的小組。例如，因為如果對於一個包含 Sn 的小組有一個包含兩個 Zn 的小組則電荷被消除，而可以使層結構的總電荷為 0。

明確而言，藉由反復圖 15B 所示的大組來可以得到 In-Sn-Zn 類氧化物的結晶（ $\text{In}_2\text{SnZn}_3\text{O}_8$ ）。注意，可以得到的 In-Sn-Zn 類氧化物的層結構可以由組成式  $\text{In}_2\text{SnZn}_2\text{O}_7(\text{ZnO})_m$ （ $m$  是 0 或自然數）表示。

此外，使用如下材料時也與上述相同：四元金屬氧化物的 In-Sn-Ga-Zn 類氧化物；三元金屬氧化物的 In-Ga-Zn 類氧化物（也表示為 IGZO）、In-Al-Zn 類氧化物、Sn-Ga-Zn 類氧化物、Al-Ga-Zn 類氧化物、Sn-Al-Zn 類氧化物、In-Hf-Zn 類氧化物、In-La-Zn 類氧化物、In-Ce-Zn 類氧化物、In-Pr-Zn 類氧化物、In-Nd-Zn 類氧化物、In-Sm-Zn 類氧化物、In-Eu-Zn 類氧化物、In-Gd-Zn 類氧化物、In-Tb-Zn 類氧化物、In-Dy-Zn 類氧化物、In-Ho-Zn 類氧

化物、In-Er-Zn 類氧化物、In-Tm-Zn 類氧化物、In-Yb-Zn 類氧化物、In-Lu-Zn 類氧化物；二元金屬氧化物的 In-Zn 類氧化物、Sn-Zn 類氧化物、Al-Zn 類氧化物、Zn-Mg 類氧化物、Sn-Mg 類氧化物、In-Mg 類氧化物、In-Ga 類氧化物等。

例如，圖 16A 示出構成 In-Ga-Zn 類氧化物的層結構的中組的模型圖。

在圖 16A 中，構成 In-Ga-Zn 類氧化物的層結構的中組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位 O 的 In 與上一半具有一個四配位的 O 的 Zn 接合；藉由該 Zn 的下一半的三個四配位 O 與上一半及下一半分別具有一個四配位 O 的 Ga 接合；藉由該 Ga 的下一半的一個四配位 O 與上一半及下一半分別具有三個四配位 O 的 In 接合。多個上述中組彼此接合而構成大組。

圖 16B 示出由三個中組構成的大組。另外，圖 16C 示出從 c 軸方向上觀察圖 16B 的層結構時的原子排列。

在此，因為 In（六配位或五配位）、Zn（四配位）、Ga（五配位）的電荷分別是 +3、+2、+3，所以包含 In、Zn 及 Ga 中的任一個的小組的電荷為 0。因此，組合這些小組而成的中組的總電荷一直為 0。

此外，構成 In-Ga-Zn 類氧化物的層結構的中組不侷限於圖 16A 所示的中組，而有可能是組合 In、Ga、Zn 的排列不同的中組而成的大組。

明確而言，藉由反復圖 16B 所示的大組來可以得到 In-Ga-Zn 類氧化物的結晶。注意，可以得到的 In-Ga-Zn 類氧化物的層結構可以由組成式  $\text{InGaO}_3(\text{ZnO})_n$  ( $n$  是自然數) 表示。

本實施例可以與任何其他實施例組合而實施。

### 實施例 3

在根據本發明的一實施例的發光裝置中，可以採用彩色濾光片方式，其中藉由組合發射白色等單色光的發光元件和彩色濾光片進行全彩色影像的顯示。或者可以採用使用彼此發射彼此不同的色調的光的多個發光元件進行全彩色影像的顯示的方式。該方式由於根據對應的顏色分別塗布設置在發光元件所具有的一對電極之間的電致發光層，因此被稱為分別塗布方式。

當採用分別塗布方式時，通常，使用金屬遮罩等遮罩藉由蒸鍍法進行電致發光層的分別塗布。由此，像素的尺寸依賴於藉由蒸鍍法的電致發光層的分別塗布精度。另一個面，當採用彩色濾光片方式時，與分別塗布法不同，不需要進行電致發光層的分別塗布。因此，與採用分別塗布方式的情況相比，容易縮小像素的尺寸，從而可以實現高精細的像素部。

另外，作為發光裝置有：從形成有電晶體的基板，所謂的元件基板一側取出發光元件的光的底部發射結構；以及從元件基板的相反一側取出發光元件的光的頂部發射結

構。當採用頂部發射結構時，因為發光元件所發射的光不被佈線、電晶體、儲存電容等各種元件遮擋，所以與採用底部發射結構時相比，可以提高從像素取出光的效率。因此，頂部發射結構因為即使將供應到發光元件的電流值抑制為低也可以得到高亮度，所以有利於發光元件的長使用壽命化。

在根據本發明的一實施例的發光裝置中，也可以採用使從電致發光層發射的光諧振在發光元件內的微腔（光學微諧振腔）結構。藉由採用微腔結構，可以提高從發光元件取出具有特定波長的光的效率，因此可以提高像素部的亮度和色純度。

圖 10 示出像素的剖面圖作為一個例子。此外，在圖 10 中示出對應紅色的像素的剖面的一部分、對應藍色的像素的剖面的一部分、對應綠色的剖面的一部分。

明確地說，圖 10 示出對應紅色的像素 140r、對應綠色的像素 140g、對應藍色的像素 140b。像素 140r、像素 140g、像素 140b 分別具有陽極 715r、陽極 715g、陽極 715b。上述陽極 715r、陽極 715g、陽極 715b 在像素 140r、像素 140g、像素 140b 的每一個中設置在形成於基板 740 上的絕緣膜 750 上。

並且，在陽極 715r、陽極 715g 及陽極 715b 上設置有具有絕緣膜的隔壁 730。隔壁 730 具有開口部，在上述開口部中陽極 715r、陽極 715g 及陽極 715b 的一部分分別露出。另外，以覆蓋上述露出的區域的方式在隔壁 730 上依

次層疊電致發光層 731 與對可見光具有透過性的陰極 732。

陽極 715r、電致發光層 731 和陰極 732 彼此重疊的部分相當於對應紅色的發光元件 741r。陽極 715g、電致發光層 731 和陰極 732 彼此重疊的部分相當於對應綠色的發光元件 741g。陽極 715b、電致發光層 731 和陰極 732 彼此重疊的部分相當於對應藍色的發光元件 741b。

基板 742 以夾著發光元件 741r、發光元件 741g 及發光元件 741b 的方式與基板 740 相對。在基板 742 上設置有對應像素 140r 的著色層 743r、對應像素 140g 的著色層 743g 以及對應像素 140b 的著色層 743b。著色層 743r 是對應紅色的波長區域的光穿透率高於其他波長區域的光穿透率的層，著色層 743g 是對應綠色的波長區域的光穿透率高於其他波長區域的光穿透率的層，並且著色層 743b 是對應藍色的波長區域的光穿透率高於其他波長區域的光穿透率的層。

並且，在基板 742 上以覆蓋著色層 743r、著色層 743g、著色層 743b 的方式設置有保護層 744。保護層 744 是用來保護著色層 743r、著色層 743g、著色層 743b 的對可見光具有穿透性的層，並且較佳的是使用平坦性高的樹脂材料。可以組合著色層 743r、著色層 743g 及著色層 743b 以及保護層 744 而將其看作彩色濾光片，也可以組合著色層 743r、著色層 743g 及著色層 743b 的每一個看作彩色濾光片。

並且，在圖 10 中，作為陽極 715r，依次層疊可見光的反射率高的導電膜 745r、可見光的穿透率高於上述導電膜 745r 的可見光的穿透率的導電膜 746r 而使用。此外，作為陽極 715g，依次層疊可見光的反射率高的導電膜 745g、可見光的穿透率高於上述導電膜 745g 的可見光的穿透率的導電膜 746g 而使用。此外，將導電膜 746g 的膜厚度設定為小於導電膜 746r 的膜厚度。此外，作為陽極 715b 使用可見光的反射率高的導電膜 745b。

因此，在圖 10 所示的發光裝置中，在發光元件 741r 中從電致發光層 731 發射的光的光程長度可以由導電膜 745r 與陰極 732 之間的距離而調節。另外，在發光元件 741g 中從電致發光層 731 發射的光的光程長度可以由導電膜 745g 與陰極 732 之間的距離而調節。另外，在發光元件 741b 中從電致發光層 731 發射的光的光程長度可以由導電膜 745b 與陰極 732 之間的距離而調節。

在本發明的一實施例中也可以採用微腔結構，在該微腔結構中藉由根據分別對應發光元件 741r、發光元件 741g、發光元件 741b 的光波長調整上述光程長度，使從電致發光層 731 發射的光諧振在上述各發光元件內。

藉由作為根據本發明的一實施例的發光裝置採用上述微腔結構，從發光元件 741r 發射的光中，由於諧振而具有對應紅色的波長的光的強度提高。因此，藉由著色層 743r 得到的紅色光的色純度及亮度提高。另外，在從發光元件 741g 發射的光中，由於諧振而具有對應綠色的波長

的光的強度提高。因此，藉由著色層 743g 得到的綠色光的色純度及亮度提高。另外，在從發光元件 741b 發射的光中，由於諧振而具有對應藍色的波長的光的強度提高。因此，藉由著色層 743b 得到的藍色光的色純度及亮度提高。

應注意的是，在圖 10 中示出使用對應紅色、綠色、藍色的三種顏色像素的結構，但是本發明的實施例不侷限於該結構。作為在本發明的一實施例中使用的顏色的組合，例如可以使用紅色、綠色、藍色和黃色（yellow）的四種顏色或者青色（cyan）、洋紅色（magenta）、黃色的三種顏色。或者，作為上述顏色的組合，可以使用淡色的紅色、綠色、藍色以及濃色的紅色、綠色、藍色的六種顏色。或者，作為上述顏色的組合，可以使用紅色、綠色、藍色、青色、洋紅色和黃色的六種顏色。

應注意的是，可使用紅色、綠色及藍色的像素能夠表現的顏色侷限於顯示在色度圖上的對應於各發光顏色的三點所形成的三角形的內側的顏色。從而，如使用紅色、綠色、藍色和黃色的情況那樣，藉由另行追加其發光顏色存在於色度圖上的該三角形的外側的發光元件，可以擴大在該發光裝置中能夠表現的顏色範圍，而使顏色再現特性變為豐富。

在圖 10 中，在發光元件 741r、發光元件 741g 以及發光元件 741b 中其光波長 $\lambda$ 最短的發光元件 741b 中，藉由將可見光的反射率高的導電膜 745b 用作陽極調整光程長

度，並且在其他發光元件 741r、發光元件 741g 中，藉由使用其膜厚度彼此不同的導電膜 746r 及導電膜 746g 調整光程長度。在本發明的一實施例中，在其光波長 $\lambda$ 最短的發光元件 741b 中也可以在可見光的反射率高的導電膜 745b 上設置如導電膜 746r 及導電膜 746g 那樣的可見光的穿透率高的導電膜，但是，如圖 10 所示那樣，與當所有的發光元件中將可見光的穿透率高的導電膜用作陽極時相比，當在其光波長 $\lambda$ 最短的發光元件 741b 中使用可見光的反射率高的導電膜 745b 構成陽極時，陽極的製造製程被簡化，所以是較佳的。

應注意的是，與可見光的穿透率高的導電膜 746r 及導電膜 746g 的功函數相比，可見光的反射率高的導電膜 745b 的功函數小。因此，在其光波長 $\lambda$ 最短的發光元件 741b 中，與發光元件 741r 及發光元件 741g 相比，難以進行從陽極 715b 到電致發光層 731 的電洞注入，因此有發光效率低的趨勢。由此，在本發明的一個方式中，在其光波長 $\lambda$ 最短的發光元件 741b 中，在電致發光層 731 中的接觸於可見光的反射率高的導電膜 745b 的層中，較佳的是使用含有電洞傳輸性高的物質及對該電洞傳輸性高的物質呈現受體性（電子接受性）的物質的複合材料。藉由接觸陽極 715b 形成上述複合材料，容易進行從陽極 715b 到電致發光層 731 的電洞注入，而可以提高發光元件 741b 的發光效率。

作為呈現受體性的物質，可以舉出 7,7,8,8-四氫基-

2,3,5,6-四氟喹啉並二甲烷（簡稱：F<sub>4</sub>-TCNQ）、氯醌等。另外，還可以舉出過渡金屬氧化物。另外，可以舉出屬於元素週期表中第 4 族至第 8 族的金屬的氧化物。明確而言，較佳的是使用氧化釩、氧化鈮、氧化鉭、氧化鉻、氧化鉬、氧化鎢、氧化錳和氧化銻，這是因為它們具有高受體性。尤其，較佳的是使用氧化鉬，因為氧化鉬在大氣中穩定且其吸濕性低，所以容易進行處理。

作為用於複合材料的電洞傳輸性高的物質，可以使用芳香胺化合物、吡啶衍生物、芳香烴、高分子化合物（低聚物、樹枝狀聚合物、聚合物等）等各種化合物。另外，用於複合材料的有機化合物較佳是電洞傳輸性高的有機化合物。明確地說，較佳為具有  $10^{-6}\text{cm}^2/\text{Vs}$  以上的電洞遷移率的物質。但是，只要是電洞傳輸性高於電子傳輸性的物質，就還可以使用上述以外的物質。

作為可見光的反射率高的導電膜 745r、導電膜 745g、導電膜 745b，例如可以以單層或疊層形成鋁、銀或包含這些金屬材料的合金等。此外，也可以層疊可見光的反射率高的導電膜和薄的導電膜（較佳為 20nm 以下，更佳為 10nm 以下）而形成導電膜 745r、導電膜 745g、導電膜 745b。例如，藉由在可見光的反射率高的導電膜上層疊薄的鈦膜或薄的鉬膜形成導電膜 745b，可以防止在可見光的反射率高的導電膜（鋁、包含鋁的合金或銀等）的表面上形成氧化膜。

例如將氧化銮、氧化錫、氧化鋅、銮錫氧化物、銮鋅

氧化物等用作可見光的穿透率高的導電膜 746r 及導電膜 746g。

例如藉由層疊透過光的程度的薄的導電膜（較佳為 20nm 以下，更佳為 10nm 以下）和由導電金屬氧化物構成的導電膜可以形成陰極 732。透過光的程度的薄的導電膜可以使用銀、鎂或包含這些金屬材料的合金等的單層或疊層形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、銦錫氧化物、銦鋅氧化物或包含氧化矽的這些金屬氧化物材料。

本實施例可以與任何其他實施例適當地組合而實施。

#### 實施例 4

在本實施例中，說明底部發射結構、頂部發射結構、雙面發射結構。雙面結構是指將發光元件的光從元件基板一側和元件基板的相反一側取出的結構。

圖 11A 示出將發光元件 6033 所發射的光從陽極 6034 一側取出時的像素的剖面圖。電晶體 6031 被絕緣膜 6037 覆蓋，在絕緣膜 6037 上形成有具有開口部的隔壁 6038。在隔壁 6038 的開口部中陽極 6034 的一部分露出，並且在該開口部中依次層疊有陽極 6034、電致發光層 6035 以及陰極 6036。

利用容易使光透過的材料或以容易使光透過的膜厚度形成陽極 6034，並且利用不容易使光透過的材料或以不容易使光透過的膜厚度形成陰極 6036 藉由採用上述結

構，可以得到如輪廓箭頭所示那樣從陽極 6034 一側取出光的底部發射結構。

圖 11B 示出將發光元件 6043 所發射的光從陰極 6046 一側取出時的像素的剖面圖。電晶體 6041 被絕緣膜 6047 覆蓋，在絕緣膜 6047 上形成有具有開口部的隔壁 6048。在隔壁 6048 的開口部中陽極 6044 的一部分露出，並且在該開口部中依次層疊有陽極 6044、電致發光層 6045 以及陰極 6046。

利用不容易使光透過的材料或以容易使光透過的膜厚度形成陽極 6044，並且利用容易使光透過的材料或以容易使光透過的膜厚度形成陰極 6046。藉由採用上述結構，可以得到如輪廓箭頭所示那樣從陰極 6046 一側取出光的頂部發射結構。

圖 11C 示出將發光元件 6053 所發射的光從陽極 6054 一側及陰極 6056 一側取出時的像素的剖面圖。電晶體 6051 被絕緣膜 6057 覆蓋，在絕緣膜 6057 上形成有具有開口部的隔壁 6058。在隔壁 6058 的開口部中陽極 6054 的一部分露出，並且在該開口部中依次層疊有陽極 6054、電致發光層 6055 以及陰極 6056。

利用容易使光透過的材料或以容易使光透過的膜厚度形成陽極 6054 及陰極 6056。藉由採用上述結構，可以得到如輪廓箭頭所示那樣從陽極 6054 及陰極 6056 一側取出光的雙面發射結構。

作為成為陽極或陰極的電極，可以使用金屬、合金、

電導性化合物以及它們的混合物等。明確而言，除了氧化銦-氧化錫（ITO：Indium Tin Oxide）、包含矽或氧化矽的氧化銦-氧化錫、氧化銦-氧化鋅（Indium Zinc Oxide）、包含氧化鎢及氧化鋅的氧化銦、金（Au）、鉑（Pt）、鎳（Ni）、鎢（W）、鉻（Cr）、鉬（Mo）、鐵（Fe）、鈷（Co）、銅（Cu）、鈀（Pd）、鈦（Ti）之外，還可以使用屬於元素週期表中第 1 族或第 2 族的元素，即鹼金屬諸如鋰（Li）和銫（Cs）等、鹼土金屬諸如鈣（Ca）和銦（Sr）等、鎂（Mg）、包含它們的合金（MgAg、AlLi）、稀土金屬諸如銦（Eu）和鐿（Yb）等、包含它們的合金以及石墨烯等。並且，藉由適當地選擇上述材料且將其膜厚度設定為最適合的值，可以分別製造底部發射結構、頂部發射結構或雙面發射結構。

本實施例可以與任何其他實施例適當地組合而實施。

## 實施例 5

圖 12 是根據本發明的一實施例的發光裝置的透視圖的一個例子。

圖 12 所示的發光裝置包括：面板 1601；電路基板 1602；以及連接部 1603。面板 1601 包括：設置有多個像素的像素部 1604；按行選擇多個像素的掃描線驅動電路 1605；以及控制對被選擇的行中的像素輸入影像信號的信號線驅動電路 1606。明確地說，在掃描線驅動電路 1605 中生成輸入到佈線 G1 至佈線 G3 的信號。

從電路基板 1602 藉由連接部 1603 將各種信號和電源的電位輸入到面板 1601。可以將 FPC (Flexible Printed Circuit：可撓性印刷電路) 等用於連接部 1603。當將 COF (Chip On Film：薄膜上晶片) 膠帶用於連接部 1603 時，也可以在另行準備的晶片上形成電路基板 1602 中的一部分電路或面板 1601 所具有的掃描線驅動電路 1605 和信號線驅動電路 1606 中的一部分等，然後藉由 COF 法使該晶片連接到 COF 膠帶。

本實施例可以與任何其他實施例適當地組合而實施。

#### 實施例 6

可以將根據本發明的一實施例的發光裝置用於顯示設備、個人電腦、具備儲存介質的影像再現裝置（典型的是，能夠再現儲存介質如數位通用光碟（典型為 DVD：Digital Versatile Disc）等並具有能夠顯示其影像的顯示器的裝置）。除此之外，作為能夠使用根據本發明的一實施例的發光裝置的電子裝置，可以舉出行動電話、包括可攜式遊戲機的遊戲機、可攜式資訊終端、電子書閱讀器、攝影機、數位相機、護目鏡型顯示器（頭戴式顯示器）、導航系統、音頻再現裝置（車載音響、數位音頻播放器等）、影印機、傳真機、印表機、複合式印表機、自動存取款機（ATM）、自動販賣機等。圖 13A 至圖 13E 示出這些電子裝置的具體例子。

圖 13A 是可攜式遊戲機，其包括外殼 5001、外殼

5002、顯示部 5003、顯示部 5004、麥克風 5005、揚聲器 5006、操作鍵 5007、觸控筆 5008 等。可以將根據本發明的一個方式的發光裝置用於顯示部 5003 或顯示部 5004。藉由將根據本發明的一個方式的發光裝置用於顯示部 5003 或顯示部 5004，可以提供高影像品質的可攜式遊戲機。另外，圖 13A 所示的可攜式遊戲機具有顯示部 5003 及顯示部 5004 這兩個顯示部，但是可攜式遊戲機所具有的顯示部的數目不侷限於此。

圖 13B 是顯示設備，其包括外殼 5201、顯示部 5202、支撐台 5203 等。可以將根據本發明的一個方式的發光裝置用於顯示部 5202。藉由將根據本發明的一個方式的發光裝置用於顯示部 5202，可以提供高影像品質的顯示設備。另外，顯示設備包括用於個人電腦、TV 播放接收、廣告顯示等的所有資訊顯示用顯示設備。

圖 13C 是筆記型個人電腦，其包括外殼 5401、顯示部 5402、鍵盤 5403 及指向裝置 5404 等。可以將根據本發明的一實施例的發光裝置用於顯示部 5402。藉由將根據本發明的一實施例的發光裝置用於顯示部 5402，可以提供高影像品質的筆記型個人電腦。

圖 13D 是可攜式資訊終端，其包括外殼 5601、顯示部 5602、操作鍵 5603 等。在圖 13D 所示的可攜式資訊終端中，也可以將數據機安裝在外殼 5601 的內部。可以將根據本發明的一實施例的發光裝置用於顯示部 5602。藉由將根據本發明的一實施例的發光裝置用於顯示部

5602，可以提供高影像品質的可攜式資訊終端。

圖 13E 是一種行動電話，其包括外殼 5801、顯示部 5802、聲音輸入部 5803、聲音輸出部 5804、操作鍵 5805、光接收部 5806 等。藉由將由光接收部 5806 接收的光轉換為電信號，可以提取外部的影像。可以將根據本發明的一實施例的發光裝置用於顯示部 5802。藉由將根據本發明的一實施例的發光裝置用於顯示部 5802，可以提供高影像品質的行動電話。

本實施例可以與任何其他實施例所記載的結構適當地組合而實施。

## 實施例 7

在本實施例中，藉由計算求出實施例 1 所說明的圖 1A 所示的像素 100 的操作的在第三期間中的電晶體 11 的閘極電壓  $V_{gs}$  的值。

在計算中，使用佈線 IL 中的電位  $V_0$  的值彼此不同的條件 A 或條件 B。明確地說，以下表 1 示出在條件 A 和條件 B 中的各佈線的電位的值。電位  $GVDD$  相當於分別供應到佈線 G1、佈線 G2 和佈線 G3 的高位準的電位。此外，電位  $GVSS$  相當於分別供應到佈線 G1、佈線 G2 和佈線 G3 的低位準的電位。另外，在表 1 中，將電位  $V_{cat}$  設定為  $0V$ ，以與電位  $V_{cat}$  的差示出電位  $V_{data}$ 、電位  $V_{ano}$ 、電位  $V_0$ 、電位  $GVDD$ 、電位  $GVSS$  的值。

[表 1]

|           | 條件 A      | 條件 B      |
|-----------|-----------|-----------|
| Vth       | -3 至 3V   | -3V 至 3V  |
| Vdata     | 10V 至 15V | 14V 至 19V |
| V0        | 10V       | 14V       |
| Vano      | 14V       | 14V       |
| Vcat      | 0V        | 0V        |
| GVDD/GVSS | 20V/0V    | 25V/0V    |

另外，在電晶體 11 中，將計算時的電晶體的通道長度  $L$  與通道寬度  $W$  的比例設定為  $L/W=9\mu\text{m}/3\mu\text{m}$ ，並且在電晶體 12 至電晶體 15 中，將計算時的電晶體的通道長度  $L$  與通道寬度  $W$  的比例設定為  $L/W=3\mu\text{m}/3\mu\text{m}$ 。並且，在圖 1A 示出的像素 100 所具有的所有電晶體中，將用作源極或汲極的導電膜與半導體膜接觸的區域設定為區域 A，將在上述區域 A 與形成有閘極電極的區域重疊的區域中的通道長度方向上的長度（ $L_{ov}$ ）設定為  $1.5\mu\text{m}$ 。

在第三期間中，如圖 3C 所示那樣，電晶體 11 的閘極電壓  $V_{gs}$  成為電壓  $V_{data}-V_0+V_{th}$ 。因此，在圖 1A 所示的像素 100 中，因為  $V_{gs}-V_{th}=V_{data}-V_0$ ，所以在理想上不論臨界電壓  $V_{th}$  的值  $V_{gs}-V_{th}$  都具有固定的值。

圖 17 示出藉由計算獲得的採用條件 A 時的  $V_{gs}-V_{th}$  的值。在圖 17 中橫軸示出臨界電壓  $V_{th}$ （V），縱軸示出  $V_{gs}-V_{th}$ （V）的值。在圖 17 中，可知即使使臨界電壓  $V_{th}$  的值產生變化， $V_{gs}-V_{th}$  的值也幾乎均等，並且該偏差被抑制為 25%至 30%左右。

圖 18 示出藉由計算獲得的採用條件 B 時的  $V_{gs}-V_{th}$  的值。在圖 18 中橫軸示出臨界電壓  $V_{th}$  (V)，縱軸示出  $V_{gs}-V_{th}$  (V) 的值。在圖 18 中，當臨界電壓  $V_{th}$  具有正值時， $V_{gs}-V_{th}$  的值均等。但是，當臨界電壓  $V_{th}$  具有負值時，臨界電壓  $V_{th}$  向負的方向越增大， $V_{gs}-V_{th}$  的值也越大，而可知  $V_{gs}-V_{th}$  的值依賴於臨界電壓  $V_{th}$  的值。

由上述計算結果，證明了：在根據本發明的一實施例的發光裝置中，即使電晶體 11 處於常導通狀態，即臨界電壓  $V_{th}$  具有負值，也可以以成為包括電晶體 11 的臨界電壓  $V_{th}$  的值的的方式設定電晶體 11 的閘極電壓  $V_{gs}$ 。

本實施例可以與任何其他實施例組合而實施。

#### 【符號說明】

- 11：電晶體
- 12：電晶體
- 13：電晶體
- 14：電晶體
- 15：電晶體
- 16：電容器
- 17：發光元件
- 100：像素
- 140b：像素
- 140g：像素
- 140r：像素

715b：陽極

715g：陽極

715r：陽極

730：隔壁

731：電致發光層

732：陰極

740：基板

741b：發光元件

741g：發光元件

741r：發光元件

742：基板

743b：著色層

743g：著色層

743r：著色層

744：保護層

745b：導電膜

745g：導電膜

745r：導電膜

746g：導電膜

746r：導電膜

750：絕緣膜

800：基板

801：導電膜

802：閘極絕緣膜

- 803 : 半 導 體 膜
- 804 : 導 電 膜
- 805 : 導 電 膜
- 806 : 半 導 體 膜
- 807 : 導 電 膜
- 808 : 導 電 膜
- 809 : 導 電 膜
- 810 : 導 電 膜
- 811 : 半 導 體 膜
- 812 : 導 電 膜
- 813 : 半 導 體 膜
- 814 : 導 電 膜
- 815 : 導 電 膜
- 816 : 導 電 膜
- 817 : 半 導 體 膜
- 818 : 導 電 膜
- 819 : 導 電 膜
- 820 : 絕 緣 膜
- 821 : 絕 緣 膜
- 822 : 導 電 膜
- 823 : 接 觸 孔
- 824 : 絕 緣 膜
- 825 : 電 致 發 光 層
- 826 : 導 電 膜

- 900：基板
- 901：半導體膜
- 902：閘極絕緣膜
- 903：導電膜
- 904：導電膜
- 905：導電膜
- 906：半導體膜
- 907：導電膜
- 908：導電膜
- 909：導電膜
- 911：導電膜
- 912：半導體膜
- 913：導電膜
- 914：導電膜
- 915：導電膜
- 916：導電膜
- 917：導電膜
- 920：絕緣膜
- 921：導電膜
- 922：接觸孔
- 923：絕緣膜
- 924：電致發光層
- 925：導電膜
- 1601：面板

1602：電路基板  
1603：連接部  
1604：像素部  
1605：掃描線驅動電路  
1606：信號線驅動電路  
5001：外殼  
5002：外殼  
5003：顯示部  
5004：顯示部  
5005：麥克風  
5006：揚聲器  
5007：操作鍵  
5008：觸控筆  
5201：外殼  
5202：顯示部  
5203：支撐台  
5401：外殼  
5402：顯示部  
5403：鍵盤  
5404：指向裝置  
5601：外殼  
5602：顯示部  
5603：操作鍵  
5801：外殼

5802：顯示部  
5803：聲音輸入部  
5804：聲音輸出部  
5805：操作鍵  
5806：光接受部  
6031：電晶體  
6033：發光元件  
6034：陽極  
6035：電致發光層  
6036：陰極  
6037：絕緣膜  
6038：隔壁  
6041：電晶體  
6043：發光元件  
6044：陽極  
6045：電致發光層  
6046：陰極  
6047：絕緣膜  
6048：隔壁  
6051：電晶體  
6053：發光元件  
6054：陽極  
6055：電致發光層  
6056：陰極

6057：絕緣膜

6058：隔壁

## 申請專利範圍

1. 一種發光裝置，包括：

第一佈線；

第二佈線；

第三佈線；以及

像素，包括：

電晶體；

第一開關；

第二開關；

第三開關；

第四開關；

電容器；以及

發光元件，

其中，藉由該第一開關，該第一佈線和該電容器的第一電極彼此電連接，

其中，該電容器的第二電極電連接到該電晶體的第一端子以及該發光元件的陽極，

其中，藉由該第二開關，該第二佈線和該電晶體的閘極彼此電連接，

其中，藉由該第三開關，該電容器的該第一電極和該電晶體的該閘極彼此電連接，以及

其中，藉由該第四開關，該電晶體的該第一端子和該第三佈線彼此電連接。

2. 根據申請專利範圍第 1 項之發光裝置，其中該電

晶體包括具有通道形成區的氧化物半導體膜。

3. 根據申請專利範圍第 1 項之發光裝置，其中該電晶體是 n 通道型電晶體。

4. 根據申請專利範圍第 3 項之發光裝置，其中該第一至第四開關是 n 通道型電晶體。

5. 根據申請專利範圍第 3 項之發光裝置，其中該發光元件包括該電晶體上的該陽極、該陽極上的電致發光層以及該電致發光層上的陰極。

6. 一種發光裝置的驅動方法，該發光裝置包括：

第一佈線；

第二佈線；

第三佈線；以及

像素，包括：

電晶體；

第一開關；

第二開關；

第三開關；

第四開關；

電容器；以及

發光元件，

其中，藉由該第一開關該第一佈線和該電容器的第一電極彼此電連接，

其中，該電容器的第二電極電連接到該電晶體的第一端子以及該發光元件的陽極，

其中，藉由該第二開關該第二佈線和該電晶體的閘極彼此電連接，

其中，藉由該第三開關該電容器的該第一電極和該電晶體的該閘極彼此電連接，以及

其中，藉由該第四開關該電晶體的該第一端子和該第三佈線彼此電連接，

該方法包括如下步驟：

對該電晶體的第二端子供應陽極電位；

對該發光元件的陰極供應陰極電位；

對該第三佈線供應第三電位；

在第一期間中使該第一開關、該第二開關以及該第三開關變為非導通；以及

在該第一期間中使該第四開關變為導通，

其中，該陽極電位高於該發光元件的臨界電壓和該陰極電位的總和，以及

其中，該第三電位低於該陰極電位和該發光元件的該臨界電壓的總和。

7. 根據申請專利範圍第 6 項之發光裝置的驅動方法，還包括如下步驟：

對該第一佈線供應相當於影像信號的第一電位；

對該第二佈線供應第二電位；

在第二期間中使該第一開關和該第二開關變為導通；以及

在該第二期間中使該第三開關和該第四開關變為非導

通，

其中，該第二電位高於該陰極電位、該電晶體的臨界電壓以及該發光元件的該臨界電壓的總和，以及

其中，該第二電位低於該陽極電位和該電晶體的該臨界電壓的總和。

8. 根據申請專利範圍第 7 項之發光裝置的驅動方法，還包括如下步驟：

在第三期間中使該第一開關、該第二開關以及該第四開關變為非導通；以及

在該第三期間中使該第三開關變為導通。

9. 根據申請專利範圍第 8 項之發光裝置的驅動方法，其中在該第二期間中使該第一開關和該第二開關變為導通之後使該第四開關變為非導通。

10. 根據申請專利範圍第 9 項之發光裝置的驅動方法，其中該發光元件包括該電晶體上的該陽極、該陽極上的電致發光層以及該電致發光層上的該陰極。

【代表圖】

【本案指定代表圖】：第( 1A )圖。

【本代表圖之符號簡單說明】：

11：電晶體

12：電晶體

13：電晶體

14：電晶體

15：電晶體

16：電容器

17：發光元件

100：像素

【本案若有化學式時，請揭示最能顯示發明特徵的化學式】：無

# 發明專利說明書

(本說明書格式、順序，請勿任意更動)

## 【發明名稱】(中文/英文)

發光裝置及其驅動方法

Light-emitting device and driving method thereof

## 【技術領域】

本發明係關於一種在其各像素中設置有電晶體的發光裝置。

## 【先前技術】

使用發光元件的顯示裝置因為具有高可見度，最適合於薄型化並且對其視角也沒有特別的限制，所以作為代替 CRT (cathode ray tube：陰極射線管) 或液晶顯示裝置的顯示裝置受到注目。使用發光元件的主動矩陣型的顯示裝置的被具體地提出的結構根據製造廠的不同而不同，但是，通常在其各像素中至少設置有發光元件、控制對像素的視頻信號的輸入的電晶體(開關電晶體)、控制供應到該發光元件的電流值的電晶體(驅動電晶體)。

藉由使設置在像素中的上述電晶體的極性都相同，在電晶體的製造製程中，可以省略一部分製程，例如對半導體膜添加賦予一個導電性的雜質元素等製程。下列的專利文獻 1 記載有其像素只由 n 通道型電晶體構成的發光元件型顯示器。

[專利文獻 1] 日本專利申請公開第 2003-195810 號公報

另外，在發光裝置中，因為將驅動電晶體的汲極電流供應到發光元件，所以當在像素之間產生驅動電晶體的臨界電壓的偏差時，其偏差反映到發光元件的亮度。由此，為了提高發光裝置的影像品質，建議能夠以不產生臨界電壓的偏差的方式校正驅動電晶體的電流值的像素結構是重要的。

此外，一般來說，與用作發光元件的陰極的導電膜相比，用作發光元件的陽極的導電膜在大氣中其表面不容易被氧化。並且，用作發光元件的陽極的導電膜因為通常利用濺射法形成，所以當在包含發光材料的電致發光(electro-luminescent; EL)層上形成陽極時，因濺射而電致發光層容易受到損傷。因此，具有依次層疊有陽極、電致發光層、陰極的結構的發光元件的製造製程容易，且該發光元件容易獲得高發光效率。但是，當組合上述結構的發光元件和 n 通道型驅動電晶體時，驅動電晶體的源極與發光元件的陽極連接。從而，當隨著發光材料的劣化而發光元件的陽極和陰極之間的電壓增加時，在驅動電晶體中源極的電位上升，而閘極和源極之間的電壓（閘極電壓）變小。因此，驅動電晶體的汲極電流，即供應到發光元件的電流變小，而使發光元件的亮度降低。

## 【發明內容】

I642325

## 發明摘要

公告本

分割案

※申請案號：105140886(由101126052分割)

※申請日：101 年 07 月 19 日

※IPC 分類： **H05B 33/08** (2006.01)  
**H01L 27/04** (2006.01)

【發明名稱】(中文/英文)

發光裝置及其驅動方法

Light-emitting device and driving method thereof

【中文】

本發明係提供一種能夠抑制像素之間的亮度的偏差的發光裝置。發光裝置至少包括電晶體、第一佈線、第二佈線、第一開關、第二開關、第三開關、第四開關、電容器、發光元件。藉由第一開關，第一佈線和電容器的第一電極彼此電連接。電容器的第二電極連接到電晶體的第一端子。藉由第二開關，第二佈線和電晶體的閘極彼此電連接。藉由第三開關，電容器的第一電極和電晶體的閘極彼此電連接。藉由第四開關，電晶體的第一端子和發光元件的陽極彼此電連接。

## 【 英文 】

A light-emitting device in which variation in luminance of pixels is suppressed. A light-emitting device includes at least a transistor, a first wiring, a second wiring, a first switch, a second switch, a third switch, a fourth switch, a capacitor, and a light-emitting element. The first wiring and a first electrode of the capacitor are electrically connected to each other through the first switch. A second electrode of the capacitor is connected to a first terminal of the transistor. The second wiring and a gate of the transistor are electrically connected to each other through the second switch. The first electrode of the capacitor and the gate of the transistor are electrically connected to each other through the third switch. The first terminal of the transistor and an anode of the light-emitting element are electrically connected to each other through the fourth switch.