

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年12月10日(10.12.2015)



(10) 国際公開番号

WO 2015/186619 A1

(51) 国際特許分類:
H01L 29/786 (2006.01) *H01L 21/336* (2006.01)
G02F 1/1368 (2006.01)

(21) 国際出願番号: PCT/JP2015/065527

(22) 国際出願日: 2015年5月29日(29.05.2015)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2014-117478 2014年6月6日(06.06.2014) JP

(71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町22番22号 Osaka (JP).

(72) 発明者: 今井 元(IMAI Hajime). 大東 徹(DAITOH Tohru). 越智 久雄(OCHI Hisao). 藤田 哲生(FUJITA Tetsuo). 北川 英樹(KITAGAWA Hideki). 菊池 哲郎(KIKUCHI Tetsuo). 鈴木 正彦(SUZUKI Masahiko). 川島 慎吾(KAWASHIMA Shingo).

(74) 代理人: 特許業務法人暁合同特許事務所(AKATSUKI UNION PATENT FIRM); 〒4600008 愛知県名古屋市中区栄二丁目1番1号 日土地名古屋ビル5階 Aichi (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告(条約第21条(3))

(54) Title: SEMICONDUCTOR DEVICE, DISPLAY DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置、表示装置及び半導体装置の製造方法



(57) Abstract: This semiconductor device (210) is provided with: a source wiring line (11) that is formed on a substrate (10); a light-blocking part (13) that is at the same level as the source wiring line; a source insulating film (14) that covers the source wiring line (11) and the like; a hole part (14a) that penetrates the source insulating film (14); a channel region part (15) that is formed of an oxide semiconductor film which is formed on the source insulating film (14) so as to overlap the light-blocking part (13); a source electrode part (16) that is formed of an oxide semiconductor film, the resistance of which has been decreased, and is connected to the source wiring line (11) via the hole part (14a); a drain electrode part (17) that is formed of an oxide semiconductor film, the resistance of which has been decreased, and faces the source electrode part (16) with the channel region part (15) being interposed therebetween; a gate insulating film (18) that is formed on the channel region part (15); and a gate electrode (19) that is formed on the gate insulating film (18) so as to overlap the channel region part (15).

(57) 要約:

[続葉有]



本発明の半導体装置 210 は、基板 10 上に形成されるソース配線 11、それと同層の遮光部 13、ソース配線 11 等を覆うソース絶縁膜 14、ソース絶縁膜 14 を貫通するホール部 14a、遮光部 13 と重なるようにソース絶縁膜 14 上に形成される酸化物半導体膜からなるチャネル領域部 15、酸化物半導体膜を低抵抗化したものからなり、ホール部 14a を介してソース配線 11 に接続するソース電極部 16、チ酸化物半導体膜を低抵抗化したものからなり、チャネル領域部 15 を挟んでソース電極部 16 と対向するドレイン電極部 17、チャネル領域部 15 上に形成されるゲート絶縁膜 18、チャネル領域部 15 と重なるようにゲート絶縁膜 18 上に形成されるゲート電極 19 を備える。

明細書

発明の名称：半導体装置、表示装置及び半導体装置の製造方法 技術分野

[0001] 本発明は、半導体装置、表示装置及び半導体装置の製造方法に関する。

背景技術

[0002] 液晶表示装置等に用いられる TFT アレイ基板は、画素毎にスイッチング素子として薄膜トランジスタ (TFT : Thin Film Transistor) を備えている。TFT は、従来、活性層としてアモルファスシリコンや多結晶シリコン等が利用されてきたが、近年、電子移動度が大きく、しかも成膜プロセスが比較的簡便である等の理由により、酸化亜鉛等の酸化物半導体が利用されている。

[0003] 特許文献 1 には、活性層としてインジウム (In)、ガリウム (Ga) 及び亜鉛 (Zn) を含む酸化物等の酸化物半導体を利用したトップゲート型の TFT が記載されている。具体的には、ガラス基板上に酸化物半導体膜が形成され、その酸化物半導体膜上にゲート絶縁膜及びゲート電極がこの順で積層された内容が記載されている。

先行技術文献

特許文献

[0004] 特許文献1：特開2012-33836号公報

[0005] (発明が解決しようとする課題)

従来のトップゲート型の TFT では、バックライト装置等によりガラス基板側から光が照射されると、その光はガラス基板を透過して酸化物半導体膜に当たる構成となっている。酸化物半導体膜に光が当たると、酸化物半導体膜の性能が低下してしまい、問題となっている。

発明の概要

[0006] 本発明の目的は、酸化物半導体膜の光による劣化が抑制されたトップゲート型の半導体装置等を提供することである。

[0007] (課題を解決するための手段)

本発明に係る半導体装置は、基板と、前記基板上に形成されるソース配線と、前記ソース配線と離隔又は接続した状態で、前記ソース配線と同層にて前記基板上に形成される遮光部と、前記ソース配線及び前記遮光部を覆うように前記基板上に形成されるソース絶縁膜と、前記ソース配線の一部が露出するように前記ソース絶縁膜を厚み方向に貫通するホール部と、前記遮光部と重なるように前記ソース絶縁膜上に形成される酸化物半導体膜からなるチャネル領域部と、前記チャネル領域部と同種の酸化物半導体膜を低抵抗化したものからなり、一方の端部が前記ホール部を介して前記ソース配線に接続し、かつ他方の端部が前記チャネル領域部に接続するように前記ソース絶縁膜上に形成されるソース電極部と、前記チャネル領域部と同種の酸化物半導体膜を低抵抗化したものからなり、前記チャネル領域部に接続しつつ、前記チャネル領域部を挟んで前記ソース電極部と対向するように前記ソース絶縁膜上に形成されるドレイン電極部と、前記チャネル領域部と重なるように前記チャネル領域部上に形成されるゲート絶縁膜と、前記チャネル領域部と重なるように前記ゲート絶縁膜上に形成されるゲート電極と、を備える。

[0008] 本発明の半導体装置は、上記のようにトップゲート型であり、酸化物半導体膜からなるチャネル領域部が、遮光部と重なるように設けられている。そのため、基板側から光が供給された際に、チャネル領域部に光が当たらないように遮光部が光を遮るために、チャネル領域部を構成する酸化物半導体膜の劣化が抑制される。

[0009] 前記半導体装置において、前記ソース配線及び前記遮光部は、同種の導電性材料からなることが好ましい。ソース配線及び遮光部が同種の導電性材料からなると、ソース配線及び遮光部を同じ製造工程で製造することができ、生産性に優れる。

[0010] 前記半導体装置において、前記チャネル領域部は、前記遮光部の周縁からはみ出さないように形成されていることが好ましい。チャネル領域部が遮光部の周縁からはみ出さないように形成されると、遮光部によってチャネ

ル領域部を光からより確実に保護することができる。

- [0011] 前記半導体装置において、前記ソース電極部及び前記ドレイン電極部を覆うように、前記ソース絶縁膜上に形成される層間絶縁膜を備えることが好ましい。
- [0012] 前記半導体装置において、前記層間絶縁膜が主成分として窒化ケイ素を含有し、前記層間絶縁膜中に含まれる水素の作用により前記ソース電極部及び前記ドレイン電極部における前記酸化物半導体膜が低抵抗化されることが好ましい。層間絶縁膜がこのような構成であると、層間絶縁膜に隣接する部分の酸化物半導体膜を確実に低抵抗化することが可能である。
- [0013] 前記半導体装置において、前記酸化物半導体膜は、インジウム (In)、ガリウム (Ga)、亜鉛 (Zn)、酸素 (O) を含有することが好ましい。
- [0014] 前記半導体装置は、前記ドレイン電極部と接続する画素電極を備え、表示領域の画素トランジスタを構成するものであってもよい。
- [0015] 前記半導体装置は、表示領域の回りに配される周辺領域に形成され、駆動回路トランジスタを構成するものであってもよい。
- [0016] 本発明に係る表示装置は、前記半導体装置と、前記半導体装置と対向するよう配置された対向基板と、前記半導体装置と前記対向基板との間に配置された液晶層とを備える。
- [0017] 前記表示装置において、前記半導体装置に向けて光を供給するバックライト装置を備えるものであってもよい。
- [0018] また、本発明に係る半導体装置の製造方法は、基板上に導電体膜を形成する工程と、前記導電体膜をパターニングして、ソース配線と、このソース配線と離隔又は接続した状態で前記ソース配線と同層の遮光部とを前記基板上に形成する工程と、前記ソース配線及び前記遮光部を覆うように前記基板上にソース絶縁膜を形成する工程と、前記ソース配線の一部が露出するように前記ソース絶縁膜を厚み方向に貫通するホール部を形成する工程と、前記ホール部を介して前記ソース配線に接続した状態で、前記遮光部と重なるように前記ソース絶縁膜上に酸化物半導体膜が形成される工程と、前記酸化物半

導体膜のうち、前記遮光部と重なるチャネル領域部を覆うように前記チャネル領域部上にゲート絶縁膜が形成される工程と、前記チャネル領域部と重なるように前記ゲート絶縁膜上にゲート電極が形成される工程と、前記酸化物半導体膜のうち、前記ゲート絶縁膜で覆われていない部分を覆うように、前記ソース絶縁膜上に層間絶縁膜が形成される工程と、を備える。本発明の半導体装置の製造方法は、このような工程を備えることにより、酸化物半導体膜の光による劣化が抑制されたトップゲート型の半導体装置を提供することができる。

[0019] 前記半導体装置の製造方法において、前記酸化物半導体膜は、インジウム (In)、ガリウム (Ga)、亜鉛 (Zn)、酸素 (O) を含有することが好ましい。

[0020] 前記半導体装置の製造方法において、前記層間絶縁膜は、主成分として窒化ケイ素を含有し、プラズマ化学気相成長法によって形成されることが好ましい。層間絶縁膜がこのような構成であると共に、プラズマ化学気相成長法によって形成されると、層間絶縁膜に隣接する部分の酸化物半導体膜を確実に低抵抗化することができる。

[0021] (発明の効果)

本発明によれば、酸化物半導体膜の光による劣化が抑制されたトップゲート型の半導体装置等を提供することができる。

図面の簡単な説明

[0022] [図1]液晶表示装置の断面構成を模式的に表した説明図

[図2]実施形態1のTFTアレイ基板のTFTの構成を模式的に表した平面図

[図3]図1のA-A線断面図

[図4]透明基板上にソース配線及び遮光部が形成された状態を模式的に表した基板の平面図

[図5]図5は、図4のB-B線断面図

[図6]ソース配線及び遮光部を覆うように透明基板上にソース絶縁膜が形成された状態を模式的に表した基板の平面図

[図7]図6のC-C線断面図

[図8]ソース絶縁膜上に酸化物半導体膜が形成された状態を模式的に表した基板の断面図

[図9]酸化物半導体膜上にゲート絶縁膜及び金属層が形成された状態を模式的に表した基板の断面図

[図10]パターニングによりゲート電極及びゲート配線が形成された状態を模式的に表した基板の平面図

[図11]図10のD-D線断面図

[図12]ゲート絶縁膜がパターニングされた状態を模式的に表した基板の断面図

[図13]酸化物半導体膜がパターニングされた状態を模式的に表した基板の平面図

[図14]図13のE-E線断面図

[図15]酸化物半導体膜等を覆うように、第1層間絶縁膜及び有機絶縁膜が形成された状態を模式的に表した基板の断面図

[図16]共通電極が形成された状態を模式的に表した基板の平面図

[図17]図16のF-F線断面図

[図18]第2層間絶縁膜が形成された状態を模式的に表した基板の平面図

[図19]図18のG-G線断面図

[図20]実施形態2のTFTアレイ基板のTFTの構成を模式的に表した平面図

[図21]図20のH-H線断面図

[図22]実施形態3のTFTアレイ基板のTFTの構成を模式的に表した平面図

[図23]図22のI-I線断面図

発明を実施するための形態

[0023] <実施形態1>

(液晶表示装置)

本発明の実施形態1を、図1から図19を参照しつつ説明する。本実施形態では、バックライト装置を備えた液晶表示装置（表示装置の一例）に利用されるTFTアレイ基板（半導体装置の一例）について説明する。図1は、液晶表示装置100の断面構成を模式的に表した説明図である。

- [0024] 液晶表示装置100は、表示面200aに画像を表示する液晶表示パネル200、液晶表示パネル200に光を供給するバックライト装置300、液晶表示パネル200やバックライト装置300等を収容する筐体400等を備えている。液晶表示パネル200は、一对のガラス基板210, 220が所定のギャップを隔てた状態で枠状のシール材240を介して貼り合わされるとともに、両ガラス基板210, 220間に液晶層230が封入された構成となっている。なお、本実施形態の液晶表示パネル200は、FFS(Fringe Field Switching)モードで動作するものである。
- [0025] 一方のガラス基板210は、TFTアレイ基板（半導体装置の一例）210であり、透明なガラス製の基板（透明基板）上に、スイッチング素子としてのTFTやそれに接続する画素電極がマトリクス状に複数個配設されたものからなる。また、TFTアレイ基板210には、TFT等を区画するようにソース配線やゲート配線が配設されている。更に、TFTアレイ基板210には、画素電極と対向する共通電極や、画素電極等を覆うように形成される配向膜等が設けられている。なお、後述するように、TFTアレイ基板210が備えるTFTは、トップゲート型であり、活性層として酸化物半導体が利用されている。
- [0026] 他方のガラス基板220は、TFTアレイ基板210に対して対向配置する対向基板220であり、透明なガラス製の基板（透明基板）上に、R（赤色），G（緑色），B（青色）等の各着色部が所定配列で配置されたカラーフィルタ、配向膜等が配設されたものからなる。なお、両基板210, 220の外側には、偏光板（不図示）が配設されている。
- [0027] バックライト装置300は、LED（Light Emitting Diode）を光源としつつ、液晶表示パネル200に向かって光を照射する装置である。バックラ

イト装置300は、図1に示されるように、液晶表示パネル200のTFTアレイ基板210側に配され、TFTアレイ基板210に向かって光を照射する。液晶表示パネル200は、バックライト装置300から供給される光を利用して、表示面200aに画像が表示される。

[0028] 本実施形態の液晶表示装置100は、例えば、携帯電話（スマートフォン等を含む）、ラップトップ型パソコン、タブレット端末、携帯型情報端末（電子ブックやPDA等を含む）、デジタルフォトフレーム、携帯型ゲーム機、電子インクペーパ等の各種電子機器に用いられる。

[0029] (TFTアレイ基板)

次いで、TFTアレイ基板210について、図2から図19を参照しつつ詳細に説明する。図2は、実施形態1のTFTアレイ基板210のTFT1の構成を模式的に表した平面図であり、図3は、図2のA-A線断面図である。本実施形態のTFTアレイ基板210は、トップゲート型のTFT1を備えている。なお、このTFT1は、画素領域（表示領域）に形成される画素トランジスタである。

[0030] TFTアレイ基板210は、透明基板10、ソース配線11、ゲート配線12、遮光部13、ソース絶縁膜14、チャネル領域部15、ソース電極部16、ドレイン電極部17、ゲート絶縁膜18、ゲート電極19、第1層間絶縁膜20、有機絶縁膜21、共通電極22、第2層間絶縁膜23、画素電極24等を備えている。なお、TFTアレイ基板210は、更に、配向膜等のその他の構成も備えているが、説明の便宜上、それらは省略した。

[0031] 透明基板10は、上述したように、ガラス製の板材からなる。なお、透明基板10としては、ガラス製に限定されず、種々の基板を用いることができる。例えば、単結晶半導体基板、酸化物単結晶基板、金属基板、ガラス基板、石英基板、樹脂基板等の基板を用いることができる。例えば、単結晶半導体基板や金属基板等の導電性基板である場合には、その上に絶縁膜等を設けることによって用いることが好ましい。

[0032] ソース配線11は、所定の線幅を有する線状のパターンからなり、透明基

板10上に直接、形成されている。ソース配線11は、導電体膜からなり、単層又は多層のものが利用される。ソース配線11は、例えば、チタン(Ti)、銅(Cu)及びチタン(Ti)の各膜がこの順で透明基板10上に積層されたものからなる。

[0033] 遮光部13は、TFT1のチャネル領域部15に光が当たらないように保護するものであり、ソース配線11と同様、透明基板10上に直接、形成されている。遮光部13は、平面視四角形状をなしており、チャネル領域部15と重なるように透明基板10上に配置される。遮光部13は、チャネル領域部15を全面的に保護できるように、チャネル領域部15よりも大きく設定されている。また、遮光部13は、ソース配線11と同じ導電性材料(導電体膜)を利用して形成される。後述するように、遮光部13は、ソース配線11と同じ製造工程で製造される。

[0034] 本実施形態の遮光部13は、図2及び図3に示されるように、ソース配線11と離隔した状態で、ソース配線11と同層にて透明基板10上に形成されている。

[0035] ソース絶縁膜14は、ソース配線11及び遮光部13を覆うように透明基板10上に形成される。ソース絶縁膜14は、例えば、酸化シリコン膜(SiO₂)からなる。

[0036] なお、ソース絶縁膜14には、ホール部(コンタクトホール)14aが形成されている。ホール部14aは、ソース配線11と平面視で重なる位置に設けられており、ソース配線11の一部が露出するようにソース絶縁膜14を厚み方向に貫通する形で設けられている。

[0037] チャネル領域部15は、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)、酸素(O)を含有する酸化物半導体膜からなる。チャネル領域部15は、平面視で遮光部13と重なるようにソース絶縁膜14上に四角形状に形成されている。また、チャネル領域部15は、遮光部13の周縁からはみ出さないように形成されている。チャネル領域部15は、ソース電極部16とドレイン電極部17との間に配される部分であり、それらに挟まれた状態

となっている。チャネル領域部15は、ソース電極部16及びドレイン電極部17と一体的に繋がっている。

[0038] ソース電極部16は、チャネル領域部15と同種の酸化物半導体膜（つまり、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）、酸素（O）を含有する酸化物半導体膜）を低抵抗化したものからなり、導電性を備えている。つまり、ソース電極部16は、チャネル領域部15と同じ材料（酸化物半導体膜）を利用して形成することができる。ソース電極部16は、平面視した際ソース絶縁膜14の表面に沿った帯状をなしている。また、一方（ソース配線11側）の端部16aは、ホール部14aのテーパーに沿ってソース絶縁膜14の厚み方向にも延びている。図3に示されるように、ソース電極部16は、一方の端部16aがホール部14aを介してソース配線11に接続し、かつ他方の端部16bがチャネル領域部15に接続するように、ソース絶縁膜14上に形成されている。

[0039] ドレイン電極部17は、上述のソース電極部16と同様、チャネル領域部15と同種の酸化物半導体膜（つまり、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）、酸素（O）を含有する酸化物半導体膜）を低抵抗化したものからなり、導電性を備えている。つまり、ドレイン電極部17は、チャネル領域部15と同じ材料（酸化物半導体膜）を利用して形成することができる。ドレイン電極部17は、チャネル領域部15を挟んでソース電極部16と対向するように、ソース絶縁膜14上に形成されている。なお、ドレイン電極部17の一方（チャネル領域部15側）の端部17aは、チャネル領域部15に接続され、他方の端部17bは、画素電極24に接続されている。

[0040] ゲート絶縁膜18は、チャネル領域部15と重なるようにチャネル領域部15上に形成される。ゲート絶縁膜18は、図3に示されるように、チャネル領域部15とゲート電極19との間に挟まれている。ゲート絶縁膜18は、例えば、酸化シリコン膜（SiO₂）及び窒化シリコン膜（SiNx）がこの順でチャネル領域部15上に積層されたものからなる。なお、ゲート絶

縁膜18は、平面視した際に、ゲート配線12と重なる部分にも形成されている。

- [0041] ゲート配線12は、図2に示されるように、所定の線幅を有する線状のパターントからなり、ゲート絶縁膜18上に形成されている。ゲート配線12は、導電体膜からなり、単層又は多層のものが利用される。ゲート配線12は、例えば、チタン(Ti)及び銅(Cu)の各膜がこの順でゲート絶縁膜18上に積層されたものからなる。ゲート配線12は、ソース配線11に対して、平面視した際に直交するように設けられている。
- [0042] ゲート電極19は、チャネル領域部15と重なるようにゲート絶縁膜18上に形成される。ゲート電極19は、ゲート配線12と同様の導電体膜からなり、ゲート配線12に対して一体的に接続されている。また、図2に示されるように、ゲート電極19は、ゲート配線12から板片状に飛び出したような形をなしており、ゲート電極19を間に置いて対向するようにソース電極部16及びドレイン電極部17が配置されている。
- [0043] 第1層間絶縁膜20は、ソース電極部16及びドレイン電極部17を覆うように、ソース絶縁膜14上に形成される。第1層間絶縁膜20は、例えば、窒化シリコン膜(SiNx)からなる。窒化シリコン膜からなる第1層間絶縁膜20は、例えば、生産性等に優れるプラズマ化学気相成長法(PECVD)を用いて形成される。なお、窒化シリコン膜中には、水素がある程度含まれている。特に、プラズマ化学気相成長法で形成した窒化シリコン膜中には、多くの水素が残留する。窒化シリコン膜中の水素は、第1層間絶縁膜20に接触するソース電極部16及びドレイン電極部17へ移動する。ソース電極部16及びドレイン電極部17は、チャネル領域部15と同種の酸化物半導体膜が、第1層間絶縁膜20に含まれる水素と反応して低抵抗化されたものである。
- [0044] 有機絶縁膜21は、感光性樹脂等からなり、第1層間絶縁膜20を覆うようにスピンコート法等を利用して第1層間絶縁膜20上に形成される。有機絶縁膜21上には、更に共通電極22が形成される。共通電極22は、IT

○（インジウム錫酸化物）、IZO（インジウム亜鉛酸化物）等の透明な導電材料からなり、スパッタリング法等を利用して形成される。

[0045] 第2層間絶縁膜23は、共通電極22を覆うように、共通電極22及び有機絶縁膜21上に形成されている。第2層間絶縁膜23は、第1層間絶縁膜20と同様、例えば、窒化シリコン膜(SiNx)からなり、プラズマ化学気相成長法等によって形成される。

[0046] 画素電極24は、ITO（インジウム錫酸化物）、IZO（インジウム亜鉛酸化物）等の透明な導電材料からなり、スパッタリング法等を利用して第2層間絶縁膜23上に形成される。画素電極24は、第1層間絶縁膜20、有機絶縁膜21及び第2層間絶縁膜23を、厚み方向に貫通する形で設けられたホール部25を介して、ドレイン電極部17に接続されている。第1層間絶縁膜20、有機絶縁膜21及び第2層間絶縁膜23には、それぞれ貫通孔（スルーホール）20a, 21a, 23aが形成されている。

[0047] 本実施形態のTFTアレイ基板210は、上記のような構成を備えることにより、チャネル領域部15が、バックライト装置300から供給される光によって劣化（光劣化）することが抑制される。TFT1のチャネル領域部15は、透明基板10側が遮光部13によって覆われている。そのため、バックライト装置300から液晶表示パネル200の背面（TFTアレイ基板210）に向けて光が照射されても、遮光部13が光を遮るため、光がチャネル領域部15に光が当たることが抑制される。

[0048] また、本実施形態のTFTアレイ基板210において、遮光部13がソース配線11と同じ導電性材料（ソースメタル）から形成されるため、ソース配線11と同じ製造工程で、遮光部13を製造することができる。したがって、本実施形態のTFTアレイ基板210は、製造工程を煩雑化することなく、遮光部13を所定の個所に設けることができる。

[0049] また、本実施形態のTFTアレイ基板210において、チャネル領域部15は、遮光部13の周縁から平面視ではみ出さないように形成されている。そのため、チャネル領域部15は、平面視で遮光部13から外側にはみ出さ

ず、より確実に光が当たることが抑制されている。

- [0050] 本実施形態のTFTアレイ基板210は、上述のように、TFT1がトップゲート型であり、透明基板10上にソース配線11が形成され、ゲート電極19が、ゲート絶縁膜18を介してソース絶縁膜14上に形成された酸化物半導体膜からなるチャネル領域部15上に形成されている。そして、ソース電極部16及びドレイン電極部17がチャネル領域部15を挟んで対向する形でソース絶縁膜14上に形成されている。このような構成のTFTアレイ基板210では、ゲート電極19とソース電極部16が平面視で互いに重ならないため、寄生容量の発生が抑制される。その結果、表示データの書き込み時における消費電力の増加や、信号の鈍り等が抑制される。
- [0051] 本実施形態のTFTアレイ基板210は、ソース電極部16及びドレイン電極部17がそれぞれ、チャネル領域部15と同じ酸化物半導体膜を、低抵抗化（高導電率化）することによって形成される。ソース電極部16及びドレイン電極部17は、第1層間絶縁膜20に直接、接触しているため、第1層間絶縁膜20中に含まれている水素が、ソース電極部16及びドレイン電極部17を構成する酸化物半導体膜と反応することができ、前記酸化物半導体膜を低抵抗化することができる。なお、チャネル領域部15を構成する酸化物半導体膜は、ゲート絶縁膜18で覆われており、第1層間絶縁膜20中の水素と反応することが抑制されている。
- [0052] なお、本実施形態に係るTFTアレイ基板210を分解し、光学顕微鏡、S TEM (Scanning Transmission Electron Microscope : 走査型透過電子顕微鏡)、SEM (Scanning Electron Microscope : 走査型電子顕微鏡)等の顕微鏡観察により、TFTアレイ基板210のパターン形状等を確認することができる。
- [0053] (TFTアレイ基板の製造方法)

次いで、実施形態1のTFTアレイ基板210の製造方法について、詳細に説明する。図4は、透明基板10上にソース配線11及び遮光部13が形成された状態を模式的に表した基板の平面図であり、図5は、図4のB-B

線断面図である。図4及び図5に示されるように、先ず透明基板10上に、ソース配線11及び遮光部13が形成される。ソース配線11及び遮光部13は、スパッタリング法等により透明基板10上に全面的に形成された金属層（ソースメタル層）が、フォトリソグラフィ法等により所望の形状にパターニングされることによって形成される。具体的には、マスクプロセスにより所定パターンのレジストが、前記金属層上に形成され、その後、前記金属層に対してエッチング（例えば、ウェットエッチング）が施されると、パターン状のソース配線11及び遮光部13がそれぞれ形成される。なお、前記レジストは、適宜、除去される。このように、遮光部13は、ソース配線11と同じ製造工程において、同じ導電性材料（金属層）から形成される。

[0054] 図6は、ソース配線11及び遮光部13を覆うように透明基板10上にソース絶縁膜14が形成された状態を模式的に表した基板の平面図であり、図7は、図6のC-C線断面図である。図6及び図7に示されるように、ソース配線11及び遮光部13が形成された後、それらを覆う形で透明基板10上にソース絶縁膜14が全面的に形成される。ソース絶縁膜14は、例えば、酸化シリコン膜（SiO₂）からなり、プラズマ化学気相成長法等により形成される。

[0055] 続いて、フォトリソグラフィ法等を用いて、ソース絶縁膜14にホール部14aが形成される。具体的には、マスクプロセスにより所定パターンのレジストが、ソース絶縁膜14上に形成され、その後、ソース絶縁膜14に対してエッチング（例えば、ドライエッチング）が施されると、ソース絶縁膜14にホール部14aが形成される。ホール部14aは、ソース配線11の一部が露出するようにソース絶縁膜14を厚み方向に貫通する形で形成される。なお、前記レジストは、適宜、除去される。

[0056] 図8は、ソース絶縁膜14上に酸化物半導体膜30が形成された状態を模式的に表した基板の断面図である。図8に示されるように、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）、酸素（O）を含有する酸化物半導体膜30が、スパッタリング法等により、ソース絶縁膜14上に全面的に形

成される。この酸化物半導体膜30は、各TFT1のチャネル領域部15、ソース電極部16及びドレイン電極部17を形成するためのものである。酸化物半導体膜30は、ホール部14aを介してソース配線12に接続されるように形成される。酸化物半導体膜30の一部は、図8に示されるように、ホール部14aのテーパーに沿って厚み方向に延びた形をしており、この部分がソース配線12と接続する。

[0057] 図9は、酸化物半導体膜30上にゲート絶縁膜18及び金属層（ゲートメタル層）40が形成された状態を模式的に表した基板の断面図である。図9に示されるように、ゲート絶縁膜18は、酸化物半導体膜30上に全面的に形成されている。ゲート絶縁膜18は、例えば、酸化シリコン膜（SiO₂）及び窒化シリコン膜（SiNx）がこの順で積層されたものからなり、プラズマ化学気相成長法等により形成される。また、図9に示されるように、金属層40が全面的にゲート絶縁膜18上に形成されている。この金属層40は、ゲート電極19及びゲート配線12を形成するためのものであり、スパッタリング法等により形成される。

[0058] 図10は、パターニングによりゲート電極19及びゲート配線12が形成された状態を模式的に表した基板の平面図であり、図11は、図10のD-D線断面図である。図10及び図11に示されるゲート電極19及びゲート配線12は、上述の金属層（ゲートメタル層）40が、フォトリソグラフィ法等により所望の形状にパターニングされることによって形成される。具体的には、マスクプロセスにより所定パターンのレジストが、金属層40上に形成され、その後、金属層40に対してエッチング（例えば、ウェットエッチング）が施されると、パターン状のゲート電極19及びゲート配線12がゲート絶縁膜18上に形成される。

[0059] 図12は、ゲート絶縁膜18がパターニングされた状態を模式的に表した基板の断面図である。パターン状のゲート絶縁膜18は、ゲート電極19及びゲート配線12の形成に使用したレジストをマスクとして利用しつつ、全面的に形成されているゲート絶縁膜18に対してエッチング（例えば、ドラ

イエッチング) が施されることにより形成される。このように、ゲート絶縁膜 18 をパターニングする際、ゲート電極 19 及びゲート配線 12 をマスクとして利用することができる。なお、前記レジストは、適宜、除去される。

[0060] 図 13 は、酸化物半導体膜 30 がパターニングされた状態を模式的に表した基板の平面図であり、図 14 は、図 13 の E-E 線断面図である。図 13 及び図 14 に示されるように、全面的に形成された酸化物半導体膜 30 は、フォトリソグラフィ法等により所望の形状にパターニングされる。具体的には、マスクプロセスにより所定パターンのレジストが、酸化物半導体膜 30 上に形成され、その後、酸化物半導体膜 30 に対してエッチング（例えば、ウェットエッチング）が施されると、図 13 及び図 14 に示されるような、パターン状の酸化物半導体膜 30 が形成される。なお、前記レジストは、適宜、除去される。

[0061] 図 15 は、酸化物半導体膜 30 等を覆うように、第 1 層間絶縁膜 20 及び有機絶縁膜 21 が形成された状態を模式的に表した基板の断面図である。第 1 層間絶縁膜 20 は、ゲート絶縁膜 18 によって覆われていない部分の酸化物半導体膜 30（つまり、将来的にソース電極部 16 及びドレイン電極部 17 となる部分）を覆いつつ、ゲート電極 19 を覆うように全面的に形成される。第 1 層間絶縁膜 20 は、例えば、窒化シリコン膜（SiNx）からなる。窒化シリコン膜からなり、プラズマ化学気相成長法等で形成される。有機絶縁膜 21 は、図 15 に示されるように、第 1 層間絶縁膜 20 を覆うようにスピンドルコート法等を利用して第 1 層間絶縁膜 20 上に、感光性樹脂の塗膜を全面的に形成し、その後、その塗膜をマスク越しに所定パターンで露光することによって、スルーホール（貫通孔） 21a と共に形成される。

[0062] 図 16 は、共通電極 22 が形成された状態を模式的に表した基板の平面図であり、図 17 は、図 16 の F-F 線断面図である。上記のように有機絶縁膜 21 が形成された後、有機絶縁膜 21 上にスパッタリング法等を利用して共通電極 22 を構成する電極材料が全面的に層状に堆積される。前記電極材料としては、ITO（インジウム錫酸化物）、IZO（インジウム亜鉛酸化

物) 等の透明な導電材料が用いられる。続いて、フォトリソグラフィ法等を用いて、前記電極材料がパターニングされると、図16及び図17に示されるような共通電極22が形成される。

[0063] 図18は、第2層間絶縁膜23が形成された状態を模式的に表した基板の平面図であり、図19は、図18のG-G線断面図である。図18及び図19に示されるように、共通電極22を覆うように、第2層間絶縁膜23が全面的に形成される。第2層間絶縁膜23は、第1層間絶縁膜20と同様、例えば、窒化シリコン膜(SiNx)からなり、プラズマ化学気相成長法等によって形成される。

[0064] 第2層間絶縁膜23が形成された後、図18及び図19に示されるように、第1層間絶縁膜20、有機絶縁膜21及び第2層間絶縁膜23を厚み方向に貫通する形でホール部(コンタクトホール)25が形成される。ホール部25は、フォトリソグラフィ法等を用いて形成される。具体的には、マスクプロセスにより所定パターンのレジストが、第2層間絶縁膜23上に形成される。その際、有機絶縁膜21のスルーホール(貫通孔)21aと位置が合うように、スルーホール用のレジストパターンを形成する。その後、第2層間絶縁膜23に対してエッチング(例えば、ドライエッチング)が施されると、第1層間絶縁膜20、及び第2層間絶縁膜23を貫通する形でホール部25が形成される。ホール部25は、ドレイン電極部17の一部が露出するように第2層間絶縁膜23等を厚み方向に貫通する形で形成される。なお、前記レジストは、適宜、除去される。

[0065] 次いで、第2層間絶縁膜23上に、スパッタリング法等を利用して画素電極24を構成する電極材料が全面的に層状に堆積される。前記電極材料としては、ITO(インジウム錫酸化物)、IZO(インジウム亜鉛酸化物)等の透明な導電材料が用いられる。続いて、
フォトリソグラフィ法等を用いて、前記電極材料がパターニングされると、図2及び図3に示されるような画素電極24が形成される。その結果、図3に示されるような断面構成のTFTアレイ基板210が得られる。

[0066] 以上のような工程を経て、本実施形態のTFTアレイ基板210が製造される。なお、TFTアレイ基板210には、その他に、液晶層中の液晶分子の配向を規制する配向膜、透明基板10の外側に配される偏光板、光学フィルム等の図示されない構成が適宜、設けられる。

[0067] このように、本実施形態のTFTアレイ基板210（半導体装置）の製造方法は、このような工程を備えることにより、酸化物半導体膜の光による劣化が抑制されたトップゲート型のTFTアレイ基板210（半導体装置）を提供することができる。

[0068] <実施形態2>

次いで、本発明の実施形態2を、図20及び図21を参照しつつ説明する。なお、以降の各実施形態において、上述の実施形態1と同じ構成については、同じ符号で表し詳細な説明を省略する。図20は、実施形態2のTFTアレイ基板210AのTFT1Aの構成を模式的に表した平面図であり、図21は、図20のH-H線断面図である。

[0069] 本実施形態のTFTアレイ基板210Aにおいて、遮光部13Aは実施形態1と同様、チャネル領域部15と重なっている。この遮光部13Aは、実施形態1のものよりも大きく、ソース配線11と接続している。このように、遮光部13Aを、必要に応じて、ソース配線11に接続する形で設けてよい。

[0070] <実施形態3>

次いで、本発明の実施形態3を、図22及び図23を参照しつつ説明する。図22は、実施形態3のTFTアレイ基板210BのTFT1Bの構成を模式的に表した平面図であり、図23は、図20のI-I線断面図である。

[0071] 本実施形態のTFTアレイ基板210Bは、実施形態1と同じ形状の遮光部13Bを備えている。但し、この遮光部13Bは、実施形態1とは異なり、ゲート電極19の付け根部分にあるゲート配線12に接続されている。つまり、遮光部13Bは、ゲート電極19と同電位化されており、本実施形態のTFT1Bは、ダブルゲート型となっている。ゲート配線12の下方にあ

るゲート絶縁膜18等には、遮光部13Bの一部が露出するように厚み方向に貫通する形でホール部（コンタクトホール）26が設けられており、ゲート配線12から下方に延びた部分12Bがホール部26を介して遮光部13Bに接続している。このように、遮光部13Bを、ゲート電極19と同電位化する形で設けてもよい。

[0072] <他の実施形態>

本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

[0073] (1) 上記実施形態では、酸化物半導体膜として、インジウム（In）、ガリウム（Ga）、亜鉛（Zn）、酸素（O）を含有するものを利用したが、これに限らず、本発明の目的を達成できるものであればよい。例えば、酸化物半導体膜としては、インジウム（In）、ガリウム（Ga）、アルミニウム（Al）、銅（Cu）、亜鉛（Zn）及びスズ（Sn）からなる群より選ばれる少なくとも1種を含む酸化物を半導体膜の材料としてもよい。

[0074] (2) 上記実施形態の各TFTアレイ基板は、液晶に印加した電圧を保持するために用いられる補助容量を形成する補助容量配線を更に備えてよい。

[0075] (3) 上記実施形態では、半導体装置として液晶表示パネルに利用されるTFTアレイ基板を例示したが、他の実施形態においては、例えば、有機ELデバイス、無機ELデバイス、電気泳動デバイス等の他のデバイスに利用される半導体装置であってもよい。

[0076] (4) 上記実施形態では、TFTが画素トランジスタとして、TFTアレイ基板の画素領域（表示領域）に利用されていたが、本発明はこれに限らず、他の実施形態においては、例えばTFTアレイ基板の周辺領域（表示領域の回りに配される領域）に形成されるモノリシック化されたゲートドライバ等の駆動回路に、本発明のTFTを、駆動回路トランジスタとして適用してもよい。なお、駆動回路トランジスタとしてのTFTは、上記実施形態1等で例示した画素領域のTFT1の製造プロセスと同時にTFTアレイ基板

上に作成することが可能である。

符号の説明

[0077] 1, 1A, 1B... TFT、10... 透明基板（基板）、11... ソース配線、12... ゲート配線、13, 13A, 13B... 遮光部、14... ソース絶縁膜、14a... ホール部、15... チャネル領域部、16... ソース電極部、17... ドレイン電極部、18... ゲート絶縁膜、19... ゲート電極、20... 第1層間絶縁膜、21... 有機絶縁膜、22... 共通電極、23... 第2層間絶縁膜、24... 画素電極、25... ホール部、30... 酸化物半導体膜、40... 金属層（ゲートメタル）、100... 液晶表示装置、200... 液晶表示パネル、210... TFTアレイ基板（半導体装置）、220... 対向基板、230... 液晶層、240... シール材、300... バックライト装置、400... 筐体

請求の範囲

[請求項1]

基板と、
前記基板上に形成されるソース配線と、
前記ソース配線と離隔又は接続した状態で、前記ソース配線と同層
にて前記基板上に形成される遮光部と、
前記ソース配線及び前記遮光部を覆うように前記基板上に形成され
るソース絶縁膜と、
前記ソース配線の一部が露出するように前記ソース絶縁膜を厚み方
向に貫通するホール部と、
前記遮光部と重なるように前記ソース絶縁膜上に形成される酸化物
半導体膜からなるチャネル領域部と、
前記チャネル領域部と同種の酸化物半導体膜を低抵抗化したものか
らなり、一方の端部が前記ホール部を介して前記ソース配線に接続し
、かつ他方の端部が前記チャネル領域部に接続するように前記ソース
絶縁膜上に形成されるソース電極部と、
前記チャネル領域部と同種の酸化物半導体膜を低抵抗化したものか
らなり、前記チャネル領域部に接続しつつ、前記チャネル領域部を挟
んで前記ソース電極部と対向するように前記ソース絶縁膜上に形成さ
れるドレイン電極部と、
前記チャネル領域部と重なるように前記チャネル領域部上に形成さ
れるゲート絶縁膜と、
前記チャネル領域部と重なるように前記ゲート絶縁膜上に形成され
るゲート電極と、を備える半導体装置。

[請求項2]

前記ソース配線及び前記遮光部は、同種の導電性材料からなる請求
項1に記載の半導体装置。

[請求項3]

前記チャネル領域部は、前記遮光部の周縁からはみ出さないように
形成されている請求項1又は請求項2に記載の半導体装置。

[請求項4]

前記ソース電極部及び前記ドレイン電極部を覆うように、前記ソ-

ス絶縁膜上に形成される層間絶縁膜を備える請求項 1 から請求項 3 の何れか一項に記載の半導体装置。

- [請求項5] 前記層間絶縁膜が主成分として窒化ケイ素を含有し、前記層間絶縁膜中に含まれる水素の作用により前記ソース電極部及び前記ドレイン電極部における前記酸化物半導体膜が低抵抗化される請求項 4 に記載の半導体装置。
- [請求項6] 前記酸化物半導体膜は、インジウム (In)、ガリウム (Ga)、亜鉛 (Zn)、酸素 (O) を含有する請求項 1 から請求項 5 の何れか一項に記載の半導体装置。
- [請求項7] 前記ドレイン電極部と接続する画素電極を備え、表示領域の画素トランジスタを構成する請求項 1 から請求項 6 の何れか一項に記載の半導体装置。
- [請求項8] 表示領域の回りに配される周辺領域に形成され、駆動回路トランジスタを構成する請求項 1 から請求項 6 の何れか一項に記載の半導体装置。
- [請求項9] 請求項 1 から請求項 8 の何れか一項に記載の半導体装置と、前記半導体装置と対向するように配置された対向基板と、前記半導体装置と前記対向基板との間に配置された液晶層とを備える表示装置。
- [請求項10] 前記半導体装置に向けて光を供給するバックライト装置を備える請求項 9 に記載の表示装置。
- [請求項11] 基板上に導電体膜を形成する工程と、前記導電体膜をパターニングして、ソース配線と、このソース配線と離隔又は接続した状態で前記ソース配線と同層の遮光部とを前記基板上に形成する工程と、前記ソース配線及び前記遮光部を覆うように前記基板上にソース絶縁膜を形成する工程と、前記ソース配線の一部が露出するように前記ソース絶縁膜を厚み方向に貫通するホール部を形成する工程と、

前記ホール部を介して前記ソース配線に接続した状態で、前記遮光部と重なるように前記ソース絶縁膜上に酸化物半導体膜が形成される工程と、

前記酸化物半導体膜のうち、前記遮光部と重なるチャネル領域部を覆うように前記チャネル領域部上にゲート絶縁膜が形成される工程と、


前記チャネル領域部と重なるように前記ゲート絶縁膜上にゲート電極が形成される工程と、

前記酸化物半導体膜のうち、前記ゲート絶縁膜で覆われていない部分を覆うように、前記ソース絶縁膜上に層間絶縁膜が形成される工程と、を備える半導体装置の製造方法。


[請求項12] 前記酸化物半導体膜は、インジウム (In)、ガリウム (Ga)、亜鉛 (Zn)、酸素 (O) を含有する請求項11に記載の半導体装置の製造方法。

[請求項13] 前記層間絶縁膜は、主成分として窒化ケイ素を含有し、プラズマ化学気相成長法によって形成される請求項11又は請求項12に記載の半導体装置の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]



[図22]



[図23]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/065527

A. CLASSIFICATION OF SUBJECT MATTER

H01L29/786(2006.01)i, G02F1/1368(2006.01)i, H01L21/336(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/786, G02F1/1368, H01L21/336

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2013-251526 A (Samsung Display Co., Ltd.), 12 December 2013 (12.12.2013), paragraphs [0111] to [0181]; fig. 13 to 30 & US 2013/0320328 A1 & KR 10-2013-0136063 A & CN 103456793 A	1-13
Y	JP 2011-146574 A (Canon Inc.), 28 July 2011 (28.07.2011), paragraphs [0048] to [0062]; fig. 2 & US 2011/0175674 A1 & CN 102184965 A	1-13
Y	JP 3-82081 A (Seiko Epson Corp.), 08 April 1991 (08.04.1991), page 5, upper column; fig. 3 (Family: none)	1-13

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier application or patent but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
23 July 2015 (23.07.15)

Date of mailing of the international search report
04 August 2015 (04.08.15)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer
Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/065527

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2008-98447 A (Kochi Industrial Promotion Center), 24 April 2008 (24.04.2008), paragraphs [0039] to [0067]; fig. 1 to 2 (Family: none)	1-13
A	JP 2013-12610 A (Dainippon Printing Co., Ltd.), 17 January 2013 (17.01.2013), paragraphs [0023] to [0121]; fig. 1 to 9 (Family: none)	1-13

A. 発明の属する分野の分類(国際特許分類(IPC))

Int.Cl. H01L29/786 (2006.01)i, G02F1/1368 (2006.01)i, H01L21/336 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl. H01L29/786, G02F1/1368, H01L21/336

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2015年
日本国実用新案登録公報	1996-2015年
日本国登録実用新案公報	1994-2015年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2013-251526 A (三星ディスプレイ株式会社) 2013.12.12, 段落[0111]-[0181], 図13-30 & US 2013/0320328 A1 & KR 10-2013-0136063 A & CN 103456793 A	1-13
Y	JP 2011-146574 A (キヤノン株式会社) 2011.07.28, 段落[0048]-[0062], 図2 & US 2011/0175674 A1 & CN 102184965 A	1-13

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願目前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日 23.07.2015	国際調査報告の発送日 04.08.2015
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 竹口 泰裕 電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 3-82081 A (セイコーエプソン株式会社) 1991.04.08, 第5頁上欄, 第3図 (ファミリーなし)	1-13
A	JP 2008-98447 A (財団法人高知県産業振興センター) 2008.04.24, 段落[0039]-[0067], 図1-2 (ファミリーなし)	1-13
A	JP 2013-12610 A (大日本印刷株式会社) 2013.01.17, 段落[0023]-[0121], 図1-9 (ファミリーなし)	1-13