

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局



(10) 国際公開番号

WO 2010/079635 A1

PCT

(43) 国際公開日
2010年7月15日(15.07.2010)


- (51) 国際特許分類:
H01L 33/00 (2010.01) G02F 1/13357 (2006.01)
G02F 1/133 (2006.01) H05B 37/02 (2006.01)
- (21) 国際出願番号: PCT/JP2009/065091
- (22) 国際出願日: 2009年8月28日(28.08.2009)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2009-003497 2009年1月9日(09.01.2009) JP
- (71) 出願人 (米国を除く全ての指定国について):
シャープ株式会社(SHARP KABUSHIKI KAISHA)
[JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町
2番2号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 中澤 健
(NAKAZAWA, Ken).
- (74) 代理人: 島田 明宏(SHIMADA, Akihiro); 〒
6340078 奈良県橿原市八木町1丁目10番3号
萬盛庵ビル 島田特許事務所 Nara (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO,
CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI,
GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS,
JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR,
LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW,
MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH,
PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST,
SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC,
VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ,
NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア
(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ
(AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB,
GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL,
NO, PL, PT, RO, SE, SI, SK, SM, TR), OAPI (BF, BJ,

[続葉有]

(54) Title: LIGHT-EMITTING DIODE DRIVING CIRCUIT AND SHEET-LIKE ILLUMINATING DEVICE HAVING SAME

(54) 発明の名称: 発光ダイオード駆動回路およびそれを備えた面状照明装置

[図1]



100 LED DRIVER
104 SERIAL/PARALLEL CONVERTER CIRCUIT
102 SHIFT REGISTER
101 PWM CONTROL CIRCUIT
REG1, REG2, REG3, REG4 REGISTER
C1 FIRST COUNTER
C2 SECOND COUNTER
CMP1, CMP2, CMP3, CMP4 COMPARATOR
SC1, SC2, SC3, SC4 SWITCH CONTROL CIRCUIT

(57) Abstract: A light-emitting diode (LED) driving circuit capable of preventing degradation of display quality is provided in a display apparatus using light-emitting diodes as backlight. The LED driving circuit (100), which drives a plurality of series-connected LEDs (LEDs 1-4), comprises switches (SWs 1-4) each of which is connected in parallel to the respective one of the LEDs or to a respective group of ones of the LEDs; and a PWM signal generating unit that generates PWM signals for switching the on/off states of the switches in accordance with target brightnesses of the LEDs. The switches are turned on or off according to the results of comparing the values of associated counters (CNT1, CNT2) with the values of associated registers (RDs 1-4). In this way, the LEDs are caused to emit light only during desired intervals, thereby adjusting the brightnesses of the LEDs.

(57) 要約: 発光ダイオード(LED)をバックライトに用いる表示装置において、表示品質の低下を防止できる発光ダイオード駆動回路を提供する。LED駆動回路(100)は、互いに直列に接続された複数のLED(LED1~LED4)を駆動するもので、LEDの各々に或いは所定数毎に並列に接続されたスイッチ(SW1~SW4)と、当該スイッチのオン/オフ状態を、各LEDの目標輝度に応じて切り換えるためのPWM信号を生成するPWM信号生成部を備える。スイッチは、対応するカウンタの値(CNT1、CNT2)とレジスタの値(RD1~RD4)とを比較して、オン状態またはオフ状態となる。これにより、各LEDを、所望の期間だけ点灯状態として輝度の調整が行われる。

WO 2010/079635 A1

WO 2010/079635 A1



CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, 添付公開書類:
TD, TG).

— 国際調査報告 (条約第 21 条(3))

明 細 書

発明の名称：

発光ダイオード駆動回路およびそれを備えた面状照明装置

技術分野

[0001] 本発明は、面状照明装置に関し、更に詳しくは、表示装置の背面から光を照射する面状照明装置において光源として用いられる複数の発光ダイオードを駆動する発光ダイオード駆動回路に関する。

背景技術

[0002] 液晶表示装置など、バックライトを備えた画像表示装置では、入力画像に基づきバックライトの輝度を制御することにより、バックライトの消費電力を抑制し、表示画像の画質を改善することができる。特に、画面を複数のエリアに分割し、エリア内の入力画像に基づき、当該エリアに対応したバックライト光源の輝度を制御することにより、さらなる低消費電力化と高画質化が可能となる。以下、このようにエリア内の入力画像に基づきバックライト光源の輝度を制御しながら表示パネルを駆動する方法を「エリアアクティブ駆動」という。

[0003] 上述したエリアアクティブ駆動を採用する表示装置では、バックライト用の光源として典型的には発光ダイオード（ＬＥＤ）が採用されている。バックライト装置内では、直列に接続された複数の発光ダイオードからなる発光ダイオード組（例えば４個の発光ダイオードで１つの発光ダイオード組が構成される）が複数配置され、各発光ダイオード組には定電流が与えられる。このようなバックライト装置に関し、日本の特開２００５－３１０９９６号公報には、各発光ダイオードに並列にスイッチとしてのトランジスタを備え、それらのトランジスタのオン／オフをPWM信号で切り換えることにより個々の発光ダイオードの輝度を調整するようにした発明が開示されている。

[0004] 図１８は、従来のＬＥＤドライバ９００の要部の構成例を示す概略図である。なお、図１８には、４個の発光ダイオードＬＥＤ１～ＬＥＤ４からなる

発光ダイオード組を駆動するための構成を示している。図 18 に示すように、この LED ドライバ 900 は、発光ダイオード組を構成する 4 個の発光ダイオード LED 1 ~ LED 4 にそれぞれ並列に設けられたスイッチ SW 1 ~ SW 4 と、それらスイッチ SW 1 ~ SW 4 のオン／オフ状態を PWM 信号 P 1 ~ P 4 によって制御する PWM 制御回路 901 と、各発光ダイオード LED 1 ~ LED 4 の目標とする発光輝度（以下、「目標輝度」という。）に応じた値を所定のレジスタ（後述するレジスタ REG 1 ~ REG 4）に設定するためのシフトレジスタ 902 と、FET（電界効果トランジスタ）等を定電流源 911 として機能させることにより発光ダイオード組に定電流を与えるための定電流駆動回路 903 とを備えている。なお、各発光ダイオード LED 1 ~ LED 4 に並列に設けられたスイッチ SW 1 ~ SW 4 のオン／オフによって当該各発光ダイオードの電流の流れが制御されるので、それらスイッチのことを以下「バイパススイッチ」という。

[0005] 図 19 は、上記従来の LED ドライバ 900 内の PWM 制御回路 901 およびその周辺部の構成を示すブロック図である。PWM 制御回路 901 は、バイパススイッチ SW 1 ~ SW 4 のオン／オフ状態を PWM 信号 P 1 ~ P 4 によって制御するスイッチ制御回路 SC 1 ~ SC 4 と、バイパススイッチ SW 1 ~ SW 4 と 1 対 1 で対応するように設けられたレジスタ REG 1 ~ REG 4 と、PWM 制御回路用クロック信号 PCLK のパルスのカウントを行うカウンタ 905 と、カウンタの値とレジスタ REG 1 ~ REG 4 の値とを比較する比較器 CMP 1 ~ CMP 4 とを備えている。

[0006] 図 18 および図 19 に示した構成において、レジスタ REG 1 ~ REG 4 には対応する発光ダイオード LED 1 ~ LED 4 の目標輝度に応じた値が格納される。カウンタ 905 の値は、リセット信号 RST のパルスによってリセットされ（零にされ）、PWM 制御回路用クロック信号 PCLK のパルスに応じて 1 ずつ増加する。各バイパススイッチ SW 1 ~ SW 4 は、カウンタ 905 の値がリセットされるとオフ状態にされ、カウンタ 905 の値とレジスタ REG 1 ~ REG 4 の値とが一致するとオン状態にされる。なお、図 1

9には、カウンタ905およびレジスタREG1～REG4が12ビットの例を示しており、この場合、「(2の12乗は4096であるので) PWM制御回路用クロック信号CLKのパルスが4096回発生する都度、リセット信号RSTのパルスが発生する」ように構成されている。以上のようにして、このLEDドライバ900では、外部から与えられるPWM制御回路用クロック信号CLKの4096クロックを1周期として、各発光ダイオードLED1～LED4の輝度を目標輝度にするためのPWM制御が行われる。これにより、各発光ダイオードLED1～LED4は、(PWM制御の) 1周期のうちの所望の期間(目標輝度に応じた期間)だけ点灯状態となる。

[0007] ところで、エリアアクティブ駆動を採用する表示装置の表示部は複数のエリアに分割されており、図3に示すように、1個のエリアに1個の発光ダイオードが対応するように複数の発光ダイオードL1, L2, L3, ... が表示部の背面に設けられている。そして、図20に示すように、複数(図20に示す例では4個)の発光ダイオードにつき1個のLEDドライバが設けられている。このような構成において、LEDドライバLD3, LD4に与えられるリセット信号RSTbのパルスの発生タイミングは、LEDドライバLD1, LD2に与えられるリセット信号RSTaのパルスの発生タイミングよりも遅らされている。このため、発光ダイオードL9～L16は発光ダイオードL1～L8よりも遅れたタイミングで点灯する。このようにして、図3に示した複数の発光ダイオードは、図8に示す順序で点灯する。すなわち、表示部の背面に設けられている複数の発光ダイオードは、1列ずつ順次に点灯する。

[0008] ところが、各発光ダイオード組が図20に示すように配置されていると、すなわち、各発光ダイオード組に含まれる複数の発光ダイオードが表示部の背面で1列になるように配置されていると、例えば発光ダイオードL1とLEDドライバLD1との間のように発光ダイオードーLEDドライバ間の距離が長くなり、両者間の配線抵抗による電圧降下が大きくなる。このLED

ドライバは上述のバイパススイッチに電流を流すことにより対応する発光ダイオードが消灯するように構成されているが、上述の電圧降下が大きくなると、発光ダイオードにも電流が流れて当該発光ダイオードは点灯する。このため、上述の電圧降下が大きくなると、本来消灯状態となるべき発光ダイオードが点灯することになる。このように、上述の電圧降下が所定の大きさ以上にならないよう、エリアの大きさや配線幅についての制約が生じている。

[0009] そこで、各発光ダイオード組を図 2 1 に示すように配置することにより、すなわち、各発光ダイオード組に含まれる複数の発光ダイオードが表示部の背面で 2 列になるように配置することにより、発光ダイオードー LED ドライバ間の距離を短くすることが提案されている。図 2 1 に示す構成によると、いずれの発光ダイオードについても LED ドライバとの距離が長くなることはなく、発光ダイオードー LED ドライバ間の電圧降下に起因する点灯異常（本来消灯状態となるべき発光ダイオードが点灯すること）の発生が抑制される。また、図 1 8 に示した構成において、全てのバイパススイッチ SW 1 ～ SW 4 がオン状態になったとき（全ての発光ダイオード LED 1 ～ LED 4 が消灯状態になったとき）に定電流駆動回路 9 0 3 が定電流源 9 1 1 の電流を止めるようにしている場合、消費電力低減の効果は各発光ダイオード間の距離が短いほど得られやすい。この観点からも、図 2 0 に示す構成よりも図 2 1 に示す構成の方が高い利点を得られる。

[0010] なお、本願発明に関連して、以下のような先行技術が知られている。日本の特開 2 0 0 5 - 3 1 0 9 9 9 号公報には、上述したように、各発光ダイオードにそれぞれ並列に設けられたスイッチのオン／オフ状態を切り換えることにより個々の発光ダイオードの輝度を調整するようにした発明が開示されている。また、日本の特開 2 0 0 1 - 1 2 5 0 6 6 号公報および日本の特許第 3 2 2 9 2 5 0 号公報には、高品位の動画表示が得られる液晶表示装置の発明が開示されている。

先行技術文献

特許文献

[0011] 特許文献1：日本の特開2005-310999号公報

特許文献2：日本の特開2001-125066号公報

特許文献3：日本の特許第3229250号公報

発明の概要

発明が解決しようとする課題

[0012] ところが、各発光ダイオード組が図21に示すように配置されているときに図18および図19に示した構成のLEDドライバ900が採用された場合、各LEDドライバLD1～LD4は1列目の発光ダイオードL1～L8と2列目の発光ダイオードL9～L16とを同じタイミングで点灯させることになる。従って、図3に示した複数の発光ダイオードは、図22に示す順序で点灯する。すなわち、表示部の背面に設けられた複数の発光ダイオードは、2列ずつ順次に点灯する。このような順序での点灯が行われると、上記日本の特許第3229250号公報に記載されているように、動画表示の際の表示品位が低下する。

[0013] そこで本発明は、複数列で構成された発光ダイオードをバックライトとして採用する表示装置における動画表示の際の表示品位の低下を防止することのできるLEDドライバ（発光ダイオード駆動回路）を提供することを目的とする。

課題を解決するための手段

[0014] 本発明の第1の局面は、互いに直列に接続され、かつ、一定の電流を流すための定電流源に直列に接続された複数の発光ダイオードを駆動する発光ダイオード駆動回路であって、

前記複数の発光ダイオードの各々に或いは所定数毎に並列に接続された複数のスイッチと、

各発光ダイオードに並列に接続されたスイッチのオン／オフ状態を当該各発光ダイオードの目標輝度に応じて切り換えるためのPWM信号を生成するPWM信号生成部と

を備え、

前記PWM信号生成部は、前記複数のスイッチを初期状態としてオン状態またはオフ状態の一方の状態にするタイミングを制御するための複数のタイミング制御信号に基づいて前記PWM信号を生成することを特徴とする。

[0015] 本発明の第2の局面は、本発明の第1の局面において、

前記PWM信号生成部は、

前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する発光ダイオードの目標輝度に応じた値であって外部から与えられるクロック信号のパルス数と対応づけられる値である輝度対応値を保持する複数の輝度対応値保持部と、

前記複数のタイミング制御信号がそれぞれ与えられるように設けられ、前記クロック信号のパルス数をカウントしてカウント値として出力する複数のカウンタと、

前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する輝度対応値保持部に保持されている輝度対応値と前記複数のカウンタのうちのいずれかのカウンタから出力されるカウント値とを比較し、それらが一致した時に当該各スイッチのオン／オフ状態を前記初期状態から切り換える複数のスイッチ切換部と

を含み、

各スイッチは、当該各スイッチに対応するスイッチ切換部によって比較されるカウント値を出力するカウンタに与えられるタイミング制御信号に基づいて初期状態にされ、

各カウンタから出力されるカウント値は、当該各カウンタに与えられるタイミング制御信号に基づいてリセットされることを特徴とする。

[0016] 本発明の第3の局面は、本発明の第2の局面において、

各スイッチ切換部によって比較されるカウント値を出力するカウンタが予め定められていることを特徴とする。

[0017] 本発明の第4の局面は、本発明の第2の局面において、

前記PWM信号生成部は、各スイッチ切換部によって比較されるべきカウ

ント値を出力するカウンタを所定の指示データに基づいて選択するカウンタ選択部を更に含むことを特徴とする。

[0018] 本発明の第5の局面は、本発明の第2の局面において、

前記複数のカウンタは、外部からタイミング制御信号を受け取る第1のカウンタと該第1のカウンタ以外の第2のカウンタとからなり、

前記PWM信号生成部は、

前記複数のスイッチについての初期状態にされるタイミングの差に応じた値であって前記クロック信号のパルス数と対応づけられる値である遅延制御値を保持する遅延制御値保持部と、

前記第2のカウンタに対応して設けられ、前記遅延制御値保持部に保持されている遅延制御値と前記第1のカウンタから出力されるカウント値とに基づいて、前記第2のカウンタに与えるためのタイミング制御信号を生成するタイミング制御信号生成部とを更に含み、

前記タイミング制御信号生成部は、前記遅延制御値保持部に保持されている遅延制御値と前記第1のカウンタから出力されるカウント値とが一致した時に、前記第2のカウンタから出力されるカウント値がリセットされるように、前記タイミング制御信号を生成することを特徴とする。

[0019] 本発明の第6の局面は、本発明の第1の局面において、

前記複数のスイッチの全てがオン状態になったときに前記定電流源に流れる電流を零にする定電流駆動部を更に備えることを特徴とする。

[0020] 本発明の第7の局面は、本発明の第1から第6までのいずれかの局面に係る発光ダイオード駆動回路を備えたことを特徴とする面状照明装置である。

[0021] 本発明の第8の局面は、本発明の第7の局面において、

前記面状照明装置は複数の発光ダイオード駆動回路を有し、

各発光ダイオード駆動回路によって駆動される複数の発光ダイオードには、当該各発光ダイオード駆動回路の配置位置を基準として一側に配置される発光ダイオードである第1の発光ダイオード群と当該各発光ダイオード駆動

回路の配置位置を基準として他側に配置される発光ダイオードである第2の発光ダイオード群とが含まれ、

前記第1の発光ダイオード群に並列に接続されたスイッチと前記第2の発光ダイオード群に並列に接続されたスイッチとは、異なるタイミング制御信号に基づいて前記初期状態にされることを特徴とする。

発明の効果

[0022] 本発明の第1の局面によれば、直列に接続された複数の発光ダイオードの各々に或いは所定数毎に並列にスイッチが設けられ、それらスイッチのオン／オフ状態は対応する発光ダイオードの目標輝度に応じて切り換えられる。ここで、上記スイッチは複数のタイミング制御信号に基づいて初期状態とされる。すなわち、或るタイミングで初期状態とされるスイッチもあれば、それとは別のタイミングで初期状態とされるスイッチもある。このため、上記複数の発光ダイオードをそれぞれ異なるタイミング（タイミング制御信号の数に等しいタイミングで）で点灯状態または消灯状態とすることができる。従って、例えば、発光ダイオードー発光ダイオード駆動回路間の電圧降下起因する点灯異常の発生を抑制するために発光ダイオード駆動回路が駆動する発光ダイオードの一部を当該発光ダイオード駆動回路の一側に配置して残りを他側に配置した構成において、一側に配置された発光ダイオードと他側に配置された発光ダイオードとを異なるタイミングで点灯させることができる。これにより、表示装置のバックライトとして複数列で構成された発光ダイオードが採用されているときに、1列ずつ発光ダイオードを点灯させることができ、動画表示の際の表示品位の低下が防止される。

[0023] 本発明の第2の局面によれば、各発光ダイオードの目標輝度に応じた値を格納する輝度対応値保持部としての複数のレジスタと、与えられたタイミング制御信号に基づいてリセットされ、クロック信号のパルス数をカウントする複数のカウンタと、複数のスイッチのオン／オフ状態を切り換えるスイッチ切換部とをPWM信号生成部が備える構成とすることにより、動画表示の際の表示品位の低下を防止することのできる発光ダイオード駆動回路が実現

される。

- [0024] 本発明の第3の局面によれば、PWM信号生成部の構成を複雑にすることなく、動画表示の際の表示品位の低下を防止することのできる発光ダイオード駆動回路が実現される。
- [0025] 本発明の第4の局面によれば、各スイッチ切換部による比較対象となるカウント値を出力するカウンタは、指示データに基づいて決定される。このため、各発光ダイオードの配置位置を考慮して指示データを作成することにより、当該各発光ダイオードを好適なタイミングで点灯させることができる。これにより、発光ダイオードと発光ダイオード駆動回路との位置関係についての自由度を高めつつ、動画表示の際の表示品位の低下を防止することのできる発光ダイオード駆動回路が実現される。
- [0026] 本発明の第5の局面によれば、PWM信号生成部に設けられる複数のカウンタのうち或る1つのカウンタ以外のカウンタに与えられるタイミング制御信号は当該PWM信号生成部の内部で生成される。このため、発光ダイオード駆動回路に与えるべき外部入力信号が削減される。
- [0027] 本発明の第6の局面によれば、発光ダイオード駆動回路に含まれるスイッチの全てがオン状態になったときには定電流源における電流の流れが止められるところ、各発光ダイオード間の距離を短くすることができるので、効果的に消費電力が低減される。
- [0028] 本発明の第7の局面によれば、本発明の第1から第6までのいずれかの局面と同様の効果を奏する面上照明装置が実現される。
- [0029] 本発明の第8の局面によれば、1つの発光ダイオード駆動回路が所定数の発光ダイオードを駆動するとき、発光ダイオードが発光ダイオード駆動回路の一側のみに配置される構成と比較して、各発光ダイオードと発光ダイオード駆動回路との距離は短くなる。このため、発光ダイオードー発光ダイオード駆動回路間の電圧降下に起因する点灯異常の発生が抑制される。

図面の簡単な説明

- [0030] [図1]本発明の第1の実施形態に係るLEDバックライト装置において、LE

Dドライバに含まれるPWM制御回路およびその周辺部の構成を示すブロック図である。

[図2]上記第1の実施形態に係るLEDバックライト装置を備えた液晶表示装置の全体構成を示すブロック図である。

[図3]上記第1の実施形態において、エリアと発光ダイオードとの対応関係について説明するための図である。

[図4]上記第1の実施形態において、表示部への描画順序について説明するための図である。

[図5]上記第1の実施形態におけるLEDドライバの概略構成図である。

[図6]上記第1の実施形態において、バイパススイッチをオフにする構成例を示す図である。

[図7]上記第1の実施形態における効果について説明するための図である。

[図8]上記第1の実施形態において、発光ダイオードの点灯順序を示す図である。

[図9]本発明の第2の実施形態に係るLEDバックライト装置において、LEDドライバに含まれるPWM制御回路およびその周辺部の構成を示すブロック図である。

[図10]上記第2の実施形態において、カウンタ選択回路の詳細な構成を示すブロック図である。

[図11]上記第2の実施形態において、カウンタ指示部での選択指示データの値の決定について説明するための図である。

[図12]上記第2の実施形態において、比較器に与えられるカウント値について説明するための図である。

[図13]上記第2の実施形態における効果について説明するための図である。

[図14]上記第2の実施形態における効果について説明するための図である。

[図15]上記第2の実施形態における効果について説明するための図である。

[図16]本発明の第3の実施形態に係るLEDバックライト装置において、LEDドライバに含まれるPWM制御回路およびその周辺部の構成を示すブロ

ック図である。

[図17] 上記第3の実施形態における効果について説明するための図である。

[図18] 従来例におけるLEDドライバの概略構成図である。

[図19] 従来例に係るLEDドライバに含まれるPWM制御回路およびその周辺部の構成を示すブロック図である。

[図20] 従来例について説明するための図である。

[図21] 従来例について説明するための図である。

[図22] 従来例における発光ダイオードの点灯順序を示す図である。

発明を実施するための形態

[0031] 以下、添付図面を参照しつつ本発明の実施形態について説明する。

[0032] < 1. 第1の実施形態 >

< 1. 1 全体構成および動作の概要 >

図2は、本発明の第1の実施形態に係るLEDバックライト装置（面状照明装置）10を備えた液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、LEDバックライト装置10と、表示制御回路200と、ソースドライバ（映像信号線駆動回路）300と、ゲートドライバ（走査信号線駆動回路）400と、表示部500とを備えている。LEDバックライト装置10には、表示部500の背面から（当該表示部500に）光を照射するためのバックライトを構成する複数の発光ダイオードからなる発光部110と、発光部110内の発光ダイオードを駆動するLEDドライバ100とが含まれている。なお、この液晶表示装置においては、表示部500は複数のエリアに分割され、各エリアの入力画像に基づき発光ダイオードの輝度を制御しながら表示部500を駆動するエリアアクティブ駆動が行われる。

[0033] 表示部500には、複数本（ n 本）のソースバスライン（映像信号線） $SL_1 \sim SL_n$ と、複数本（ m 本）のゲートバスライン（走査信号線） $GL_1 \sim GL_m$ と、それらソースバスライン $SL_1 \sim SL_n$ とゲートバスライン $GL_1 \sim GL_m$ との交差点にそれぞれ対応して設けられた複数個（ $n \times m$ 個）

の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成する。各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続される共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるTFT50と、そのTFT50のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極E_cと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極E_cとの間に挟持された液晶層とからなる。そして、画素電極と共通電極E_cとにより形成される液晶容量により画素容量C_pが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。

[0034] 表示部500の背面には、発光部110が設けられている。表示部500は上述のように複数のエリアに分割されており、図3に示すように、1個のエリアに1個の発光ダイオードが対応するように複数の発光ダイオードが発光部110に設けられている。例えば、1920本のソースバスラインSL1~SL1920と1080本のゲートバスラインGL1~GL1080とを備える表示部500において、512個（ゲートバスラインの延びる方向に32個、ソースバスラインの延びる方向に16個）のエリアが設けられ、512個の発光ダイオードが発光部110に設けられる。これらの発光ダイオードについては、各発光ダイオードに対応するエリアの入力画像に基づいて輝度の制御が行われる。

[0035] 表示制御回路200は、外部から送られる画像信号DATおよび水平同期信号や垂直同期信号などのタイミング信号群TGを受け取り、映像信号VSと、表示部500における画像表示を制御するためのソーススタートパルス信号SSP、ソースクロック信号CLK、ゲートスタートパルス信号GSP、およびゲートクロック信号GCKと、バックライト（複数の発光ダイオード）の輝度を制御するための輝度制御信号群KSGとを出力する。

[0036] ソースドライバ300は、表示制御回路200から出力される映像信号V

S、ソーススタートパルス信号SSP、およびソースクロック信号SCKを受け取り、各ソースバスラインSL1～SLnに駆動用映像信号S(1)～S(n)を印加する。ゲートドライバ400は、表示制御回路200から出力されるゲートスタートパルス信号GSPとゲートクロック信号GCKとに基づいて、アクティブな走査信号G(1)～G(m)の各ゲートバスラインGL1～GLmへの印加を1垂直走査期間を周期として繰り返す。LEDドライバ100は、表示制御回路200から出力される輝度制御信号群KSGを受け取り、発光部110内の発光ダイオードを駆動する。これにより、表示部500の背面から光が照射される。

[0037] 以上のようにして、各ソースバスラインSL1～SLnに駆動用映像信号S(1)～S(n)が印加され、各ゲートバスラインGL1～GLmに走査信号G(1)～G(m)が印加され、表示部500にその背面から光が照射されることにより、表示部500に画像が表示される。

[0038] ところで、この液晶表示装置の表示部500では、図4に示す順序で描画が行われる。すなわち、ライン単位での描画順序に着目すると、表示画面において上から下に向かって1ラインずつ描画が行われる。また、1ライン内での描画順序に着目すると、表示画面において左から右に向かって1画素ずつ描画が行われる。

[0039] <1. 2 LEDドライバの構成および各構成要素の動作>

図5は、本実施形態におけるLEDドライバ100の概略構成図である。なお、LEDドライバ100は複数個の発光ダイオードからなる発光ダイオード組毎に設けられる（すなわち、1個のLEDドライバ100は複数個の発光ダイオードを駆動する）ところ、以下においては、4個の発光ダイオードにつき1個のLEDドライバ100が設けられる例を挙げて説明する。

[0040] 図5に示すように、LEDドライバ100は、発光部110内で直列に接続されている4個の発光ダイオードLED1～LED4にそれぞれ並列に設けられたバイパススイッチSW1～SW4と、それらバイパススイッチSW1～SW4のオン／オフ状態をPWM信号P1～P4によって制御するPW

M制御回路101と、各発光ダイオードLED1～LED4の目標輝度に応じた値を所定のレジスタ（後述するレジスタREG1～REG4）に設定するためのシフトレジスタ102と、FET等を定電流源111として機能させることにより発光ダイオード組に定電流を与えるための定電流駆動回路103とを備えている。

[0041] このLEDドライバ100には、輝度制御信号群KSGとして、入力データ信号DINとクロック信号CLKとPWM制御回路用クロック信号PCLKと第1のリセット信号RST1と第2のリセット信号RST2とが表示制御回路200から与えられる。なお、各信号の役割（働き）については後述する。

[0042] シフトレジスタ102は、48段で構成されており、シリアル形成で送られる入力データDINをクロック信号CLKのパルスに基づいて（シフトレジスタ102内部で）シフト動作させる。これにより、このシフトレジスタ102から48ビットのデータが出力され、当該48ビットのデータはPWM制御回路101に与えられる。

[0043] PWM制御回路101は、第1のリセット信号RST1、第2のリセット信号RST2、PWM制御回路用クロック信号PCLK、およびシフトレジスタ102から出力される48ビットのデータを受け取り、PWM信号P1～P4を出力する。これらPWM信号P1～P4のデューティ比に基づいて、バイパススイッチSW1～SW4のオン／オフ状態の制御が行われる。また、PWM制御回路101は、バイパススイッチSW1～SW4の全てがオン状態になったとき（すなわち、発光ダイオードLED1～LED4の全てが消灯状態になったとき）には定電流源111に流れる電流が零になるよう、定電流駆動回路103の動作を制御する。

[0044] 定電流駆動回路103は、上述のように、FET等を定電流源111として機能させることにより発光ダイオード組に定電流を与える。但し、バイパススイッチSW1～SW4の全てがオン状態になったときには、定電流駆動回路103は、PWM制御回路101からの制御信号に基づいて、定電流源

111における電流の流れを止める。

[0045] 以上のような構成により、LEDドライバ100は、発光ダイオードLED1～LED4の目標輝度に応じて表示制御回路200から送られる輝度制御信号群KSGに基づいてバイパススイッチSW1～SW4のオン／オフ状態を制御することにより、発光ダイオードLED1～LED4の輝度を制御する。なお、本実施形態においては1個のバイパススイッチにつき1個の発光ダイオードが設けられている構成を例に挙げて説明しているが、1個のバイパススイッチにつき複数個の発光ダイオードが設けられている構成にも本発明を適用することができる。

[0046] 次に、LEDドライバ100の詳細な構成について、図1を参照しつつ説明する。図1は、このLEDドライバ100に含まれるPWM制御回路101およびその周辺部の構成を示すブロック図である。なお、図1では、定電流駆動回路103については省略している。

[0047] PWM制御回路101は、上述のバイパススイッチSW1～SW4のオン／オフ状態を制御するスイッチ制御回路SC1～SC4と、バイパススイッチSW1～SW4と1対1で対応するように設けられたレジスタREG1～REG4と、クロックのカウントを行う第1のカウンタC1および第2のカウンタC2と、第1のカウンタC1または第2のカウンタC2の値とレジスタREG1～REG4の値とを比較する比較器CMP1～CMP4とを備えている。なお、レジスタREG1～REG4とシフトレジスタ102とによってシリアルパラレル変換回路が構成されている。

[0048] このLEDドライバ100には、シフトレジスタ102にシフト動作を行わせるためのクロック信号CLKと、発光ダイオードLED1～LED4の目標輝度に応じた値をレジスタREG1～REG4に格納するための入力データ信号DINと、第1のカウンタC1および第2のカウンタC2にパルス数のカウントを行わせるためのPWM制御回路用クロック信号PCLKと、第1のカウンタC1の値をリセットするための第1のリセット信号RST1と、第2のカウンタC2の値をリセットするための第2のリセット信号RS

T 1 とが与えられる。なお、「カウンタの値をリセットする」とは、カウンタの値を零にすることを意味する。

[0049] シフトレジスタ 102 は、シリアル形式の入力データ信号 D I N を受け取り、それをクロック信号 C L K のパルスの発生タイミングに基づいてシフト動作させる。なお、シフト動作とは、シフトレジスタ 102 に 1 ビットずつ与えられるデータを、当該シフトレジスタ 102 に含まれている 48 段（48 個）のフリップフロップ回路（不図示）内において 1 段ずつ順次に転送させることをいう。シフトレジスタ 102 に含まれているフリップフロップ回路からは 48 ビットのデータが平行で出力され、それらのデータは 12 ビットずつレジスタ R E G 1 ～ R E G 4 に格納される。これらレジスタ R E G 1 ～ R E G 4 に格納されたデータは、それぞれレジスタデータ値 R D 1 ～ R D 4 として比較器 C M P 1 ～ C M P 4 に与えられる。

[0050] 第 1 のカウンタ C 1 および第 2 のカウンタ C 2 は、PWM 制御回路用クロック信号 P C L K のパルス数をカウントする。ここで、第 1 のカウンタ C 1 の値は第 1 のリセット信号 R S T 1 のパルスに基づいてリセットされ、第 2 のカウンタ C 2 の値は第 2 のリセット信号 R S T 2 のパルスに基づいてリセットされる。また、第 1 のカウンタ C 1 および第 2 のカウンタ C 2 の値は、PWM 制御回路用クロック信号 P C L K のパルスに応じて 1 ずつ増加する。第 1 のカウンタ C 1 の値は第 1 カウント値 C N T 1 として比較器 C M P 1, C M P 2 に与えられ、第 2 のカウンタ C 2 の値は第 2 カウント値 C N T 2 として比較器 C M P 3, C M P 4 に与えられる。

[0051] 比較器 C M P 1 は、第 1 カウント値 C N T 1 とレジスタデータ値 R D 1 とを比較し、それらが一致しているか否かを示す比較結果信号 C S 1 を出力する。比較器 C M P 2 は、第 1 カウント値 C N T 1 とレジスタデータ値 R D 2 とを比較し、それらが一致しているか否かを示す比較結果信号 C S 2 を出力する。比較器 C M P 3 は、第 2 カウント値 C N T 2 とレジスタデータ値 R D 3 とを比較し、それらが一致しているか否かを示す比較結果信号 C S 3 を出力する。比較器 C M P 4 は、第 2 カウント値 C N T 2 とレジスタデータ値 R

D 4 とを比較し、それらが一致しているか否かを示す比較結果信号 C S 4 を出力する。

[0052] スイッチ制御回路 S C 1 ~ S C 4 は、それぞれ対応する比較器 C M P 1 ~ C M P 4 から出力される比較結果信号 C S 1 ~ C S 4 に基づいて、それぞれ対応するバイパススイッチ S W 1 ~ S W 4 のオン／オフ状態を制御するための PWM 信号 P 1 ~ P 4 を出力する。その PWM 信号 P 1 ~ P 4 によってバイパススイッチ S W 1 ~ S W 4 がオン状態にされているときには、対応する発光ダイオード L E D 1 ~ L E D 4 は消灯状態となり、PWM 信号 P 1 ~ P 4 によってバイパススイッチ S W 1 ~ S W 4 がオフ状態にされているときには、対応する発光ダイオード L E D 1 ~ L E D 4 は点灯状態となる。なお、以下においては、比較結果信号の論理レベルがハイレベルであれば、スイッチ制御回路はバイパススイッチをオン状態にし、比較結果信号の論理レベルがローレベルであれば、スイッチ制御回路はバイパススイッチの状態をそのまま維持するものとして説明する。

[0053] なお、本実施形態においては、PWM 制御回路 1 0 1 によって PWM 信号生成部が実現され、レジスタ R E G 1 ~ R E G 4 によって輝度対応値保持部が実現され、比較器 C M P 1 ~ C M P 4 およびスイッチ制御回路 S C 1 ~ S C 4 によってスイッチ切換部が実現されている。また、第 1 のリセット信号 R S T 1 および第 2 のリセット信号 R S T 2 によってタイミング制御信号が実現されている。

[0054] < 1. 3 発光ダイオードの輝度の制御 >

次に、本実施形態において発光ダイオードの輝度の制御が具体的にどのようにして行われるかについて説明する。本実施形態においては、第 1 のカウンタ C 1 および第 2 のカウンタ C 2 は 1 2 ビットで構成され、各バイパススイッチ S W 1 ~ S W 4 に対応して設けられているレジスタ R E G 1 ~ R E G 4 についても 1 2 ビットで構成されている。また、バイパススイッチ S W 1 ~ S W 4 については、第 1 カウント値 C N T 1 または第 2 カウント値 C N T 2 とレジスタデータ値 R D 1 ~ R D 4 との比較結果に基づいてオン／オフ状

態の制御が行われる。従って、本実施形態に係るLEDドライバ100では（PWM制御回路用クロック信号CLKの）4096クロックを1周期としてPWM制御が行われる。各バイパススイッチSW1～SW4は、対応するカウンタの値がリセットされるとオフ状態にされ、対応するカウンタの値と対応するレジスタの値とが一致するとオン状態にされる。これにより、各発光ダイオードLED1～LED4は（PWM制御の）1周期のうちの所望の期間（目標輝度に応じた期間）だけ点灯状態となる。

[0055] 以下、バイパススイッチSW1に特に着目し、Duty比50パーセントでバイパススイッチSW1のオン／オフ状態の制御が行われる場合を例に挙げて、このLEDドライバ100の動作について詳しく説明する。上記Duty比については、バイパススイッチSW1によって輝度の調整が行われる発光ダイオードLED1に対応するエリアの入力画像に応じて決定される目標輝度に基づいて表示制御回路200内で求められる。なお、以下においては、12ビットのデータの内容を「XXXX__XXXX__XXXX」（Xは、0または1）の形式で表す。

[0056] まず、表示制御回路200から送られる入力データ信号DINに基づいて、レジスタREG1に値が設定される。ここでは、Duty比50パーセントでバイパススイッチSW1のオン／オフ状態の制御が行われるので、レジスタREG1には「1000__0000__0000」という12ビットのデータ（輝度対応値）が格納される。なお、例えば、Duty比が25パーセントであれば、レジスタREG1には「0100__0000__0000」というデータが格納され、Duty比が75パーセントであれば、レジスタREG1には「1100__0000__0000」というデータが格納される。また、レジスタREG2～REG4についても、同様にして、発光ダイオードLED2～LED4にそれぞれ対応するエリアの入力画像に基づいて求められるDuty比を示す12ビットのデータが格納される。

[0057] バイパススイッチSW1は、第1カウント値CNT1がリセットされると、初期状態としてオフ状態にされる。これについては、例えば、図6に示す

ように第1のリセット信号RST1をスイッチ制御回路SC1に与えておき、第1のリセット信号RST1のパルスに基づいてスイッチ制御回路SC1がバイパススイッチSW1をオフ状態とする構成にすれば良い。このようにしてバイパススイッチSW1がオフ状態になることにより、発光ダイオードLED1は点灯状態となる。なお、バイパススイッチSW2については、第1カウント値CNT1がリセットされると、初期状態としてオフ状態にされる。また、バイパススイッチSW3、SW4については、第2カウント値CNT2がリセットされると、初期状態としてオフ状態にされる。

[0058] 比較器CMP1では、第1カウント値CNT1とレジスタデータ値RD1との比較が行われる。第1カウント値CNT1とレジスタデータ値RD1とが一致した時、比較器CMP1から出力される比較結果信号CS1の論理レベルはハイレベルとなる。第1カウント値CNT1がリセットされた後、第1カウント値CNT1が「1000__0000__0000」になるまでの期間については、比較結果信号CS1の論理レベルはローレベルで維持される。なお、比較結果信号CS2については、第1カウント値CNT1がリセットされてから第1カウント値CNT1とレジスタデータ値RD2とが一致するまではローレベルで維持される。また、比較結果信号CS3については、第2カウント値CNT2がリセットされてから第2カウント値CNT2とレジスタデータ値RD3とが一致するまではローレベルで維持され、比較結果信号CS4については、第2カウント値CNT2がリセットされてから第2カウント値CNT2とレジスタデータ値RD4とが一致するまではローレベルで維持される。

[0059] 第1カウント値CNT1は、PWM制御回路用クロック信号PCLKのパルスに応じて、「0000__0000__0000」から1ずつ増加する。これにより第1カウント値CNT1が「1000__0000__0000」になると、第1カウント値CNT1とレジスタデータ値RD1とが一致するので、比較結果信号CS1の論理レベルがローレベルからハイレベルに変化する。これにより、スイッチ制御回路SC1は、バイパススイッチSW1の状態

を初期状態としてのオフ状態からオン状態に切り換える。その結果、発光ダイオードLED 1は消灯状態となる。その後、このLEDドライバ100に第1のリセット信号RST 1のパルスが再度与えられるまで、バイパススイッチSW 1はオン状態で維持され、発光ダイオードLED 1は消灯状態で維持される。以上のようにして、発光ダイオードLED 1は、（PWM制御の）1周期のうちの50パーセントに相当する期間だけ点灯状態となる。同様に、発光ダイオードLED 2～LED 4は、（PWM制御の）1周期のうちのそれぞれのDuty比に相当する期間だけ点灯状態となる。

[0060] ところで、本実施形態においては、発光ダイオードLED 1, LED 2にそれぞれ対応するバイパススイッチSW 1, SW 2については、レジスタデータ値RD 1, RD 2と第1カウント値CNT 1との比較結果に基づいてオン／オフ状態の制御が行われ、発光ダイオードLED 3, LED 4にそれぞれ対応するバイパススイッチSW 3, SW 4については、レジスタデータ値RD 3, RD 4と第2カウント値CNT 2との比較結果に基づいてオン／オフ状態の制御が行われる。ここで、上述のように、第1カウント値CNT 1は第1のリセット信号RST 1のパルスに基づいてリセットされ、第2カウント値CNT 2は第2のリセット信号RST 2のパルスに基づいてリセットされる。このため、第1のリセット信号RST 1のパルスの発生タイミングと第2のリセット信号RST 2のパルスの発生タイミングとが異なっていれば、発光ダイオードLED 1, LED 2の点灯タイミングと発光ダイオードLED 3, LED 4の点灯タイミングとが異なることになる。

[0061] < 1. 4 効果 >

本実施形態によれば、4個の発光ダイオードLED 1～LED 4につき1個のLEDドライバ100が設けられ、各発光ダイオードLED 1～LED 4にそれぞれ並列にバイパススイッチSW 1～SW 4が設けられている。ここで、バイパススイッチSW 1, SW 2については、第1のリセット信号RST 1のパルスの発生タイミングで初期状態としてのオフ状態にされ、発光ダイオードLED 1, LED 2の目標輝度に応じた期間だけ当該オフ状態が

維持される。一方、バイパススイッチSW3, SW4については、第2のリセット信号RST2のパルスの発生タイミングで初期状態としてのオフ状態にされ、発光ダイオードLED3, LED4の目標輝度に応じた期間だけ当該オフ状態が維持される。このため、第1のリセット信号RST1のパルスの発生タイミングと第2のリセット信号RST2のパルスの発生タイミングとを異ならせることにより、発光ダイオードLED1, LED2と発光ダイオードLED3, LED4とを異なるタイミングで点灯させることができる。従って、図7に示すように、各LEDドライバが駆動する4個の発光ダイオードのうちの2個だけを当該各LEDドライバからみてソースドライバ300側（以下、「一側」という。）に配置し、残りの2個を当該各LEDドライバからみてソースドライバ300とは反対側（以下、「他側」という。）に配置する構成とし、第2のリセット信号RST2のパルスの発生タイミングを第1のリセット信号RST1のパルスの発生タイミングよりも遅らせることによって、他側に配置された発光ダイオード（第2の発光ダイオード群）は一側に配置された発光ダイオード（第1の発光ダイオード群）よりも遅れたタイミングで点灯する。このようにして、発光部110では、図8に示す順序で発光ダイオードの点灯が行われる。すなわち、「まず発光ダイオードL1～L8が点灯し、次に発光ダイオードL9～L16が点灯し、次に発光ダイオードL17～L24が点灯し、・・・」というように、1列ずつ発光ダイオードが点灯する。このため、従来のLEDドライバを採用したときに生じていた動画表示の際の表示品位の低下が防止される。

[0062] また、各発光ダイオード組を図7に示すように配置することにより、すなわち、各発光ダイオード組に含まれる複数の発光ダイオードが表示部500の背面で2列になるように配置することにより、いずれの発光ダイオードについてもLEDドライバとの距離が比較的短くなる。ここで、発光ダイオードは上述のように1列ずつ点灯するので、動画表示の際の表示品位の低下を引き起こすことなく、発光ダイオードーLEDドライバ間の電圧降下に起因する点灯異常の発生が抑制される。

[0063] さらに、本実施形態においては、ＬＥＤドライバ１００に含まれるバイパススイッチＳＷ１～ＳＷ４の全てがオン状態になったときには定電流源１１１における電流の流れが止められるところ、各発光ダイオード間の距離を短くすることができるので、効果的に消費電力が低減される。ここで、各発光ダイオード間の距離が短いほど効果的に消費電力が低減される理由について、図５を参照しつつ説明する。消費電力を低減するためには、ＬＥＤの消灯時に電流を流さないことが必要となる。例えば、発光ダイオードＬＥＤ１～ＬＥＤ３が消灯状態かつ発光ダイオードＬＥＤ４が点灯状態の時、このＬＥＤドライバ１００では、「一定の大きさの電流」と「発光ダイオードＬＥＤ１～ＬＥＤ４における降下電圧」との積に相当する電力が消費される。このとき、発光ダイオードＬＥＤ１～ＬＥＤ３は消灯状態であるので、本来発光ダイオードＬＥＤ１～ＬＥＤ３のために投入している電力が定電流源１１１で消費されることになる。すなわち、無駄な消費電力が生じている。この点、発光ダイオードＬＥＤ１～ＬＥＤ４の目標輝度の値（輝度データ）が互いに近い値であれば、バイパススイッチＳＷ１～ＳＷ４の全てがオン状態になる期間が長くなり、電流の流れが止められる期間が長くなるので電力の無駄な消費が抑制される。ところで、エリアアクティブ駆動が行われる表示装置においては、発光ダイオードの輝度データは画像データに基づいて決定される。発光ダイオードの輝度データは複数の画像データの演算に基づいており、近隣のエリア間のコントラストと離れたエリア間のコントラストとを比較すると、通常、離れたエリア間のコントラストの方が高くなる。すなわち、近いエリア間では、通常、輝度データは互いに近い値となる。以上より、各発光ダイオード間の距離が短いほど、電流の流れが止められる期間が長くなって効果的に消費電力が低減される。

[0064] ＜２．第２の実施形態＞

＜２．１ 構成および動作＞

次に、本発明の第２の実施形態について説明する。本実施形態における液晶表示装置の全体構成およびＬＥＤドライバ１００の概略構成については上

記第 1 の実施形態と同様であるので、説明を省略する（図 2 および図 5 参照）。図 9 は、本実施形態において、LED ドライバ 100 に含まれる PWM 制御回路 101 およびその周辺部の構成を示すブロック図である。以下、上記第 1 の実施形態と異なる点について説明する。

[0065] 上記第 1 の実施形態においては、比較器 CMP 1, CMP 2 には第 1 カウント値 CNT 1 が与えられ、比較器 CMP 3, CMP 4 には第 2 カウント値 CNT 2 が与えられていた。一方、本実施形態においては、PWM 制御回路 101 内にカウンタ選択回路 105 が設けられ、比較器 CMP 1 ~ CMP 4 にはそれぞれカウンタ選択回路 105 で選択されたカウント値（第 1 カウント値 CNT 1 または第 2 カウント値 CNT 2）が与えられるように構成されている。カウンタ選択回路 105 は、第 1 カウント値 CNT 1, 第 2 カウント値 CNT 2, およびシフトレジスタ 102 から出力されカウント値を選択するための 2 ビットの選択用データ（指示データ）SB を受け取り、各比較器 CMP 1 ~ CMP 4 にそれぞれ第 1 カウント値 CNT 1 または第 2 カウント値 CNT 2 のいずれかを与える。なお、選択用指示データ SB については、レジスタ REG 1 へのレジスタデータ値 RD 1 の設定が行われる前にカウンタ選択回路 105 に設定されるようにしても良いし、シフトレジスタを 50 ビットにして、そのうちの 2 ビットのデータが選択用指示データ SB としてカウンタ選択回路 105 に与えられるようにしても良い。

[0066] 図 10 は、カウンタ選択回路 105 の詳細な構成を示すブロック図である。カウンタ選択回路 105 は、カウンタ指示部 151 と 3 個のマルチプレクサ 152 ~ 154 とを有している。カウンタ指示部 151 は、2 ビットの選択用データ SB を受け取り（各ビットをそれぞれ「S b i t 1」, 「S b i t 2」で示している。）、3 個の選択指示データ SEL 2 ~ SEL 4 を出力する。なお、選択指示データ SEL 2 ~ SEL 4 はいずれも 1 ビットのデータである。マルチプレクサ 152 は、選択指示データ SEL 2 に基づいて、第 1 カウント値 CNT 1 または第 2 カウント値 CNT 2 のいずれかを比較器 CMP 2 に与える。マルチプレクサ 153 は、選択指示データ SEL 3 に基

づいて、第1カウント値CNT1または第2カウント値CNT2のいずれかを比較器CMP3に与える。マルチプレクサ154は、選択指示データSEL4に基づいて、第1カウント値CNT1または第2カウント値CNT2のいずれかを比較器CMP4に与える。なお、比較器CMP1には、選択用データSBの値にかかわらず第1カウント値CNT1が与えられる。

[0067] 以上のような構成において、カウンタ指示部151では図11に示すように選択指示データSEL2～SEL4の値が決定される。例えば、Sbit1が「1」で、かつ、Sbit2が「0」のときには、選択指示データSEL2は「1」、選択指示データSEL3は「0」、選択指示データSEL4は「0」となる。そして、各マルチプレクサ152～154は、与えられた選択指示データSEL2～SEL4の値が「1」であれば第1カウント値CNT1を比較器CMP2～CMP4に与え、与えられた選択指示データSEL2～SEL4の値が「0」であれば第2カウント値CNT2を比較器CMP2～CMP4に与える。その結果、選択用データSBの値に応じて、図12に示すように、各比較器CMP1～CMP4にカウント値（第1カウント値CNT1または第2カウント値CNT2）が与えられる。例えば、Sbit1が「0」で、かつ、Sbit2が「1」のときには、比較器CMP1、CMP3には第1カウント値CNT1が与えられ、比較器CMP2、CMP4には第2カウント値CNT2が与えられる。

[0068] <2. 2 効果>

本実施形態によれば、比較器CMP2～CMP4に与えられるカウント値（第1カウント値CNT1または第2カウント値CNT2）は、選択用データSBに基づいて決定される。このため、各発光ダイオードLED1～LED4の配置（発光ダイオードLED1～LED4とLEDドライバ100との位置関係）を考慮して選択用データSBの値を設定することにより、当該各発光ダイオードLED1～LED4を好適なタイミングで点灯させることができる。これにより、例えば、発光ダイオードLED1～LED4が2列で配置されているときに、2列目に配置されている発光ダイオードの点灯タ

イミングを1列目に配置されている発光ダイオードの点灯タイミングよりも遅らせることによって、動画表示の際の表示品位が低下が防止される。

[0069] 例えば、各発光ダイオード組が図7に示すように配置されている場合には、S b i t 1を「1」、S b i t 2を「0」とし、第2のリセット信号R S T 2のパルスの発生タイミングを第1のリセット信号R S T 1のパルスの発生タイミングよりも遅らせることにより、他側に配置された発光ダイオードの点灯タイミングを一側に配置された発光ダイオードの点灯タイミングよりも遅らせることができる。また、各発光ダイオード組が図13に示すように配置されている場合にも、S b i t 1を「1」、S b i t 2を「0」とし、第2のリセット信号R S T 2のパルスの発生タイミングを第1のリセット信号R S T 1のパルスの発生タイミングよりも遅らせることにより、他側に配置された発光ダイオードの点灯タイミングを一側に配置された発光ダイオードの点灯タイミングよりも遅らせることができる。

[0070] さらに、各発光ダイオード組が図14に示すように配置されている場合には、S b i t 1を「1」、S b i t 2を「1」とし、第2のリセット信号R S T 2のパルスの発生タイミングを第1のリセット信号R S T 1のパルスの発生タイミングよりも遅らせることにより、他側に配置された発光ダイオードの点灯タイミングを一側に配置された発光ダイオードの点灯タイミングよりも遅らせることができる。さらにまた、各発光ダイオード組が図15に示すように配置されている場合には、S b i t 1を「0」、S b i t 2を「0」とすることにより、各発光ダイオード組に含まれる発光ダイオードを全て同じタイミングで点灯させることができる。

[0071] 以上のように、本実施形態によれば、発光ダイオードとLEDドライバとの位置関係についての自由度を高めつつ、動画表示の際の表示品位の低下や発光ダイオードーLEDドライバ間の電圧降下に起因する点灯異常の発生を抑制することのできるLEDドライバが実現される。

[0072] < 3. 第3の実施形態 >

< 3. 1 構成および動作 >

次に、本発明の第3の実施形態について説明する。本実施形態における液晶表示装置の全体構成およびLEDドライバ100の概略構成については上記第1および第2の実施形態と同様であるので、説明を省略する（図2および図5参照）。但し、上記第1および第2の実施形態においては、2つのリセット信号（第1のリセット信号RST1および第2のリセット信号RST2）がLEDドライバ100に与えられていたが、本実施形態においては、第1のリセット信号RST1のみがLEDドライバ100に（LEDドライバ100の外部から）与えられる。図16は、本実施形態において、LEDドライバ100に含まれるPWM制御回路101およびその周辺部の構成を示すブロック図である。以下、上記第2の実施形態と異なる点について説明する。

[0073] 本実施形態においては、上記第2の実施形態における構成要素に加えて、遅延制御レジスタ106と比較器107とが設けられている。遅延制御レジスタ106には、第1カウント値CNT1のリセットタイミングを基準としたときの第2カウント値CNT2がリセットされるべきタイミングに基づいて、12ビットのデータが格納される。例えば、第1カウント値CNT1のリセットタイミングよりも第2カウント値CNT2のリセットタイミングの方がPWM制御回路用クロック信号CLKの8クロックに相当する期間だけ遅くされるべきときには、遅延制御レジスタ106には「0000__0000__1000」という12ビットのデータが格納される。

[0074] 比較器107は、第1カウント値CNT1と遅延制御レジスタ106に格納されているデータの値（以下、「遅延レジスタ値」という。）DRDとを比較し、それらが一致しているか否かを示す信号を、第2カウント値CNT2をリセットするための第2のリセット信号RST2として出力する。比較器107は、第1カウント値CNT1と遅延レジスタ値DRDとが一致していれば、第2のリセット信号RST2の論理レベルをハイレベルとし、第1カウント値CNT1と遅延レジスタ値DRDとが一致していなければ、第2のリセット信号RST2の論理レベルをローレベルとする。なお、第2のカ

ウンタ C 2 については、第 2 のリセット信号 R S T 2 の論理レベルがハイレベルであれば第 2 カウント値 C N T 2 がリセットされるように構成されている。

[0075] なお、本実施形態においては、遅延制御レジスタ 1 0 6 によって遅延制御値保持部が実現され、遅延レジスタ値 D R D によって遅延制御値が実現され、比較器 1 0 7 によってタイミング制御信号生成部が実現されている。

[0076] 以上のような構成により、第 2 カウント値 C N T 2 は、第 1 カウント値 C N T 1 のリセット後、予め遅延制御レジスタ 1 0 6 に格納されている遅延レジスタ値 D R D に基づいてリセットされる。カウンタ選択回路 1 0 5 では、上記第 2 の実施形態と同様にして、比較器 C M P 1 ~ C M P 4 にそれぞれ与えるべきカウント値（第 1 カウント値 C N T 1 または第 2 カウント値 C N T 2）が選択用データ S B に基づいて決定される。比較器 C M P 1 ~ C M P 4 はそれぞれ対応するレジスタデータ値 R D 1 ~ R D 4 とカウンタ選択回路 1 0 5 で選択されたカウント値（第 1 カウント値 C N T 1 または第 2 カウント値）とを比較し、それらが一致しているか否かを示す比較結果信号 C S 1 ~ C S 4 を出力する。そして、それら比較結果信号 C S 1 ~ C S 4 に基づいて、スイッチ制御回路 S C 1 ~ S C 4 は、それぞれ対応するバイパススイッチ S W 1 ~ S W 4 のオン／オフ状態を制御する。

[0077] < 3. 2 効果 >

上記第 1 および第 2 の実施形態においては、L E D ドライバ 1 0 0 にはタイミング制御信号として第 1 のリセット信号 R S T 1 および第 2 のリセット信号 R S T 2 の 2 つの信号が与えられていたが、本実施形態においては、第 1 のリセット信号 R S T 1 については L E D ドライバ 1 0 0 に与えられるが、第 2 のリセット信号 R S T 2 については L E D ドライバ 1 0 0 の内部で生成される。このため、L E D ドライバ 1 0 0 に与える外部入力信号を削減しつつ、上記第 2 の実施形態と同様に、発光ダイオードと L E D ドライバとの位置関係についての自由度を高めつつ、動画表示の際の表示品位の低下や発光ダイオードー L E D ドライバ間の電圧降下に起因する点灯異常の発生を抑

制することのできるLEDドライバが実現される。

- [0078] 例えば、上記第1の実施形態では図7で示すような構成であったものは、本実施形態では図17に示すような構成となる。すなわち、本実施形態においては、上記第1の実施形態と比較して、各LEDドライバに外部から与えるリセット信号が削減される。

符号の説明

- [0079] 10…LEDバックライト装置
100…LEDドライバ
101…PWM制御回路
102…シフトレジスタ
103…定電流駆動回路
104…シリアルパラレル変換回路
105…カウンタ選択回路
110…発光部
111…定電流源
200…表示制御回路
300…ソースドライバ（映像信号線駆動回路）
400…ゲートドライバ（走査信号線駆動回路）
500…表示部
C1…第1のカウンタ
C2…第2のカウンタ
CMP1～4…比較器
LED1～4…発光ダイオード（LED）
REG1～4…レジスタ
SW1～4…スイッチ制御回路

請求の範囲

[請求項1] 互いに直列に接続され、かつ、一定の電流を流すための定電流源に直列に接続された複数の発光ダイオードを駆動する発光ダイオード駆動回路であって、

前記複数の発光ダイオードの各々に或いは所定数毎に並列に接続された複数のスイッチと、

各発光ダイオードに並列に接続されたスイッチのオン／オフ状態を当該各発光ダイオードの目標輝度に応じて切り換えるためのPWM信号を生成するPWM信号生成部とを備え、

前記PWM信号生成部は、前記複数のスイッチを初期状態としてオン状態またはオフ状態の一方の状態にするタイミングを制御するための複数のタイミング制御信号に基づいて前記PWM信号を生成することを特徴とする、発光ダイオード駆動回路。

[請求項2] 前記PWM信号生成部は、

前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する発光ダイオードの目標輝度に応じた値であって外部から与えられるクロック信号のパルス数と対応づけられる値である輝度対応値を保持する複数の輝度対応値保持部と、

前記複数のタイミング制御信号がそれぞれ与えられるように設けられ、前記クロック信号のパルス数をカウントしてカウント値として出力する複数のカウンタと、

前記複数のスイッチにそれぞれ対応して設けられ、各スイッチに対応する輝度対応値保持部に保持されている輝度対応値と前記複数のカウンタのうちのいずれかのカウンタから出力されるカウント値とを比較し、それらが一致した時に当該各スイッチのオン／オフ状態を前記初期状態から切り換える複数のスイッチ切換部とを含み、

各スイッチは、当該各スイッチに対応するスイッチ切換部によって比較されるカウント値を出力するカウンタに与えられるタイミング制御信号に基づいて初期状態にされ、

各カウンタから出力されるカウント値は、当該各カウンタに与えられるタイミング制御信号に基づいてリセットされることを特徴とする、請求項 1 に記載の発光ダイオード駆動回路。

[請求項3] 各スイッチ切換部によって比較されるカウント値を出力するカウンタが予め定められていることを特徴とする、請求項 2 に記載の発光ダイオード駆動回路。

[請求項4] 前記 PWM 信号生成部は、各スイッチ切換部によって比較されるべきカウント値を出力するカウンタを所定の指示データに基づいて選択するカウンタ選択部を更に含むことを特徴とする、請求項 2 に記載の発光ダイオード駆動回路。

[請求項5] 前記複数のカウンタは、外部からタイミング制御信号を受け取る第 1 のカウンタと該第 1 のカウンタ以外の第 2 のカウンタとからなり、
前記 PWM 信号生成部は、

前記複数のスイッチについての初期状態にされるタイミングの差に応じた値であって前記クロック信号のパルス数と対応づけられる値である遅延制御値を保持する遅延制御値保持部と、

前記第 2 のカウンタに対応して設けられ、前記遅延制御値保持部に保持されている遅延制御値と前記第 1 のカウンタから出力されるカウント値とに基づいて、前記第 2 のカウンタに与えるためのタイミング制御信号を生成するタイミング制御信号生成部と
を更に含み、

前記タイミング制御信号生成部は、前記遅延制御値保持部に保持されている遅延制御値と前記第 1 のカウンタから出力されるカウント値とが一致した時に、前記第 2 のカウンタから出力されるカウント値がリセットされるように、前記タイミング制御信号を生成することを特

徴とする、請求項 2 に記載の発光ダイオード駆動回路。


[請求項 6] 前記複数のスイッチの全てがオン状態になったときに前記定電流源に流れる電流を零にする定電流駆動部を更に備えることを特徴とする、請求項 1 に記載の発光ダイオード駆動回路。

[請求項 7] 請求項 1 から 6 までのいずれか 1 項に記載の発光ダイオード駆動回路を備えたことを特徴とする面状照明装置。


[請求項 8] 前記面状照明装置は複数の発光ダイオード駆動回路を有し、
各発光ダイオード駆動回路によって駆動される複数の発光ダイオードには、当該各発光ダイオード駆動回路の配置位置を基準として一側に配置される発光ダイオードである第 1 の発光ダイオード群と当該各発光ダイオード駆動回路の配置位置を基準として他側に配置される発光ダイオードである第 2 の発光ダイオード群とが含まれ、

前記第 1 の発光ダイオード群に並列に接続されたスイッチと前記第 2 の発光ダイオード群に並列に接続されたスイッチとは、異なるタイミング制御信号に基づいて前記初期状態にされることを特徴とする、請求項 7 に記載の面状照明装置。


[図1]




[図2]




[図3]




[図4]




[図5]



[図6]




[図7]




[図8]

点灯順序	1	L1~L8
	2	L9~L16
	3	L17~L24
	4	L25~L32
	⋮	⋮
	⋮	⋮

[図9]



[図10]




[図11]

Sbit1	0	1	0	1
Sbit2	0	0	1	1
SEL2	1	1	0	0
SEL3	1	0	1	0
SEL4	1	0	0	1


[図12]

Sbit1	0	1	0	1
Sbit2	0	0	1	1
CMP1	CNT1	CNT1	CNT1	CNT1
CMP2	CNT1	CNT1	CNT2	CNT2
CMP3	CNT1	CNT2	CNT1	CNT2
CMP4	CNT1	CNT2	CNT2	CNT1


[図13]




[図14]




[図15]




[図16]







[図18]




[図19]



[図20]



[図21]



[図22]

点灯順序	1	L1~L8
	1	L9~L16
	2	L17~L24
	2	L25~L32
	⋮	⋮

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/065091

A. CLASSIFICATION OF SUBJECT MATTER

H01L33/00(2006.01)i, G02F1/133(2006.01)i, G02F1/13357(2006.01)i,
H05B37/02(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L33/00, G02F1/133, G02F1/13357, H05B37/02

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2009
Kokai Jitsuyo Shinan Koho	1971-2009	Toroku Jitsuyo Shinan Koho	1994-2009

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2007-66897 A (Philips Lumileds Lighting Company L.L.C.), 15 March, 2007 (15.03.07), Claims 1, 17 to 31; Par. Nos. [0010] to [0058]; Figs. 1 to 15 & US 2007/0046485 A1 & EP 1922902 A & WO 2007/023454 A1 & CN 101253813 A	1, 6, 7 2-5, 8
X Y	JP 2008-171983 A (Seiko Epson Corp.), 24 July, 2008 (24.07.08), Claims 1 to 3, 5; Par. Nos. [0007] to [0059]; Figs. 1 to 13 (Family: none)	1, 6, 7 2-5, 8

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
17 September, 2009 (17.09.09)

Date of mailing of the international search report
06 October, 2009 (06.10.09)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/065091

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2006-210435 A (Rohm Co., Ltd.), 10 August, 2006 (10.08.06), Par. Nos. [0008] to [0056]; Figs. 1 to 7 & WO 2006/080365 A1	2-5, 8
Y	JP 2003-264316 A (Fuji Electric Co., Ltd.), 19 September, 2003 (19.09.03), Par. Nos. [0010] to [0087]; Figs. 1 to 9 (Family: none)	5, 8
Y	JP 2006-164842 A (NEC LCD Technologies, Ltd.), 22 June, 2006 (22.06.06), Par. Nos. [0042] to [0117]; Figs. 1 to 6 & US 2006/0125774 A1 & CN 1791298 A	8

A. 発明の属する分野の分類 (国際特許分類 (I P C))

Int.Cl. H01L33/00(2006.01)i, G02F1/133(2006.01)i, G02F1/13357(2006.01)i, H05B37/02(2006.01)i

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (I P C))

Int.Cl. H01L33/00, G02F1/133, G02F1/13357, H05B37/02

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 0 9 年
日本国実用新案登録公報	1 9 9 6 - 2 0 0 9 年
日本国登録実用新案公報	1 9 9 4 - 2 0 0 9 年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2007-66897 A (フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー)	1, 6, 7
Y	2007.03.15, 請求項 1、1 7 - 3 1、 段落【0 0 1 0】 - 【0 0 5 8】、図 1 - 1 5 & US 2007/0046485 A1 & EP 1922902 A & WO 2007/023454 A1 & CN 101253813 A	2-5, 8

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

1 7 . 0 9 . 2 0 0 9

国際調査報告の発送日

0 6 . 1 0 . 2 0 0 9

国際調査機関の名称及びあて先

日本国特許庁 (I S A / J P)

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目 4 番 3 号

特許庁審査官 (権限のある職員)

百瀬 正之

2 K

4 0 8 4

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 5 5

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2008-171983 A (セイコーエプソン株式会社) 2008.07.24, 請求項1-3、5、段落【0007】-【0059】、図1-13	1, 6, 7
Y	(ファミリーなし)	2-5, 8
Y	JP 2006-210435 A (ローム株式会社) 2006.08.10, 段落【0008】-【0056】、図1-7 & WO 2006/080365 A1	2-5, 8
Y	JP 2003-264316 A (富士電機株式会社) 2003.09.19, 段落【0010】-【0087】、図1-9 (ファミリーなし)	5, 8
Y	JP 2006-164842 A (NEC液晶テクノロジー株式会社) 2006.06.22, 段落【0042】-【0117】、図1-6 & US 2006/0125774 A1 & CN 1791298 A	8