

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4843129号
(P4843129)

(45) 発行日 平成23年12月21日(2011.12.21)

(24) 登録日 平成23年10月14日(2011.10.14)

(51) Int.Cl. F I
H O 1 L 21/76 (2006.01) H O 1 L 21/76 L

請求項の数 13 (全 9 頁)

(21) 出願番号	特願2000-197552 (P2000-197552)	(73) 特許権者	302062931
(22) 出願日	平成12年6月30日(2000.6.30)		ルネサスエレクトロニクス株式会社
(65) 公開番号	特開2002-16131 (P2002-16131A)		神奈川県川崎市中原区下沼部 1 7 5 3 番地
(43) 公開日	平成14年1月18日(2002.1.18)	(74) 代理人	100082175
審査請求日	平成19年6月8日(2007.6.8)		弁理士 高田 守
		(74) 代理人	100106150
			弁理士 高橋 英樹
		(74) 代理人	100117695
			弁理士 大塚 環
		(74) 代理人	100148057
			弁理士 久野 淑己
		(74) 代理人	100120569
			弁理士 大阿久 敦子
		(74) 代理人	100120499
			弁理士 平山 淳

最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【特許請求の範囲】

【請求項 1】

1つの第一分離領域と、

前記1つの第一分離領域を取り囲むように環状に配置されたダミーパターンと、

前記ダミーパターンを取り囲むように配置された複数の活性領域と、

前記複数の活性領域それぞれを区分し、かつ、前記複数の活性領域それぞれと、前記ダミーパターンとを区分する第二分離領域と、

を備え、

非活性領域は、前記1つの第一分離領域と、前記ダミーパターンと、前記第二分離領域のうち、前記複数の活性領域と前記ダミーパターンとを区分する領域と、からなり、

前記ダミーパターンは、直径10 μm以上の円を収容し得る前記非活性領域の中に形成されており、平面視で前記1つの第一分離領域と、前記ダミーパターンとは接するように設けられ、

平面視において、前記1つの第一分離領域内には、活性領域及びダミーパターンは形成されていないことを特徴とする半導体装置。

【請求項 2】

前記ダミーパターンは、環状にパターンニングされた一体のパターンであることを特徴とする請求項1記載の半導体装置。

【請求項 3】

前記ダミーパターンは、環状に配置された複数の孤立パターンで構成され、

10

20

前記複数の孤立パターンそれぞれを区分する領域は、前記第二分離領域に含まれることを特徴とする請求項 1 記載の半導体装置。

【請求項 4】

前記ダミーパターンは、電気的な機能を有していないことを特徴とする請求項 1 乃至 3 の何れか 1 項記載の半導体装置。

【請求項 5】

前記ダミーパターンの幅は、該ダミーパターンに取り囲まれる前記第一分離領域の大きさに応じて異なることを特徴とする請求項 1 乃至 4 の何れか 1 項記載の半導体装置。

【請求項 6】

1 つの第三分離領域と、
前記 1 つの第三分離領域を取り囲むように環状に配置された第一ダミーパターンと、
前記第一ダミーパターンを取り囲むように配置された複数の活性領域と、
前記複数の活性領域それぞれを区分し、かつ、前記複数の活性領域それぞれと、前記第一ダミーパターンとを区分する第四分離領域と、
を更に備え、
前記第三分離領域の大きさは、前記第一分離領域の大きさよりも大きく、
前記第一ダミーパターンの幅は、前記ダミーパターンの幅よりも大きく、
平面視において、前記 1 つの第三分離領域内には、活性領域及び第一ダミーパターンは形成されていないことを特徴とする請求項 1 乃至 4 の何れか 1 項記載の半導体装置。

【請求項 7】

前記複数の活性領域それぞれと、前記ダミーパターンとの間の前記第二分離領域の窪みは、前記第一分離領域の窪みよりも小さいことを特徴とする請求項 1 乃至 6 の何れか 1 項記載の半導体装置。

【請求項 8】

半導体ウエハに、環状のダミーパターンに取り囲まれる第一トレンチと、複数の活性領域および前記ダミーパターンのそれぞれを分離する第二トレンチと、を形成するステップと、

前記複数の活性領域上、前記ダミーパターン上、前記第一トレンチ内、及び前記第二トレンチ内に、絶縁材料を堆積させて、前記第一トレンチ内及び前記第二トレンチ内に前記絶縁材料を埋め込むステップと、

前記第一トレンチ及び前記第二トレンチの外に堆積された前記絶縁材料を CMP により除去して、前記第一トレンチの中の 1 つの第一分離領域と前記第二トレンチの中の第二分離領域とを形成するステップと、を含み、

前記ダミーパターンを取り囲むように、前記複数の活性領域が配置され、

非活性領域は、前記 1 つの第一分離領域と、前記ダミーパターンと、前記第二分離領域のうち、前記複数の活性領域それぞれと前記ダミーパターンとを区分する領域と、からなり、

前記ダミーパターンは、直径 10 μm 以上の円を収容し得る前記非活性領域の中に形成され、平面視で前記 1 つの第一分離領域と前記ダミーパターンとは接するように設けられ、

平面視において、前記 1 つの第一分離領域内には、活性領域及びダミーパターンは形成されていないことを特徴とする半導体装置の製造方法。

【請求項 9】

前記ダミーパターンは、環状にパターニングされた一体のパターンであることを特徴とする請求項 8 記載の半導体装置の製造方法。

【請求項 10】

前記ダミーパターンは、環状に配置された複数の孤立パターンで構成され、

前記複数の孤立パターンそれぞれを区分する領域は、前記第二分離領域に含まれることを特徴とする請求項 8 記載の半導体装置の製造方法。

【請求項 11】

10

20

30

40

50

前記ダミーパターンは、電気的な機能を有していないことを特徴とする請求項 8 乃至 10 の何れか 1 項記載の半導体装置の製造方法。

【請求項 12】

前記ダミーパターンの幅は、該ダミーパターンに取り囲まれる前記第一分離領域の大きさに応じて異なることを特徴とする請求項 8 乃至 11 の何れか 1 項記載の半導体装置の製造方法。

【請求項 13】

前記複数の活性領域それぞれと、前記ダミーパターンとの間の前記第二分離領域の窪みは、前記第一分離領域の窪みよりも小さいことを特徴とする請求項 8 乃至 12 の何れか 1 項記載の半導体装置の製造方法。

10

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に係り、特に、CMP で平坦化される分離領域を有する半導体装置、およびその製造方法に関する。

【0002】

【従来の技術】

図 6 は、従来の製造方法で加工された半導体ウェハの平面図を示す。図 6 において、符号 10 はトレンチ分離の手法で形成された分離領域であり、符号 12 は分離領域 10 に区分される活性領域である。また、図 7 は、半導体ウェハ上に図 6 に示す分離領域 10 を形成するための従来のトレンチ分離の手法を説明するための断面図を示す。

20

【0003】

トレンチ分離の手法では、まず、半導体ウェハのシリコン層 14 の上に窒化膜 16 が形成される。次に、シリコン層 14 および窒化膜 16 に、分離領域 10 用のトレンチ（溝）18 が形成される。次いで、トレンチ 18 内部が埋め込まれるように、半導体ウェハの全面に酸化物が堆積される。最後に、窒化膜をストッパー膜として、CMP により不要な酸化物が除去される。その結果、トレンチ 18 の内部のみに酸化物が残存して、分離領域 12 を区分する分離領域 10 が形成される。

【0004】

【発明が解決しようとする課題】

30

分離領域 10 の形成過程で用いられる上記の CMP は、窒化膜の研磨レートに比して酸化物の研磨レートが高くなる条件で行われる。このため、比較的大きな領域を占める分離領域 10 には、図 7 に示すようにいわゆるディッシングが生じ易い。

【0005】

特定の分離領域 10 にディッシングが生ずると、その分離領域 10 と隣接する活性領域 12 に応力が集中する。その結果、応力集中を受ける活性領域 12 を被っている窒化膜 16 は、他の部位を被っている窒化膜 16 に比して大きく研磨される。このように、従来の半導体装置の構造、および従来のトレンチ分離の手法は、大きな分離領域 10 が存在する場合に、活性領域の仕上がり状態にばらつきを生じさせ易いという問題を有していた。

【0006】

40

本発明は、上記のような課題を解決するためになされたもので、大きな分離領域が存在する場合にも活性領域の仕上がり状態にばらつきを生じさせることのない半導体装置を提供することを第 1 の目的とする。

また、本発明は、大きな分離領域が存在する場合にも活性領域の仕上がり状態にばらつきを生じさせることのない半導体装置の製造方法を提供することを第 2 の目的とする。

【0007】

【課題を解決するための手段】

請求項 1 記載の発明は、半導体装置であって、

第一分離領域と、

前記第一分離領域を取り囲むように環状に配置されたダミーパターンと、

50

前記ダミーパターンを取り囲むように配置された複数の活性領域と、
前記複数の活性領域それぞれを区分し、かつ、前記複数の活性領域それぞれと、前記ダ
ミーパターンとを区分する第二分離領域と、
を備えることを特徴とするものである。

【0008】

請求項2記載の発明は、請求項1記載の半導体装置であって、前記ダミーパターンは、環状にパターニングされた一体のパターンであることを特徴とするものである。

【0009】

請求項3記載の発明は、請求項1記載の半導体装置であって、前記ダミーパターンは、環状に配置された複数の孤立パターンで構成され、
前記複数の孤立パターンそれぞれは、前記第二分離領域により区分されていることを特
徴とするものである。

【0010】

請求項4記載の発明は、請求項1乃至3の何れか1項記載の半導体装置であって、前記ダミーパターンは、電気的な機能を有していないことを特徴とするものである。

【0011】

請求項5記載の発明は、請求項1乃至4の何れか1項記載の半導体装置であって、前記ダミーパターンの幅は、該ダミーパターンに取り囲まれる前記第一分離領域の大きさに応じて異なることを特徴とするものである。

【0012】

請求項6記載の発明は、請求項1乃至5の何れか1項記載の半導体装置であって、非活性領域は、前記第一分離領域と、前記ダミーパターンとを有し、
前記ダミーパターンは、直径10 μm以上の円を収容し得る非活性領域の中にのみ形成
されていることを特徴とするものである。

請求項7記載の発明は、請求項1乃至6の何れか1項記載の半導体装置であって、前記
複数の活性領域それぞれと、前記ダミーパターンとの間の前記第二分離領域の窪みは、前
記第一分離領域の窪みよりも小さいことを特徴とするものである。

【0013】

請求項8記載の発明は、半導体装置の製造方法であって、環状のダミーパターンに取り囲まれる第一トレンチと、複数の活性領域および前記ダミー
パターンのそれぞれを分離する第二トレンチと、を形成するステップと、
前記複数の活性領域上、前記ダミーパターン上、前記第一トレンチ内、及び前記第二ト
レンチ内に、絶縁材料を体積させて、前記第一トレンチ内及び前記第二トレンチ内に絶縁
材料を埋め込むステップと、

前記第一トレンチ及び前記第二トレンチの外に堆積された前記絶縁材料をCMPにより
除去して、前記第一トレンチの中の第一分離領域と前記第二トレンチの中の第二分離領域
とを形成するステップと、を含み、

前記ダミーパターンを取り囲むように、前記複数の活性領域が配置されていることを特
徴とするものである。

請求項9記載の発明は、請求項8記載の半導体装置の製造方法であって、前記ダミーパ
ターンは、環状にパターニングされた一体のパターンであることを特徴とするものである
。

請求項10記載の発明は、請求項8記載の半導体装置の製造方法であって、前記ダミー
パターンは、環状に配置された複数の孤立パターンで構成され、

前記複数の孤立パターンそれぞれは、前記第二分離領域により区分されていることを特
徴とするものである。

請求項11記載の発明は、請求項8乃至10の何れか1項記載の半導体装置の製造方法
であって、前記ダミーパターンは、電気的な機能を有していないことを特徴とするもので
ある。

【0014】

10

20

30

40

50

請求項 1 2 記載の発明は、請求項 8 乃至 1 1 の何れか 1 項記載の半導体装置の製造方法であって、前記ダミーパターンの幅は、該ダミーパターンに取り囲まれる前記第一分離領域の大きさに応じて異なることを特徴とするものである。

【 0 0 1 5 】

請求項 1 3 記載の発明は、請求項 8 乃至 1 2 の何れか 1 項記載の半導体装置の製造方法であって、

非活性領域は、前記第一分離領域と、前記ダミーパターンとを有し、

前記ダミーパターンは、直径 1 0 μm 以上の円を収容し得る非活性領域の中にのみ形成されることを特徴とするものである。

請求項 1 4 記載の発明は、請求項 8 乃至 1 3 の何れか 1 項記載の半導体装置の製造方法であって、前記複数の活性領域それぞれと、前記ダミーパターンとの間の前記第二分離領域の窪みは、前記第一分離領域の窪みよりも小さいことを特徴とするものである。

【 0 0 1 6 】

【発明の実施の形態】

以下、図面を参照してこの発明の実施の形態について説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。

【 0 0 1 7 】

実施の形態 1 .

図 1 は、本発明の実施の形態 1 の製造方法で加工された半導体ウェハの平面図を示す。図 1 に示すように、半導体ウェハの表面には、複数の活性領域 1 2 が形成されている。活性領域 1 2 が形成されていない領域、すなわち、半導体ウェハ上の非活性領域には、分離領域 1 0 とダミーパターン 2 0 が形成されている。ダミーパターン 2 0 は、電気的な機能を有しない環状のパターンであり、所定の大きさを超える非活性領域に、ダミーパターン 2 0 と活性領域 1 2 との間に所定幅の分離領域 1 0 が形成されるように設けられている。

【 0 0 1 8 】

図 2 は、図 1 に示す半導体ウェハの断面図を示す。以下、図 2 を参照して、本実施形態の製造方法について説明する。図 2 に示すように、本実施形態の製造方法では、半導体ウェハのシリコン層 1 4 の上に窒化膜 1 6 が形成される。シリコン層 1 4 および窒化膜 1 6 には、分離領域 1 0 用のトレンチ 1 8 が形成される。この際、所定の大きさを超える非活性領域 2 2 の中には、ダミーパターン 2 0 に取り囲まれる領域、およびダミーパターン 2 0 と活性領域 1 2 の間の領域に、トレンチ 1 8 が形成される。

【 0 0 1 9 】

次に、トレンチ 1 8 の内部が埋め込まれるように、半導体ウェハの全面に酸化物が堆積される。この際、酸化物は、トレンチ 1 8 の内部のみでなく窒化膜 1 6 の表面上にも堆積される。

【 0 0 2 0 】

次に、窒化膜 1 6 の表面に堆積された不要な酸化物を除去するために、CMP が実行される。その結果、トレンチ 1 8 の内部のみに酸化物が残存して、個々の活性領域 1 2 の間、活性領域 1 2 とダミーパターン 2 0 との間、およびダミーパターン 2 0 に囲まれた領域に分離領域 1 0 が形成される。

【 0 0 2 1 】

本実施形態において、上記の CMP は、窒化膜 1 6 をストッパー膜として機能させるため、窒化膜 1 6 の研磨レートに比して酸化膜の研磨レートが高くなる条件で行われる。このため、上記の CMP によると、ダミーパターン 2 0 の内側に形成されている分離領域 1 0 には、すなわち、比較的大きな面積を有する分離領域 1 0 には、いわゆるディッシングによる窪みが生じ易い。尚、本実施形態において、ダミーパターン 2 0 と活性領域 1 2 との間に形成される分離領域 1 0 の幅は、ディッシングが生じない幅に設定されているため、その分離領域 1 0 にはディッシングによる窪みが生ずることはない。

【 0 0 2 2 】

図 2 は、ダミーパターン 2 0 に囲まれた分離領域 1 0 に、ディッシングによる窪みが形成

10

20

30

40

50

された状態を示す。分離領域 10 にこのような窪みが形成されると、その分離領域 10 と隣接するダミーパターン 20 の窒化膜 16 には C M P の過程で大きな応力集中が生ずる。このため、C M P による平坦化が終了した時点で、ダミーパターン 20 を覆っている窒化膜 16 の膜厚は、特にその内周側の端部において、活性領域 12 を覆っている窒化膜 16 に比して薄くなっている。

【0023】

これに対して、上記の C M P の過程で、ダミーパターン 20 の外側に形成されている全ての窒化膜 16 には、すなわち、活性領域 12 上に形成されている全ての窒化膜 16 には、ほぼ均等の応力が作用する。このため、本実施形態の製造方法によれば、活性領域 12 上の全ての窒化膜 16 の膜厚を、半導体ウェハの全面においてほぼ均一とすることができる。

10

【0024】

本実施形態において、ダミーパターン 20 には、何ら電氣的な機能が与えられていない。このため、ダミーパターン 20 を覆っている窒化膜 16 のばらつきは、半導体装置の特性に何ら影響を与えない。従って、本実施形態の製造方法、および本実施形態の構造によれば、チップ全面において均一な活性領域 12 を有し、安定した特性を示す半導体装置を実現することができる。

【0025】

ところで、上述した実施の形態 1 では、ダミーパターン 20 が連続した環状のパターンに限定されているが、本発明はこれに限定されるものではない。すなわち、ダミーパターン 20 は、図 3 に示すように、複数の孤立パターン 24 を環状に配置することで実現してもよい。

20

【0026】

また、上述した実施の形態 1 では、ダミーパターン 20 の幅は任意に設定されているが、その幅は、ダミーパターン 20 の内側に形成される分離領域 10 の大きさ、またはダミーパターン 20 が配置される非活性領域 22 の大きさとの関係で決定してもよい。より具体的には、図 4 (A) および図 4 (B) に示すように、分離領域 10 や非活性領域 22 の面積が小さい場合 (例えば A_1) にはダミーパターン 20 の幅を狭くし (W_1)、また、分離領域 10 や非活性領域 22 の面積が大きい場合 (例えば A_2) にはダミーパターン 20 の幅を広くする (W_2) こととしてもよい。

30

【0027】

更に、上述した実施の形態 1 では、所定の大きさを越える非活性領域 22 の中にダミーパターン 20 を形成することとしているが、その所定の大きさは、 $10\ \mu\text{m}$ 以上の円を収容し得る大きさに限定してもよい。このような限定を加えることにより、現実的に効果のある部位にのみダミーパターン 20 を配置することができる。

【0028】

【発明の効果】

この発明は以上説明したように構成されているので、以下に示すような効果を奏する。請求項 1、2、3 および 7 記載の発明によれば、所定の大きさを越える非活性領域の中にダミーパターンが形成される。ダミーパターンに囲まれた分離領域には、その形成の過程でディッシングによる窪みが生ずることがあるが、その窪みの影響はダミーパターンによって吸収される。このため、全ての活性領域は、均一な状態に形成される。

40

【0029】

請求項 4 記載の発明によれば、ダミーパターンには電氣的な機能が付与されていない。このため、本発明によれば、ダミーパターンの状態に関わらず、半導体装置の特性を安定化させることができる。

【0030】

請求項 5 または 8 記載の発明によれば、ダミーパターンが取り囲むべき分離領域の大きさに応じてダミーパターンの幅を変化させることにより、無駄なダミーパターンの領域を最小限としつつ、効率的に活性領域を保護することができる。

50

【 0 0 3 1 】

請求項 6 または 9 記載の発明によれば、ディッシングの生ずる非活性領域の内部にのみダミーパターンを形成することができる。このため、本発明によれば、無駄なダミーパターンを形成することなく、効率的に活性領域を保護することができる。

【図面の簡単な説明】

【図 1】 本発明の実施の形態 1 の製造方法により加工された半導体ウェハの平面図である。

【図 2】 図 1 に示す半導体ウェハの断面図である。

【図 3】 本発明の実施の形態 1 の変形例を説明するための図である。

【図 4】 本発明の実施の形態 1 においてダミーパターンの幅を決定する手法を説明するための図である。

10

【図 5】 本発明の実施の形態 1 においてダミーパターンを形成すべき非活性領域を選別する手法を説明するための図である。


【図 6】 従来の製造方法で加工された半導体ウェハの平面図である。

【図 7】 図 6 に示す半導体ウェハの断面図である。


【符号の説明】

10 分離領域、 12 活性領域、 14 シリコン層、 16 窒化膜、
18 トレンチ、 20 ダミーパターン、 22 非活性領域、 24 孤立パターン。


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】



【図 6】



【図 7】



フロントページの続き

- (72)発明者 小林 裕通
東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内
- (72)発明者 佐々木 孝典
東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

審査官 三浦 尊裕

- (56)参考文献 特開平08-288380(JP,A)
特開2000-124305(JP,A)
特開平09-306996(JP,A)
特開平09-107028(JP,A)
特開2001-168185(JP,A)

- (58)調査した分野(Int.Cl., DB名)
H01L 21/76