




СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) **SU** (11) **1081643** **A**

3(5D) G 06 G 7/186

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(61) 922786
(21) 3362474/18-24
(22) 11.12.81
(46) 23.03.84. Бюл. № 11
(72) А.Б.Артамонов, А.М.Смирнов,
А.Н.Жариков и А.Н.Альшевский
(71) Ленинградский ордена Ленина
электротехнический институт
им. В.И.Ульянова (Ленина)
(53) 681.335 (088,8)
(56) 1. Авторское свидетельство СССР
№ 922786, кл. G 06 G 7/186, 1980
(прототип).

(54) (57) ИНТЕГРАТОР по авт.св.
№ 922786, отличающийся
тем, что, с целью повышения точности
интегрирования, в него введен диск-
ретный делитель напряжения, вход ко-
торого соединен с входом опорного
напряжения интегратора, а выход под-
ключен к входу третьего ключа.

(19) **SU** (11) **1081643** **A**

Изобретение относится к аналого-цифровой вычислительной технике и предназначено для выполнения операции интегрирования при моделировании значения интеграла и подынтегральной функции напряжениями постоянного тока.

По основному авт.св. № 922786 известен интегратор, содержащий интегрирующий усилитель, выход которого подключен к компаратору, вторым входом соединенному с входом опорного напряжения, блок управления, первый вход которого подключен к выходу компаратора, первый ключ, включенный параллельно интегрирующему усилителю, второй и третий ключи, включенные последовательно между сигнальным входом и входом опорного напряжения интегратора, реверсивный счетчик, суммирующий вход которого через первый элемент И соединен с выходом генератора импульсов, а выходы разрядов подключены к управляющему входу цифровой управляемой проводимости, включенной между общим выводом второго и третьего ключей и входом интегрирующего усилителя, дополнительный реверсивный счетчик и три элемента И, первые входы которых подключены к выходу генератора импульсов, вторые входы - к выходам блока управления, а выходы - к соответствующим входам реверсивных счетчиков, входы приема кода которых соединены с управляющим входом интегратора, причем управляющие входы ключей соединены с выходами блока управления [1].

Известный интегратор плавно изменяет в достаточно широком диапазоне постоянную времени интегратора, кроме того, посредством периодической коррекции поддерживает требуемое значение постоянной времени при температурном и временном изменении входных резисторов и интегрирующей емкости, что позволяет с помощью неточных и нетермостабильных элементов устанавливать точно постоянную времени интегратора в широком диапазоне температур.

Недостатком известного устройства является невысокая точность установки постоянной времени интегратора, что происходит в результате некомпенсирования ошибки, связанной с задержкой срабатывания интегратора.

Цель изобретения - повышение точности интегрирования.

Поставленная цель достигается тем, что в интегратор введен дискретный делитель напряжения, вход которого соединен с входом опорного напряжения интегратора, а выход подключен к входу третьего ключа.

На чертеже представлена схема предлагаемого интегратора.

Интегратор содержит операционный усилитель 1, компаратор 2, цифровую управляемую проводимость 3, основной реверсивный счетчик 4, дополнительный реверсивный счетчик 5, генератор 6 импульсов, элементы И 7-10, интегрирующий конденсатор 11, ключи 12-14, блок 15 управления и импульсный делитель 16 напряжения.

К входу интегрирующего усилителя 1 подключена цифроуправляемая проводимость 3, управляющий вход которой соединен с разрядными выходами реверсивного счетчика 4. Входы реверсивных счетчиков 4 и 5 через элементы И 7-10 подключены к выходу генератора 6 импульсов.

Выход интегрирующего усилителя 1 подключен к первому входу компаратора 2, второй вход которого соединен с входом опорного напряжения, а выход подключен к входу блока 15 управления. Импульсный делитель 16 напряжения через ключ 13 подключен к цифроуправляемой проводимости 3, соединенной через ключ 12 с сигнальным входом интегратора.

Устройство работает следующим образом.

Напряжение на выходе идеального интегратора в режиме интегрирования постоянного входного сигнала (режим коррекции) выражается формулой

$$U_u(t) = -U_0 \frac{t}{T_u}, \quad (1)$$

где $U_u(t)$ - напряжение на выходе идеального интегратора;

U_0 - входное опорное напряжение;

t - время;

T_u - постоянная времени идеального интегратора.

Зависимость выходного напряжения реального интегратора выглядит следующим образом:

$$U_p(t) = \begin{cases} 0, & \text{при } 0 \leq t \leq t_3 \\ -U_0 \frac{t-t_3}{T_p}, & \text{при } t > t_3, \end{cases} \quad (2)$$

где $U_p(t)$ - напряжение на выходе реального интегратора;
 t_3 - время задержки срабатывания интегратора;
 T_p - постоянная времени реального интегратора.

Напряжение на выходе интегратора при $t = T_u$ по условиям работы схемы известного интегратора с цифровой коррекцией постоянной времени равно U_0 .

Таким образом

$$U_0 \frac{T_u - t_3}{T_p} = U_0. \quad (3)$$

Отсюда после коррекции

$$T_p = T_u - T_3. \quad (4)$$

Для уменьшения влияния погрешности на точность установки постоянной времени предлагается проводить коррекцию не за время $t = T_u$, а за время интегрирования, равное $t = nT_u$, где n - кратность увеличения времени интегрирования по сравнению с T_u (целое число).

Для того, чтобы это осуществить, и для того, чтобы выходное напряжение не превысило максимально возможной величины выходной шкалы напряжений, входное напряжение в режиме коррекции следует соответственно уменьшить в n раз.

Тогда выходное напряжение интегратора будет:

$$U_p(t) = \begin{cases} 0, & \text{при } 0 \leq t \leq t_3 \\ -\frac{U_0}{n} \cdot \frac{t - t_3}{T_p}, & \text{при } t > t_3 \end{cases} \quad (5)$$

Отсюда получаем

$$T_p = T_u - \frac{t_3}{n}. \quad (6)$$


Погрешность постоянной времени из-за задержки при этом уменьшится в n раз.

С целью сохранения величины кода корректирующего счетчика частоту генератора счетных импульсов надо уменьшить в n раз:

$$f_1 = \frac{f_0}{n}, \quad (7)$$

где f_1 - частота генератора в предложенном устройстве;
 f_0 - частота генератора в известном устройстве.

Предлагаемый интегратор имеет большую точность установки постоянной времени (во всем диапазоне изменения постоянной времени) благодаря уменьшению погрешности, связанной с задержкой срабатывания интегратора. Это повышение точности особенно заметно при работе интегратора с "быстрыми" сигналами (больше скорость изменения входного сигнала и повышение точности). Кроме того, низкие требования к точности элементов, входящих в состав интегратора (как и в известном устройстве), позволяет облегчить изготовление интегратора в интегральном исполнении.



Составитель С.Белан
Техред Т.Маточка Корректор Г.Решетник

Редактор А.Козориз

Заказ 1552/44 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4