

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6250909号
(P6250909)

(45) 発行日 平成29年12月20日 (2017.12.20)

(24) 登録日 平成29年12月1日 (2017.12.1)

(51) Int. Cl.	F I
GO2F 1/1368 (2006.01)	GO2F 1/1368
HO1L 29/786 (2006.01)	HO1L 29/78 618B
GO9F 9/30 (2006.01)	HO1L 29/78 612C
	GO9F 9/30 338

請求項の数 4 (全 71 頁)

(21) 出願番号	特願2016-235670 (P2016-235670)	(73) 特許権者	000153878
(22) 出願日	平成28年12月5日 (2016.12.5)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2014-31438 (P2014-31438)		神奈川県厚木市長谷398番地
	の分割	(72) 発明者	山崎 舜平
原出願日	平成26年2月21日 (2014.2.21)		神奈川県厚木市長谷398番地 株式会社
(65) 公開番号	特開2017-62496 (P2017-62496A)		半導体エネルギー研究所内
(43) 公開日	平成29年3月30日 (2017.3.30)	(72) 発明者	三宅 博之
審査請求日	平成28年12月5日 (2016.12.5)		神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願2013-36791 (P2013-36791)		半導体エネルギー研究所内
(32) 優先日	平成25年2月27日 (2013.2.27)	(72) 発明者	豊高 耕平
(33) 優先権主張国	日本国 (JP)		神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願2013-187853 (P2013-187853)		半導体エネルギー研究所内
(32) 優先日	平成25年9月11日 (2013.9.11)		
(33) 優先権主張国	日本国 (JP)	審査官	岩村 貴

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項 1】

基板上のトランジスタと、
 前記トランジスタのゲート電極と同一表面上に形成される第1の導電膜と、
 前記トランジスタの一对の電極と同一表面上に形成される第2の導電膜と、
 前記第1の導電膜及び前記第2の導電膜と電氣的に接続する第1の透光性を有する導電膜と、
前記基板上の第2の透光性を有する導電膜と、
前記トランジスタを覆い、且つ前記第2の透光性を有する導電膜上に開口部が設けられた酸化物絶縁膜と、
前記酸化物絶縁膜上であって、且つ前記開口部において前記第2の透光性を有する導電膜に接する窒化物絶縁膜と、
前記トランジスタに接続し、且つ前記開口部において形成される第3の透光性を有する導電膜と、を有し、
 前記第2の導電膜は、前記トランジスタのゲート絶縁膜を介して前記第1の導電膜と重畳することを特徴とする半導体装置。

【請求項 2】

請求項 1 において、
 前記トランジスタは、
 前記基板上に形成されるゲート電極と、

前記ゲート電極に接するゲート絶縁膜と、
前記ゲート絶縁膜に接する酸化物半導体膜と
前記酸化物半導体膜に接する一対の導電膜と、を有し、
前記第2の透光性を有する導電膜は、前記ゲート絶縁膜に接することを特徴とする半導体装置。

【請求項3】

請求項2において、
前記酸化物半導体膜は、前記第2の透光性を有する導電膜と同一表面上に形成されることを特徴とする半導体装置。

【請求項4】

請求項1乃至請求項3のいずれか一において、
前記第2の透光性を有する導電膜、及び前記酸化物半導体膜は、In、Ga、若しくはZnを含むことを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。特に、本発明は、例えば、トランジスタを有する半導体装置及びその作製方法に関する。

【背景技術】

【0002】

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（IC）などにも利用されている。

【0003】

近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。

【0004】

例えば、酸化物半導体として、酸化亜鉛、またはIn-Ga-Zn系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献1及び特許文献2参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2007-123861号公報

【特許文献2】特開2007-96055号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極など透光性を有する導電膜で形成されていることが多い。

【0007】

また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで

10

20

30

40

50

きる。静止画を表示させる場合、当該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。

【0008】

容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、液晶表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。このような問題は、解像度の高い液晶表示装置において、特に顕著である。

【0009】

また、表示装置の表示領域以外の面積の縮小化（狭額縁化）が求められている。

10

【0010】

そこで、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置などを提供することを課題の一とする。また、本発明の一態様は、表示不良が低減された半導体装置を提供することを課題の一とする。また、狭額縁化を達成した半導体装置を提供することを課題の一とする。

【0011】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

20

【課題を解決するための手段】

【0012】

本発明の一態様は、基板上のトランジスタと、トランジスタのゲート電極と同一表面上に形成される第1の導電膜と、トランジスタの一対の電極と同一表面上に形成される第2の導電膜と、第1の導電膜及び第2の導電膜と電気的に接続する第1の透光性を有する導電膜と、を有し、第2の導電膜は、トランジスタのゲート絶縁膜を介して第1の導電膜と重畳することを特徴とする半導体装置である。

【0013】

なお、上記構成において、基板上の第2の透光性を有する導電膜と、トランジスタを覆い、且つ第2の透光性を有する導電膜上に開口部が設けられた酸化物絶縁膜と、酸化物絶縁膜上であって、且つ開口部において第2の透光性を有する導電膜に接する窒化物絶縁膜と、トランジスタに接続し、且つ開口部において凹部が形成される第3の透光性を有する導電膜と、を有していてもよい。

30

【0014】

なお、トランジスタは、基板上に形成されるゲート電極と、ゲート電極に接するゲート絶縁膜と、ゲート絶縁膜に接する酸化物半導体膜と、酸化物半導体膜に接する一対の導電膜と、を有し、第2の透光性を有する導電膜は、ゲート絶縁膜に接する。

【0015】

また、酸化物半導体膜は、第2の透光性を有する導電膜と同一表面上に形成される。

【0016】

また、第2の透光性を有する導電膜、及び酸化物半導体膜は、In、Ga若しくはZnを含む。

40

【発明の効果】

【0017】

本発明の一態様により、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を作製することができる。また、本発明の一態様により、表示不良が低減された半導体装置を作製することができる。また、本発明の一態様により、狭額縁化を達成した半導体装置を作製することができる。

【図面の簡単な説明】

【0018】

50

【図 1】半導体装置の一形態を説明するブロック図及び回路図。	
【図 2】半導体装置の一形態を説明する上面図。	
【図 3】半導体装置の一形態を説明する断面図。	
【図 4】半導体装置の作製方法の一形態を説明する断面図。	
【図 5】半導体装置の作製方法の一形態を説明する断面図。	
【図 6】半導体装置の作製方法の一形態を説明する断面図。	
【図 7】半導体装置の作製方法の一形態を説明する断面図。	
【図 8】半導体装置の作製方法の一形態を説明する断面図。	
【図 9】半導体装置の一形態を説明する断面図。	
【図 10】半導体装置の一形態を説明する断面図。	10
【図 11】半導体装置の作製方法の一形態を説明する断面図。	
【図 12】半導体装置の作製方法の一形態を説明する断面図。	
【図 13】半導体装置の一形態を説明する断面図。	
【図 14】半導体装置の一形態を説明する断面図。	
【図 15】半導体装置の一形態を説明する断面図。	
【図 16】半導体装置の作製方法の一形態を説明する断面図。	
【図 17】半導体装置の作製方法の一形態を説明する断面図。	
【図 18】トランジスタの一形態を説明する断面図。	
【図 19】トランジスタの一形態を説明する断面図。	
【図 20】トランジスタの一形態を説明する断面図。	20
【図 21】トランジスタの一形態を説明する断面図。	
【図 22】トランジスタの一形態を説明する断面図。	
【図 23】酸化物半導体の極微電子線回折パターンを示す図。	
【図 24】本発明の一態様である半導体装置を用いた電子機器を説明する図。	
【図 25】本発明の一態様である半導体装置を用いた電子機器を説明する図。	
【図 26】比較例液晶表示装置の断面図。	
【図 27】比較例液晶表示装置の開口部周辺のレイアウト図。	
【図 28】比較例液晶表示装置のレイアウト図。	
【図 29】ゲートドライバ回路の全体図を説明する図。	
【図 30】シフトレジスタユニットを説明する図。	30
【図 31】ダミー段であるシフトレジスタユニットを説明する図。	
【図 32】デマルチプレクサを説明する図。	
【図 33】デマルチプレクサを説明する図。	
【図 34】バッファを説明する図。	
【図 35】他のシフトレジスタユニットを説明する図。	
【図 36】他のダミー段であるシフトレジスタユニットを説明する図。	
【図 37】他のバッファを説明する図。	
【図 38】狭額縁化を説明する図。	
【図 39】シフトレジスタユニットのタイミングチャート。	
【図 40】半導体装置の一形態を説明する断面図。	40
【図 41】半導体装置の一形態を説明する断面図。	
【図 42】半導体装置の一形態を説明する断面図。	
【図 43】駆動回路部のレイアウト図。	
【図 44】駆動回路部のレイアウト図。	
【図 45】液晶表示装置の断面 T E M 像を説明する図。	
【図 46】トランジスタの特性を説明する図。	
【図 47】トランジスタの特性を説明する図。	
【発明を実施するための形態】	
【 0 0 1 9 】	

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明 50

は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

【0020】

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

10

【0021】

また、本明細書にて用いる第1、第2、第3などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。

【0022】

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。

【0023】

また、電圧とは2点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

20

【0024】

本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。

【0025】

（実施の形態1）

本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。

30

【0026】

図1(A)に、半導体装置の一例として液晶表示装置を示す。図1(A)に示す液晶表示装置は、画素部101と、走査線駆動回路104と、信号線駆動回路106と、各々が平行または略平行に配設され、且つ走査線駆動回路104によって電位が制御されるm本の走査線107と、各々が平行または略平行に配設され、且つ信号線駆動回路106によって電位が制御されるn本の信号線109と、を有する。さらに、画素部101はマトリクス状に配設された複数の画素301を有する。また、走査線107に沿って、各々が平行または略平行に配設された容量線115を有する。なお、容量線115は、信号線109に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路104及び信号線駆動回路106をまとめて駆動回路部という場合がある。

40

【0027】

各走査線107は、画素部101においてm行n列に配設された画素301のうち、いずれかの行に配設されたn個の画素301と電氣的に接続される。また、各信号線109は、m行n列に配設された画素301のうち、いずれかの列に配設されたm個の画素301に電氣的と接続される。m、nは、ともに1以上の整数である。また、各容量線115は、m行n列に配設された画素301のうち、いずれかの行に配設されたn個の画素301と電氣的に接続される。なお、容量線115が、信号線109に沿って、各々が平行または略平行に配設されている場合は、m行n列に配設された画素301のうち、いずれか

50

の列に配設された m 個の画素301に電氣的に接続される。

【0028】

図1(B)は、図1(A)に示す液晶表示装置の画素301に用いることができる回路構成を示している。

【0029】

図1(B)に示す画素301は、液晶素子132と、トランジスタ131__1と、容量素子133__1と、を有する。

【0030】

液晶素子132の一对の電極の一方の電位は、画素301の仕様に依拠して適宜設定される。液晶素子132は、書き込まれるデータにより配向状態が設定される。なお、複数の画素301のそれぞれが有する液晶素子132の一对の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素301毎の液晶素子132の一对の電極の一方に異なる電位を与えてもよい。または、IPSモードやFFSモードの場合には、液晶素子132の一对の電極の一方を、容量線CLに接続することも可能である。

【0031】

例えば、液晶素子132を備える液晶表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、またはTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、液晶表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

【0032】

また、ブルー相(Blue Phase)を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が1ms以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

【0033】

m 行 n 列目の画素301において、トランジスタ131__1のソース電極及びドレイン電極の一方は、信号線DL__ n に電氣的に接続され、他方は液晶素子132の一对の電極の他方に電氣的に接続される。また、トランジスタ131__1のゲート電極は、走査線GL__ m に電氣的に接続される。トランジスタ131__1は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

【0034】

容量素子133__1の一对の電極の一方は、電位が供給される配線(以下、容量線CL)に電氣的に接続され、他方は、液晶素子132の一对の電極の他方に電氣的に接続される。なお、容量線CLの電位の値は、画素301の仕様に依拠して適宜設定される。容量素子133__1は、書き込まれたデータを保持する保持容量としての機能を有する。なお、容量素子133__1の一对の電極の一方は、IPSモードやFFSモードの場合には、液晶素子132の一对の電極の一方に電氣的に接続されることも可能である。

【0035】

例えば、図1(B)の画素301を有する液晶表示装置では、走査線駆動回路104により各行の画素301を順次選択し、トランジスタ131__1をオン状態にしてデータ信号のデータを書き込む。

10

20

30

40

50

【 0 0 3 6 】

データが書き込まれた画素 3 0 1 は、トランジスタ 1 3 1 _ 1 がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

【 0 0 3 7 】

なお、本明細書等において、液晶素子を用いた液晶表示装置の一例としては、透過型液晶表示装置、半透過型液晶表示装置、反射型液晶表示装置、直視型液晶表示装置、投射型液晶表示装置などがある。液晶素子の一例としては、液晶の光学的変調作用によって光の透過または非透過を制御する素子がある。その素子是一对の電極と液晶層により構造されることが可能である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、具体的には、
10
液晶素子の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（P D L C）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。

【 0 0 3 8 】

また、液晶表示装置の代わりに、半導体装置の一例として表示素子、表示装置、発光装置等を用いることができる。また、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置の一例としては、L E D（白色 L E D、赤色 L E D、緑色 L E D、青色 L E D など）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（G L V）、プラズマディスプレイ（P D P）、M E M S（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（D M D）、D M S（デジタル・マイクロ・シャッター）、I M O D（インターフェアレンス・モジュレーション）素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（F E D）または S E D 方式平面型ディスプレイ（S E D : S u r f a c e - c o n d u c t i o n E l e c t r o n - e m i t t e r D i s p l a y）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
20
30

【 0 0 3 9 】

次いで、画素 3 0 1 に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図 1（B）に示す画素 3 0 1 の上面図を図 2 に示す。なお、図 2 においては、対向電極及び液晶素子を省略する。

【 0 0 4 0 】

図 2 において、走査線として機能する導電膜 3 0 4 c は、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜 3 1 0 d は、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜 3 1 0 f は、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜 3 0 4 c は、走査線駆動回路 1 0 4（図 1（A）参照）と電氣的に接続されており、信号線として機能する導電膜 3 1 0 d 及び容量線として機能する導電膜 3 1 0 f は、信号線駆動回路 1 0 6（図 1（A）参照）に電氣的に接続されている。
40

【 0 0 4 1 】

トランジスタ 1 0 3 は、走査線及び信号線が交差する領域に設けられている。トランジスタ 1 0 3 は、ゲート電極として機能する導電膜 3 0 4 c、ゲート絶縁膜（図 2 に図示せず）、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜 3 0 8 b、ソース電極及びドレイン電極として機能する導電膜 3 1 0 d、導電膜 3 1 0 e により構成される。なお、導電膜 3 0 4 c は、走査線としても機能し、酸化物半導体膜 3 0 8 b と重畳する領域がトランジスタ 1 0 3 のゲート電極として機能する。また、導電膜 3 1 0 d は
50

、信号線としても機能し、酸化物半導体膜 308b と重畳する領域がトランジスタ 103 のソース電極またはドレイン電極として機能する。また、図 2 において、走査線は、上面形状において端部が酸化物半導体膜 308b の端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜 308b に光が照射されず、トランジスタの電気特性の変動を抑制することができる。

【0042】

また、導電膜 310e は、開口部 362c において、画素電極として機能する透光性を有する導電膜 316b と電氣的に接続されている。

【0043】

容量素子 105 は、ゲート絶縁膜上に形成される透光性を有する導電膜 308c と、画素電極として機能する透光性を有する導電膜 316b と、トランジスタ 103 上に設けられる窒化物絶縁膜で形成される誘電体膜とで構成されている。即ち、容量素子 105 は透光性を有する。また、容量素子 105 は、開口部 362 において容量線として機能する導電膜 310f と接続されている。

【0044】

ここで、透光性を有する導電膜 316b は、図 2 に示すように、矩形状であることが望ましい。ただし、本発明の一態様は、これに限定されない。例えば、透光性を有する導電膜 316b は、FFS モード、IPS モード、MVA モードなどの液晶表示装置に設けられる画素電極のように、スリットを有する構造、櫛歯状とすることが可能である。

【0045】

このように容量素子 105 は透光性を有するため、画素 301 内に容量素子 105 を大きく（大面積に）形成することができる。従って、開口率を高めつつ、代表的には 55% 以上、好ましくは 60% 以上とすることが可能であると共に、電荷容量を増大させた液晶表示装置を得ることができる。例えば、解像度の高い液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い液晶表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子 105 は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が 200 p p i 以上、さらには 300 p p i 以上である高解像度の液晶表示装置に好適に用いることができる。

【0046】

また、図 2 に示す画素 301 は、走査線として機能する導電膜 304c と平行な辺と比較して信号線として機能する導電膜 310d と平行な辺の方が短い形状であり、且つ容量線として機能する導電膜 310f が、信号線として機能する導電膜 310d と平行な方向に延伸して設けられている。この結果、画素 301 に占める導電膜 310f の面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜 310f が接続電極を用いず、直接透光性を有する導電膜 308c と接するため、さらに開口率を高めることができる。

【0047】

また、本発明の一態様は、高解像度の液晶表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、液晶表示装置の消費電力を低減することができる。

【0048】

次いで、図 2 の一点鎖線 C - D 間における断面図を図 3 に示す。また、図 3 において、走査線駆動回路 104 及び信号線駆動回路 106 を含む駆動回路部（上面図を省略する）の断面図を A - B に示す。本実施の形態においては、半導体装置として、縦電界方式の液晶表示装置について説明する。

【0049】

本実施の形態に示す液晶表示装置は、一对の基板（基板 302 と基板 342）間に液晶

10

20

30

40

50

素子 3 2 2 が挟持されている。

【 0 0 5 0 】

液晶素子 3 2 2 は、基板 3 0 2 の上方の透光性を有する導電膜 3 1 6 b と、配向性を制御する膜（以下、配向膜 3 1 8、配向膜 3 5 2 という）と、液晶層 3 2 0 と、導電膜 3 5 0 と、を有する。なお、透光性を有する導電膜 3 1 6 b は、液晶素子 3 2 2 の一方の電極として機能し、導電膜 3 5 0 は、液晶素子 3 2 2 の他方の電極として機能する。

【 0 0 5 1 】

このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。

10

【 0 0 5 2 】

駆動回路部において、ゲート電極として機能する導電膜 3 0 4 a、ゲート絶縁膜として機能する絶縁膜 3 0 5 及び絶縁膜 3 0 6、チャネル領域が形成される酸化物半導体膜 3 0 8 a、ソース電極及びドレイン電極として機能する導電膜 3 1 0 a、導電膜 3 1 0 b によりトランジスタ 1 0 2 を構成する。酸化物半導体膜 3 0 8 a は、ゲート絶縁膜上に設けられる。また、導電膜 3 1 0 a、導電膜 3 1 0 b 上には、絶縁膜 3 1 2、絶縁膜 3 1 4 が保護膜として設けられている。

【 0 0 5 3 】

画素部において、ゲート電極として機能する導電膜 3 0 4 c、ゲート絶縁膜として機能する絶縁膜 3 0 5 及び絶縁膜 3 0 6、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜 3 0 8 b、ソース電極及びドレイン電極として機能する導電膜 3 1 0 d、導電膜 3 1 0 e によりトランジスタ 1 0 3 を構成する。酸化物半導体膜 3 0 8 b は、ゲート絶縁膜上に設けられる。また、導電膜 3 1 0 d、導電膜 3 1 0 e 上には、絶縁膜 3 1 2、絶縁膜 3 1 4 が保護膜として設けられている。

20

【 0 0 5 4 】

また、画素電極として機能する透光性を有する導電膜 3 1 6 b が、絶縁膜 3 1 2 及び絶縁膜 3 1 4 に設けられた開口部において、導電膜 3 1 0 e と接続する。

【 0 0 5 5 】

また、一方の電極として機能する透光性を有する導電膜 3 0 8 c、誘電体膜として機能する絶縁膜 3 1 4、他方の電極として機能する透光性を有する導電膜 3 1 6 b により容量素子 1 0 5 を構成する。透光性を有する導電膜 3 0 8 c は、ゲート絶縁膜上に設けられる。

30

【 0 0 5 6 】

また、駆動回路部において、導電膜 3 0 4 a、導電膜 3 0 4 c と同時に形成された導電膜 3 0 4 b と、導電膜 3 1 0 a、導電膜 3 1 0 b、導電膜 3 1 0 d、導電膜 3 1 0 e と同時に形成された導電膜 3 1 0 c とは、透光性を有する導電膜 3 1 6 b と同時に形成された透光性を有する導電膜 3 1 6 a で接続される。

【 0 0 5 7 】

導電膜 3 0 4 b 及び透光性を有する導電膜 3 1 6 a は、絶縁膜 3 0 6、絶縁膜 3 1 2、絶縁膜 3 0 5 及び絶縁膜 3 0 6 に設けられた開口部において接続する。また、導電膜 3 1 0 c と透光性を有する導電膜 3 1 6 a は、絶縁膜 3 1 2、絶縁膜 3 1 4、絶縁膜 3 0 5 及び絶縁膜 3 0 6 に設けられた開口部において接続する。なお、本実施の形態では、絶縁膜 3 1 4 は窒化物絶縁膜を用いる。

40

【 0 0 5 8 】

本実施の形態において、容量素子 1 0 5 の一方の電極である透光性を有する導電膜 3 0 8 c の導電性を高めるために、絶縁膜 3 1 2 に開口部を設けている。該開口部において、窒化物絶縁膜で形成される絶縁膜 3 1 4 と接することで、透光性を有する導電膜 3 0 8 c は導電性が高くなる。導電性が高くなる理由については、後で詳細に説明する。

【 0 0 5 9 】

50

ここで、図3に示す表示装置の構成要素について、以下に説明する。

【0060】

基板302上には、導電膜304a、導電膜304b、導電膜304cが形成されている。導電膜304aは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜304cは、画素部101に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜304bは、走査線駆動回路104に形成され、導電膜310cと接続する。

【0061】

基板302の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板302として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板302として用いてもよい。なお、基板302として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の液晶表示装置を作製することができる。

【0062】

また、基板302として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板302とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に素子部を一部あるいは全部完成させた後、基板302より分離し、他の基板に転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。

【0063】

導電膜304a、導電膜304b、導電膜304cとしては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜304a、導電膜304b、導電膜304cは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせ合わせた合金膜、もしくは窒化膜を用いてもよい。

【0064】

また、導電膜304a、導電膜304b、導電膜304cは、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

【0065】

また、導電膜304a、導電膜304b、導電膜304cとゲート絶縁膜の一部として機能する絶縁膜305との間に、In-Ga-Zn系酸窒化物半導体膜、In-Sn系酸窒化物半導体膜、In-Ga系酸窒化物半導体膜、In-Zn系酸窒化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(InN、ZnN等)等を設

10

20

30

40

50

けてもよい。これらの膜は5 e V以上、好ましくは5 . 5 e V以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、In - Ga - Zn系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜308a、酸化物半導体膜308bより高い窒素濃度、具体的には7原子%以上のIn - Ga - Zn系酸窒化物半導体膜を用いる。

【0066】

基板302、及び導電膜304a、導電膜304c、導電膜304b上には、絶縁膜305、絶縁膜306が形成されている。絶縁膜305、絶縁膜306は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部101のトランジスタのゲート絶縁膜としての機能を有する。

10

【0067】

絶縁膜305としては、例えば窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等の窒化物絶縁膜を用いて形成することが好ましい。

【0068】

絶縁膜306としては、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa - Zn系金属酸化物、などを用いればよく、積層または単層で設ける。また、絶縁膜306としては、ハフニウムシリケート(HfSi_xO_y)、窒素が添加されたハフニウムシリケート、ハフニウムアルミネート(HfAl_xO_y)、窒素が添加されたハフニウムアルミネート、酸化ハフニウム、酸化イットリウムなどのhigh - k材料を用いることでトランジスタのゲートリークを低減できる。

20

【0069】

絶縁膜305及び絶縁膜306の合計の厚さは、5 nm以上400 nm以下、より好ましくは10 nm以上300 nm以下、より好ましくは50 nm以上250 nm以下とする。

【0070】

絶縁膜306上には、酸化物半導体膜308a、酸化物半導体膜308b、透光性を有する導電膜308cが形成されている。酸化物半導体膜308aは、導電膜304aと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、酸化物半導体膜308bは、導電膜304cと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。透光性を有する導電膜308cは、容量素子105の一方の電極として機能する。

30

【0071】

酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cは、代表的には、In - Ga酸化物膜、In - Zn酸化物膜、In - M - Zn酸化物膜(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)がある。

【0072】

なお、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cがIn - M - Zn酸化物膜であるとき、InおよびMの和を100 atomic %としたとき、InおよびMの原子数比率は、好ましくは、Inが25 atomic %以上、Mが75 atomic %未満、さらに好ましくはInが34 atomic %以上、Mが66 atomic %未満とする。

40

【0073】

酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cは、エネルギーギャップが2 e V以上、好ましくは2 . 5 e V以上、より好ましくは3 e V以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。

【0074】

酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308

50

cの厚さは、3 nm以上200 nm以下、好ましくは3 nm以上100 nm以下、さらに好ましくは3 nm以上50 nm以下とする。

【0075】

酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cとしてIn:Ga:Zn=1:1:1または3:1:2の原子数比のIn-Ga-Zn酸化物を用いることができる。なお、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス20%の変動を含む。

【0076】

酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cは共に、ゲート絶縁膜上(ここでは、絶縁膜306上)に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜308a、酸化物半導体膜308bと比較して、透光性を有する導電膜308cの不純物濃度が高い。例えば、酸化物半導体膜308a、酸化物半導体膜308bに含まれる水素濃度は、 $5 \times 10^{19} \text{ atoms/cm}^3$ 未満、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 未満、好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以下であり、透光性を有する導電膜308cに含まれる水素濃度は、 $8 \times 10^{19} \text{ atoms/cm}^3$ 以上、好ましくは $1 \times 10^{20} \text{ atoms/cm}^3$ 以上、より好ましくは $5 \times 10^{20} \text{ atoms/cm}^3$ 以上である。また、酸化物半導体膜308a、酸化物半導体膜308bと比較して、透光性を有する導電膜308cに含まれる水素濃度は2倍、好ましくは10倍以上である。

【0077】

また、透光性を有する導電膜308cは、酸化物半導体膜308a、酸化物半導体膜308bより抵抗率が低い。透光性を有する導電膜308cの抵抗率が、酸化物半導体膜308a、酸化物半導体膜308bの抵抗率の 1×10^{-8} 倍以上 1×10^{-1} 倍以下で有ることが好ましく、代表的には $1 \times 10^{-3} \text{ cm}$ 以上 $1 \times 10^4 \text{ cm}$ 未満、さらに好ましくは、抵抗率が $1 \times 10^{-3} \text{ cm}$ 以上 $1 \times 10^{-1} \text{ cm}$ 未満であるとよい。

【0078】

酸化物半導体膜308a、酸化物半導体膜308bにおいて、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜308a、酸化物半導体膜308bにおいて酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜308a、酸化物半導体膜308bにおけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、 $2 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

【0079】

また、酸化物半導体膜308a、酸化物半導体膜308bにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があります、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜308a、酸化物半導体膜308bのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

【0080】

また、酸化物半導体膜308a、酸化物半導体膜308bに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下にすることが好ましい。

【0081】

10

20

30

40

50

酸化物半導体膜 308a、酸化物半導体膜 308b としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜 308a、酸化物半導体膜 308b は、キャリア密度が 1×10^{17} 個 / cm^3 以下、好ましくは 1×10^{15} 個 / cm^3 以下、さらに好ましくは 1×10^{13} 個 / cm^3 以下、より好ましくは 1×10^{11} 個 / cm^3 以下の酸化物半導体膜を用いる。

【0082】

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜 308a、酸化物半導体膜 308b のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするのが好ましい。

10

【0083】

酸化物半導体膜 308a、酸化物半導体膜 308b は、絶縁膜 306 及び絶縁膜 312 等の、酸化物半導体膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、酸化物半導体膜 308a、酸化物半導体膜 308b は、半導体として機能し、酸化物半導体膜 308a、酸化物半導体膜 308b を有するトランジスタは、優れた電気特性を有する。

【0084】

なお、酸化物半導体膜 308a、酸化物半導体膜 308b として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう）になることが少ない場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が $1 \times 10^6 \mu\text{m}$ でチャネル長 L が $10 \mu\text{m}$ の素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が 1V から 10V の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち $1 \times 10^{-13}\text{A}$ 以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

20

30

【0085】

一方、透光性を有する導電膜 308c は、開口部 362（図 6（A）参照）において窒化物絶縁膜で形成される絶縁膜 314 と接する。絶縁膜 314 は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜 314 の水素が酸化物半導体膜 308a、酸化物半導体膜 308b と同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子を生成する。この結果、酸化物半導体膜は、導電性が高くなり導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、酸化物半導体膜 308a、酸化物半導体膜 308b と同様の材料を主成分とし、且つ水素濃度が酸化物半導体膜 308a、酸化物半導体膜 308b より高いことにより、導電性が高められた金属酸化物を、透光性を有する導電膜 308c とよぶ。

40

50

【0086】

また、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。なお、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cは、結晶性が同じである。

【0087】

なお、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

【0088】

ただし、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜308cは、場合によっては、絶縁膜314と接していないことも可能である。

【0089】

また、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜308cは、場合によっては、酸化物半導体膜308a、または、酸化物半導体膜308bと別々の工程で形成されてもよい。その場合には、透光性を有する導電膜308cは、酸化物半導体膜308a、酸化物半導体膜308bと、異なる材質を有していても良い。例えば、透光性を有する導電膜308cは、インジウム錫酸化物(以下、ITOと示す)、または、インジウム亜鉛酸化物等を用いて形成有してもよい。

【0090】

本実施の形態に示す液晶表示装置は、トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、液晶表示装置の作製工程を削減できる。また、容量素子は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

【0091】

導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310eは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

【0092】

また、導電膜310cを導電膜304bと重畳するように形成することで、その分、額縁を縮小することができるため、駆動回路部の占有面積を低減することができる。よって、表示装置の狭額縁化を図ることができる。

【0093】

絶縁膜306、酸化物半導体膜308a、酸化物半導体膜308b、透光性を有する導電膜308c、及び導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e上には、絶縁膜312、絶縁膜314が形成されている。絶縁膜312は、絶縁膜306と同様に、酸化物半導体膜との界面特性を向上させることが可能な材料を用いることが好ましく、酸化物絶縁膜を用いて形成することができる。ここでは、絶縁膜312としては、絶縁膜312a、絶縁膜312bを積層して形成する。

【0094】

絶縁膜312aは、酸素を透過する酸化物絶縁膜である。なお、絶縁膜312aは、後に形成する絶縁膜312bを形成する際の、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cへのダメージ緩和膜としても機能する。

10

【0095】

絶縁膜312aとしては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

【0096】

また、絶縁膜312aは、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来する $g = 2.001$ に現れる信号のスピン密度が $3 \times 10^{17} \text{ spins/cm}^3$ 以下であることが好ましい。これは、絶縁膜312aに含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜312aにおける酸素の透過量率が減少してしまうためである。

20

【0097】

また、絶縁膜312aと酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cとの界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cの欠陥に由来する $g = 1.93$ に現れる信号のスピン密度が $1 \times 10^{17} \text{ spins/cm}^3$ 以下、さらには検出下限以下であることが好ましい。

【0098】

なお、絶縁膜312aにおいては、外部から絶縁膜312aに入った酸素が全て絶縁膜312aの外部に移動せず、絶縁膜312aにとどまる酸素もある。また、絶縁膜312aに酸素が入ると共に、絶縁膜312aに含まれる酸素が絶縁膜312aの外部へ移動することで絶縁膜312aにおいて酸素の移動が生じる場合もある。

30

【0099】

絶縁膜312aとして酸素を透過する酸化物絶縁膜を形成すると、絶縁膜312a上に設けられる絶縁膜312bから脱離する酸素を、絶縁膜312aを介して酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cに移動させることができる。

【0100】

絶縁膜312aに接するように絶縁膜312bが形成されている。絶縁膜312bは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が $1.0 \times 10^{18} \text{ atoms/cm}^3$ 以上、好ましくは $3.0 \times 10^{20} \text{ atoms/cm}^3$ 以上である酸化物絶縁膜である。

40

【0101】

絶縁膜312bとしては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

50

【0102】

また、絶縁膜312bは、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来する $g = 2.001$ に現れる信号のスピン密度が $1.5 \times 10^{18} \text{ spins/cm}^3$ 未満、更には $1 \times 10^{18} \text{ spins/cm}^3$ 以下であることが好ましい。なお、絶縁膜312bは、絶縁膜312aと比較して酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cから離れているため、絶縁膜312aより、欠陥密度が多くともよい。

【0103】

絶縁膜314として、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜を設けることで、酸化物半導体膜308a、酸化物半導体膜308b、及び透光性を有する導電膜308cからの酸素の外部への拡散を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。

10

【0104】

なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜上に、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。また、容量素子の電荷容量を制御するため、酸素、水素、水、アルカリ金属、アルカリ土類金属等の

20

【0105】

また、絶縁膜314上には透光性を有する導電膜316a、透光性を有する導電膜316bが形成されている。透光性を有する導電膜316aは、開口部364a（図6（C）参照）において導電膜304b及び導電膜310cと電気的に接続される。即ち、導電膜304b及び導電膜310cを接続する接続電極として機能する。透光性を有する導電膜316bは、開口部364b（図6（C）参照）において導電膜310eと電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜316bは、容量素子の一対の電極の一方として機能することができる。

30

【0106】

なお、導電膜304b及び導電膜310cが直接接するような接続構造とするには、導電膜310cを形成する前に、絶縁膜305、絶縁膜306に開口部を形成するためにパターンニングを行い、マスクを形成する必要がある。しかしながら、図3のように、透光性を有する導電膜316aにより、導電膜304b及び導電膜310cを接続することで、導電膜304b及び導電膜310cが直接接する接続部を作製する必要がなくなり、フォトマスクを1枚少なくすることができる。即ち、液晶表示装置の作製工程を削減することが可能である。

【0107】

透光性を有する導電膜316a、透光性を有する導電膜316bとしては、酸化タンゲステンを含むインジウム酸化物、酸化タンゲステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ITO、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

40

【0108】

配向膜318としては、ポリイミド等の有機樹脂を用いることができる。配向膜318の膜厚は、40nm以上100nm以下、さらには50nm以上90nm以下とすることが好ましい。このような膜厚とすることで、液晶材料のプレチルト角を大きくすることが可能である。液晶材料のプレチルト角を大きくすることで、ディスクリネーションを低減することが可能である。

50

【0109】

また、基板342上には、有色性を有する膜（以下、有色膜346という）が形成されている。有色膜346は、カラーフィルタとしての機能を有する。また、有色膜346に隣接する遮光膜344が基板342上に形成される。遮光膜344は、ブラックマトリクスとして機能する。また、有色膜346は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒の場合等によって、有色膜346を設けない構成としてもよい。

【0110】

有色膜346としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（R）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（G）のカラーフィルタ、青色の波長帯域の光を透過する青色（B）のカラーフィルタなどを用いることができる。

10

【0111】

遮光膜344としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

【0112】

また、有色膜346上には、絶縁膜348が形成されている。絶縁膜348は、平坦化層としての機能、または有色膜346が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

【0113】

また、絶縁膜348上には、導電膜350が形成されている。導電膜350は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜316a及び透光性を有する導電膜316b上には、配向膜318が形成され、導電膜350上には、配向膜352が形成されている。

20

【0114】

また、透光性を有する導電膜316a、透光性を有する導電膜316bと導電膜350との間には、液晶層320が形成されている。また、液晶層320は、シール材（図示しない）を用いて、基板302と基板342の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。

【0115】

また、透光性を有する導電膜316a、透光性を有する導電膜316bと導電膜350との間に液晶層320の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。

30

【0116】

図3に示す液晶表示装置に示す基板302上に設けられた素子部の作製方法について、図4乃至図7を用いて説明する。なお、ここでは、基板302上に設けられた素子部としては、基板302と配向膜318に挟まれた領域のことをさす。

【0117】

まず、基板302を準備する。ここでは、基板302としてガラス基板を用いる。

【0118】

次に、基板302上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜304a、導電膜304b、導電膜304cを形成する。なお、導電膜304a、導電膜304b、導電膜304cの形成は、所望の領域に第1のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。（図4（A）参照）。

40

【0119】

また、導電膜304a、導電膜304b、導電膜304cとしては、代表的には、蒸着法、CVD法、スパッタリング法、スピンコート法等を用いて形成することができる。

【0120】

次に、基板302、及び導電膜304a、導電膜304b、導電膜304c上に、絶縁膜305を形成し、絶縁膜305上に絶縁膜306を形成する（図4（A）参照）。

50

【0121】

絶縁膜305及び絶縁膜306は、スパッタリング法、CVD法等により形成することができる。なお、絶縁膜305及び絶縁膜306は、真空中で連続して形成すると不純物の混入が抑制され好ましい。

【0122】

次に、絶縁膜306上に酸化物半導体膜307を形成する(図4(B)参照)。

【0123】

酸化物半導体膜307は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。

【0124】

次に、酸化物半導体膜307を所望の領域に加工することで、島状の、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dを形成する。なお、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dの形成は、所望の領域に第2のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウェットエッチング、または双方を組み合わせたエッチングを用いることができる(図4(C)参照)。

【0125】

なお、この後、加熱処理を行って、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに含まれる水素、水等を脱離させ、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに含まれる水素及び水を低減してもよい。この結果、高純度化された酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dを形成することができる。該加熱処理の温度は、代表的には、250

以上650 以下、好ましくは300 以上500 以下とする。なお、該加熱処理の温度を、代表的には、300 以上400 以下、好ましくは320 以上370 以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。

【0126】

当該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することが可能であり、加熱処理中の基板の反りを低減することが可能であり、大面積基板において特に好ましい。

【0127】

また、加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気下で加熱処理した後、酸素または超乾燥空気雰囲気下で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。

【0128】

次に、絶縁膜306、及び酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308d上に導電膜309を形成する(図5(A)参照)。

【0129】

導電膜309は、例えば、スパッタリング法を用いて形成することができる。

【0130】

次に、導電膜309を所望の領域に加工することで、導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310eを形成する。なお、導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310eは、所望の領域に第3のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチ

10

20

30

40

50

ングすることで形成することができる（図5（B）参照）。

【0131】

なお、導電膜310cを導電膜304bと重畳するように形成することで、短い距離で導電膜304bと導電膜310cを、透光性を有する導電膜316aを介して電氣的に接続できるため、駆動回路部の占有面積を低減することができる。よって、表示装置の狭領域化を図ることができる。また、透光性を有する導電膜316aと導電膜310cの接触面積を広くすることで、接触抵抗を低減することができる。

【0132】

次に、絶縁膜306、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308d、及び導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e上を覆うように、絶縁膜311a、絶縁膜311bが積層された絶縁膜311を形成する（図5（C）参照）。

【0133】

なお、絶縁膜311aを形成した後、大気に曝すことなく、連続的に絶縁膜311bを形成することが好ましい。絶縁膜311aを形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜311bを連続的に形成することで、絶縁膜311a、絶縁膜311bにおける界面の大気成分由来の不純物濃度を低減することができると共に、絶縁膜311bに含まれる酸素を酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに移動させることが可能であり、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dの酸素欠損量を低減することができる。

【0134】

絶縁膜311aとしては、プラズマCVD装置の真空排気された処理室内に載置された基板を180 以上400 以下、好ましくは200 以上370 以下に保持し、処理室内に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

【0135】

絶縁膜311aの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

【0136】

上記条件を用いることで、絶縁膜311aとして酸素を透過する酸化物絶縁膜を形成することができる。また、絶縁膜311aを設けることで、後に形成する絶縁膜311bの形成工程において、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dへのダメージ低減が可能である。

【0137】

なお、絶縁膜311aは、プラズマCVD装置の真空排気された処理室内に載置された基板を280 以上400 以下に保持し、処理室内に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜311aとして、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

【0138】

当該成膜条件において、基板温度を絶縁膜311aの成膜温度とすることで、シリコン及び酸素の結合力が強くなる。この結果、絶縁膜311aとして、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、25 において0.5重量%のフッ酸に対するエッチング速度が10nm/分以下、好ましくは8nm/分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

【0139】

また、当該工程において、加熱をしながら絶縁膜311aを形成するため、当該工程において酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに含まれる水素、水等を脱離させることができる。

【0140】

また、絶縁膜311aを形成する工程において加熱するため、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dが露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。

【0141】

さらには、処理室の圧力を100Pa以上250Pa以下とすることで、絶縁膜311aに含まれる水の含有量が少なくなるため、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

【0142】

また、処理室の圧力を100Pa以上250Pa以下とすることで、絶縁膜311aを成膜する際に、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dへのダメージを低減することが可能であり、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに含まれる酸素欠損量を低減することができる。特に、絶縁膜311aまたは後に形成される絶縁膜311bの成膜温度を高くする、代表的には220より高い温度とすることで、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する絶縁膜311bの欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dの酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を100Pa以上250Pa以下とし、絶縁膜311aの成膜時における酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dへのダメージを低減することで、絶縁膜311bからの少ない酸素脱離量でも酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308d中の酸素欠損を低減することが可能である。

【0143】

なお、シリコンを含む堆積性気体に対する酸化性気体量を100倍以上とすることで、絶縁膜311aに含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308dに混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。

【0144】

絶縁膜311bとしては、プラズマCVD装置の真空排気された処理室内に載置された基板を180以上280以下、さらに好ましくは200以上240以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm²以上0.5W/cm²以下、さらに好ましくは0.25W/cm²以上0.35W/cm²以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

【0145】

絶縁膜311bの原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

【0146】

絶縁膜311bの成膜条件として、上記圧力の処理室において上記パワー密度の高周波

10

20

30

40

50

電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜 3 1 1 b 中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記絶縁膜 3 1 1 b の成膜温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d 上に絶縁膜 3 1 1 a が設けられている。このため、絶縁膜 3 1 1 b の形成工程において、絶縁膜 3 1 1 a が酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d の保護膜となる。この結果、酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d へのダメージを低減しつつ、高い

10

【 0 1 4 7 】

なお、絶縁膜 3 1 1 b の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜 3 1 1 b の欠陥量を低減することが可能である。代表的には、E S R 測定により、シリコンのダングリングボンドに由来する $g = 2.001$ に現れる信号のスピン密度が $6 \times 10^{17} \text{ spins/cm}^3$ 未満、好ましくは $3 \times 10^{17} \text{ spins/cm}^3$ 以下、好ましくは $1.5 \times 10^{17} \text{ spins/cm}^3$ 以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタの信頼性を高めることができる。

【 0 1 4 8 】

20

次に、加熱処理を行う。該加熱処理の温度は、代表的には、150 以上基板歪み点未満、好ましくは200 以上450 以下、更に好ましくは300 以上450 以下とする。なお、該加熱処理の温度を、代表的には、300 以上400 以下、好ましくは320 以上370 以下とすることで、大面積基板においても基板の反りやシュリンクを低減することが可能であり、歩留まりが向上する。

【 0 1 4 9 】

該加熱処理は、電気炉、R T A 装置等を用いることができる。R T A 装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

【 0 1 5 0 】

30

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が20 ppm以下、好ましくは1 ppm以下、好ましくは10 ppb以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

【 0 1 5 1 】

当該加熱処理により、絶縁膜 3 1 1 b に含まれる酸素の一部を酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d に移動させ、酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d に含まれる酸素欠損を低減することが可能である。この結果、酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d に含まれる酸素欠損量をさらに低減することができる。

40

【 0 1 5 2 】

また、絶縁膜 3 1 1 a、絶縁膜 3 1 1 b に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する絶縁膜 3 1 3 を後に形成し、加熱処理を行うと、絶縁膜 3 1 1 a、絶縁膜 3 1 1 b に含まれる水、水素等が、酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d に移動し、酸化物半導体膜 3 0 8 a、酸化物半導体膜 3 0 8 b、酸化物半導体膜 3 0 8 d に欠陥が生じてしまう。しかしながら、当該加熱により、絶縁膜 3 1 1 a、絶縁膜 3 1 1 b に含まれる水、水素等を脱離させることが可能であり、トランジスタの電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

【 0 1 5 3 】

50

なお、加熱しながら絶縁膜 311b を絶縁膜 311a 上に形成することで、酸化物半導体膜 308a、酸化物半導体膜 308b、酸化物半導体膜 308d に酸素を移動させ、酸化物半導体膜 308a、酸化物半導体膜 308b、酸化物半導体膜 308d に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。

【0154】

また、導電膜 310a、導電膜 310b、導電膜 310d、導電膜 310e を形成する際、導電膜のエッチングによって、酸化物半導体膜 308a、酸化物半導体膜 308b、酸化物半導体膜 308d はダメージを受け、酸化物半導体膜 308a、酸化物半導体膜 308b のバックチャネル（酸化物半導体膜 308a、酸化物半導体膜 308b において、ゲート電極として機能する導電膜 304a、導電膜 304c と対向する面と反対側の面）側に酸素欠損が生じる。しかし、絶縁膜 311b に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜 308a、酸化物半導体膜 308b に含まれる欠陥を低減することができるため、トランジスタの信頼性を向上させることができる。

10

【0155】

なお、当該加熱処理は、後に形成される開口部 362 を形成した後に行ってもよい。

【0156】

次に、絶縁膜 311 を所望の領域に加工することで、絶縁膜 312、及び開口部 362 を形成する。なお、絶縁膜 311、及び開口部 362 の形成は、所望の領域に第 4 のパターンニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図 6（A）参照）。なお、導電膜 304b と重畳する領域の絶縁膜 311 の一部においても、エッチングする。

20

【0157】

なお、開口部 362 は、酸化物半導体膜 308d の表面が露出するように形成される。開口部 362 の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部 362 の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

【0158】

次に、絶縁膜 306、絶縁膜 312 及び酸化物半導体膜 308d 上に絶縁膜 313 を形成する（図 6（B）参照）。

30

【0159】

絶縁膜 313 としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜 313 としては、例えば、CVD 法を用いて形成することができる。

【0160】

絶縁膜 313 は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、酸化物半導体膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜 313 の水素が酸化物半導体膜 308d に拡散すると、該酸化物半導体膜 308d において水素は酸素と結合し、キャリアである電子が生成される。この結果、酸化物半導体膜 308d は、導電性が高くなり、透光性を有する導電膜 308c となる。

40

【0161】

また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度 100 以上 400 以下、より好ましくは 300 以上 400 以下の温度で加熱して成膜することが好ましい。また、高温で成膜する場合は、酸化物半導体膜 308a、酸化物半導体膜 308b として用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない

50

温度とする。

【0162】

次に、絶縁膜313、絶縁膜312、絶縁膜306及び絶縁膜305を所望の領域に加工することで、絶縁膜314、及び開口部364a、開口部364bを形成する。なお、絶縁膜314、及び開口部364a、開口部364bは、所望の領域に第5のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図6（C）参照）。

【0163】

また、開口部364aは、導電膜304a及び導電膜310cの表面が露出するように形成する。また、開口部364bは、導電膜310eが露出するように形成する。

10

【0164】

なお、開口部364a、開口部364bの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部364a、開口部364bの形成方法としては、これに限定されず、ウェットエッチング法、またはドライエッチング法とウェットエッチング法を組み合わせた形成方法としてもよい。

【0165】

このように開口部364aを設けることで、後に形成される、開口部364a、絶縁膜305、絶縁膜306、導電膜310c上の膜の被覆性を向上することができる。

【0166】

次に、開口部364a、開口部364bを覆うように絶縁膜314上に透光性を有する導電膜315を形成する（図7（A）参照）。

20

【0167】

透光性を有する導電膜315としては、例えば、スパッタリング法を用いて形成することができる。

【0168】

次に、透光性を有する導電膜315を所望の領域に加工することで、透光性を有する導電膜316a、透光性を有する導電膜316bを形成する。なお、透光性を有する導電膜316a、透光性を有する導電膜316bの形成は、所望の領域に第6のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図7（B）参照）。

30

【0169】

以上の工程で基板302上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第1乃至第6のパターニング、すなわち6枚のマスクで、トランジスタ及び容量素子を同時に形成することができる。

【0170】

なお、本実施の形態では、絶縁膜314に含まれる水素を酸化物半導体膜308dに拡散させて、酸化物半導体膜308dの導電性を高めたが、酸化物半導体膜308a、酸化物半導体膜308bをマスクで覆い、酸化物半導体膜308dに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、酸化物半導体膜308dの導電性を高めてもよい。酸化物半導体膜308dに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、酸化物半導体膜308dにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を酸化物半導体膜308dに曝す方法がある。

40

【0171】

また、本実施の形態では、開口部364aのみ一部が階段状を有しているが、これに限られず、絶縁膜311を加工する際、開口部364bが形成される領域の絶縁膜311もエッチングし、絶縁膜313形成後の開口部の形成において、一部が階段状を有する開口部364bを形成してもよい。

50

【0172】

次に、基板302に対向して設けられる基板342上に設けられた素子部について、以下説明を行う。なお、ここでは、基板342上に設けられた素子部としては、基板342と配向膜352に挟まれた領域のことをさす。

【0173】

まず、基板342を準備する。基板342としては、基板302に示す材料を援用することができる。次に、基板342上に遮光膜344、有色膜346を形成する(図8(A)参照)。

【0174】

遮光膜344及び有色膜346は、様々な材料を用いて、印刷法、インクジェット法、10

【0175】

次に、遮光膜344、及び有色膜346上に絶縁膜348を形成する(図8(B)参照)。

【0176】

絶縁膜348としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜348を形成することによって、例えば、有色膜346中に含まれる不純物等を液晶層320側に拡散することを抑制することができる。ただし、絶縁膜348は、必ずしも設ける必要はなく、絶縁膜348を形成しない構造としてもよい。20

【0177】

次に、絶縁膜348上に導電膜350を形成する(図8(C)参照)。導電膜350としては、透光性を有する導電膜315に示す材料を援用することができる。

【0178】

以上の工程で基板342上に形成される構造を形成することができる。

【0179】

次に、基板302と基板342上、より詳しくは基板302上に形成された絶縁膜314、透光性を有する導電膜316a、透光性を有する導電膜316bと、基板342上に形成された導電膜350上に、それぞれ配向膜318と配向膜352を形成する。配向膜318、配向膜352は、ラビング法、光配向法等を用いて形成することができる。その後、基板302と、基板342との間に液晶層320を形成する。液晶層320の形成方法としては、ディスペンサ法(滴下法)や、基板302と基板342とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。30

【0180】

以上の工程で、図3に示す液晶表示装置を作製することができる。

【0181】

なお、実施の形態内で開示された、金属膜、半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマCVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法を使っても良い。40

【0182】

熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。

【0183】

熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

【0184】

また、A L D法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なF E Tを作製する場合に適している。

10

【0185】

M O C V D法やA L D法などの熱C V D法は、これまでに記載した実施の形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、I n - G a - Z n - O膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、I n (C H ₃) ₃ である。また、トリメチルガリウムの化学式は、G a (C H ₃) ₃ である。また、ジメチル亜鉛の化学式は、Z n (C H ₃) ₂ である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式G a (C ₂ H ₅) ₃ ）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Z n (C ₂ H ₅) ₂ ）を用いることもできる。

20

【0186】

例えば、A L Dを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（T D M A H））を気化させた原料ガスと、酸化剤としてオゾン（O ₃）の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はH f [N (C H ₃) ₂] ₄ である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。

30

【0187】

例えば、A L Dを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（T M A）など）を気化させた原料ガスと、酸化剤としてH ₂ Oの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はA l (C H ₃) ₃ である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（2, 2, 6, 6 - テトラメチル - 3, 5 - ヘプタンジオナート）などがある。

【0188】

例えば、A L Dを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（O ₂、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

40

【0189】

例えば、A L Dを利用する成膜装置によりタングステン膜を成膜する場合には、W F ₆ ガスとB ₂ H ₆ ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、W F ₆ ガスとH ₂ ガスを同時に導入してタングステン膜を形成する。なお、B ₂ H ₆ ガ스에代えてS i H ₄ ガスを用いてもよい。

【0190】

例えば、A L Dを利用する成膜装置により酸化物半導体膜、例えばI n - G a - Z n - O膜を成膜する場合には、I n (C H ₃) ₃ ガスとO ₃ ガスを順次繰り返し導入してI n

50

- O層を形成し、その後、Ga(CH₃)₃ガスとO₃ガスを同時に導入してGaO層を形成し、更にその後Zn(CH₃)₂ガスとO₃ガスを同時に導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn-Ga-O層やIn-Zn-O層、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、O₃ガスに変えてAr等の不活性ガスでバブリングして得られたH₂Oガスを用いても良いが、Hを含まないO₃ガスを用いる方が好ましい。また、In(CH₃)₃ガスにかえて、In(C₂H₅)₃ガスを用いても良い。また、Ga(CH₃)₃ガスにかえて、Ga(C₂H₅)₃ガスを用いても良い。また、In(CH₃)₃ガスにかえて、In(C₂H₅)₃ガスを用いても良い。また、Zn(CH₃)₂ガスを用いても良い。

【0191】

10

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0192】

<変形例1>

実施の形態1において開口部364aの変形例について、図9を用いて説明する。図9は図3と同様に、A-Bは駆動回路部の断面図であり、C-Dは画素部の断面図である。

【0193】

図3では、開口部364aでは、透光性を有する導電膜316aが導電膜304b上のみ設けられていたが、図9では、開口部364cでは、透光性を有する導電膜316aが導電膜304b上だけでなく、基板302上にも接している。このような構成することで、透光性を有する導電膜316aと導電膜304bの接触面積を広くすることで、接触抵抗を低減することができる。

20

【0194】

また、図9中の丸破線で囲った領域370の、導電膜304bの片方の端部を覆う絶縁膜、絶縁膜(ここではゲート絶縁膜)上の導電膜310c、導電膜304b及び導電膜310cを電氣的に接続する導電膜(ここでは透光性を有する導電膜316a)で構成される構造は、半導体装置の端子部にも応用することができ、同様に接触抵抗を低減することができる。

【0195】

<変形例2>

30

実施の形態1において開口部364aの他の変形例について、図10を用いて説明する。図10は図3と同様に、A-Bは駆動回路部の断面図であり、C-Dは画素部の断面図である。

【0196】

図10は、絶縁膜314、絶縁膜312、絶縁膜306及び絶縁膜305を一括でエッチングして開口部を形成している点が図3に示す断面図と異なる。

【0197】

ここで、図10に示す液晶表示装置の作製方法について、図4及び図5、図11及び図12を用いて説明する。

【0198】

40

実施の形態1と同様に、図4乃至図5(C)の工程を経て、図11(A)に示すように、基板302上に、ゲート電極として機能する導電膜304a、導電膜304b、導電膜304c、ゲート絶縁膜として機能する絶縁膜305及び絶縁膜306、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308d、導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310e及び絶縁膜311を形成する。なお、当該工程において、第1のパターニング乃至第3のパターニングを行い、それぞれ導電膜304a、導電膜304b、導電膜304c、酸化物半導体膜308a、酸化物半導体膜308b、酸化物半導体膜308d、導電膜310a、導電膜310b、導電膜310c、導電膜310d、導電膜310eを形成している。

【0199】

50

次に、絶縁膜 3 1 1 を所望の領域に加工することで、絶縁膜 3 1 2、及び開口部 3 6 2 を形成する。なお、絶縁膜 3 1 1、及び開口部 3 6 2 は、所望の領域に第 4 のパターンニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図 1 1 (B) 参照）。

【0200】

次に、絶縁膜 3 1 2 及び酸化物半導体膜 3 0 8 d 上に絶縁膜 3 1 3 を形成する（図 1 1 (C) 参照）。

【0201】

次に、絶縁膜 3 1 3、絶縁膜 3 1 2、絶縁膜 3 0 6 及び絶縁膜 3 0 5 を所望の領域に加工することで、絶縁膜 3 1 4、及び開口部 3 6 4 a、開口部 3 6 4 b を形成する。なお、絶縁膜 3 1 4、及び開口部 3 6 4 a、開口部 3 6 4 b は、所望の領域に第 5 のパターンニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図 1 2 (A) 参照）。

10

【0202】

このように開口部 3 6 4 a を設けることで後に形成される、開口部 3 6 4 a、絶縁膜 3 0 5、絶縁膜 3 0 6、導電膜 3 1 0 c 上の膜の被覆性を向上することができる。

【0203】

次に、開口部 3 6 4 a、開口部 3 6 4 b を覆うように絶縁膜 3 1 4 上に透光性を有する導電膜 3 1 5 を形成する（図 1 2 (B) 参照）。

【0204】

20

次に、透光性を有する導電膜 3 1 5 を所望の領域に加工することで、透光性を有する導電膜 3 1 6 a、透光性を有する導電膜 3 1 6 b を形成する。なお、透光性を有する導電膜 3 1 6 a、透光性を有する導電膜 3 1 6 b の形成は、所望の領域に第 6 のパターンニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図 1 2 (C) 参照）。

【0205】

以上の工程で基板 3 0 2 上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第 1 乃至第 6 のパターンニング、すなわち 6 枚のマスクで、トランジスタ及び容量素子を同時に形成することができる。

30

【0206】

<変形例 3>

ここでは、実施の形態 1 に示す液晶表示装置の変形例について、図 1 3 を用いて説明する。図 1 3 は図 3 と同様に、A - B は駆動回路部の断面図であり、C - D は画素部の断面図である。

【0207】

図 1 3 は、配向膜 3 1 8 の下に平坦化膜 3 1 7 を有する点が図 3 に示す断面図と異なる。

【0208】

平坦化膜 3 1 7 とは、少なくとも画素電極として機能する透光性を有する導電膜 3 1 6 b の凹部に充填される有機樹脂膜のことである。透光性を有する導電膜 3 1 6 b の凹部であって、且つ液晶表示装置のバックライトが透過する領域、即ち透光性を有する導電膜 3 0 8 c の開口部に設けられる凹部を平坦化膜 3 1 7 で充填することで、配向膜の被形成領域の凹凸を低減することができる。即ち、透光性を有する導電膜 3 1 6 b 上に設けられる配向膜 3 1 8 の凹凸を低減することができる。なお、凹部の深さは、絶縁膜 3 1 2 の厚さに相当する。

40

【0209】

平坦化膜 3 1 7 は、透光性を有することが望ましい。ただし、本発明の一態様は、これに限定されない。例えば、平坦化膜 3 1 7 は、カラーフィルタや、ブラックマトリックスの機能を有することも可能である。例えば、平坦化膜 3 1 7 が、カラーフィルタの機能を

50

有する場合には、例えば、赤色の画素、青色の画素、緑色の画素に合わせて、色ごとに、有色性を有する平坦化膜 317 を形成すればよい。

【0210】

平坦化膜 317 としては、アクリル樹脂、ポリイミド、エポキシ樹脂等の有機樹脂を用いることができる。なお、平坦化膜 317 は、厚さを好ましくは絶縁膜 312 の膜厚以上 1500 nm 以下、好ましくは絶縁膜 312 の膜厚以上 1000 nm 以下とする。平坦化膜 317 の厚さを絶縁膜 312 の厚さ以上とすることで、透光性を有する導電膜 316b の凹部に平坦化膜 317 を充填させることが可能であり、配向膜 318 が形成される領域の凹凸を低減することができる。なお、平坦化膜 317 の厚さが厚いと、液晶層 320 の配向を制御する際に、画素電極として機能する透光性を有する導電膜 316b に印加する電圧が大きくなり、消費電力が高くなってしまうため、平坦化膜 317 の厚さは 1500 nm 以下が好ましい。

10

【0211】

有機樹脂を用いて平坦化膜 317 を形成することで、少なくとも画素電極として機能する透光性を有する導電膜 316b の凹部を平坦化膜 317 で充填することが可能であり、液晶層 320 を構成する液晶分子の配向ムラを低減することが可能である。

【0212】

平坦化膜 317 としては、スピンコート法、ディップコート法、スリットコート法、インクジェット法、印刷法等の湿式法を用いて形成することで、平坦化膜 317 が形成される被形成領域の凹凸の影響を受けず、表面が平坦な平坦化膜 317 を形成することができる。なお、平坦化膜 317 として、スピンコート法、ディップコート法、スリットコート法、を用いる場合、組成物を塗布した後、所望の領域に第 7 のパターンニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、平坦化膜 317 を形成することができる。

20

【0213】

本変形例に示す液晶表示装置は、画素電極として機能する透光性を有する導電膜 316b 上に平坦化膜 317 を有するため、透光性を有する導電膜 316b の凹部に平坦化膜 317 が充填され、さらには、平坦化膜 317 の表面の段差が少ない。この結果、平坦化膜 317 上に設けられる配向膜 318 の表面の凹凸が緩和され、液晶の配向ムラを低減することが可能である。この結果、液晶表示装置の表示不良を低減することができる。

30

【0214】

<変形例 4>

ここでは、実施の形態 1 に示す液晶表示装置の変形例について、図 14 を用いて説明する。図 14 は図 3 と同様に、A - B は駆動回路部の断面図であり、C - D は画素部の断面図である。

【0215】

図 14 は、配向膜 318 の膜厚を大きくして画素部の凹凸を緩和している点が図 3 に示す断面図と異なる。

【0216】

なお、本実施例では、画素部の透光性を有する導電膜 316b 上の配向膜 318 は、絶縁膜 312 により生じる、透光性を有する導電膜 316b の凹部 360 を完全に埋めているがこれに限られず、配向膜 318 がなだらかに形成され、凹部 360 の一部が埋められている構成としてもよい。

40

【0217】

<変形例 5>

画素 301 に液晶素子を用いた液晶表示装置の変形例について説明する。図 3、図 9、図 10、図 13 及び図 14 に示す液晶表示装置において、透光性を有する導電膜 308c は、絶縁膜 314 と接しているが、絶縁膜 305 と接する構造とすることができる。この場合、図 6 に示すような開口部 362 を設ける必要が無いため、透光性を有する導電膜 316a、透光性を有する導電膜 316b 表面の段差を低減することが可能である。このた

50

め、液晶層 320 に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い液晶表示装置を作製することができる。

【0218】

このような構造を得るためには、図 4 (B) において、酸化物半導体膜 307 を形成する前に、絶縁膜 306 を選択的にエッチングして、絶縁膜 305 の一部を露出させればよい。

【0219】

<変形例 6>

ここでは、実施の形態 1 に示す液晶表示装置の変形例について、図 15 乃至図 17 を用いて説明する。図 15 において、A - B に駆動回路部の断面図を示し、C - D に画素部の断面図を示す。なお、ここでは、実施の形態 1 を用いるが、適宜各変形例に、本変形例を適用することができる。

10

【0220】

図 15 に示す液晶表示装置は、実施の形態 1 に示す液晶表示装置と比較して、チャネル保護型のトランジスタを用いている点異なる。

【0221】

駆動回路部において、ゲート電極として機能する導電膜 304a、ゲート絶縁膜として機能する絶縁膜 305 及び絶縁膜 306、チャネル領域が形成される酸化物半導体膜 308a、ソース電極及びドレイン電極として機能する導電膜 310a、導電膜 310b によりトランジスタ 102 を構成する。酸化物半導体膜 308a 形成後かつ導電膜 310a、導電膜 310b の形成前に、チャネル保護膜として機能する絶縁膜 312 が設けられる。また、導電膜 310a、導電膜 310b、導電膜 310c 上には、絶縁膜 314 が保護膜として設けられている。

20

【0222】

画素部において、ゲート電極として機能する導電膜 304c、ゲート絶縁膜として機能する絶縁膜 305 及び絶縁膜 306、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜 308b、ソース電極及びドレイン電極として機能する導電膜 310d、導電膜 310e によりトランジスタ 103 を構成する。酸化物半導体膜 308b 形成後かつ導電膜 310d、導電膜 310e の形成前に、チャネル保護膜として機能する絶縁膜 312 が設けられる。また、導電膜 310d、導電膜 310e 上には、絶縁膜 314 が保護膜として設けられている。

30

【0223】

また、画素電極として機能する透光性を有する導電膜 316b が、絶縁膜 314 に設けられた開口部において、導電膜 310e と接続する。

【0224】

また、一方の電極として機能する透光性を有する導電膜 308c、誘電体膜として機能する絶縁膜 314、他方の電極として機能する透光性を有する導電膜 316b により容量素子 105 を構成する。

【0225】

また、駆動回路部において、導電膜 304a、導電膜 304c と同時に形成された導電膜 304b と、導電膜 310a、導電膜 310b、導電膜 310d、導電膜 310e と同時に形成された導電膜 310c とは、透光性を有する導電膜 316b と同時に形成された透光性を有する導電膜 316a で接続される。

40

【0226】

本変形例においては、導電膜 310a、導電膜 310b、導電膜 310d、導電膜 310e をエッチングする際、酸化物半導体膜 308a、酸化物半導体膜 308b が絶縁膜 312 に覆われているため、導電膜 310a、導電膜 310b、導電膜 310d、導電膜 310e を形成するエッチングによって、酸化物半導体膜 308a、酸化物半導体膜 308b はダメージを受けない。さらに、絶縁膜 312 は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、絶縁膜 312 に含まれる酸素の

50

一部を酸化物半導体膜 308 a、酸化物半導体膜 308 b に移動させ、酸化物半導体膜 308 a、酸化物半導体膜 308 b に含まれる酸素欠損量を低減することができる。

【0227】

図 15 に示す液晶表示装置に示す基板 302 上に設けられた素子部の作製方法について、図 4、図 16、及び図 17 を用いて説明する。

【0228】

実施の形態 1 と同様に、図 4 の工程を経て、基板 302 上に、ゲート電極として機能する導電膜 304 a、導電膜 304 b、導電膜 304 c、ゲート絶縁膜として機能する絶縁膜 305 及び絶縁膜 306、酸化物半導体膜 308 a、酸化物半導体膜 308 b、酸化物半導体膜 308 d を形成する。なお、当該工程において、第 1 のパターニング及び第 2 のパターニングを行い、それぞれ導電膜 304 a、導電膜 304 b、導電膜 304 c、酸化物半導体膜 308 a、酸化物半導体膜 308 b、酸化物半導体膜 308 d を形成している。

10

【0229】

次に、実施の形態 1 と同様に絶縁膜 311 a 及び絶縁膜 311 b が積層された絶縁膜 311 を形成する（図 16 (A) 参照）。

【0230】

この後、実施の形態 1 と同様に、加熱処理を行って、絶縁膜 311 に含まれる酸素の一部を酸化物半導体膜 308 a、酸化物半導体膜 308 b に移動させ、酸化物半導体膜 308 a、酸化物半導体膜 308 b に含まれる酸素欠損量を低減することができる。

20

【0231】

次に、絶縁膜 311 を所望の領域に加工することで、酸化物半導体膜 308 a、酸化物半導体膜 308 b 上に絶縁膜 312 を形成する（図 16 (B) 参照）。当該工程において、絶縁膜 312 と同様の材料で絶縁膜 306 が形成される場合、絶縁膜 306 の一部がエッチングされ、酸化物半導体膜 308 a、酸化物半導体膜 308 b に覆われている領域のみ残存する。なお、絶縁膜 306 及び絶縁膜 312 の形成は、所望の領域に第 3 のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。

【0232】

次に、絶縁膜 305、絶縁膜 306、酸化物半導体膜 308 a、酸化物半導体膜 308 b 上に導電膜を形成した後、実施の形態 1 と同様の工程を経て導電膜 310 a、導電膜 310 b、導電膜 310 c、導電膜 310 d、導電膜 310 e を形成する（図 16 (C) 参照）。なお、導電膜 310 a、導電膜 310 b、導電膜 310 c、導電膜 310 d、導電膜 310 e の形成は、所望の領域に第 4 のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる。

30

【0233】

次に、絶縁膜 305、絶縁膜 312、酸化物半導体膜 308 d、導電膜 310 a、導電膜 310 b、導電膜 310 c、導電膜 310 d、導電膜 310 e 上に絶縁膜 313 を形成する（図 17 (A) 参照）。

【0234】

次に、変形例 2 と同様に、絶縁膜 313 を所望の領域に加工することで、絶縁膜 314、及び開口部 384 a、開口部 384 b を形成する。なお、絶縁膜 314、及び開口部 384 a、開口部 384 b は、所望の領域に第 5 のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図 17 (B) 参照）。

40

【0235】

このように開口部 384 a を設けることで、導電膜 304 b、絶縁膜 305、導電膜 310 c 上の膜の被覆性を向上することができる。

【0236】

次に、実施の形態 1 と同様に、開口部 384 a、開口部 384 b を覆うように絶縁膜 3

50

14 上に透光性を有する導電膜を形成する。次に、透光性を有する導電膜を所望の領域に加工することで、透光性を有する導電膜 316a、透光性を有する導電膜 316b を形成する。なお、透光性を有する導電膜 316a、透光性を有する導電膜 316b の形成は、所望の領域に第 6 のパターンニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図 17（C）参照）。

【0237】

以上の工程で基板 302 上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第 1 乃至第 6 のパターンニング、すなわち 6 枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。

10

【0238】

<変形例 7>

本実施の形態及び変形例では、容量素子 105 を構成する一対の電極として、透光性を有する導電膜 308c 及び透光性を有する導電膜 316b を用いているが、この代わりに、図 40 及び図 41 に示すように、絶縁膜 312 及び絶縁膜 314 の間に、透光性を有する導電膜 325 を形成し、絶縁膜 314 上に透光性を有する導電膜 316d を形成し、透光性を有する導電膜 325 及び透光性を有する導電膜 316d を、容量素子 105 を形成する一対の電極として用いることができる。

【0239】

さらには、絶縁膜 312 上に、アクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を設けてもよい。アクリル系樹脂等の有機絶縁膜は平坦性が高いため、透光性を有する導電膜 316a 表面の段差を低減することが可能である。このため、液晶層 320 に含まれる液晶材料の配向乱れを低減することが可能である。また、コントラストの高い半導体装置を作製することができる。

20

【0240】

また、図 42（A）に示すように、導電膜 304b と導電膜 310c が接し、絶縁膜 314 上に平坦化膜 317 を形成し、平坦化膜 317、絶縁膜 314、絶縁膜 312 に開口部を設け、該開口部を介して導電膜 310c と接する透光性を有する導電膜 326 を形成し、平坦化膜 317 及び透光性を有する導電膜 326 上に絶縁膜 324 を形成する構成としてもよい。さらに、図 42（B）に示すように、絶縁膜 314 上に平坦化膜 317 を形成し、平坦化膜 317 上に透光性を有する導電膜 325 を形成し、平坦化膜 317 及び透光性を有する導電膜 325 上に絶縁膜 324 を形成し、絶縁膜 324 上に透光性を有する導電膜 316d を形成し、透光性を有する導電膜 325 及び透光性を有する導電膜 316d を、容量素子 105 を形成する一対の電極として用いてもよい。なお、絶縁膜 324 は、絶縁膜 314 と同様の材料を用いることができる。

30

【0241】

（実施の形態 2）

本実施の形態では、実施の形態 1 に示すトランジスタに適用可能な変形例について、説明する。

【0242】

<変形例 1、下地絶縁膜について>

実施の形態 1 に示すトランジスタ 102、トランジスタ 103 において、必要に応じて、基板 302 及び導電膜 304a、導電膜 304b、導電膜 304c の間に下地絶縁膜を設けることができる。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板 302 から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜 308a、酸化物半導体膜 308b への拡散を抑制することができる。

40

【0243】

50

下地絶縁膜は、スパッタリング法、CVD法等により形成することができる。

【0244】

<変形例2、ゲート絶縁膜について>

実施の形態1に示すトランジスタ102、トランジスタ103において、必要に応じて、ゲート絶縁膜として機能する絶縁膜の積層構造を変形することができる。ここでは、トランジスタ103を用いて説明する。

【0245】

図18(A)に示すように、ゲート絶縁膜は、絶縁膜305及び絶縁膜306がゲート電極として機能する導電膜304c側から順に積層される。

【0246】

導電膜304c側に窒化物絶縁膜で形成される絶縁膜305を設けることで、導電膜304cからの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化半導体膜308bに移動することを防ぐことができる。

【0247】

また、酸化半導体膜308b側に窒化物絶縁膜で形成される絶縁膜306を設けることで、絶縁膜306及び酸化半導体膜308b界面における欠陥準位密度を低減することが可能である。この結果、電気特性の劣化の少ないトランジスタを得ることができる。なお、絶縁膜306として、絶縁膜312bと同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む窒化物絶縁膜を用いて形成すると、絶縁膜306及び酸化半導体膜308b界面における欠陥準位密度をさらに低減することが可能であるため、さらに好ましい。

【0248】

また、図18(A)に示すように、絶縁膜305は、欠陥の少ない窒化物絶縁膜305aと、水素ブロッキング性の高い窒化物絶縁膜305bとが、導電膜304c側から順に積層される積層構造とすることができる。絶縁膜305として、欠陥の少ない窒化物絶縁膜305aを設けることで、ゲート絶縁膜の絶縁耐圧を向上させることができる。また、水素ブロッキング性の高い窒化物絶縁膜305bを設けることで、導電膜304c及び窒化物絶縁膜305aからの水素が酸化半導体膜308bに移動することを防ぐことができる。

【0249】

図18(A)に示す窒化物絶縁膜305a、窒化物絶縁膜305bの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマCVD法により、欠陥の少ない窒化シリコン膜を窒化物絶縁膜305aとして形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜305bとして成膜する。このような形成方法により、欠陥が少なく、且つ水素のブロッキング性を有する窒化物絶縁膜が積層されたゲート絶縁膜を形成することができる。

【0250】

または、図18(B)に示すように、絶縁膜305は、不純物のブロッキング性が高い窒化物絶縁膜305cと、欠陥の少ない窒化物絶縁膜305aと、水素ブロッキング性の高い窒化物絶縁膜305bとが、導電膜304c側から順に積層される積層構造とすることができる。絶縁膜305として、不純物のブロッキング性が高い窒化物絶縁膜305cを設けることで、導電膜304cからの不純物、代表的には、水素、窒素、アルカリ金属、またはアルカリ土類金属等が酸化半導体膜308bに移動することを防ぐことができる。

【0251】

図18(B)に示す窒化物絶縁膜305a、窒化物絶縁膜305b、窒化物絶縁膜305cの作製方法の一例を以下に示す。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマCVD法により、不純物のブロッキング性が高い窒化シリコン膜を窒化物絶縁膜305cとして形成する。次に、アンモニアの流量の増加させ

10

20

30

40

50

ることで、欠陥の少ない窒化シリコン膜を窒化物絶縁膜 305a として形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な窒化シリコン膜を窒化物絶縁膜 305b として成膜する。このような形成方法により、欠陥が少なく、且つ不純物のブロッキング性を有する窒化物絶縁膜が積層された絶縁膜 305 を形成することができる。

【0252】

<変形例 3、一対の電極について>

実施の形態 1 に示す液晶表示装置において、導電膜 310a、導電膜 310b、導電膜 310c、導電膜 310d、導電膜 310e に用いることが可能な材料について、説明する。ここでは、トランジスタ 103 を用いて説明する。

10

【0253】

実施の形態 1 に示すトランジスタ 103 に設けられる導電膜 310d、導電膜 310e として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と反応しやすい導電材料を用いることが好ましい。この結果、酸化物半導体膜 308b に含まれる酸素と導電膜 310d、導電膜 310e に含まれる導電材料とが反応し、酸化物半導体膜 308b において、酸素欠損の多い領域が形成される。また、酸化物半導体膜 308b に導電膜 310d、導電膜 310e を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、図 19 に示すように、酸化物半導体膜 308b において、導電膜 310d、導電膜 310e と接する領域近傍に、低抵抗領域 334a、低抵抗領域 334b が形成される。低抵抗領域 334a、低抵抗領域 334b は、導電膜 310d、導電膜 310e に接し、且つ絶縁膜 306 と、導電膜 310d、導電膜 310e の間に形成される。低抵抗領域 334a、低抵抗領域 334b は、導電性が高いため、酸化物半導体膜 308b と導電膜 310d、導電膜 310e との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。

20

【0254】

また、導電膜 310d、導電膜 310e を、上記酸素と反応しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と反応しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、導電膜 310d、導電膜 310e と酸化物半導体膜 308b との界面において、導電膜 310d、導電膜 310e の酸化を防ぐことが可能であり、導電膜 310d、導電膜 310e の高抵抗化を抑制することが可能である。

30

【0255】

<変形例 4、酸化物半導体膜について>

実施の形態 1 に示すトランジスタ 102、トランジスタ 103 の作製方法において、導電膜 310a、導電膜 310b、導電膜 310d、導電膜 310e を形成した後、酸化物半導体膜 308a、酸化物半導体膜 308b を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜 308a、酸化物半導体膜 308b に酸素を供給することができる。酸化雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板 302 側にバイアスを印加しない状態で発生したプラズマに酸化物半導体膜 308a、酸化物半導体膜 308b を曝すことが好ましい。この結果、酸化物半導体膜 308a、酸化物半導体膜 308b にダメージを与えず、且つ酸素を供給することが可能であり、酸化物半導体膜 308a、酸化物半導体膜 308b に含まれる酸素欠損量を低減することができる。また、エッチング処理により酸化物半導体膜 308a、酸化物半導体膜 308b の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。

40

【0256】

<変形例 5、酸化物半導体膜について>

実施の形態 1 に示すトランジスタ 102、トランジスタ 103 において、必要に応じて、酸化物半導体膜を積層構造とすることができる。ここでは、トランジスタ 103 を用いて説明する。

50

【0257】

図20に示すトランジスタは、絶縁膜306及び導電膜310d、導電膜310eの間に、酸化物半導体膜を含む多層膜336が形成されている。

【0258】

多層膜336は、酸化物半導体膜336a及び酸化物膜336bを有する。即ち、多層膜336は2層構造である。また、酸化物半導体膜336aの一部がチャネル領域として機能する。また、多層膜336に接するように、絶縁膜312aが形成されており、絶縁膜312aに接するように酸化物膜336bが形成されている。即ち、酸化物半導体膜336aと絶縁膜312aとの間に、酸化物膜336bが設けられている。

【0259】

酸化物膜336bは、酸化物半導体膜336aを構成する元素の一種以上から構成される酸化物膜である。酸化物膜336bは、酸化物半導体膜336aを構成する元素の一種以上から構成されるため、酸化物半導体膜336aと酸化物膜336bとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

【0260】

酸化物膜336bは、代表的には、In-Ga酸化物、In-Zn酸化物、In-M-Zn酸化物（MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf）であり、且つ酸化物半導体膜336aよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜336bの伝導帯の下端のエネルギーと、酸化物半導体膜336aの伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。即ち、酸化物膜336bの電子親和力と、酸化物半導体膜336aの電子親和力との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。

【0261】

酸化物膜336bは、Inを含むことで、キャリア移動度（電子移動度）が高くなるため好ましい。

【0262】

酸化物膜336bとして、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有することで、以下の効果を有する場合がある。（1）酸化物膜336bのエネルギーギャップを大きくする。（2）酸化物膜336bの電子親和力を小さくする。（3）外部からの不純物を遮蔽する。（4）酸化物半導体膜336aと比較して、絶縁性が高くなる。（5）Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfは酸素との結合力が強い金属元素であるため、Al、Ti、Ga、Y、Zr、La、Ce、NdまたはHfをInより高い原子数比で有することで、酸素欠損が生じにくくなる。

【0263】

酸化物膜336bがIn-M-Zn酸化物膜であるとき、InおよびMの和を100atomic%としたとき、InおよびMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。

【0264】

また、酸化物半導体膜336a、及び酸化物膜336bがIn-M-Zn酸化物（MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf）の場合、酸化物半導体膜336aと比較して、酸化物膜336bに含まれるM（Al、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf）の原子数比が大きく、代表的には、酸化物半導体膜336aに含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。

10

20

30

40

50

【0265】

また、酸化物半導体膜336a、及び酸化物膜336bがIn-M-Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、NdまたはHf)の場合、酸化物膜336bをIn:M:Zn= $x_1:y_1:z_1$ [原子数比]、酸化物半導体膜336aをIn:M:Zn= $x_2:y_2:z_2$ [原子数比]とすると、 y_1/x_1 が y_2/x_2 よりも大きく、好ましくは、 y_1/x_1 が y_2/x_2 よりも1.5倍以上である。さらに好ましくは、 y_1/x_1 が y_2/x_2 よりも2倍以上大きく、より好ましくは、 y_1/x_1 が y_2/x_2 よりも3倍以上大きい。このとき、酸化物半導体膜において、 y_1 が x_1 以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、 y_1 が x_1 の3倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、 y_1 は x_1 の3倍未満であると好ましい。

10

【0266】

例えば、酸化物半導体膜336aとしてIn:Ga:Zn=1:1:1または3:1:2の原子数比のIn-Ga-Zn酸化物を用いることができる。また、酸化物膜336bとしてIn:Ga:Zn=1:3:n(nは2以上8以下の整数)、1:6:m(mは2以上10以下の整数)、または1:9:6の原子数比のIn-Ga-Zn酸化物を用いることができる。なお、酸化物半導体膜336a、及び酸化物膜336bの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス20%の変動を含む。なお、酸化物半導体膜336aにおいて、Znの割合がGa以上であるとCAAC-OSが形成されやすく好ましい。

20

【0267】

酸化物膜336bは、後に形成される絶縁膜312bを形成する際の、酸化物半導体膜336aへのダメージ緩和膜としても機能する。

【0268】

酸化物膜336bの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。

【0269】

また、酸化物膜336bは、酸化物半導体膜336aと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。

30

【0270】

なお、酸化物半導体膜336a及び酸化物膜336bによって、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の二種以上を有する混合膜を構成してもよい。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

【0271】

ここでは、酸化物半導体膜336a及び絶縁膜312aの間に、酸化物膜336bが設けられている。このため、酸化物膜336bと絶縁膜312aの間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜336aとの間には隔たりがある。この結果、酸化物半導体膜336aを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜336aとトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。

40

【0272】

また、酸化物膜336bは、外部からの不純物を遮蔽することが可能であるため、外部

50

から酸化物半導体膜 336a へ移動する不純物量を低減することが可能である。また、酸化物膜 336b は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜 336a における不純物濃度及び酸素欠損量を低減することが可能である。

【0273】

なお、酸化物半導体膜 336a 及び酸化物膜 336b は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜 336a 及び酸化物膜 336b の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

10

【0274】

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（ 5×10^{-7} Pa 乃至 1×10^{-4} Pa 程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせる排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

20

【0275】

なお、図 20 において、多層膜 336 を酸化物半導体膜 336a 及び酸化物膜 336b の 2 層構造としたが、絶縁膜 306 と酸化物半導体膜 336a の間に、さらに酸化物膜 336b と同様の膜を設ける 3 層構造としてもよい。この場合、絶縁膜 306 及び酸化物半導体膜 336a の間に設ける酸化物膜の膜厚は、酸化物半導体膜 336a より小さいと好ましい。酸化物膜の厚さを 1 nm 以上 5 nm 以下、好ましくは 1 nm 以上 3 nm 以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。

【0276】

<変形例 6、酸化物半導体膜について>

変形例 5 において、酸化物半導体膜を含む多層膜の構造を適宜変形することができる。ここでは、トランジスタ 103 を用いて説明する。

30

【0277】

図 21 に示すように、絶縁膜 306 及び絶縁膜 312a の間に、酸化物半導体膜を含む多層膜 336 が形成されている。

【0278】

多層膜 336 は、絶縁膜 306 及び導電膜 310d、導電膜 310e の間に形成される酸化物半導体膜 336a と、酸化物半導体膜 336a、及び導電膜 310d、導電膜 310e 上に形成される酸化物膜 336b とを有する。また、酸化物半導体膜 336a の一部がチャネル領域として機能する。また、多層膜 336 に接するように、絶縁膜 312a が形成されており、絶縁膜 312a に接するように酸化物膜 336b が形成されている。即ち、酸化物半導体膜 336a と絶縁膜 312a との間に、酸化物膜 336b が設けられている。

40

【0279】

本変形例に示すトランジスタ 103 は、導電膜 310d、導電膜 310e が酸化物半導体膜 336a と接していることから、変形例 5 に示すトランジスタと比較して、酸化物半導体膜 336a と導電膜 310d、導電膜 310e との接触抵抗が低く、オン電流が向上したトランジスタである。

【0280】

また、本変形例に示すトランジスタ 103 は、導電膜 310d、導電膜 310e が酸化物半導体膜 336a と接していることから、酸化物半導体膜 336a と導電膜 310d、

50

導電膜 310e との接触抵抗を増大させずに、酸化物膜 336b を厚くすることができる。このようにすることで、絶縁膜 312b を形成する際のプラズマダメージまたは絶縁膜 312a、絶縁膜 312b の構成元素の混入などで生じるトラップ準位が、酸化物半導体膜 336a と酸化物膜 336b との界面近傍に形成されることを抑制できる。つまり、本変形例に示すトランジスタはオン電流の向上、及びしきい値電圧の変動量の低減を両立することができる。

【0281】

<変形例 7、トランジスタの構造について>

実施の形態 1 に示すトランジスタ 102、トランジスタ 103 において、必要に応じて、酸化物半導体膜を介して対向する複数のゲート電極を設けることができる。ここでは、トランジスタ 103 を用いて説明する。

【0282】

図 22 に示すトランジスタ 103 は、基板 302 上に設けられる導電膜 304c を有する。また、基板 302 及び導電膜 304c 上に形成される絶縁膜 305 及び絶縁膜 306 と、絶縁膜 305 及び絶縁膜 306 を介して、導電膜 304c と重なる酸化物半導体膜 308b と、酸化物半導体膜 308b に接する導電膜 310d、導電膜 310e と、を有する。また、絶縁膜 306、酸化物半導体膜 308b、及び導電膜 310d、導電膜 310e 上には、絶縁膜 312a 及び絶縁膜 312b が積層された絶縁膜 312、及び絶縁膜 314 が形成される。また、絶縁膜 312、及び絶縁膜 314 を介して酸化物半導体膜 308b と重畳する透光性を有する導電膜 316c を有する。

【0283】

導電膜 304c 及び透光性を有する導電膜 316c は、酸化物半導体膜 308b を介して対向する。なお、導電膜 304c 及び透光性を有する導電膜 316c は、ゲート電極として機能する。透光性を有する導電膜 316c は、透光性を有する導電膜 316b と同時に形成することで、工程数を削減することが可能であるため好ましい。

【0284】

本変形例に示すトランジスタ 103 は、酸化物半導体膜 308b を介して対向する導電膜 304c 及び透光性を有する導電膜 316c を有する。導電膜 304c と透光性を有する導電膜 316c に異なる電位を印加することで、トランジスタ 103 のしきい値電圧を制御することができる。

【0285】

また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせる用いることができる。

【0286】

(実施の形態 3)

本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜 308a、酸化物半導体膜 308b、透光性を有する導電膜 308c、及び多層膜 336 に適用可能な一態様について説明する。なお、ここでは、酸化物半導体膜を一例に用いて説明するが、多層膜に含まれる酸化物膜も同様の構造とすることができる。

【0287】

以下では、酸化物半導体膜の構造について説明する。

【0288】

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、CAAC-OS 膜などをいう。

【0289】

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

【0290】

微結晶酸化物半導体膜は、例えば、1 nm以上10 nm未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

【0291】

C A A C - O S 膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100 nm未満の立方体内に収まる大きさである。従って、C A A C - O S 膜に含まれる結晶部は、一辺が10 nm未満、5 nm未満または3 nm未満の立方体内に収まる大きさの場合も含まれる。C A A C - O S 膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、C A A C - O S 膜について詳細な説明を行う。

10

【0292】

C A A C - O S 膜を透過型電子顕微鏡（TEM: Transmission Electron Microscope）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、C A A C - O S 膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

【0293】

C A A C - O S 膜を、試料面と概略平行な方向からTEMによって観察（断面TEM観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、C A A C - O S 膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、C A A C - O S 膜の被形成面または上面と平行に配列する。

20

【0294】

一方、C A A C - O S 膜を、試料面と概略垂直な方向からTEMによって観察（平面TEM観察）すると、結晶部において、金属原子が三角形または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

【0295】

断面TEM観察および平面TEM観察より、C A A C - O S 膜の結晶部は配向性を有していることがわかる。

30

【0296】

C A A C - O S 膜に対し、X線回折（XRD: X-Ray Diffraction）装置を用いて構造解析を行うと、例えばInGaZnO₄の結晶を有するC A A C - O S 膜のout-of-plane法による解析では、回折角（2 θ ）が31°近傍にピークが現れる場合がある。このピークは、InGaZnO₄の結晶の（009）面に帰属されることから、C A A C - O S 膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

【0297】

一方、C A A C - O S 膜に対し、c軸に概略垂直な方向からX線を入射させるin-plane法による解析では、2 θ が56°近傍にピークが現れる場合がある。このピークは、InGaZnO₄の結晶の（110）面に帰属される。InGaZnO₄の単結晶酸化物半導体膜であれば、2 θ を56°近傍に固定し、試料面の法線ベクトルを軸（ ω 軸）として試料を回転させながら分析（ ω スキャン）を行うと、（110）面と等価な結晶面に帰属されるピークが6本観察される。これに対し、C A A C - O S 膜の場合は、2 θ を56°近傍に固定して ω スキャンした場合でも、明瞭なピークが現れない。

40

【0298】

以上のことから、C A A C - O S 膜では、異なる結晶部間ではa軸およびb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のab面に平行な面である。

50

【0299】

なお、結晶部は、CAAC-OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。

【0300】

また、CAAC-OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC-OS膜の結晶部が、CAAC-OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAAC-OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

10

【0301】

なお、 InGaZnO_4 の結晶を有するCAAC-OS膜のout-of-plane法による解析では、 2θ が 31° 近傍のピークの他に、 2θ が 36° 近傍にもピークが現れる場合がある。 2θ が 36° 近傍のピークは、CAAC-OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC-OS膜は、 2θ が 31° 近傍にピークを示し、 2θ が 36° 近傍にピークを示さないことが好ましい。

【0302】

CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

20

【0303】

また、CAAC-OS膜は、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が 10 nm 以下、または 5 nm 以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。

【0304】

図23(A)は、CAAC-OS膜を有する試料の極微電子線回折パターンの一例である。ここでは、試料を、CAAC-OS膜の被形成面に垂直な方向に切断し、厚さが 40 nm 程度となるように薄片化する。また、ここでは、ビーム径が 1 nm の電子線を、試料の切断面に垂直な方向から入射させる。図23(A)より、CAAC-OS膜の極微電子線回折パターンは、スポットが観測されることがわかる。

30

【0305】

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。

【0306】

<CAAC-OSの作製方法>

CAAC-OSに含まれる結晶部のc軸は、CAAC-OSの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC-OSの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のc軸の方向は、CAAC-OSが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

40

【0307】

CAAC-OSの形成方法としては、三つ挙げられる。

【0308】

第1の方法は、成膜温度を 100 以上 450 以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

【0309】

第2の方法は、酸化物半導体膜を薄い厚さで成膜した後、 200 以上 700 以下の

50

加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

【0310】

第3の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、200以上700以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のc軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

【0311】

ここで、第1の方法を用いて、CAAC-OSを形成する方法について説明する。

【0312】

<ターゲット、及びターゲットの作製方法>

また、CAAC-OSは、例えば多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa-b面から劈開し、a-b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、CAAC-OSを成膜することができる。

【0313】

また、CAAC-OSを成膜するために、以下の条件を適用することが好ましい。

【0314】

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が-80以下、好ましくは-100以下、さらに好ましくは-120以下である成膜ガスを用いる。

【0315】

また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を100以上740以下、好ましくは200以上500以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。なお、酸化物の種類によっても異なるが、スパッタリング粒子は、a-b面と平行な面の直径（円相当径）が1nm以上30nm以下、または1nm以上10nm以下程度となる。なお、平板状のスパッタリング粒子は、六角形の面がa-b面と平行な面である六角柱状であってもよい。その場合、六角形の面と垂直な方向がc軸方向である。

【0316】

なお、スパッタリング用ターゲットを酸素の陽イオンを用いてスパッタリングすることで、成膜時のプラズマダメージを軽減することができる。したがって、イオンがスパッタリング用ターゲットの表面に衝突した際に、スパッタリング用ターゲットの結晶性が低下すること、または非晶質化することを抑制できる。

【0317】

また、スパッタリング用ターゲットを酸素またはアルゴンの陽イオンを用いてスパッタリングすることで、平板状のスパッタリング粒子が六角柱状の場合、六角形状の面における角部に正の電荷を帯電させることができる。六角形状の面の角部に正の電荷を有することで、一つのスパッタリング粒子において正の電荷同士が反発し合い、平板状の形状を維持することができる。

【0318】

平板状のスパッタリング粒子の面における角部が、正の電荷を有するためには、直流（

10

20

30

40

50

DC) 電源を用いることが好ましい。なお、高周波 (RF) 電源、交流 (AC) 電源を用いることもできる。ただし、RF 電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以下に示す観点から AC 電源よりも DC 電源が好ましいと考えられる。

【0319】

AC 電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。平板状のスパッタリング粒子が、正に帯電している場合、互いに反発し合うことにより、平板状の形状を維持することができる。ただし、AC 電源を用いた場合、瞬間的に電界がかからない時間が生じるため、平板状のスパッタリング粒子に帯電していた電荷が消失して、スパッタリング粒子の構造が崩れてしまうことがある。したがって、AC 電源を用いるよりも、DC 電源を用いる方が好ましいことがわかる。

10

【0320】

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、30 体積%以上、好ましくは100 体積%とする。

【0321】

スパッタリング用ターゲットの一例として、In - Ga - Zn - O 化合物ターゲットについて以下に示す。

【0322】

InO_x 粉末、GaO_y 粉末、及び ZnO_z 粉末を所定の mol 数で混合し、加圧処理後、1000 以上1500 以下の温度で加熱処理をすることで多結晶である In - Ga - Zn 系化合物ターゲットとする。なお、当該加圧処理は、冷却 (または放冷) しながら行ってもよいし、加熱しながら行ってもよい。なお、X、Y 及び Z は任意の正数である。ここで、所定の mol 数比は、例えば、InO_x 粉末、GaO_y 粉末及び ZnO_z 粉末が、2 : 2 : 1、8 : 4 : 3、3 : 1 : 1、1 : 1 : 1、4 : 2 : 3、3 : 1 : 2、1 : 3 : 2、1 : 6 : 4、または1 : 9 : 6 である。なお、粉末の種類、及びその混合する mol 数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

20

【0323】

以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、結晶の配向の揃った酸化物半導体膜を成膜することができる。

30

【0324】

< 多結晶酸化物半導体 >

多結晶酸化物半導体は複数の結晶粒を含む。多結晶酸化物半導体は、例えば、非晶質部を有している場合がある。

【0325】

多結晶酸化物半導体は、例えば、TEM による観察像で、結晶粒を確認することができる場合がある。多結晶酸化物半導体に含まれる結晶粒は、例えば、TEM による観察像で、2 nm 以上300 nm 以下、3 nm 以上100 nm 以下または5 nm 以上50 nm 以下の粒径であることが多い。また、多結晶酸化物半導体は、例えば、TEM による観察像で、非晶質部と結晶粒との境界、結晶粒と結晶粒との境界を確認できる場合がある。また、多結晶酸化物半導体は、例えば、TEM による観察像で、粒界を確認できる場合がある。

40

【0326】

多結晶酸化物半導体は、例えば、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっている場合がある。また、多結晶酸化物半導体は、例えば、XRD 装置を用い、out - of - plane 法による分析を行うと、単一または複数ピークが現れる場合がある。例えば多結晶の IGZO 膜では、配向を示す 2 θ が 31 ° 近傍のピーク、または複数種の配向を示す複数のピークが現れる場合がある。また、多結晶酸化物半導体は、例えば、電子線回折パターンで、スポットが観測される場合がある。

【0327】

多結晶酸化物半導体は、例えば、高い結晶性を有するため、高い電子移動度を有する場

50

合がある。従って、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、C A A C - O S をチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。

【0328】

多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成することができる。

【0329】

<微結晶酸化物半導体>

微結晶酸化物半導体は、例えば、TEMによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体に含まれる結晶部は、例えば、1 nm以上100 nm以下、または1 nm以上10 nm以下の大きさであることが多い。特に、例えば、1 nm以上10 nm以下の微結晶をナノ結晶(nc: nanocrystal)と呼ぶ。ナノ結晶を有する酸化物半導体を、nc-OS(nanocrystalline Oxide Semiconductor)と呼ぶ。また、nc-OSは、例えば、TEMによる観察像では、結晶部と結晶部との境界を明確に確認できない場合がある。また、nc-OSは、例えば、TEMによる観察像では、明確な粒界を有さないため、不純物が偏析することが少ない。また、nc-OSは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、nc-OSは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。

【0330】

nc-OSは、例えば、微小な領域(例えば、1 nm以上10 nm以下の領域)において原子配列に周期性を有する場合がある。また、nc-OSは、例えば、結晶部と結晶部との間で規則性がないため、巨視的には原子配列に周期性が見られない場合、または長距離秩序が見られない場合がある。従って、nc-OSは、例えば、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。nc-OSは、例えば、XRD装置を用い、結晶部よりも大きいビーム径のX線でout-of-plane法による分析を行うと、配向を示すピークが検出されない場合がある。また、nc-OSは、例えば、結晶部よりも大きいビーム径(例えば、20 nm以上、または50 nm以上)の電子線を用いる電子線回折パターンでは、ハローパターンが観測される場合がある。また、nc-OSは、例えば、結晶部と同じか結晶部より小さいビーム径(例えば、10 nm以下、または5 nm以下)の電子線を用いる極微電子線回折パターンでは、スポットが観測される場合がある。また、nc-OSの極微電子線回折パターンは、例えば、円を描くように輝度の高い領域が観測される場合がある。また、nc-OSの極微電子線回折パターンは、例えば、当該領域内に複数のスポットが観測される場合がある。

【0331】

図23(B)は、nc-OSを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、nc-OSの被形成面に垂直な方向に切断し、厚さが40 nm程度となるように薄片化する。また、ここでは、ビーム径が1 nmの電子線を、試料の切断面に垂直な方向から入射させる。図23(B)より、nc-OSの極微電子線回折パターンは、円を描くように輝度の高い領域が観測され、かつ当該領域内に複数のスポットが観測されることがわかる。

【0332】

nc-OSは、微小な領域において原子配列に周期性を有する場合があるため、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc-OSは、結晶部と結晶部との間で規則性がないため、C A A C - O S と比べて欠陥準位密度が高くなる。nc-OSにおいて、一定光電流測定法(CPM)で導出される吸収係数は、1/cm未満、好ましくは 5×10^{-1} /cm未満、さらに好ましくは 5×10^{-2} /cm未満となる。

【0333】

従って、nc-OSは、CAAC-OSと比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。従って、nc-OSをチャネル領域に用いたトランジスタは、高い電界効果移動度を有する場合がある。また、nc-OSは、CAAC-OSと比べて、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、nc-OSをチャネル領域に用いたトランジスタは、CAAC-OSをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。

【0334】

< 微結晶酸化物半導体膜の作製方法 >

10

次に、微結晶酸化物半導体膜の成膜方法について以下に説明する。微結晶酸化物半導体膜は、室温以上75℃以下、好ましくは室温以上50℃以下であって、酸素を含む雰囲気下にて、スパッタリング法によって成膜される。成膜雰囲気を酸素を含む雰囲気とすることで、微結晶酸化物半導体膜中における酸素欠損を低減し、微結晶領域を含む膜とすることができる。

【0335】

微結晶酸化物半導体膜において、酸素欠損を低減することで、物性の安定した膜とすることができる。特に、微結晶酸化物半導体膜を適用して半導体装置を作製する場合、微結晶酸化物半導体膜における酸素欠損はドナーとなり、微結晶酸化物半導体膜中にキャリアである電子を生成してしまい、半導体装置の電気的特性の変動要因となる。よって、酸素欠損を低減された微結晶酸化物半導体膜を用いて半導体装置を作製することで、信頼性の高い半導体装置とすることができる。

20

【0336】

なお、微結晶酸化物半導体膜において、成膜雰囲気の酸素分圧を高めると、酸素欠損がより低減されうるため好ましい。より具体的には、成膜雰囲気における酸素分圧を33%以上とすることが好ましい。

【0337】

なお、スパッタリング法により微結晶酸化物半導体膜を形成する際に用いるターゲットは、CAAC-OSと同様のターゲット及びその作製方法を用いることができる。

【0338】

30

また、nc-OSは、比較的不純物が多く含まれていても形成することができるため、CAAC-OSよりも形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、AC電源を用いたスパッタリング法などの成膜方法によってnc-OSを形成してもよい。AC電源を用いたスパッタリング法は、大型基板へ均一性高く成膜することが可能であるため、nc-OSをチャネル領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。

【0339】

< 非晶質酸化物半導体 >

非晶質酸化物半導体は、例えば、原子配列が無秩序であり、結晶部を有さない。または、非晶質酸化物半導体は、例えば、石英のような無定形状態を有し、原子配列に規則性が見られない。

40

【0340】

非晶質酸化物半導体は、例えば、TEMによる観察像で、結晶部を確認することができない場合がある。

【0341】

非晶質酸化物半導体は、XRD装置を用い、out-of-plane法による分析を行うと、配向を示すピークが検出されない場合がある。また、非晶質酸化物半導体は、例えば、電子線回折パターンでハローパターンが観測される場合がある。また、非晶質酸化物半導体は、例えば、極微電子線回折パターンでスポットを観測することができず、ハローパターンが観測される場合がある。

50

【0342】

非晶質酸化物半導体は、例えば、水素などの不純物を高い濃度で含ませることにより形成することができる場合がある。従って、非晶質酸化物半導体は、例えば、不純物を高い濃度で含む酸化物半導体である。

【0343】

酸化物半導体に不純物が高い濃度で含まれると、酸化物半導体に酸素欠損などの欠陥準位を形成する場合がある。従って、不純物濃度の高い非晶質酸化物半導体は、欠陥準位密度が高い。また、非晶質酸化物半導体は、結晶性が低いため CAAC-OS や nc-OS と比べて欠陥準位密度が高い。

【0344】

従って、非晶質酸化物半導体は、 nc-OS と比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、ノーマリーオンの電気特性になる場合がある。従って、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥準位密度が高いため、トラップ準位密度も高くなる場合がある。従って、非晶質酸化物半導体をチャネル領域に用いたトランジスタは、 CAAC-OS や nc-OS をチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。ただし、非晶質酸化物半導体は、比較的の不純物が多く含まれる成膜方法によっても形成することができるため、形成が容易となり、用途によっては好適に用いることができる場合がある。例えば、スピコート法、ゾル-ゲル法、浸漬法、スプレー法、スクリーン印刷法、コンタクトプリント法、インクジェット印刷法、ロールコート法、ミストCVD法などの成膜方法によって非晶質酸化物半導体を形成してもよい。従って、非晶質酸化物半導体をチャネル領域に用いたトランジスタを有する半導体装置は生産性高く作製することができる。

【0345】

なお、酸化物半導体は、例えば、欠陥が少ないと密度が高くなる。また、酸化物半導体は、例えば、結晶性が高いと密度が高くなる。また、酸化物半導体は、例えば、水素などの不純物濃度が低いと密度が高くなる。例えば、単結晶酸化物半導体は、 CAAC-OS よりも密度が高い場合がある。また、例えば、 CAAC-OS は、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、多結晶酸化物半導体は、微結晶酸化物半導体よりも密度が高い場合がある。また、例えば、微結晶酸化物半導体は、非晶質酸化物半導体よりも密度が高い場合がある。

【0346】

(実施の形態4)

本実施の形態では、上記実施の形態に示す表示装置の駆動回路部について説明する。

【0347】

本実施の形態の一態様は、シフトレジスタユニットと、シフトレジスタユニットと電気的に接続するデマルチプレクサ回路と、 n 本(n は4以上の自然数)の信号線と、を有し、シフトレジスタユニットは、 n 本の信号線のうち1本以上と電気的に接続し、デマルチプレクサ回路は、 n 本の信号線のうち1本以上($n-3$)本以下と電気的に接続することを特徴とする駆動回路である。

【0348】

また、本実施の形態の他の一態様は、 m 個(m は、3以上の自然数)のシフトレジスタユニットと、 m 個のシフトレジスタユニットのそれぞれと電気的に接続する m 個のデマルチプレクサ回路と、 n 本(n は4以上の自然数)の信号線と、を有し、 m 個のシフトレジスタユニットのそれぞれは、 n 本の信号線のうち1本以上と電気的に接続し、 m 個のデマルチプレクサ回路のそれぞれは、 n 本の信号線のうち1本以上($n-3$)本以下と電気的に接続し、 m 個のシフトレジスタユニットの一に、 m 個のシフトレジスタユニットの一の、前段のシフトレジスタユニットと電気的に接続されるデマルチプレクサ回路の出力のーが入力され、 m 個のシフトレジスタユニットの一に、 m 個のシフトレジスタユニットの一

の、後段のシフトレジスタユニットと電氣的に接続されるデマルチプレクサ回路の出力の
ーが入力されることを特徴とする駆動回路である。

【 0 3 4 9 】

また、本実施の形態の他の一態様は、シフトレジスタユニットと、デマルチプレクサ回
路と、 n 本 (n は4以上の自然数)の信号線と、を有し、シフトレジスタユニットは、セ
ット信号線と、第1のトランジスタ乃至第6のトランジスタと、を有し、第1のトランジ
スタは、ソース及びドレインの一方が高電源電位線と電氣的に接続され、ソース及びドレ
インの他方が、第2のトランジスタのソース及びドレインの一方及びデマルチプレクサ回
路と電氣的に接続され、ゲートがセット信号線と電氣的に接続され、第2のトランジスタ
は、ソース及びドレインの他方が低電源電位線と電氣的に接続され、ゲートがデマルチプ
レクサ回路、第4のトランジスタのソース及びドレインの一方、第5のトランジスタのソ
ース及びドレインの一方及び第6のトランジスタのソース及びドレインの一方と電氣的に
接続され、第3のトランジスタは、ソース及びドレインの一方が高電源電位線と電氣的に
接続され、ソース及びドレインの他方が第4のトランジスタのソース及びドレインの他方
と電氣的に接続され、ゲートが n 本の信号線のーと電氣的に接続され、第4のトランジ
スタは、ゲートが n 本の信号線の他のーと電氣的に接続され、第5のトランジスタは、ソ
ース及びドレインの他方が低電源電位線と電氣的に接続され、ゲートがセット信号線と電
氣的に接続され、第6のトランジスタは、ソース及びドレインの他方が高電源電位線と電
氣的に接続され、ゲートがリセット信号線と電氣的に接続され、デマルチプレクサ回路は、
 a 個 (a は1以上 ($n - 3$) 以下の自然数)のバッファを有し、 a 個のバッファのそれぞ
れは、第1のトランジスタのソース及びドレインの他方及び第2のトランジスタのゲート
と電氣的に接続され、 a 個のバッファのそれぞれは、それぞれ異なる n 本の信号線のーと
電氣的に接続し、 a 個のバッファのそれぞれは、出力端子を有することを特徴とする駆動
回路である。

【 0 3 5 0 】

具体的な構成について図面を用いて説明する。図29に表示装置の駆動回路の一例とし
て、ゲートドライバ回路の全体図を示す。ゲートドライバ回路600は、複数のシフトレ
ジスタユニット(SR)601、ダミー段であるシフトレジスタユニット(SR_D)6
02、各シフトレジスタユニット601と電氣的に接続するデマルチプレクサ回路(DM
P(DEMUXともいう))603、シフトレジスタユニット602と電氣的に接続する
デマルチプレクサ回路(DMP(DEMUXともいう))604、スタートパルスSP、
クロック信号(CLK1乃至CLK8)を伝達する信号線を有する。

【 0 3 5 1 】

シフトレジスタユニット601(ここでは、第1段目のシフトレジスタユニットを用い
て説明する)は、図30(A)に示すようにセット信号LIN(ここでは、スタートパ
ルスSP)、リセット信号RIN、クロック信号(ここでは、CLK6及びCLK7)が入
力される。具体的な回路構成の一例について、図30(B)に示す。シフトレジスタユニ
ット601は、第1のトランジスタ611乃至第6のトランジスタ616を有する。

【 0 3 5 2 】

第1のトランジスタ611のソース及びドレインの一方は、高電源電位線VDDに接続
され、第1のトランジスタ611のソース及びドレインの他方は、第2のトランジスタ6
12のソース及びドレインの一方及びデマルチプレクサ回路603の入力端子FN1に接
続され、第1のトランジスタ611のゲートは、セット信号LINが入力される。第2の
トランジスタ612のソース及びドレインの他方は、低電源電位線VSSに接続され、第
2のトランジスタ612のゲートは、デマルチプレクサ回路603の入力端子FN2、第
4のトランジスタ614のソース及びドレインの一方、第5のトランジスタ615のソ
ース及びドレインの一方及び第6のトランジスタ616のソース及びドレインの一方に接続
される。第3のトランジスタ613のソース及びドレインの一方は、高電源電位線VDD
に接続され、第3のトランジスタ613のソース及びドレインの他方は、第4のトランジ
スタ614のソース及びドレインの他方に接続され、第3のトランジスタ613のゲート

は、クロック信号 CLK_7 が入力される。第4のトランジスタ614のゲートは、クロック信号 CLK_6 が入力される。第5のトランジスタ615のソース及びドレインの他方は、低電源電位線 VSS に接続され、第5のトランジスタ615のゲートは、セット信号 LIN が入力される。第6のトランジスタ616のソース及びドレインの他方は、高電源電位線 VDD に接続され、第6のトランジスタ616のゲートは、リセット信号 RIN が入力される。なお、第1のトランジスタ611のソース及びドレインの他方及び第2のトランジスタ612のソース及びドレインの一方が電氣的に接続される部位をノード FN_1 とよぶ。また、第2のトランジスタ612のゲート、第4のトランジスタ614のソース及びドレインの一方、第5のトランジスタ615のソース及びドレインの一方及び第6のトランジスタ616のソース及びドレインの一方が電氣的に接続される部位をノード FN_2 とよぶ。

10

【0353】

また、 $8a + 1$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_6 及び CLK_7 が入力され、 $8a + 2$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_3 及び CLK_4 が入力され、 $8a + 3$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_1 及び CLK_8 が入力され、 $8a + 4$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_5 及び CLK_6 が入力され、 $8a + 5$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_2 及び CLK_3 が入力され、 $8a + 6$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_7 及び CLK_8 が入力され、 $8a + 7$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_4 及び CLK_5 が入力され、 $8(a + 1)$ 段目 (a は0または自然数) のシフトレジスタユニット601には、クロック信号 CLK_1 及び CLK_2 が入力される。

20

【0354】

ダミー段であるシフトレジスタユニット602は、図31(A)に示すようにセット信号 LIN 、クロック信号(ここでは、 CLK_3 及び CLK_4) が入力される。具体的な回路構成の一例について、図31(B)に示す。シフトレジスタユニット602は、第1のトランジスタ611乃至第5のトランジスタ615を有する。

【0355】

30

第1のトランジスタ611のソース及びドレインの一方は、高電源電位線 VDD に接続され、第1のトランジスタ611のソース及びドレインの他方は、第2のトランジスタ612のソース及びドレインの一方及びデマルチプレクサ回路604の入力端子 FN_1 に接続され、第1のトランジスタ611のゲートは、セット信号 LIN が入力される。第2のトランジスタ612のソース及びドレインの他方は、低電源電位線 VSS に接続され、第2のトランジスタ612のゲートは、デマルチプレクサ回路604の入力端子 FN_2 、第4のトランジスタ614のソース及びドレインの一方、及び第5のトランジスタ615のソース及びドレインの一方に接続される。第3のトランジスタ613のソース及びドレインの一方は、高電源電位線 VDD に接続され、第3のトランジスタ613のソース及びドレインの他方は、第4のトランジスタ614のソース及びドレインの他方に接続され、第3のトランジスタ613のゲートは、クロック信号 CLK_4 が入力される。第4のトランジスタ614のゲートは、クロック信号 CLK_3 が入力される。第5のトランジスタ615のソース及びドレインの他方は、低電源電位線 VSS に接続され、第5のトランジスタ615のゲートは、セット信号 LIN が入力される。なお、第1のトランジスタ611のソース及びドレインの他方及び第2のトランジスタ612のソース及びドレインの一方が電氣的に接続される部位をノード FN_1 とよぶ。また、第2のトランジスタ612のゲート、第4のトランジスタ614のソース及びドレインの一方、及び第5のトランジスタ615のソース及びドレインの一方が電氣的に接続される部位をノード FN_2 とよぶ。

40

【0356】

デマルチプレクサ回路603及びデマルチプレクサ回路604は、図32(A)及び図

50

33(A)に示すようにクロック信号、シフトレジスタユニット601及びシフトレジスタユニット602からの出力信号(入力端子FN1および入力端子FN2に入力される信号)が入力され、出力信号を出力する。具体的な回路構成の一例について、図32(B)及び図33(B)に示す。デマルチプレクサ回路603及びデマルチプレクサ回路604は、バッファ(BUF)605を有する。

【0357】

バッファ605の具体的な回路構成の一例に図34に示す。第7のトランジスタ617のソース及びドレインの一方は、クロック信号CLK(クロック信号CLK1乃至CLK8のいずれか一つ)が入力され、第7のトランジスタ617のソース及びドレインの他方は、第8のトランジスタ618のソース及びドレインの一方及び出力端子に接続され、第7のトランジスタ617のゲートは、ノードFN1に接続される。第8のトランジスタ618のソース及びドレインの他方は、低電源電位線VSSに接続され、第8のトランジスタ618のゲートは、ノードFN2に接続される。

10

【0358】

また、シフトレジスタユニットを、図35(A)及び図35(B)に示すようにシフトレジスタユニット601に加えてトランジスタ621、トランジスタ622、トランジスタ623及び容量素子624を設けるシフトレジスタユニット601aとしてもよい。なお、トランジスタ623のゲートには、リセット信号RESが入力される。

【0359】

同様に、ダミー段であるシフトレジスタユニットを、図36(A)及び図36(B)に示すようにシフトレジスタユニット602に加えてトランジスタ621、トランジスタ622、トランジスタ623及び容量素子624を設けるシフトレジスタユニット602aとしてもよい。なお、トランジスタ623のゲートには、リセット信号RESが入力される。

20

【0360】

シフトレジスタユニットの初期化を行うとき、リセット信号RESのパルスを入力し、トランジスタ623を導通状態にし、ノードFN2の電位が高電位電源線VDDの電位となる。また、ノードFN2の電位により、第2のトランジスタ612及びトランジスタ621を導通状態にすることで、ノードFN1の電位が低電位電源線VSSの電位となり、シフトレジスタユニットを初期化することができる。なお、リセット信号RESは、全シフトレジスタユニットに共通の信号線で入力されている。

30

【0361】

また、バッファ605を、図37(A)及び図37(B)に示すようにさらにトランジスタ625及び容量素子619を設けたバッファ605aと置き換えてもよい。

【0362】

容量素子は、電荷を保持する保持容量としての機能を有する。

【0363】

なお、本実施の形態における各トランジスタは、先の実施の形態で示した酸化物半導体を用いたトランジスタで構成される。特に、トランジスタのゲートと他のトランジスタのソースおよびドレインの一方が電氣的に接続されている箇所では先の実施の形態を参酌することにより、より表示装置の額縁面積を小さくすることができる。

40

【0364】

第1段目のシフトレジスタユニット601では、クロック信号CLK1乃至CLK5がデマルチプレクサ回路603に入力され、デマルチプレクサ回路603は出力信号OUT1乃至OUT5を出力する。

【0365】

また、ゲート選択出力を出していない期間、ノードFN2を高電位に固定することで、第2のトランジスタ612及び第8のトランジスタ618を常に導通させて、出力を低電位に安定させている。しかし、第5のトランジスタ615のカットオフ電流(ゲート電圧が0Vの時に流れるドレイン電流)が大きい場合、ノードFN2の電荷が第5のトランジ

50

スタ615を介してリークしていくため、定期的に電荷を補填する必要がある。そのため、クロック信号CLK6及びCLK7を用いて、第3のトランジスタ613及び第4のトランジスタ614を導通させ、高電源電位線VDDからノードFN2の電荷を供給する。なお、第1段目のシフトレジスタユニット601のゲート選択出力期間(ノードFN1が高電位である期間)は、後で説明するスタートパルスSPの立ち上がり(セット)から、クロック信号CLK7の立ち上がり(リセット)までであり、2つのクロック信号を用いて、ゲート選択出力期間と定期的な電荷の補填とのタイミングが重ならないようにしている。

【0366】

また、第1段目のシフトレジスタユニット601では、クロック信号CLK8はどこにも入力されない。このクロック信号においても、定期的な電荷の補填とのタイミングが重ならないように設けている。

【0367】

同様に、第2段目のシフトレジスタユニット601では、クロック信号CLK1、CLK2、CLK6乃至CLK8がデマルチプレクサ回路603に入力され、デマルチプレクサ回路603は出力信号OUT1乃至OUT5を出力する。クロック信号CLK3及びCLK4は、定期的に電荷を補填するための機能を有する。また、第2段目のシフトレジスタユニット601では、クロック信号CLK5はどこにも入力されない。

【0368】

3段目以降のシフトレジスタユニット601も同様である。つまり、シフトレジスタユニット1段には、5つのクロック信号がデマルチプレクサ回路603に入力され、デマルチプレクサ回路603は5つの出力信号を出力する。また、他の2つのクロック信号は、定期的に電荷を補填するために機能し、シフトレジスタユニット601に入力される。さらに、他の1つのクロック信号は、どこにも入力されない。

【0369】

また、ダミー段であるシフトレジスタユニット602も同様であり、クロック信号CLK1及びCLK2がデマルチプレクサ回路604に入力され、デマルチプレクサ回路604は出力信号DUMOUT1及びDUMOUT2を出力する。クロック信号CLK3及びCLK4は、定期的に電荷を補填する機能を有する。

【0370】

また、本実施の形態では、クロック信号の数を8つとしたがこれに限られず、クロック信号の数は少なくとも4つ以上であればよい。例えば、クロック信号の数をnとした時、出力信号に寄与しないクロック信号は3つなので出力信号の数は $n - 3$ となる。

【0371】

つまり、シフトレジスタユニット1段につき、n本のクロック信号を伝達する信号線を接続することで $n - 3$ つの出力信号を出力することができ、nが大きくなるほど出力に寄与しないクロック信号を伝達する信号線の割合が小さくなるため、シフトレジスタユニット1段につき、1つの出力信号を出力する従来の構成に比べ、シフトレジスタユニット部分の占有面積は小さくなり、ゲートドライバ回路600の幅を狭くすることが可能となる。

【0372】

ここで、ゲートドライバ回路600の狭額縁化について簡単に説明する。図38(A)は、従来のゲートドライバ回路のブロック図、図38(B)は、本実施の形態のゲートドライバ回路のブロック図である。

【0373】

図38(A)に示す従来のゲートドライバ回路は、シフトレジスタユニットSR1段につき4本のクロック信号を伝達する信号線CLK__LINEが接続し、1つのバッファBUFにより1つの信号が出力される。一方、図38(B)に示す本実施の形態のゲートドライバ回路は、シフトレジスタユニットSR1段につき8本のクロック信号を伝達する信号線CLK__LINEが接続し、5つのバッファBUFにより5つの信号が出力される。

10

20

30

40

50

【 0 3 7 4 】

本実施の形態のゲートドライバ回路は、従来のゲートドライバ回路に比べ、シフトレジスタユニット1段当たり横のレイアウト幅を縮小することができる。縦のレイアウト幅は、バッファB U Fが増えた分（ここでは従来の5倍）増大するがゲートドライバ回路の額縁に寄与しない。よって、シフトレジスタユニット1段当たり横のレイアウト幅を縮小することができ、狭額縁化を達成することが可能となる。また、クロック信号を伝達する信号線C L K _ _ L I N Eの本数が従来に比べて増加するが、それに伴って信号線C L K _ _ L I N Eの一本あたりの負荷容量は減少する。そのため、信号線C L K _ _ L I N Eを細くして、負荷抵抗を大きくしても（時定数＝負荷容量×負荷抵抗となるため）遅延時間は変化しない。よって、時定数を同じにするように、信号線の幅を細くすることでレイアウト幅の増加を抑制することができるため、信号線C L K _ _ L I N Eが増加しても、ゲートドライバ回路の幅を狭くすることができる。

10

【 0 3 7 5 】

次に、ゲートドライバ回路600の動作について図39に示すタイミングチャートを参照して説明する。ここでは、セット信号L I N、リセット信号R I N、及びクロック信号C L K 1乃至C L K 8の高電位は、高電源電位線V D Dの電位と同じであり、低電位は、低電源電位線V S Sの電位と同じであるとする。

【 0 3 7 6 】

図39に示すゲートドライバ回路600の駆動方法では、まず、スタートパルスS Pが高電位になり、第1のトランジスタ611及び第5のトランジスタ615が導通状態になる。また、リセット信号R I N（出力信号O U T 7）が低電位であるため、第6のトランジスタ616が非導通状態になる。また、クロック信号C L K 1乃至C L K 6が低電位、クロック信号C L K 7及びC L K 8が高電位であるため、第4のトランジスタ614及び第7のトランジスタ617が非導通状態、第3のトランジスタ613が導通状態になる。

20

【 0 3 7 7 】

このとき、ノードF N 1の電位が高電位電源線V D Dの電位から第1のトランジスタ611のしきい値電圧分を引いた値（ $V D D - V_{th}(611)$ ）、ノードF N 2の電位が低電位電源線V S Sの電位になり、第7のトランジスタ617が導通状態、第8のトランジスタ618が非導通状態になるため、出力信号O U T 1乃至O U T 5は、クロック信号C L K 1乃至C L K 5と同じ低電位になる。

30

【 0 3 7 8 】

次に、クロック信号C L K 7が低電位になり、第3のトランジスタ613は非導通状態になる。なお、第3のトランジスタ613のソース及びドレインの他方と第4のトランジスタ614のソース及びドレインの一方が電氣的に接続されるノードに高電位が保持される。

【 0 3 7 9 】

次に、クロック信号C L K 1が低電位から高電位になり、ブートストラップにより、ノードF N 1の電位は、クロック信号C L K 1の振幅に相当する電圧分、上昇する。その結果、第7のトランジスタ617は導通状態となり、出力信号O U T 1は、高電位（クロック信号C L K 1の電位）が出力される。なお、このブートストラップは、クロック信号C L K 2以降のクロック信号が低電位から高電位になる時も同様に起こる。次に、クロック信号C L K 8が低電位になるが、1段目のシフトレジスタユニット601にはクロック信号C L K 8の信号は使用しないため、変化はない。次に、クロック信号C L K 2が高電位になり、出力信号O U T 2は、高電位が出力される。その後、クロック信号C L K 1が低電位になり、出力信号O U T 1は、低電位が出力される。以後、出力信号O U T 3及びO U T 4も同様である。また、クロック信号C L K 5が高電位になり、出力信号O U T 5が高電位になった時、2段目のシフトレジスタユニット601のセット信号L I Nは高電位になる。

40

【 0 3 8 0 】

1段目のシフトレジスタユニット601では、クロック信号C L K 6が高電位になると

50

、第4のトランジスタ614が導通する。次に、クロック信号CLK5が低電位になり、出力信号OUT5は、低電位が出力される。

【0381】

また、2段目のシフトレジスタユニット601では、セット信号LIN（出力信号OUT5）が高電位になり、第1のトランジスタ611及び第5のトランジスタ615が導通状態になる。また、リセット信号RIN（出力信号OUT12）が低電位であるため、第6のトランジスタ616が非導通状態になる。また、クロック信号CLK1、CLK2、CLK6乃至CLK8が低電位、クロック信号CLK4及びCLK5が高電位であるため、第4のトランジスタ614及び第7のトランジスタ617が非導通状態、第3のトランジスタ613が導通状態になる。

10

【0382】

このとき、ノードFN1の電位が高電位電源線VDDの電位から第1のトランジスタ611のしきい値電圧分を引いた値（ $VDD - V_{th}(611)$ ）、ノードFN2の電位が低電位電源線VSSの電位になり、第7のトランジスタ617が導通状態、第8のトランジスタ618が非導通状態になるため、出力信号OUT6乃至OUT10は、クロック信号CLK1、CLK2、CLK6乃至CLK8と同じ低電位になる。

【0383】

次に、クロック信号CLK4が低電位になり、第3のトランジスタ613は非導通状態になる。なお、第3のトランジスタ613のソース及びドレインの他方及び第4のトランジスタ614のソース及びドレインの一方が電氣的に接続されるノードに高電位が保持される。

20

【0384】

次に、クロック信号CLK6が低電位から高電位になり、ブートストラップにより、ノードFN1の電位は、クロック信号CLK6の振幅に相当する電圧分、上昇する。その結果、第7のトランジスタ617は導通状態となり、出力信号OUT6は、高電位（クロック信号CLK6の電位）が出力される。次に、クロック信号CLK5が低電位になるが、2段目のシフトレジスタユニット601にはクロック信号CLK5の信号は使用しないため、変化はない。次に、クロック信号CLK7が高電位になり、出力信号OUT7は、高電位が出力される。

【0385】

30

このとき、1段目のシフトレジスタユニット601では、リセット信号RIN（出力信号OUT7）が高電位になり、第6のトランジスタ616を導通状態にし、ノードFN2の電位が高電位電源線VDDの電位となる。また、ノードFN2の電位により、第2のトランジスタ612を導通状態にすることで、ノードFN1の電位が低電位電源線VSSの電位となり、リセットされる。

【0386】

また、2段目のシフトレジスタユニット601においても、1段目のシフトレジスタユニット601と同様に駆動する。

【0387】

つまり、m段目（mは自然数）のシフトレジスタユニット601のセット信号LINは、m-1段目のシフトレジスタユニット601の出力信号OUT5（m-1）が入力され、m段目のシフトレジスタユニット601のリセット信号RINは、m+1段目のシフトレジスタユニット601の出力信号OUT5（m+2）が入力される。なお、mが1のときのセット信号LINは、スタートパルスSPとなる。

40

【0388】

また、ダミー段であるシフトレジスタユニット602もシフトレジスタユニット601と同様であり、このシフトレジスタユニット602があることにより、シフトレジスタユニット601の最終段にリセット信号RINを入力することができる。

【0389】

なお、本実施の形態では、クロック信号と次のクロック信号をパルスの重なりをパルス

50

幅の 1 / 3 としているがこれに限られず、パルス幅の 1 / 2 以下ならどのように重なっていてもよい。また、クロック信号のパルスの立ち下がりと次のクロック信号のパルスの立ち上がりが同時でもよい。また、クロック信号のパルスの立ち下がりと次のクロック信号のパルスの立ち上がりが同時である場合において、第 1 段目のシフトレジスタユニット 601 のゲート選択出力期間は、スタートパルス S P の立ち上がり（セット）から、クロック信号 C L K 6 の立ち上がり（リセット）までであるため、定期的な電荷の補填に用いるクロック信号は、1 つのみでよい。

【0390】

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

【0391】

（実施の形態 5）

本発明の一態様である半導体装置は、被検知体の近接または接触を検知可能なセンサ（たとえば、静電容量方式、抵抗膜方式、表面弾性方式、赤外線方式、光学方式などのタッチセンサ）や医療用の放射線画像を取得することが可能な放射線画像検出装置に適用することができる。また、本発明の一態様である半導体装置はさまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図 24 に示す。

【0392】

図 24（A）は、表示部を有するテーブル 9000 を示している。テーブル 9000 は、筐体 9001 に表示部 9003 が組み込まれており、表示部 9003 により映像を表示することが可能である。なお、4 本の脚部 9002 により筐体 9001 を支持した構成を示している。また、電力供給のための電源コード 9005 を筐体 9001 に有している。

【0393】

上記実施の形態のいずれかに示す半導体装置は、表示部 9003 に用いることが可能である。それゆえ、表示部 9003 の表示品位を高くすることができる。

【0394】

表示部 9003 は、タッチ入力機能を有しており、テーブル 9000 の表示部 9003 に表示された表示ボタン 9004 を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、または制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部 9003 にタッチ入力機能を持たせることができる。

【0395】

また、筐体 9001 に設けられたヒンジによって、表示部 9003 の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。

【0396】

図 24（B）は、テレビジョン装置 9100 を示している。テレビジョン装置 9100 は、筐体 9101 に表示部 9103 が組み込まれており、表示部 9103 により映像を表示することが可能である。なお、ここではスタンド 9105 により筐体 9101 を支持した構成を示している。

【0397】

テレビジョン装置 9100 の操作は、筐体 9101 が備える操作スイッチや、別体のリモコン操作機 9110 により行うことができる。リモコン操作機 9110 が備える操作キー 9109 により、チャンネルや音量の操作を行うことができ、表示部 9103 に表示さ

10

20

30

40

50

れる映像を操作することができる。また、リモコン操作機 9 1 1 0 に、当該リモコン操作機 9 1 1 0 から出力する情報を表示する表示部 9 1 0 7 を設ける構成としてもよい。

【0398】

図 2 4 (B) に示すテレビジョン装置 9 1 0 0 は、受信機やモデムなどを備えている。テレビジョン装置 9 1 0 0 は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

【0399】

上記実施の形態のいずれかに示す半導体装置は、表示部 9 1 0 3、表示部 9 1 0 7 に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。

10

【0400】

図 2 4 (C) はコンピュータ 9 2 0 0 であり、本体 9 2 0 1、筐体 9 2 0 2、表示部 9 2 0 3、キーボード 9 2 0 4、外部接続ポート 9 2 0 5、ポインティングデバイス 9 2 0 6 などを含む。

【0401】

上記実施の形態のいずれかに示す半導体装置は、表示部 9 2 0 3 に用いることが可能である。それゆえ、コンピュータ 9 2 0 0 の表示品位を向上させることができる。

【0402】

20

図 2 5 (A) 及び図 2 5 (B) は 2 つ折り可能なタブレット型端末である。図 2 5 (A) は、開いた状態であり、タブレット型端末は、筐体 9 6 3 0、表示部 9 6 3 1 a、表示部 9 6 3 1 b、表示モード切り替えスイッチ 9 0 3 4、電源スイッチ 9 0 3 5、省電力モード切り替えスイッチ 9 0 3 6、留め具 9 0 3 3、操作スイッチ 9 0 3 8、を有する。

【0403】

上記実施の形態のいずれかに示す半導体装置は、表示部 9 6 3 1 a、表示部 9 6 3 1 b に用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。

【0404】

表示部 9 6 3 1 a は、一部をタッチパネルの領域 9 6 3 2 a とすることができ、表示された操作キー 9 6 3 8 にふれることでデータ入力を行うことができる。なお、表示部 9 6 3 1 a においては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部 9 6 3 1 a の全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部 9 6 3 1 a の全面をキーボードボタン表示させてタッチパネルとし、表示部 9 6 3 1 b を表示画面として用いることができる。

30

【0405】

また、表示部 9 6 3 1 b においても表示部 9 6 3 1 a と同様に、表示部 9 6 3 1 b の一部をタッチパネルの領域 9 6 3 2 b とすることができる。また、タッチパネルのキーボード表示切り替えボタン 9 6 3 9 が表示されている位置に指やスタイラスなどでふれることで表示部 9 6 3 1 b にキーボードボタン表示することができる。

40

【0406】

また、タッチパネルの領域 9 6 3 2 a とタッチパネルの領域 9 6 3 2 b に対して同時にタッチ入力することもできる。

【0407】

また、表示モード切り替えスイッチ 9 0 3 4 は、縦表示または横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ 9 0 3 6 は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置

50

を内蔵させてもよい。

【0408】

また、図25(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なってもよく、表示の品質も異なってもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。

【0409】

図25(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634を有する。なお、図25(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。

10

【0410】

なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

【0411】

また、この他にも図25(A)及び図25(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付または時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作または編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。

20

【0412】

タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、または映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の片面又は両面に設けることができ、バッテリー9635の充電を効率的に行う構成とすることができる。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

【0413】

また、図25(B)に示す充放電制御回路9634の構成、及び動作について図25(C)にブロック図を示し説明する。図25(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図25(B)に示す充放電制御回路9634に対応する箇所となる。

30

【0414】

まず、外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧または降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧または降圧をすることとなる。また、表示部9631での表示を行わない際には、スイッチSW1をオフにし、スイッチSW2をオンにしてバッテリー9635の充電を行う構成とすればよい。

40

【0415】

なお、太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせる構成としてもよい。

【0416】

なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせ

50

用いることができる。

【実施例 1】

【0417】

本実施例では、実施の形態 1 の半導体装置を用いて、液晶表示装置を作製した。作製した液晶表示装置の額縁面積について評価する。

【0418】

比較例として、駆動回路部の導電膜 310c が導電膜 304b と重畳していない液晶表示装置を図 26 に示す。図 26 に示す液晶表示装置の駆動回路部は、導電膜 304b と導電膜 310c とを透光性を有する導電膜 316a で接続している。なお、透光性を有する導電膜 316a は、絶縁膜 305、絶縁膜 306 及び絶縁膜 312 に設けられた開口部 367a、開口部 367b において接続する。

10

【0419】

図 27 に開口部周辺のレイアウト図を示す。図 27 (A) は、比較例の液晶表示装置の開口部周辺のレイアウト図であり、図 27 (B) は、実施の形態 1 の半導体装置を用いた液晶表示装置の開口部周辺のレイアウト図である。

【0420】

比較例の液晶表示装置の開口部周辺のレイアウト幅は、 $21\mu\text{m}$ であった。また、実施の形態 1 の半導体装置を用いた液晶表示装置の開口部周辺のレイアウト幅は $15\mu\text{m}$ であった。この結果により、導電膜 304b と導電膜 310c とを透光性を有する導電膜 316a で接続する際に、実施の形態 1 のように 1 つの開口部（ここでは、開口部 364a）のみで導電膜 304b と導電膜 310c と透光性を有する導電膜 316a を接続することでレイアウト幅を開口部 1 つに付き、 $6\mu\text{m}$ 縮めることができ、液晶表示装置の狭額縁化を図ることができる。

20

【0421】

次に、比較例のような 2 つの開口部を実施の形態 1 のように開口部を 1 つに変更することによる額縁面積の縮小率を求めた。

【0422】

図 28 は、比較例の液晶表示装置のレイアウト図である。駆動回路部のレイアウト幅は、 $1850\mu\text{m}$ であった。また、保護回路、信号線、封止領域を含めると $2646\mu\text{m}$ であった。

30

【0423】

さらに、駆動回路部において、比較例のような 2 つの開口部を実施の形態 1 のように開口部を 1 つに変更することができる箇所は、図中の破線で囲っている。

【0424】

本実施例では、合計 9 箇所を 1 つの開口部に変更することができ、駆動回路部全体では $54\mu\text{m}$ ($6\mu\text{m} \times 9$ 箇所) 縮小することができる。したがって、上記のようにすることで、額縁を 2.04% ($54\mu\text{m} \div 2646\mu\text{m} \times 100\%$) 縮小することができ、液晶表示装置の狭額縁化を図ることができた。

【実施例 2】

【0425】

実施の形態 1 の半導体装置を用いて、液晶表示装置を作製した。実施例 1 の比較例の液晶表示装置の開口部周辺の断面 TEM 像を図 45 (A)、実施の形態 1 の半導体装置を用いた液晶表示装置の開口部周辺の断面 TEM 像を図 45 (B) に示す。

40

【0426】

図 45 (A) より、比較例の液晶表示装置は、絶縁膜中に空隙部が生じていたが、図 45 (B) は、実施の形態 1 のようにゲート電極をソース電極またはドレイン電極と重畳するように形成することで、絶縁膜上に透光性を有する導電膜を形成することがないため、空隙部が発生することがない。よって、膜の被覆性を向上させることができることが確認できた。

【実施例 3】

50

【 0 4 2 7 】

本実施例では、実施の形態 4 の駆動回路を用いて、液晶表示装置を作製した。作製した液晶表示装置の額縁面積について評価する。

【 0 4 2 8 】

まず、実施の形態 4 の駆動回路に図 2 6 の構成を用いて、液晶表示装置を作製した。比較例として、図 3 8 (A) に示すようなシフトレジスタユニット 1 段につき、1 つの出力信号を出力する従来の構成の駆動回路に図 2 6 の構成を用いて、液晶表示装置を作製した。

【 0 4 2 9 】

図 4 3 に駆動回路部のレイアウト図を示す。図 4 3 (A) は、比較例の駆動回路部のレイアウト図であり、レイアウト幅は、 $1700\text{ }\mu\text{m}$ であった。図 4 3 (B) は、本実施例の駆動回路部のレイアウト図であり、レイアウト幅は、 $1150\text{ }\mu\text{m}$ であった。実施の形態 4 の駆動回路を採用することにより、従来に比べ、額縁を 32.24% ($(1700\text{ }\mu\text{m} - 1150\text{ }\mu\text{m}) \div 1700\text{ }\mu\text{m} \times 100\%$) 縮小することができ、液晶表示装置の狭額縁化を図ることができた。

10

【 0 4 3 0 】

同様に、実施の形態 4 の駆動回路に実施の形態 1 の変形例 6 に示すチャネル保護型のトランジスタを用いて液晶表示装置を作製した。比較例として、図 3 8 (A) に示すようなシフトレジスタユニット 1 段につき、1 つの出力信号を出力する従来の構成の駆動回路にチャネル保護型のトランジスタを用いて、液晶表示装置を作製した。

20

【 0 4 3 1 】

また、図 4 4 に先とは異なる駆動回路部のレイアウト図を示す。図 4 4 (A) は、比較例の駆動回路部のレイアウト図であり、レイアウト幅は、 $1700\text{ }\mu\text{m}$ であった。図 4 4 (B) は、本実施例の駆動回路部のレイアウト図であり、レイアウト幅は、 $1250\text{ }\mu\text{m}$ であった。実施の形態 4 の駆動回路を採用することにより、従来に比べ、額縁を 26.47% ($(1700\text{ }\mu\text{m} - 1250\text{ }\mu\text{m}) \div 1700\text{ }\mu\text{m} \times 100\%$) 縮小することができ、液晶表示装置の狭額縁化を図ることができた。

【 実施例 4 】

【 0 4 3 2 】

本実施例では、液晶表示装置に用いることができる $\text{In} - \text{Ga} - \text{Zn}$ 酸化物である $\text{CAAC} - \text{OS}$ 膜を含むトランジスタの特性について評価する。

30

【 0 4 3 3 】

測定には、ゲートドライバのバッファに用いられ、チャネル長が $50\text{ }\mu\text{m}$ 、チャネル幅が $4\text{ }\mu\text{m}$ のチャネルエッチ構造のトランジスタを用いた。

【 0 4 3 4 】

次に、トランジスタの構成について説明する。

【 0 4 3 5 】

トランジスタは、ガラス基板上のゲート電極と、ガラス基板及びゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の酸化物半導体膜と、酸化物半導体膜と接するソース電極及びドレイン電極と、酸化物半導体膜、ソース電極及びドレイン電極上の第 1 の絶縁膜、第 2 の絶縁膜と、第 1 の絶縁膜、第 2 の絶縁膜に設けられた開口部を介してソース電極又はドレイン電極と電気的に接続する画素電極と、を有する。

40

【 0 4 3 6 】

ゲート電極は、膜厚 35 nm のチタン膜上に膜厚 200 nm の銅膜が積層されている。ゲート絶縁膜は、膜厚 400 nm の窒化シリコン膜上に膜厚 50 nm の酸化窒化シリコン膜が積層されている。酸化物半導体膜は、膜厚 35 nm の $\text{In} : \text{Ga} : \text{Zn} = 1 : 1 : 1$ の原子数比の $\text{In} - \text{Ga} - \text{Zn}$ 酸化物膜である。ソース電極及びドレイン電極は、膜厚 50 nm のタングステン膜上の膜厚 400 nm のアルミニウム膜、アルミニウム膜上に膜厚 200 nm のチタン膜が積層されている。第 1 の絶縁膜は、膜厚 50 nm の酸化窒化シリコン膜上に膜厚 400 nm の酸化窒化シリコン膜が積層されている。第 2 の絶縁膜は、膜

50

厚 100 nm の窒化シリコン膜である。画素電極は、膜厚 110 nm の酸化シリコンを添加したインジウム錫酸化物膜である。

【0437】

図 46 に作製したトランジスタの特性を示す。図中の縦軸はドレイン電流 I_D [A] を表し、横軸はゲート電圧 V_G [V] を表す。図 46 より、作製したトランジスタは、良好な特性を得たことが分かった。

【0438】

また、チャネル長が 50 μm 、チャネル幅が 6 μm のチャネルエッチ構造のトランジスタを作製し、暗状態 (dark) にてゲート電位を 30 V の状態で 60、1 時間保持する試験 (+BT 試験) を行った。図 47 (A) に +BT 試験を施した後のトランジスタの特性を示す。図中の縦軸はしきい値電圧の変動量 V_{th} [V] を表し、横軸は試験時間 [hr] を表す。図 47 (A) より、しきい値電圧の変動量が小さいことが分かった。

【0439】

また、上記トランジスタにおいて、暗状態 (dark) にてゲート電位を 30 V の状態で 60、1 時間保持する試験 (+BT 試験) と暗状態 (dark) にてゲート電位を -30 V の状態で 60、1 時間保持する試験 (-BT 試験) を交互に繰り返した。測定結果を図 47 (B) に示す。図中の縦軸はしきい値電圧 V_{th} [V] を表し、横軸は試験の条件を表す。図 47 (B) より、特性の変動がほとんどないことが分かった。

【符号の説明】

【0440】

- 101 画素部
- 102 トランジスタ
- 103 トランジスタ
- 104 走査線駆動回路
- 105 容量素子
- 106 信号線駆動回路
- 107 走査線
- 109 信号線
- 115 容量線
- 131__1 トランジスタ
- 132 液晶素子
- 133__1 容量素子
- 301 画素
- 302 基板
- 304a 導電膜
- 304b 導電膜
- 304c 導電膜
- 305 絶縁膜
- 305a 窒化物絶縁膜
- 305b 窒化物絶縁膜
- 305c 窒化物絶縁膜
- 306 絶縁膜
- 307 酸化物半導体膜
- 308a 酸化物半導体膜
- 308b 酸化物半導体膜
- 308c 導電膜
- 308d 酸化物半導体膜
- 309 導電膜
- 310a 導電膜
- 310b 導電膜

10

20

30

40

50


3 1 0 c	導電膜	
3 1 0 d	導電膜	
3 1 0 e	導電膜	
3 1 0 f	導電膜	
3 1 1	絶縁膜	
3 1 1 a	絶縁膜	
3 1 1 b	絶縁膜	
3 1 2	絶縁膜	
3 1 2 a	絶縁膜	
3 1 2 b	絶縁膜	10
3 1 3	絶縁膜	
3 1 4	絶縁膜	
3 1 5	導電膜	
3 1 6 a	導電膜	
3 1 6 b	導電膜	
3 1 6 c	導電膜	
3 1 6 d	導電膜	
3 1 7	平坦化膜	
3 1 8	配向膜	
3 2 0	液晶層	20
3 2 2	液晶素子	
3 2 4	絶縁膜	
3 2 5	導電膜	
3 2 6	導電膜	
3 3 4 a	低抵抗領域	
3 3 4 b	低抵抗領域	
3 3 6	多層膜	
3 3 6 a	酸化物半導体膜	
3 3 6 b	酸化物膜	
3 4 2	基板	30
3 4 4	遮光膜	
3 4 6	有色膜	
3 4 8	絶縁膜	
3 5 0	導電膜	
3 5 2	配向膜	
3 6 0	凹部	
3 6 2	開口部	
3 6 2 c	開口部	
3 6 4 a	開口部	
3 6 4 b	開口部	40
3 6 4 c	開口部	
3 6 7 a	開口部	
3 6 7 b	開口部	
3 7 0	領域	
3 8 4 a	開口部	
3 8 4 b	開口部	
6 0 0	ゲートドライバ回路	
6 0 1	シフトレジスタユニット	
6 0 1 a	シフトレジスタユニット	
6 0 2	シフトレジスタユニット	50

6 0 2 a	シフトレジスタユニット	
6 0 3	デマルチプレクサ回路	
6 0 4	デマルチプレクサ回路	
6 0 5	バッファ	
6 0 5 a	バッファ	
6 1 1	トランジスタ	
6 1 2	トランジスタ	
6 1 3	トランジスタ	
6 1 4	トランジスタ	
6 1 5	トランジスタ	10
6 1 6	トランジスタ	
6 1 7	トランジスタ	
6 1 8	トランジスタ	
6 1 9	容量素子	
6 2 1	トランジスタ	
6 2 2	トランジスタ	
6 2 3	トランジスタ	
6 2 4	容量素子	
6 2 5	トランジスタ	
9 0 0 0	テーブル	20
9 0 0 1	筐体	
9 0 0 2	脚部	
9 0 0 3	表示部	
9 0 0 4	表示ボタン	
9 0 0 5	電源コード	
9 0 3 3	留め具	
9 0 3 4	スイッチ	
9 0 3 5	電源スイッチ	
9 0 3 6	スイッチ	
9 0 3 8	操作スイッチ	30
9 1 0 0	テレビジョン装置	
9 1 0 1	筐体	
9 1 0 3	表示部	
9 1 0 5	スタンド	
9 1 0 7	表示部	
9 1 0 9	操作キー	
9 1 1 0	リモコン操作機	
9 2 0 0	コンピュータ	
9 2 0 1	本体	
9 2 0 2	筐体	40
9 2 0 3	表示部	
9 2 0 4	キーボード	
9 2 0 5	外部接続ポート	
9 2 0 6	ポインティングデバイス	
9 6 3 0	筐体	
9 6 3 1	表示部	
9 6 3 1 a	表示部	
9 6 3 1 b	表示部	
9 6 3 2 a	領域	
9 6 3 2 b	領域	50


9 6 3 3	太陽電池
9 6 3 4	充放電制御回路
9 6 3 5	バッテリー
9 6 3 6	D C D C コンバータ
9 6 3 7	コンバータ
9 6 3 8	操作キー
9 6 3 9	ボタン

【図 1】


(A)




(B)




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】



【図 21】




【図 22】




【図 23】

(A)






CAAC-OS

(B)




nc-OS


【図 24】




【図 25】




【図 26】




【図 27】




【図 28】




【図 29】




【図 30】




【図 31】




【図 32】




【図 3 3】




【図 3 4】




【図 3 5】




【図 3 6】





【図 4 5】



【図 4 6】



【図 4 7】



フロントページの続き

(31)優先権主張番号 特願2013-248897(P2013-248897)

(32)優先日 平成25年12月2日(2013.12.2)

(33)優先権主張国 日本国(JP)

(56)参考文献 特開2012-160745(JP, A)

国際公開第2010/092714(WO, A1)

特開2012-083738(JP, A)

米国特許出願公開第2009/0141203(US, A1)

米国特許出願公開第2005/0012873(US, A1)

特開2012-230152(JP, A)

特開2006-157046(JP, A)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1368

G09F 9/30

H01L 29/786