

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6468053号
(P6468053)

(45) 発行日 平成31年2月13日(2019.2.13)

(24) 登録日 平成31年1月25日(2019.1.25)

(51) Int. Cl. F I
G 0 6 F 9/52 (2006.01) G O 6 F 9/52 1 2 O B
G 0 6 F 12/00 (2006.01) G O 6 F 12/00 5 7 2 A

請求項の数 5 (全 26 頁)

| | | | |
|-----------|-------------------------------|-----------|--------------------------------|
| (21) 出願番号 | 特願2015-91361 (P2015-91361) | (73) 特許権者 | 000005223 |
| (22) 出願日 | 平成27年4月28日 (2015.4.28) | | 富士通株式会社 |
| (65) 公開番号 | 特開2016-207130 (P2016-207130A) | | 神奈川県川崎市中原区上小田中4丁目1番1号 |
| (43) 公開日 | 平成28年12月8日 (2016.12.8) | (74) 代理人 | 100094525 |
| 審査請求日 | 平成30年2月6日 (2018.2.6) | | 弁理士 土井 健二 |
| | | (74) 代理人 | 100094514 |
| | | | 弁理士 林 恒徳 |
| | | (72) 発明者 | 田▲邨▼ 優人 |
| | | | 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 |
| | | (72) 発明者 | 中島 耕太 |
| | | | 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内 |

最終頁に続く

(54) 【発明の名称】 情報処理装置、並列処理プログラム、及び、共有メモリアクセス方法

(57) 【特許請求の範囲】

【請求項1】

共有メモリ領域を有する記憶部と、
 1つまたは複数のスレッドを実行する処理部と、を有し、
 前記処理部は、
あるスレッドが前記共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、
 前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記あるスレッドによる当該共有メモリ領域へのアクセス処理を実行し、
 前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記あるスレッドによる当該共有メモリ領域へのアクセス処理を実行する、
 情報処理装置。

【請求項2】

請求項1において、
 前記処理部は、前記複数のスレッドを実行中ではない場合、新たなスレッドの実行を開始して前記複数のスレッドを実行中の場合に遷移したとき、前記第1の制御に基づく前記

アクセス処理中は、前記新たなスレッドによる前記第2の制御に基づく前記共有メモリ領域へのアクセス処理の開始を待機する、

情報処理装置。

【請求項3】

請求項1または2において、

前記第2の制御は、前記一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する前記他のスレッドによる書き込みが発生しない場合に、前記アクセス処理を完了させる、

情報処理装置。

【請求項4】

あるスレッドが共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、

前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記あるスレッドによる当該共有メモリ領域へのアクセス処理を実行し、

前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記あるスレッドによる当該共有メモリ領域へのアクセス処理を実行する、

処理をコンピュータに実行させる並列処理プログラム。

【請求項5】

処理部が、あるスレッドが共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、

処理部が、前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記あるスレッドによる当該共有メモリ領域へのアクセス処理を実行し、

処理部が、前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記あるスレッドによる当該共有メモリ領域へのアクセス処理を実行する、

共有メモリアccess方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置、並列処理プログラム、及び、共有メモリアccess方法に関する。

【背景技術】

【0002】

並列処理を行う情報処理装置は、複数のスレッドがアクセスする共有メモリ領域のデータの整合性を保つために、排他制御の機能を備える。

【0003】

排他制御の方式として、1つのスレッドが共有メモリへのアクセス処理中は、他のプロセッサが、共有メモリへのアクセス処理の開始を待機する方式（以下、ロック方式と称する）がある。各スレッドは、例えば、共有メモリ領域の排他状態を示す変数を参照して、共有メモリ領域にアクセス可能であるか否かを判定する。

【0004】

一方、情報処理装置のプロセッサが備える、ハードウェア・トランザクション・メモリ（Hardware Transactional Memory：HTM）を使用する排他制御の方式（HTM方式と

10

20

30

40

50

称する)がある。H T Mの機構は、ユーザが指定した命令列(以下、対象ルーチン)が、他のスレッドが実行する処理に対して、アトミックなトランザクションとして実行されることを保証する。H T Mは、対象ルーチンの実行中に、他のスレッドとのメモリアクセスの競合が発生した場合に、対象ルーチンの実行をロールバックする。H T Mに関する技術は、例えば、特許文献1~3に記載される。

【0005】

ユーザは、プログラムの生成時に、ロック方式とH T M方式とから、プログラムに採用する排他制御の方式を選択する。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特表2013-513888号公報

【特許文献2】特表2013-520753号公報

【特許文献3】特開2012-128628号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

しかしながら、H T M方式の排他制御に基づくプログラムの処理時間は、共有メモリにアクセスするスレッドの数が1つの場合、ロック方式の排他制御に基づくプログラムに対して遅くなる場合がある。実行中のスレッドの数は、プログラムの処理に応じて、変化する。したがって、プログラムの生成時に、プログラムに採用する排他制御の方式を、適切に選択することは容易ではない。

【0008】

1つの側面は、本発明は、共有メモリの排他制御の性能を向上する情報処理装置、並列処理プログラム、及び、共有メモリアクセス方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

第1の側面によれば、共有メモリ領域を有する記憶部と、1つまたは複数のスレッドを実行する処理部と、を有し、前記処理部は、前記スレッドが前記共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、

前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行し、前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行する。

【発明の効果】

【0010】

第1の側面によれば、共有メモリの排他制御が高速化し、性能が向上する。

【図面の簡単な説明】

【0011】

【図1】ロック方式の排他制御を説明する図である。

【図2】コンフリクトが発生しない場合の、H T M方式の排他制御を説明する図である。

【図3】コンフリクトが発生する場合における、H T M方式に基づく排他制御を説明する図である。

【図4】同一の共有メモリ領域S mにアクセスする、実行中のスレッド数が2つである場合のメモリアクセス処理の性能を示す図である。

【図5】同一の共有メモリ領域S mにアクセスする、実行中のスレッド数が1つである場

10

20

30

40

50

合のメモリアクセス処理の性能を示す図である。

【図6】プログラムの実行時の、スレッド数の変化を模式的に説明する図である。

【図7】本実施の形態における情報処理装置の処理の概要を説明する図である。

【図8】本実施の形態における情報処理装置100のハードウェア構成図である。

【図9】図8に示した情報処理装置100のソフトウェアブロック図である。

【図10】図9に示した同時走行スレッド数記憶領域170に記憶する、同一の共有メモリ領域Smにアクセスする実行中のスレッド数の取得処理を説明する図である。

【図11】本実施の形態における情報処理装置100の排他制御プログラム133の処理の流れを説明するフローチャート図である。

【図12】排他制御方式の切り替わりを模式的に説明する図である。

【図13】同一の共有メモリ領域Smにアクセスする、実行中のスレッド数が2つである場合の、本実施の形態の排他制御方式に基づくメモリアクセス処理の性能を示す図である。

【図14】同一の共有メモリ領域Smにアクセスする、実行中のスレッド数が1つである場合の、本実施の形態の排他制御方式に基づくメモリアクセス処理の性能を示す図である。

【図15】図8に示したアプリケーションプログラム132の一部のプログラムpr1の一例を示す図である。

【図16】図9、図11に示した排他取得モジュール141のプログラムpr2の一例を示す図である。

【図17】図9、図11に示した排他解除モジュール151のプログラムpr3の一例を示す図である。

【図18】HTM方式の排他取得モジュール142、及び、HTM方式の排他解除モジュール152の処理の流れを説明するフローチャート図である。

【図19】ロック方式の排他取得モジュール143、及び、ロック方式の排他解除モジュール153の処理の流れを説明するフローチャート図である。

【発明を実施するための形態】

【0012】

以下、図面にしたがって本発明の実施の形態について説明する。ただし、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。

【0013】

並列処理を行う情報処理装置において、複数のスレッドが、共有資源に対して同時にアクセスした場合、共有資源の不整合が発生する場合がある。排他制御は、複数のスレッドが、同時に共有資源にアクセスすることを抑制する制御を示す。排他制御を行うことにより、共有資源の不整合が発生することを回避可能になる。

【0014】

スレッドは、オペレーションシステム上で動作するプログラムの最小の実行単位を示す。本実施の形態における情報処理装置は、複数のスレッドを同時に実行するマルチスレッド処理を実現する情報処理装置である。本実施の形態における共有資源は、複数のスレッドがアクセス可能な共有メモリの領域であって、共有メモリが有する一部または全部の領域である。

【0015】

初めに、図1～図3にしたがって、排他制御を実現する複数の方式を説明する。図1は、ロック方式の排他制御を、図2、図3は、ハードウェア・トランザクション・メモリ(Hardware Transactional Memory: HTM)方式の排他制御を説明する。

【0016】

[ロック方式]

図1は、ロック方式の排他制御を説明する図である。図1は、2つのスレッド(スレッドthA、スレッドthB)を例示する。また、図1に示す矢印は時間の遷移を示す。ス

10

20

30

40

50

スレッド t h A 及びスレッド t h B (以下、スレッド t h ともいう)は、共有メモリの同一の領域(共有メモリ領域)にアクセスする。

【0017】

また、図1に示す、クリティカルセクション(Critical section)は、同一の共有メモリ領域に対するアクセス命令を含む、一連の命令列の処理(以下、アクセス処理ともいう)を実行するセクションを示す。アクセス処理は、同一の共有メモリ領域に対するデータの書き込み処理、または、同一の共有メモリ領域からのデータの読み出し処理のいずれかまたは両方を含む。

【0018】

ロック方式は、一のスレッドによる共有メモリ領域へのアクセス処理中に、他のスレッドによる共有メモリ領域へのアクセス処理の開始を待機することによって排他制御を実現する方式である。ロック方式は、例えば、スピンロック方式、ミューテックス(Mutex)、及び、セマフォ(Semaphore)等に基づくロック方式である。本実施の形態は、メモリ上のロック変数に基づくスピンロック方式を使用する場合を例示する。

10

【0019】

ロック方式によると、各スレッド t h は、同一の共有メモリ領域に対するアクセス処理、即ち、クリティカルセクションの開始時に、ロックを取得する。メモリ上の変数を示すロック変数が非ロック状態を示す場合、ロックを取得可能である。したがって、各スレッド t h は、ロック変数の値を、非ロック状態からロック状態に変更してロックを取得する。

20

【0020】

一方、各スレッド t h は、ロック変数がロック状態を示す場合には、ロックを取得できない。ロック変数がロック状態を示す場合、他のスレッドによって、ロック変数がロック状態に更新されている状態を示し、他のスレッドによってロックが取得中であることを意味する。したがって、各スレッド t h は、他のスレッドによってロック変数が非ロック状態に更新され、ロックが解除されるまでロックの取得を待機する。

【0021】

各スレッド t h は、ロックを取得すると、クリティカルセクションを開始する。そして、各スレッド t h は、クリティカルセクションを終了すると、ロック変数をロック状態から非ロック状態に更新し、ロックを解除する。

30

【0022】

図1によると、スレッド t h A は、タイミング t 1 にロックを取得後、クリティカルセクションを開始する。そして、スレッド t h A は、クリティカルセクションを終了すると、タイミング t 2 に、ロックを開放する。

【0023】

一方、スレッド t h B は、スレッド t h A によるクリティカルセクション開始後のタイミング t 3 に、ロックを取得しようとする。ただし、既に、スレッド t h A がロックを取得中であるため、スレッド t h B は、スレッド t h A によるロックの解除を待機する。そして、タイミング t 2 に、スレッド t h A がロックを解除すると、スレッド t h B はロックを取得し、クリティカルセクションを開始する。スレッド t h B は、クリティカルセクションを終了すると、ロックを解除する。

40

【0024】

図1に示すように、ロック方式によると、スレッド t h A がロックを取得している間、スレッド t h B は、ロックの取得を待機する。即ち、スレッド t h A が、クリティカルセクションを終了するまで、スレッド t h B はクリティカルセクションを開始できない。これにより、情報処理装置は、複数のスレッドが同時に共有メモリ領域にアクセスすることを回避でき、共有メモリ領域のデータの不整合が発生することを回避できる。

【0025】

なお、スレッド t h A、及び、スレッド t h B は、同一のプログラムの実行に基づいて生成されるスレッドであってもよいし、異なるプログラムの実行に基づいてそれぞれ生成

50

されるスレッドであってもよい。また、スレッド t h A のクリティカルセクションの処理と、スレッド t h B のクリティカルセクションの処理は、同一の処理であってもよいし、異なる処理であってもよい。

【 0 0 2 6 】

次に、図 2、図 3 にしたがって、H T M 方式の排他制御を説明する。

【 0 0 2 7 】

[H T M 方式]

H T M 方式は、情報処理装置の C P U (Central Processing Unit : C P U) が搭載する、ハードウェアの H T M の機構を使用する方式である。H T M 方式は、一のスレッドによる共有メモリ領域へのアクセス処理中に、共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、アクセス処理を取り消すことによって排他制御を実現する方式である。

10

【 0 0 2 8 】

H T M は、並列プログラミングをサポートするための機構である。H T M は、並列プログラミングの実行時の排他による衝突を低減し、性能を向上する。例えば、Sun Microsystems (登録商標) の Rock、IBM (登録商標) の、Blue Gene/Q Compute chip、Intel (登録商標) の Haswell マイクロアーキテクチャの Core i7 等の C P U は、H T M の機構を搭載する。

【 0 0 2 9 】

H T M は、ユーザが指定した命令列を、単一のアトミックなトランザクション (atomic and isolated transaction) として実行する。H T M は、アトミックなトランザクションとして指定された命令列 (以下、対象ルーチン) が実行する処理が、他のスレッドが並列して実行する他の処理に対して、単一のトランザクションとして実行されることを保証する。ユーザは、プログラムの生成時に、アトミックなトランザクションとして処理させる対象ルーチンの前後に、H T M の開始命令、及び、終了命令を付加する。

20

【 0 0 3 0 】

H T M は、開始命令から終了命令までの間に、対象ルーチンがアクセス処理の対象とするメモリのアドレスに、他のスレッドが書き込み処理を行った場合に、コンフリクト (メモリアクセスの競合) を検出する。コンフリクトを検出すると、H T M は、対象ルーチンをアボート (中断、abort) し、対象ルーチンをロールバック (rollback) する。一方、H T M は、コンフリクトを検出しない場合は、対象ルーチンを続行し、完了させる。このように、H T M 方式によると、各スレッド t h は、投機的に、対象ルーチンを実行する。

30

【 0 0 3 1 】

具体的に、H T M は、開始命令の実行に応答して、前処理を行う。前処理は、プロセッサコアの内部状態 (レジスタ情報) の記憶 (退避) 処理や、対象ルーチンがアクセス処理 (読み出し、書き込み) の対象とするメモリ領域のデータの読み出し、及び、読み出したデータの一時領域への記憶処理等を示す。

【 0 0 3 2 】

そして、H T M 方式によると、スレッド t h は、対象ルーチンによる書き込み処理を、前処理で記憶した一時領域 (例えば、L 1 (level 1) キャッシュ) に対して行う。つまり、スレッド t h は、H T M の終了命令の実行時まで、対象ルーチンの処理結果の、メモリへの反映を保留する。また、H T M は、開始命令から終了命令までの間に、一時領域に記憶した、対象ルーチンがアクセス処理の対象とするメモリのアドレスに、他のスレッドが書き込みした場合に、コンフリクトを検出する。

40

【 0 0 3 3 】

コンフリクトを検出すると、H T M は、トランザクションをアボート (中断) する。具体的に、H T M は、対象ルーチンの処理を中断し、E A X レジスタを除く、C P U の内部状態 (レジスタ情報) を開始命令の実行時の状態に戻す (ロールバック)。また、H T M は、一時領域に記憶した、書き込み処理の結果データを破棄する。E A X レジスタは、アボートの理由を示す情報を保持する。そして、H T M は、プログラムの実行を、開始命令

50

に指定されたアボートルーチンに遷移させる。アボートルーチンは、例えば、EAXレジスタの値に基づいて、対象ルーチンの再実行の指示等を行う。

【0034】

一方、開始命令から終了命令までの間にコンフリクトを検出しなかった場合、HTMは、対象ルーチンの終了命令の実行時に、後処理を行う。後処理は、一時領域に保持した書き込み処理の結果データをメモリに書き込む処理等を示す。

【0035】

図2、図3は、HTM方式に基づく排他制御を説明する図である。本実施の形態において、HTMの対象ルーチンは、共有メモリ領域にアクセスする処理（クリティカルセクション）を示す。ユーザは、プログラムの生成時に、クリティカルセクションの前後に、HTMの開始命令及び終了命令を付加する。

10

【0036】

図2は、コンフリクトが発生しない場合の、HTM方式の排他制御を説明する図である。図2に示す矢印は時間の遷移を示す。コンフリクトが発生しない場合、即ち、一のスレッドthによる共有メモリ領域へのアクセス処理中に、共有メモリ領域に対する他のスレッドthによる書き込みが発生しない場合、HTMは、一のスレッドthのアクセス処理を完了させる。

【0037】

スレッドthAは、タイミングt1に、HTMの開始命令を実行し、クリティカルセクションを開始する。前述したとおり、クリティカルセクションの実行時、スレッドthAは、開始命令の実行時に共有メモリ領域から読み出し、一時領域（ローカルエリア）に記憶した、アクセス対象のデータに対して、クリティカルセクションの処理を実行する。したがって、スレッドthAは、クリティカルセクションの実行中に、共有メモリ領域を直接、更新しない。

20

【0038】

一方、スレッドthBは、スレッドthAによる開始命令の実行後のタイミングt3に、開始命令を実行する。スレッドthBも、スレッドthAと同様にして、開始命令の実行時に共有メモリ領域から読み出し一時領域に記憶したデータに対して、クリティカルセクションの処理を実行する。

【0039】

図2の例では、スレッドthBのクリティカルセクションがアクセス処理の対象とする共有メモリ領域は、スレッドthAのクリティカルセクションがアクセス処理の対象とする共有メモリ領域と異なる。即ち、スレッドthBによるクリティカルセクション中に、スレッドthBがアクセス処理の対象とする共有メモリ領域に、スレッドthAによる書き込みが発生しない場合を示す。

30

【0040】

したがって、HTMは、タイミングt2に示す、スレッドthAの終了命令の実行時に（スレッドthAによる結果データの共有メモリ領域への書き込み時に）、コンフリクトを検出しない。したがって、HTMは、スレッドthBのクリティカルセクションの処理をアボートしない。また、HTMは、スレッドthAのクリティカルセクションの処理を確定（完了）させる。

40

【0041】

そして、スレッドthBがクリティカルセクションを終了すると、スレッドthBは、タイミングt4に、HTMの終了命令を実行する。HTMは、スレッドthBのクリティカルセクションの処理を更新した結果データを、共有メモリ領域に書き込む。

【0042】

図2に示すように、各スレッドthによる共有メモリ領域へのアクセス処理中に、共有メモリ領域に対する他のスレッドthによる書き込みが発生しない場合、複数のスレッドthA、thBのクリティカルセクションが並列に実行可能になる。即ち、HTM方式によると、コンフリクトが発生しない場合、スレッドthA、thBが並列に実行可能にな

50

る。

【 0 0 4 3 】

図 3 は、コンフリクトが発生する場合における、H T M方式に基づく排他制御を説明する図である。図 3 において、図 2 で示したものと同一のものは、同一の記号で示す。コンフリクトが発生する場合、即ち、一のスレッド t h による共有メモリ領域へのアクセス処理中に、共有メモリ領域に対する他のスレッド t h による書き込みが発生した場合、H T Mは、アクセス処理を取り消す。

【 0 0 4 4 】

図 3 の例によると、スレッド t h B のクリティカルセクションがアクセス処理の対象とする共有メモリ領域は、スレッド t h A のクリティカルセクションがアクセス処理の対象とする共有メモリ領域と重複する。即ち、スレッド t h B によるクリティカルセクション中に、スレッド t h B がアクセス処理対象とする共有メモリ領域に、スレッド t h A による書き込みが発生する場合を示す。

10

【 0 0 4 5 】

したがって、H T Mは、タイミング t 2 に示す、スレッド t h A の終了命令の実行時に（スレッド t h A による結果データのメモリへの書き込み時に）、コンフリクトを検出し、スレッド t h B のクリティカルセクションをアボートする。そして、H T Mは、スレッド t h B のクリティカルセクションの処理をロールバックする。つまり、H T Mは、スレッド t h B のクリティカルセクションの処理を取り消す。

【 0 0 4 6 】

また、スレッド t h B は、コンフリクトが発生した場合、例えば、クリティカルセクションの処理を再実行する。スレッド t h B は、同様にして、H T Mの開始命令を実行し、クリティカルセクションを開始する。そして、コンフリクトが発生しない場合、スレッド t h B は、クリティカルセクションを終了し、終了時に H T Mの終了命令を実行する。

20

【 0 0 4 7 】

このように、スレッド t h B による共有メモリ領域へのアクセス処理中に、共有メモリ領域に対するスレッド t h A による書き込みが発生した場合、H T Mは、スレッド t h B による共有メモリ領域へのアクセス処理を取り消す。したがって、同一の共有メモリ領域に対して同時にメモリアクセス処理が発生することを回避可能になり、共有メモリ領域が記憶するデータの不整合を回避可能になる。

30

【 0 0 4 8 】

図 2、図 3 に示すように、H T Mは、メモリアクセスの競合（コンフリクト）を検出した場合にのみ、クリティカルセクションの処理をロールバックする。したがって、H T M方式によると、メモリアクセスの競合が発生しない場合には、複数のスレッド t h によるクリティカルセクションを、並列に実行可能になる。これにより、共有メモリ領域へのアクセス処理を、効率的に実行可能になる。

【 0 0 4 9 】

[排他制御の方式による性能]

次に、図 4、図 5 にしたがって、図 1 ~ 図 3 で説明した、ロック方式と H T M方式の排他制御方式に基づくメモリアクセス処理の性能の相違を説明する。図 4、図 5 は、同一の共有メモリ領域にアクセスする、実行中のスレッド t h の数に応じた性能を示す。図 4、図 5 の例に示す性能は、共有メモリ領域へのアクセス処理を有するプログラムの処理時間に基づいて算出した性能を示す。

40

【 0 0 5 0 】

図 4 は、同一の共有メモリ領域にアクセスする、実行中のスレッド数が 2 つである場合のメモリアクセス処理の性能を示す図である。図 4 に示すグラフの横軸は、一度の排他制御に基づいて読み書きする対象データのサイズ (Byte) を示し、縦軸は、性能を正規化した値を示す。縦軸の値は、値「 1 」に近づくほど、プログラムの処理時間が短く抑えられ、性能が高いことを示す。

【 0 0 5 1 】

50

図4は、ロック方式、及び、HTM方式の排他制御方式に基づくメモリアクセス処理の性能を示す。グラフに示す図形(丸、四角、三角、ひし形)のそれぞれは、テストパターンに対応する。また、白色で示す各図形はロック方式の排他制御に基づくメモリアクセス処理の性能を示し、黒色で示す図形はHTM方式の排他制御に基づくメモリアクセス処理の性能を示す。

【0052】

図4のグラフによると、読み書き対象のデータのサイズが、64Byteから4096Byteまで間、HTM方式の排他制御に基づくプログラムは、ロック方式の排他制御に基づくプログラムに対して、性能が高い。

【0053】

図2、図3で説明したとおり、HTMは、対象ルーチン(クリティカルセクション)を投機的に実行する。したがって、HTM方式によると、情報処理装置は、メモリアクセスの競合が発生しない場合、複数のスレッドによる共有メモリ領域へのメモリアクセス処理を並列に実行できる。これに対し、ロック方式によると、情報処理装置は、メモリアクセス処理を並列に実行できない。したがって、実行中のスレッド数が2つの場合、HTM方式の排他制御に基づくプログラムは、ロック方式の排他制御に基づくプログラムに対して、性能が高い。

【0054】

なお、読み書き対象のデータのサイズが、4096Byteを超える場合、各方式の排他制御に基づくプログラムの性能はほぼ同じである。図2、図3で前述したとおり、HTMは開始命令の実行時に、前処理を行う。前処理は、アクセス対象のデータを共有メモリ領域から読み出して一時領域に記憶する処理を含む。したがって、図4の例のテストパターンによると、読み書き対象のデータサイズが所定の値を超える場合、前処理の負荷が高くなり、HTM方式の排他制御に基づくプログラムの性能が、ロック方式の排他制御に基づくプログラムの性能と同等になる。

【0055】

図5は、同一の共有メモリ領域にアクセスする、実行中のスレッド数が1つである場合のメモリアクセス処理の性能を示す図である。図5に示すグラフの横軸及び縦軸、及び、図形は、図4と同様である。図4で説明したとおり、白色で示す各図形はロック方式の排他制御に基づくメモリアクセス処理の性能を示し、黒色で示す図形はHTM方式の排他制御に基づくメモリアクセス処理の性能を示す。

【0056】

図5のグラフによると、読み書き対象のデータのサイズが、HTM方式の排他制御に基づくプログラムは、ロック方式の排他制御に基づくプログラムに対して、性能が低い。したがって、図4の同一の共有メモリ領域にアクセスする実行中のスレッド数が2つの場合と異なり、スレッド数が1つの場合は、HTM方式の排他制御に基づくプログラムより、ロック方式の排他制御に基づくプログラムの方が、性能が高い。

【0057】

図2、図3で前述したとおり、HTM方式によると、HTMは、前処理及び後処理を行う。これに対し、ロック方式は、前処理及び後処理を行わないため、オーバーヘッドが小さい。したがって、同一の共有メモリ領域にアクセスする実行中のスレッド数の数が1つのみである場合、オーバーヘッドが小さいロック方式の排他制御方式に基づくプログラムは、HTM方式の排他制御に基づくプログラムより性能が高い。

【0058】

図4、図5に示すように、HTM方式とロック方式の間で、同一の共有メモリ領域にアクセスする実行中のスレッド数の数に応じて、より性能が高い排他制御の方式が異なる。つまり、同一の共有メモリ領域にアクセスする実行中のスレッド数が複数である場合はHTM方式の性能がより高いのに対し、単数である場合はロック方式の性能がより高い。

【0059】

図6は、プログラムの実行時の、スレッド数の変化を模式的に説明する図である。プロ

10

20

30

40

50

グラム実行時の、実行（走行）中のスレッド t_h の数は、一定ではない。実行中のスレッド t_h の数は、プログラムが実行する処理の変化に応じて、時々刻々と変化する。したがって、プログラムが実行する処理の変化に応じて、同一の共有メモリ領域 S_m にアクセスする、実行中のスレッド t_h の数も変化する。

【 0 0 6 0 】

図 6 に示すように、ある時間帯は、同一の共有メモリ領域 S_m にアクセスする実行中のスレッド t_h ($t_{h1} \sim t_{hn}$) の数が 2 つ以上であるのに対し、別の時間帯は、同一の共有メモリ領域 S_m にアクセスする実行中のスレッド t_{h1} の数が 1 つに遷移する。このように、プログラムの処理に応じて、同一の共有メモリ領域 S_m にアクセスする、実行中のスレッド t_h の数は変化する。したがって、予め、プログラムの生成時に、ロック方式と H T M 方式とから、適切な排他制御の方式を選択することは容易ではない。

10

【 0 0 6 1 】

[本実施の形態の概要]

したがって、本実施の形態における情報処理装置は、スレッド t_h が共有メモリ領域 S_m にアクセスする際に、当該共有メモリ領域 S_m にアクセスする、複数のスレッド t_h を実行中か否かを判定する。そして、情報処理装置は、複数のスレッド t_h を実行中ではない場合は、第 1 の方式（ロック方式）に基づいて共有メモリ領域 S_m へのアクセス処理を実行する。また、情報処理装置は、複数のスレッド t_h が実行中の場合は、第 2 の制御（H T M 方式）に基づいて、共有メモリ領域 S_m へのアクセス処理を実行する。

【 0 0 6 2 】

図 1 で前述したとおり、ロック方式によると、情報処理装置は、一のスレッド t_h による共有メモリ領域 S_m へのアクセス処理中に、他のスレッド t_h による共有メモリ領域 S_m へのアクセス処理の開始を待機する。また、図 2、図 3 で前述したとおり、H T M 方式によると、情報処理装置は、一のスレッド t_h による共有メモリ領域 S_m へのアクセス処理中に、共有メモリ領域 S_m に対する他のスレッド t_h による書き込みが発生した場合に、アクセス処理を取り消す。

20

【 0 0 6 3 】

図 7 は、本実施の形態における情報処理装置の処理の概要を説明する図である。図 7 において、図 6 で示したものと同一のものは、同一の記号で示す。

【 0 0 6 4 】

図 7 に示すように、同一の共有メモリ領域 S_m にアクセスする実行中のスレッド t_h の数が複数ではない場合、即ち、1 つの場合、情報処理装置はロック方式を選択し、複数の場合は H T M 方式を選択する。つまり、情報処理装置は、プログラムの実行中に、同一の共有メモリ領域 S_m にアクセスする実行中（走行中）のスレッド t_h の数の変化に応じて、排他制御の方式を切り替える。

30

【 0 0 6 5 】

したがって、情報処理装置は、プログラムの実行中に、同一の共有メモリ領域 S_m にアクセスするスレッド t_h の走行状態に基づいて、より高い性能の排他制御の方式を選択し、切り替えることができる。したがって、情報処理装置は、共有メモリ領域 S_m の整合性を維持しながら、各スレッド t_h による共有メモリ領域 S_m へのアクセス処理を効率的に実行することができる。つまり、情報処理装置は、共有メモリ領域 S_m のアクセス処理の排他制御の性能を向上できる。

40

【 0 0 6 6 】

[情報処理装置のハードウェア構成]

図 8 は、本実施の形態における情報処理装置 1 0 0 のハードウェア構成図である。図 8 に示す情報処理装置 1 0 0 は、例えば、C P U 1 0 1、メモリ 1 0 2、通信インタフェース部 1 0 3 を有する。各部は、バス 1 0 6 を介して相互に接続する。メモリ 1 0 2 は、R A M (Random Access Memory : R A M) 1 2 0 や不揮発性メモリ 1 2 1 等を備える。

【 0 0 6 7 】

C P U 1 0 1 は、バス 1 0 6 を介してメモリ 1 0 2 等と接続するとともに、情報処理装

50

置 100 の全体の制御を行う。また、図 8 に示す CPU 101 は、図示していないが、複数のプロセッサコアを有し、マルチスレッド処理を実現する。また、図 8 に示す CPU 101 は、図 2、図 3 で説明した H T M 200 の機構を備える。また、通信インタフェース部 103 は、他の装置（図示せず）と通信して、データの送受信等を行う。

【0068】

メモリ 102 の RAM 120 は、CPU 101 が処理を行うデータ等を記憶する。また、例えば、RAM 120 は、共有メモリ領域 S m を有する。ただし、この例に限定されるものではなく、不揮発性メモリ 121 が、共有メモリ領域 S m を有していてもよい。

【0069】

メモリ 102 の不揮発性メモリ 121 は、オペレーションシステム格納領域 131、アプリケーションプログラム格納領域 132 を備える。不揮発性メモリ 121 は、例えば、不揮発性半導体メモリ等を示す。

【0070】

オペレーションシステム格納領域 131 のオペレーションシステム（以下、オペレーションシステム 131）は、CPU 101 の実行によって、情報処理装置 100 で動作するオペレーションシステムの処理を実現する。また、オペレーションシステム格納領域 131 は、排他制御プログラム格納領域 133 を有する。排他制御プログラム格納領域 133 の排他制御プログラム（以下、排他制御プログラム 133）は、共有メモリ領域 S m の排他制御処理を実現する。排他制御プログラム 133 の処理は、図 9 にしたがって後述する。

【0071】

アプリケーションプログラム格納領域 132 のアプリケーションプログラム（以下、アプリケーションプログラム 132）は、CPU 101 の実行によって、オペレーションシステム 131 上で動作し、所定の処理を実現する。また、アプリケーションプログラム 132 は、共有メモリ領域 S m にアクセスする際に、排他制御プログラム 133 を呼び出す。

【0072】

[情報処理装置 100 のソフトウェアブロック]

図 9 は、図 8 に示した情報処理装置 100 のソフトウェアブロック図である。図 8 に示した排他制御プログラム 133 は、排他取得モジュール 141、排他解除モジュール 151 を有する。各モジュールの処理の詳細は、図 11 のフローチャート図にしたがって後述する。

【0073】

排他取得モジュール 141 は、H T M 方式の排他取得モジュール 142 と、ロック方式の排他取得モジュール 143 とを有する。また、排他解除モジュール 151 は、H T M 方式の排他解除モジュール 152 と、ロック方式の排他解除モジュール 153 とを有する。

【0074】

排他取得モジュール 141 は、RAM 120 等のメモリが有する同時走行スレッド数記憶領域 170 を参照し、同一の共有メモリ領域 S m にアクセスする実行中のスレッド数を取得する。そして、排他取得モジュール 141 は、取得したスレッド数に基づいて、H T M 方式の排他取得モジュール 142、または、ロック方式の排他取得モジュール 143 のいずれかを呼び出す。

【0075】

H T M 方式の排他取得モジュール 142 は、H T M 方式に基づく排他制御の開始処理を行う。具体的に、H T M 方式の排他取得モジュール 142 は、H T M 200（図 8）が処理対象とするトランザクション（対象ルーチン）の開始を、H T M 200 に通知する、開始命令を呼び出す。

【0076】

ロック方式の排他取得モジュール 143 は、RAM 120 等のメモリ上のロック変数 160 に基づいて、ロック方式に基づく排他制御の開始（取得）処理を行う。具体的に、ロ

10

20

30

40

50

ック方式の排他取得モジュール 143 は、ロック変数 160 が非ロック状態に遷移するまで、クリティカルセクションの開始を待機する。また、ロック方式の排他取得モジュール 143 は、ロック変数 160 が非ロック状態に遷移すると、ロック変数 160 をロック状態に更新する。

【0077】

排他解除モジュール 151 は、排他取得モジュール 141 と同様に、同時走行スレッド数記憶領域 170 を参照し、同一の共有メモリ領域 S_m にアクセスする実行中のスレッド数を取得する。そして、排他解除モジュール 151 は、取得したスレッド数に基づいて、HTM方式の排他解除モジュール 152、または、ロック方式の排他解除モジュール 153 のいずれかを呼び出す。

10

【0078】

HTM方式の排他解除モジュール 152 は、HTM方式に基づく排他制御の終了処理を行う。具体的に、HTM方式の排他解除モジュール 152 は、HTM200 が処理対象とするトランザクションの終了をHTM200 に通知する、終了命令を呼び出す。また、ロック方式の排他解除モジュール 153 は、ロック方式に基づく排他制御の終了（解除）処理を行う。具体的に、ロック方式の排他解除モジュール 153 は、ロック変数 160 を非ロック状態に更新する。

【0079】

[スレッド数]

図10は、図9に示した同時走行スレッド数記憶領域 170 に記憶する、同一の共有メモリ領域 S_m にアクセスする実行中のスレッド数の取得処理を説明する図である。

20

【0080】

並列処理を行う情報処理装置 100 は、例えば、スレッドスケジューラ 180 を実行する。スレッドスケジューラ 180 は、例えば、スレッド t_h のスケジューリングを行うオペレーションシステム 131 のプロセスである。スレッドスケジューラ 180 は、実行開始すべきスレッドを選択し、CPU101（図8）のプロセッサコア（図示せず）に割り当てる。また、スレッドスケジューラ 180 は、同一の共有メモリ領域にアクセスする実行中のスレッド数（同時走行スレッド数ともいう、numThreads）を取得し、同時走行スレッド数記憶領域 170 に記憶する。

【0081】

各スレッド t_h は、例えば、同時走行スレッド数記憶領域 170 を参照し、同一の共有メモリ領域 S_m にアクセスする実行中スレッド数を取得する（図10の p1）。そして、スレッド t_h は、取得したスレッド数に基づいて選択した排他制御の方式に基づいて、共有メモリ領域 S_m にアクセスする（p2）。

30

【0082】

なお、スレッド t_h が、同一の共有メモリ領域 S_m にアクセスする実行中スレッド数を取得する方法は、図10の例に限定されるものではない。例えば、情報処理装置 100 のオペレーションシステム 131 が、同一の共有メモリ領域 S_m にアクセスする実行中スレッド数を管理してもよい。この場合、スレッド t_h は、オペレーションシステム 131 のシステムコールを実行することによって、同一の共有メモリ領域 S_m にアクセスする実行中スレッド数を取得する。

40

【0083】

次に、図11にしたがって、図8、図9で説明した排他制御プログラム 133 の処理の流れを説明する。

【0084】

[排他制御プログラム 133 の処理]

図11は、本実施の形態における情報処理装置 100 の排他制御プログラム 133 の処理の流れを説明するフローチャート図である。

【0085】

S11：アプリケーションプログラム 132 は、クリティカルセクションの実行開始前

50

に、排他制御プログラム 133 の排他取得モジュール 141 を呼び出す。

【0086】

S12：排他取得モジュール 141 は、図 10 で説明した同時走行スレッド数記憶領域 170 を参照し、同一の共有メモリ領域 S_m にアクセスする、同時走行スレッド数が 2 個以上であるか否かを判定する。

【0087】

S13：同時走行スレッド数が 2 個以上である場合 (S12 の Yes)、排他取得モジュール 141 は、HTM 方式の排他取得モジュール 142 を読み出す。HTM 方式の排他取得モジュール 142 は、HTM 方式の実行開始命令を実行して、HTM 方式の前処理を行う。工程 S13 の処理の詳細は、図 18 のフローチャート図で後述する。

10

【0088】

S14：一方、同時走行スレッド数が 1 個の場合 (S12 の No)、排他取得モジュール 141 は、ロック方式の排他取得モジュール 143 を読み出す。ロック方式の排他取得モジュール 143 は、ロック変数 160 に基づいてロックを取得する。工程 S14 の処理の詳細は、図 19 のフローチャート図で後述する。

【0089】

S15：排他取得処理 (工程 S13、または、工程 S14) が終了すると、排他取得モジュール 141 は、アプリケーションプログラム 132 に制御を戻す。そして、スレッドは、アプリケーションプログラム 132 の処理である、共有メモリ領域 S_m へのアクセス処理 (クリティカルセクション) を実行する。

20

【0090】

なお、HTM 方式の排他制御を選択した場合、クリティカルセクションの実行中に、HTM200 がコンフリクト (メモリアクセスの競合) を検出すると、HTM200 は、クリティカルセクションをアボートし、ロールバックする。例えば、スレッド t_h がクリティカルセクションの処理を再実行する場合、スレッド t_h は、再度、HTM 方式の実行開始命令を実行する (S13)。

【0091】

S16：クリティカルセクションが終了すると、アプリケーションプログラム 132 は、排他制御プログラム 133 の排他解除モジュール 151 を呼び出す。

【0092】

S17：排他解除モジュール 151 は、排他取得処理 (S13、S14) が、HTM 方式またはロック方式のいずれの方式に基づくかを判定する。

30

【0093】

S18：排他取得処理が HTM 方式に基づく場合 (HTM 方式)、排他解除モジュール 151 は、HTM 方式の排他解除モジュール 152 を読み出す。HTM 方式の排他解除モジュール 152 は、HTM 方式の実行終了命令を実行し、HTM 方式の後処理を行う。工程 S18 の処理の詳細は、図 18 のフローチャート図で後述する。

【0094】

S19：排他取得処理がロック方式に基づく場合 (ロック方式)、排他解除モジュール 151 は、ロック方式の排他解除モジュール 153 を読み出す。ロック方式の排他解除モジュール 153 は、ロック変数 160 に基づいてロックを解除する。工程 S19 の処理の詳細は、図 19 のフローチャート図で後述する。

40

【0095】

図 11 に示すように、排他制御プログラム 133 は、排他取得モジュール 141 の方式と同様の方式にしたがって、排他解除モジュール 151 の処理を行う。したがって、排他制御プログラム 133 は、同一の共有メモリ領域 S_m にアクセスする実行中のスレッド数の数が遷移した場合であっても、排他取得時の排他制御方式に基づいて、適切に排他解除処理を行うことができる。

【0096】

次に、図 11 に示したフローチャート図にしたがって排他制御の方式を選択した場合の

50

、排他制御方式の切り替わりを説明する。

【 0 0 9 7 】

[排他制御の切り替わり]

図 1 2 は、排他制御方式の切り替わりを模式的に説明する図である。図 1 2 に示す矢印 $t t$ は時間の遷移を示す。また、図 1 2 に示す、点線の横線で示す矩形はロック方式の排他制御に基づくクリティカルセクションを、縦線で示す矩形は H T M 方式の排他制御に基づくクリティカルセクションを示す。また、右上がりの斜線で示す矩形は、同時走行スレッド数記憶領域 1 7 0 (図 1 0) の値 (同一の共有メモリ領域にアクセスするスレッドの同時走行数) の取得処理を示す。

【 0 0 9 8 】

図 1 2 は、アプリケーションプログラム 1 3 2 (図 8) が、スレッド $t h A$ 、 $t h B$ を実行する場合を例示する。また、図 1 2 は、スレッド $t h A$ が走行を開始後に、スレッド $t h B$ が走行を開始する場合を例示する。スレッド $t h A$ 、 $t h B$ は、同一の共有メモリ領域 $S m$ にアクセスする。

【 0 0 9 9 】

アプリケーションプログラム 1 3 2 は、タイミング $t 1 1$ に、スレッド $t h A$ の走行を開始する。スレッド $t h A$ の走行開始により、スレッドスケジューラ 1 8 0 は、同時走行スレッド数記憶領域 1 7 0 の値を「 0 」から「 1 」に更新する。

【 0 1 0 0 】

スレッド $t h A$ は、スレッド $t h B$ が走行を開始する前に、クリティカルセクションを開始する。スレッド $t h A$ は、排他取得モジュール 1 4 1 を呼び出し (図 1 1 の $S 1 1$)、スレッドスケジューラ 1 8 0 が更新した同時走行スレッド数記憶領域 1 7 0 の値「 1 」に基づいてロック方式を選択する ($S 1 2$)。そして、スレッド $t h A$ は、ロック方式に基づいて排他を取得し ($S 1 4$)、クリティカルセクションを実行する ($S 1 5$)。

【 0 1 0 1 】

一方、アプリケーションプログラム 1 3 2 は、スレッド $t h A$ の走行中に (タイミング $t 1 2$)、スレッド $t h B$ の走行を開始する。スレッド $t h B$ の走行開始により、スレッドスケジューラ 1 8 0 は、同時走行スレッド数記憶領域 1 7 0 の値を「 1 」から「 2 」に更新する。そして、スレッド $t h B$ は、クリティカルセクションの開始前 (タイミング $t 1 3$) に、同時走行スレッド数記憶領域 1 7 0 の値「 2 」の情報に基づいて、H T M 方式を選択する ($S 1 2$)。

【 0 1 0 2 】

ただし、タイミング $t 1 3$ の時点では、既に、スレッド $t h A$ が、ロック方式に基づいて排他を取得中である。同一の共有メモリ領域 $S m$ に対して、異なる排他制御方式に基づいて排他制御を行っても、排他制御の機能は成立しない。即ち、同一の共有メモリ領域 $S m$ に対する排他制御方式は、同一の排他制御方式である必要性がある。したがって、スレッド $t h B$ は、スレッド $t h A$ が、ロック方式に基づいて排他を解除するまで (図 1 1 の $S 1 9$) の間、H T M 方式に基づく排他取得処理を待機する。

【 0 1 0 3 】

そして、タイミング $t 1 4$ に、スレッド $t h A$ が、排他取得時に選択した方式 (即ち、ロック方式) に基づいて排他の解除を行うと (図 1 1 の $S 1 9$)、スレッド $t h B$ は、H T M 方式の排他取得処理を行う ($S 1 2$ 、 $S 1 3$)。そして、スレッド $t h B$ は、クリティカルセクションを開始する ($S 1 5$)。クリティカルセクションの終了後、スレッド $t h B$ は、排他取得時に選択した H T M 方式に基づいて、排他の解除処理を行う ($S 1 8$)。

【 0 1 0 4 】

このように、複数のスレッド $t h$ を実行中ではない場合、スレッド $t h A$ はロック方式を選択するが、ロック方式の排他取得中に、新たなスレッド $t h B$ が走行を開始し、同時走行スレッド数記憶領域 1 7 0 の値が「 1 」から「 2 」に遷移する場合がある。この場合、スレッド $t h B$ は、ロック方式の排他制御に基づく共有メモリ領域 $S m$ へのアクセス処

10

20

30

40

50

理中は、H T M方式の排他制御に基づく共有メモリ領域 S mへのアクセス処理（クリティカルセクション）の開始を待機する。

【 0 1 0 5 】

即ち、情報処理装置 1 0 0 は、複数のスレッドを実行中ではない場合に、新たなスレッドの実行を開始し複数のスレッドの実行中に遷移したとき、ロック方式に基づくアクセス処理中は、新たなスレッドによる H T M方式に基づくアクセス処理の開始を待機する。これにより、情報処理装置 1 0 0 は、アクセス処理中に、同一の共有メモリ領域 S mにアクセスする実行中のスレッド数が 1 個から複数個に増加した場合であっても、複数個のスレッド t h に共通の排他制御方式にしたがって、適切に排他制御を実現できる。

【 0 1 0 6 】

タイミング t 1 4 から、スレッド t h A が走行を終了するタイミング t 1 5 までの間、同時走行スレッド数記憶領域 1 7 0 は値「 2 」である。したがって、スレッド t h A、t h B は、H T M方式の排他制御に基づいて、共有メモリ領域 S mのアクセス処理（クリティカルセクション）を行う。

【 0 1 0 7 】

また、スレッド t h A のクリティカルセクションの終了命令の実行時に、スレッド t h B のクリティカルセクションとの間でメモリアクセスの競合が発生した場合、H T M 2 0 は、スレッド t h B のクリティカルセクションをアボートし、ロールバックする（ x 1 ）。クリティカルセクションを再実行する場合、スレッド t h B は、同時走行スレッド数記憶領域 1 7 0 の値に基づいて、H T M方式に基づいて排他を取得し（ S 1 3 ）、クリティカルセクションを実行する（ S 1 5 ）。

【 0 1 0 8 】

そして、タイミング t 1 5 にスレッド t h A が走行を停止（終了）すると、スレッドスケジューラ 1 8 0 は、同時走行スレッド数記憶領域 1 7 0 を値「 2 」から値「 1 」に更新する。なお、スレッド t h B は、同時走行スレッド数記憶領域 1 7 0 が値「 1 」に更新された後であっても、クリティカルセクションの終了時（タイミング t 1 6 ）に、排他取得時に選択した方式（即ち、H T M方式）に基づいて、排他解除処理を行う（ S 1 8 ）。

【 0 1 0 9 】

即ち、情報処理装置 1 0 0 は、複数のスレッドを実行中の場合に、いずれかのスレッドの実行が終了して複数のスレッドを実行中ではない場合に遷移したとき、H T M方式に基づくアクセス処理の終了時に、H T M方式に基づく終了（排他解除）処理を行う。これにより、情報処理装置 1 0 0 は、アクセス処理中に、同一の共有メモリ領域 S mにアクセスする実行中のスレッド数が複数個から 1 個に減少した場合であっても、排他取得時の排他制御方式に基づいて、適切に、排他解除処理を行うことができる。

【 0 1 1 0 】

そして、スレッド t h B は、スレッド t h A の停止後であるタイミング t 1 7 に、クリティカルセクションを開始する。このとき、スレッド t h B は、同時走行スレッド数記憶領域 1 7 0 の値「 1 」に基づいてロック方式を選択する（図 1 1 の S 1 2 ）。したがって、スレッド t h B は、ロック方式の排他制御に基づいて、共有メモリ領域 S mのアクセス処理（クリティカルセクション）を行う。

【 0 1 1 1 】

次に、図 1 3、図 1 4 にしたがって、本実施の形態におけるメモリアクセス処理の性能を説明する。図 1 3、図 1 4 は、同一の共有メモリ領域 S mにアクセスする、実行中のスレッド t h の数のパターンに応じた、本実施の形態における排他制御方式の性能を示す。

【 0 1 1 2 】

[本実施の形態における排他制御方式の性能]

図 1 3 は、同一の共有メモリ領域 S mにアクセスする、実行中のスレッド t h の数が 2 つである場合の、本実施の形態の排他制御方式に基づくメモリアクセス処理の性能を示す図である。図 1 3 は、図 4 に示した、ロック方式、及び、H T M方式の排他制御方式に基づくメモリアクセス処理の性能に加えて、本実施の形態における排他制御方式に基づくメ

10

20

30

40

50

モリアクセス処理の性能を示す。

【 0 1 1 3 】

図 1 3 に示すグラフの横軸及び縦軸、及び、図形は、図 4、図 5 と同様である。図 1 3 の、右上がりの斜線で示す各図形は、本実施の形態の排他制御方式に基づくモリアクセス処理の性能を示す。

【 0 1 1 4 】

本実施の形態における排他制御方式は、同一の共有メモリ領域 S_m にアクセスする、実行中のスレッド t_h の数が 2 つ以上の場合に、H T M 方式の排他制御方式を採用する。したがって、図 1 3 に示すグラフによると、本実施の形態の排他制御方式に基づくモリアクセス処理の性能は、黒色の図形に示す H T M 方式に基づくモリアクセス処理の性能と同様である。

10

【 0 1 1 5 】

図 1 4 は、同一の共有メモリ領域 S_m にアクセスする、実行中のスレッド t_h の数が 1 つである場合の、本実施の形態の排他制御方式に基づくモリアクセス処理の性能を示す図である。図 1 4 に示すグラフの横軸及び縦軸、及び、図形は、図 1 3 と同様である。

【 0 1 1 6 】

本実施の形態における排他制御方式は、同一の共有メモリ領域 S_m にアクセスする、実行中のスレッド t_h の数が 1 つの場合には、ロック方式の排他制御方式を採用する。したがって、図 1 4 に示すグラフによると、本実施の形態の排他制御方式に基づくモリアクセス処理の性能は、白色の図形に示すロック方式に基づくモリアクセス処理の性能と同様である。

20

【 0 1 1 7 】

図 1 3、図 1 4 に示すように、本実施の形態の排他制御方式に基づくモリアクセス処理の性能は、ロック方式と H T M 方式のうち、実行中のスレッド t_h の数に応じた、より性能が高い方式に基づくモリアクセス処理と同様の性能となる。このように、情報処理装置 1 0 0 は、プログラムの実行中に、スレッド t_h の走行状態に基づいて性能をより向上する排他制御方式に切り替えることによって、モリアクセス処理を効率的に実行し、排他制御の性能を向上できる。

【 0 1 1 8 】

次に、図 1 5 ~ 図 1 7 にしたがって、図 8 に示したアプリケーションプログラム 1 3 2 の一例と、図 9 に示した排他取得モジュール 1 4 1、及び、排他解除モジュール 1 5 1 のプログラム例を説明する。

30

【 0 1 1 9 】

[プログラムの例]

図 1 5 は、図 8 に示したアプリケーションプログラム 1 3 2 の一部のプログラム $p r 1$ の一例を示す図である。図 1 5 に示す、記述 $c 1$ は排他取得モジュール 1 4 1 (図 9) の呼出し命令を示し、記述 $c 2$ は、排他解除モジュール 1 5 1 (図 9) の呼出し命令を示す。また、命令群 $c 3$ は、共有メモリ領域 S_m にアクセスする処理 (クリティカルセクション) を実行する命令である。

【 0 1 2 0 】

40

プログラム $p r 1$ は、クリティカルセクション ($c 3$ 、図 1 1 の $S 1 5$) の実行開始前に、記述 $c 1$ を実行する。これにより、プログラム $p r 1$ は、本実施の形態の排他取得モジュール 1 4 1 を呼出し、排他を取得する (図 1 1 の $S 1 1$)。また、プログラム $p r 1$ は、クリティカルセクション ($c 3$ 、 $S 1 5$) の終了後、記述 $c 2$ を実行する。これにより、プログラム $p r 1$ は、本実施の形態の排他解除モジュール 1 5 1 を呼出し、排他を解除する ($S 1 6$)。

【 0 1 2 1 】

図 1 6 は、図 9、図 1 1 に示した排他取得モジュール 1 4 1 のプログラム $p r 2$ の一例を示す図である。図 1 6 に示す排他取得モジュール 1 4 1 は、図 1 5 に示した記述 $c 1$ によって呼び出されるモジュールである。

50

【 0 1 2 2 】

図 1 6 に示す記述 c 1 1 は、ロック変数「spinlock」1 6 0 の宣言文を示す。また、記述 c 1 2 は、同一の共有メモリ領域 S m にアクセスする、実行中のスレッド数「numThreads」（図 1 0 の同時走行スレッド数記憶領域 1 7 0）の値が 1 より大きいかなかを判定する記述である（図 1 1 の S 1 2）。

【 0 1 2 3 】

記述 c 1 3 は、実行中のスレッド数「numThreads」の値が 1 より大きい場合（図 1 1 の S 1 2 の Y e s）の処理を示す。具体的に、記述 c 1 3 は、排他制御の方式「access_form」を H T M 方式に設定し、H T M 方式の排他取得モジュール 1 4 2（rtm_wrapped_lock()）を呼び出す命令（S 1 3）を示す。

10

【 0 1 2 4 】

記述 c 1 4 は、実行中のスレッド数「numThreads」の値が 1 以下である場合の処理を示す（図 1 1 の S 1 2 の N o）。具体的に、記述 c 1 4 は、排他制御の方式「access_form」をロック方式に設定し、ロック方式の排他取得モジュール 1 4 3（spin_lock()）を呼び出す命令（S 1 4）を示す。なお、図 1 6 に図示していないが、ロック方式の排他取得モジュール 1 4 3（spin_lock()）は、ロック変数「spinlock」1 6 0 を参照する。

【 0 1 2 5 】

図 1 7 は、図 9、図 1 1 に示した排他解除モジュール 1 5 1 のプログラム p r 3 の一例を示す図である。図 1 7 の排他解除モジュール 1 5 1 は、図 1 5 に示した記述 c 2 によって呼び出されるモジュールである。

20

【 0 1 2 6 】

図 1 7 に示す記述 c 2 1 は、ロック変数「spinlock」1 6 0 の宣言文を示す。また、記述 c 2 2 は、排他取得モジュール 1 4 1 が設定した排他制御の方式「access_form」が H T M 方式であるかなかを判定する（図 1 1 の S 1 7）記述である。

【 0 1 2 7 】

記述 c 2 3 は、排他取得モジュール 1 4 1 が設定した排他制御の方式「access_form」が H T M 方式である場合に（図 1 1 の S 1 7 の H T M 方式）、H T M 方式の排他解除モジュール 1 5 2（rtm_wrapped_unlock()）を呼び出す命令（S 1 8）を示す。また、記述 c 2 4 は、排他取得モジュール 1 4 1 が設定した排他制御の方式「access_form」がロック方式である場合に（S 1 7 のロック方式）、ロック方式の排他解除モジュール 1 5 3（spin_unlock()）を呼び出す命令（S 1 9）を示す。なお、図 1 7 に図示していないが、ロック方式の排他解除モジュール 1 5 3（spin_unlock()）は、ロック変数「spinlock」1 6 0 を参照する。

30

【 0 1 2 8 】

次に、図 1 8 にしたがって H T M 方式の排他取得モジュール 1 4 2、及び、H T M 方式の排他解除モジュール 1 5 2 の処理の流れを説明する。また、図 1 9 にしたがってロック方式の排他取得モジュール 1 4 3、及び、ロック方式の排他解除モジュール 1 5 3 の処理の流れを説明する。

【 0 1 2 9 】

[H T M 方式の処理]

40

図 1 8 は、H T M 方式の排他取得モジュール 1 4 2、及び、H T M 方式の排他解除モジュール 1 5 2 の処理の流れを説明するフローチャート図である。

【 0 1 3 0 】

図 1 8 の (A) は、H T M 方式の排他取得モジュール 1 4 2 の処理（図 1 1 の S 1 3）の流れを示すフローチャート図である。

【 0 1 3 1 】

S 2 1：H T M 方式の排他取得モジュール 1 4 2 は、ロック方式に基づくロックが解放されているかなかを判定する。図 1 2 で説明したとおり、同一の共有メモリ領域 S m に対する、異なる排他制御方式に基づく排他制御は有効ではない。したがって、排他を取得しようとするスレッド t h の、H T M 方式の排他取得モジュール 1 4 2 は、排他取得中のス

50

レッド がロック方式に基づいて排他を解除するまでの間、HTM方式に基づく排他取得処理の実行を待機する。 |

【0132】

S22：ロック方式に基づくロックが解放済みの場合、または、ロック方式に基づいて排他が解除された場合(S21のYes)、排他取得モジュール141は、HTM200の開始命令を実行し、HTM方式の前処理を行う。HTM方式の前処理は、図2、図3で前述したとおりである。

【0133】

図18の(B)は、HTM方式の排他解除モジュール152の処理の流れを示すフローチャート図である。

10

【0134】

S31：HTM方式の排他解除モジュール152は、HTM200の終了命令を実行し、HTM方式の後処理を行う。HTM方式の後処理は、図2、図3で前述したとおりである。これにより、共有メモリ領域Smへのアクセス処理(クリティカルセクションの処理)が確定(完了)する。

【0135】

[ロック方式の処理]

図19は、ロック方式の排他取得モジュール143、及び、ロック方式の排他解除モジュール153の処理の流れを説明するフローチャート図である。

【0136】

20

図19の(A)は、ロック方式の排他取得モジュール143の処理(図11のS14)の流れを示すフローチャート図である。

【0137】

S41：ロック方式の排他取得モジュール143は、ロック方式に基づくロックが解放されているか否かを判定する。ロック方式の排他取得モジュール143は、ロック変数「spinlock」160(図16、図17)の値がロック状態を示すか否かに基づいて、ロックが解放されているか否かを判定する。

【0138】

S42：ロック方式に基づくロックが解放済みの場合、または、ロック方式に基づいて排他が解除された場合(S41のYes)、排他取得モジュール141は、ロックを取得する。即ち、排他取得モジュール141は、ロック変数160の値を、非ロック状態を示す値から、ロック状態を示す値に更新する。

30

【0139】

図19の(B)は、ロック方式の排他解除モジュール153の処理(図11のS19)の流れを示すフローチャート図である。

【0140】

S51：ロック方式の排他解除モジュール153は、ロックを開放する。即ち、ロック方式の排他解除モジュール153は、ロック変数160の値を、ロック状態を示す値から、非ロック状態を示す値に更新する。

【0141】

40

[他の実施の形態]

上記の実施の形態は、オペレーションシステム131が、本実施の形態の排他制御プログラム133を有する場合を例示した。ただし、この例に限定されるものではない。アプリケーションプログラム132が、本実施の形態の排他制御プログラム133を含んでいてもよい。

【0142】

以上の実施の形態をまとめると、次の付記のとおりである。

【0143】

(付記1)

共有メモリ領域を有する記憶部と、

50

1つまたは複数のスレッドを実行する処理部と、を有し、
前記処理部は、

前記スレッドが前記共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、

前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行し、

前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行する、

情報処理装置。

【0144】

(付記2)

付記1において、

前記処理部は、前記複数のスレッドを実行中ではない場合、新たなスレッドの実行を開始して前記複数のスレッドを実行中の場合に遷移したとき、前記第1の制御に基づく前記アクセス処理中は、前記新たなスレッドによる前記第2の制御に基づく前記共有メモリ領域へのアクセス処理の開始を待機する、

情報処理装置。

【0145】

(付記3)

付記1または2において、

前記第2の制御は、前記一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する前記他のスレッドによる書き込みが発生しない場合に、前記アクセス処理を完了させる、

情報処理装置。

【0146】

(付記4)

付記1乃至3のいずれかにおいて、

前記処理部は、前記複数のスレッドを実行中の場合、いずれかの前記スレッドの実行が終了して前記複数のスレッドを実行中ではない場合に遷移したとき、前記第2の制御に基づく前記共有メモリ領域へのアクセス処理の終了時に、前記第2の制御に基づく終了処理を行う、

情報処理装置。

【0147】

(付記5)

スレッドが共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、

前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行し、

前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行する、

処理をコンピュータに実行させる並列処理プログラム。

【0148】

(付記6)

付記5において、

10

20

30

40

50

前記複数のスレッドを実行中ではない場合の前記アクセス処理の実行は、新たなスレッドの実行を開始して前記複数のスレッドを実行中の場合に遷移したとき、前記第1の制御に基づく前記アクセス処理中は、前記新たなスレッドによる前記第2の制御に基づく前記共有メモリ領域へのアクセス処理の開始を待機する、

並列処理プログラム。

【0149】

(付記7)

付記5または6において、

前記複数のスレッドを実行中の場合の前記アクセス処理の実行は、前記一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する前記他のスレッドによる書き込みが発生しない場合に、前記アクセス処理を完了させる、

並列処理プログラム。

【0150】

(付記8)

付記5乃至7のいずれかにおいて、

前記複数のスレッドを実行中の場合の前記アクセス処理の実行は、いずれかの前記スレッドの実行が終了して前記複数のスレッドを実行中ではない場合に遷移したとき、前記第2の制御に基づく前記共有メモリ領域へのアクセス処理の終了時に、前記第2の制御に基づく終了処理を行う、

並列処理プログラム。

【0151】

(付記9)

処理部が、スレッドが共有メモリ領域のアクセス処理を実行する際に、当該共有メモリ領域にアクセスする複数のスレッドを実行中か否かを判定し、

処理部が、前記複数のスレッドを実行中ではない場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、他のスレッドによる前記共有メモリ領域へのアクセス処理の開始を待機する第1の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行し、

処理部が、前記複数のスレッドを実行中の場合、一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する他のスレッドによる書き込みが発生した場合に、前記アクセス処理を取り消す第2の制御に基づいて、前記共有メモリ領域へのアクセス処理を実行する、

共有メモリアクセス方法。

【0152】

(付記10)

付記9において、

前記複数のスレッドを実行中ではない場合の前記アクセス処理の実行は、新たなスレッドの実行を開始して前記複数のスレッドを実行中の場合に遷移したとき、前記第1の制御に基づく前記アクセス処理中は、前記新たなスレッドによる前記第2の制御に基づく前記共有メモリ領域へのアクセス処理の開始を待機する、

共有メモリアクセス方法。

【0153】

(付記11)

付記9または10において、

前記複数のスレッドを実行中の場合の前記アクセス処理の実行は、前記一のスレッドによる前記共有メモリ領域へのアクセス処理中に、前記共有メモリ領域に対する前記他のスレッドによる書き込みが発生しない場合に、前記アクセス処理を完了させる、

共有メモリアクセス方法。

【0154】

(付記12)

10

20

30

40

50

付記 9 乃至 11 のいずれかにおいて、
 前記複数のスレッドを実行中の場合の前記アクセス処理の実行は、いずれかの前記スレッドの実行が終了して前記複数のスレッドを実行中ではない場合に遷移したとき、前記第 2 の制御に基づく前記共有メモリ領域へのアクセス処理の終了時に、前記第 2 の制御に基づく終了処理を行う、


共有メモリアクセス方法。

【符号の説明】


【 0 1 5 5 】

100：情報処理装置、101：CPU、102：メモリ、103：通信インタフェース部、106：バス、Sm：共有メモリ領域、th：スレッド、131：オペレーションシステム、133：排他制御プログラム、132：アプリケーションプログラム


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【図8】




【図9】




【図10】




【図11】




【図 1 2】



【図 1 3】



【図 1 4】




【図 1 5】

```


pr1
void main()
{
  ...
  c1 → lock_ex();
  //Accessing Shared Memory
  //クリティカルセクションの処理
  //(共有メモリ領域のアクセス処理)
  c2 → unlock_ex();
  ...
  return;
}

```



【図16】




【図17】



【図18】



【図19】



フロントページの続き

審査官 井上 宏一

(56)参考文献 国際公開第2015/055083(WO, A1)
特開2010-61522(JP, A)

(58)調査した分野(Int.Cl., DB名)
G06F 9/455 - 9/54
G06F 12/00