

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号  
特開2007-275209  
(P2007-275209A)

(43) 公開日 平成19年10月25日(2007. 10. 25)

(51) Int.Cl.  
A63F 7/02 (2006.01)

F I  
A63F 7/02 324C  
A63F 7/02 326Z

テーマコード (参考)  
2C088

審査請求 未請求 請求項の数 1 O L (全 22 頁)


(21) 出願番号	特願2006-103754 (P2006-103754)	(71) 出願人	398057880 株式会社大万
(22) 出願日	平成18年4月5日 (2006. 4. 5)		愛知県名古屋市中村区鴨付町 1 丁目 2 2 番地
		(72) 発明者	市原 高明 愛知県北名古屋市沖村西ノ川 1 番地 株式会社大万内
		(72) 発明者	中村 昌則 愛知県北名古屋市沖村西ノ川 1 番地 株式会社大万内
		(72) 発明者	奥村 尚之 愛知県北名古屋市沖村西ノ川 1 番地 株式会社大万内

最終頁に続く

(54) 【発明の名称】 遊技機

(57) 【要約】

【課題】 払出コマンドの信頼性を向上しつつ、主制御基板の負担を軽減する技術を提供する。【解決手段】 主制御基板 7 0 は、払出制御基板 2 0 に 2 バイトの払出コマンドを 1 バイト単位に分割してシリアルで送信する。払出制御基板 7 0 の払出 CPU 7 1 0 は、定時割り込み処理において、払出コマンドを正常に受信したか否か判断し、正常に受信したと判断した場合は、主制御基板 2 0 に対して、アック信号をパラレルで送信する。【選択図】 図 3



## 【特許請求の範囲】

## 【請求項 1】

遊技機であって、遊技の進行を制御する主制御基板と、

前記主制御基板から送信される遊技球または遊技メダルの払い出しに関するコマンドである払出コマンドに基づいて、遊技球または遊技メダルの払い出しを制御する払出制御基板と、

を備え、前記主制御基板は、前記払出制御基板に、電氣的ノイズの影響を受けない低速の通信速度で、シリアルでコマンドを送信する主制御基板シリアル送信部と、該主制御基板における汎用パラレルポートのうちの一部のポートである主制御基板パラレル受信ポートと、を備え、前記払出制御基板は、前記主制御基板から、電氣的ノイズの影響を受けない低速の通信速度で、シリアルでコマンドを受信する払出制御基板シリアル受信部と、該払出制御基板における汎用パラレルポートのうちの一部のポートである払出制御基板パラレル送信ポートと、定時間割り込み処理を繰り返し実行して、前記払い出しに関する処理を行う払出制御基板中央演算処理装置と、を備え、前記払出制御基板シリアル受信部は、1 バイトの記憶容量を有し、前記主制御基板からシリアルで送信されるコマンドをパラレルデータに変換して記憶する受信シフトレジスタと、1 バイトの記憶容量を有し、記憶状態がクリアである場合に、前記受信シフトレジスタに記憶されたコマンドを受け取って記憶する受信バッファレジスタと、を備え、前記払出制御基板は、前記払出制御基板中央演算処理装置から出力されるセット信号に応じて、前記受信バッファレジスタをクリアするバッファクリア部を備え、前記払出コマンドは、前記主制御基板シリアル送信部から前記払出制御基板シリアル受信部へシリアルで送信されて前記受信バッファレジスタに記憶され、前記払出制御基板中央演算処理装置は、前記受信バッファレジスタに記憶されている払出コマンドを読み出すと、前記セット信号を前記バッファクリア部に出力し、更に、前記払出コマンドを正常に受信したと判断した場合は、払出コマンド確認信号を、前記払出制御基板パラレル送信ポートを介して出力し、前記払出コマンド確認信号は、前記払出制御基板パラレル送信ポートから前記主制御基板パラレル受信ポートへパラレルで送信されることを特徴とする、遊技機。

10

20

## 【発明の詳細な説明】

## 【技術分野】

30

## 【0001】

本発明は、遊技機における、遊技の進行を制御する主制御基板と、遊技球または遊技メダルの払出を制御する払出制御基板との間の通信に関する。

## 【背景技術】

## 【0002】

遊技機において、遊技の進行を制御する主制御基板から、遊技球または遊技メダルの払出を制御する払出制御基板には、遊技球等の払い出しに関する払出コマンドが送信されている。遊技機に不正な行為をして遊技球等の払い出しを行わせようとする者は、該払出コマンドが送信される信号線に不正な加工を施して払出コマンドを変更することにより、不正に遊技球等を払い出させようとすることがある。従来、主制御基板から払出制御基板にはパラレルで払出コマンドが送信されていた。パラレルでは、例えば 8 ビットの払出コマンドが同時に送信されるため、所定のタイミングで 1 ビット分ずつデータを送信するシリアルの通信と比較すると、不正者に払出コマンドを変更される可能性が高かった。よって、主制御基板から払出制御基板への通信の信頼性を向上させ、不正に遊技球等が払い出されることを抑制するために、主制御基板から払出制御基板への通信はシリアルで行うことが提案されている。

40

## 【0003】

ところで、遊技機においては、遊技球等とその通路との間の摩擦や、遊技球同士の摩擦や、遊技機と帯電した人体との接触などによって静電気が発生することが多い。払出コマンドが、このような静電気の発生に起因する電氣的ノイズの影響で誤信されることを懸念し

50

て、払出コマンドをシリアルで送信する場合、払出コマンドの送信速度を低速化する。これにより、主制御基板から払出制御基板へ送信される払出コマンドの信頼性を向上させる。払出コマンドの送信速度は、例えば、1200bps (Bit Per Second) とされる。送信速度が1200bpsであるとする、2バイトのコマンドを送信するためにかかる時間は約16.7msとなる。

#### 【0004】

更に、主制御基板から払出制御基板への通信の信頼性を向上させるために、払出コマンドを受信した払出制御基板が、払出コマンドを受信したことを主制御基板に通知する技術も提案されている (例えば、特許文献1)。主制御基板は、払出コマンドを送信した後、払出制御基板から、払出コマンドを受信したことを示す確認信号 (アック信号、ACK信号) を受信することにより、払出制御基板が払出コマンドを受信したことを確認することができる。

10

#### 【0005】

【特許文献1】特開2003-190615号公報

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### 【0006】

上記したように、主制御基板から払出制御基板へ送信される払出コマンドの信頼性を向上するため、シリアルで払出コマンドを送信したり、払出コマンドの送信速度を低速化したり、アック信号を送受信したりしている。しかしながら、そのために、上記したように、払出コマンドの送受信に関する処理速度は低速である。そして、主制御基板は、払出制御基板からアック信号を受信しなければ、払出制御基板との間の通信の信頼性が疑わしいため、払出制御基板に次の払出コマンドを送信しない構成となっている。つまり、アック信号を受信しない間、払出制御基板に送信すべき払出コマンドが主制御基板において記憶されている状態であり、このことが主制御基板の負担となっている。以下、主制御基板の負担について具体的に説明する。

20

#### 【0007】

主制御基板は、始動口に遊技球が入球すると、乱数を取得して抽選を行ったり、始動口に遊技球が入賞したときに変動中であるときは、取得した乱数を記憶したりするなど、様々な処理を、遊技の進行に応じて実行している。その中で、主制御基板は、始動口、一般入賞口といった幾つかの入賞口に対して個々に予め設定されている賞球数に応じた払出コマンドを、遊技球が1つ入賞口に入賞する度に、払出制御基板に送信する処理を実行しなければならない。特に、大当たり遊技状態になると、大入賞口が開口状態となり、大量の遊技球が大入賞口に入賞する。そのため、始動口や一般入賞口への入賞に応じた払出コマンドに加え、大入賞口へ入賞する大量の遊技球に応じた払出コマンドを次々に払出制御基板に送信する処理を実行しなければならない。このように、主制御基板は、不定期に起きる状態変化に対応した様々な処理を実行しなければならない。それにも関わらず、アック信号を受信せず、払出制御基板が払出コマンドを受信したことが確認できない間は、払出制御基板に送信すべき払出コマンドを記憶しておかなければならない状態であり、このことが主制御基板の負担となっている。

30

40

#### 【0008】

これに対し、払出制御基板は、主に、払出コマンドに応じて遊技球等を払い出す処理を行うだけのものである。よって、主制御基板の負担を減らすために、払出コマンドは、払出制御基板に早期に送信することが望ましい。

#### 【0009】

本発明は、上記した問題点を解決するためになされたものであり、払出コマンドの信頼性を向上しつつ、主制御基板の負担を軽減する技術を提供することを目的とする。

#### 【課題を解決するための手段】

#### 【0010】

上記した課題を解決するため、本発明の遊技機は、遊技機であって、遊技の進行を制

50

御する主制御基板と、

前記主制御基板から送信される遊技球または遊技メダルの払い出しに関するコマンドである払出コマンドに基づいて、遊技球または遊技メダルの払い出しを制御する払出制御基板と、

を備え、前記主制御基板は、前記払出制御基板に、電氣的ノイズの影響を受けない低速の通信速度で、シリアルでコマンドを送信する主制御基板シリアル送信部と、該主制御基板における汎用パラレルポートのうちの一部のポートである主制御基板パラレル受信ポートと、を備え、前記払出制御基板は、前記主制御基板から、電氣的ノイズの影響を受けない低速の通信速度で、シリアルでコマンドを受信する払出制御基板シリアル受信部と、該払出制御基板における汎用パラレルポートのうちの一部のポートである払出制御基板パラレル送信ポートと、定時間割り込み処理を繰り返し実行して、前記払い出しに関する処理を行う払出制御基板中央演算処理装置と、を備え、前記払出制御基板シリアル受信部は、1バイトの記憶容量を有し、前記主制御基板からシリアルで送信されるコマンドをパラレルデータに変換して記憶する受信シフトレジスタと、1バイトの記憶容量を有し、記憶状態がクリアである場合に、前記受信シフトレジスタに記憶されたコマンドを受け取って記憶する受信バッファレジスタと、を備え、前記払出制御基板は、前記払出制御基板中央演算処理装置から出力されるセット信号に応じて、前記受信バッファレジスタをクリアするバッファクリア部を備え、前記払出コマンドは、前記主制御基板シリアル送信部から前記払出制御基板シリアル受信部へシリアルで送信されて前記受信バッファレジスタに記憶され、前記払出制御基板中央演算処理装置は、前記受信バッファレジスタに記憶されている払出コマンドを読み出すと、前記セット信号を前記バッファクリア部に出力し、更に、前記払出コマンドを正常に受信したと判断した場合は、払出コマンド確認信号を、前記払出制御基板パラレル送信ポートを介して出力し、前記払出コマンド確認信号は、前記払出制御基板パラレル送信ポートから前記主制御基板パラレル受信ポートへパラレルで送信されることを特徴とする。

#### 【0011】

本発明では、複数ビットからなる重要な払出コマンドを、電氣的ノイズの影響を受けない低速の通信速度でシリアル送信するのに対し、その払出コマンドを受信できたことに対する応答（払出コマンド確認信号）については、シリアルで時間をかけて応答するのではなく、パラレルポートの一部のポートで、いち早く応答するようにした。これにより、主制御基板は、パラレルポートの一部のポートの状態が前回の状態から変化したか否かといった、1ステップの単純な処理を実行することにより、払出制御基板が払出コマンドを受信できたことを知ることができる。したがって、主制御基板は、払出制御基板が払出コマンドを受信できたことをいち早く知ることができるので、不定期に起きる状態変化（始動入賞口への遊技球の入球など）に対応した処理を数々実行する中で、送信すべき払出コマンドをいつまでも記憶しておくことがなくなり、処理を円滑に実行することができる。つまり、本発明によれば、払出コマンドの信頼性を向上しつつ、主制御基板の負担を軽減することが可能である。

#### 【0012】

前記主制御基板は、前記払出制御基板から、電氣的ノイズの影響を受けない低速の通信速度で、シリアルでコマンドを受信する主制御基板シリアル受信部と、前記主制御基板における汎用パラレルポートのうちの一部のポートである主制御基板パラレル送信ポートと、定時間割り込み処理を繰り返し実行して、前記遊技の進行の制御に関する処理を行う主制御基板中央演算処理装置と、を備え、前記払出制御基板は、前記主制御基板に、電氣的ノイズの影響を受けない低速の通信速度で、シリアルでコマンドを送信する払出制御基板シリアル送信部と、前記払出制御基板における汎用パラレルポートのうちの一部のポートである払出制御基板パラレル受信ポートと、を備え、前記払出制御基板中央演算処理装置は、遊技機の所定の動作状態を検知し、該動作状態を示すコマンドである動作状態コマンドを、前記払出制御基板シリアル送信部を介して出力し、前記動作状態コマンドは、前記払出制御基板シリアル送信部から前記主制御基板シリアル

受信部へシリアルで送信され、前記主制御基板中央演算処理装置は、前記動作状態コマンドを正常に受信したと判断した場合は、動作状態コマンド確認信号を、前記主制御基板パラレル送信ポートを介して出力し、前記動作状態コマンド確認信号は、前記主制御基板パラレル送信ポートから前記払出制御基板パラレル受信ポートへパラレルで送信されることを特徴とするものとしても良い。

【0013】

これによれば、電氣的ノイズの影響を受けない低速の通信速度で動作状態コマンドを払出制御基板から主制御基板に送信するので、動作状態コマンドの信頼性も向上することができる。また、動作状態コマンド確認信号（アック信号）はパラレルで送信される。シリアルとパラレルの２系統で送受信を行う構成であるので、送受信の信頼性を向上させることができる。 10

【0014】

前記払出制御基板シリアル受信部と、前記払出制御基板における汎用パラレルポートと、前記バッファクリア部は、１チップに集積されていることを特徴とするものとしても良い。

【0015】

これによれば、これらの部品を１チップに集積しているので、払出制御基板上のスペースを節約することができる。

【0016】

なお、本発明の遊技機は、パチンコ機やスロットマシンであっても良く、本発明は遊技機を制御する制御方法や、遊技機を制御するプログラムなどの種々の態様に適用することができる。 20

【発明を実施するための最良の形態】

【0017】

以上説明した本発明の構成および作用を一層明らかにするために、以下本発明を適用した遊技機について説明する。なお、本明細書において、信号名の先頭に「#」が付されているものは、負論理であることを意味している。「ハイレベル」は２値信号の２つのレベルのうちの「１」レベルを意味し、「ローレベル」は「０」レベルを意味している。

【0018】

A. パチンコ機１０の構成： 本発明の実施例の１つであるパチンコ機１０の構成について説明する。図１は、パチンコ機１０の全体構成を示す正面図である。図１に示すように、パチンコ機１０は、パチンコ店のいわゆる島に固定される外枠１１、外枠１１に嵌め込まれる内枠１２、内枠１２の中央上寄りに配置され遊技球による遊技が行われる遊技板１３、遊技板１３の前面に配置され中央部にガラス板を有するガラス枠１４、遊技板１３に遊技球を発射するための遊技者による操作を受け付けるハンドル１５、パチンコ機１０の裏面に配置され払出用の遊技球を貯留する球タンク１７、遊技者に対して払い出された遊技球を貯留する下皿１９、プリペイドカードによる遊技球の貸し出しを受け付けるカードユニット９０などを備える。 30

【0019】

遊技板１３の中央部には、液晶ディスプレイ（Liquid Crystal Display、以下、ＬＣＤという）３５が設けられ、このＬＣＤ３５の下方には、遊技球の入賞を受け付ける入賞口６１が設けられている。この入賞口６１は、入賞した遊技球を検知する遊技球センサ６５、所定の場合に遊技球の導入経路を拡張する遊技板駆動部６６を備える。パチンコ機１０は、発光ダイオード（Light Emitting Diode、ＬＥＤ）を有する電飾５５、５６、５７、５８、５９を備える。電飾５５、５６は遊技板１３の左右の端にそれぞれ設けられ、電飾５７はＬＣＤ３５の上部に設けられ、電飾５８、５９は、ガラス枠１４の上部の左右にそれぞれ設けられている。内枠１２の正面中央には、音声を出力するスピーカ４５が内蔵されている。 40

【0020】

図２は、パチンコ機１０の電氣的な概略構成を示すブロック図である。パチンコ機１０は 50

、遊技の進行を制御する主制御基板 20 と、主制御基板 20 からのコマンドに基づいて遊技球の払出を制御する払出制御基板 70 と、遊技進行に応じて LCD 35 やスピーカ 45、電飾 55 ~ 59 を用いた演出を制御するサブ制御基板 40 と、LCD 35 における動画表示を制御する図柄制御基板 30 とを備える。払出制御基板 70 は、遊技球の払い出しを実行する払出駆動部 75 と、遊技球の払い出しに関する状態を LED によって外部に表示する状態表示部 72 とに接続されている。これら各基板および払出駆動部 75、状態表示部 72 は、図 1 に示した内枠 12 の裏面（図示しない）に設けられている。

#### 【0021】

主制御基板 20、払出制御基板 70、サブ制御基板 40、図柄制御基板 30 の各基板は、種々の演算処理を行うセントラルプロセッシングユニット（Central Processing Unit、中央演算処理装置、以下、CPU という）、CPU の演算処理を規定したプログラムを予め記憶するリードオンリメモリ（Read Only Memory、以下、ROM という）、CPU が取り扱うデータを一時的に記憶するランダムアクセスメモリ（Random Access Memory、以下、RAM という）などの各基板に応じた電子部品が実装された回路基板である。

#### 【0022】

主制御基板 20 と払出制御基板 70 との間では、種々のコマンドがシリアルで送信される。主制御基板 20 と払出制御基板 70 との間のコマンドは、2 バイト単位で構成され、1 バイト単位に分割してシリアルで送信される。コマンドを正常に受信した基板は、コマンドを送信した基板に対して、正常にコマンドを受け取ったことを伝える確認信号である ACK（アック、Acknowledge）信号を送信する。主制御基板 20 と払出制御基板 70 との間のコマンドの送受信について詳しくは後述する。

#### 【0023】

主制御基板 20 からサブ制御基板 40 に対してや、サブ制御基板 40 から図柄制御基板 30 に対しては、それぞれ種々のコマンドがパラレルで送信される。主制御基板 20 からサブ制御基板 40 に対する主なコマンドとしては、いわゆる「大当たり」や「はずれ」などの遊技に関する基本的な演出を指示するコマンドがある。サブ制御基板 40 から図柄制御基板 30 に対する主なコマンドとしては、主制御基板 20 からのコマンドに基づく LCD 35 における動画像の表示態様を指示するコマンドがある。

#### 【0024】

図 3 は、主制御基板 20 および払出制御基板 70 の電氣的な構成の詳細を示すブロック図である。主制御基板 20 は、主制御基板 20 における種々の演算処理を行う CPU として、外部とのシリアル通信機能およびパラレル通信機能を有する主 CPU 200 を備える。主 CPU 200 には、演算処理を行う演算処理部 210 と、外部とのシリアル通信を行うシリアル I/F 部 220 と、外部とのパラレル通信を行うパラレル I/F 部 230 とが回路構成されている。パラレル I/F 部 230 は、本発明における汎用パラレルポートに相当する。

#### 【0025】

シリアル I/F 部 220 は、演算処理部 210 からパラレルデータ TDa を受け取り記憶する送信バッファレジスタ 240 と、送信バッファレジスタ 240 に記憶されたデータを受け取りシリアルデータ Da b に変換して払出制御基板 70 にシリアルで送信する送信シフトレジスタ 250 と、払出制御基板 70 からシリアルデータ Db a を受け取り記憶する受信シフトレジスタ 260 と、受信シフトレジスタ 260 に記憶されたデータを受け取り演算処理部 210 によってパラレルデータ Rd a として読み出し可能に記憶する受信バッファレジスタ 270 と、シリアル I/F 部 220 における各部の動作状態を管理するシリアル管理部 280 とを備え、これらシリアル I/F 部 220 の構成回路は 1 チップに集積されている。送信バッファレジスタ 240、送信シフトレジスタ 250、受信シフトレジスタ 260、受信バッファレジスタ 270 は、それぞれ 1 バイトの記憶容量を有するレジスタである。送信バッファレジスタ 240 と、送信シフトレジスタ 250 と、シリアル管理部 280 は、本発明の主制御基板シリアル送信部に相当する。

#### 【0026】

シリアル管理部 280 は、送信シフトレジスタ 250 および送信バッファレジスタ 240 に関して、送信シフトレジスタ 250 がシリアルの送信中でない場合に、送信バッファレジスタ 240 から送信シフトレジスタ 250 へのデータの受け渡しを許可しデータが受け渡された後、送信バッファレジスタ 240 からデータを消去するように回路構成されている。

【0027】

シ

リアル管理部 280 は、受信シフトレジスタ 260 および受信バッファレジスタ 270 に関して、受信バッファレジスタ 270 にデータが記憶されていない場合に、受信シフトレジスタ 260 から受信バッファレジスタ 270 へのデータの受け渡しを許可し、演算処理部 210 が受信バッファレジスタ 270 からパラレルデータ R D a を読み出した後に、受信バッファレジスタ 270 からデータを消去するように回路構成されている。

10

【0028】

なお、シリアル I F 部 220 によるシリアルの送信レートは、主 C P U 200 を動作させるためのクロック信号を分周した信号に基づいて決定される。この送信レートを決定するクロック信号の分周比は、シリアル I F 部 220 に内蔵されたレジスタ（図示しない）の値によって設定することができる。

【0029】

演算処理部 210 は、送信バッファレジスタ 240 に対して書き込み信号 # W R a を立ち下げることによって、送信バッファレジスタ 240 へのパラレルデータ T D a の書き込みを行い、受信バッファレジスタ 270 に対して読み出し信号 # R E a を立ち下げることによって、受信バッファレジスタ 270 からのパラレルデータ R D a の読み出しを行う。

20

【0030】

演算処理部 210 は、シリアル I F 部 220 における種々の状態を示す信号を、シリアル管理部 280 から受ける。演算処理部 210 がシリアル管理部 280 から受ける信号としては、送信バッファレジスタ 240 がクリアされている際にハイレベルとされる送信バッファ空き信号 T E a と、送信シフトレジスタ 250 がシリアルで送信中である際にハイレベルとされるシリアル送信中信号 T C a と、受信バッファレジスタ 270 にデータが記憶されている際にハイレベルとされる受信データ有り信号 D F a とがある。

【0031】

30

図 3 に示すように、払出制御基板 70 は、払出制御基板 70 における種々の演算処理を行う払出 C P U 710 と、外部とのシリアル通信およびパラレル通信を行う回路が形成されたシリバラ I F チップ 720 とを備える。

【0032】

シリバラ I F チップ 720 は、払出 C P U 710 からパラレルデータ T D b を受け取り記憶する送信バッファレジスタ 740 と、送信バッファレジスタ 740 に記憶されたデータを受け取りシリアルデータ D b a に変換して主制御基板 20 にシリアルで送信する送信シフトレジスタ 750 と、主制御基板 20 からシリアルデータ D a b を受け取り記憶する受信シフトレジスタ 760 と、受信シフトレジスタ 760 に記憶されたデータを受け取り払出 C P U 710 によってパラレルデータ R D b として読み出し可能に記憶する受信バッファレジスタ 770 と、シリバラ I F チップ 720 における各部の動作状態を管理するシリアル管理部 780 と、外部とのパラレル通信を行うパラレル I F 部 730 とを備え、これらシリバラ I F チップの構成回路は 1 チップに集積されている。送信バッファレジスタ 740、送信シフトレジスタ 750、受信シフトレジスタ 760、受信バッファレジスタ 770 は、それぞれ 1 バイトの記憶容量を有するレジスタである。受信シフトレジスタ 760 と、受信バッファレジスタ 770 は、本発明の払出制御基板シリアル受信部に相当する。シリアル管理部 780 は、本発明のバッファクリア部に相当する。パラレル I F 部 730 は、本発明における汎用パラレルポートに相当する。

40

【0033】

シリアル管理部 780 は、受信バッファレジスタ 770 をクリアするために払出 C P U 7

50

10から出力されるセット信号C B bを受けてセットされるクリアレジスタ782を備える。シリアル管理部780は、クリアレジスタ782がセットされた場合に、受信バッファレジスタ770からデータを消去し、受信バッファレジスタ770からデータがクリアされるのに応じて、クリアレジスタ782をリセットするように回路構成されている。シリアル管理部780は、受信バッファレジスタ770にデータが記憶されていない場合に、受信シフトレジスタ760から受信バッファレジスタ770へのデータの受け渡しを許可するようにも回路構成されている。

#### 【0034】

シリアル管理部780は、送信シフトレジスタ750および送信バッファレジスタ740に関して、送信シフトレジスタ750がシリアルで送信中でない場合に、送信バッファレジスタ740から送信シフトレジスタ750へのデータの受け渡しを許可しデータが受け渡された後に、送信バッファレジスタ740からデータを消去するように回路構成されている。

#### 【0035】

なお、シリパラIFチップ720がシリアルで送信されたコマンドをサンプリングするタイミングは、主制御基板20の主CPU200を動作させるためのクロック信号を分周回路(図示しない)によって分周したサンプリングクロックに基づいて決定される。このサンプリングクロックを決定するクロック信号からの分周比は、分周回路がシリパラIFチップ720に内蔵される場合には、シリパラIFチップ720に内蔵されたレジスタ(図示しない)の値を変更することによって設定可能に構成しても良い。

#### 【0036】

払出CPU710は、送信バッファレジスタ740に対して書き込み信号#WRbを立ち下げることによって、送信バッファレジスタ740へのパラレルデータTDbの書き込みを行い、受信バッファレジスタ770に対して読み出し信号#REbを立ち立ち下げることによって、受信バッファレジスタ770からのパラレルデータRDbの読み出しを行う。

#### 【0037】

払出CPU710は、シリパラIFチップ720における種々の状態を示す信号を、シリアル管理部780から受ける。払出CPU710がシリアル管理部780から受ける信号としては、送信バッファレジスタ740がクリアされている際にハイレベルとされる送信バッファ空き信号TEbと、送信シフトレジスタ750がシリアルで送信中である際にハイレベルとされるシリアル送信中信号TCbと、受信バッファレジスタ770にデータが記憶されている際にハイレベルとされる受信データ有り信号DFbとがある。

#### 【0038】

主制御基板20が払出制御基板70に送信するコマンドは、遊技球の払い出しに関する払出コマンドである。払出コマンドは、例えば、遊技球の払い出し個数を指定するコマンドであり、複数ビットのコマンドである。払出コマンドは、送信シフトレジスタ250から受信シフトレジスタ760にシリアルで送信される。払出CPU710は、払出コマンドを正常に受信したと判断すると、アック信号(本発明の払出コマンド確認信号に相当)を主制御基板20に送信する。アック信号は、パラレルIF部730からパラレルIF部230にパラレルで送信される。図示は省略したが、パラレルIF部730とパラレルIF部230には複数のパラレルポートが備えられている。アック信号は1ビットの信号であり、パラレルIF部730とパラレルIF部230の間で、各々複数のパラレルポートのうち1ビット分のポートを利用して送受信される。該1ビット分のポートが、本発明における払出制御基板パラレル送信ポートと、主制御基板パラレル受信ポートに相当する。

#### 【0039】

払出制御基板70が主制御基板20に送信するコマンドは、払出CPU710が検知するパチンコ機10の動作状態を、主制御基板20に通知するための動作状態コマンドである。払出コマンドは複数ビットのコマンドであり、動作状態コマンドには、例えば、遊技球が賞球ユニット内に十分ないことを示す球切れ情報と、カードユニット90がパチンコ

10

20

30

40

50



機 1 0 に接続されていないことを示す情報と、主制御基板 2 0 と払出制御基板 7 0 の間でコマンドを正常に送受信できないことを示す情報が含まれる。動作状態コマンドは、送信シフトレジスタ 7 5 0 から受信シフトレジスタ 2 6 0 にシリアルで送信される。主 CPU 2 0 0 は、動作状態コマンドを正常に受信したと判断すると、アック信号を払出制御基板 7 0 に送信する。アック信号は 1 ビットの信号であり、パラレル I/F 部 2 3 0 とパラレル I/F 部 7 3 0 の間で、各々複数のパラレルポートのうち 1 ビット分のポートを利用して送受信される。

#### 【 0 0 4 0 】

B . パチンコ機 1 0 の動作 : B - 1 . 払出制御基板 7 0 による払出定時割り込み処理 :  
パチンコ機 1 0 の動作の一つとして、払出制御基板 7 0 における払出定時割り込み処理について説明する。図 4 は、払出制御基板 7 0 による払出定時割り込み処理を示すフローチャートである。払出定時割り込み処理は、払出制御基板 7 0 の払出 CPU 7 1 0 によって、所定の間隔（本実施例では、1 ミリセカンド（以下、ms と表記））で繰り返し実行される。 10

#### 【 0 0 4 1 】

払出制御基板 7 0 の払出 CPU 7 1 0 は、払出定時割り込み処理において種々の処理を実行する。本実施例では、払出 CPU 7 1 0 は、アック出力処理（ステップ S 1 0 ）、C R 通信処理（ステップ S 2 0 ）、満タン・球切れチェック処理（ステップ S 3 0 ）、コマンド受信処理（ステップ S 4 0 ）、コマンド解析処理（ステップ S 5 0 ）、払出処理（ステップ S 6 0 ）、状態表示処理（ステップ S 7 0 ）、コマンド送信処理（ステップ S 8 0 ）の順に種々の処理を実行する。払出定時割り込み処理における各処理（ステップ S 1 0 ~ S 8 0 ）は、遊技の進行状態に応じて処理内容が異なってくるため、完了までに要する時間が遊技の進行に応じて変動する。払出定時割り込み処理におけるアック出力処理（ステップ S 1 0 ）の処理は、他の処理（ステップ S 2 0 ~ S 8 0 ）の処理に優先し、本実施例では、アック出力処理（ステップ S 1 0 ）の処理は、払出定時割り込み処理の先頭で実行される。 20

#### 【 0 0 4 2 】

アック出力処理（ステップ S 1 0 ）は、主制御基板 2 0 からコマンドを正常に受信した際に主制御基板 2 0 に対してアック信号を出力するための処理である。アック出力処理（ステップ S 1 0 ）の詳細は後述する。 30

#### 【 0 0 4 3 】

C R 通信処理（ステップ S 2 0 ）は、カードユニット 9 0 と間で遊技球の貸し出しに関するデータをやり取りするための処理である。満タン・球切れチェック処理（ステップ S 3 0 ）は、下皿 1 9 に貯留されている遊技球が満杯となっていないか、球タンク 1 7 に貯留されている遊技球が空となっていないかを確認することによって、遊技球の払い出しに障害となる物理的な状態を検出するための処理である。

#### 【 0 0 4 4 】

コマンド受信処理（ステップ S 4 0 ）は、主制御基板 2 0 から 1 バイト単位でシリアルで送信された払出コマンドを受信するための処理である。コマンド受信処理（ステップ S 4 0 ）の詳細は後述する。コマンド解析処理（ステップ S 5 0 ）は、コマンド受信処理（ステップ S 4 0 ）にて受信された払出コマンドの内容を解析するための処理である。具体的には、コマンド解析処理（ステップ S 5 0 ）では、払出コマンドが示す払い出し個数が正常値（例えば 1 個 ~ 1 5 個）の範囲内であるか否か判断し、正常値の範囲内でなければ、遊技球の払い出しを行わないものとして、払出コマンドを無視する。払い出し個数が正常値の範囲内であれば、払出コマンドが示す払い出し個数を、払い出し個数バッファで記憶している総払い出し個数に加算する。払い出し個数バッファは、パチンコ機 1 0 が払い出すべき遊技球の総数を記憶するバッファである。 40

#### 【 0 0 4 5 】

払出処理（ステップ S 6 0 ）は、遊技球の払い出しを実行するための処理である。払出処理（ステップ S 6 0 ）において、C R 通信処理（ステップ S 2 0 ）にて得られた貸し出し 50

の指示や、払い出し個数バッファの内容に応じて、払出CPU710は、払出駆動部75に対して動作を指示するための信号を出力する。本実施例では、カードユニット90や主制御基板20から払い出しを要求された遊技球の個数に異常な変化があった場合や、満タン・球切れチェック処理(ステップS30)にて物理的な障害が確認された場合には、払出CPU710は、遊技球の払い出しを一時的に停止する。

#### 【0046】

状態表示処理(ステップS70)は、状態表示部72に払出CPU710が検知するパチンコ機10の動作状態を表示させるための処理である。本実施例では、状態表示部72における動作状態の表示は、各状態に対応する数字を表示することによって行われ、例えば、主制御基板20と払出制御基板70とのコマンドの送受信に異常が発生した場合には状態表示部72に「0」が表示され、球タンク17において球切れが発生した場合には状態表示部72に「1」が表示され、カードユニット90が払出制御基板70に接続されていない場合には状態表示部72に「7」が表示される。

10

#### 【0047】

コマンド送信処理(ステップS80)は、払出制御基板70から主制御基板20に2バイト単位の動作状態コマンドを1バイト単位で送信するための処理である。コマンド送信処理の詳細は後述する。

#### 【0048】

B-2. 払出定時割り込み処理におけるコマンド受信処理: 図5は、払出定時割り込み処理において実行されるコマンド受信処理(ステップS40)の詳細を示すフローチャートである。コマンド受信処理(ステップS40)は、前述した通り、図4に示した払出定時割り込み処理における種々の処理のうちの一つであり、払出制御基板70の払出CPU710によって実行される。コマンド受信処理は、主制御基板20からシリアルで送信された払出コマンドを受信するための処理である。

20

#### 【0049】

払出CPU710は、図5に示したコマンド受信処理を開始すると、「受信データ有り信号DFbがハイレベル」であるか否か、すなわち、「受信バッファレジスタ770にデータが記憶されている場合」であるか否かを判断する(ステップS410)。ここで、コマンド受信処理において「受信データ有り信号DFbがハイレベル」であると判断される場合(ステップS410)には、主制御基板20から払出制御基板70に対して送信された2バイトの払出コマンドのうち、1バイト目が受信バッファレジスタ770に記憶された状態である。

30

#### 【0050】

「受信データ有り信号DFbがハイレベル」である場合(ステップS410)には、払出CPU710は、受信バッファレジスタ770に記憶されている払出コマンドの1バイト目を読み出した後(ステップS412)、払出CPU710は、シリアルチップ720のクリアレジスタ782にセット信号CBbを出力し、クリアレジスタ782のビットをセットする(ステップS420)。クリアレジスタ782がセットされることによって、シリアルチップ720のシリアル管理部780は、受信バッファレジスタ770に記憶された払出コマンドの1バイト目をクリアし、受信シフトレジスタ760に記憶されていた払出コマンドの2バイト目が、受信バッファレジスタ770に受け渡される。その後、クリアレジスタ782は自動的にリセットされる。

40

#### 【0051】

払出CPU710は、クリアレジスタ782をセットした後(ステップS420)、受信バッファレジスタ770に記憶されている払出コマンドの2バイト目を読み出し(ステップS422)、シリアルチップ720のクリアレジスタ782にセット信号CBbを出力し、クリアレジスタ782のビットをセットする(ステップS430)。これによって、シリアルチップ720のシリアル管理部780は、受信バッファレジスタ770に記憶された払出コマンドの2バイト目をクリアする。

#### 【0052】

50

払出CPU710は、クリアレジスタ782をセットした後（ステップS430）、読み出した払出コマンドの1バイト目と、読み出したコマンドの2バイト目とを照合して（ステップS440）、両者が整合するか否かを判断する（ステップS445）。本実施例では、払出コマンドの2バイト目は、主制御基板20において払出コマンドの1バイト目の各ビットを反転して生成されたデータである。読み出した払出コマンドの1バイト目と2バイト目とが整合する場合には（ステップS445）、払出CPU710は、主制御基板20に対してアック信号を送信するためのアックフラグFaをセットし（ステップS450）、コマンド送信処理を終了する。アックフラグFaは、前述したアック出力処理（ステップS10）において用いられ、払出CPU710に内蔵のレジスタやRAM（図示しない）に格納されるデータである。アックフラグFaは、払出CPU710の起動時には「0」に設定されている。

#### 【0053】

一方、読み出したコマンドの1バイト目と2バイト目とが整合しない場合には（ステップS445）、払出CPU710は、アックフラグFaをセットすることなくコマンド受信処理を終了する。これによって、払出コマンドが正常でない場合、アック信号は主制御基板20に出力されず、主制御基板20側では、アック信号が返信されないことにより払出コマンドの送信に異常が生じたことを判断することができる。

#### 【0054】

図6は、コマンド受信処理（ステップS40）が実行される際の払出制御基板70における各信号の様子を示すタイムチャートである。なお、説明の便宜上、図6では、払出コマンドの1バイト目と2バイト目とのシリアル送信時間のスケールは、払出CPU710の演算処理時間のスケールと比べ縮小されている。

#### 【0055】

図5に示したコマンド受信処理にて、「受信データ有り信号DFbがハイレベル」であると判断されると（図5中のステップS410）、読み出し信号#REbの立ち下がりによって、受信バッファレジスタ770からパラレルデータRDbに払出コマンドの1バイト目が出力される。つまり、払出コマンドの1バイト目が、払出CPU710によって受信バッファレジスタ770から読み出される（タイミングtb11～tb12、図5中のステップS412）。

#### 【0056】

払出コマンドの1バイト目の読み出しが完了した後、クリアレジスタ782のセットに応じて受信バッファレジスタ770がクリアされ、受信データ有り信号DFbはローレベルとなる（タイミングtb13、図5中のステップS420）。その後、受信シフトレジスタ760から受信バッファレジスタ770へと払出コマンドの2バイト目が受け渡されると、受信データ有り信号DFbはハイレベルとなる（タイミングtb14）。

#### 【0057】

その後、払出コマンドの2バイト目が、コマンドの1バイト目と同様に受信バッファレジスタ770から読み出される（タイミングtb21～tb22、図5中のステップS422）。払出コマンドの2バイト目の読み出しが完了した後、クリアレジスタ782のセットに応じて受信バッファレジスタ770がクリアされ、受信データ有り信号DFbはローレベルとなる（タイミングtb23、図5中のステップS430）。

#### 【0058】

本実施例では、シリパラIFチップ720のサンプリングタイミングは、送信レート（1200bps）の16倍である19.2キロヘルツ（kHz）に設定されている。本実施例では、シリパラIFチップ720は、スタートビットST、払出コマンドの各データビットD0～D7、ストップビットSPのビット毎に、それぞれ3回のサンプリングを行い、この3回のサンプリングで検出された値を多数決判定する。これによって、払出コマンド受信の信頼性の向上が図られている。

#### 【0059】

B-3．払出定時割り込み処理におけるアック出力処理： 図7は、払出定時割り込み処

10

20

30

40

50

理において実行されるアック出力処理（ステップS10）の詳細を示すフローチャートである。アック出力処理（ステップS10）は、前述した通り、図4に示した払出定時割り込み処理における種々の処理のうちの一つであり、払出制御基板70の払出CPU710によって実行される。

#### 【0060】

払出CPU710は、図7に示したアック出力処理（ステップS10）を開始すると、アックフラグFaがセットされている場合には（ステップS110）、アック信号をシリアルチップ720の平行IF部730を介して主制御基板20に出力する（ステップS120）。その後、払出CPU710は、アックフラグFaをリセットした後（ステップS130）、アック出力処理を終了する。アックフラグFaがセットされていない場合には（ステップS110）、払出CPU710は、アック信号を出力せずにアック出力処理を終了する。

10

#### 【0061】

アックフラグFaがセットされている場合とは、図5に示したコマンド受信処理（ステップ

S40）において、払出コマンドが正常に受信された際にアックフラグFaがセットされた場合（図5中のステップS450）である。図4に示したように、定時割り込み処理において、アック出力処理（ステップS10）の処理は、コマンド受信処理（ステップS40）の処理に優先して先に実行されるため、アックフラグFaがセットされた際には、次の定時割り込み処理におけるアック出力処理（ステップS10）にてアック信号が出力

20

#### 【0062】

B-4. 払出定時割り込み処理におけるコマンド送信処理： 図8は、払出定時割り込み処理において実行されるコマンド送信処理（ステップS80）の詳細を示すフローチャートである。コマンド送信処理（ステップS80）は、前述した通り、図4に示した払出定時割り込み処理における種々の処理のうちの一つであり、払出制御基板70の払出CPU710によって実行される。コマンド送信処理は、動作状態コマンドを主制御基板20にシリアルで送信するための処理である。

#### 【0063】

払出CPU710は、図8に示したコマンド送信処理を開始すると、送信ジョブフラグFjの値を判断する（ステップS810）。送信ジョブフラグFjは、コマンド送信処理における状態を示すフラグであり、払出CPU710の起動時には「0」に設定されており、払出CPU710に内蔵のレジスタやRAM（図示しない）に格納されるデータである。

30

#### 【0064】

「送信ジョブフラグFj = 0」の場合には、払出CPU710は、主制御基板20に対して送信すべき動作状態コマンドを準備するためのコマンド準備処理（ステップS815）を実行する。コマンド準備処理では、払出CPU710は、シリアルチップ720の複数のポートに入力される各センサからの信号に基づいて、動作状態コマンドを送信する必要があると判断すると、該センサからの信号に基づいて動作状態コマンドの1バイト目を生成する。そして、送信ジョブフラグFjを「1」に設定した後、コマンド準備処理（ステップS815）を終了する。

40

#### 【0065】

「送信ジョブフラグFj = 1」の場合には、払出CPU710は、主制御基板20に対して2バイト単位の動作状態コマンドを出力するためのコマンド出力処理を実行し（ステップS820）、「送信ジョブフラグFj = 2」の場合には、主制御基板20からのアック信号を確認するためのアック待ち処理を実行する（ステップS860）。払出CPU710は、コマンド準備処理（ステップS815）、コマンド出力処理（ステップS820）、アック待ち処理（ステップS860）のいずれかを終了した後、コマンド送信処理（ステップS80）を終了する。なお、コマンド出力処理（ステップS820）、アック待ち

50

処理（ステップ S 8 6 0）の詳細については後述する。

【 0 0 6 6 】

図 9 は、コマンド送信処理（ステップ S 8 0）におけるコマンド出力処理（ステップ S 8 2 0）の詳細を示すフローチャートである。払出 CPU 7 1 0 は、図 9 に示すコマンド出力処理（ステップ S 8 2 0）を開始すると、「送信バッファ空き信号 T E b がハイレベル」かつ「シリアル送信中信号 T C b がローレベル」であるか否か、すなわち、「送信バッファレジスタ 7 4 0 にデータが記憶されていない場合」かつ「送信シフトレジスタ 7 5 0 がシリアルでの送信中でない場合」であるか否かを判断する（ステップ S 8 2 2）。「送信バッファ空き信号 T E b がハイレベル」かつ「シリアル送信中信号 T C b がローレベル」である場合（ステップ S 8 2 2）には、払出 CPU 7 1 0 は、動作状態コマンドの 1 バイト目の各ビットを反転して、すなわち、1 バイト目のビットのうち、「0」であるビットを「1」とし、「1」であるビットを「0」として、動作状態コマンドの残りの下位 1 バイトである 2 バイト目を生成する（ステップ S 8 3 4）。本実施例では、動作状態コマンドの 1 バイト目は、動作状態コマンドとしての実質的な意味を持つデータであり、動作状態コマンドの 2 バイト目は、主制御基板 2 0 側で動作状態コマンドの正誤を判断するためのデータである。

10

【 0 0 6 7 】

そして、動作状態コマンドの 2 バイト目を生成した後（ステップ S 8 3 4）、動作状態コマンドの 1 バイト目を、送信バッファレジスタ 7 4 0 に書き込む（ステップ S 8 4 2）。その後、予め設定された書込待機期間 L w a の待機を行った後（ステップ S 8 4 4）、生成した動作状態コマンドの 2 バイト目を、送信バッファレジスタ 7 4 0 に書き込む（ステップ S 8 4 6）。払出 CPU 7 1 0 は、動作状態コマンドを出力した後、送信ジョブフラグ F j を「2」に設定し（ステップ S 8 5 0）、コマンド出力処理を終了する。

20

【 0 0 6 8 】

ここで、書込待機期間 L w a は、送信バッファレジスタ 7 4 0 への動作状態コマンドの 1 バイト目の書き込みから、この 1 バイト目が送信シフトレジスタ 7 5 0 へと受け渡しされるまでの期間である送信レジスタ引渡期間 L b s よりも長い期間であり、その定時割り込み処理の終了までに 2 バイト目の書き込み処理（図 9 のステップ S 8 4 6）を実行可能な十分な時間を残す期間であり、次の定時割り込み処理の開始まで長引くような期間ではない。また、書込待機期間 L w a は、動作状態コマンドの 1 バイト目のシリアルでの送信が完了するまでの期間であるシリアル送信期間 L s c よりも短い期間であり、定時割り込み処理の間隔である 1 m s よりも短い期間である。本実施例では、書込待機期間 L w a は、2 . 5 マイクロセカンドに設定されている。なお、本実施例のシリパラ I F チップ 7 2 0 のハードウェア仕様による送信レジスタ引渡期間 L b s は、約 1 . 2 5 マイクロセカンドである。また、2 バイト目の書き込み処理（図 9 のステップ S 8 4 6）に要する払出 CPU 7 1 0 の演算処理時間が、シリパラ I F チップ 7 2 0 の送信レジスタ引渡期間 L b s 以上である場合には、図 9 に示したコマンド待機処理のソフトウェアによる待機処理（ステップ S 8 4 4）は不要である。

30

【 0 0 6 9 】

図 1 0 は、コマンド出力処理（ステップ S 8 2 0）が実行される際の払出制御基板 7 0 における各信号の様子を示すタイムチャートである。図 9 に示したコマンド出力処理にて、「送信バッファ空き信号 T E b がハイレベル」かつ「シリアル送信中信号 T C b がローレベル」であると判断され（図 9 中のステップ S 8 2 2）、1 バイト目の書き込みが実行される場合には（図 9 中のステップ S 8 4 2）、パラレルデータ T D b に動作状態コマンドの 1 バイト目の出力が開始され（タイミング t a 1）、その後、書き込み信号 # W R b の立ち下がりによって、送信バッファレジスタ 7 4 0 に動作状態コマンドの 1 バイト目が書き込まれる（タイミング t a 2）

40

【 0 0 7 0 】

送信バッファレジスタ 7 4 0 は、書き込まれた動作状態コマンドの 1 バイト目を送信シフトレジスタ 7 5 0 に引き渡し、この引き渡し完了するとシリアル管理部 7 8 0 によって

50

クリアされる。送信シフトレジスタ750は、送信バッファレジスタ740から受け取った動作状態コマンドの1バイト目をシリアルデータDbaに出力する。シリアル送信中のシリアルデータDbaには、スタートビットSTに続いて、コマンドの1ビット目D0から8ビット目D7までの各ビットが続き、最後にストップビットSPが出力される。このように、動作状態コマンドの1バイト目のシリアルでの送信が開始されると、シリアル送信中信号TCbはハイレベルとなる(タイミングta3)。

#### 【0071】

動作状態コマンドの1バイト目の書き込み(タイミングta2, 図9中のステップS842)から、書込待機期間Lwaの待機を経た後(図9中のステップS844)、動作状態コマンドの1バイト目と同様に、送信バッファレジスタ740に動作状態コマンドの2バイト目を書き込まれる(タイミングta4, 図9中のステップS846)。この際、送信シフトレジスタ750は、動作状態コマンドの1バイト目をシリアルで送信中であり、動作状態コマンドの2バイト目を送信バッファレジスタ740から受け取ることができないため、送信バッファレジスタ740は、書き込まれた動作状態コマンドの2バイト目を記憶して保持し、送信バッファ空き信号TEbはローレベルとなる(タイミングta4)。

10

#### 【0072】

その後、送信シフトレジスタ750による動作状態コマンドの1バイト目のシリアルでの送信が終了すると、送信バッファレジスタ740は、記憶する動作状態コマンドの2バイト目を送信シフトレジスタ750に引き渡し、この引き渡し完了するとシリアル管理部780によってクリアされ、送信バッファ空き信号TEbはハイレベルとなる(タイミングta5)。その後、送信シフトレジスタ750は、動作状態コマンドの1バイト目と同様に、送信バッファレジスタ740から受け取った動作状態コマンドの2バイト目をシリアルデータDbaに出力する(タイミングta6~ta7)。

20

#### 【0073】

本実施例では、払出CPU710は、1msの間隔で定時割り込み処理を繰り返し実行するのに対し、シリパラIFチップ720は、1200bps(Bit Per Second)の送信レートでシリアルでの送信を実行する。1200bpsは、比較的安価なフォトカプラなどの、応答速度が低速の送受信素子を使用することができ、かつ、電氣的ノイズの影響を受けない低速の通信速度である。シリアル送信における送信レートを1200bpsとすると、電氣的ノイズに対するコマンドの送信の信頼性を確保できる。送信レートが1200bpsなので、本実施例では、シリパラIFチップ720が2バイトの動作状態コマンドをシリアルで送信する時間は約16.7msとなり、払出CPU710は、その間に定時割り込み処理を約16回繰り返し実行することとなる。このように、払出CPU710は、送信バッファレジスタ740にコマンドを書き込んでしまえば、主制御基板20に対する動作状態コマンドのシリアルでの送信をシリパラIFチップ720に任せることができる。つまり、払出CPU710は、シリアルでの送信中(送信バッファレジスタ740に動作状態コマンドが有る状態)であっても、制御処理を中断することなく実行することができる。

30

#### 【0074】

図11は、コマンド送信処理(ステップS80)におけるアック待ち処理(ステップS860)の詳細を示すフローチャートである。払出CPU710は、図11に示すアック待ち処理を開始すると、パラレルIF部730が主制御基板20からのアック信号を検出したか否かを判断する(ステップS862)。アック信号を検出した場合には(ステップS862)、払出CPU710は、コマンドが主制御基板20へと正常に送信されたと判断し(ステップS870)、送信ジョブフラグFjを「0」に設定し(ステップS880)、アック待ち処理を終了する。

40

#### 【0075】

一方、アック信号を検出しない場合には(ステップS862)、払出CPU710は、コマンドの書き込み(図9中のステップS846)を終えてから所定の時間が経過したか否

50

かを判断する（ステップS 8 6 4）。この所定の時間は、主制御基板 2 0 からのアック信号の返答を待つ時間であり、本実施例では、1 0 0 m s に設定されている。所定の時間が経過していない場合には（ステップS 8 6 4）、払出C P U 7 1 0 は、そのままアック待ち処理を終了し、所定の時間が経過している場合には（ステップS 8 6 4）、主制御基板 2 0 へのコマンド送信がエラーであると判断し（ステップS 8 7 5）、送信ジョブフラグ F j を「0」に設定した後（ステップS 8 8 0）、アック待ち処理を終了する。本実施例では、払出C P U 7 1 0 は、動作状態コマンドの主制御基板 2 0 への送信がエラーであると判断した場合には（ステップS 8 7 5）、送信エラーとなった動作状態コマンドを再送する。

#### 【0 0 7 6】

ところで、主C P U 2 0 0 が払出コマンドを払出制御基板 7 0 に送信した場合も、上記と同様にアック待ち処理を実行する。なお、主C P U 2 0 0 は、アック待ち処理中に入賞口 6 1 に遊技球が入賞した場合、払出コマンドを生成する必要がある。主C P U 2 0 0 は、アック待ち処理において、所定時間以上アック信号を受信せずに、払出コマンドの払出制御基板 7 0 への送信がエラーであると判断した場合には

、払出コマンドの再送に代えて、払出制御基板 7 0 からアック信号が返ってくるか否かを再度確認するための確認コマンドを送信する。払出コマンドを再送すると、計 2 回送信された払出コマンドに基づき、払出制御基板 7 0 が払出コマンド 2 回分の賞球を払い出す可能性があるためである。払出制御基板 7 0 は、該確認コマンドを受信した場合は、主制御基板 2 0 にアック信号を送信する。なお、払出制御基板 7 0 は、該確認コマンドを受信した場合は、動作状態コマンドを送信するものとしても良い。主C P U 2 0 0 は、アック信号を受信すると、次の払出コマンドを払出制御基板 7 0 に送信する。

#### 【0 0 7 7】

以上では、払出C P U 7 1 0 における定時割り込み処理について説明したが、主C P U 2 0 0 においても同様に定時割り込み処理を実行しており、該定時割り込み処理の中で、動作状態コマンドを受信する処理や、アック信号を送信する処理や、払出コマンドを送信する処理や、アック待ち処理を実行する。

#### 【0 0 7 8】

なお、主制御基板 2 0 が、払出制御基板 7 0 に対して払出コマンドやアック信号を送信する動作は、払出C P U 7 1 0 に代えて演算処理部 2 1 0、送信バッファレジスタ 7 4 0 に代えて送信バッファレジスタ 2 4 0、送信シフトレジスタ 7 5 0 に代えて送信シフトレジスタ 2 5 0、パラレル I F 部 7 3 0 に代えてパラレル I F 部 2 3 0 が、それぞれ上述した払出制御基板 7 0 のアック出力処理（ステップS 1 0）やコマンド送信処理（ステップS 8 0）と同様の動作を行うことによって実現される。

#### 【0 0 7 9】

また、主制御基板 2 0 が、払出制御基板 7 0 から動作状態コマンドやアック信号を受信する動作は、払出C P U 7 1 0 に代えて演算処理部 2 1 0、受信シフトレジスタ 7 6 0 に代えて受信シフトレジスタ 2 6 0、受信バッファレジスタ 7 7 0 に代えて受信バッファレジスタ 2 7 0、パラレル I F 部 7 3 0 に代えてパラレル I F 部 2 3 0 が、それぞれ上述した払出制御基板 7 0 のコマンド受信処理（ステップS 4 0）やアック待ち処理（ステップS 8 6 0）と同様の動作を行うことによって実現される。

#### 【0 0 8 0】

以上説明した本実施例のパチンコ機 1 0 によれば、複数ビットからなる重要な払出コマンドを、電氣的ノイズの影響を受けない低速の通信速度でシリアル送信するのに対し、その払出コマンドを受信できたことに対しての応答（払出コマンド確認信号）については、シリアルで時間をかけて応答するのではなく、パラレルポートの一部のポートで、いち早く応答するようにした。これにより、主制御基板 2 0 は、パラレルポートの一部のポートの状態が前回の状態から変化したか否かといった、1 ステップの単純な処理を実行することにより、払出制御基板 7 0 が払出コマンドを受信できたことを知ることができる。したがって、主制御基板 2 0 は、払出制御基板 7 0 が払出コマンドを受信できたことをいち早く

10

20

30

40

50

知ることができるので、不定期に起きる状態変化（始動入賞口への遊技球の入球など）に対応した処理を数々実行する中で、送信すべき払出コマンドをいつまでも記憶しておくことがなくなり、処理を円滑に実行することができる。つまり、本実施例のパチンコ機 10 によれば、払出コマンドの信頼性を向上しつつ、主制御基板 20 の負担を軽減することが可能である。そして、本実施例のパチンコ機 10 では、更に、払出 CPU 710 で払出コマンドを正常に受信したか否か判断し、正常に受信したと判断した場合にアック信号を送信する。これらの手順で払出コマンドの送受信を行うことにより、払出コマンドの送受信の信頼性を向上させている。

#### 【0081】

また、本実施例のパチンコ機 10 では、電氣的ノイズの影響を受けない低速の通信速度でシリアルで動作状態コマンドを払出制御基板から主制御基板に送信するので、動作状態コマンドの信頼性も向上することができる。更に、動作状態コマンドを正常に受信することにより、主制御基板 20 から払出制御基板 70 に送信されるアック信号は、パラレルで送信される。シリアルとパラレルの 2 系統で送受信を行う構成であるので、送受信の信頼性を向上させることができる。

10

#### 【0082】

更に、本実施例のパチンコ機 10 では、シリパラ IF チップ 720 として、シリアルの送受信を行う受信シフトレジスタ 760 と、受信バッファレジスタ 770 と、シリアル管理部 780 と、送信バッファレジスタ 740 と、送信シフトレジスタ 750 と、パラレルの送受信を行うパラレル IF 部 730 が 1 チップに集積されているので、払出制御基板 70 のスペースを節約することができる。また、1 チップに集積することにより、ノイズの影響を受けにくくなる。なお、本実施例では、シリパラ IF チップ 720 を払出制御基板 70 に使用しているが、主制御基板 20 に使用するものとしても良い。主制御基板 20 に使用すると、主制御基板 20 のスペースを節約することができる。これら基板のスペースを節約することにより、基板の面積自体が小さくなるので、基板の配置の自由度が高くなる。これにより、パチンコ機 10 に備えるセンター役物など他の部品の配置の自由度も高くなり、パチンコ機 10 の興趣を高めるべく部品を配置することができるようになる。

20

#### 【0083】

また、払出制御基板 70 側において、払出コマンドを受信した払出定時割り込み処理（図 4）の期間内に、払出コマンドに応じた対応を迅速に処理し、後続の払出定時割り込み処理において、毎回同じタイミングで、主制御基板 20 に対するアック信号を確実に出力することができる。したがって、払出制御を滞らせることなく、払出コマンドの送信の正常性の確認を確実に実施することができる。その結果、主制御基板 20 と払出制御基板 70 との間でコマンドを分割してシリアル送信する際におけるコマンドの送信の信頼性を向上させることができる。また、払出定時割り込み処理（図 4）では、コマンド受信処理（ステップ S40）の後に払出処理（ステップ S60）を実行するため、払出制御基板 70 において払出コマンドを受信した払出割り込み処理の期間内に、払出駆動部 75 に対して払出コマンドに応じた動作を迅速に指示することができる。

30

#### 【0084】

C. その他の実施形態： 以上、本発明の実施の形態について説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。例えば、本実施例では、ステップ S445 の判断で、払出コマンドを正常に受信したと判断し、アックフラグ Fa をセットしているが、払出コマンドを正常に受信したと判断する場合は、これに限らず、様々である。例えば、ステップ S445 に加え、ステップ S50 のコマンド解析処理で払出コマンドが示す賞球個数が正常値（例えば 1 個～15 個）の範囲内であると判断した場合に、払出コマンドを正常に受信したと判断し、アックフラグ Fa をセットするものとしても良い。

40

#### 【0085】

更に、シリアル IF 部 220 の受信バッファレジスタ 270 と、受信シフトレジスタ 260 や、シリパラ IF チップ 720 の送信バッファレジスタ 740 と、送信シフトレジスタ

50



750は、本発明の趣旨を逸脱しない範囲において、適宜省略可能である。

#### 【0086】

また、本発明の適用は、複数の制御基板を備えた遊技機であれば良く、パチンコ機に限らず、アレンジボールやスロットマシンなどの遊技機にも適用することもできる。また、コマンドを正常に受信できなかった側の基板は、そのコマンドを送信した側の基板に対して、コマンドの再送を要求することとしても良い。この場合に、再送の要求は、シリアルを送信で行うこととしても良いし、パラレルの送信で行うこととしても良い。これによって、コマンドの送信の信頼性を向上させることができる。

#### 【0087】

また、払出定時割り込み処理における種々の処理についての処理は、図4に示した実施例のものに限るものではなく、アック出力処理（ステップS10）が、時間変動処理よりも優先して実行されるものであれば良い。例えば、完了までに要する時間が遊技の進行に応じて割り込み処理毎に一定である処理を、アック出力処理（ステップS10）の前に実行することとしても良い。

#### 【図面の簡単な説明】

#### 【0088】

【図1】パチンコ機10の全体構成を示す正面図である。

【図2】パチンコ機10の電氣的な概略構成を示すブロック図である。

【図3】主制御基板20および払出制御基板70の電氣的な構成の詳細を示すブロック図である。

【図4】払出制御基板70による払出定時割り込み処理を示すフローチャートである。

【図5】払出定時割り込み処理において実行されるコマンド受信処理（ステップS40）の詳細を示すフローチャートである。

【図6】コマンド受信処理（ステップS40）が実行される際の払出制御基板70における各信号の様子を示すタイムチャートである。

【図7】払出定時割り込み処理において実行されるアック出力処理（ステップS10）の詳細を示すフローチャートである。

【図8】払出定時割り込み処理において実行されるコマンド送信処理（ステップS80）の詳細を示すフローチャートである。

【図9】コマンド送信処理（ステップS80）におけるコマンド出力処理（ステップS820）の詳細を示すフローチャートである。

【図10】コマンド出力処理（ステップS820）が実行される際の払出制御基板70における各信号の様子を示すタイムチャートである。

【図11】コマンド送信処理（ステップS80）におけるアック待ち処理（ステップS860）の詳細を示すフローチャートである。


#### 【符号の説明】

#### 【0089】


10 ... パチンコ機	11 ... 外枠	12 ... 内枠	13 ... 遊技板	14 ... ガラス枠
15 ... ハンドル	17 ... 球タンク	19 ... 下皿	20 ... 主制御基板	30 ... 図柄制御基板
35 ... LCD	40 ... サブ制御基板	45 ... スピーカ	55, 56, 57, 58, 59 ... 電飾	61 ... 入賞口
65 ... 遊技球センサ	66 ... 遊技板駆動部	70 ... 払出制御基板	72 ... 状態表示部	75 ... 払出駆動部
90 ... カードユニット	200 ... 主CPU	210 ... 演算処理部	220 ... シリアルIF部	230 ... パラレルIF部
240 ... 送信バッファレジスタ	250 ... 送信シフトレジスタ	260 ... 受信シフトレジスタ	270 ... 受信バッファレジスタ	280 ... シリアル管理部
710 ... 払出CPU	720 ... シリパラIFチップ	730 ... パラレルIF部	740 ... 送信バッファレジスタ	750 ... 送信シフトレジスタ
760 ... 受信シフトレジスタ	770 ... 受信バッファレジスタ	780 ... シリアル管理部	782 ... クリアレジスタ	Cb ... セット信号
Fa ... アックフラグ	Fj ... ジョブフラグ	Dab ... シリアルデータ	Dba ... シリアルデータ	Lbs ... 送信レジスタ引渡期間
Lsc ... シリアル送信期間				

w a ... 書込待機期間


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】



【図 10】



【図 11】



---

フロントページの続き

- (72)発明者 秋山 大  
愛知県北名古屋市沖村西ノ川1番地 株式会社大万内
- (72)発明者 寺部 明伸  
愛知県北名古屋市沖村西ノ川1番地 株式会社大万内
- (72)発明者 加藤 肇  
愛知県北名古屋市沖村西ノ川1番地 株式会社大万内
- Fターム(参考) 2C088 BC54