

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-102734

(P2014-102734A)

(43) 公開日 平成26年6月5日(2014.6.5)

(51) Int.Cl.	F I	テーマコード (参考)
G06F 11/28 (2006.01)	G06F 11/28 340C	5B042
G06F 9/455 (2006.01)	G06F 9/44 310D	5B376
G06F 11/36 (2006.01)	G06F 9/06 620R	
G06F 11/34 (2006.01)	G06F 11/34 S	

審査請求 未請求 請求項の数 18 O L (全 38 頁)

(21) 出願番号 特願2012-255141 (P2012-255141)
 (22) 出願日 平成24年11月21日 (2012.11.21)

(71) 出願人 302062931
 ルネサスエレクトロニクス株式会社
 神奈川県川崎市中原区下沼部1753番地
 (74) 代理人 100103894
 弁理士 冢入 健
 (72) 発明者 佐藤 光一
 神奈川県川崎市中原区下沼部1753番地
 ルネサスエレクトロニクス株式会社内
 (72) 発明者 松井 朋子
 神奈川県川崎市中原区下沼部1753番地
 ルネサスエレクトロニクス株式会社内
 Fターム(参考) 5B042 GA05 HH07 HH08 MC33
 5B376 BC09 BC62 BC67


(54) 【発明の名称】 性能検証プログラム、性能検証方法及び性能検証装置

(57) 【要約】

【課題】マルチコア用途におけるモデルベース開発において、コード生成前における性能検証の精度を向上させること

【解決手段】一実施形態によれば、性能検証プログラムは、演算部において実行され、マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロックを含むモデルファイルを記憶部から読み出し、前記制御プログラムの性能検証を行う性能検証プログラムである。性能検証プログラムは、前記モデルファイルから前記タスクブロックを抽出して、前記タスクブロック毎のコードを生成するコード生成処理と、シングルコアプロセッサにおける前記コードの実行時間の実時間を前記タスクブロック毎に算出する実時間算出処理と、前記タスクブロック毎に算出された前記実時間を用いて、前記制御プログラムの実行過程を検証する性能検証処理と、を行う。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

演算部において実行され、マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロックを含むモデルファイルを記憶部から読み出し、前記制御プログラムの性能検証を行う性能検証プログラムであって、

前記モデルファイルから前記タスクブロックを抽出して、前記タスクブロック毎のコードを生成するコード生成処理と、

シングルコアプロセッサにおける前記コードの実行時間の実時間を前記タスクブロック毎に算出する実時間算出処理と、

前記タスクブロック毎に算出された前記実時間を用いて、前記制御プログラムの実行過程を検証する性能検証処理と、

を行う性能検証プログラム。

【請求項 2】

前記性能検証プログラムは、前記性能検証処理において、前記タスクブロック毎に算出された前記実時間及び前記タスクブロック毎のプロセッサコアの割り当て情報を用いて、前記制御プログラムの実行過程を検証する、

請求項 1 に記載の性能検証プログラム。

【請求項 3】

前記性能検証プログラムは、前記性能検証処理において、マルチコアプロセッサの各プロセッサコアにおける前記タスクブロックの実行開始時間及び実行終了時間を前記実行過程として検証する、

請求項 2 に記載の性能検証プログラム。

【請求項 4】

前記性能検証プログラムは、前記実時間算出処理において、実時間を算出する対象である計算対象タスクブロックを、シミュレータとの連携用ブロックに入れ替えて前記モデルファイルのシミュレーションを実行することにより、前記タスクブロックにおける実時間を算出する、

請求項 1 に記載の性能検証プログラム。

【請求項 5】

前記シミュレータとの連携用ブロックは、前記コード生成処理において前記タスクブロック毎のコードに対応して生成される、

請求項 4 に記載の性能検証プログラム。

【請求項 6】

前記モデルファイルのシミュレーションはシングルコア P I L S 環境中の統合開発環境におけるシミュレーションであり、前記シミュレータとの連携用ブロックは前記統合開発環境と連携することによりシミュレーションを実行する連携用ブロックである、

請求項 4 に記載の性能検証プログラム。

【請求項 7】

演算部において実行され、マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロックを含むモデルファイルを記憶部から読み出し、前記制御プログラムの性能検証を行う性能検証方法であって、

前記モデルファイルから前記タスクブロックを抽出して、前記タスクブロック毎のコードを生成するコード生成処理と、

シングルコアプロセッサにおける前記コードの実行時間の実時間を前記タスクブロック毎に算出する実時間算出処理と、

前記タスクブロック毎に算出された前記実時間を用いて、前記制御プログラムの実行過程を検証する性能検証処理と、

を備える性能検証方法。

【請求項 8】

前記性能検証方法は、前記性能検証処理において、前記タスクブロック毎に算出された

10

20

30

40

50

前記実時間及び前記タスクブロック毎のプロセッサコアの割り当て情報を用いて、前記制御プログラムの実行過程を検証する、

請求項 7 に記載の性能検証方法。

【請求項 9】

前記性能検証方法は、前記性能検証処理において、マルチコアプロセッサの各プロセッサコアにおける前記タスクブロックの実行開始時間及び実行終了時間を前記実行過程として検証する、

請求項 8 に記載の性能検証方法。

【請求項 10】

前記性能検証方法は、前記実時間算出処理において、実時間を算出する対象である計算対象タスクブロックを、シミュレータとの連携用ブロックに入れ替えて前記モデルファイルのシミュレーションを実行することにより、前記タスクブロックにおける実時間を算出する、

10

請求項 7 に記載の性能検証方法。

【請求項 11】

前記シミュレータとの連携用ブロックは、前記コード生成処理において前記タスクブロック毎のコードに対応して生成される、

請求項 10 に記載の性能検証方法。

【請求項 12】

前記モデルファイルのシミュレーションはシングルコア P I L S 環境中の統合開発環境におけるシミュレーションであり、前記シミュレータとの連携用ブロックは前記統合開発環境と連携することによりシミュレーションを実行する連携用ブロックである、

20

請求項 10 に記載の性能検証方法。

【請求項 13】

マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロックを含むモデルファイルを記憶部から読み出し、前記制御プログラムの性能検証を演算部で行う性能検証装置であって、

前記モデルファイルから前記タスクブロックを抽出して、前記タスクブロック毎のコードを生成するコード生成部と、

シングルコアプロセッサにおける前記コードの実行時間の実時間を前記タスクブロック毎に算出する実時間算出部と、

30

前記タスクブロック毎に算出された前記実時間を用いて、前記制御プログラムの実行過程を検証する性能検証部と、

を備える性能検証装置。

【請求項 14】

前記性能検証部は、前記タスクブロック毎に算出された前記実時間及び前記タスクブロック毎のプロセッサコアの割り当て情報を用いて、前記制御プログラムの実行過程を検証する、

請求項 13 に記載の性能検証装置。

【請求項 15】

前記性能検証部は、マルチコアプロセッサの各プロセッサコアにおける前記タスクブロックの実行開始時間及び実行終了時間を前記実行過程として検証する、

40

請求項 14 に記載の性能検証装置。

【請求項 16】

前記実時間算出部は、実時間を算出する対象である計算対象タスクブロックを、シミュレータとの連携用ブロックに入れ替えて前記モデルファイルのシミュレーションを実行することにより、前記タスクブロックにおける実時間を算出する、

請求項 13 に記載の性能検証装置。

【請求項 17】

前記コード生成部は、前記シミュレータとの連携用ブロックを前記タスクブロック毎の

50

コードに対応して生成する、

請求項 16 に記載の性能検証装置。

【請求項 18】

前記モデルファイルのシミュレーションはシングルコア P I L S 環境中の統合開発環境におけるシミュレーションであり、前記シミュレータとの連携用ブロックは前記統合開発環境と連携することによりシミュレーションを実行する連携用ブロックである、

請求項 16 に記載の性能検証装置。

【発明の詳細な説明】

【技術分野】

【0001】

10

本発明は性能検証プログラム、性能検証方法及び性能検証装置に関し、例えばマルチコアプロセッサ上で実行される制御プログラムの性能検証プログラム、性能検証方法及び性能検証装置に関する。

【背景技術】

【0002】

M B D (Model Based Design) ツールを使用した P I L S (Processor In the Loop Simulation) 環境では、シングルコアプロセッサ用のモデルが作成され、それに基づくプログラムのコード生成や動作検証が行われている。

【0003】

例えば、特許文献 1 や 2 には、モデルベース開発手法を用いてプログラムコードを生成する方法や性能予測を行うシステムが記載されている。

20

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特開 2003 - 173256 号公報

【特許文献 2】特開 2011 - 154521 号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

近年、M C U (Micro Control Unit) のスピード向上が限界となっているため、組み込みシステム等においてシングルコア M C U からマルチコア M C U への移行が検討されている。特許文献 1 ~ 2 に記載されている従来技術は、シングルコアプロセッサ用途におけるモデルベース開発の技術である。従って、従来技術では、マルチコアプロセッサ用途におけるモデルベース開発において、コード生成前における性能検証の精度を向上させることができないという問題がある。

30

なお、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

【課題を解決するための手段】

【0006】

一実施形態にかかる性能検証プログラムは、演算部において実行され、マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロックを含むモデルファイルを記憶部から読み出し、前記制御プログラムの性能検証を行う性能検証プログラムである。この性能検証プログラムは、シングルコアプロセッサにおけるタスクブロック毎のコードの実行時間の実時間を前記タスクブロック毎に算出する実時間算出処理と、前記タスクブロック毎に算出された前記実時間を用いて、前記制御プログラムの実行過程を検証する性能検証処理と、を特に行う。

40

【発明の効果】

【0007】

前記一実施の形態によれば、マルチコアプロセッサ用途におけるモデルベース開発において、コード生成前における性能検証の精度を向上させることができる。

50

【図面の簡単な説明】**【0008】**

【図1】実施の形態1にかかる性能検証装置の例を示す構成図である。

【図2】実施の形態1にかかる性能検証装置の処理の一例を示したフローチャートである。

【図3】実施の形態2にかかる性能検証装置の例を示す構成図である。

【図4】実施の形態2にかかるマルチコアPILS環境におけるコード生成前の性能検証の一例を示したイメージ図である。

【図5】実施の形態2にかかるマルチコアPILS環境におけるコード生成前の性能検証の一例を示したフローチャートである。

10

【図6】実施の形態3にかかる性能検証装置の例を示す構成図である。

【図7】実施の形態3にかかるマルチコアPILS環境におけるコード生成前の性能検証の一例を示したイメージ図である。

【図8】実施の形態3にかかるマルチコアコード生成にかかる処理の一例を示したイメージ図である。

【図9】実施の形態3にかかるマルチコアモデルを対象としたオブジェクトコード生成の全体フローの一例を示したフローチャートである。

【図10】実施の形態3にかかるステップS24の詳細な処理の一例について示したフローチャートである。

【図11】実施の形態3にかかる機能シミュレーションログの一例を示した図である。

20

【図12】実施の形態3にかかる性能シミュレーションログの一例を示した図である。

【図13】実施の形態3にかかるタスク実行時間計算部が計算した計算結果の一例を示したイメージ図である。

【図14】実施の形態3にかかる性能シミュレーションログをタスク遷移表示部において表示したときの表示画面の一例である。

【図15】実施の形態4にかかるマルチコアコード生成部の例を示した構成図である。

【図16】実施の形態4にかかるマルチコアコード生成部の詳細な処理の一例について示したフローチャートである。

【図17】実施の形態4にかかるタスクブロックが含まれるモデルの一例を示したイメージ図である。

30

【図18】実施の形態4にかかるタスクブロックに関するターゲットコード及びOIL用情報の一例を示す図である。

【図19】実施の形態4にかかるリソースブロックが含まれるモデルの一例を示したイメージ図である。

【図20】実施の形態4にかかるリソースブロックに関するターゲットコード及びOIL用情報の一例を示す図である。

【図21】実施の形態4にかかるAlarmブロックが含まれるモデルの一例を示したイメージ図である。

【図22】実施の形態4にかかるAlarmブロックに関するターゲットコード及びOIL用情報の一例を示す図である。

40

【図23】実施の形態4にかかるISRブロックが含まれるモデルの一例を示したイメージ図である。

【図24】実施の形態4にかかるISRブロックに関するターゲットコード及びOIL用情報の一例を示す図である。

【発明を実施するための形態】**【0009】**

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

【0010】

50

様々な処理を行う機能ブロックとして以下の図面に記載される性能検証装置の各要素は、ハードウェア的には、CPU (Central Processing Unit)、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解される所であり、いずれかに限定されるものではない。

【0011】

実施の形態 1

図 1 は、実施の形態 1 にかかる性能検証装置の例を示す構成図である。性能検証装置 1 は、演算部 2 及び記憶部 3 を備える。性能検証装置 1 は、マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロック (タスク処理関数部分のブロック) を含むモデルファイル 7 を記憶部 3 から読み出す。そして性能検証装置 1 は、制御プログラムの性能検証を演算部 2 において実行する。まとめると、性能検証装置 1 は、モデルベース開発手法を用いて生成された制御プログラムの性能検証 (特にマルチコアプロセッサにおいて実行される制御プログラムの性能検証) を行うことができる。

10

【0012】

演算部 2 は、性能検証装置 1 において演算を実行し、記憶部 3 は、性能検証装置 1 においてプログラムやデータ等を記憶する。演算部 2 は、コード生成部 4、実時間算出部 5 及び性能検証部 6 を備え、記憶部 3 はモデルファイル 7 を備える。

20

【0013】

コード生成部 4 は、モデルファイル 7 からタスクブロック 8、9 を抽出して、タスクブロック毎のコードを生成する。演算部 2 は、例えばモデルシミュレーションプログラムを用いることにより、複数のタスクブロックにより構成されるプログラムのモデルファイルを生成することができる。モデルシミュレーションプログラムは、例えば MATLAB (登録商標) / Simulink (登録商標) といった MBD ツールである。

【0014】

実時間算出部 5 は、シングルコアプロセッサにおけるタスクブロック 8、9 毎のコードの実行時間の実時間を、タスクブロック 8、9 毎に算出する。この実時間の算出は、プログラムやエミュレータ等により実行することができる。

30

【0015】

なお、実時間とは、シングルコアプロセッサでタスクブロックを実行した場合を想定して計算した実行時間のことをいい、実測値とも表現する。以下においても同様に表現する。

【0016】

性能検証部 6 は、タスクブロック 8、9 毎に算出された実時間を用いて、制御プログラムの実行過程を検証する。実行過程とは、例えばマルチコアプロセッサにおける各プロセッサコアが、タスクブロック 8、9 を実行する開始時間及び実行の終了時間のことをいう。

【0017】

モデルファイル 7 は、マルチコアプロセッサ上で実行される制御プログラムの動作をモデル化した複数のタスクブロック 8、9 を含む。なおモデルファイル 7 におけるタスクブロックの数は図 1 では 2 個が図示されているが、3 個以上であってもよい。

40

【0018】

図 2 は、実施の形態 1 にかかる性能検証装置の処理の一例を示したフローチャートである。以下、性能検証装置 1 の実行する処理について説明する。

【0019】

まず、コード生成部 4 は、モデルファイル 7 からタスクブロック 8、9 を抽出して、タスクブロック 8、9 毎にコードを生成する (ステップ S 1)。次に実時間算出部 5 は、シングルコアプロセッサにおけるコードの実行時間の実時間をタスクブロック 8、9 毎に算出する (ステップ S 2)。そして性能検証部 6 は、タスクブロック 8、9 毎に算出された

50

実時間を用いて、制御プログラムの実行過程を検証する（ステップS3）。以上のようにして、性能検証装置は性能検証を実行する。

【0020】

以上の構成より、性能検証装置1は、タスクブロック毎に算出された実時間を考慮した制御プログラムの実行過程の検証をすることができる。この実時間と、制御プログラムを実際に動作させたときのタスクブロックのコードの実行時間との差はほとんどないと考えられるため、性能検証装置1は、コード生成前におけるモデルファイルの性能検証の精度を向上させることができる。換言すれば、モデルファイルから生成したコードをマルチコアにおいて実行したときの正確な性能検証をすることができる。なお、マルチコアプロセッサでは、モデルファイルからプログラムコード（例えばオブジェクトファイル）を生成し、当該プログラムコードをプロセッサに書き込む又は読み込ませることによってモデルファイルにより定義される動作を実行する。以下の説明では、マルチコアプロセッサに与えるコードをマルチコアコードと称し、シングルコアプロセッサに与えるコードをシングルコアコードと称す。

10

【0021】

従来、マルチコアコード生成前の段階でマルチコアプロセッサ用のモデルファイルの性能検証を実行する場合には、性能検証に用いるタスクブロック毎のコードの実行時間として、予測値が用いられた。しかしながら、マルチコアプロセッサにおいてプログラムが実行される場合、タスクブロックは複数のプロセッサコアに割り当てられて処理が実行される。そのため、各タスクブロックのコードの実行時間の予測値を用いたマルチコアコード生成前の段階における性能検証の結果と、各タスクブロックのコードの現実の実行時間に基づくマルチコアコード生成後の段階における性能検証の結果とが異なってしまうという課題があった。

20

【0022】

実施の形態1にかかる性能検証装置1は、算出したタスクブロック毎のコードの実時間を用いて、マルチコアコード生成前の段階における性能検証を実行することができる。従って、性能検証装置1は従来と比較して、マルチコアコード生成前の段階における性能検証の結果を、マルチコアコード生成後の段階における性能検証の結果により近づけることができる。換言すれば、性能検証装置1は、コード生成前における性能検証の精度を向上させることができる。

30

【0023】

なお、性能検証部6は、算出したタスクブロック毎の実時間だけでなく、タスクブロック毎のプロセッサコアの割り当て情報も用いて、制御プログラムの実行過程を検証することもできる。この場合、性能検証装置1は、タスクブロックを複数のプロセッサコアに割り当てた状態を仮定することにより、実際の制御プログラムの動作により近い性能検証をすることができる。そのため、性能検証装置1は、実際の制御プログラムの性能検証をより精度よく実現することができる。特に、性能検証装置1は、プロセッサコア毎の実行性能を検証することができる。

【0024】

性能検証部6が検証する制御プログラムの実行過程は、例えばマルチコアプロセッサにおける各プロセッサコアが、タスクブロック8、9のコードを実行する開始時間及び実行の終了時間のことをいう。これにより、性能検証部6は、各プロセッサコアにおけるタスクブロックの実行状況を具体的に検証することができるため、制御プログラムについてより具体的な検証ができる。

40

【0025】

実施の形態2

実施の形態2においては、実施の形態1において説明した性能検証装置の具体的な構成を説明するとともに、性能検証装置の実行する具体的な処理についても説明する。

【0026】

図3は、実施の形態2にかかる性能検証装置の例を示す構成図である。性能検証装置1

50

0 は、演算部 1 1 及び記憶部 1 2 を備える。性能検証装置 1 0 は、性能検証装置 1 と同様、マルチコアプロセッサにおいて実行される制御プログラムの性能検証装置である。

【 0 0 2 7 】

演算部 1 1 は、モデルシミュレーションプログラム 2 1 に基づいてマルチコアプロセッサ用のモデルベース化されたモデルファイル（ソースプログラム）を生成し、その性能検証を実行する。演算部 1 1 は、例えば CPU を搭載した IC（Integrated Circuit）により構成される。演算部 1 1 は、モデル生成部 1 3、タスク単位コード生成部 1 4、モデルシミュレータ部 1 5 及び性能検証部 1 7 を備える。演算部 1 1 は、図 1 における演算部 2 に対応する。

【 0 0 2 8 】

記憶部 1 2 は、性能検証装置 1 0 においてプログラム及び演算部 1 1 が生成したファイルを格納する部分であり、例えば性能検証装置 1 0 の記憶媒体により構成される。記憶部 1 2 は、プログラム格納部 1 8 及びデータ格納部 1 9 を備える。

【 0 0 2 9 】

モデル生成部 1 3 は、モデルシミュレーションプログラム 2 1 に基づいて、マルチコアプロセッサ用のモデルファイル 2 2 を生成する。モデルファイル 2 2 では、性能検証する対象のマルチコアプロセッサ用の制御プログラムがモデル化されたファイルとして（モデルファイルとして）記載されており、まだコード生成はされていない。ここでモデルファイル 2 2 には、モデル化に応じて、複数のタスクブロック（タスク処理関数部分のブロック）が含まれている。

【 0 0 3 0 】

タスク単位コード生成部 1 4 は、タスク単位コード生成プログラム 2 3 に基づいて、モデルファイル 2 2 におけるタスクブロック毎のコード（タスク単位コード 2 4）を生成する。タスク単位コード生成プログラム 2 3 はタスク単位コードを生成するのに必要なプログラムであり、例えばプログラム格納部 1 8 に格納されている。タスク単位コード 2 4 は、モデルファイル 2 2 におけるタスクブロックの数だけ生成される。タスク単位コード生成部 1 4 は、図 1 におけるコード生成部 4 に対応する。

【 0 0 3 1 】

モデルシミュレータ部 1 5 は、実時間算出部 1 6 を有し、モデルファイル 2 2 のシミュレーションを実行する。具体的には、実時間算出部 1 6 が、実時間計測プログラム 2 5 に基づいて、タスク単位コード 2 4 のシングルコアプロセッサにおける実時間を算出するシミュレーションを実行する。なお、実時間の定義は実施の形態 1 に記載の通りである。実時間算出部 1 6 は、算出した全てのタスク単位コード 2 4 における実時間を、実時間ファイル 2 6 に記載して出力する。実時間算出部 1 6 は、図 1 における実時間算出部 5 に対応する。

【 0 0 3 2 】

性能検証部 1 7 は、実時間ファイル 2 6 に記載された実時間のデータに基づいて、性能検証対象となるマルチコアプロセッサ用の制御プログラムをマルチコアプロセッサで実行した場合を想定した性能検証を実行する。性能検証部 1 7 は、例えばモデルファイル 2 2 をマルチコアプロセッサで実行した場合の総実行時間について算出することができる。以上の構成により、性能検証装置 1 0 は目的とするマルチコアプロセッサ用の制御プログラムの性能検証を実行することができる。性能検証部 1 7 は、図 1 における性能検証部 6 に対応する。

【 0 0 3 3 】

プログラム格納部 1 8 には、モデルシミュレーションプログラム 2 1、タスク単位コード生成プログラム 2 3 及び実時間計測プログラム 2 5 が格納されている。モデルシミュレーションプログラム 2 1 は、モデル生成部 1 3 が生成するマルチコアプロセッサ上で実行される制御プログラムの動作をモデル化したモデルファイルを生成するためのプログラムである。タスク単位コード生成プログラム 2 3 は、モデルファイルに含まれるタスクブロック単位のコードをタスク単位コード生成部 1 4 で生成するのに必要なプログラムである

10

20

30

40

50

。実時間計測プログラム 25 は、実時間算出部 16 でタスクブロック単位のコードの実行時間の実時間を計測するのに必要なプログラムである。

【0034】

データ格納部 19 には、モデルファイル 22、タスク単位コード 24 及び実時間ファイル 26 が格納されている。モデルファイル 22 は、モデル生成部 13 が生成した、マルチコア上で実行される制御プログラムの動作をモデル化した複数のタスクブロックを含むモデルファイルである。タスク単位コード 24 は、タスク単位コード生成部 14 が生成したタスクブロック毎のコードである。実時間ファイル 26 は、実時間算出部 16 が算出したタスク単位コード 24 の実行時間の実時間が記載されたファイルである。モデルファイル 22 は、図 1 におけるモデルファイル 7 に対応する。

10

【0035】

図 4 は、性能検証装置 10 によって実行される、マルチコア P I L S 環境におけるコード生成前の性能検証の一例を示したイメージ図である。以下、図 4 を用いて、性能検証装置 10 のタスク単位コード生成部 14、実時間算出部 16 及び性能検証部 17 が実行する処理を詳述する。なお、タスク単位コード生成部 14 及び実時間算出部 16 は、図 4 におけるシングルコア P I L S 環境 100 において処理を実行する。

【0036】

マルチコア O S (Operating System) モデル 101 は、モデル生成部 13 によって生成された、タスクブロック 101 - 1、101 - 2、・・・、101 - n といった n 個 (n は任意の数) のタスクブロックを有するモデルファイルである。マルチコア O S モデル 101 は、図 4 のモデルファイル 22 に対応する。

20

【0037】

マルチコアプロセッサの場合、P E (Processer Elements : ここではプロセッサコア) 間の排他制御、つまり O S を考慮したコード生成を行う必要がある。そこで、マルチコア O S モデル 101 の生成においては、O S を考慮したモデリングやコード生成を行うことができるよう、タスクブロックの他に、アラームブロック、I S R (Interrupt Service Routine) ブロック及び排他制御ブロックが用意される。モデル生成部 13 は、これらのブロックを用いることによりマルチコア O S モデル 101 を生成する。従ってマルチコア O S モデル 101 は、タスクブロックの他に、アラームブロック、I S R ブロック及び排他制御ブロックがブロックとして含まれる。

30

【0038】

タスクブロック、アラームブロック、I S R ブロックには、割り当てる P E の情報をパラメータとしてユーザが設定できるように設定されている。コード生成のときには、その P E 情報を元にマルチコアコード生成が実行される。なお、タスクブロック、アラームブロック、I S R ブロック及び排他制御ブロックの詳細な説明は後述する。

【0039】

まずタスク単位コード生成部 14 は、マルチコア O S モデル 101 をコピーした後、コピーしたマルチコア O S モデル 101 においてマルチコアプロセッサ用に設定されているパラメータ設定をシングルコアプロセッサ用のパラメータ設定に変更する。このようにして、タスク単位コード生成部 14 は、シングルコアモデル 102 を自動で作成する。

40

【0040】

シングルコアモデル 102 は、マルチコア O S モデル 101 におけるタスクブロック 101 - 1、101 - 2、・・・、101 - n に対応するタスクブロック 102 - 1、102 - 2、・・・、102 - n といった n 個 (n は任意の数) のタスクブロックを有する。なおマルチコア O S モデル 101 と、シングルコアモデル 102 とは、パラメータ設定のみが異なるだけで、モデルは同一である。そのため、両者のシミュレーション結果は一致する。タスクブロック 102 - 1、102 - 2、・・・、102 - n は、シングルコアモデル 102 における基本機能が定義されたブロックである。

【0041】

次にタスク単位コード生成部 14 は、シングルコアモデル 102 の各タスクブロックを

50

自動で検出し、各タスクブロックのタスク単位コードを生成する。そして実時間算出部 16 は、各タスクブロックにおけるそれぞれのタスク処理関数部分をシングルコア P I L S 環境 100 に適用することによって、実測値ファイル 110 をファイルに出力する。この実測値ファイル 110 は、図 4 の実時間ファイル 26 に対応する。

【0042】

以下、実測値ファイル 110 をファイルに出力するまでの処理について具体的に説明する。まずタスク単位コード生成部 14 は、シングルコアモデル 102 を起動する。次にタスク単位コード生成部 14 は、シングルコア P I L S 環境 100 において、シングルコアモデル 102 内におけるタスクブロック 102 - 1 をタスク単位コード生成部 14 が有するシングルコアコード生成ツール 103 に適用する。図 4 においては、タスクブロック 102 - 1 はタスク単位コード生成プログラム 23 に適用される。シングルコアコード生成ツール 103 は、図 4 におけるタスク単位コード生成プログラム 23 に対応する。これにより、タスク単位コード生成部 14 は、タスクブロック 102 - 1 に関する生成コード 104、I D E (Integrated Development Environment : 統合開発環境) プロジェクトファイル 105 及び連携用ブロック 106 (P I L S 連携用ブロック) を生成する。

10

【0043】

生成コード 104 は、タスクブロック 102 - 1 のシングルコアプロセッサ用のソースコード (シングルコアコード) であり、図 4 におけるタスク単位コード 24 に対応する。プロジェクトファイル 105 は、I D E 107 の起動において必要なファイルであり、コードが I D E においてどのような状態で動いているか (I D E の設定環境) が定義されている。連携用ブロック 106 は、実時間算出部 16 において実時間を算出するのに用いられるブロックであり、説明については後述する。

20

【0044】

タスク単位コード生成部 14 が生成コード 104 等を生成処理後、実時間算出部 16 は、シングルコアモデル 102 内におけるタスクブロック 102 - 1 を連携用ブロック 106 に置き換える。換言すれば、シングルコアモデル 102 は、正確なシミュレーションが実行されるために変更される。

【0045】

次に実時間算出部 16 内の I D E 107 は、プロジェクトファイル 105 を読み込んで起動する。I D E 107 は、対象とするタスクブロック 102 - 1 (ソースコード) をビルド (コンパイラ) することにより、タスクブロック 102 - 1 におけるオブジェクトコードを生成する。次に I D E 107 は、生成したオブジェクトコードを I D E 107 が有するシミュレータ 108 又はエミュレータ 109 にダウンロードする。シミュレータ 108 は、例えば C u b e s u i t e (登録商標) シミュレータや、その他のマイクロコントローラ (マイコン) 用のシミュレータである。シミュレータ 108 又はエミュレータ 109 は、図 3 における実時間計測プログラム 25 に対応する。

30

【0046】

ここで M B D ツールにおいてシングルコアモデル 102 のシミュレーションを開始 (シングルコアモデル 102 を実行) すると、タスクブロック 102 - 1 が I D E 107 中のシミュレータ 108 及びエミュレータ 109 と連携する。これにより、タスクブロック 102 - 1 をシングルコアプロセッサで動作させたときのシミュレーションが実行される。

40

【0047】

このとき、上述のように、M B D ツールにおいて動作するシングルコアモデル 102 において、タスクブロック 102 - 1 が連携用ブロック 106 に置き換えられている。連携用ブロック 106 に置き換えて M B D ツールがシングルコアモデル 102 を実行することにより、連携用ブロック 106 はタスクブロック 102 - 1 のコードがダウンロードされたシミュレータ 108 または、エミュレータ 109 に自身の入力値を入力する。そして、シミュレータ 108 または、エミュレータ 109 はその入力値を取り込み、シミュレーションを行う。シングルコアプロセッサで実行したシミュレーションにおける出力結果は、連携用ブロック 106 から出力結果としてシングルコアモデル 102 にフィードバックさ

50

れる。この出力結果は、実際にタスクブロック 102 - 1 を実行した場合の出力結果と同じ結果である。MBD ツールは、この出力結果に基づいてシングルコアモデル 102 を実行する。

【0048】

まとめると、実時間算出部 16 は、実時間を算出する対象である計算対象タスクブロックを、計算対象タスクブロックの入力値をシミュレータ 108 およびエミュレータ 109 に渡してシミュレーションを実行後に結果を出力値としてシングルコアモデル 102 に返すための連携用ブロック 106 (シミュレータとの連携用ブロック) に入れ替えて、モデルファイルのシミュレーションを実行する。これにより実時間算出部 16 は、タスクブロックにおける実時間を算出する。

10

【0049】

ここで、モデルファイルのシミュレーションはシングルコア P I L S 環境中の I D E におけるシミュレーションであり、連携用ブロック 106 は I D E と連携することによりシミュレーションを実行する連携用ブロックである。

【0050】

以上のようにシミュレーションを実行することによって、タスクブロック 102 - 1 のコードをシングルコアプロセッサで動作させたときの実測値 (実時間) 110 - 1 が計測される。実測値 110 - 1 は、実測値ファイル 110 に保存される。I D E 107 は、シングルコアモデルの実行を一旦終了する。なお実測値ファイル 110 は、実時間ファイル 26 に対応する。

20

【0051】

ここでシングルコアモデルにおいては、まだ実行していない (実測値が求められていない) タスクブロックが存在している。

【0052】

次にタスク単位コード生成部 14 は、シングルコア P I L S 環境 100 において、タスクブロック 102 - 2 をタスク単位コード生成部 14 が有するシングルコアコード生成ツール 103 に適用する。これにより、タスクブロック 102 - 1 と同様にして、タスクブロック 102 - 2 に関する生成コード、I D E プロジェクトファイル及び連携用ブロックが生成される。このように、連携用ブロック 106 は、タスクブロックに関するコードが生成される処理において、そのタスクブロック毎のコードに対応して生成される。

30

【0053】

次に実時間算出部 16 は、タスクブロック 102 - 2 を連携用ブロック 106 に置き換える。そして I D E 107 は、プロジェクトファイル 105 を読み込んで起動し、対象とするタスクブロック 102 - 2 をビルドすることにより、タスクブロック 102 - 2 におけるオブジェクトコードを生成する。

【0054】

次に I D E 107 は、生成したオブジェクトコードを I D E 107 が有するシミュレータ 108 又はエミュレータ 109 にダウンロードする。ここで M B D ツールがシングルコアモデル 102 のシミュレーションを開始 (シングルコアモデル 102 を実行) すると、タスクブロック 102 - 2 が I D E 107 中のシミュレータ 108 及びエミュレータ 109 と連携することにより、タスクブロック 102 - 2 をシングルコアプロセッサで動作させたときのシミュレーションが実行される。

40

【0055】

このとき、上述のように、M B D ツールにおいて動作するシングルコアモデル 102 において、タスクブロック 102 - 1 は実測値の測定が完了しているため、連携用ブロック 106 には置き換えてはいない。M B D ツールは、タスクブロック 102 - 2 を連携用ブロック 106 に置き換えてシングルコアモデル 102 を実行する。この実行処理については上述と同様である。

【0056】

以上のようにシミュレーションを実行することによって、タスクブロック 102 - 2 を

50

シングルコアプロセッサで動作させたときの実測値 110 - 2 が計測される。実測値 110 - 2 は、実測値ファイル 110 に保存される。

【0057】

IDE107 は、以上の処理をタスクブロック 1 個ごとにタスクブロック 102 - 1 ~ 102 - n まで実行することにより、タスクブロックのシミュレーションが IDE107 において n 回実行される。これにより、実測値 110 - 1 ~ 110 - n が計測され、実測値ファイル 110 に保存される。

【0058】

以上のように、シングルコア P I L S 環境 100 で各タスクブロックの処理時間が実測値としてファイルに保存された後、性能検証部 17 は、マルチコア OS モデル 101 のシミュレーションを実行する。ここで性能検証部 17 は、シミュレーション中に性能検証部 17 の有するタスク実行情報測定部 111 によりタスク実行情報測定を実行する。

10

【0059】

このタスク実行情報測定部 111 において、性能検証部 17 は、シングルコア P I L S 環境 100 で測定した実測値 110 - 1 ~ 110 - n を取り込むとともに、タスクブロック 101 - 1 ~ 101 - n がマルチコアプロセッサにおいてどの P E に割り当てられるかの情報（図示せず）を取り込む。性能検証部 17 は、それらの実測値及び P E に割り当て情報に基づくシミュレーションを実行することにより得られたシミュレーションログ 112 をファイルに出力する。性能検証部 17 の有するタスク遷移表示部 113 は、シミュレーションログ 112 を読み込み、タスク実行状況を G U I (Graphical User Interface) で表示する。ユーザは、G U I によりタスク遷移を確認し、性能検証を行う。もし性能検証において問題が発生された場合には、ユーザはマルチコア OS モデル 101 の P E 割り当てに関して見直しを行う。この性能検証の詳細については実施の形態 3 で改めて説明する。性能検証において問題がないとユーザが判定した場合に、マルチコア OS モデル 101 は初めてオブジェクトコードを生成する。

20

【0060】

例えば、性能検証部 17 は、実測値 110 - 1 ~ 110 - n を取り込んでシミュレーションをするモードに切り替わり、シミュレーションログ 112 を測定用のファイルとして出力する。性能検証部 17 は、このシミュレーションログ 112 を変換してツールであるタスク遷移表示ツールに読み込ませることにより、タスクがどのタイミングで起動し、実行されているか（タスク遷移）を見ることができる。

30

【0061】

図 5 は、マルチコア P I L S 環境におけるコード生成前の性能検証の一例を示したフローチャートである。以下、図 5 において、演算部 11 が実行する処理を改めて説明する。

【0062】

まず、タスク単位コード生成部 14 は、マルチコア OS モデル 101 をコピーした後、コピーしたマルチコア OS モデル 101 においてマルチコアプロセッサ用に設定されているパラメータ設定をシングルコアプロセッサ用のパラメータ設定に変更する。これにより、シングルコア用モデルが生成される（ステップ S 11）。

【0063】

以下、タスク単位コード生成部 14 及び実時間算出部 16 は、シングルコアモデル 102 内のタスクブロック数分、ステップ S 12 ~ S 19 の処理を実行する。

40

【0064】

タスク単位コード生成部 14 は、シングルコアモデル 102 を起動する（ステップ S 12）。次にタスク単位コード生成部 14 は、対象とする 1 つのタスクブロックに対して、シングルコアコード生成ツール 103 を適用する（ステップ S 13）。これによりタスク単位コード生成部 14 は、対象となるタスクブロックに関する生成コード 104（シングルコアコード）、I D E プロジェクトファイル 105 及び連携用ブロック 106 を生成する（ステップ S 14）。ステップ S 14 において連携用ブロックは、タスクブロックに関するコードが生成されるときに、そのタスクブロック毎のコードに対応して生成される。

50

【 0 0 6 5 】

以下、実時間算出部 1 6 が処理を実行する。まず実時間算出部 1 6 は、対象となるタスクブロックを連携用ブロック 1 0 6 に置き換える（ステップ S 1 5）。次に実時間算出部 1 6 は、プロジェクトファイル 1 0 5 を読み込ませて、I D E 1 0 7 を起動する（ステップ S 1 6）。

【 0 0 6 6 】

M B D ツールがステップ S 1 6 において変更されたシングルコアモデル 1 0 2 を実行し、I D E 1 0 7 と対象となるタスクブロックとの連携によるシミュレーションを実行する（ステップ S 1 7）。

【 0 0 6 7 】

ステップ S 1 7 が実行されるタイミングにおいて、ここで、タスクブロックの実行時間が計測され、シミュレーション終了後に計測された実測値の情報が実測値ファイル 1 1 0 に保存される（ステップ S 1 8）。

【 0 0 6 8 】

実時間算出部 1 6 における I D E 1 0 7 は、シングルコアモデルの実行を一旦終了する（ステップ S 1 9）。

【 0 0 6 9 】

演算部 1 1 は、シミュレーションが実行されていない（すなわち実測値が計測されていない）タスクブロックがシングルコアモデル 1 0 2 内に残っていればステップ S 1 3 に戻り、そのタスクブロックに関してステップ S 1 2 ~ S 1 9 の処理を実行する。シングルコアモデル 1 0 2 において、全てのタスクブロックのシミュレーションの実行が完了している場合には、演算部 1 1 は次のステップに移行する。

【 0 0 7 0 】

性能検証部 1 7 は、マルチコア O S モデル 1 0 1 をシミュレーション実行する。これにより、実測値ファイル 1 1 0 が読み込まれることにより、タスク実行情報測定が実行され、シミュレーションログ 1 1 2 が生成される（ステップ S 2 0）。以上のようにして、マルチコア O S モデル 1 0 1 のシミュレーション結果であるシミュレーションログ 1 1 2 が生成される。

【 0 0 7 1 】

実施の形態 2 において、演算部 1 1 は、各タスクブロックにシングルコア P I L S 環境を適用することにより、シングルコアコードを生成し、生成したシングルコアコードを用いた P I L S 連携シミュレーションを実行することによって実行時間を測定した。これにより、マルチコア O S モデル 1 0 1 の性能検証において、実測値を用いた性能検証を行うことができる。このように性能検証において実測値を用いることにより、性能検証の精度が向上するため、マルチコア O S モデル 1 0 1 のマルチコアコード生成後に、コード生成前の段階に戻って修正を実行する「後戻り」を減少させることができる。これにより、マルチコアコード生成にかかる時間を削減することができる。

【 0 0 7 2 】

M B D ツール（例えば M A T L A B / S i m u l i n k）を使用した P I L S 環境においては、シングルコアプロセッサ用のモデル（シングルコアモデル）が作成され、その作成されたモデルのコード生成、動作検証が実行されている。近年、M C U のスピード向上が限界となり、組み込みシステムを導入する対象をマルチコア M C U へ移行することが検討されている。そのため、例えば P I L S 環境においても、マルチコアプロセッサの対応が必要となっている。

【 0 0 7 3 】

特許文献 1、2 といった従来技術は、シングルコアプロセッサにおけるモデルベース開発の技術であり、マルチコアコードの生成やその検証手法は確立されていなかった。

【 0 0 7 4 】

マルチコアプロセッサの場合、P E 間の排他制御、つまり O S を考慮したコード生成を行う必要がある。そこで、O S を考慮したモデリングやコード生成を行うことができるよ

10

20

30

40

50

う、タスクブロック、アラームブロック、ISRブロック、排他制御ブロックが用意される。ユーザは、これらのブロックを使用してマルチコアOSモデルを作成する。ここでタスクブロック、アラームブロック、ISRブロックには、割り当てるPE（プロセッサコア）の情報をパラメータとしてユーザが設定できるようにする必要がある。マルチコアコード生成は、そのPE情報に基づいて実行される。

【0075】

また、マルチコアプロセッサの場合、どのアルゴリズム（タスクブロック）をどのPEに割り当てるかを決定する手段がない。タスクブロックをどのPEに割り当てるかは、アルゴリズムの実行時間によって決める必要がある。そこで、タスクブロック毎に、そのタスクブロックの実行時間情報が、パラメータとして設定できるようにする必要がある。従来は、この実行時間情報として、ユーザが予測した値が設定されていた。

10

【0076】

以上の設定により、タスクブロックには、PE情報と実行時間情報が与えられることになる。シミュレータ等によりマルチコアOSモデルがシミュレーションされると、タスクブロックに与えられたPE情報と実行時間情報とはシミュレーションログに出力される。シミュレーションログがユーザによってタスク遷移表示装置に読み込まれることにより、マルチコアOSモデルにおけるタスク実行状況をユーザがGUIで確認することができる。ユーザはこのタスク実行状況に基づいて、マルチコアOSモデルの性能検証を行う。この性能検証において問題がない場合に、マルチコアOSモデルにおけるマルチコアコードが生成される。

20

【0077】

以上のようなマルチコアPILS環境を想定した場合、タスクブロックのパラメータとして与えられる実行時間は、ユーザの予測値であった。この予測値が用いられることによって、マルチコアコード生成前の検証の精度が低くなってしまい、マルチコアコード生成後の検証で後戻りが発生するという課題があった。この後戻りにより、マルチコアコード生成にかかる時間が増加してしまっていた。

【0078】

マルチコアプロセッサにおいては、デッドライン（制限時間）までに各プロセッサコアの処理が間に合うか否かが問題となる。特にマルチコアプロセッサにおいては、シングルコアプロセッサと異なり、全実行時間は、全タスクの累積時間とみなすことができない。そのため、何のタスクをどのプロセッサコアに割り当てるとともに、設定されたタスクの実行時間が現実とどの程度近いかが性能検証において重要となる。

30

【0079】

換言すれば、各プロセッサコアの処理に要する時間の予測の精度は、設定されたタスクの実行時間の予測の良し悪しに大きく左右されることになる。このため、実測値と異なる予測値が用いられることにより、マルチコアコード生成前の検証の精度が低くなってしまっていた。

【0080】

実施の形態2においては、シングルコアPILS環境を用いて、タスクブロック毎の実測値を測定している。そして、その実測値に基づくマルチコアコード生成前の検証を実行することにより、マルチコアプロセッサ向けPILS環境におけるマルチコアコード生成前の性能検証の精度を向上し、マルチコアコード生成後の性能検証で後戻りの発生が減少する効果が得られる。実際にタスクブロックの処理にかかる時間と同じ又はほぼ同じである実測値が性能検証において用いられるからである。

40

【0081】

また、実時間算出部16は、実時間を算出する対象である計算対象タスクブロックを連携用ブロック106に入れ替えて、モデルファイルのシミュレーションを実行する。これにより実時間算出部16は、タスクブロックにおける実時間を算出する。このとき、計算対象タスクブロックはマルチコアプロセッサ上における実際の処理と同じ処理を実行するため、実時間算出部16は、実測値をより正確に計測することができる。

50

【 0 0 8 2 】

実施の形態 2 において、連携用ブロック 1 0 6 を用いず、対象とするタスクブロックの出力結果として適当な値をシングルコアモデル 1 0 2 に設定することによってシングルコアモデル 1 0 2 を実行しても、実時間算出部 1 6 は同様に実測値を求めることができる。しかし、対象とするタスクブロックの出力結果が本来の値でない場合には、実時間算出部 1 6 がその値を用いてシングルコアモデル 1 0 2 のシミュレーションを実行すると、対象とするタスクブロックの実測値として本来とは異なる結果が得られてしまう可能性がある。従って、実測値をより正確に計測するためには、実時間算出部 1 6 は、連携用ブロック 1 0 6 を用いてシングルコアモデルのシミュレーションを実行するのが望ましい。

【 0 0 8 3 】

タスク単位コード生成部 1 4 は、連携用ブロック 1 0 6 を、タスクブロックに関するコードが生成される処理において、そのタスクブロック毎のコードに対応して生成する。そのように、タスク単位コード生成処理において連携用ブロック 1 0 6 が生成されるため、連携用ブロック 1 0 6 を別の処理で生成する必要がなくなり、実測値（実時間）算出にかかる手間を減らすことができる。

【 0 0 8 4 】

実施の形態 2 において、モデルファイルのシミュレーションはシングルコア P I L S 環境中の I D E におけるシミュレーションであり、連携用ブロック 1 0 6 は I D E と連携することによりシミュレーションを実行する連携用ブロックである。このため、実施の形態 2 にかかる性能検証方法は、P I L S 環境、特に M B D ツールを使用した P I L S 環境に適用することができる。

【 0 0 8 5 】

その他、性能検証装置 1 0 によって生ずる効果は実施の形態 1 に記載したものと同様である。

【 0 0 8 6 】

実施の形態 3

次に実施の形態 3 では、マルチコアプロセッサ用のプログラムにおいて、タスクブロックにおいて所定の性能を満たすように P E （プロセッサコア）をコード生成前に割り当てる方法を説明する。

【 0 0 8 7 】

上述の通り、近年 M C U のスピード向上が限界となっているため、組み込みシステム等においてシングルコア M C U からマルチコア M C U への移行が検討されている。そのため P I L S 環境においても、マルチコアプロセッサへの対応が必要となっている。また、P I L S だけで性能を検証するのではなく、M I L S (Model In the Loop Simulation) / S I L S (Software In the Loop Simulation) のレベルから、いかにマルチコアプロセッサにおいて良質なソフト配分になっているかを検討することが必要になっている。従来技術は、シングルコアプロセッサ開発向けのモデルベース環境が開示されており、マルチコアプロセッサ用のモデルベース環境には対応していない。

【 0 0 8 8 】

マルチコアプロセッサのモデルを扱う場合、その複雑さから一般には O S モデルを使用してモデリングを実行する。ここで O S モデルとは、O S の動作を考慮にいれたモデルであり、シングルコアプロセッサのモデルとしてはあまり利用されないが、マルチコアプロセッサのモデルとしては便利なモデルである。

【 0 0 8 9 】

この O S モデルはタスクブロック、アラームブロック及び排他制御を表現する M A T L A B / S i m u l i n k の P r o t e c t e d R T (Rate Transition) ブロックと同等のブロックを備える。P r o t e c t e d R T ブロックは、マルチレートのデータの整合性を保持するために利用するブロックで、本実施の形態では排他制御ブロック（リソースブロック）として活用する。

【 0 0 9 0 】

10

20

30

40

50

ここで、シングルコアプロセッサを対象にしたモデルベース環境がマルチコアプロセッサを対象としたコード生成において不十分である点（課題）は、大きくいて以下の3点である。

【0091】

1. 性能検証面

シングルコアプロセッサを対象とするモデルの性能評価は、コード生成後のPILS環境において行っていた。しかし、モデルの対象がマルチコアプロセッサとなった場合には、モデル中のどの動作ブロックをどのプロセッサコアに割り当てるかによって、モデルの動作性能が変わる。モデルにおけるプロセッサコアの最適な割り当てを考えるには、割り当て数分のコード生成とPILSシミュレーションとを行う必要があるため、多くの性能検証時間を必要とする。

10

【0092】

2. コード生成面

コード生成自体はシングルコアモデルにしか対応していない。つまり、各ブロックをどのプロセッサコアへ割り当てるかについては考慮されていない。そのため、コード生成においては、どの動作ブロックをどのコアに割り当てるのかを認識した後、マルチコアプロセッサとして動作するコードを生成する必要がある。

【0093】

3. PILSシミュレーション面

シングルコアプロセッサを対象としたコード生成においては、MATLAB/Simulinkとマルチコア仮想環境（シミュレータ）との同期シミュレーションを実現する必要がある。仮想環境上でマルチコアCPUのシミュレーションを実行する場合でも、シングルコアプロセッサと同様に、プラントとの接続（マルチコア仮想環境とMATLAB/Simulinkとの接続）になるI/Fは一箇所（ポート、メモリ）になるのが一般的なため、考え方は変わらない。従って、マルチコアプロセッサを対象としたコード生成においてMATLAB/Simulinkとマルチコア仮想環境との同期シミュレーションを実現する必要がある。しかし、マルチコアCPUのPE毎の複数のデバッグウィンドウとMATLAB/Simulinkの間で、問題が起こらないデバッグ制御が必要となる。

20

【0094】

実施の形態3においては、上述の課題のうち、性能検証面の課題を解決する。実施の形態3にかかる性能検証装置は、性能検証時間を削減するため、コード生成前に性能検証を行うように、性能検証処理を実行するステップの前倒しを行う。

30

【0095】

具体的には以下を実施する。

1. OSモデルの改造

実施の形態3におけるOSモデルは、シングルコアプロセッサにおけるOSモデルに備えられるタスクブロック、アラームブロック、Protected RTのほか、ISRブロックを備える。シングルコアプロセッサにおけるOSモデルにおいても必要なブロックのほとんどは用意されているが、更なるモデル表現の向上のため、ここではISRブロックなるものを用意している。そして、以降に行うコード生成とPILSのため、各ブロックに以下のパラメータを用意する。

40

- ・ブロックに割り当てるPEの情報
- ・タスクブロックのアルゴリズム実行時間

【0096】

2. 性能シミュレーションの仕組みを用意

PILS前のシミュレーション（MILS/SILS）では、遅延時間（実行時間）の概念が存在しない。そのため、一般にはモデルにおける機能の実現できるかどうかを判定する機能シミュレーションしか実施できない。実施の形態3においては、機能シミュレーション中、ブロックの動作を行う度に、ブロックに割り当てられたPE情報、アルゴリズム

50

△実行時間を使って、どのくらい時間が経過したかを機能シミュレーションの実行装置とは別の装置で計算する。こうして、性能シミュレーションを設計の早期段階（コード生成前）で行う。

【0097】

以下、実施の形態3にかかる性能検証装置及び性能検証方法について具体的に説明する。

【0098】

図6は、実施の形態3にかかる性能検証装置の例を示す構成図である。図6にかかる性能検証装置27は、図3にかかる性能検証装置10と比較して、新たにマルチコアコード生成部20を備える。性能検証装置27の他の各部が実行する処理は、性能検証装置10が実行する処理と同一である。

10

【0099】

マルチコアコード生成部20は、性能検証部17におけるマルチコアプロセッサ用のプログラムの検証結果が問題ない場合に、各ブロックにPE及び動作時間を割り当てたマルチコアOSモデルをコンパイルすることにより、マルチコアコード（オブジェクトコード）を生成する。この処理の詳細については後述する。

【0100】

図7は、性能検証部17によって実行される、マルチコアPILS環境におけるコード生成前の性能検証の一例を示したイメージ図である。以下、図7を用いて、性能検証部17が実行する処理を詳述する。

20

【0101】

図7において性能検証部17は、タスク実行時間計算部171及びタスク遷移表示部172を備える。タスク実行時間計算部171は、性能検証装置27が備えるMBDツール200（例えばMATLAB/Simulink）をツールとして使用することにより、機能シミュレーションログ201、PE情報202、時間情報203及びリソース情報204を用いて、タスク実行時間を計算する。タスク実行時間計算部171は、実施の形態2におけるタスク実行情報測定部111に対応し、タスク遷移表示部172は、タスク遷移表示部113に対応する。

【0102】

ここで機能シミュレーションログ201は、タスクが処理される順番が定義されたログ（換言すればコード生成前の機能シミュレーション結果）であり、MBDツール200が出力して、タスク実行時間計算部171に入力される。

30

【0103】

PE情報202は、モデル内のブロックをどのPE（プロセッサコア）で動かすかを示す情報であり、ユーザによって任意に設定される。時間情報203は、各ブロックがシングルコアプロセッサでの処理においてどれだけの時間がかかるかを示す情報であり、例えば実施の形態2において計測された実測値ファイル110が当てはまる。リソース情報204は、タスクの実行において何のリソースを割り当てるかが示された情報である。タスク実行時間計算部171は、PE情報202及び時間情報203をモデルにおける各ブロックに割り当てて、モデルにおけるタスク実行時間を計算する。

40

【0104】

タスク実行時間計算部171は、性能結果である性能シミュレーションログ173を出力し、タスク遷移表示部172に出力する。性能シミュレーションログ173には、モデルにおけるタスクがどのタイミングでどの時間だけ実行されているか（タスク遷移の様子）が示されている。タスク遷移表示部172はその性能シミュレーションログ173に基づいて、タスク遷移の様子を表示する。ユーザは、そのタスク遷移表示部172に表示されたタスク遷移の様子を参照することにより、タスクの実行時間を確認する。すなわち、ユーザは、対象とするモデルの性能が満たされているか否かを検証する。

【0105】

なお、図7において説明した性能検証の方法は、図4において説明した性能検証の方法

50

に対応する。また、性能シミュレーションログ 173 は、図 4 におけるシミュレーションログ 112 に対応する。

【0106】

次に、マルチコアコード生成部 20 の処理について説明する。

【0107】

図 8 は、性能検証部 17 及びマルチコアコード生成部 20 によって実行される、マルチコアコード生成にかかる処理の一例を示したイメージ図である。

【0108】

まず性能検証装置 27 は、マルチコア OS モデル 101 のタスクブロック 101 - 1 ~ 101 - n において、PE 情報 202 及び時間情報 203 を割り当てる。割り当てたモデルは図 8 においてマルチコア OS モデル 206 として表されており、マルチコア OS モデル 206 内のタスクブロック 206 - 1 ~ 206 - n には、PE の情報及び時間情報が割り当てられている。MBD ツール 200 には、こうしてできたマルチコア OS モデル 206 と制御対象であるプラントモデル 205 (物理モデル) を有する閉ループモデルが入力される。

10

【0109】

性能検証部 17 は、このマルチコア OS モデル 206 の性能検証を実行する。この性能検証については図 7 において説明した通りである。

【0110】

性能検証において問題がない場合、マルチコア OS モデル 206 はマルチコアコード生成部 20 に入力される。マルチコアコード生成部 20 は、マルチコア OS モデル 206 を C 又は C++ のソースコードに変換したマルチコア SW (Software) 207 を出力する。マルチコア SW は C 又は C++ のコードで記載されたソースコードであり、タスクブロック 207 - 1 ~ 207 - n は、それぞれ C 又は C++ のソースコードに変換されている。

20

【0111】

コンパイラ 209 には、マルチコア SW 207 及びマルチコア OS 208 が入力される。コンパイラ 209 は入力に基づいてコンパイラを実行し、マルチコア object 210 (オブジェクトコード) を出力する。これはターゲットとなるマルチコア CPU を対象としたコードとなっている。なおマルチコア OS 208 は、マルチコアプロセッサで実行される OS である。

30

【0112】

性能検証装置 27 は、以上により生成されたマルチコア object 210 をシミュレータ 211 に入力するとともに、プラントモデル 205 を MBD ツール 212 に入力する。性能検証装置 27 内の連携ブロック 213 は、シミュレータ 211 とプラントモデル 205 をコシミュレーションすることにより、PILS を実行することができる。なおシミュレータ 211 はマルチコアプロセッサ用のシミュレータである。なおシミュレータ 211 は、マイコンで代用することもできる。

【0113】

なお、図 8 における MBD ツール 200 と MBD ツール 212 とは同じ構成要素である。MBD ツール 200 にはデータとして、マルチコア OS モデル 101 とプラントモデル 205 が投入され、MBD ツール 212 にはデータとして、プラントモデル 205 だけが投入される。

40

【0114】

図 9 は、マルチコア PILS 環境におけるマルチコアモデルを対象としたオブジェクトコード生成の全体フロー (マルチコア OS 作成フロー) の一例を示したフローチャートである。以下、図 9 において、演算部 11 が実行する処理を改めて説明する。

【0115】

まず、ユーザはマルチコア OS モデル 101 とプラントモデル 205 からなるモデルを作成し、用意する (ステップ S21)。マルチコア OS モデル 101 は、モデル生成部 13 により生成することができる。

50

【0116】

次に、演算部11はマルチコアOSモデル101にPE情報202及び時間情報203を設定する。換言すれば、演算部11はマルチコアOSモデル101内のタスクブロックに、対応するPE情報及び時間情報を割り当てる(ステップS22)。これにより、マルチコアOSモデル206ができる。

【0117】

ステップS22において作成されたマルチコアOSモデル206をMBDツール200に入力することにより、MBDツール200でコード生成前の動作検証(機能検証)を実行する(ステップS23)。この動作検証により、機能シミュレーションログ201が生成される。

10

【0118】

ステップS23で動作した機能シミュレーションログ201を性能検証部17に入力し、性能検証部17はコード生成前におけるモデルの性能検証を実行する(ステップS24)。この性能検証の結果はタスク遷移表示部172に表示される。

【0119】

なお、ステップS21~S24の処理は、実施の形態2にて説明した性能検証の処理に対応する。

【0120】

ユーザはタスク遷移表示部172に表示された性能検証の結果を確認し、モデルの実行における動作は問題ないか(モデルが正しく実行されているか)、及び性能に問題がないか(全てのタスクが所定時間内に終了しているか)を検証する(ステップS25)。

20

【0121】

ステップS25において、モデルの実行における動作又は性能の少なくともいずれかに問題がある場合には(ステップS25のNo)、演算部11はユーザの操作に応じて、ステップS21又はステップS22からの処理をやり直す。例えばモデルの実行における動作に異常がある場合には、マルチコアOSモデル101自体に問題があって正常に動作しないことが考えられる。その場合には、演算部11は正しいマルチコアOSモデル101を再度作成することにより、ステップS21からの処理をやり直す。

【0122】

性能に異常がある場合、すなわち所定時間内に終了していないタスクがある場合には、PEの割り当てに問題があることが考えられる。又は、ブロック毎に割り当てられた時間が正しくない場合が考えられる。その場合には、ユーザの操作により、演算部11はマルチコアOSモデル101に正しいPE情報202及び時間情報203を設定する。これにより、演算部11はステップS22からの処理をやり直す。

30

【0123】

なお、モデルの実行における動作に問題がないか否かの判定については、コード生成前の動作検証を実行した後に(ステップS23とステップS24の間に)実行してもよい。

【0124】

モデルの実行において動作及び性能のいずれにも問題がない場合には(ステップS25のYes)、演算部11はマルチコアOSモデル206をマルチコアコード生成部20に入力することにより、マルチコアSW207を生成する。そして演算部11はマルチコアSW207とマルチコアOS208をコンパイラ209に入力することにより、マルチコアobject210を生成する(ステップS26)。

40

【0125】

演算部11はマルチコアobject210をシミュレータ211に入力させ、プラントモデル205をMBDツール212に入力させる。そして演算部11は、シミュレータ211とMBDツール212とを連携ブロック213で連携させることにより、シミュレーションを実行する。このシミュレーションにより、演算部11は動作検証(機能検証)と性能検証を行う(ステップS27)。

【0126】

50

ステップ S 2 7 において、モデルの実行における動作又は性能の少なくともいずれかに問題がある場合には（ステップ S 2 7 の N o ）、演算部 1 1 はユーザの操作に応じて、ステップ S 2 1 又はステップ S 2 2 からの処理をやり直す。この詳細についてはステップ S 2 5 にて上述した通りである。

【 0 1 2 7 】

ステップ S 2 7 において、モデルの実行における動作及び性能のいずれにも問題がない場合には（ステップ S 2 8 の Y e s ）、ユーザはモデルにおける適切なオブジェクトコードが完成したことになる。従って演算部 1 1 の処理は終了する。

【 0 1 2 8 】

図 1 0 は、ステップ S 2 4 における M B D ツール 2 0 0 及び性能検証部 1 7 の詳細な処理の一例について示したフローチャートである。以下、ステップ S 2 4 における性能検証フローの詳細について説明する。

10

【 0 1 2 9 】

ステップ S 2 3 の後、M B D ツール 2 0 0 は、まず M B D シミュレーションを行う。このとき、M B D ツール 2 0 0 は、タスクの実行順を示した機能シミュレーションログ 2 0 1 を出力する（ステップ S 2 4 1 ）。

【 0 1 3 0 】

次に性能検証部 1 7 は、機能シミュレーションログ 2 0 1 、P E 情報 2 0 2 、時間情報 2 0 3 及びリソース情報 2 0 4 を元に、タスク実行時間を計算する。計算結果は、性能シミュレーションログ 1 7 3 として出力される（ステップ S 2 4 2 ）。

20

【 0 1 3 1 】

出力された性能シミュレーションログをユーザがそのまま見るだけでは、要求を満たす性能が出ているか否か（例えばデッドラインを満たすか否か）が一目では分かりにくい。そのため、タスク遷移表示部 1 7 2 が性能シミュレーションログ 1 7 3 を元にしてモデルのタスク遷移表示をする（ステップ S 2 4 3 ）。このタスク遷移表示を見ることにより、ユーザは、ステップ S 2 5 において性能に問題がないか否かを検証することが容易にできる。この検証により、ユーザはステップ S 2 2 の処理をやり直すか（例えば P E の割り当てをもう一度検討しなおすか）、それともステップ S 2 5 以降の先のフローに進むか否かを決定する。

【 0 1 3 2 】

図 1 1 は、以上の処理における機能シミュレーションログ 2 0 1 の一例を示した図である。図 1 1 における「O S E K (Offene Systeme und deren Schnittstellen für die Elektronik im Kraftfahrzeug)」はリアルタイム O S であり、マルチコアプロセッサで動作できる O S の具体例である。

30

【 0 1 3 3 】

図 1 1 における a はタスクブロックに関する機能シミュレーションログであり、タスク名、実行時刻、タスクブロックに割り当てられた P E (割り当て P E) 及び呼び出し先のブロックが記載されている。呼び出し先のブロックとは、タスクブロック自身が呼び出す相手先のブロックのことをいい、無い場合には N u l l が記載される。呼び出し先が関数であり、関数を辿った先にタスクブロック、アラームブロック又は I S R ブロックのいずれかがあれば、呼び出し先としてそのブロックを記録する。

40

【 0 1 3 4 】

図 1 1 における b はアラームブロックに関する機能シミュレーションログであり、タスク名、実行時刻、アラームブロックに割り当てられた P E (割り当て P E) 及び呼び出し先のブロックが記載されている。図 1 1 における c は I S R ブロックに関する機能シミュレーションログであり、タスク名、実行時刻、I S R ブロックに割り当てられた P E (割り当て P E) 及び呼び出し先のブロックが記載されている。

【 0 1 3 5 】

図 1 2 は、以上の処理における性能シミュレーションログ 1 7 3 の一例を示した図である。

50

【0136】

図12におけるaはタスク初期起動を示すシミュレーションログであり、時刻1947661において、タスク3がID1のプロセッサにおいてReady状態になったことを示している。図12におけるbはタスクが実行されることを示すシミュレーションログであり、時刻1949187において、タスク2がID1のプロセッサにおいてRun状態になったことを示している。図12におけるcはタスク終了を示すシミュレーションログであり、時刻71314012において、タスク2がID1のプロセッサにおいてDormant状態になったことを示している。

【0137】

図12におけるdはタスク起動を示すシミュレーションログであり、時刻1946926において、タスク2がID1のプロセッサにおいてactive task状態になったことを示している。図12におけるeは割り込みが発生したことを示すシミュレーションログであり、時刻2136637においてID1のプロセッサが割り込みハンドラ5に入ったことを示すとともに、時刻2136861においてID1のプロセッサが割り込みハンドラ5を抜けたことを示している。図12におけるfはアラームの設定を示すシミュレーションログであり、時刻989337において、ID1のプロセッサにおいてID1のアラームが設定されたことを示している。

10

【0138】

図13は、以上の処理においてタスク実行時間計算部171が計算した計算結果の一例を示したイメージ図である。換言すれば、図12に示したような性能シミュレーションログを分かりやすく図示したのが図13となる。以下、これについて詳細に説明する。

20

【0139】

図13の(a)には、タスクブロックが起動する起動時刻、各タスクブロックに割り当てられたプロセッサID、タスクブロック名及び実行時間のデータが記録されている。

【0140】

各タスクブロックの起動時間は、MBDツール200が実行する機能シミュレーションによって判明する。従って、MBDツール200が出力する機能シミュレーションログ201においては、図13の(a)の「time」に記載された各タスクブロックの起動時刻が記載されている。

【0141】

各タスクブロックに割り当てられたプロセッサIDは、PE情報202に記録されており、実行時間のデータは時間情報203に記録されている。

30

【0142】

なお、図13の(a)において、タスクブロックはtask1__1、task1__2、task2__1、task2__2の4つが定義されている。そして、task1__1はPEID=1において、起動時刻が0において実行時間0.1で実行されることが示されている。同様に、task1__2はPEID=1において、起動時刻が0において実行時間0.2で実行されることが示されている。

【0143】

task2__1はPEID=2において、起動時刻が0において実行時間0.1で実行されるとともに、起動時刻が1において実行時間0.1で実行されることが示されている。task2__2はPEID=2において、起動時刻が0において実行時間0.3で実行されることが示されている。

40

【0144】

タスク実行時間計算部171は以上のデータに基づいて、性能シミュレーションを実行する。タスク実行時間計算部171は、PEID毎に遅延時間を計算する。

【0145】

図13の(b)は、(a)のデータに基づいて、タスク実行時間計算部171が実行した性能シミュレーションの結果(性能シミュレーションログ173)を示した図である。(b)からは、PEID=1の場合(ID1のプロセッサにおいて)、task1__1が

50

0 ~ 0.1、task1__2が0 + 0.1 (= 0.1) ~ 0 + 0.1 + 0.2 (= 0.3)の時刻に実行される(Run状態になる)ことが分かる。PEID = 2の場合(ID2のプロセッサにおいて)、task2__1が0 ~ 0.1、task2__2が0 + 0.1 (= 0.1) ~ 0 + 0.1 + 0.3 (= 0.4)、task2__1が1.0 ~ 1.0 + 0.1 (= 1.1)の時刻に実行される(Run状態になる)ことが分かる。

【0146】

なお、task1__1は時刻0.1以降でDormant状態になり、task1__2は時刻0 ~ 0.1でReady状態、時刻0.3以降でDormant状態になる。また、task2__1は時刻0.1以降でDormant状態になり、task2__2は時刻0 ~ 0.1以降でReady状態、時刻0.4以降でDormant状態になる。

10

【0147】

図14は、図13の(b)に記載された性能シミュレーションログ173をタスク遷移表示部172において表示したときの表示画面の一例である。図14の表示画面は、上述のタスク遷移表示遷移ツールによって表示されるタスク遷移表示を単純化して示している。なお、図14において横軸は時間経過を示している。

【0148】

図14を見ることにより、task1__1 ~ task2__2がいずれのプロセッサでいつ実行されるかを、ユーザは簡単に確認することができる。図14により、task1__1は0 ~ 0.1の時刻に実行され、task1__2は0.1 ~ 0.3の時刻に実行され、task2__1が0 ~ 0.1と1.0 ~ 1.1、task2__2が0.1 ~ 0.4の時刻

20

【0149】

仮にtask2__2の実行時間が1.1の場合には、task2__2は0 + 0.1 (= 0.1) ~ 0 + 0.1 + 1.1 (= 1.2)の時間に行われる。task2__1は時刻1.0周期で起動する前提の場合、次に時刻1.0から始まるはずのtask2__1の実行と重なってしまう。つまり、この場合には性能を満たした動きができないことが、タスク遷移表示部172への表示によりユーザが判定することができる。

【0150】

このようにして、性能検証装置27は、性能検証処理において、マルチコアプロセッサの各プロセッサコアにおけるタスクブロックの実行開始時間及び実行終了時間を実行過程として検証している。

30

【0151】

従来、機能シミュレーションの段階(MBDのみのシミュレーション)では、モデルの性能検証まではできなかった。そのため、マルチコアSWのような、どのPEでタスクを動かすべきかを決定する処理について、早期段階で実現ができなかった。

【0152】

しかし、実施の形態3においては、機能シミュレーションの結果(ログ)とタスクのPEへの割り当て情報、タスクの実行時間を考慮して、コード生成前に実行時間を計算(予測)することができる。このため、早期にマルチコアSWのタスクのPE割り当てを検討することができなかった問題を解決することができた。

40

【0153】

そして、性能検証装置27は、性能検証処理において、タスクブロック毎に算出された実測値及びタスクブロック毎のプロセッサコアの割り当て情報を用いて、制御プログラムの実行過程を検証している。そのため、性能検証装置27は、実際の制御プログラムの性能検証をより精度よく実現することができる。特に、性能検証装置27は、プロセッサコア毎の実行性能を検証することができる。

【0154】

性能検証装置27は、性能検証処理において、マルチコアプロセッサの各プロセッサコアにおけるタスクブロックの実行開始時間及び実行終了時間を実行過程として検証している。そのため、性能検証装置27は、各プロセッサコアにおけるタスクブロックの実行状

50

況を具体的に検証することができるため、制御プログラムについてより具体的な検証ができる。

【0155】

なお実施の形態3にかかる性能検証方法は、実施の形態2と同様に、PILS環境、特にMBDツールを使用したPILS環境に適用することができる。

【0156】

実施の形態4

次に実施の形態4では、マルチコアプロセッサ用のプログラムにおいて、タスクブロックにおいて所定の性能を満たすようにPEをコード生成前に割り当てる方法を説明する。

【0157】

実施の形態4では、実施の形態3において記載した「1.性能検証面」、「2.コード生成面」、「3.PILSシミュレーション面」のうち、「2.コード生成面」における課題を解決する。

【0158】

実施の形態4では、具体的にはOSモデルにおける以下の4ブロックを組み合わせることにより、プログラムのアルゴリズムを表現する。このモデルではマルチコアOS、特にリアルタイムOSであるOSEKをベースにしたコード生成がなされる。

【0159】

1.タスクブロック

タスクブロックは、タスクの処理を行うブロックである。タスクブロックには入力端子と出力端子が備えられており、入力端子よりコールされたタイミングで、パラメータ・ダイアログで指定された名前のタスクをActivate Taskシステムコールで呼び出すブロックである。ここで、タスクブロックに接続されたFunction-Call Subsystemブロックが、タスクの処理関数とみなされる。なおFunction-Call Subsystemブロックはタスク処理関数ブロックであり、タスクブロックの出力端子とトリガ端子とを接続することによって、タスク処理関数とみなされるブロックである。

【0160】

タスクブロックには、割り当てるPEの情報が設定される。タスクブロックにより、コード生成のときにPE毎に使用するTaskコール部(コード)が生成され、OIL(OS EK Implementation Language)上にPE毎に使用するTask定義が生成される。また、タスクブロックとつながる関数ブロックと接続するリソースブロックによってリソース取得・解放のコードが生成される。

【0161】

2. Alarmブロック

Alarmブロックは、アラームの処理を行うブロックである。Alarmブロックには入力端子と出力端子が備えられており、入力端子よりコールされる度に、Alarmブロックは指定した値をカウントし、カウンタが満了する値に達したタイミングで、出力端子に接続したブロックにアラームの満了を通知する。換言すれば、Alarmブロックは、タスクのタイマー機能の役割を有する。なお、出力端子への通知の頻度は、ワンショット・アラームか周期アラームかによって異なる。

【0162】

Alarmブロックには、割り当てるPEの情報が設定される。Alarmブロックにより、OIL上にPE毎に使用するAlarmが生成される。

【0163】

3. ISRブロック

ISRブロックは、マルチコアSW内のブロックに対して、ISR(割り込み)の通知を行うブロックである。ISRブロックには入力端子と出力端子が備えられており、入力信号から信号が入力される度に、出力端子に接続されたブロックに対し、指定された割り込み要因コードをパラメータとして関数コールを行うことによって割り込みの発生を通知

10

20

30

40

50

する。通知を受けたブロックでは、その割り込みに対する処理を行う。なお出力端子に接続できるのは、タスクブロックか、Function-Call Subsystemブロックのいずれかである。

【0164】

ISRブロックには、割り当てるPEの情報が設定される。ISRブロックにより、コード生成のときにPE毎に使用するISRコール部(コード)が生成され、OIL上にPE毎に使用するISRが生成される。ISRブロックは、実施の形態4にかかるマルチコアプロセッサ用のモデルにおける特徴の1つであり、排他制御の処理において必要なブロックである。

【0165】

4. リソースブロック(Protected RTブロック)

実施の形態4では、Protected RTブロックを、リソースの制御をするリソースブロックとして使用している。Protected RTブロックは、ある速度で動作しているブロックの出力データを、異なる速度で動作しているブロックの入力に伝達するブロックである。Protected RTブロックのパラメータにより、データの整合性や確定性を保証する転送と、より早い応答やより少ないメモリ要求とを変更するオプション指定ができる。タスク間やPE間で、共通のリソースを扱う場合に、リソースブロックを関係するブロック間にProtected RTブロックを配置することによって、リソースの競合を防ぐことに応用する。このようにして、Protected RTブロックはリソースに類似した機能をする(リソースブロック)。

【0166】

リソースブロックには、割り当てるPEの情報が設定される。リソースブロックにより、OIL上にPE毎に使用するリソース情報が生成される。

【0167】

実施の形態4にかかる性能検証装置の例は、実施の形態3における図6にて説明した通りであるため、説明を省略する。また、実施の形態4におけるマルチコアコード生成の例については、実施の形態3における図8にて説明した通りであるため、説明を省略する。

【0168】

図15は、実施の形態4にかかるマルチコアコード生成部20の例を示した構成図である。以下、図15を用いて、マルチコアコード生成部20の詳細について説明する。

【0169】

マルチコアコード生成部20はマルチコア用ブロックコード生成部28及びマルチコアOS用コード生成部29を備える。マルチコア用ブロックコード生成部28は、リソース考慮タスクブロックコード生成部30、Alarmブロックコード生成部31及びISRブロックコード生成部32を有する。

【0170】

マルチコアOSモデル206内にあるTask、Alarm、ISR、リソースといったブロックには、割り当てるPE情報が付属されている。マルチコアコード生成部20は、このようなマルチコアOSモデル206を、マルチコア用ブロックコード生成部28に入力する。

【0171】

リソース考慮タスクブロックコード生成部30は、マルチコアOSモデル206内にあるタスクブロックとリソースブロック(Rate transitionブロック)とを処理する。タスクブロックはリソース考慮タスクブロックコード生成部30によりTaskのターゲットコード34に変換され、リソースブロックはリソースのOIL用情報35に変換される。なおターゲットコード34はC又はC++で記載されたコードであり、OIL用情報35は、設定情報(例えばリソース等の設定情報)が記載される。

【0172】

Alarmブロックコード生成部31は、マルチコアOSモデル206内にあるAlarmブロックを処理する。Alarmブロックは、Alarmのターゲットコード34と

10

20

30

40

50

AlarmのOIL用情報35とに変換される。

【0173】

ISRブロックコード生成部32は、マルチコアOSモデル206内にあるISRブロックを処理する。ISRブロックは、ISRのターゲットコード34とISRのOIL用情報35とに変換される。

【0174】

次に、マルチコアコード生成部20は、マルチコア用ブロックコード生成部28が生成したターゲットコード(Task、Alarm、ISR)34とOIL用情報(Alarm、ISR、リソース)35とを、マルチコアOS用コード生成部29に入力する。マルチコアOS用コード生成部29は、ターゲットコード34及びOIL用情報35に基づいて、マルチコアSW207を生成する。マルチコアSW207には、デュアルコアプロセッサの場合は、PE1ターゲットコード214(PE1帰属コード)、PE2ターゲットコード215(PE2帰属コード)、マルチコアOIL216、共通コード/プロジェクト217が含まれる。なお、ここでは、マルチコアコード生成部20は、2つのプロセッサコアがあるマルチプロセッサコア上で動作する制御プログラムのコードを生成する。

10

【0175】

PE1ターゲットコード214はPE1におけるC又はC++のコード、PE2ターゲットコード215はPE2におけるC又はC++のコードである。マルチコアOIL216は、PE1ターゲットコード214及びPE2ターゲットコード215に記載されたPE1及びPE2の処理とOSをつなげるための設定ファイルである。

20

【0176】

マルチコアコード生成部20は、マルチコアSW207を生成するタイミングにおいて、連携ブロック213(シミュレータとの連携用ブロック)を生成する。連携ブロック213は、シミュレータ211と制御対象モデルを載せたMBDツール212間で連携シミュレーション(PILS)を実行するブロックである。

【0177】

実施の形態4におけるマルチコアOS作成フローは実施の形態3における図9の通りであり、説明を省略する。

【0178】

図16は、図9のステップS26におけるマルチコアコード生成部20の詳細な処理の一例について示したフローチャートである。以下、ステップS24におけるマルチコアコード生成フローについて詳述する。

30

【0179】

ステップS26においては、まず、リソース考慮タスクブロックコード生成部30は、リソース考慮Taskコード(ターゲットコード34)を生成する(ステップS261)。ここでリソース考慮タスクブロックコード生成部30は、生成したリソース考慮Taskコードに対応するOIL用情報35を生成する。

【0180】

次に、Alarmブロックコード生成部31は、Alarmコード(ターゲットコード34)を生成する(ステップS262)。ここでAlarmブロックコード生成部31は、生成したAlarmコードに対応するOIL用情報35を生成する。

40

【0181】

次に、ISRブロックコード生成部32は、ISRコード(ターゲットコード34)を生成する(ステップS263)。ここでISRブロックコード生成部32は、生成したISRコードに対応するOIL用情報35を生成する。

【0182】

マルチコアOS用コード生成部29は、以上の処理によって生成されたターゲットコード(Task、Alarm、ISR)34とOIL用情報(Alarm、ISR、リソース)35を使って、PEターゲットコードを生成する(ステップS264)。この処理はPE毎になされる。換言すれば、ステップS264の処理はPE数分だけループする。

50

【0183】

次に、マルチコアOS用コード生成部29は、全てのOIL用情報35に基づいて、図15のマルチコアOIL216を生成する(ステップS265)。

【0184】

マルチコアOS用コード生成部29は、共通コード/プロジェクト217を生成する(ステップS266)。例えば共通コードは、スタートアップファイルであり、プロジェクトファイルは、出力したファイルを元にしたコンパイルを行うファイルである。

【0185】

マルチコアOS用コード生成部29内のシミュレータ連携ブロック生成部33は、連携ブロック213を生成する(ステップS267)。以上のようにして、マルチコアコード生成部20はステップS26の処理を実行する。

10

【0186】

以下、タスクブロック、リソースブロック、Alarmブロック、ISRブロックのそれぞれがモデル中にある場合に生成されるターゲットコード34とOIL用情報35との例について説明する。

【0187】

図17は、タスクブロックが含まれるモデルの一例を示したイメージ図である。図17におけるタスクブロックは「Task1」の名前が付けられており、ID1のPEが割り当てられている。この割り当て情報は、マルチコアOSモデル206のブロックごとに設定されるPE情報に対応する。

20

【0188】

図17のモデルにおいて、「Task1」のタスクブロックはFunction-Call Generatorからの入力端子へのコールの入力により、関数ブロック(Function Call Subsystem)を呼び出す。ここで関数ブロックのトリガ端子にはタスクブロックの出力端子が接続されている。関数ブロックは、関数の計算結果「1」を出力端子Out1から出力する。

【0189】

図18は、図17のモデルにおけるタスクブロックに関するターゲットコード及びOIL用情報の一例を示す図である。図18(a)は、図17のモデルに関するタスクブロックのターゲットコードを示す。図17においてタスクブロック自体は関数ブロックと接続されているため、タスクブロックに接続された関数が図18(a)においてTaskの付属コードとして生成される。

30

【0190】

図18(b)は、図17のモデルに関するタスクブロックのOIL用情報を示す。Task1がどのPEに割り当てられるかは、cpu_PE1の場所に設定される。図18(a)の<1>に記載された通り、Task1はPE1に割り当てられる。

【0191】

また、図18(b)の<2>に記載された通り、Task1はリソース1(RS1)が割り当てられている。リソース1は、例えば共有メモリ等のハードウェア資源である。

【0192】

図19は、リソースブロックが含まれるモデルの一例を示したイメージ図である。図19におけるリソースブロック(Protected RT1)には、ID1のPEが割り当てられている。図19における「Task12」のタスクブロックにはID1のPEが割り当てられ、「Task21」のタスクブロックにはID2のPEが割り当てられる。この割り当て情報は、マルチコアOSモデル206のブロックごとに設定されるPE情報に対応する。

40

【0193】

図19のモデルにおいて、「Task12」のタスクブロックは入力端子へのコールの入力により、「Task12」の関数ブロックを呼び出す。ここで「Task12」の関数ブロックのトリガ端子には、「Task12」のタスクブロックの出力端子が接続され

50

ている。「Task 12」の関数ブロックの入力端子In 1には、リソースブロックの出力端子が接続されており、「Task 12」の関数ブロックはリソースブロックからの出力及び「Task 12」のタスクブロックの呼び出しに基づいて、関数の計算結果を出力端子Out 1から出力する。

【0194】

「Task 21」のタスクブロックは入力端子へのコールの入力により、「Task 21」の関数ブロックを呼び出す。ここで「Task 21」の関数ブロックのトリガ端子には、「Task 21」のタスクブロックの出力端子が接続されている。「Task 21」の関数ブロックの入力端子In 2には、From [A]からの入力値が入力され、「Task 21」の関数ブロックはFrom [A]からの入力値及び「Task 21」のタスク
10
ブロックの呼び出しに基づいて、関数の計算結果を出力端子Out 2から出力する。

【0195】

リソースブロックは、「Task 21」の関数ブロックの出力を制御することにより、リソースの競合を防ぐ。「Task 12」と「Task 21」とが同じリソースRS 1（例えば共有メモリ）を用いてタスクを実行する場合に、「Task 12」と「Task 21」とは異なるPEによって実行される。そのため、「Task 21」による出力中に、「Task 12」が実行されてしまい、「Task 12」の所望の結果を取得することができなくなってしまうことが考えられる。シングルコアプロセッサで図19に記載のモデルを実行する場合には、一つのプロセッサコア上で読み出しと書き込みを同時に行えないため、このような事態は発生しない。しかし、マルチコアプロセッサでモデルを実行する
20
場合には、複数のプロセッサコアが独立に同じタイミングで処理を実行することが可能であるため、このような事態が発生しうる。

【0196】

図20は、図19のモデルにおけるリソースブロックに関するターゲットコード及びOIL用情報の一例を示す図である。図20(a)は、図19のモデルにおけるリソースブロックに関するターゲットコードを示す。図20(a)では、Task 12及びTask 21のタスクブロックのコードは図8と同様に生成される。

【0197】

図19に示したモデルでは、2つのTask間でリソースブロックを使うことにより、データ共有を行っている。このような場合、モデルにかかるターゲットコードにおいては、Taskから呼び出される関数内全体を囲むようにリソースの取得及び解放を行うコードを挿入する。図20(a)の<1>の通り、GetResource(RS 1)、ReleaseResource(RS 1)がRS 1の取得及び解放を行うコードとして記載されている。なお、図20(a)におけるfnc 21()、fnc 12()の関数内では、リソースブロックからのデータのread/writeを行い、処理をするコードが生成される。

【0198】

図20(b)は、図19のモデルに関するタスクブロックのOIL用情報を示す。Task 1、Task 2がどのPEに割り当てられるかは、それぞれcpu__PE 1、cpu__PE 2の場所に設定される。

【0199】

リソースブロックに関する情報自体は、OIL用情報にも出力される。図19のモデルの場合リソースブロックにPEID = 1を設定したため、cpu__PE 1内にリソースがRS 1である情報が記載される。つまり、RS 1の取得及び解放を行う情報がOIL用情報にも記載される。これは図20(b)の<2>の通りである。

【0200】

以上のように、リソースの取得及び解放を行う情報をターゲットコード及びOIL用情報に記載することにより、モデルの実行に際してのリソースの制御を反映させることができる。

【0201】

10

20

30

40

50

本例では示していないが、複数のリソースを共有する場合には、リソース考慮タスクブロックコード生成部30はターゲットコードにおいて、「GetResource(RS1);GetResource(RS2);・・・ReleaseResource(RS2);ReleaseResource(RS2);」のように入れ子となるコードを生成する。

【0202】

なお、OIL用情報は図18、図20ではOILファイルそのままを図示しているが、ステップS261の段階ではあくまで内部データ構造として保持している。OILファイル生成(ステップS265)の段階において、マルチコアOS用コード生成部29はOIL情報に基づいてOILファイルを生成する。これは図22、図24にかかるOIL情報についても同様である。

10

【0203】

図21は、Alarmブロックが含まれるモデルの一例を示したイメージ図である。図21におけるAlarmブロックは「Alarm_repeat」の名前が付けられており、ID1のPEが割り当てられている。またタスクブロックは「Task_repeat」の名前が付けられており、ID1のPEが割り当てられている。この割り当て情報は、マルチコアOSモデル206のブロックごとに設定されるPE情報に対応する。

【0204】

図21のモデルにおいて、AlarmブロックはFunction-Call Generatorからの入力端子へのコールの度に指定した値をカウントし、カウンタが満了する値に達したタイミングで、出力端子に接続したタスクブロックに通知する。タスクブロックは入力端子から入力されたその通知により、関数ブロックを呼び出す。ここで関数ブロックのトリガ端子にはタスクブロックの出力端子が接続されている。関数ブロックは、関数の計算結果を出力端子Out1から出力する。

20

【0205】

図22は、図21のモデルにおけるAlarmブロックに関するターゲットコード及びOIL用情報の一例を示す図である。このAlarmブロックに関するターゲットコード及びOIL用情報は、Alarmブロックコード生成部194により図16におけるステップS262において生成される。図22(a)は、図21のモデルにおけるAlarmブロックに関するターゲットコードを示す。

30

【0206】

図21においてAlarmブロックにはPEID=1、タスクブロックにはPEID=1が割り当てられている。Alarmブロックコード生成部31はAlarmブロックのコードを生成すると、コードにおけるTask(init)という初期化Task内に「SetRelAlarm(Alarm_repeat・・・);」というコードを出力する。これは図22(a)の<1>の通りである。

【0207】

図22(b)は、図21のモデルに関するAlarmブロックのOIL用情報を示す。Alarmブロックコード生成部31は、Alarmブロックのコードを生成するのと同じタイミングで、OIL用情報におけるcpu_PE1の箇所に「Alarm_repeat」を登録する。OIL用情報において、この「Alarm_repeat」の後に「Task_repeat」が記載されるため、「Alarm_repeat」から「Task_repeat」が起動することがOIL用情報において示される。これは図22(b)の<2>、<3>の通りである。

40

【0208】

図23は、ISRブロックが含まれるモデルの一例を示したイメージ図である。図23におけるISRブロックは「INTP0」の名前が付けられており、ID1のPEが割り当てられている。またタスクブロックは「Task」の名前が付けられており、ID1のPEが割り当てられている。この割り当て情報は、マルチコアOSモデル206のブロックごとに設定されるPE情報に対応する。

50

【0209】

なおISRブロックにおいては、INTP0の例外コードとして「0x80」が設定されている。これは、割り込みが発生した場合に、例外処理として「0x80」に飛んで処理を実行するように制御することを意味する。

【0210】

図23のモデルにおいて、ISRブロックはFunction-Call Generatorからの入力端子へのコールの度に、出力端子に接続したタスクブロックに対し、指定された割り込み要因コードをパラメータとして関数コールを行い、割り込みの発生を通知する。タスクブロックは入力端子から入力されたその通知により、関数ブロックを呼び出す。ここで関数ブロックのトリガ端子にはタスクブロックの出力端子が接続されている。関数ブロックは、関数の計算結果を出力端子Out1から出力する。

10

【0211】

図24は、図23のモデルにおけるISRブロックに関するターゲットコード及びOIL用情報の一例を示す図である。このISRブロックに関するターゲットコード及びOIL用情報は、ISRブロックコード生成部32により図17におけるステップS263において生成される。図24(a)は、図22のモデルにおけるISRブロックに関するターゲットコードを示す。

【0212】

図23においてISRブロックにはPEID=1、タスクブロックにはPEID=1が割り当てられている。図22のモデルではISRブロックとタスクブロックがつながっているため、ISRブロックコード生成部32はISRブロックのコードを生成すると、ISR(INTP0)からTask1をActivateTask(起動)するコードを出力する。これは図24(a)の<1>の通りである。

20

【0213】

図24(b)は、図23のモデルに関するISRブロックのOIL用情報を示す。ISRブロックコード生成部32は、ISRブロックのコードを生成するのと同じタイミングで、OIL用情報におけるcpu_PE1の箇所に「INTP0」のISRを登録する。そして、ISRブロックにおいてINTP0の例外コードとして「0x80」が設定されているため、OIL用情報には「0x80」が出力される。これは図24(b)の<2>の通りである。

30

【0214】

以上のようにして生成されたターゲットコード34とOIL用情報35に基づいて、図16のステップS264においてマルチコアOS用コード生成部29はPE帰属コードを生成する。この処理はPE毎に実行される。例えば、PE1に対しては、マルチコアOS用コード生成部29は以下の処理を実行する。

- ・PE1用のC/C++におけるmain関数の出力
- ・PE1に属するtaskターゲットコードを抽出して、PE1用taskターゲットコードとして出力
- ・ISRのOIL用情報35からPE1に属するISRコードを抽出して、PE1用ISRターゲットコードとして出力
- ・出力したPE1用taskターゲットコードにフック関数を追記
- ・PE1用のメモリ初期化コードを出力

40

以上によって出力されたコード全てを総称して、図15におけるPE1ターゲットコード214としている。

【0215】

マルチコアコードの生成を実現するためには、PE数拡張に適合しやすくするため、OSモデルをコード生成のベースにするのが望ましい。そこで、実施の形態4では、OSモデルでマルチコアモデルを実現した。実施の形態4では、具体的には以下の処理を実施している。

1. シングルコアプロセッサで使用していたタスクブロック、Alarmブロックのほか

50

にISRブロックをモデル内のブロックとして用意した。

2. Rate transitionブロックはシングルコアプロセッサのときにもモデル内に存在していたが、実施の形態4においてはリソースを扱うブロックという意味で用いられている。

3. Taskからコールされる関数内からRate transitionブロックを使用する場合、「GetResource()、ReleaseResource()」で関数全体を囲み、その中にデータのread/writeや処理がコードに記述されるようにした。

4. タスクブロック、Alarmブロック、ISRブロック、Rate transitionブロックにPE割り当て情報を設定できるようにした。

10

【0216】

以上の処理により、PEを意識しないアルゴリズムモデルに対して、PE情報を設定するだけで、性能検証装置27はマルチコアOSを使用した複雑なコードを短時間かつ正確に作成できる。また、性能検証装置27は、マルチコアコード生成と同時に連携シミュレーションブロックも自動生成することができる。そのため、性能検証装置27は、マルチコアシミュレータとMBDツールの連携シミュレーション環境構築を短時間かつ正確に作成できる。

【0217】

なお、実施の形態4においてはリアルタイムOSのOSEKをベースにしてマルチコアコードを生成しているが、ベースにするOSはOSEKに限られず、例えばITRON (Industrial TRON)へ拡張することも可能である。

20

【0218】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【0219】

実施の形態1~4のそれぞれに示した性能検証装置が実行する処理フローは、性能検証装置において適宜組み合わせ実行することができる。例えば、実施の形態2にかかる性能検証装置は、実施の形態3に示したオブジェクトコード生成の処理を実行することができる。また、実施の形態2にかかる性能検証装置は、実施の形態4に示したマルチコアコード生成の処理を実行することができる。

30

【0220】

実施の形態1~4に示した性能検証装置が実行する処理フローは、制御方法の1つとして、コンピュータに実行させることができる。例えば、処理フローを制御プログラムとしてコンピュータに実行させてもよい。

【0221】

プログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD-ROM、CD-R、CD-R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

40

【符号の説明】

【0222】

50


1	性能検証装置	
2	演算部	
3	記憶部	
4	コード生成部	
5	実時間算出部	
6	性能検証部	
7	モデルファイル	
8、9	タスクブロック	
10、27	性能検証装置	
11	演算部	10
12	記憶部	
13	モデル生成部	
14	タスク単位コード生成部	
15	モデルシミュレータ部	
16	実時間算出部	
17	性能検証部	
18	プログラム格納部	
19	データ格納部	
20	マルチコアコード生成部	
21	モデルシミュレーションプログラム	20
22	モデルファイル	
23	タスク単位コード生成プログラム	
24	タスク単位コード	
25	実時間計測プログラム	
26	実時間ファイル	
28	マルチコア用ブロックコード生成部	
29	マルチコアOS用コード生成部	
30	リソース考慮タスクブロックコード生成部	
31	Alarmブロックコード生成部	
32	ISRブロックコード生成部	30
33	連携ブロック生成部	
34	ターゲットコード	
35	OIL用情報	
100	シングルコアPILS環境	
101	マルチコアOSモデル	
101-1~101-n	タスクブロック	
102	シングルコアモデル	
102-1~102-n	タスクブロック	
103	シングルコアコード生成ツール	
104	生成コード	40
105	プロジェクトファイル	
106	連携用ブロック	
107	IDE	
108	シミュレータ	
109	エミュレータ	
110	実測値ファイル	
110-1~110-n	実測値	
111	タスク実行情報測定部	
112	シミュレーションログ	
113	タスク遷移表示部	50

- 171 タスク実行時間計算部
- 172 タスク遷移表示部
- 173 性能シミュレーションログ
- 200 MBDツール
- 201 機能シミュレーションログ
- 202 PE情報
- 203 時間情報
- 204 リソース情報
- 205 プラントモデル
- 206 マルチコアOSモデル
- 206-1 ~ 206-n タスクブロック
- 207 マルチコアSW
- 207-1 ~ 207-n タスクブロック
- 208 マルチコアOS
- 209 コンパイラ
- 210 マルチコアobject
- 211 シミュレータ
- 212 MBDツール
- 213 連携ブロック
- 214 PE1ターゲットコード
- 215 PE2ターゲットコード
- 216 マルチコアOIL
- 217 共通コード/プロジェクト


10

20


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】




【図10】




【 図 1 1 】

a:osek task, <task名>, <実行時刻>, <割り当てPE>, <呼び出し先(task, alarm, ISR)>
 b:osek alarm, <alarm名>, <実行時刻>, <割り当てPE>, <呼び出し先(task, alarm, ISR)>
 c:osek ISR, <ISR名>, <実行時刻>, <割り当てPE>, <呼び出し先(task, alarm, ISR)>


【 図 1 3 】




【 図 1 2 】




【 図 1 4 】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】



【図 22】



【 図 2 3 】



【 図 2 4 】

```

(a)
ISR(INTP0)
{
  ActivateTask(Task1);
}
TASK(Task1)
{
  sub1();
  TerminateTask();
}

(b)
SYSTEM {
  .....
  CPU cpu_P01 {
    CORE_NUM = 1;
    OS *** {
      TASK Task1 {
        .....
      }
    }
  }
  ISR_INTP0 {
    .....
    _EXCEPT_LONGCODE=0x80;
  }
};
  
```