

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2019 年 2 月 7 日 (07.02.2019)



(10) 国际公布号
WO 2019/024378 A1

(51) 国际专利分类号:
G02F 1/1368 (2006.01) **G02F 1/1362** (2006.01)

(21) 国际申请号: PCT/CN2017/115793

(22) 国际申请日: 2017 年 12 月 13 日 (13.12.2017)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201710646119.X 2017 年 8 月 1 日 (01.08.2017) CN

(71) 申请人: 惠科股份有限公司(HKC CORPORATION LIMITED) [CN/CN]; 中国广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房 1、2、3 栋, 九州阳光 1 号厂房 5、7 楼, Guangdong 518108 (CN)。重庆惠科金渝光电科技有限公司(CHONGQING HKC OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国重庆市巴南区界石镇石景路 1 号, Chongqing 401300 (CN)。

(72) 发明人: 陈猷仁(CHEN, Yu-jen); 中国重庆市巴南区界石镇石景路 1 号, Chongqing 401300 (CN)。

(74) 代理人: 北京国昊天诚知识产权代理有限公司(CO-HORIZON INTELLECTUAL PROPERTY INC.); 中国北京市朝阳区小关北里甲 2 号渔阳置业大厦 B 座 605, Beijing 100029 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,

(54) Title: ARRAY SUBSTRATE AND DISPLAY DEVICE

(54) 发明名称: 阵列基板以及显示装置




图 3

(57) Abstract: An array substrate and a display device, comprising: a substrate; a switch assembly, which is provided on the substrate; the switch assembly comprising a plurality of transistors (20); a metal wiring (40); pixel electrodes (30), the pixel electrodes (30) comprising a plurality of strip-shaped main stems (31), the main stems (31) comprising a horizontal main stem (310) and a vertical main stem (311) which are perpendicular to each other, a drain electrode wiring (21) of the transistor (20) being located below the horizontal main stem (310) which is closest to the transistor (20); a plurality of pixel units (50), each pixel unit (50) comprises a plurality of display domain areas (51), and the plurality of display domain areas (51) of each pixel unit (50) are symmetrical with respect to the horizontal main stem (310) or a vertical main stem (311); the projection of the metal wiring (40) on the array substrate overlaps with the vertical projection of the horizontal stem (310) or the vertical stem (311) on the array substrate.



NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布：

— 包括国际检索报告(条约第21条(3))。

(57) 摘要：一种阵列基板以及一种显示装置，包括：一基板；开关组件，开关组件设置于基板上；其中，开关组件包括多个晶体管(20)；金属走线(40)；像素电极(30)，像素电极(30)包括多条条状的主干(31)，主干(31)包括相互垂直的水平主干(310)与竖直主干(311)，晶体管(20)的漏极走线(21)位于离晶体管(20)距离最近的水平主干(310)下；多个像素单元(50)，每个像素单元(50)包括多个显示畴区(51)，每个像素单元(50)的多个显示畴区(51)关于水平主干(310)或者竖直主干(311)对称；金属走线(40)在阵列基板的投影，与水平主干(310)或者竖直主干(311)在阵列基板的垂直投影重合。

阵列基板以及显示装置

技术领域

5 本申请涉及液晶显示屏技术领域，尤其涉及一种阵列基板以及一种显示装置。

背景技术

液晶显示面板是液晶显示器的关键部件，液晶显示器目前是市场上运用最为广泛的显示器。

10 目前液晶显示面板逐渐朝着大尺寸或高解析度的方向发展。特别是液晶显示面板的解析度、分辨率，已经不能满足消费者的需求。

液晶显示面板包括薄膜晶体管和像素电极，薄膜晶体管的漏极金属通过金属焊盘和像素电极电连接。其中液显示面板的解析度的提升必定会造成像素电极尺寸的缩小，同时走线的增加会明显降低开口率。而且像素电极变小之后，受限于布线空间，会有一些焊盘伸入显示区，会使得开口区液晶所处电场和地形更加复杂，在外力作用下，这里的液晶会出现混乱排布的现象，画面切换时液晶不能及时有序排列，此时液晶显示面板的图像质量就会出现15 问题。

20 发明内容

本申请实施例提供了一种阵列基板以及一种显示装置，可以改善高液晶面板的解析度，提高图像质量。

本申请实施例提供了一种阵列基板，包括基板、开关组件、金属走线、像素电极以及多个像素单元。所述开关组件设置于所述基板上；其中，所述25 开关组件包括多个晶体管；所述像素电极包括多条条状的主干，所述主干包括相互垂直的水平主干与竖直主干，所述晶体管的漏极走线位于离所述晶体管的漏极距离最近的水平主干下；每个像素单元包括多个显示畴区，每个像素单元的多个所述显示畴区关于所述水平主干或者所述竖直主干对称；所述金属走线在所述阵列基板的投影，与所述水平主干或者所述竖直主干在所述30 阵列基板的垂直投影重合。

可选地，所述像素单元包括公共电极走线和存储电容；且位于同一行的所述像素单元的所述公共电极走线相互连接；所述金属走线所在膜层与所述公共电极走线所在膜层之间设置有绝缘层；所述公共电极走线和所述金属走线分别为所述存储电容的第一电极和第二电极。

5 可选地，所述公共电极走线包括第一公共电极走线，所述第一公共电极走线在所述阵列基板的垂直投影与所述金属走线在所述阵列基板的垂直投影重合。

可选地，所述公共电极走线还包括第二公共电极走线，所述第二公共电极走线位于所述像素单元的至少一个侧边处。

10 可选地，所述公共电极走线与所述晶体管的栅极同层设置。

可选地，所述金属走线与所述晶体管的漏极同层设置。

可选地，所述绝缘层为所述晶体管的栅极绝缘层；所述金属走线所在膜层与所述像素电极所在膜层之间设置有钝化层；所述钝化层设置有通孔，所述金属走线通过所述通孔与所述像素电极连接。

15 可选地，所述通孔在所述阵列基板的垂直投影，与所述水平主干和/或所述竖直主干在所述阵列基板的垂直投影重合。

可选地，每个所述像素单元包括第一显示畴区、第二显示畴区、第三显示畴区以及第四显示畴区；其中，所述第一显示畴区和所述第二显示畴区同行设置，所述第三显示畴区和所述第四显示畴区同行设置；所述第一显示畴区和所述第三显示畴区同列设置；所述第二显示畴区和所述第四显示畴区同列设置。

20 可选地，所述通孔在所述阵列基板的垂直投影与所述第一显示畴区和所述第二显示畴区之间的间隙、所述第一显示畴区和所述第三显示畴区之间的间隙、所述第二显示畴区和所述第四显示畴区之间的间隙、所述第三显示畴区和所述第四显示畴区之间的间隙中的至少一个重叠。

可选地，所述金属走线设置在相邻两显示畴区之间的间隙内。

可选地，所述晶体管为金属氧化物晶体管、低温多晶硅晶体管、或非晶硅晶体管。

可选地，所述金属走线的宽度范围大于等于2微米小于等于3微米。

30 本申请实施例提供一种显示装置，包括控制电路以及显示面板，其中，

所述显示面板包括上述内容所述的阵列基板。

本申请实施例通过设置晶体管的漏极走线位于离晶体管距离最近的水平主干下，可以避免现有技术中晶体管的漏极金属通过金属焊盘和像素电极连接导致的像素电极尺寸缩小、焊盘伸入显示区引起液晶出现混乱排布的现象，
5 无需额外占用像素单元显示区的面积，提高了像素的开口率。由于像素单元中相邻两显示畴区的间隙区域的液晶受到相邻两个显示畴区的电场作用，本申请实施例中每个像素单元的多个所述显示畴区关于所述水平主干或者所述竖直主干对称，消除了电场不均匀对于液晶分子的影响。

10 附图说明

通过阅读参照以下附图说明所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将变得更明显。

图 1 为范例的阵列基板的局部俯视图；

图 2 为图 1 中虚线框 16 所示区域的光学检测图；

15 图 3 为本申请实施例提供的一种阵列基板的局部俯视图；

图 4 为图 3 中虚线框 41 所示区域的光学检测图；

图 5 为本申请实施例提供的又一种阵列基板的局部俯视图；

图 6 为沿图 5 中的 AA' 方向剖面图；

图 7 为本申请实施例提供的又一种阵列基板的局部俯视图；

20 图 8 为本申请实施例提供的又一种阵列基板的局部俯视图；

图 9 为本申请实施例提供的又一种阵列基板的局部俯视图；

图 10 为本申请实施例提供的又一种阵列基板的局部俯视图；以及

图 11 为本申请实施例提供的一种显示面板的结构示意图。

25 具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。

30 图 1 为范例的阵列基板的局部俯视图，参见图 1，绝缘交叉的数据线 11

和扫描线 12 限定出多个像素单元 13。晶体管 14 与像素单元 13 中的像素电极 131 之间通过焊盘 15 进行连接。焊盘 15 伸进像素单元 13 的显示区中，一方面会减小像素单元 13 的开口率，另一方面伸进像素单元 13 的焊盘 15 会影响周围显示区的电场。图 2 为图 1 中虚线框 16 所示区域的光学检测图。参见图 2，可见焊盘 15 所在区域不透光，降低了像素单元的开口率，并且焊盘 15 周围液晶出现混乱排布的现象，造成显示不良，画面切换时液晶不能及时有序排列，出现残影现象，52 为公共电极走线所在区域不透光。

图 3 为本申请实施例提供的一种阵列基板的局部俯视图，参考图 3，本申请实施例提供的阵列基板包括：一基板，基板在图中并未示出；开关组件，开关组件设置于基板上，开关组件包括多个晶体管 20；像素电极 30 以及金属走线 40。其中，像素电极 30 包括多条条状的主干 31，主干包括相互垂直的水平主干 310 与竖直主干 311，晶体管 20 的漏极走线 21 位于离晶体管 20 距离最近的水平主干 310 下；晶体管 20 的漏极 21 通过漏极走线 21 与像素电极 30 连接（漏极走线和漏极用同一标号 21）。阵列基板包括多个像素单元 50，每个像素单元 50 包括多个显示畴区 51；像素单元 50 的多个显示畴区 51 关于所述水平主干 310 或者所述竖直主干 311 对称。金属走线 40 在阵列基板的垂直投影，与水平主干 310 或者竖直主干 311 在所述阵列基板的垂直投影重合。

本申请实施例通过设置晶体管 20 的漏极走线 21 位于离晶体管 20 距离最近的水平主干 310 下，因此可以避免晶体管 20 的漏极金属通过金属焊盘和像素电极 30 连接导致的像素电极 30 尺寸缩小、焊盘伸入显示区引起液晶出现混乱排布的现象。无需额外占用像素单元显示区的面积，提高了像素的开口率。由于像素单元 50 中相邻两显示畴区 51 的间隙区域的液晶受到相邻两个显示畴区 51 的电场作用，因此像素单元 50 中相邻两显示畴区的间隙区域呈现暗态，本申请将连接晶体管 20 的漏极 21 与像素电极 30 的金属走线 40 设置在相邻两显示畴区的间隙内，因此金属走线设置无需额外占用像素单元 50 显示区的面积，提高了像素的开口率。本申请实施例中每个像素单元的多个所述显示畴区 51 关于所述水平主干 310 或者所述竖直主干 311 对称，消除了电场不均匀对于液晶分子的影响。图 4 为图 3 中虚线框 41 所示区域的光学检测图。图 2 为图 1 中虚线框 16 所示区域的光学检测图。对比图 2 和图 4 可知，

图 4 的显示画面显示出光的面积大于图 2 中显示画面出光的面积，避免了漏极和像素电极的连接导致像素单元开口率降低的问题。此外，参见图 4，整个像素单元的显示区并未出现画面模糊以及残影现象，由于设置金属走线 40 在阵列基板 10 的垂直投影位于相邻两显示畴区 51 的间隙在阵列基板 10 的垂直投影内，本申请实施例中每个像素单元的多个所述显示畴区 51 关于所述水平主干 310 或者所述竖直主干 311 对称，消除了电场不均匀对于液晶分子的影响，因此不会出现如图 2 中焊盘 15 引起周围电场变化导致液晶排布不规律的问题，仅存在公共电极走线 52 所在区域不透光。

需要说明的是，本申请实施例中的晶体管 20 可以为金属氧化物晶体管、低温多晶硅晶体管以及非晶硅晶体管等，本申请实施例对晶体管的类型不做限定。其中，晶体管 20 的栅极与扫描线 12 相连（图 3 中晶体管 20 的栅极为扫描线 12 的一部分），用于接收扫描信号，晶体管 20 的源极 23 和数据线 11 相连，用于接收数据信号。晶体管的漏极 21 通过金属走线 40 与像素电极 30 相连。可选地，金属走线 40 的宽度范围可以设置为大于等于 2 微米小于等于 3 微米。示例性地，图 3 将像素单元 50 划分为 4 个显示畴区 51，在显示畴区 51 所有间隙均设置了金属走线 40。

可选地，金属走线 40 与晶体管 20 的漏极 21 同层设置。金属走线 40 的材料可以选择与晶体管的漏极选择同样的材料，即金属走线 40 和晶体管 20 的漏极 21 可以在同一工艺中使用同种材料图案化形成，从而简化制作工艺，降低生产成本。

图 5 为本申请实施例提供的又一种阵列基板的局部俯视图；图 6 为沿图 5 中的 AA' 方向剖面图。

结合图 5 和图 6，在上述实施例的基础上，本申请实施例提供的阵列基板中的像素单元 50 还包括公共电极走线 52 和存储电容（图中未示出）；且位于同一行的像素单元 50 的公共电极走线 52 相互连接。参见图 6，公共电极走线 52 与金属走线 40 异层绝缘设置，公共电极走线 52 与金属走线 40 之间设置有绝缘层 24，公共电极走线 52 和金属走线 40 分别为存储电容的第一电极和第二电极。金属走线 40 与像素电极 30 之间设置有钝化层 25，钝化层 25 设置有通孔 26，金属走线 40 通过通孔 26 与像素电极 30 连接。通孔 26 在阵列基板的垂直投影至少与两个相邻的显示畴区 51 的间隙在阵列基板的垂直投影

重叠，即通孔 26 在阵列基板的垂直投影与水平主干 310 或者竖直主干 311 在阵列基板的垂直投影重合。

需要说明的是，存储电容有助于保持液晶显示面板中液晶电容电位的保持，延长显示面板显示的时间，增强显示面板显示效果的稳定性。本申请实施例中可以通过调节公共电极走线 52 和金属走线 40 之间的距离改变存储电容的大小。例如可以根据实际产品对存储电容大小的要求，设置公共电极走线 52 和金属走线 40 所在膜层位置控制公共电极走线 52 和金属走线 40 之间的距离。

可选地，参见图 6，金属走线 40 所在膜层与公共电极走线 52 所在膜层之间的绝缘层 24 可以是晶体管 20 的栅极绝缘层。相比现有技术中使用公共电极走线作为存储电容的第一电极，使用像素电极作为存储电容的第二电极，像素电极所在膜层与公共电极走线所在膜层之间依次设置有晶体管的栅极绝缘层和钝化层，即存储电容的第一电极和第二电极之间设置有栅极绝缘层和钝化层，本申请实施例提供的阵列基板，存储电容的第一电极和第二电极可以仅设置有晶体管的栅极绝缘层，因此本申请可以增大阵列基板的存储电容，增强显示面板显示效果的稳定性。

可选地，参见图 5，公共电极走线 52 包括第一公共电极走线 521，第一公共电极走线 521 在阵列基板的垂直投影与金属走线 40 在阵列基板的垂直投影重合。

可选地，公共电极走线 52 还包括第二公共电极走线 522，第二公共电极走线 522 位于像素单元 50 的至少一个侧边处。

可选地，公共电极走线 52 与晶体管 20 的栅极同层设置。在形成晶体管 20 栅极的同时，通过图案化刻蚀形成公共电极走线，简化了制作工艺，降低了生产成本。

需要说明的是图 5 示例性的设置每个像素单元包括 4 个显示畴区，在其他实施方式中，可以根据实际产品的设计需求调整显示畴区的数量。参见图 5，每个像素单元包括呈 2×2 矩阵排列的第一显示畴区 511、第二显示畴区 512、第三显示畴区 513 以及第四显示畴区 514；其中，第一显示畴区 511 和第二显示畴区 512 同行设置，第三显示畴区 513 和第四显示畴区 514 同行设置；第一显示畴区 511 和第三显示畴区 513 同列设置；第二显示畴区 512 和第四显

示畴区 514 同列设置。本申请实施例可以设置通孔 26 在阵列基板的垂直投影与第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三显示畴区 513 之间的间隙、第二显示畴区 512 和第四显示畴区 514 之间的间隙、第三显示畴区 513 和第四显示畴区 514 之间的间隙重叠，以增加存储电容的两个电极的相对面积。

需要说明的是，本申请实施例中只要金属走线 40 在阵列基板的垂直投影还可以位于第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三显示畴区 513 之间的间隙、第二显示畴区 512 和第四显示畴区 514 之间的间隙、第三显示畴区 513 和第四显示畴区 514 之间的间隙中的至少一个在阵列基板的垂直投影内，通孔 26 在阵列基板 10 的垂直投影与第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三显示畴区 513 之间的间隙、第二显示畴区 512 和第四显示畴区 514 之间的间隙、第三显示畴区 513 和第四显示畴区 514 之间的间隙中的至少一个重叠即可。

参见图 7 示出的阵列基板，金属走线 40 在阵列基板的垂直投影位于第一显示畴区 511 和第二显示畴区 512 之间的间隙在阵列基板的垂直投影内。通孔（图中虚线框 53 所示区域）在阵列基板的垂直投影与第一显示畴区 511 和第二显示畴区 512 之间的间隙重叠。

参见图 8 示出的阵列基板，金属走线 40 在阵列基板的垂直投影位于第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三显示畴区 513 之间的间隙以及第二显示畴区 512 和第四显示畴区 514 之间的间隙在阵列基板的垂直投影内。通孔（图中虚线框 53 所示区域）在阵列基板的垂直投影仅与第一显示畴区 511 和第二显示畴区 512 之间的间隙重叠。

参见图 9 示出的阵列基板，金属走线 40 在阵列基板的垂直投影位于第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三显示畴区 513 之间的间隙以及第二显示畴区 512 和第四显示畴区 514 之间的间隙在阵列基板的垂直投影内。还可以设置通孔（图中虚线框 54 所示区域）在阵列基板的垂直投影与第一显示畴区 511 和第三显示畴区 513 之间的间隙以及第二显示畴区 512 和第四显示畴区 514 之间的间隙重叠。

参见图 10 示出的阵列基板，金属走线 40 在阵列基板的垂直投影位于第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三

显示畴区 513 之间的间隙以及第二显示畴区 512 和第四显示畴区 514 之间的间隙在阵列基板的垂直投影内。还可以设置通孔（图中虚线框 53 和虚线框 54 所示区域）在阵列基板的垂直投影与第一显示畴区 511 和第二显示畴区 512 之间的间隙、第一显示畴区 511 和第三显示畴区 513 之间的间隙以及第二显示畴区 512 和第四显示畴区 514 之间的间隙均重叠。通过调整金属走线与各显示畴区之间的间隙交叠面积以及通孔与各显示畴区之间的间隙交叠面积，可以控制存储电容的大小，存储电容增大有助于液晶电容电位的保持，对补偿寄生电容进行补偿。

本申请实施例还提供一种显示装置，包括：控制电路；以及显示面板，其中，显示面板包括上述技术方案中涉及到的阵列基板。图 11 为本申请实施例提供的一种显示面板的结构示意图。

如图 11 所示，显示面板包括上述实施例中的阵列基板 10。本申请实施例提供的显示面板包括上述实施例中的阵列基板，因此本申请实施例提供的显示面板也具有上述实施例中所描述的有益效果，此处不再赘述。

其中，显示面板可例如为 LCD 显示面板、OLED 显示面板、QLED 显示面板、曲面显示面板或其他显示面板。

在该显示装置为 LCD 显示装置时，该显示装置可以为 TN、OCB、VA 型、曲面型液晶显示装置，但并不限于此。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。

权利要求书

1、一种阵列基板，包括：

一基板；

开关组件，所述开关组件设置于所述基板上；

5 其中，所述开关组件包括多个晶体管；

金属走线；

像素电极，所述像素电极包括多条条状的主干，所述主干包括相互垂直的水平主干与竖直主干，所述晶体管的漏极走线位于离所述晶体管距离最近的水平主干下；以及

10 多个像素单元，每个像素单元包括多个显示畴区，每个像素单元的多个所述显示畴区关于所述水平主干或者所述竖直主干对称；

所述金属走线在所述阵列基板的投影，与所述水平主干或者所述竖直主干在所述阵列基板的垂直投影重合。

2、根据权利要求1所述的阵列基板，还包括：

15 所述像素单元包括公共电极走线和存储电容；且位于同一行的所述像素单元的所述公共电极走线相互连接；

所述金属走线所在膜层与所述公共电极走线所在膜层之间设置有绝缘层；所述公共电极走线和所述金属走线分别为所述存储电容的第一电极和第二电极；

20 所述公共电极走线包括第一公共电极走线，所述第一公共电极走线在所述阵列基板的垂直投影与所述金属走线在所述阵列基板的垂直投影重合。

3、根据权利要求2所述的阵列基板，其中所述公共电极走线还包括第二公共电极走线，所述第二公共电极走线位于所述像素单元的至少一个侧边处。

25 4、根据权利要求2所述的阵列基板，其中所述公共电极走线与所述晶体管的栅极同层设置。

5、根据权利要求2所述的阵列基板，其中所述金属走线与所述晶体管的漏极同层设置。

6、根据权利要求2所述的阵列基板，其中所述绝缘层为所述晶体管的栅极绝缘层；

30 所述金属走线所在膜层与所述像素电极所在膜层之间设置有钝化层；

所述钝化层设置有通孔，所述金属走线通过所述通孔与所述像素电极连接。

7、根据权利要求6所述的阵列基板，其中所述通孔在所述阵列基板的垂直投影，与所述水平主干和/或所述竖直主干在所述阵列基板的垂直投影重合。

5 8、根据权利要求6所述的阵列基板，其中每个所述像素单元包括第一显示畴区、第二显示畴区、第三显示畴区以及第四显示畴区；其中，所述第一显示畴区和所述第二显示畴区同行设置，所述第三显示畴区和所述第四显示畴区同行设置；所述第一显示畴区和所述第三显示畴区同列设置；所述第二显示畴区和所述第四显示畴区同列设置。

10 9、根据权利要求8所述的阵列基板，其中所述通孔在所述阵列基板的垂直投影与所述第一显示畴区和所述第二显示畴区之间的间隙、所述第一显示畴区和所述第三显示畴区之间的间隙、所述第二显示畴区和所述第四显示畴区之间的间隙、所述第三显示畴区和所述第四显示畴区之间的间隙中的至少一个重叠。

15 10、根据权利要求8所述的阵列基板，其中所述金属走线设置在相邻两显示畴区之间的间隙内。

11、根据权利要求1所述的阵列基板，其中所述晶体管为金属氧化物晶体管、低温多晶硅晶体管、或非晶硅晶体管。

20 12、根据权利要求1所述的阵列基板，其中所述金属走线的宽度范围大于等于2微米小于等于3微米。

13、一种显示装置，包括：

控制电路；以及

显示面板，所述显示面板包括如权利要求1所述的阵列基板。

14、一种阵列基板，包括：

25 一基板；

开关组件，所述开关组件设置于所述基板上；

其中，所述开关组件包括多个晶体管；

金属走线；

30 像素电极，所述像素电极包括多条条状的主干，所述主干包括相互垂直的水平主干与竖直主干，所述晶体管的漏极走线位于离所述晶体管距离最近

的水平主干下；以及

多个像素单元，每个像素单元包括多个显示畴区，每个像素单元的多个所述显示畴区关于所述水平主干或者所述竖直主干对称；

所述金属走线在所述阵列基板的投影，与所述水平主干或者所述竖直主干在所述阵列基板的垂直投影重合；

所述像素单元包括公共电极走线和存储电容；且位于同一行的所述像素单元的所述公共电极走线相互连接；

所述金属走线所在膜层与所述公共电极走线所在膜层之间设置有绝缘层；所述公共电极走线和所述金属走线分别为所述存储电容的第一电极和第二电极；

所述公共电极走线包括第一公共电极走线，所述第一公共电极走线在所述阵列基板的垂直投影与所述金属走线在所述阵列基板的垂直投影重合；

所述金属走线的宽度范围大于等于2微米小于等于3微米。

15、根据权利要求14所述的阵列基板，其中所述公共电极走线与所述晶体管的栅极同层设置。

16、根据权利要求14所述的阵列基板，其中所述金属走线与所述晶体管的漏极同层设置。

17、根据权利要求14所述的阵列基板，其中每个所述像素单元包括第一显示畴区、第二显示畴区、第三显示畴区以及第四显示畴区；其中，所述第一显示畴区和所述第二显示畴区同行设置，所述第三显示畴区和所述第四显示畴区同行设置；所述第一显示畴区和所述第三显示畴区同列设置；所述第二显示畴区和所述第四显示畴区同列设置。

18、根据权利要求17所述的阵列基板，其中所述金属走线设置在相邻两显示畴区之间的间隙内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/115793

A. CLASSIFICATION OF SUBJECT MATTER

G02F 1/1368 (2006.01) i; G02F 1/1362 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 惠科, 像素电极, 象素电极, 画素电极, 十字, 水平, 垂直, 竖直, 畴区, 畴域, 多畴, 公共电极, 公用电极, 共通电极, 金属, 线, 电容, 重叠, 重合, 覆盖, 开口率, electrode, aperture, ratio, verti+, horizon+, pixel, cross+, capacit+, overlap+

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 107238990 A (HKC CORPORATION LIMITED et al.), 10 October 2017 (10.10.2017), claims 1-10, description, paragraphs [0042]-[0063], and figures 1-11	1-18
X	US 2012050656 A1 (CHUNGHWA PICTURE TUBES, LTD.), 01 March 2012 (01.03.2012), description, paragraphs [0025]-[0038], and figures 1-2	1, 11-12
Y	US 2012050656 A1 (CHUNGHWA PICTURE TUBES, LTD.), 01 March 2012 (01.03.2012), description, paragraphs [0025]-[0038], and figures 1-2	2-10, 13-18
Y	CN 102759831 A (SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.), 31 October 2012 (31.10.2012), description, paragraphs [0062]-[0067], and figures 1-3	2-10, 13-18
A	CN 105223749 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 06 January 2016 (06.01.2016), entire document	1-18
A	CN 104914634 A (NANJING CEC PANDA LCD TECHNOLOGY CO., LTD.), 16 September 2015 (16.09.2015), entire document	1-18

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 20 April 2018	Date of mailing of the international search report 02 May 2018
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer LI, Guochen Telephone No. 86-(10)-53962578

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/115793

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 106094365 A (SHANGHAI JIXIAN ELECTRONIC TECHNOLOGY CO., LTD.), 09 November 2016 (09.11.2016), entire document	1-18

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2017/115793

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 107238990 A	10 October 2017	None	
US 2012050656 A1	01 March 2012	TW 201209495 A	01 March 2012
		US 8274618 B2	25 September 2012
		TW I409560 B	21 September 2013
CN 102759831 A	31 October 2012	WO 2014012268 A1	23 January 2014
		DE 112012006713 T5	30 April 2015
		CN 102759831 B	21 January 2015
		US 2014022147 A1	23 January 2014
		US 8988332 B2	24 March 2015
CN 105223749 A	06 January 2016	WO 2017059825 A1	13 April 2017
		US 2017285380 A1	05 October 2017
CN 104914634 A	16 September 2015	None	
CN 106094365 A	09 November 2016	None	

国际检索报告

国际申请号

PCT/CN2017/115793

A. 主题的分类

G02F 1/1368(2006.01)i; G02F 1/1362(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G02F

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNPAT, CNKI, WPI, EPODOC: 惠科, 像素电极, 象素电极, 画素电极, 十字, 水平, 垂直, 竖直, 畴区, 畴域, 多畴, 公共电极, 公用电极, 共通电极, 金属, 线, 电容, 重叠, 重合, 覆盖, 开口率, electrode, aperture, ratio, verti+, horizon+, pixel, cross+, capacit+, overlap+

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
PX	CN 107238990 A (惠科股份有限公司 等) 2017年 10月 10日 (2017 - 10 - 10) 权利要求1-10, 说明书第[0042]-[0063]段, 图1-11	1-18
X	US 2012050656 A1 (CHUNGHWA PICTURE TUBES, LTD.) 2012年 3月 1日 (2012 - 03 - 01) 说明书第[0025]-[0038]段, 图1-2	1, 11-12
Y	US 2012050656 A1 (CHUNGHWA PICTURE TUBES, LTD.) 2012年 3月 1日 (2012 - 03 - 01) 说明书第[0025]-[0038]段, 图1-2	2-10, 13-18
Y	CN 102759831 A (深圳市华星光电技术有限公司) 2012年 10月 31日 (2012 - 10 - 31) 说明书第[0062]-[0067]段, 图1-3	2-10, 13-18
A	CN 105223749 A (京东方科技集团股份有限公司 等) 2016年 1月 6日 (2016 - 01 - 06) 全文	1-18
A	CN 104914634 A (南京中电熊猫液晶显示科技有限公司) 2015年 9月 16日 (2015 - 09 - 16) 全文	1-18

☒ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2018年 4月 20日

国际检索报告邮寄日期

2018年 5月 2日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

授权官员

李国琛

电话号码 86-(10)-53962578

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
A	CN 106094365 A (上海纪显电子科技有限公司) 2016年 11月 9日 (2016 - 11 - 09) 全文	1-18

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2017/115793

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	107238990	A	2017年 10月 10日	无			
US	2012050656	A1	2012年 3月 1日	TW	201209495	A	2012年 3月 1日
				US	8274618	B2	2012年 9月 25日
				TW	I409560	B	2013年 9月 21日
CN	102759831	A	2012年 10月 31日	WO	2014012268	A1	2014年 1月 23日
				DE	112012006713	T5	2015年 4月 30日
				CN	102759831	B	2015年 1月 21日
				US	2014022147	A1	2014年 1月 23日
				US	8988332	B2	2015年 3月 24日
CN	105223749	A	2016年 1月 6日	WO	2017059825	A1	2017年 4月 13日
				US	2017285380	A1	2017年 10月 5日
CN	104914634	A	2015年 9月 16日	无			
CN	106094365	A	2016年 11月 9日	无			

表 PCT/ISA/210 (同族专利附件) (2015年1月)