

POLSKA
RZECZPOSPOLITA
LUDOWA



URZĄD
PATENTOWY
PRL

OPIS PATENTOWY

51 587

Patent dodatkowy
do patentu _____

Zgłoszono: 3.II.1965 (P 107 251)


Pierwszeństwo: _____

Opublikowano: 25.VIII.1966

Kl. 21 a⁴, 35/17

MKP H-02-m
G 05f 1/58

UKD



Twórca wynalazku: mgr inż. Stefan Urbański

Właściciel patentu: UNIPAN Zakład Doświadczalny Budowy Aparatury Naukowej Polskiej Akademii Nauk, Warszawa (Polska)

Układ zabezpieczenia tranzystorów w stabilizowanych zasilaczach tranzystorowych w przypadku przeciążenia lub zwarcia wyjścia

1

Przedmiotem wynalazku jest układ zabezpieczenia tranzystorów szeregowych w stabilizowanych zasilaczach tranzystorowych w przypadku przeciążenia lub zwarcia wyjścia odznaczający się tym, że może być stosowany w zasilaczach z regulacją napięcia od zera do dowolnej wartości oraz tym, że dzięki swej prostocie działa niezawodnie w zakresie temperatur otoczenia dopuszczalnych dla zasilaczy tranzystorowych.

Dodatkową zaletą układu połączeń według wynalazku jest to, że nie wymaga on dobierania tranzystorów o określonych parametrach ani też stosowania innych elementów o zawężonych tolerancjach. Układ według wynalazku działa bez opóźnień i nie powoduje stanów przejściowych, mogących doprowadzić do zniszczenia któregośkolwiek elementu w układzie. Równie cenną zaletą układu zabezpieczenia według wynalazku jest to, że reaguje on jednakowo na zwiększenie przeciążenia jak i na zmniejszenie, tzn. umożliwia powrót układu zasilacza do normalnego stanu działania po usunięciu zwarcia lub przeciążenia.

Próg działania układu zabezpieczenia według wynalazku jest całkowicie niezależny od napięcia zasilającego układ stabilizujący jak również od wartości napięcia wyjściowego.

Znane sposoby zabezpieczenia tranzystorów szeregowych w stabilizowanych zasilaczach tranzystorowych w przypadku przeciążenia lub zwarcia, stosowane w zasilaczach o napięciu wyjściowym

2

regulowanym od zera, opierają się w większości przypadków na układach przerzutnikowych, powodujących „zatykanie” tranzystorów szeregowych z chwilą przekroczenia dopuszczalnego obciążenia.

W przypadku zastosowania przerzutnika bistabilnego układ pozostaje w stanie „zablokowania” po usunięciu przeciążenia lub zwarcia i w celu przywrócenia warunków stabilizacji należy spowodować przejście przerzutnika w drugi stan równowagi trwałej za pomocą odpowiedniego przycisku.

Zasadniczą wadą opisanego układu jest to, że w pewnych warunkach wszelkie stany przejściowe na wyjściu powodują „blokowanie” tranzystorów szeregowych; warunki takie powstają np. w przypadku dołączenia do wyjścia kondensatora o dużej pojemności lub np. w przypadku skokowego zmniejszenia napięcia wyjściowego. W przypadku stosowania przerzutnika monostabilnego układ wytwarza samoczynnie sygnały (impulsy) zmierzające do „odblokowania” tranzystorów szeregowych, przy czym sygnały (impulsy) te są wytwarzane w układzie tak długo, jak długo trwa stan przeciążenia lub zwarcia. Wadą tego sposobu jest występowanie niebezpiecznych stanów przejściowych oraz opóźniona reakcja układu w przypadku przywrócenia normalnych warunków obciążenia.

Sposoby zabezpieczenia oparte na zasadzie ograniczenia prądu zwarcia do określonego poziomu

wymagają stosowania tranzystorów szeregowych o dopuszczalnej mocy strat równej mocy prostownika przy założonym prądzie zwarciovym.

Wad występujących w znanych sposobach zabezpieczenia tranzystorów szeregowych w stabilizowanych zasilaczach tranzystorowych można uniknąć stosując układ zabezpieczenia tranzystorów według wynalazku, którego istotną cechą jest zastosowanie wtórnika emiterowego, umożliwiającego sterowanie układu zabezpieczającego napięciem proporcjonalnym do napięcia wyjściowego z chwilą zaistnienia przeciążenia na wyjściu.

Dzięki temu układ zabezpieczenia ma następujące zalety: może być stosowany w zasilaczach z regulacją napięcia wyjściowego od zera, zapewnia w przybliżeniu proporcjonalną zależność prądu zwarciovego od oporności zawierającej zaciski wyjściowe, umożliwia stosowanie tranzystorów szeregowych o mniejszej mocy niż moc zwarciova prostownika przy założonym poziomie prądu zwarcia, zapewnia powrót układu stabilizującego do normalnego stanu działania natychmiast po usunięciu przeciążenia lub zwarcia wyjścia, niezależnie próg działania układu zabezpieczającego od napięcia zasilającego i napięcia wyjściowego, jest niewrażliwy na zmiany parametrów tranzystorów pod wpływem temperatury a tym samym nie wymaga dobierania tranzystorów o określonych ściśle parametrach oraz stosowania elementów o zawężonych tolerancjach i nie powoduje powstawania w układzie zasilacza stanów przejściowych, mogących prowadzić do zniszczenia któregośkolwiek elementu lub powodujących zakłócenia w sieci względnie w otoczeniu zasilacza.

Na rysunku przedstawiono przykład wykonania układu połączeń zabezpieczenia tranzystorów szeregowych w stabilizowanych zasilaczach tranzystorowych.

Zgodnie z rysunkiem układ prostowniczy złożony z elementów 1, 2, 3, 4, podanych przykładowo, przetwarza napięcie zmienne na napięcie stałe zasilające układ stabilizujący złożony z tranzystora szeregowego lub tranzystorów szeregowych 5, wtórnika emiterowego lub wtórników emiterowych 6, zasilanych napięciem pomocniczym 20, wzmacniacza sygnału błędu 13 zasilanego napięciami pomocniczymi 21 i 22, opornika zmiennego lub oporników przełączanych 16, opornika 19, źródła napięcia odniesienia 18 i kondensatora 17 blokującego wyjście 23—24.

W wyżej opisanym przykładzie wykonania układu stabilizującego w przypadku zwarcia zacisków wyjściowych 23—24, wielkość prądu zwarcia określa siła elektromotoryczna układu prostowniczego i oporność wewnętrzna tego układu oraz oporność wewnętrzna tranzystora lub tranzystorów szeregowych 5 w stanie nasycenia. Z reguły oporności te mają wartości znacznie mniejsze niż wartości pożądane ze względu na ograniczenie prądu zwarcia do wielkości dopuszczalnej dla tranzystorów szeregowych i z tego względu konieczne jest stosowanie układu zabezpieczającego, którego działanie powoduje zwiększenie oporności wewnętrznej tranzystorów szeregowych 5 do

takiej wartości jaka zapewni ograniczenie prądu zwarcia do wartości dopuszczalnej.

Układ połączeń zabezpieczenia według wynalazku zawiera opornik 8, na którym spadek napięcia jest proporcjonalny do prądu pobieranego z zacisków wyjściowych 23—24, opornik 7, na którym wytwarza się za pomocą dzielnika napięcia złożonego z oporników 9, 11 i 12 spadek napięcia o przeciwnej polaryzacji niż na oporniku 8, tranzystor 10, który w czasie normalnego działania układu stabilizującego nie przewodzi a zaczyna przewodzić, gdy spadek napięcia na oporniku 8 stanie się większy co do bezwzględnej wartości niż spadek napięcia na oporniku 7, przy czym prąd kolektora tranzystora 10 wytwarza na oporności wyjściowej wzmacniacza 13 spadek napięcia powodujący zmniejszenie prądu bazy tranzystorów 6 i 5 a tym samym wzrost oporności wewnętrznej tranzystorów szeregowych 5, tranzystor 14 w układzie wtórnika emiterowego, którego baza łączy się z punktem wspólnym oporników 16 i 19 za pośrednictwem opornika separującego 15. Napięcia pomocnicze 20, 21, 22 są mierzone w stosunku do szyny minusowej zasilacza.

Przekroczenie określonej wartości prądu wyjściowego wskutek przeciążenia zasilacza powoduje „odetkanie” tranzystora 10 a tym samym stopniowe przejmowanie sterowania prądu bazy tranzystora 6 przez tranzystor 10 zamiast przez wzmacniacz 13. Powoduje to wzrost oporności wewnętrznej tranzystora lub tranzystorów 5 a tym samym zmniejszenie napięcia na zaciskach wyjściowych 23—24, które to zmniejszenie napięcia przenosi się przez dzielnik 16—19 na bazę i odpowiednio na emiter tranzystora 14 zaś przez dzielnik 12, 11 i 9 powoduje zmniejszenie spadku napięcia na oporniku 7 i tym samym zostaje podtrzymane „odetkanie” tranzystora 10. Dalsze przeciążenie lub zwarcie wyjścia zasilacza 23—24 powoduje dzięki działaniu tranzystorów 14 i 10 proporcjonalne w przybliżeniu zmniejszenie się prądu wyjściowego. Usunięcie zwarcia zacisków wyjściowych 23—24 lub zwiększenie oporności obciążenia wyjścia 23—24 zasilacza prowadzi do działania układu zabezpieczającego w przeciwnym kierunku t. zn. do zwiększenia prądu wyjściowego i z chwilą, gdy oporność obciążenia stanie się równa minimalnej dopuszczalnej wartości, układ stabilizujący przejmuję z powrotem kontrolę i zasilacz powraca do normalnego stanu działania.

Układ zabezpieczający reaguje natychmiast, gdyż nie zawiera elementów reaktancyjnych, które mogłyby powodować opóźnienie jego działania.

Zastrzeżenia patentowe

1. Układ zabezpieczenia tranzystorów szeregowych w stabilizowanych zasilaczach tranzystorowych w przypadku przeciążenia lub zwarcia wyjścia przystosowany do zasilaczy z regulacją napięcia od zera **znamienny tym**, że ma tranzystor (14) w układzie o wspólnym kolektorze, przy czym baza wspomnianego tranzystora (14) jest połączona bez-

5

pośrednio lub przez opornik (15) z wejściem znanego wzmacniacza sygnału błędu (13) oraz tranzystor (10) w układzie o wspólnym emiterze, przy czym baza wspomnianego tranzystora (10) jest połączona z dzielnikiem napięcia złożonym z oporników (7) i (9), z których wspomniany opornik (7) jest dołączony do emitera i/lub emiterów znanych tranzystorów szeregowych (5) a wspomniany opornik (9) jest dołączony do wspólnego punktu oporników (11)


5

10

6

i (12), stanowiących dzielnik napięcia w obwodzie emiterowym wspomnianego tranzystora (14), natomiast kolektor wspomnianego tranzystora (10) jest połączony z wyjściem znanego wzmacniacza sygnału błędu (13).

2. Układ zabezpieczenia według zastrz. 1, **znamienny tym**, że opornik (7) jest stały lub regulowany skokowo względnie płynnie w zależności od żądanego prądowego progu działania układu zabezpieczenia .



BIBLIOTEKA
Urzędu Patentowego
Państwa Republiki Polskiej