



19



OFICINA ESPAÑOLA DE
PATENTES Y MARCAS

ESPAÑA

11 Número de publicación: **2 352 869**

51 Int. Cl.:
H01C 10/50 (2006.01)

12

TRADUCCIÓN DE PATENTE EUROPEA

T3

96 Número de solicitud europea: **08759432 .1**

96 Fecha de presentación : **06.05.2008**

97 Número de publicación de la solicitud: **2145340**

97 Fecha de publicación de la solicitud: **20.01.2010**

54 Título: **Métodos y resistores en el microprocesador controlables digitalmente.**

30 Prioridad: **08.05.2007 US 800954**

45 Fecha de publicación de la mención BOPI:
23.02.2011

45 Fecha de la publicación del folleto de la patente:
23.02.2011

73 Titular/es: **Telefonaktiebolaget LM Ericsson (publ)
Ericsson AB. Patent Unit Mobile Platforms Nya
Vattentornet
221 83 Lund, SE**

72 Inventor/es: **Din, Imad Ud y
Oredsson, Filip**

74 Agente: **Elzaburu Márquez, Alberto**

Aviso: En el plazo de nueve meses a contar desde la fecha de publicación en el Boletín europeo de patentes, de la mención de concesión de la patente europea, cualquier persona podrá oponerse ante la Oficina Europea de Patentes a la patente concedida. La oposición deberá formularse por escrito y estar motivada; sólo se considerará como formulada una vez que se haya realizado el pago de la tasa de oposición (art. 99.1 del Convenio sobre concesión de Patentes Europeas).

DESCRIPCIÓN

CAMPO TÉCNICO

La presente invención se refiere generalmente a resistores y en particular a métodos y dispositivos asociados con la fabricación de resistores sobre microprocesadores controlables digitalmente.

5 **ANTECEDENTES**

Los resistores suponen una parte importante en casi todos los circuitos electrónicos. En muchos casos el rendimiento de un circuito está limitado por la precisión de los resistores que están disponibles para implementar el circuito. Los procesos de fabricación del microprocesador de Complementary Metal Oxide
10 Semiconductor (CMOS – Semiconductor de Óxido Metálico complementario) no son actualmente capaces de obtener valores de resistencia precisos. Por ejemplo, los valores de los resistores implementados en microprocesadores de CMOS pueden variar hasta 20-30% con respecto a sus valores de diseño.

Los resistores controlables digitalmente, cuando se implementan en CMOS
15 para contar este despliegue probabilístico en el rendimiento del resistor CMOS, se basan en conmutadores de transistor para cambiar su valor de acuerdo con señales de control. No obstante, incluso en su estado “activo”, estos conmutadores introducen alguna “resistencia en el estado activo” en la ruta de la señal que puede cambiar el comportamiento del circuito. Los métodos tradicionales tratan de reducir el efecto de
20 esta resistencia en el estado activo aumentando el ancho de canal de los transistores del conmutador, reduciendo por ello su resistencia en el estado activo. No obstante, esto aumenta también la capacitancia parásita del conmutador. Así, los conmutadores de CMOS bien tienen alta capacitancia parásita o una significativa resistencia en el estado activo, las dos de las cuales pueden afectar al rendimiento de los resistores y/o
25 circuito controlables digitalmente en los cuales se utilizan.

Estos asuntos plantean un problema en fabricar valores de resistor precisos sobre un microprocesador, mientras que el actual avance de la industria de las telecomunicaciones requiere que los fabricantes incluyan tanta funcionalidad en el microprocesador como sea posible y eviten utilizar componentes fuera del
30 microprocesador. Por ello, se necesita un método para implementar valores de resistencia en un microprocesador linealmente variables, precisos.

Además, los cambios de temperatura en circuitos electrónicos durante el uso provocan una desviación en los valores de los resistores en microprocesador. Con el fin de combatir esta tendencia, se necesitan resistores variables en microprocesador que pueden ser adaptados de manera fiable y exacta dentro de un intervalo
5 especificado.

Varios planteamientos existentes intentan solventar estos problemas, algunos ejemplos de los cuales se describirán ahora. Por ejemplo, el ajuste es una etapa de post-procesamiento (es decir, post fabricación) utilizada para corregir los valores de componentes pasivos en microprocesador. No obstante este procesamiento añade un
10 enorme coste al microprocesador terminado. Otro planteamiento implica utilizar transistores de MOS como resistores variables para activarlos y dimensionarlos apropiadamente. No obstante, este planteamiento no es adecuado para aplicaciones en las que, por ejemplo, se necesite una etapa de resistencia lineal/constante para cada incremento en la palabra de control digital debido a que la conexión en paralelo
15 de transistores ponderados en binario provoca etapas de resistencia no lineales en el intervalo de resistencia activo.

Un tercer planteamiento utilizado para solucionar estos problemas con resistores en microprocesador implica utilizar pulse width modulation (PWM – Modulación de Ancho por Pulsos) en un field effect transistor (FET – Transistor de
20 Efecto de Campo) en serie con un resistor primario. No obstante, este planteamiento tiene un inconveniente para los sistemas de telecomunicaciones dada la posibilidad de ruido adicional debido a la alimentación de reloj. Otro planteamiento más es utilizar transistores de MOS como fusibles activos para cortocircuitar resistores de ajuste situados en serie o paralelo. No obstante, este planteamiento no es adecuado para
25 aplicaciones de CMOS puesto que implementar interruptores de baja resistencia consume una gran área en el microprocesador e introduce una considerable capacitancia parásita en el resistor, que puede inducir un comportamiento no lineal.

Otro planteamiento más implica utilizar bancos de resistores conmutados conectados a tierra. No obstante, esta técnica provoca un constante consumo de
30 corriente en el resistor variable debido a los terminales de tierra. Esto hace que este planteamiento no sea atractivo para su uso en circuitos de un único extremo y/o de baja potencia. Además, el número de componentes pasivos (resistores) y activos (conmutadores) en el circuito aumenta de una manera exponencial puesto que el número de bits en la palabra de control digital aumenta linealmente. Otro

planteamiento más utiliza un conmutador de CMOS o matrices de puertas de transmisión como resistores variables. No obstante, este planteamiento utiliza una estructura ponderada en binario que tiene como resultado etapas de resistencia no lineales. Adicionalmente, la puerta de transmisión tiene características de tensión en función de corriente no lineales cerca de los extremos de un intervalo de tensión de alimentación que pueden conducir a una disminución en el balanceo de tensión utilizable.

El documento EP 0 455 839 describe en la figura 2 una red de resistores que comprende un conmutador controlable digitalmente. La resistencia de la red se cambia activando el citado conmutador.

De acuerdo con esto, sería deseable proporcionar métodos y dispositivos de resistor controlables digitalmente que logren etapas de resistencia incremental, arbitrariamente pequeñas, pero aún substancialmente lineales independientemente de la resistencia de activación asociada con los conmutadores.

RESUMEN

Los problemas descritos anteriormente son resueltos por la presente invención, como definen las reivindicaciones independientes.

La invención proporciona varios beneficios potenciales que incluyen, por ejemplo, la provisión de una estructura de resistores controlables digitalmente y altamente lineales que tiene una buena respuesta de frecuencia que puede ser implementada en tecnología de CMOS. Las etapas de resistencia incremental asociadas con la resistencia total del resistor controlable digitalmente pueden ser hechas arbitrariamente pequeñas, independientemente de la resistencia en el estado activo del conmutador o de los conmutadores. Los conmutadores que tienen un ancho de canal mínimo pueden utilizarse en estas arquitecturas de ejemplo para reducir la capacitancia parásita en el resistor. Esto puede proporcionar un beneficio significativo para las aplicaciones de ejemplo en las que, por ejemplo, es deseable un RC preciso constante. Adicionalmente, el uso de los resistores controlables digitalmente tal como se describe aquí aumentará el rendimiento del dispositivo y supondrá un ahorro de coste significativo comparado con los métodos como el ajuste.

BREVE DESCRIPCIÓN DE LOS DIBUJOS

Los dibujos que se acompañan ilustran realizaciones de ejemplo de la invención, en los que:

la Figura 1 ilustra un resistor controlable digitalmente;

la Figura 2 ilustra un resistor controlable digitalmente de multi-etapa;

5 la Figura 3 es un gráfico que ilustra características V/I de ejemplo para un resistor controlables digitalmente simulado;

la Figura 4 es un gráfico que ilustra una resistencia de salida en función de palabra de control de entrada para un resistor controlable digitalmente simulado;

10 la Figura 5 es un gráfico que ilustra respuestas en frecuencia para un resistor controlable digitalmente simulado;

la Figura 6 representa un resistor controlable digitalmente en combinación con otro circuito; y

la Figura 7 es un diagrama de flujo que ilustra un método para compensar un efecto en un circuito integrado.

15 **DESCRIPCIÓN DETALLADA**

La siguiente descripción detallada se refiere a los dibujos que se acompañan. Los mismos números de referencia en diferentes dibujos identifican a los mismos o similares elementos. Además, la siguiente descripción detallada no limita la invención. Por el contrario, el ámbito de la invención está definido por las reivindicaciones
20 dependientes.

De acuerdo con realizaciones de ejemplo, una estructura de resistor controlable digitalmente y altamente lineal y que tiene una buena respuesta en frecuencia puede ser implementada en tecnología de CMOS. Las etapas de resistencia incremental asociadas con la resistencia global del resistor controlable digitalmente pueden
25 hacerse arbitrariamente pequeñas, independientemente de la resistencia en el estado activo del conmutador o de los conmutadores que es “absorbida” de manera efectiva.

El término “CMOS” puede ser utilizado para referirse a un estilo particular de diseño de circuitos digitales, y/o a la familia de procesos utilizados para implementar esos circuitos en circuitos integrados (es decir, microprocesadores). Productos de

CMOS comerciales de ejemplo son circuitos integrados que tienen millones o cientos de millones de transistores de tipo n y de tipo p en un sustrato entre, por ejemplo 0,1 y 4 cm² en tamaño. En los primeros procesos de fabricación de CMOS, el electrodo de puerta de estos transistores se hacía de metal, por ejemplo, aluminio. Procesos de CMOS más recientes cambiaron de electrodos de puerta metálicos a poli silicio para tolerar mejor las altas temperaturas aplicadas al sustrato después de la implantación del ión. El sustrato de CMOS puede así incluir la capa de metal (o de poli silicio) dispuesta sobre una capa de óxido aislante, que a su vez está dispuesta sobre una capa de semiconductor. Existen varias maneras en las que los resistores pueden ser implementados utilizando tecnología de CMOS. Por ejemplo, resistores de poli silicio pueden ser contruidos depositando una capa de poli silicio sobre el sustrato de CMOS y añadiendo contactos en ambos extremos. Otra manera de fabricar resistores utilizando tecnología de CMOS es implementarlos como resistores de pozo-N/pozo-P. Los resistores de pozo-N/pozo-P pueden ser contruidos proporcionando una capa de material semiconductor dopado-N o P sobre el sustrato. El dopado del material resistivo determina la resistividad (resistencia por unidad de área) para un proceso dado.

Para fabricar un resistor controlable digitalmente de acuerdo con estas realizaciones de ejemplo, se proporcionan una pluralidad de etapas de resistencia o “bloques constructivos” sobre un sustrato de CMOS. Una etapa 10 de resistencia de ejemplo fabricada como elementos agregados sobre un sustrato 11, por ejemplo unos elementos de CMOS sobre un sustrato de CMOS, se ilustra en la Figura 1. En ella, un primer resistor 12 que tiene un valor de resistencia de $R_{inferior}$ está conectado en serie con un conmutador 14. El conmutador 14 tiene una resistencia de $R_{conmutador}$ cuando está cerrado. Un segundo resistor 16, que tiene un valor de resistencia de $R_{superior}$, está conectado en paralelo con la combinación de series del primer resistor 12 y el conmutador 14. Una línea de control 18 está conectada con el conmutador 14 para abrir y cerrar el conmutador 14 en respuesta a un bit de control proporcionado en la línea de control 18, por ejemplo un valor de “0” cierra el conmutador y un valor de “1” abre el conmutador.

Cuando el conmutador 14 está abierto, La resistencia del conmutador es suficientemente alta para ser considerada infinita en la práctica. En este caso, la resistencia entre los terminales A y B de la etapa 10 de resistencia es $R_{superior}$. No obstante, cuando el conmutador 14 está cerrado, la resistencia efectiva entre los

terminales A y B de la etapa 10 de resistencia se calcula mediante la siguiente ecuación:

$$R_{AB} = \frac{R_{superior} (R_{inferior} + R_{conmutador})}{R_{superior} + R_{inferior} + R_{conmutador}} \quad (1)$$

Con una selección apropiada de los valores de resistencia $R_{superior}$ y $R_{inferior}$, la diferencia entre los dos valores de resistencia para la etapa 10 (es decir, el valor de resistencia cuando el conmutador (14) está abierto y el valor de resistencia cuando el conmutador 14 está cerrado) puede hacerse igual para cualquier valor de etapa (ΔR) deseado. De esta manera, un cambio de resistencia de, por ejemplo, sólo unos pocos ohmios puede ser llevado a cabo basándose en la posición del conmutador 14 independientemente del valor de su resistencia en el estado activo $R_{conmutador}$.

Con el fin de fabricar un resistor controlable digitalmente con un intervalo de variación de resistencia mayor que el que se proporciona mediante un dispositivo de una sola etapa de resistencia, la resistencia total que debe ser proporcionada por el dispositivo puede estar por el contrario dividida en una pluralidad de etapas 10 fabricadas en un sustrato y conectadas entre sí en serie. Un dispositivo resistor controlable digitalmente de multi-etapa dispuesto en un sustrato 21, por ejemplo un sustrato CMOS, de acuerdo con estas realizaciones de ejemplo se muestra en la Figura 2, en la que existen N etapas 10 conectadas en serie y N bits en la correspondiente palabra de control. Cada una de estas etapas 10 puede ser así controlada mediante un bit de la palabra de control digital, aunque sólo tres etapas se ilustran expresamente en la Figura 2 para simplificar la ilustración. Por ejemplo, el least significant bit (LSB – Bit Menos Significativo) de la palabra de control digital puede controlar al conmutador 14 en la etapa 10 del resistor 20 controlable digitalmente de la Figura 2, el segundo LSB de la palabra de control puede controlar al conmutador 14 en la etapa 1 y el most significant bit (MSB – Bit Menos Significativo) puede controlar al conmutador 14 en la etapa N-1.

La resistencia efectiva de todas las N etapas en el resistor 20 controlable digitalmente de ejemplo es igual cuando todos los conmutadores 14 están cerrados, es decir, la resistencia efectiva total está uniformemente distribuida entre todas las etapas 10. Esta condición del conmutador proporciona también la menor resistencia R_{min} para el sustrato 20 controlable digitalmente. Cuando alguno de todos los conmutadores 14

está abierto, la resistencia efectiva de cada etapa 10 es ponderada de manera binaria, seleccionando los valores de resistencia como se describen en las ecuaciones que se muestran a continuación, para hacer que la resistencia total del sustrato 20 controlable digitalmente cambie linealmente con el valor de la palabra de control digital. La resistencia máxima ($R_{\max}$) se alcanza cuando todos los conmutadores 14 están abiertos. Los niveles de resistencia intermedios entre $R_{\min}$ y $R_{\max}$ pueden ser obtenidos variando el valor de la palabra de control digital entre 0 y 2^N-1 .

Para fabricar un resistor controlable digitalmente de multi-etapa tal como el mostrado en la Figura 2, un diseñador puede, por ejemplo, seleccionar o estar provisto de valores de N , $R_{\min}$, ΔR y $R_{\text{conmutador}}$. Usando estos cuatro valores, el valor de la resistencia específico de R_{superior} y R_{inferior} para cualquier etapa 10 “n” (donde n cambios de 0 a $N-1$) pueden ser calculados usando las fórmulas siguientes:

$$\left\{ \begin{array}{l} R_{n,\text{superior}} = \frac{R_{\min}}{N} + 2^n \Delta R \\ R_{n,\text{superior}} \parallel (R_{n,\text{inferior}} + R_{\text{conmutador}}) = \frac{R_{\min}}{N} \end{array} \right. \Rightarrow \left\{ \begin{array}{l} R_{n,\text{superior}} = \frac{R_{\min}}{N} + 2^n \Delta R \\ R_{n,\text{inferior}} = \frac{R_{\min}}{N} \left(\frac{R_{\min}}{N \cdot 2^n \cdot \Delta R} + 1 \right) - R_{\text{conmutador}} \end{array} \right. \quad (2)$$

$R_{\max}$ está implícitamente incluida en las ecuaciones (2) por medio de ΔR , $R_{\min}$ y N . Más específicamente, la máxima resistencia $R_{\max}$ puede ser calculada como $R_{\max} = R_{\min} + N \cdot \Delta R$. Así alternativas a las ecuaciones (2) pueden ser utilizadas para fabricar resistores controlables digitalmente de multi-etapa de acuerdo con las realizaciones de ejemplo. Por ejemplo, el diseñador puede bien explícitamente definir $R_{\max}$ y a continuación determinar ΔR o bien puede definir ΔR y determinar $R_{\max}$.

Estas realizaciones de ejemplo proporcionan resistores controlables digitalmente que tienen varias cualidades beneficiosas que incluyen, por ejemplo, características de tensión en función de corriente lineal, una buena respuesta en frecuencia, capacitancia parásita baja, etapas de resistencia lineales en el intervalo de resistencia diseñado y ser completamente monotónico todo el intervalo de la palabra de control de N -bits. Para ilustrar estas características se ha simulado un resistor controlable digitalmente de ejemplo que utiliza una tecnología de CMOS de 90 nm. Esta simulación puramente ilustrativa fue diseñada para tener $N=6$ etapas 10 y $R_{\min}$ de 14 K Ω , un ΔR de 210 Ω y una $R_{\text{conmutador}}$ de 1,9 K Ω .

Las Figuras 3-5 son gráficos que ilustran resultados asociados con esta simulación. Más específicamente, la Figura 3 muestra las características de tensión en

función de corriente del resistor controlable digitalmente simulado descrito anteriormente de acuerdo con una realización de ejemplo que utiliza una palabra de control de 6 bits con valores de 0, 32 y 63 cuando se comparan con resistores ideales equivalente. Como se muestra en la Figura 3, la respuesta del resistor controlable digitalmente simulado es casi idéntica a la de los resistores equivalentes ideales.

Las Figuras 4(a) y 4(b) ilustran la linealidad de la resistencia proporcionada por el resistor controlable digitalmente simulado descrito anteriormente. De manera más específica, la Figura 4(a) muestra el cambio del valor de la palabra de control de 0 a 63 y la Figura 4(b) muestra el correspondiente cambio en la resistencia de salida de la estructura de multi-etapa (simulada) global. Puede verse en la Figura 4(b) que las etapas de resistencia son muy lineales (por ejemplo aproximadamente $210 \pm 5 \Omega$ para cada etapa) y estrictamente monotónicas. Los picos que se ven en la Figura 4(b) son el resultado de flujos de corriente momentáneos que ocurren cuando los conmutadores se abren o se cierran. Puesto que los conmutadores no se abren o se cierran en tiempo cero, la corriente cambia momentáneamente cuando la palabra de control cambia. Por ejemplo, el mayor pico tiene lugar en el medio de la Figura 4(b) cuando todos los bits de la palabra de control cambian. Estas aberraciones ocurrirán típicamente sólo durante la fase de calibración del resistor controlable digitalmente (por ejemplo, cuando el valor de la palabra de control está siendo determinado por otro circuito como se muestra y se describe a continuación con respecto a la realización de ejemplo de la Figura 6). Una vez que empieza la operación normal, la palabra de control se hará estática y no habrá tales picos en el valor de la resistencia del resistor.

La Figura 5 muestra la variación de la resistencia efectiva de la estructura simulada con respecto a la frecuencia para valores de la palabra de control de 6 bits de 0, 9, 18, 36, 45, 54 y 63, que se refieren a los dibujos 500, 502, 504, 506, 508, 510, 512 y 514, respectivamente. En ellos, puede verse que la resistencia proporcionada por la estructura de multi-etapa simulada de acuerdo con esta realización de ejemplo sigue estando dentro de alrededor de 1% del valor programado hasta una frecuencia de 100 MHz.

Hay muchas aplicaciones diferentes para resistores controlables digitalmente de acuerdo con estas realizaciones de ejemplo. Además de ser usadas para resistores variables, controlables digitalmente, de propósito general, estos dispositivos pueden ser utilizados junto con otros circuitos. De este modo, como se muestra de manera general en la Figura 6, un resistor 10 ó 20 variable, controlable digitalmente de

acuerdo con las realizaciones de ejemplo siguientes pueden ser conectado con otro circuito 60 por medio de una línea de control 62 y otra conexión 64. La línea de control 62 es utilizada por el otro circuito para establecer la resistencia del resistor 10 ó 20 variable como se ha descrito anteriormente, cuya resistencia es experimentada
5 mediante el otro circuito 60, que está emparejado con el resistor 10 ó 20 controlable digitalmente, puede estimar el efecto del despliegue del proceso en el microprocesador 66 y puede entonces generar una única palabra de control (comunicada por medio de la línea 62) para controlar la resistencia de la resistencia variable con el fin de minimizar este efecto.

10 Alternativamente, el otro circuito 60 puede estimar el efecto de la desviación de temperatura en el microprocesador 66 y generar una única palabra de control (comunicada por medio de la línea 62) para controlar la resistencia de la unidad 10 ó 20 para minimizar este efecto. Estos, u otros, tipos de ajuste pueden ser llevados a cabo en tiempo real durante la operación del microprocesador 66. El otro circuito 60
15 puede ser de cualquier tipo de otro circuito que tiene un uso para un resistor variable, controlable, por ejemplo un filtro de selección de canal, ejemplos del cual pueden encontrarse, por ejemplo, en el artículo titulado "Tunable, Multi-bandwidth channel select filter for en LTE radio receiver", Sección 6.2, F. Oredsson, I. Fin, Lund University, 2006.

20 Así, resultará evidente que, de acuerdo con una realización de ejemplo, un método general para ajustar un circuito puede incluir las etapas de la Figura 7. En ella, en la etapa 70, se estima un valor asociado con un efecto que va a ser ajustado. Una palabra de control digital asociada con el valor estimado se genera en la etapa 72 y los bits de esa palabra de control digital se utilizan para operar un respectivo al menos
25 uno conmutador en un resistor controlable digitalmente en la etapa 74.

Resultará evidente que las anteriores realizaciones son puramente de ejemplo y que pueden implementarse variaciones a lo anterior. Por ejemplo, los conmutadores de tamaño mínimo, es decir, los conmutadores que tienen un ancho de canal mínimo, pueden utilizarse en estas arquitecturas de ejemplo para reducir la capacitancia
30 parásita del resistor. Esto puede proporcionar un beneficio significativo para las aplicaciones de ejemplo en las que, por ejemplo, es deseable una precisa RC constante. Adicionalmente, el uso de los resistores controlables digitalmente como se describe aquí aumentará el rendimiento del dispositivo y supondrá un significativo ahorro de coste comparado con los métodos como el recorte.

Las realizaciones de ejemplo descritas anteriormente pretenden ser ilustrativas en todos los aspectos, en lugar de restrictivas, de la presente invención como se define por las reivindicaciones independientes

5 También, como se usa aquí, el artículo “a” pretende incluir uno o más elementos.

REIVINDICACIONES

1. Un resistor controlable digitalmente que comprende:

un sustrato (11);

al menos una etapa (10) de resistencia controlable digitalmente formada en el
5 citado sustrato (11), que incluye cada una de las citadas al menos una etapas:

un primer resistor (12) conectado en serie con un conmutador (14);

un segundo resistor (16) conectado en paralelo con el citado primer resistor
(12) y el citado conmutador (14); y

una línea de control (18) conectada al citado conmutador (14) para abrir y
10 cerrar el citado conmutador (14) en respuesta a un bit de control asociado con el mismo;

en el que la citada al menos una etapa (10) de resistencia controlable digitalmente incluye una pluralidad de etapas de resistencia controlables digitalmente conectadas entre sí en serie y también en el que la citada línea de control (18)
15 proporciona una palabra de control que tiene un bit asociado con cada una de la citada pluralidad de etapas de resistencia controlables digitalmente.

2. El resistor controlable digitalmente de la reivindicación 1, en el que una resistencia total del resistor controlable digitalmente cambia de manera substancialmente lineal con un valor de la palabra de control.

20 3. El resistor controlable digitalmente de la reivindicación 1, en el que para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, un valor de resistencia del citado primer resistor ($R_{n,inferior}$) se calcula como:

$$R_{n,inferior} = \frac{R_{min}}{N} \left(\frac{R_{min}}{N \cdot 2^n \cdot \Delta R} + 1 \right) - R_{conmutador}$$

y un valor de resistencia del citado segundo resistor ($R_{n,superior}$) se calcula como:

$$R_{n,superior} = \frac{R_{min}}{N} + 2^n \Delta R$$

donde $R_{\min}$ es una resistencia total mínima del citado resistor controlable digitalmente, ΔR es una resistencia de etapa del citado resistor controlable digitalmente, N es un número de la citada pluralidad de etapas de resistencia controlables digitalmente y $R_{\text{conmutador}}$ es una resistencia en estado activo del citado conmutador (14).

4. El resistor controlable digitalmente de la reivindicación 1, en el que el citado sustrato (11) es un sustrato de metal oxide semiconductor (CMOS – Semiconductor de Óxido Metálico Complementario) que tiene una capa de puerta, una capa aislante y una capa de semiconductor.

5. El resistor controlable digitalmente de la reivindicación 2, en el que la resistencia total tiene un valor máximo cuando todos los citados conmutadores están abiertos y tiene un valor mínimo cuando todos los citados conmutadores están cerrados.

6. El resistor controlable digitalmente de la reivindicación 1, en el que una resistencia efectiva para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, es ponderada de manera binaria cuando el citado conmutador (14) está abierto.

7. Un microprocesador de circuito integrado que comprende:

un primer circuito, dispuesto en el citado microprocesador de circuito integrado, para llevar a cabo una función, siendo el citado primer circuito también capaz de determinar un valor de resistencia de compensación asociado con el rendimiento de la citada función y generar una palabra de control digital asociada con el citado valor de resistencia de compensación; y

un resistor variable controlable digitalmente conectado con el primer circuito y que incluye:

al menos una etapa (10) de resistencia controlable digitalmente, que incluye cada una de las al menos una etapas:

un primer resistor (12) conectado en serie con un conmutador (14);

un segundo resistor (16) conectado en paralelo con el citado primer resistor (12) y el citado conmutador (16); y una línea de control (18) conectada con el citado

primer circuito y con el citado conmutador (14) para abrir y cerrar el citado conmutador (14) en respuesta a un bit respectivo de la citada palabra de control digital;

5 en el que la citada al menos una etapa (10) de resistencia controlable digitalmente incluye una pluralidad de etapas de resistencia controlables digitalmente conectadas entre sí en serie.

8. El microprocesador de circuito integrado de la reivindicación 7, en el que una resistencia total del resistor controlable digitalmente cambia de manera substancialmente lineal con un valor de la palabra de control.

9. El microprocesador de circuito integrado de la reivindicación 8, en el que
10 para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, un valor de resistencia del citado primer resistor ($R_{n,\text{inferior}}$) se calcula como:

$$R_{n,\text{inferior}} = \frac{R_{\min}}{N} \left(\frac{R_{\min}}{N \cdot 2^n \cdot \Delta R} + 1 \right) - R_{\text{conmutador}}$$

y un valor de resistencia del citado segundo resistor ($R_{n,\text{superior}}$) se calcula como:

15
$$R_{n,\text{superior}} = \frac{R_{\min}}{N} + 2^n \Delta R$$

donde $R_{\min}$ es una resistencia total mínima del citado resistor controlable digitalmente, ΔR es una resistencia de etapa del citado resistor controlable digitalmente, N es un número de la citada pluralidad de etapas y $R_{\text{conmutador}}$ es una resistencia en el estado activo del citado conmutador (14).

20 10. El microprocesador de circuito integrado de la reivindicación 7, que comprende también un sustrato de complementary metal oxide semiconductor (CMOS – Semiconductor de Óxido Metálico Complementario) que tiene una capa de puerta, una capa aislante y una capa de semiconductor.

25 11. El microprocesador de circuito integrado de la reivindicación 8, en el que la citada resistencia total tiene un valor máximo cuando todos los citados conmutadores están abiertos y tienen un valor mínimo cuando todos los citados conmutadores están cerrados.

12. El microprocesador de circuito integrado de la reivindicación 7, en el que el citado primer circuito es un filtro y la citada función es una selección de canal.

13. El microprocesador de circuito integrado de la reivindicación 12, en el que el citado valor de resistencia de compensación se utiliza para compensar el despliegue
5 de proceso en el microprocesador de circuito integrado.

14. El microprocesador de circuito integrado de la reivindicación 12, en el que el citado valor de la resistencia de compensación se utiliza para compensar la desviación de temperatura en el microprocesador de circuito integrado.

15. El microprocesador de circuito integrado de la reivindicación 8, en el que una resistencia efectiva para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, es igual cuando el citado conmutador (14) está cerrado y la resistencia efectiva para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, es ponderada de manera binaria cuando el citado conmutador (14) está abierto.

16. Un método para compensar un efecto sobre un microprocesador de circuito integrado que comprende:

estimar un valor asociado con el citado efecto:

generar una palabra de control digital asociada con el citado valor; y

20 utilizar al menos un bit de la citada palabra de control digital para operar un respectivo al menos uno conmutador (14) en un resistor variable, controlable digitalmente, incluyendo el citado resistor variable:

al menos una etapa (10) de resistencia controlable digitalmente, incluyendo cada una de las citadas al menos una etapas:

25 un primer resistor (12) conectado en serie con uno de los citados al menos uno conmutadores (14); y

un segundo resistor (16) conectado en paralelo con el citado primer resistor (12) y el citado uno de los citados al menos uno conmutadores (14)

en el que la citada al menos una etapa (10) de resistencia controlable digitalmente incluye una pluralidad de etapas de resistencia controlables digitalmente conectadas entre sí en serie.

17. El método de la reivindicación 16, en el que el citado efecto es uno del despliegue de proceso y de la desviación de temperatura.

18. El método de la reivindicación 16, en el que una resistencia total del resistor controlable digitalmente cambia de manera substancialmente lineal con un valor de la palabra de control digital.

19. El método de la reivindicación 18, en el que para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, un valor de resistencia del citado primer resistor ($R_{n,inferior}$) se calcula como:

$$R_{n,inferior} = \frac{R_{min}}{N} \left(\frac{R_{min}}{N \cdot 2^n \cdot \Delta R} + 1 \right) - R_{conmutador}$$

y un valor de resistencia del citado segundo resistor ($R_{n,superior}$) se calcula como

$$R_{n,superior} = \frac{R_{min}}{N} + 2^n \Delta R$$

donde R_{min} es una resistencia total mínima del citado resistor controlable digitalmente, ΔR es una resistencia de etapa del citado resistor controlable digitalmente, N es un número de la citada pluralidad de etapas de resistencia controlable digitalmente y $R_{conmutador}$ es una resistencia en el estado activo del citado conmutador (14).

20. El método de la reivindicación 18, en el que una resistencia efectiva para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, es igual cuando el citado conmutador (14) está cerrado y la resistencia efectiva para cada una de la citada pluralidad de etapas n de resistencia controlable digitalmente, es ponderada de manera binaria cuando el citado conmutador (14) está abierto.




FIG. 1




FIG. 2




FIG. 3




FIG. 4A




FIG. 4B




FIG. 5




FIG. 6




FIG. 7