

(12) 发明专利申请

(10) 申请公布号 CN 102915703 A

(43) 申请公布日 2013. 02. 06

(21) 申请号 201210425355. 6

(22) 申请日 2012. 10. 30

(71) 申请人 北京大学

地址 100871 北京市海淀区颐和园路 5 号

(72) 发明人 韩德栋 蔡剑 王龙彦 刘盖
王亮亮 马建忠 丛瑛瑛 张翼
田宇 张索明 单东方 黄福青
王漪 张盛东 刘晓彦 康晋锋

(74) 专利代理机构 北京万象新悦知识产权代理
事务所(普通合伙) 11360

代理人 张肖琪

(51) Int. Cl.

G09G 3/32(2006. 01)


权利要求书 1 页 说明书 5 页 附图 2 页

(54) 发明名称

一种像素驱动电路及其驱动方法

(57) 摘要

本发明公开了一种像素驱动电路及其驱动方法。本发明的像素驱动电路包括：第一晶体管至第四晶体管、存储电容、有机发光二级管 OLED、旁路电路、数据线、第N-1扫描线和第N扫描线。本发明采用存储电容的第二端接第一晶体管的源极，以及 OLED 与旁路电路并联，使得流过 OLED 的电流完全由数据电压决定，而与第一晶体管的阈值电压无关。本发明在不过多增加晶体管、电容及控制线的数量的同时，使得流经 OLED 的电流完全依赖于数据线的数据电压，能够精确地实现阈值电压补偿以保持显示亮度的均匀恒定，有利于提高开口率及显示分辨率，并且提高了抑制阈值电压分布不均匀的能力。因此，本发明具有较高的实用价值，有望广泛用于微电子和平板显示产业。



1. 一种像素驱动电路,其特征在于,所述像素驱动电路包括:第一晶体管T1至第四晶体管T4、存储电容C_s、有机发光二级管OLED、旁路电路、数据线、第N-1扫描线V_{N-1}和第N扫描线V_N;其中,N为自然数,

所述第一晶体管T1的漏极接电源电压,栅极接存储电容的第一端,源极接存储电容的第二端及OLED的阳极;

所述第二晶体管T2的漏极和栅极接存储电容的第一端、第三晶体管T3的源极及第一晶体管T1的栅极,源极接第四晶体管T4的漏极;

所述第三晶体管T3的栅极接第N-1扫描线,漏极接电源电压,源极接存储电容、第一晶体管T1的栅极及第二晶体管T2的漏极和栅极;

所述第四晶体管T4的栅极接第N扫描线,漏极接第二晶体管T2的源极,源极接数据线;

所述存储电容C_s的第一端接第一晶体管T1的栅极、第三晶体管T3源极及第二晶体管T2的栅极和漏极,第二端接OLED的阳极及第一晶体管T1的源极;

所述OLED的阳极接存储电容的第二端及第一晶体管T1的源极,阴极接地;

所述旁路电路与OLED并联,两个控制端分别接第N-1扫描线和第N扫描线。

2. 如权利要求1所述的像素驱动电路,其特征在于,所述第一晶体管至第四晶体管T1至T4采用多晶硅薄膜晶体管或金属氧化物半导体晶体管。

3. 如权利要求1所述的像素驱动电路,其特征在于,所述第一晶体管和第二晶体管在版图设计中紧密排列,设计成同样的尺寸,使得在同一像素中第一晶体管和第二晶体管的阈值电压V_{TH1}和V_{TH2}的大小一致,即V_{TH1}=V_{TH2}。

4. 如权利要求1所述的像素驱动电路,其特征在于,所述旁路电路为异步双栅薄膜晶体管T5,与OLED并联,漏极接OLED的阳极,源极接地,顶栅电极接第N-1扫描线V_{N-1},底栅电极接第N扫描线V_N。

5. 如权利要求1所述的像素驱动电路,其特征在于,所述旁路电路为并联的第六晶体管和第七晶体管T6和T7,与OLED并联,所述第六晶体管和第七晶体管T6和T7的漏极分别接OLED的阳极,源极接地,第六晶体管T6的栅极接第N-1扫描线V_{N-1},第七晶体管T7的栅极接第N扫描线V_N。

6. 一种权利要求1所述像素驱动电路的驱动方法,其特征在于,所述驱动方法包括以下步骤:

1) 预设阶段:第N-1扫描线为高电平并且第N扫描线为低电平,在此阶段,第二晶体管和第三晶体管开启,旁路电路导通,电源电压对存储电容预充电至电源电压;

2) 调整阶段:第N-1扫描线为低电平并且第N扫描线为高电平阶段,在此阶段,第二晶体管和第四晶体管开启,旁路电路导通,存储电容通过第二晶体管和第四晶体管放电,直到第二晶体管进入截止状态停止放电,此时存储电容上的电压为数据电压加上第二晶体管的阈值电压;

3) 工作阶段:第N-1扫描线和第N扫描线为低电平,在此阶段,第二晶体管、第四晶体管及旁路电路截止,存储电容两端的电压保持不变,其中,N为自然数。

一种像素驱动电路及其驱动方法

技术领域

[0001] 本发明属于平板显示领域，具体涉及一种像素驱动电路及其驱动方法。

背景技术

[0002] 有源矩阵有机发光二级管(Active Matrix Organic Light-Emitting Diode)AMOLED 具有体积小，结构简单、自主发光、亮度高、画质好、可视角度大、功耗低及响应时间短等优点，因而引起广泛关注，极可能成为取代液晶的下一代显示技术。

[0003] 当前，用于驱动 AMOLED 的薄膜晶体管 TFT 主要有非晶硅薄膜晶体管和多晶硅薄膜晶体管。由于有机发光二级管 OLED 电流驱动的特性，OLED 需要大电流来驱动，由于非晶硅薄膜晶体管由于载流子迁移率低无法提供足够的驱动电流，而多晶硅薄膜晶体管和金属氧化物半导体晶体管的载流子迁移率远大于非晶硅薄膜晶体管由于载流子迁移率，能满足驱动 OLED 的要求，因而多晶硅薄膜晶体管和金属氧化物半导体晶体管成为驱动 OLED 的首选。现有技术中，通常采用两个晶体管一个电容 2T1C 的像素驱动电路用来驱动 OLED。但是，以多晶硅 TFT 作为驱动管，由于多晶硅材料的晶粒间界随机分布，多晶硅 TFT 的阈值电压在显示区域的各像素之间分布不均匀，导致显示区域亮度不均匀；大部分金属氧化物半导体也是多晶结构，也存在阈值电压在各像素之间分布不均匀的问题。因此，传统的两个晶体管一个电容 2T1C 的像素驱动电路结构不适合高质量 AMOLED 显示。为了实现对驱动管的阈值电压的补偿，需要通过电路补偿来更好的驱动像素电路。

[0004] 然而，现有技术中，大部分 AMOLED 像素驱动电路的设计只能在一定程度上补偿驱动管的阈值电压，并不能精确地消除由阈值分布不均匀所带来的显示不均匀的问题。

发明内容

[0005] 为了克服上述现有技术的缺陷和不足，本发明提供一种精确补偿驱动管的阈值电压的 AMOLED 的像素驱动电路及其驱动方法。

[0006] 本发明的一个目的在于提供一种像素驱动电路。

[0007] 本发明的像素驱动电路包括：第一晶体管至第四晶体管、存储电容、有机发光二级管 OLED、旁路电路、数据线、第 N-1 扫描线和第 N 扫描线；其中，N 为自然数，

[0008] 第一晶体管的漏极接电源电压，栅极接存储电容的第一端，源极接存储电容的第二端及 OLED 的阳极；

[0009] 第二晶体管的漏极和栅极接存储电容的第一端、第三晶体管的源极及第一晶体管的栅极，源极接第四晶体管的漏极；

[0010] 第三晶体管的栅极接第 N-1 扫描线，漏极接电源电压，源极接存储电容、第一晶体管的栅极及第二晶体管的漏极和栅极；

[0011] 第四晶体管的栅极接第 N 扫描线，漏极接第二晶体管的源极，源极接数据线；

[0012] 存储电容的第一端接第一晶体管的栅极、第三晶体管源极及第二晶体管的栅极和漏极，第二端接 OLED 的阳极及第一晶体管的源极；

- [0013] OLED 的阳极接存储电容的第二端及第一晶体管的源极, 阴极接地;
- [0014] 旁路电路与 OLED 并联, 两个控制端分别接第 N-1 扫描线和第 N 扫描线。
- [0015] 第一晶体管作为驱动管, 为 OLED 提供驱动电流。
- [0016] 第二晶体管、第三晶体管及旁路电路在第 N-1 扫描线为高电平并且扫描线第 N 扫描线为低电平时, 对存储电容进行预充电。
- [0017] 第二晶体管、第四晶体管及旁路电路在第 N-1 扫描线为低电平并且第 N 扫描线为高电平时, 将数据电压写入到第一晶体管的栅极并存储于存储电容。
- [0018] 第 N 扫描线为第 N 次编程时的扫描线; 第 N-1 扫描线为第 N-1 次编程时的扫描线。
- [0019] 第一晶体管至第四晶体管采用多晶硅薄膜晶体管或金属氧化物半导体晶体管。
- [0020] 在显示区域中, 各个像素位于不同区域, 因此位于不同区域的像素的晶体管的阈值电压的漂移各不相同(增大或减小), 而在同一像素内的晶体管的阈值电压的漂移是一致的(同时增大或减小)。因此, 在同一像素内, 第一晶体管和第二晶体管在版图设置中紧密排列, 并且尺寸相同, 使得在同一像素中两者的阈值电压始终保持大小一致, 即 $V_{TH1}=V_{TH2}$ 。
- [0021] 旁路电路与 OLED 并联, 两个控制端分别接第 N-1 扫描线和第 N 扫描线。在编程状态时, 即第 N-1 扫描线为高电平和第 N 扫描线为低电平, 或第 N-1 扫描线为低电平和第 N 扫描线为高电平时, 旁路电路导通, 电流从旁路电路通过, OLED 被旁路, 从而 OLED 不发光, 避免了当第 N-1 扫描线为高电平的时候有大电流流过 OLED 的情况, 有利于提高开口率及显示分辨率。
- [0022] OLED 的第二端接作为驱动管的第一晶体管的源极, 避免了在工作阶段的驱动电流对 OLED 的影响。
- [0023] 本发明的另一个目的在于提供一种上述像素驱动电路的驱动方法。
- [0024] 一种像素驱动电路的驱动方法, 包括以下步骤:
- [0025] 1) 预设阶段: 第 N-1 扫描线为高电平并且第 N 扫描线为低电平, 在此阶段, 第二晶体管和第三晶体管开启, 旁路电路导通, 电源电压对存储电容预充电至电源电压;
- [0026] 2) 调整阶段: 第 N-1 扫描线为低电平并且第 N 扫描线为高电平阶段, 在此阶段, 第二晶体管和第四晶体管开启, 旁路电路导通, 存储电容通过第二晶体管和第四晶体管放电, 直到第二晶体管进入截止状态停止放电, 此时存储电容上的电压为数据电压加上第二晶体管的阈值电压;
- [0027] 3) 工作阶段: 第 N-1 扫描线和第 N 扫描线为低电平, 在此阶段, 第二晶体管、第四晶体管及旁路电路截止, 存储电容两端的电压保持不变, 其中, N 为自然数。
- [0028] 在工作阶段, 由于第二晶体管、第四晶体管及旁路电路截止, 存储电容不存在泄放通路, 故存储电容的两端的电压保持不变, 故此时存储电容上的电压为数据电压、第二晶体管的阈值电压和 OLED 的阳极电压之和。而此时流过第一晶体管的电流即为流过 OLED 的电流, 其电流大小正比与第一晶体管的栅源电压与阈值电压之差的平方成正比, 而第一晶体管的阈值电压等于第二晶体管的阈值电压, 因此流过 OLED 的电流之与数据电压的平方成正比。因此流过 OLED 的电流完全由数据电压决定, 而与第一晶体管的阈值电压无关。
- [0029] 现有技术中, OLED 的第二端接地, 流过 OLED 的电流与电源电压与 OLED 的开启电压之差成正比。在本发明中, 由于存储电容的第二端连接第一晶体管的源极, 这样流过 OLED 的电流与数据电压的平方成正比。因此, 在保证流过 OLED 的电流相同的情况下, 本发明的

数据电压可以小得多。由于数据电压越大,对于抑制阈值电压分布不均匀的能力就越差,因此,本发明能在保证流过 OLED 的电流相同的情况下,有效地减小数据电压,极大地提高了抑制阈值电压分布不均匀的能力。

[0030] 本发明的有益效果:

[0031] 本发明的像素驱动电路,采用存储电容的第二端接第一晶体管的源极,以及 OLED 与旁路电路并联,使得流过 OLED 的电流完全由数据电压决定,而与第一晶体管的阈值电压无关。本发明在不过多增加晶体管、电容及控制线的数量的同时,使得流经 OLED 的电流完全依赖于数据线的数据电压,能够精确地实现阈值电压补偿以保持显示亮度的均匀恒定,有利于提高开口率及显示分辨率,而且能在保证流过 OLED 的电流相同的情况下,有效地减小数据电压,极大地提高了抑制电压分布不均匀的能力。因此,本发明具有较高的实用价值,有望广泛用于微电子和平板显示产业。

附图说明

[0032] 图 1 为本发明的像素驱动电路的实施例一的电路图;

[0033] 图 2 为本发明的像素驱动电路的实施例二的电路图;

[0034] 图 3 为本发明的实施例的信号时序图。

具体实施方式

[0035] 下面结合附图,通过实施例对本发明做进一步说明。

[0036] 实施例一

[0037] 本发明的像素驱动电路包括:第一晶体管 T1 至第四晶体管 T4、存储电容 C_s、有机发光二级管 OLED、旁路电路、数据线、第 N-1 扫描线 V_{N-1} 和第 N 扫描线 V_N;其中,

[0038] 第一晶体管 T1 的漏极接电源电压,栅极接存储电容 C_s 的第一端,源极接存储电容 C_s 的第二端及 OLED 的阳极;

[0039] 第二晶体管 T2 的漏极和栅极接存储电容 C_s 的第一端、第三晶体管 T3 的源极及第一晶体管 T1 的栅极,源极接第四晶体管 T4 的漏极;

[0040] 第三晶体管 T3 的栅极接第 N-1 扫描线,漏极接电源电压,源极接存储电容 C_s、第一晶体管 T1 的栅极及第二晶体管 T2 的漏极和栅极;

[0041] 第四晶体管 T4 的栅极接第 N 扫描线,漏极接第二晶体管 T2 的源极,源极接数据线;

[0042] 存储电容 C_s 的第一端接第一晶体管 T1 的栅极、第三晶体管 T3 源极及第二晶体管 T2 的栅极和漏极,第二端接 OLED 的阳极及第一晶体管 T1 的源极;

[0043] OLED 的阳极接存储电容的第二端及第一晶体管 T1 的源极,阴极接地;

[0044] 在本实施例中,旁路电路为异步双栅薄膜晶体管 T5,与 OLED 并联,漏极接 OLED 的阳极,源极接地,顶栅电极接第 N-1 扫描线 V_{N-1},底栅电极接第 N 扫描线 V_N。

[0045] 第二晶体管 T2、第三晶体管 T3 及第五晶体管 T5 在扫描线 V_{N-1} 为高电平并且扫描线 V_N 为低电平时对存储电容 C_s 进行预充。

[0046] 第二晶体管 T2、第四晶体管 T4 及第五晶体管 T5 在扫描线 V_{N-1} 为低电平并且扫描线 V_N 为高电平时将数据电压写入到第一晶体管的栅极并存储于存储电容 C_s。

[0047] 第一晶体管和第二晶体管在版图设计中紧密排列,设计成同样的尺寸,使得在同一像素中第一晶体管和第二晶体管的阈值电压 V_{TH1} 和 V_{TH2} 的大小一致,即 $V_{TH1}=V_{TH2}$ 。

[0048] 在本实施例中,各个元件的参数分别为:VDD 取 12V; V_{N-1} 高电平时取 10V, 维持时间 50uS; V_N 高电平时取 10V, 维持时间 50uS; C_s 电容取 0.5pF; T1 的宽长比设置为 18um/6um; T2 的宽长比设置为 18um/6um; T3 的宽长比设置为 6um/6um; T4 的宽长比设置为 6um/6um; T5 的宽长比设置为 6um/6um。

[0049] 各信号线的时序如图 3 所示,上述像素驱动电路的驱动方法,包括以下步骤:

[0050] 1)预设阶段(阶段 1):第 N-1 扫描线 V_{N-1} 为高电平并且第 N 扫描线 V_N 为低电平,在此阶段,第二晶体管 T2、第三晶体管 T3 及第五晶体管 T5 开启,电源电压 V_{DD} 对存储电容 C_s 预充电至电源电压 V_{DD} ;

[0051] 2)调整阶段(阶段 2):第 N-1 扫描线 V_{N-1} 为低电平并且第 N 扫描线 V_N 为高电平阶段,在此阶段,第二晶体管 T2、第四晶体管 T4 及第五晶体管 T5 开启,存储电容 C_s 通过第二晶体管 T2 和第四晶体管 T4 放电,直到第二晶体管 T2 进入截止状态停止放电,此时存储电容 C_s 上的电压为数据电压 V_{DATA} 加上第二晶体管的阈值电压 V_{TH2} ,即 $V_{DATA}+V_{TH2}$;

[0052] 3)工作阶段(阶段 3):第 N-1 扫描线 V_{N-1} 和第 N 扫描线 V_N 为低电平,在此阶段,第二晶体管 T2、第四晶体管 T4 及第五晶体管 T5 截止,存储电容 C_s 两端的电压保持不变,其中, N 为自然数。

[0053] 在工作阶段,由于第二晶体管 T2、第四晶体管 T4 及第五晶体管 T5 截止,存储电容 C_s 不存在泄放通路,故存储电容 C_s 的两端的电压保持不变,故此时存储电容上的电压为数据电压、第二晶体管的阈值电压和 OLED 的阳极电压之和,即 $V_{DATA}+V_{TH2}+V_{OLED}$,其中 V_{OLED} 为 OLED 的开启电压。而此时流过第一晶体管 T1 的电流即为流过 OLED 的电流,电流大小正比与第一晶体管 T1 的栅源电压 V_{GS1} 与阈值电压 V_{TH1} 之差的平方成正比,即 $(V_{GS1}-V_{TH1})^2$,也就是 $(V_{DATA}+V_{TH2}+V_{OLED}-V_{OLED}-V_{TH1})^2$,而第一晶体管和第二晶体管的阈值电压 V_{TH1} 和 V_{TH2} 相等,即 $V_{TH1}=V_{TH2}$,也就是,流过 OLED 的电流之与数据电压的平方成正比,即 V_{DATA}^2 。因此流过 OLED 的电流完全由数据电压 V_{DATA} 决定,而与第一晶体管的阈值电压 V_{TH1} 无关。

[0054] 实施例二

[0055] 在本实施例中,旁路电路为并联的第六晶体管和第七晶体管 T6 和 T7,与 OLED 并联, T6 和 T7 的漏极分别接 OLED 的阳极, T6 和 T7 的源极接地, T6 的栅极接第 N-1 扫描线 V_{N-1} , T7 的栅极接第 N 扫描线 V_N ,其他的电路连接与实施例一相同,如图 2 所示。

[0056] 上述像素驱动电路的驱动方案,包括以下步骤:

[0057] 1)预设阶段:第 N-1 扫描线 V_{N-1} 为高电平并且第 N 扫描线 V_N 为低电平,在此阶段,第二晶体管 T2、第三晶体管 T3 及第六和第七晶体管 T6 和 T7 开启,电源电压 V_{DD} 对存储电容 C_s 预充电至电源电压 V_{DD} ;

[0058] 2)调整阶段:第 N-1 扫描线 V_{N-1} 为低电平并且第 N 扫描线 V_N 为高电平阶段,在此阶段,第二晶体管 T2、第四晶体管 T4 及第六和第七晶体管 T6 和 T7 开启,存储电容 C_s 通过第二晶体管 T2 和第四晶体管 T4 放电,直到第二晶体管 T2 进入截止状态停止放电,此时存储电容 C_s 上的电压为数据电压 V_{DATA} 加上第二晶体管的阈值电压 V_{TH2} ,即 $V_{DATA}+V_{TH2}$;

[0059] 3)工作阶段:第 N-1 扫描线 V_{N-1} 和第 N 扫描线 V_N 为低电平,在此阶段,第二晶体管 T2、第四晶体管 T4 及第六和第七晶体管 T6 和 T7 截止,存储电容 C_s 两端的电压保持不变。

[0060] 与实施例一同理，存储电容 C_s 两端的电压保持不变，流过第一晶体管 T1 的电流即为流过 OLED 的电流，正比于 V_{DATA}^2 。故流过 OLED 的电流完全由 V_{DATA} 决定，而与第一晶体管的阈值电压 V_{TH1} 无关。

[0061] 最后需要注意的是，公布实施方式的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。




图 1




图 2




图 3