

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年8月5日(05.08.2021)



(10) 国際公開番号

WO 2021/153266 A1

(51) 国際特許分類:

H01L 29/778 (2006.01) **H01L 29/808** (2006.01)
H01L 21/337 (2006.01)

(21) 国際出願番号: PCT/JP2021/001166

(22) 国際出願日: 2021年1月15日(15.01.2021)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:

特願 2020-011740 2020年1月28日(28.01.2020) JP

(71) 出願人: ローム株式会社 (**ROHM CO., LTD.**)
[JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町2番地 Kyoto (JP).

(72) 発明者: 大嶽 浩隆 (**OTAKE, Hirotaka**);
〒6158585 京都府京都市右京区西院溝崎町2番地 ローム株式会社内 Kyoto (JP).

(74) 代理人: 特許業務法人あい特許事務所 (**AI ASSOCIATION OF PATENT AND**


TRADEMARK ATTORNEYS); 〒5410054 大阪府大阪市中央区南本町二丁目6番12号 サンマリオンNBFタワー21階 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ,

(54) **Title:** NITRIDE SEMICONDUCTOR DEVICE

(54) 発明の名称: 窒化物半導体装置



(57) **Abstract:** This nitride semiconductor device comprises: a first nitride semiconductor layer; a second nitride semiconductor layer formed on the first nitride semiconductor layer; a third nitride semiconductor layer disposed on the second nitride semiconductor layer, having a ridge section in at least a portion thereof, and containing acceptor-type impurities; a gate electrode disposed on the ridge section; and a source electrode and a drain electrode disposed on the second nitride semiconductor layer with the ridge section interposed therebetween, wherein the nitride semiconductor device has an active region and a non-active region. The non-active region has a first region, and the film thickness of the second nitride semiconductor layer in the first region is different from the film thickness of the second nitride semiconductor layer in an area of the active region in which the ridge section, the source electrode, and the drain electrode are not formed.

DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT,
LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS,
SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

- 一 国際調査報告（条約第21条(3)）

(57) 要約：窒化物半導体装置は、第1窒化物半導体層と、第1窒化物半導体層上に形成された第2窒化物半導体層と、第2窒化物半導体層上に配置され、少なくとも一部にリッジ部を有し、アクセプタ型不純物を含む第3窒化物半導体層と、リッジ部上に配置されたゲート電極と、第2窒化物半導体層上に、リッジ部を挟んで配置されたソース電極およびドレイン電極とを含み、アクティブ領域とノンアクティブ領域とを有する。ノンアクティブ領域は第1領域を有しており、第1領域における第2窒化物半導体層の膜厚が、アクティブ領域のうちリッジ部、ソース電極およびドレイン電極が形成されていない領域における第2窒化物半導体層の膜厚と異なる。

明 細 書

発明の名称：窒化物半導体装置

技術分野

[0001] この発明は、III族窒化物半導体（以下単に「窒化物半導体」という場合がある。）からなる窒化物半導体装置に関する。

背景技術

[0002] III族窒化物半導体とは、III-V族半導体においてV族元素として窒素を用いた半導体である。窒化アルミニウム（AlN）、窒化ガリウム（GaN）、窒化インジウム（InN）が代表例である。一般には、III族窒化物半導体は、 $\text{Al}_x\text{In}_y\text{Ga}_{1-x-y}\text{N}$ （ $0 \leq x \leq 1$ ， $0 \leq y \leq 1$ ， $0 \leq x + y \leq 1$ ）と表わすことができる。

[0003] このような窒化物半導体を用いたHEMT（High Electron Mobility Transistor; 高電子移動度トランジスタ）が提案されている。このようなHEMTは、例えば、GaNからなる電子走行層と、この電子走行層上にエピタキシャル成長されたAlGaNからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。

[0004] GaNとAlGaNとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加することで、二次元電子ガスを遮断すると、ソース・ドレイン間が遮断される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリーオン型のデバイスとなる。

[0005] 窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が例えば特許文献1において提案されている。

[0006] 特許文献1は、AlGaIn電子供給層にリッジ形状のp型GaNゲート層（本発明の第3窒化物半導体層のリッジ部に対応する）を積層し、その上にゲート電極を配置し、前記p型GaNゲート層から広がる空乏層によってチャネルを消失させることで、ノーマリーオフを達成する構成を開示している。

[0007] また、特許文献2は、p型GaNゲート層を使用してノーマリーオフを達成するため、高濃度P型GaN層とゲート電極をオーミック接続している。オーミック接続のため、ゲート電極に電流を流し、ゲート電極から高濃度P型GaN層にホールを注入することで、それをもって伝導度変調を行うことを旨としたオーミックGIT（Gate Injection Transistor）である。

先行技術文献

特許文献

[0008] 特許文献1：特開2017-73506号公報

特許文献2：特開2006-339561号公報

発明の概要

発明が解決しようとする課題

[0009] 本発明の目的は、第3窒化物半導体層のリッジ部を形成する前に、第3窒化物半導体層の材料膜の膜厚を直接測定することが可能となる窒化物半導体装置およびその製造方法を提供することにある。

課題を解決するための手段

[0010] 本発明の一実施形態は、基板と、前記基板の上方に配置され、電子走行層を構成する第1窒化物半導体層と、前記第1窒化物半導体層上に形成され、電子供給層を構成する第2窒化物半導体層と、前記第2窒化物半導体層上に配置され、少なくとも一部にリッジ部を有し、アクセプタ型不純物を含む第3窒化物半導体層と、前記リッジ部上に配置されたゲート電極と、前記第2窒化物半導体層上に、前記リッジ部を挟んで配置されたソース電極およびドレイン電極とを含み、平面視において、トランジスタ動作に寄与するアクテ

ィブ領域と、トランジスタ動作に寄与しないノンアクティブ領域とを有し、前記ノンアクティブ領域は第1領域を有しており、前記第1領域における前記第2窒化物半導体層の膜厚が、前記アクティブ領域のうち前記リッジ部、前記ソース電極および前記ドレイン電極が形成されていない領域における前記第2窒化物半導体層の膜厚と異なる、窒化物半導体装置を提供する。

[0011] この構成では、第3窒化物半導体層のリッジ部を形成する前に、第1領域において、第3窒化物半導体層の材料膜の膜厚を直接測定することが可能となる。

[0012] 本発明の一実施形態では、前記第1領域における前記第2窒化物半導体層の膜厚が、前記アクティブ領域のうち前記リッジ部、前記ソース電極および前記ドレイン電極が形成されていない領域における前記第2窒化物半導体層の膜厚よりも厚い。

[0013] 本発明の一実施形態では、前記第1領域における前記第2窒化物半導体層の膜厚が、前記アクティブ領域のうち前記リッジ部、前記ソース電極および前記ドレイン電極が形成されていない領域における前記第2窒化物半導体層の膜厚よりも薄い。

[0014] 本発明の一実施形態では、前記第1領域は、前記第3窒化物半導体層に隣接している。

[0015] 本発明の一実施形態では、前記窒化物半導体装置が、平面視で四角形状を有しており、前記第1領域は、平面視において、前記窒化物半導体装置の周縁と、前記アクティブ領域との間に存在している。

[0016] 本発明の一実施形態では、前記第3窒化物半導体層が、前記リッジ部の端から延びた延長領域を有しており、前記ノンアクティブ領域において、前記延長領域内には、前記ゲート電極および前記第3窒化物半導体層を貫通して前記第2窒化物半導体層に達する開口部が形成されており、前記第1領域は、平面視において、前記開口部が形成されている領域である。

[0017] 本発明の一実施形態では、平面視において、前記第1領域に隣接した前記リッジ部上の前記ゲート電極における前記第1領域側の側縁は、当該リッジ

部の上面における前記第1領域側の側縁よりも内方に後退している。

[0018] 本発明の一実施形態では、前記第2窒化物半導体層上に、前記第2窒化物半導体層、前記第3窒化物半導体層および前記ゲート電極の露出面を覆うパッシベーション膜が形成されており、前記パッシベーション膜には、ソースコンタクトホールおよびドレインコンタクトホールが形成されており、前記ソース電極は、前記ソースコンタクトホールを貫通して第2窒化物半導体層に接触しており、前記ドレイン電極は、前記ドレインコンタクトホールを貫通して第2窒化物半導体層に接触している。

[0019] 本発明の一実施形態では、前記ソース電極は、前記ソースコンタクトホールを貫通して第2窒化物半導体層に接触するソース主電極部と、前記ソース主電極部から延びかつ隣接する前記ゲート電極を覆う延長部とを有している。

[0020] 本発明の一実施形態では、前記ソース主電極部は前記リッジ部と平行に延びており、前記ソース主電極部の表面の幅中間部には、前記ソース主電極部の長さ方向に延びたソース電極凹部が形成されている。

[0021] 本発明の一実施形態では、前記ドレイン電極は前記リッジ部と平行に延びており、前記ドレイン電極の表面の幅中間部には、前記ドレイン電極の長さ方向に延びたドレイン電極凹部が形成されている。

[0022] 本発明の一実施形態では、前記窒化物半導体装置の周縁部には、前記パッシベーション膜および前記第2窒化物半導体層を貫通して前記第1窒化物半導体層に達し、上面および外側面が開口した第1凹部が形成されており、前記第1凹部の底面の外周縁部には、前記第1窒化物半導体層を貫通して前記基板に達し、上面および外側面が開口した第2凹部が形成されている。

[0023] 本発明の一実施形態では、前記第3窒化物半導体層の膜厚が100nmよりも大きい。

[0024] 本発明の一実施形態では、前記ゲート電極が、TiN、TiW、TiおよびWのうちのいずれか1つの単膜またはそれらの2以上の任意の組み合わせからなる複合膜から構成されている。

- [0025] 本発明の一実施形態では、前記第2窒化物半導体層が $\text{Al}_x\text{Ga}_{1-x}\text{N}$ ($0 < x < 1$) 層からなり、前記第2窒化物半導体層が GaN 層からなる。
- [0026] 本発明の一実施形態では、前記アクセプタ不純物が Mg 、 Zn またはそれらのコドープである。
- [0027] 本発明の一実施形態は、基板と、前記基板の上方に配置され、電子走行層を構成する第1窒化物半導体層と、前記第1窒化物半導体層上に形成され、電子供給層を構成する第2窒化物半導体層と、前記第2窒化物半導体層上に配置され、アクセプタ型不純物を含む第3窒化物半導体層とを含む窒化物半導体積層構造を準備する工程と、前記窒化物半導体積層構造上にゲート電極膜を形成する工程と、前記ゲート電極膜および前記第3窒化物半導体層を選択的にエッチングすることにより、前記ゲート電極膜および前記第3窒化物半導体層を貫通して前記第2窒化物半導体層に達する開口領域を形成する第1エッチング工程と、前記第1エッチング工程後に、前記ゲート電極膜および前記第3窒化物半導体層を選択的にエッチングすることにより、前記第2窒化物半導体層上にリッジ形状のゲート電極部を形成する第2エッチング工程とを含み、前記第1エッチング工程と前記第2エッチング工程のエッチング条件が異なる、窒化物半導体装置の製造方法を提供する。
- [0028] この製造方法では、第1エッチング工程後に第3窒化物半導体層の材料膜の膜厚を直接測定することが可能となる。これにより、第3窒化物半導体層のリッジ部を形成する前に、第3窒化物半導体層の材料膜の膜厚を直接測定することが可能となる。
- [0029] 本発明の一実施形態では、前記開口領域を利用して前記第3窒化物半導体層の膜厚が測定され、当該測定結果に基づいて、前記第2エッチング工程のエッチング条件が決定される。
- [0030] 本発明の一実施形態では、前記第1エッチング工程が、アライメント形成工程を兼ねる。
- [0031] 本発明の一実施形態では、前記第1エッチング工程が、前記ゲート電極膜をエッチングする第3エッチング工程と、前記第3窒化物半導体層をエッチ

ングする第4エッチング工程からなり、前記第2エッチング工程が、前記ゲート電極膜をエッチングする第5エッチング工程と、前記第3窒化物半導体層をエッチングする第6エッチング工程からなり、前記第3エッチング工程と前記第4エッチング工程のエッチング条件が互いに異なり、前記第5エッチング工程と前記第6エッチング工程のエッチング条件が互いに異なる。

[0032] 本発明の一実施形態では、前記第4エッチング工程と前記第6エッチング工程のエッチング条件が互いに異なる。

[0033] 本発明の一実施形態では、前記第3エッチング工程と前記第5エッチング工程のエッチング条件が同じである。

[0034] 本発明の一実施形態では、前記第1エッチング工程が、前記ゲート電極膜における前記開口領域の周縁を前記第3窒化物半導体層における前記開口領域の周縁よりも前記開口領域の外方に向かって後退させるための工程を有する。

[0035] 本発明の一実施形態では、前記第1エッチング工程では、前記ゲート電極膜の周縁部全域に、前記開口領域が形成される。この場合、前記第1エッチング工程と前記第2エッチング工程との間に、前記開口領域を利用した前記第3窒化物半導体層の膜厚測定が行われた後に、表面全体に絶縁膜が形成される工程と、平面視において、ゲート電極作成予定領域と、前記ゲート電極作成予定領域よりも外側の領域とを覆うように、前記絶縁膜上にレジスト膜が選択的に形成される工程とを含んでもよい。

[0036] 本発明の一実施形態では、前記ゲート電極膜が平面視で四角形状であり、前記第1エッチング工程では、前記ゲート電極膜のコーナーに近い位置に、前記開口領域が形成される。この場合、前記第1エッチング工程と前記第2エッチング工程との間に、前記開口領域を利用した前記第3窒化物半導体層の膜厚測定が行われた後に、表面全体に絶縁膜が形成される工程と、平面視において、ゲート電極作成予定領域を覆うように、前記絶縁膜上にレジスト膜が選択的に形成される工程とを含んでもよい。

[0037] 本発明における上述の、またはさらに他の目的、特徴および効果は、添付

図面を参照して次に述べる実施形態の説明により明らかにされる。

図面の簡単な説明

[0038] [図1]図 1 は、この発明の第 1 実施形態に係る窒化物半導体装置の構成を説明するための断面図である。

[図2]図 2 は、図 1 のII-II線に沿う拡大断面図である。

[図3A]図 3 A は、図 1 の窒化物半導体装置の製造工程の一例を示す断面図である。

[図3B]図 3 B は、図 3 A の次の工程を示す断面図である。

[図3C]図 3 C は、図 3 B の次の工程を示す断面図である。

[図3D]図 3 D は、図 3 C の次の工程を示す断面図である。

[図3E]図 3 E は、図 3 D の次の工程を示す断面図である。

[図3F]図 3 F は、図 3 E の次の工程を示す断面図である。

[図3G]図 3 G は、図 3 F の次の工程を示す断面図である。

[図3H]図 3 H は、図 3 G の次の工程を示す断面図である。

[図3I]図 3 I は、図 3 H の次の工程を示す断面図である。

[図3J]図 3 J は、図 3 I の次の工程を示す断面図である。

[図3K]図 3 K は、図 3 J の次の工程を示す断面図である。

[図3L]図 3 L は、図 3 K の次の工程を示す断面図である。

[図3M]図 3 M は、図 3 L の次の工程を示す断面図である。

[図3N]図 3 N は、図 3 M の次の工程を示す断面図である。

[図3O]図 3 O は、図 3 N の次の工程を示す断面図である。

[図3P]図 3 P は、図 3 O の次の工程を示す断面図である。

[図3Q]図 3 Q は、図 3 P の次の工程を示す断面図である。

[図3R]図 3 R は、図 3 Q の次の工程を示す断面図である。

[図3S]図 3 S は、図 3 R の次の工程を示す断面図である。

[図4]図 4 は、図 1 の窒化物半導体装置の製造工程の変形例を説明するための断面図である。

[図5]図 5 は、この発明の第 2 施形態に係る窒化物半導体装置の構成を説明す

るための断面図である。

[図6]図6は、図5のVI－VI線に沿う拡大断面図である。

発明を実施するための形態

[0039] 図1は、この発明の第1実施形態に係る窒化物半導体装置の構成を説明するための平面図である。図2は、図1のII－II線に沿う拡大断面図である。

[0040] ただし、図1では、説明の便宜上、パッシベーション膜15（図2参照）は省略されている。また、図1では、ソース電極3としては、ソース主電極部3Aのみが図示され、延長部3Bは省略されている。また、後述するように、第3窒化物半導体層21のリッジ部21Aの幅は、ゲート電極22のゲート主電極部22Aの幅よりも大きい。図1においては、リッジ部21Aの幅がゲート主電極部22Aの幅と等しいものとして図示されている。

[0041] 説明の便宜上、以下において、図1の紙面の左右方向を横方向といい、図1の紙面の上下方向を縦方向という場合がある。

[0042] 窒化物半導体装置1は、平面視において横方向に平行な二辺と、縦方向に平行な二辺とを有する四角形状を有している。窒化物半導体装置1は、半導体積層構造2（図2参照）と、半導体積層構造2上に配置された電極メタル構造とを含む。

[0043] 電極メタル構造は、図1に示すように、複数のソース電極3、ゲート電極22および複数のドレイン電極4を含む。ソース電極3およびドレイン電極4は縦方向に延びている。

[0044] ゲート電極22は、互いに平行に縦方向に延びた複数のゲート主電極部22Aと、これらのゲート主電極部22Aの対応する端部どうしをそれぞれ連結する2つのベース部22Bとを含む。

[0045] 1つのソース電極3は、平面視において、隣接する2つのゲート主電極部22Aの間に配置されたソース主電極部3Aと、ソース主電極部3Aの周囲の延長部3B（図2参照）とからなる。この実施形態では、ソース主電極部3Aとは、平面視において、ソース電極3の全領域のうち、ソースコンタクトホール5の輪郭に囲まれた領域およびその周辺領域からなる領域をいうも

のとする。延長部 3 B は、平面視において、ソース電極 3 の全領域のうち、ソース主電極部 3 A 以外の部分をいう。延長部 3 B は、図 2 に示すように、ソース主電極部 3 A の両側に配置された一対のゲート主電極部 2 2 A を覆っている。

[0046] 1 つのソース電極 3 の両側のそれぞれに、ドレイン電極 4 が配置されている。隣り合うドレイン電極 4 およびソース主電極部 3 A は、平面視において、ゲート主電極部 2 2 A を挟んで互いに対向している。この実施形態では、ドレイン電極 4 の長さでソース主電極部 3 A の長さはほぼ等しく、ドレイン電極 4 の両端の縦方向位置とソース主電極部 3 A の対応する端の縦方向位置とは、ほぼ一致している。

[0047] 図 1 の例では、ソース主電極部 3 A (S)、ゲート主電極部 2 2 A (G) およびドレイン電極 4 (D) は、横方向に D G S G D G S の順に周期的に配置されている。これにより、ソース主電極部 3 A (S) およびドレイン電極 4 (D) でゲート主電極部 2 2 A (G) を挟むことによって素子構造が構成されている。

[0048] 半導体積層構造 2 上の表面の領域は、トランジスタ動作に寄与するアクティブ領域 3 1 と、トランジスタ動作に寄与しないノンアクティブ領域 3 2 とからなる。図 1 および図 2 において、一点鎖線 3 3 は、アクティブ領域 3 1 とノンアクティブ領域 3 2 との境界線を示している。この実施形態では、アクティブ領域 3 1 とは、ゲート電極 2 2 にオン電圧が印加されているときに、ソースドレイン間に電流が流れる領域をいうものとする。

[0049] 半導体積層構造 2 は、図 2 に示すように、基板 1 1 と、基板 1 1 の表面に形成されたバッファ層 1 2 と、バッファ層 1 2 上にエピタキシャル成長された第 1 窒化物半導体層 1 3 と、第 1 窒化物半導体層 1 3 上にエピタキシャル成長された第 2 窒化物半導体層 1 4 とを含む。

[0050] 基板 1 1 は、例えば、低抵抗のシリコン基板であってもよい。低抵抗のシリコン基板は、例えば、 $0.001\ \Omega\text{mm} \sim 0.5\ \Omega\text{mm}$ (より具体的には $0.01\ \Omega\text{mm} \sim 0.1\ \Omega\text{mm}$ 程度) の電気抵抗率を有した p 型基板でもよ

い。また、基板 11 は、低抵抗のシリコン基板の他、低抵抗の SiC 基板、低抵抗の GaN 基板等であってもよい。また、基板 11 は、サファイア基板等の絶縁基板であってもよい。基板 11 の厚さは、半導体プロセス中においては、例えば $650\ \mu\text{m}$ 程度であり、チップ化する前段階において、 $300\ \mu\text{m}$ 以下程度に研削される。基板 11 は、ソース電極 3 に電氣的に接続されている。

[0051] バッファ層 12 は、この実施形態では、複数の窒化物半導体膜を積層した多層バッファ層から構成されている。この実施形態では、バッファ層 12 は、基板 11 の表面に接する AlN 膜からなる第 1 バッファ層（図示略）と、この第 1 バッファ層の表面（基板 11 とは反対側の表面）に積層された AlN/AlGa_N 超格子層からなる第 2 バッファ層（図示略）とから構成されている。第 1 バッファ層の膜厚は、 $100\ \text{nm} \sim 500\ \text{nm}$ 程度である。第 2 バッファ層の膜厚は、 $500\ \text{nm} \sim 2\ \mu\text{m}$ 程度である。バッファ層 12 は、例えば、AlGa_N の単膜または複合膜から構成されていてもよい。

[0052] なお、バッファ層 12 を半絶縁性にするために不純物が導入されてもよい。その場合、不純物の濃度は、 $4 \times 10^{16}\ \text{cm}^{-3}$ 以上であることが好ましい。また、不純物は、例えば Fe（鉄）である。

[0053] 第 1 窒化物半導体層 13 は、電子走行層を構成している。第 1 窒化物半導体層 13 は、GaN 層からなり、その厚さは $0.5\ \mu\text{m} \sim 2\ \mu\text{m}$ 程度である。また、第 1 窒化物半導体層 13 を流れるリーク電流を抑制する目的で、第 1 窒化物半導体層 13 のうち、表層部以外の領域には半絶縁性にするための不純物が導入されていてもよい。その場合、不純物の濃度は、 $1 \times 10^{17}\ \text{cm}^{-3}$ 以上であることが好ましい。また、不純物は、例えば C（炭素）である。

[0054] 第 2 窒化物半導体層 14 は、電子供給層を構成している。第 2 窒化物半導体層 14 は、第 1 窒化物半導体層 13 よりもバンドギャップの大きい窒化物半導体からなっている。この実施形態では、第 2 窒化物半導体層 14 は、第 1 窒化物半導体層 13 よりも Al 組成の高い窒化物半導体からなっている。

窒化物半導体においては、Al組成が高いほどバンドギャップは大きくなる。この実施形態では、第2窒化物半導体層14は、 $Al_{x1}Ga_{1-x1}N$ 層 ($0 < x1 < 1$) からなり、その厚さは5 nm～25 nm程度である。

[0055] このように第1窒化物半導体層（電子走行層）13と第2窒化物半導体層（電子供給層）14とは、バンドギャップ（Al組成）の異なる窒化物半導体からなっており、それらの間には格子不整合が生じている。そして、第1窒化物半導体層13および第2窒化物半導体層14の自発分極と、それらの間の格子不整合に起因するpiezo分極とによって、第1窒化物半導体層13と第2窒化物半導体層14との界面における第1窒化物半導体層13の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、第1窒化物半導体層13の表層部内には、第1窒化物半導体層13と第2窒化物半導体層14との界面に近い位置（例えば界面から数Å程度の距離）に、二次元電子ガス9が広がっている。

[0056] 第2窒化物半導体層14とゲート電極22との間には、第3窒化物半導体層（半導体ゲート層）21が介在している。第3窒化物半導体層21は、エピタキシャル成長によって、第2窒化物半導体層14の表面に形成されている。第3窒化物半導体層21は、平面視において、ゲート電極22とほぼ同じ形状を有している。具体的には、第3窒化物半導体層21は、互いに平行に縦方向に延びた複数のリッジ部21Aと、これらのリッジ部21Aの対応する端部どうしをそれぞれ連結する2つの連結部21B（図1参照）を含む。

[0057] ゲート電極22は、第3窒化物半導体層21上に形成されている。より具体的には、第3窒化物半導体層21のリッジ部21A上のそれぞれに、ゲート電極22のゲート主電極部22Aが形成されている。第3窒化物半導体層21の2つの連結部21B上のそれぞれに、ゲート電極22のベース部22Bが形成されている。第3窒化物半導体層21のリッジ部21Aと、その上に形成されたゲート主電極部22Aとによって、リッジ形状のゲート部20が形成されている。

[0058] なお、図2の最も左側のリッジ部21Aおよびその上のゲート主電極部22Aからなるゲート部20は、ガードリンクとして機能し、トランジスタの動作に寄与しない。図1の最も右側のリッジ部21Aおよびその上のゲート主電極部22Aからなるゲート部20も、ガードリンクとして機能し、トランジスタの動作に寄与しない。

[0059] リッジ部21Aおよびゲート主電極部22Aの横断面は矩形状である。ゲート主電極部22Aの幅は、リッジ部21Aの幅よりも狭い。ゲート主電極部22Aは、リッジ部21Aの上面の幅中間部上に形成されている。したがって、ゲート主電極部22Aの上面と、リッジ部21Aの一側部の上面との間に段差が形成されているとともに、ゲート主電極部22Aの上面と、リッジ部21Aの他側部の上面との間に段差が形成されている。また、平面視において、ゲート主電極部22Aの両側縁は、リッジ部21Aの対応する側縁よりも内方に後退している。

[0060] この実施形態では、ゲート電極22は、第3窒化物半導体層21の上面にショットキー接触している。ゲート電極22は、TiNからなる。ゲート電極22の膜厚は、50nm～150nm程度である。ゲート電極22は、Ti膜、TiN膜、TiW膜およびWのうちのいずれか1つの単膜またはそれらの2以上の任意の組み合わせからなる複合膜から構成されてもよい。

[0061] 第3窒化物半導体層21は、アクセプタ型不純物がドーピングされた窒化物半導体からなる。この実施形態では、第3窒化物半導体層21は、アクセプタ型不純物がドーピングされたGaN層（p型GaN層）からなっている。この実施形態では、アクセプタ型不純物は、Mg（マグネシウム）である。アクセプタ型不純物は、Zn（亜鉛）等のMg以外のアクセプタ型不純物であってもよい。また、アクセプタ型不純物は、MgとZnのコドーブであってもよい。

[0062] 第3窒化物半導体層21の膜厚は、100nmよりも大きいことが好ましく、110nm以上であることがより好ましい。第3窒化物半導体層21の膜厚は、110nm以上150nm以下であることがより好ましい。第3窒

化物半導体層 2 1 の膜厚が 1 1 0 n m 以上 1 5 0 n m 以下であれば、正方向のゲート最大定格電圧を高めることができるからである。この実施形態では、第 3 窒化物半導体層 2 1 の膜厚は、1 2 0 n m 程度である。

[0063] 第 3 窒化物半導体層 2 1 は、ゲート部 2 0 の直下の領域において、第 1 窒化物半導体層 1 3 と第 2 窒化物半導体層 1 4 との間の界面における伝導帯のエネルギーレベルを変化させ、ゲート電圧を印加しない状態において、ゲート部 2 0 の直下の領域に二次元電子ガス 9 が発生しないようにするために設けられている。

[0064] 図 2 に示すように、第 2 窒化物半導体層 1 4 上には、第 2 窒化物半導体層 1 4、第 3 窒化物半導体層 2 1 およびゲート電極 2 2 の露出面を覆うパッシベーション膜 1 5 が形成されている。したがって、ゲート部 2 0 の側面および表面は、パッシベーション膜 1 5 によって覆われている。この実施形態では、パッシベーション膜 1 5 は S i N 膜からなり、その厚さ 5 0 n m ~ 2 0 0 n m 程度である。パッシベーション膜 1 5 は、S i N、S i O₂ および S i O N のいずれか 1 つの単膜またはそれらの 2 以上の任意の組み合わせからなる複合膜から構成されてもよい。

[0065] パッシベーション膜 1 5 には、ソースコンタクトホール 5 およびドレインコンタクトホール 6 が形成されている。ソースコンタクトホール 5 およびドレインコンタクトホール 6 は、ゲート部 2 0 を挟む配置で形成されている。

[0066] ソース電極 3 のソース主電極部 3 A は、ソースコンタクトホール 5 を貫通して、第 2 窒化物半導体層 1 4 に接触している。図 2 に示すように、ソース電極 3 の延長部 3 B は、ゲート部 2 0 を覆っている。ソース主電極部 3 A の表面の幅中間部には、ソース主電極部 3 A の長さ方向に延びる凹部（ソース電極凹部）が形成されている。ドレイン電極 4 は、ドレインコンタクトホール 6 を貫通して、第 2 窒化物半導体層 1 4 に接触している。ドレイン電極 4 の表面の幅中間部には、ドレイン電極 4 の長さ方向に延びる凹部（ドレイン電極凹部）が形成されている。

[0067] ソース電極 3 およびドレイン電極 4 は、例えば、第 2 窒化物半導体層 1 4

に接する第1金属層（オーミックメタル層）と、第1金属層に積層された第2金属層（主電極メタル層）と、第2金属層に積層された第3金属層（密着層）と、第3金属層に積層された第4金属層（バリアメタル層）とからなる。第1金属層は、例えば、厚さが10nm～20nm程度のTi層である。第2金属層は、例えば、厚さが100nm～300nm程度のAlCu層である。第3金属層は、例えば、厚さが10nm～20nm程度のTi層である。第4金属層は、例えば、厚さが10nm～50nm程度のTiN層である。

[0068] ノンアクティブ領域32において、窒化物半導体装置1の周縁部には、パッシベーション膜15および第2窒化物半導体層14を貫通して第1窒化物半導体層13に達し、上面および外側面（外周面）が開口した第1凹部16が形成されている。また、第1凹部16の底面の外周縁部には、第1窒化物半導体層13およびバッファ層12を貫通して基板11に達し、上面および外側面（外周面）が開口した第2凹部17が形成されている。第1凹部16および第2凹部17内には、基板11をソース電極3に電氣的に接続するための基板コンタクトメタル（図示略）が埋め込まれる。

[0069] この実施形態では、ノンアクティブ領域32には、窒化物半導体装置1の製造過程において第2窒化物半導体層14の膜厚を直接測定するための第1領域32aを含んでいる。この実施形態では、平面視において、窒化物半導体装置1の周縁とアクティブ領域31との間の領域内に、第1領域32aが形成されている。より具体的には、第1領域32aは、平面視において、図1および図2の第3窒化物半導体層21の外周縁と第1凹部16との間の領域である。したがって、第1領域32aは、第3窒化物半導体層21の外周縁に隣接している。図1においては、第1領域32aをドット領域で示す。

[0070] 第1領域32aにおける第2窒化物半導体層14の膜厚と、アクティブ領域31のうち、リッジ部21A、ソースコンタクトホール5およびドレインコンタクトホール6が形成されていない領域（以下、「アクセス領域34」という）における第2窒化物半導体層14の膜厚と異なる。この実施形態で

は、第1領域32aにおける第2窒化物半導体層14の膜厚は、アクセス領域34の膜厚よりも大きい。なお、第1領域32aにおける第2窒化物半導体層14の膜厚は、アクセス領域34の膜厚よりも小さくてもよい。

[0071] この窒化物半導体装置1では、第1窒化物半導体層（電子走行層）13上にバンドギャップ（A1組成）の異なる第2窒化物半導体層（電子供給層）14が形成されてヘテロ接合が形成されている。これにより、第1窒化物半導体層13と第2窒化物半導体層14との界面付近の第1窒化物半導体層13内に二次元電子ガス9が形成され、この二次元電子ガス9をチャンネルとして利用したHEMTが形成されている。ゲート電極22のゲート主電極部22Aは、第3窒化物半導体層21のリッジ部21Aを挟んで第2窒化物半導体層14に対向している。

[0072] ゲート主電極部22Aの下方においては、p型GaN層からなるリッジ部21Aに含まれるイオン化アクセプタによって、第1窒化物半導体層13および第2窒化物半導体層14のエネルギーレベルが引き上げられる。このため、第1窒化物半導体層13と第2窒化物半導体層14との間のヘテロ接合界面における伝導帯のエネルギーレベルはフェルミ準位よりも大きくなる。したがって、ゲート主電極部22A（ゲート部20）の直下では、第1窒化物半導体層13および第2窒化物半導体層14の自発分極ならびにそれらの格子不整合によるピエゾ分極に起因する二次元電子ガス9が形成されない。

[0073] よって、ゲート電極22にバイアスを印加していないとき（ゼロバイアス時）には、二次元電子ガス9によるチャンネルはゲート主電極部22Aの直下で遮断されている。こうして、ノーマリーオフ型のHEMTが実現されている。ゲート電極22に適切なオン電圧（たとえば5V）を印加すると、ゲート主電極部22Aの直下の第1窒化物半導体層13内にチャンネルが誘起され、ゲート主電極部4Aの両側の二次元電子ガス9が接続される。これにより、ソースドレイン間が導通する。

[0074] 使用に際しては、たとえば、ソース電極3とドレイン電極4の間に、ドレイン電極4側が正となる所定の電圧（たとえば50V～100V）が印加さ

れる。その状態で、ゲート電極 2 2 に対して、ソース電極 3 を基準電位（0 V）として、オフ電圧（0 V）またはオン電圧（5 V）が印加される。

[0075] 図 3 A～図 3 S は、前述の窒化物半導体装置 1 の製造工程の一例を説明するための断面図であり、製造工程における複数の段階における断面構造が示されている。

[0076] まず、図 3 A に示すように、MOCVD（Metal Organic Chemical Vapor Deposition）法によって、基板 1 1 上に、バッファ層 1 2、第 1 窒化物半導体層（電子走行層）1 3 および第 2 窒化物半導体層（電子供給層）1 4 がエピタキシャル成長される。これにより、半導体積層構造 2 が得られる。さらに、MOCVD 法によって、第 2 窒化物半導体層 1 4 上に、第 3 窒化物半導体層 2 1 の材料膜である第 3 半導体材料膜 4 1 がエピタキシャル成長される。この実施形態では、第 3 半導体材料膜 4 1 は p 型 GaN 膜である。

[0077] 次に、図 3 B に示すように、例えばスパッタ法によって、第 3 半導体材料膜 4 1 上に、ゲート電極 2 2 の材料膜であるゲート電極膜 4 2 が形成される。

[0078] 次に、図 3 C に示すように、ゲート電極膜 4 2 の周縁部を除く領域上にレジスト 4 3 が形成される。ここで、ゲート電極膜 4 2 の周縁部とは、図 1 および図 2 の第 3 窒化物半導体層 2 1 の外周縁よりも外側に相当する領域をいう。

[0079] 次に、図 3 D に示すように、レジスト 4 3 をマスクとして、ゲート電極膜 4 2 がドライエッチングされる。次に、図 3 E に示すように、第 1 レジスト 4 3 およびゲート電極膜 4 2 をマスクとして、第 3 半導体材料膜 4 1 がドライエッチングされる。これにより、図 1 および図 2 の第 3 窒化物半導体層 2 1 の外周縁よりも外側に相当する領域において、ゲート電極膜 4 2 および第 3 半導体材料膜 4 1 を貫通する開口領域 4 4 が形成される。

[0080] 次に、図 3 F に示すように、ゲート電極膜 4 2 を等方性エッチングする。これにより、ゲート電極膜 4 2 における開口領域 4 4 側の側縁が、第 3 半導体材料膜 4 1 における開口領域 4 4 側の側縁よりも開口領域 4 4 の外方に向

かって後退する。

- [0081] 以下において、図3D～図3Fのエッチング工程（後述するように図3Fのエッチングを行わない場合には、図3D～図3Eのエッチング工程）を、第1エッチング工程という。また、図3Dに示すように第1領域32aのTiN（ゲート電極膜42）をエッチングする工程を第3エッチング工程といい、図3Eに示すように第1領域32aのp型GaN（第3半導体材料膜41）をエッチングする工程を第4エッチング工程という。
- [0082] 第3エッチング工程と第4エッチング工程とのエッチング条件は異なる。第3エッチング工程では、エッチングガスとして、例えば $\text{CF}_4/\text{Cl}_2/\text{N}_2$ が用いられる。第4エッチング工程では、エッチングガスとして、例えば $\text{Cl}_2/\text{O}_2/\text{Ar}$ が用いられる。なお、この実施形態では、第1エッチング工程は、アライメント形成工程を兼ねている。つまり、この実施形態では、第1エッチング工程によって、アライメントマークが形成される。
- [0083] 次に、図3Gに示すように、第1レジスト43を除去する。そして、例えば、AFM（Atomic Force Microscope:原子間力顕微鏡）により第3半導体材料膜41の膜厚を直接測定する。図3Gにおいて、符号45は、AFM探針を示している。このように、第3半導体材料膜41の膜厚を直接測定しているのは、第3半導体材料膜41の膜厚が100nmよりも大きくなると、通常の間接測定法では、第3半導体材料膜41の膜厚を高精度で測定することが難しいからである。通常の間接測定法には、結晶成長中にウェハ上にレーザを照射し、その反射光の強度周期から膜厚を同定する方法、薄膜観察用のXRR（X-Ray Reflectivity）等がある。
- [0084] 次に、図3Hに示すように、露出した表面全体にSiN膜（絶縁膜）46を形成する。
- [0085] 次に、図3Iに示すように、平面視において、ゲート電極作成予定領域と、ゲート電極作成予定領域の外周縁よりも外側の領域とを覆うように、SiN膜46上にレジスト膜47が選択的に形成される。
- [0086] 次に、図3Jに示すように、レジスト膜47をマスクとしたドライエッチ

ングによって、SiN膜46およびゲート電極膜42がパターニングされる。これにより、ゲート電極22が形成される。その後、レジスト膜47が除去される。

[0087] 次に、図3Kに示すように、例えばプラズマ化学的蒸着法（PECVD法）によって、露出した表面全体を覆うようにSiO₂膜48が形成される。

[0088] 次に、図3Lに示すように、例えばドライエッチングにより、SiO₂膜48がエッチバックされることにより、ゲート電極22およびその上のSiN膜46の側面を覆うSiO₂膜48が形成される。

[0089] 次に、図3Mに示すように、SiN膜46およびSiO₂膜48をマスクとしたドライエッチングにより、第3半導体材料膜41がパターニングされる。これにより、第3窒化物半導体層21が得られる。

[0090] 以下において、図3Jおよび図3Mのエッチング工程を、第2エッチング工程という。また、図3Jに示すようにアクティブ領域31のTiN（ゲート電極膜42）をエッチングする工程を第5エッチング工程といい、図3Mに示すようにアクティブ領域31のp型GaN（第3半導体材料膜41）をエッチングする工程を第6エッチング工程という。第2エッチング工程のエッチング条件は、図3Gの工程によって直接測定された第3半導体材料膜41の膜厚に基づいて決定される。

[0091] 第5エッチング工程と第6エッチング工程とのエッチング条件は異なる。第5エッチング工程では、エッチングガスとして、例えばCF₄/Cl₂/N₂が用いられる。第6エッチング工程では、エッチングガスとして、例えばCl₂/O₂/Arが用いられる。

[0092] 第3エッチング工程（図3D参照）と第5エッチング工程（図3J参照）のエッチング条件は同じであってもよい。

[0093] この実施形態では、第4エッチング工程（図3E参照）と第6エッチング工程（図3M参照）のエッチング条件は異なる。具体的には、第4エッチング工程における酸素流量は、第6エッチング工程における酸素流量よりも多い。酸素流量が大きいほど、第3半導体材料膜41および第2窒化物半導体

層 1 4 が酸化しやすくなるため、エッチング速度が遅くなる。このため、第 4 エッチング工程（図 3 E 参照）のエッチング時間は、第 6 エッチング工程（図 3 M 参照）のエッチング時間よりも長く設定される。

[0094] 第 3 半導体材料膜 4 1 よりも第 2 窒化物半導体層 1 4 のエッチング速度は遅いが、酸素流量が多いほど両者間のエッチング速度の差は大きくなる。このため、酸素流量が多いほど、第 3 半導体材料膜 4 1 を第 2 窒化物半導体層 1 4 の表面の深さまで、より高い精度でエッチングしやすくなる。したがって、第 6 エッチング工程（図 3 M 参照）に比べて、第 4 エッチング工程（図 3 E 参照）の方が、第 3 半導体材料膜 4 1 を高精度でエッチングしやすくなる。しかしながら、酸素流量を多くするほど、エッチング面が荒れやすくなる。そこで、素子構造を作成するための第 6 エッチング工程においては、第 1 領域 3 2 a を作成するための第 4 エッチング工程に比べて酸素流量を少なくしている。

[0095] このように、第 4 エッチング工程との第 6 エッチング工程とは、異なる時刻に行われるとともにエッチング条件が異なるため、第 1 領域 3 2 a における第 2 窒化物半導体層 1 4 の膜厚と、アクセス領域 3 4 における第 2 窒化物半導体層 1 4 の膜厚とは異なる。この実施形態では、第 4 エッチング工程での第 2 窒化物半導体層 1 4 の表層部のエッチング量に比べて、第 6 エッチング工程での第 2 窒化物半導体層 1 4 の表層部のエッチング量が多いために、アクセス領域 3 4 における第 2 窒化物半導体層 1 4 の膜厚が、第 1 領域 3 2 a における第 2 窒化物半導体層 1 4 の膜厚よりも薄くなっている。

[0096] ただし、第 4 エッチング工程のエッチング条件および第 6 エッチング工程のエッチング条件によっては、第 1 領域 3 2 a における第 2 窒化物半導体層 1 4 の膜厚が、アクセス領域 3 4 における第 2 窒化物半導体層 1 4 の膜厚よりも薄くなる場合もある。

[0097] 次に、図 3 N に示すように、ウェットエッチングにより、SiN 膜 4 6 および SiO₂ 膜 4 8 が除去される。これにより、第 3 窒化物半導体層 2 1 のリッジ部 2 1 A と、第 3 窒化物半導体層 2 1 の上面の幅中間部上に形成された

ゲート主電極部 22A とからなるゲート部 20 が得られる。

[0098] 次に、図 3 O に示すように、露出した表面全体を覆うように、パッシベーション膜 15 が形成される。パッシベーション膜 15 は例えば SiN からなる。

[0099] 次に、図 3 P に示すように、パッシベーション膜 15 に、第 2 窒化物半導体層 14 に達するソースコンタクトホール 5 およびドレインコンタクトホール 6 が形成される。

[0100] 次に、図 3 Q に示すように、露出した表面全体を覆うようにソース・ドレイン電極膜 49 が形成される。

[0101] 次に、図 3 R に示すように、フォトリソグラフィおよびエッチングによってソース・ドレイン電極膜 49 がパターニングされることにより、第 2 窒化物半導体層 14 に接触するソース電極 3 およびドレイン電極 4 が形成される。

[0102] 次に、図 3 S に示すように、第 2 窒化物半導体層 14 およびパッシベーション膜 15 に、第 1 窒化物半導体層 13 に達する第 1 凹部 16 が形成される。

[0103] 最後に、第 1 凹部 16 の底面の外周縁部に、基板 11 に達する第 2 凹部 17 が形成される。こうして、図 1 および図 2 に示すような構造の窒化物半導体装置 1 が得られる。

[0104] 前述の製造方法では、図 3 E の工程の後に、図 3 F のエッチング工程によって、ゲート電極膜 42 における開口領域 44 側の側縁を、第 3 半導体材料膜 41 における開口領域 44 側の側縁よりも開口領域 44 の外方に向かって後退させている。しかしながら、図 3 E の工程の後に、図 4 に示すように、ゲート電極膜 42 上のレジスト 43 を除去した後、第 3 半導体材料膜 41 の膜厚を測定するようにしてもよい。具体的には、例えば、AFM により、ゲート電極膜 42 の膜厚 d_1 と第 3 半導体材料膜 41 の膜厚 d_2 との和 d_3 を直接測定する。また、ゲート電極膜 42 の膜厚 d_1 を、通常の間接測定法で測定する。そして、 $(d_3 - d_1)$ を演算することにより、第 3 半導体材料

膜41の膜厚d2を求める。

[0105] 図3Eの工程の後に図4の工程を行う場合には、図4の工程の後に図3Hの工程に移行すればよい。

[0106] 前述の実施形態によれば、第3窒化物半導体層21のリッジ部21Aを形成する前に、第3窒化物半導体層21の材料膜（第3半導体材料膜41）の膜厚を直接測定することが可能となる。これにより、第3窒化物半導体層21のリッジ部21Aを形成するためのエッチング条件を適切に決定することができるようになる。

[0107] したがって、正方向のゲート最大定格電圧を高めるために第3窒化物半導体層21の膜厚を100nmよりも厚くする場合に、本実施形態は特に有効である。

[0108] 図5は、この発明の2実施形態に係る窒化物半導体装置の構成を説明するための平面図である。図6は、図5のVI-VI線に沿う拡大断面図である。図5において、前述の図1の各部に対応する部分には図1と同じ符号を付して示す。図6において、前述の図2の各部に対応する部分には図1と同じ符号を付して示す。

[0109] ただし、図5では、説明の便宜上、パッシベーション膜15（図6参照）は省略されている。また、図5では、第1実施形態と同様に、ソース電極3としては、ソース主電極部3Aのみが図示され、延長部3Bは省略されている。また、第1実施形態と同様に、第3窒化物半導体層21のリッジ部21Aの幅は、ゲート電極22のゲート主電極部22Aの幅よりも大きい。図5においては、リッジ部21Aの幅がゲート主電極部22Aの幅と等しいものとして図示されている。

[0110] 第2実施形態に係る窒化物半導体装置1Aでは、第1実施形態に係る窒化物半導体装置1と比べて、ノンアクティブ領域32内に形成される第1領域32aが異なっている。

[0111] 第2実施形態では、第3窒化物半導体層21の連結部21B内に、第1領域32aが形成されている。より具体的には、図5に示すように、第3窒化

物半導体層 2 1 の連結部 2 1 B のうち、第 3 窒化物半導体層 2 1 の左上コーナーに近い位置に、平面視矩形状の第 1 領域 3 2 a が形成されている。第 3 窒化物半導体層 2 1 の連結部 2 1 B は、本発明における「リッジ部の端から延びた延長領域」の一例である。

[0112] この第 1 領域 3 2 a には、図 6 に示すように、ゲート電極 2 2 のベース部 2 2 B および第 3 窒化物半導体層 2 1 の連結部 2 1 B を貫通して第 2 窒化物半導体層 1 4 に達する平面四角形状の開口部 5 1 が形成されている。開口部 5 1 は、ゲート電極 2 2 のベース部 2 2 B を貫通する平面視四角形状の第 1 開口部 5 1 a と、第 1 開口部 5 1 a と連通し、第 3 窒化物半導体層 2 1 の連結部 2 1 B を貫通する平面視四角形状の第 2 開口部 5 1 b とからなる。したがって、第 1 領域 3 2 a は、第 3 窒化物半導体層 2 1 に隣接している。

[0113] 平面視において、第 1 開口部 5 1 a は第 2 開口部 5 1 b よりも大きく、第 1 開口部 5 1 a の 4 つの辺は、それぞれ第 2 開口部 5 1 b の 4 つの辺に平行である。また、平面視において、第 2 開口部 5 1 b は第 1 開口部 5 1 a の中央に位置している。したがって、ゲート電極 2 2 の開口部 5 1（第 1 開口部 5 1 a）の周縁は、第 3 窒化物半導体層 2 1 の開口部 5 1（第 2 開口部 5 1 b）の周縁に対して、開口部 5 1 の外方に向かって後退している。

[0114] 窒化物半導体装置 1 A の製造方法について簡単に説明する。窒化物半導体装置 1 A の製造方法においても、前述の図 3 A の工程および図 3 B の工程は同じである。図 3 B の工程が終了すると、フォトリソグラフィおよびエッチングにより、ゲート電極膜 4 2 および第 3 半導体材料膜 4 1 を貫通する開口部 5 1 が形成される。そして、例えば、AFM により、第 3 半導体材料膜 4 1 の膜厚が直接測定される。

[0115] この後、前述の図 3 H～図 3 S と同様な工程が行われる。ただし、窒化物半導体装置 1 A を製造する場合には、図 3 I の工程において、SiN 膜 4 6 表面のうち、ゲート電極作成予定領域に対応する領域はレジスト膜 4 7 によって覆われるが、ゲート電極作成予定領域の外周縁よりも外側の領域はレジスト膜 4 7 によって覆われない。このため、ゲート電極作成予定領域の外周

縁よりも外側の領域のゲート電極膜 4 2 および第 3 窒化物半導体層作成予定領域の外周縁よりも外側の領域の第 3 半導体材料膜 4 1 は、図 3 I ~ 図 3 N の工程によってエッチング（除去）される。

[0116] 図 3 S の工程が終了すると、第 1 凹部 1 6 の底面の外周縁部に、基板 1 1 に達する第 2 凹部 1 7 が形成される。こうして、図 5 および図 6 に示すような構造の窒化物半導体装置 1 A が得られる。

[0117] 第 2 実施形態においても、第 1 実施形態と同様な効果を得ることができる。

[0118] 以上、この発明の第 1 および第 2 実施形態について説明したが、この発明は、さらに他の実施形態で実施することもできる。

[0119] 例えば、ソース電極 3 およびドレイン電極 4 直下にある第 2 窒化物半導体層 1 4 に、Si が含まれていてもよい。

[0120] また、前述の実施形態では、基板 1 1 の材料例としてシリコンを例示したが、ほかにも、サファイア基板、QST 基板などの任意の基板材料を適用できる。

[0121] 本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。

[0122] この出願は、2020 年 1 月 28 日に日本国特許庁に提出された特願 2020-011740 号に対応しており、その出願の全開示はここに引用により組み込まれるものとする。

符号の説明

- [0123]
- 1 窒化物半導体装置
 - 2 半導体積層構造
 - 3 ソース電極
 - 3 A ソース主電極部
 - 3 B 延長部

- 4 ドレイン電極
- 5 ソースコンタクトホール
- 6 ドレインコンタクトホール
- 9 二次元電子ガス)
- 1 1 基板
- 1 2 バッファ層
- 1 3 第1窒化物半導体層（電子走行層）
- 1 4 第2窒化物半導体層（電子供給層）
- 1 5 パッシベーション膜
- 1 6 第1凹部
- 1 7 第2凹部
- 2 0 ゲート部
- 2 1 第3窒化物半導体層（半導体ゲート層）
- 2 1 A リッジ部
- 2 1 B 連結部
- 2 2 ゲート電極
- 2 2 A ゲート主電極部
- 2 2 B ベース部
- 3 1 アクティブ領域
- 3 2 ノンアクティブ領域
- 3 2 a 第1領域
- 3 3 境界
- 4 1 第3半導体材料膜
- 4 2 ゲート電極膜
- 4 3 レジスト
- 4 4 開口領域
- 4 5 A F C 探針
- 4 6 S i N 膜

4 7 レジスト膜

4 8 SiO_2 膜

4 9 ソース・ドレイン電極膜

5 1 開口部

5 1 a 第1開口部

5 1 b 第2開口部

請求の範囲

- [請求項1] 基板と、
- 前記基板の上方に配置され、電子走行層を構成する第1窒化物半導体層と、
- 前記第1窒化物半導体層上に形成され、電子供給層を構成する第2窒化物半導体層と、
- 前記第2窒化物半導体層上に配置され、少なくとも一部にリッジ部を有し、アクセプタ型不純物を含む第3窒化物半導体層と、
- 前記リッジ部上に配置されたゲート電極と、前記第2窒化物半導体層上に、前記リッジ部を挟んで配置されたソース電極およびドレイン電極とを含み、
- 平面視において、トランジスタ動作に寄与するアクティブ領域と、トランジスタ動作に寄与しないノンアクティブ領域とを有し、
- 前記ノンアクティブ領域は第1領域を有しており、
- 前記第1領域における前記第2窒化物半導体層の膜厚が、前記アクティブ領域のうち前記リッジ部、前記ソース電極および前記ドレイン電極が形成されていない領域における前記第2窒化物半導体層の膜厚と異なる、窒化物半導体装置。
- [請求項2] 前記第1領域における前記第2窒化物半導体層の膜厚が、前記アクティブ領域のうち前記リッジ部、前記ソース電極および前記ドレイン電極が形成されていない領域における前記第2窒化物半導体層の膜厚よりも厚い、請求項1に記載の窒化物半導体装置。
- [請求項3] 前記第1領域における前記第2窒化物半導体層の膜厚が、前記アクティブ領域のうち前記リッジ部、前記ソース電極および前記ドレイン電極が形成されていない領域における前記第2窒化物半導体層の膜厚よりも薄い、請求項1に記載の窒化物半導体装置。
- [請求項4] 前記第1領域は、前記第3窒化物半導体層に隣接している、請求項1～3のいずれか一項に記載の窒化物半導体装置。

- [請求項5] 前記窒化物半導体装置が、平面視で四角形状を有しており、
前記第1領域は、平面視において、前記窒化物半導体装置の周縁と、前記アクティブ領域との間に存在している、請求項1～4のいずれか一項に記載の窒化物半導体装置。
- [請求項6] 前記第3窒化物半導体層が、前記リッジ部の端から延びた延長領域を有しており、
前記ノンアクティブ領域において、前記延長領域内には、前記ゲート電極および前記第3窒化物半導体層を貫通して前記第2窒化物半導体層に達する開口部が形成されており、
前記第1領域は、平面視において、前記開口部が形成されている領域である、請求項1～4のいずれか一項に記載の窒化物半導体装置。
- [請求項7] 平面視において、前記第1領域に隣接した前記リッジ部上の前記ゲート電極における前記第1領域側の側縁は、当該リッジ部の上面における前記第1領域側の側縁よりも内方に後退している、請求項1～6のいずれか一項に記載の窒化物半導体装置。
- [請求項8] 前記第2窒化物半導体層上に、前記第2窒化物半導体層、前記第3窒化物半導体層および前記ゲート電極の露出面を覆うパッシベーション膜が形成されており、
前記パッシベーション膜には、ソースコンタクトホールおよびドレインコンタクトホールが形成されており、
前記ソース電極は、前記ソースコンタクトホールを貫通して第2窒化物半導体層に接触しており、
前記ドレイン電極は、前記ドレインコンタクトホールを貫通して第2窒化物半導体層に接触している、請求項1～7のいずれか一項に記載の窒化物半導体装置。
- [請求項9] 前記ソース電極は、前記ソースコンタクトホールを貫通して第2窒化物半導体層に接触するソース主電極部と、前記ソース主電極部から延びかつ隣接する前記ゲート電極を覆う延長部とを有している、請求

項 8 に記載の窒化物半導体装置。

[請求項10] 前記ソース主電極部は前記リッジ部と平行に延びており、前記ソース主電極部の表面の幅中間部には、前記ソース主電極部の長さ方向に延びたソース電極凹部が形成されている、請求項 9 に記載の窒化物半導体装置。

[請求項11] 前記ドレイン電極は前記リッジ部と平行に延びており、前記ドレイン電極の表面の幅中間部には、前記ドレイン電極の長さ方向に延びたドレイン電極凹部が形成されている、請求項 8 ～ 10 のいずれか一項に記載の窒化物半導体装置。

[請求項12] 前記窒化物半導体装置の周縁部には、前記パッシベーション膜および前記第 2 窒化物半導体層を貫通して前記第 1 窒化物半導体層に達し、上面および外側面が開口した第 1 凹部が形成されており、

前記第 1 凹部の底面の外周縁部には、前記第 1 窒化物半導体層を貫通して前記基板に達し、上面および外側面が開口した第 2 凹部が形成されている、請求項 8 ～ 11 のいずれか一項に記載の窒化物半導体装置。

[請求項13] 前記第 3 窒化物半導体層の膜厚が 100 nm よりも大きい、請求項 1 ～ 12 のいずれか一項に記載の窒化物半導体装置。

[請求項14] 前記ゲート電極が、TiN、TiW、Ti および W のうちのいずれか 1 つの単膜またはそれらの 2 以上の任意の組み合わせからなる複合膜から構成されている、請求項 1 ～ 13 のいずれか一項に記載の窒化物半導体装置。

[請求項15] 前記第 2 窒化物半導体層が $Al_xGa_{1-x}N$ ($0 < x < 1$) 層からなり、

前記第 2 窒化物半導体層が GaN 層からなる、請求項 1 ～ 14 のいずれか一項に記載の窒化物半導体装置。

[請求項16] 前記アクセプタ不純物が Mg、Zn またはそれらのコドープである、請求項 1 ～ 15 のいずれか一項に記載の窒化物半導体装置。

[請求項17] 基板と、前記基板の上方に配置され、電子走行層を構成する第1窒化物半導体層と、前記第1窒化物半導体層上に形成され、電子供給層を構成する第2窒化物半導体層と、前記第2窒化物半導体層上に配置され、アクセプタ型不純物を含む第3窒化物半導体層とを含む窒化物半導体積層構造を準備する工程と、

前記窒化物半導体積層構造上にゲート電極膜を形成する工程と、

前記ゲート電極膜および前記第3窒化物半導体層を選択的にエッチングすることにより、前記ゲート電極膜および前記第3窒化物半導体層を貫通して前記第2窒化物半導体層に達する開口領域を形成する第1エッチング工程と、

前記第1エッチング工程後に、前記ゲート電極膜および前記第3窒化物半導体層を選択的にエッチングすることにより、前記第2窒化物半導体層上にリッジ形状のゲート電極部を形成する第2エッチング工程とを含み、

前記第1エッチング工程と前記第2エッチング工程のエッチング条件が異なる、窒化物半導体装置の製造方法。

[請求項18] 前記開口領域を利用して前記第3窒化物半導体層の膜厚が測定され、当該測定結果に基づいて、前記第2エッチング工程のエッチング条件が決定される、請求項17に記載の窒化物半導体装置の製造方法。

[請求項19] 前記第1エッチング工程が、アライメント形成工程を兼ねる、請求項17または18に記載の窒化物半導体装置の製造方法。

[請求項20] 前記第1エッチング工程が、前記ゲート電極膜をエッチングする第3エッチング工程と前記第3窒化物半導体層をエッチングする第4エッチング工程からなり、

前記第2エッチング工程が、前記ゲート電極膜をエッチングする第5エッチング工程と前記第3窒化物半導体層をエッチングする第6エッチング工程からなり、

前記第3エッチング工程と前記第4エッチング工程のエッチング条

件が互いに異なり、

前記第5エッチング工程と前記第6エッチング工程のエッチング条件が互いに異なる、請求項17～19のいずれか一項に記載の窒化物半導体装置の製造方法。

[請求項21] 前記第4エッチング工程と前記第6エッチング工程のエッチング条件が互いに異なる、請求項20に記載の窒化物半導体装置の製造方法。

[請求項22] 前記第3エッチング工程と前記第5エッチング工程のエッチング条件が同じである、請求項21に記載の窒化物半導体装置の製造方法。

[請求項23] 前記第1エッチング工程が、前記ゲート電極膜における前記開口領域の周縁を前記第3窒化物半導体層における前記開口領域の周縁よりも前記開口領域の外方に向かって後退させるための工程を有する、請求項17～22のいずれか一項に記載の窒化物半導体装置の製造方法。


[請求項24] 前記第1エッチング工程では、前記ゲート電極膜の周縁部全域に、前記開口領域が形成される、17～23のいずれか一項に記載の窒化物半導体装置の製造方法。

[請求項25] 前記第1エッチング工程と前記第2エッチング工程との間に、
前記開口領域を利用した前記第3窒化物半導体層の膜厚測定が行われた後に、表面全体に絶縁膜が形成される工程と、
平面視において、ゲート電極作成予定領域と、前記ゲート電極作成予定領域よりも外側の領域とを覆うように、前記絶縁膜上にレジスト膜が選択的に形成される工程とを含む、請求項24に記載の窒化物半導体装置の製造方法。


[請求項26] 前記ゲート電極膜が平面視で四角形状であり、
前記第1エッチング工程では、前記ゲート電極膜のコーナーに近い位置に、前記開口領域が形成される、17～23のいずれか一項に記載の窒化物半導体装置の製造方法。

- [請求項27] 前記第1エッチング工程と前記第2エッチング工程との間に、
前記開口領域を利用した前記第3窒化物半導体層の膜厚測定が行われた後に、表面全体に絶縁膜が形成される工程と、
平面視において、ゲート電極作成予定領域を覆うように、前記絶縁膜上にレジスト膜が選択的に形成される工程とを含む、請求項26に記載の窒化物半導体装置の製造方法。


[図1]




[図3A]




[図3B]




[図3C]




[図3D]




[図3E]




[図3F]




[図3G]




[図3H]




[図3I]




[図3J]




[図3K]



[図3L]




[図3M]




[図3N]


図3N



[図30]




[図3P]




[図3Q]


図3Q




[図3R]



[図4]



[図5]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/001166

A. CLASSIFICATION OF SUBJECT MATTER

H01L 29/778(2006.01)i; H01L 21/337(2006.01)i; H01L 29/808(2006.01)i
 FI: H01L29/80 H; H01L29/80 C

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/778; H01L29/808; H01L21/337; H01L21/338

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2021
Registered utility model specifications of Japan	1996-2021
Published registered utility model applications of Japan	1994-2021

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2015-204304 A (TOYOTA MOTOR CORP.) 16 November 2015 (2015-11-16) paragraphs [0009]-[0034], fig. 1, 5-10	1, 3-5, 7, 8 9-11, 13-17, 19, 24 2, 6, 12, 18, 20-23, 25-27
Y A	JP 2012-523697 A (EFFICIENT POWER CONVERSION CORPORATION) 04 October 2012 (2012-10-04) paragraph [0012], fig. 2-4	9-11, 13-16 1-8, 12, 17-27
Y A	JP 2018-195845 A (RENESAS ELECTRONICS CORP.) 06 December 2018 (2018-12-06) fig. 2	10, 11, 13-16 1-9, 12, 17-27



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

05 April 2021 (05.04.2021)

Date of mailing of the international search report

13 April 2021 (13.04.2021)

Name and mailing address of the ISA/

Japan Patent Office
 3-4-3, Kasumigaseki, Chiyoda-ku,
 Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2021/001166

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2012-523700 A (EFFICIENT POWER CONVERSION CORPORATION) 04 October 2012 (2012-10-04) paragraph [0025], fig. 15	17, 19, 24 1-16, 18, 20- 23, 25-27
Y A	JP 2018-163928 A (SUMITOMO ELECTRIC INDUSTRIES, LTD.) 18 October 2018 (2018-10-18) paragraph [0046]	19, 24 1-18, 20-23, 25-27

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No.

PCT/JP2021/001166

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
JP 2015-204304 A	16 Nov. 2015	US 2015/0295073 A1 paragraphs [0019]- [0044], fig. 1, 5-10 DE 102015104731 A1 CN 104979387 A KR 10-2015-0117608 A	
JP 2012-523697 A	04 Oct. 2012	US 2010/0258843 A1 paragraph [0023], fig. 2-4 US 2012/0175631 A1 WO 2010/118087 A1 DE 102013202972 A1 TW 201044576 A KR 10-2011-0137809 A CN 102388441 A (Family: none)	
JP 2018-195845 A	06 Dec. 2018	US 2010/0258841 A1 paragraph [0039], fig. 15 WO 2010/118092 A1 TW 201044575 A CN 102365745 A KR 10-2012-0016046 A (Family: none)	
JP 2012-523700 A	04 Oct. 2012		
JP 2018-163928 A	18 Oct. 2018		

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 29/778(2006.01)i; H01L 21/337(2006.01)i; H01L 29/808(2006.01)i FI: H01L29/80 H; H01L29/80 C		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC）） H01L29/778; H01L29/808; H01L21/337; H01L21/338		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2021年 日本国実用新案登録公報 1996-2021年 日本国登録実用新案公報 1994-2021年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2015-204304 A（トヨタ自動車株式会社）16.11.2015（2015-11-16） 段落[0009]-[0034]、図1、図5ないし図10	1,3-5,7,8
Y		9-11,13-17,19,24
A		2,6,12,18, 20-23,25-27
Y	JP 2012-523697 A（エフィシエント パワー コンヴァーシオン コーポレーション） 04.10.2012（2012-10-04） 段落[0012]、図2ないし図4	9-11,13-16
A		1-8,12,17-27
Y	JP 2018-195845 A（ルネサスエレクトロニクス株式会社）06.12.2018（2018-12-06） 図2	10,11,13-16
A		1-9,12,17-27
☒ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日 05.04.2021		国際調査報告の発送日 13.04.2021
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 棚田 一也 5F 9361 電話番号 03-3581-1101 内線 3516

C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2012-523700 A (エフィシエント パワー コンヴァーシヨン コーポレーション) 04.10.2012 (2012 - 10 - 04) 段落[0025], 図15	17, 19, 24
A		1-16, 18, 20-23, 25-27
Y	JP 2018-163928 A (住友電気工業株式会社) 18.10.2018 (2018 - 10 - 18) 段落[0046]	19, 24
A		1-18, 20-23, 25-27

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2021/001166

引用文献			公表日	パテントファミリー文献	公表日
JP	2015-204304	A	16.11.2015	US 2015/0295073 A1 段落[0019]-[0044]、図1、 図5ないし図10 DE 102015104731 A1 CN 104979387 A KR 10-2015-0117608 A	
JP	2012-523697	A	04.10.2012	US 2010/0258843 A1 段落[0023]、図2ないし図4 US 2012/0175631 A1 WO 2010/118087 A1 DE 102013202972 A1 TW 201044576 A KR 10-2011-0137809 A CN 102388441 A	
JP	2018-195845	A	06.12.2018	(ファミリーなし)	
JP	2012-523700	A	04.10.2012	US 2010/0258841 A1 段落[0039]、図15 WO 2010/118092 A1 TW 201044575 A CN 102365745 A KR 10-2012-0016046 A	
JP	2018-163928	A	18.10.2018	(ファミリーなし)	