(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号
特許第3562884号
(P3562884)
(45)発行日　平成16年9月8日(2004.9.8)　(24)登録日　平成16年6月11日(2004.6.11)

(51)Int.Cl.[7]	F I		
H01L 33/00	H01L	33/00	J
B41J 2/44	G09G	3/32	
B41J 2/45	B41J	3/21	L
B41J 2/455			
G09G 3/32			

請求項の数 5　(全 10 頁)

(21)出願番号　特願平7-254829
(22)出願日　平成7年10月2日(1995.10.2)
(65)公開番号　特開平9-97926
(43)公開日　平成9年4月8日(1997.4.8)
審査請求日　平成14年9月20日(2002.9.20)

(73)特許権者　000004008
日本板硝子株式会社
大阪府大阪市中央区北浜四丁目７番２８号
(74)代理人　100086645
弁理士　岩佐　義幸
(72)発明者　大野　誠治
大阪府大阪市中央区道修町３丁目５番１１号　日本板硝子株式会社内
(72)発明者　楠田　幸久
大阪府大阪市中央区道修町３丁目５番１１号　日本板硝子株式会社内
(72)発明者　大塚　俊介
大阪府大阪市中央区道修町３丁目５番１１号　日本板硝子株式会社内

最終頁に続く

(54)【発明の名称】自己走査型発光装置、光プリンタ用光源および光プリンタ

(57)【特許請求の範囲】
【請求項１】
第１導電形半導体基板上に、第１導電形半導体層を介して／介さずに、第２導電形半導体層（第３層），第１導電形半導体層（第２層），第２導電形半導体層（第１層）がこの順に積層されてなるサイリスタ素子であって、転送動作のためのしきい電圧またはしきい電流の制御電極を第１導電形半導体層（第２層）上に有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子に電源ラインを負荷抵抗を介して前記制御電極に接続し、かつ各スイッチ素子の第２導電形半導体層（第１層）上の電源電極にクロックラインを接続して形成したスイッチ素子アレイと、
前記第１導電形半導体基板上に、第１導電形半導体層を介して／介さずに、第２導電形半導体層（第３層），第１導電形半導体層（第２層），第２導電形半導体層（第１層）がこの順に積層され、かつ前記積層された半導体層内部で生ずる光が外部に取り出されるように構成されているサイリスタ素子であって、しきい電圧またはしきい電流の制御電極を第１導電形半導体層（第２層）上に有する発光素子を複数個配列した発光素子アレイとを備え、
前記発光素子アレイの各制御電極を対応する前記スイッチ素子の制御電極と配線により接続し、各発光素子の第２導電形半導体層（第１層）上の信号電極に発光のための電流を印加するラインを接続した自己走査型発光装置において、

前記スイッチ素子の第２導電形半導体層（第３層）上に接続電極を設け、
前記発光素子の第２導電形半導体層（第３層）上に接続電極を設け、
前記発光素子の接続電極を対応する前記スイッチ素子の接続電極と配線により接続した、
ことを特徴とする自己走査型発光装置。
【請求項２】
請求項１記載の自己走査型発光装置において、
前記スイッチ素子の前記制御電極は、２個の独立した制御電極に分割され、前記２個の独立した制御電極の一方が、対応する発光素子の制御電極に前記配線により接続されている自己走査型発光装置。
【請求項３】
請求項１または２記載の自己走査型発光装置において、
前記１個のスイッチ素子に対し、対応する発光素子の数は複数個であり、これら複数個の発光素子のそれぞれに別個の電流印加ラインを設け、これら複数個の発光素子を同時に発光させるようにした、自己走査型発光装置。
【請求項４】
請求項１～３のいずれかに記載の自己走査型発光装置を備えることを特徴とする光プリンタ用光源。
【請求項５】
請求項４に記載の光プリンタ用光源を備えることを特徴とする光プリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、シフトレジスタと発光素子アレイとよりなる自己走査型発光装置に関する。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイはその駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてＰＮＰＮ構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願（特開平１－２３８９６２号、特開平２－１４５８４号、特開平２－９２６５０号、特開平２－９２６５１号）し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光装置を作製できること等を示した。
【０００３】
さらに本発明者らは、スイッチ素子アレイをシフトレジスタとして、発光素子アレイと分離した構造の自己走査型発光装置を提案している（特開平２－２６３６６８号）。
【０００４】
図１に、この自己走査型発光装置の等価回路図を示す。この自己走査型発光装置は、シフトレジスタを構成するスイッチ素子アレイＴ（－１）～Ｔ（２）、書き込み用発光素子アレイＬ（－１）～Ｌ（２）からなる。隣接するスイッチ素子のゲート電極間は、ダイオードを用いて接続している。スイッチ素子の各アノード電極は交互に転送クロックϕ_1，ϕ_2 ラインに接続されている。スイッチ素子のゲート電極G_{-1}～G_1 は、書き込み用発光素子のゲートにも接続される。書き込み用発光素子のアノード電極には、書き込み信号S_{in}が加えられている。
【０００５】
いま、スイッチ素子Ｔ（０）がオン状態にあるとすると、ゲート電極G_0 の電圧は、電源電圧V_{GK}（ここでは５ボルトとする）より低下し、ほぼ零ボルトとなる。したがって、書き込み信号S_{in}の電圧が、ＰＮ接合の拡散電位（約１ボルト）以上であれば、発光素子Ｌ（０）を発光状態とすることができる。
【０００６】
これに対し、ゲート電極G_{-1}は約５ボルトであり、ゲート電極G_1 は約１ボルト（ダ

イオードD_0　の順方向立上り電圧）となる。したがって、発光素子Ｌ（－１）の書き込み電圧は約６ボルト、発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。これから、発光素子Ｌ（０）のみに書き込める書き込み信号S_{in}の電圧は、１～２ボルトの範囲となる。発光素子Ｌ（０）がオン、すなわち発光状態に入ると、書き込み信号S_{in}ラインの電圧は約１ボルトに固定されてしまうので、他の発光素子が選択されてしまう、というエラーは防ぐことができる。

【０００７】

発光強度は書き込み信号S_{in}に流す電流量で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の発光素子に転送するためには、書き込み信号S_{in}ラインの電圧を一度零ボルトまでおとし、発光している発光素子をいったんオフにしておく必要がある。

【０００８】

【発明が解決しようとする課題】

上述した従来の自己走査型発光装置は、１対をなす１つのスイッチ素子と１つの発光素子とを基板上に１つの島に作製するタイプのもの（以下、タイプＡという）と、１対をなす１つのスイッチ素子と１つの発光素子とを基板上に別個の島に作製するタイプのもの（以下、タイプＢという）とがある。

【０００９】

図２，図３に、タイプＡの自己走査型発光装置の構造を示す。図２は、発光装置のスイッチ素子と発光素子とを示す概略平面図、図３はその概略断面図である。図３の断面構造図に示すように、Ｎ形半導体基板１上に、Ｎ形半導体層２４、Ｐ形半導体層２３、Ｎ形半導体層２２、Ｐ形半導体層２１ａ，２１ｂの各層が形成されている。

【００１０】

Ｐ形半導体層２１ａはスイッチ素子のアノード層を構成し、Ｐ形半導体層２１ｂは発光素子のアノード層を構成している。スイッチ素子のアノード層２１ａ上にはアノード電極２ａが、発光素子のアノード層２１ｂ上にはアノード電極２ｂがそれぞれ設けられている。また、半導体層２２上には、スイッチ素子のゲート電極４が設けられている。図示しないが、半導体層１の裏面にはカソード電極が設けられ、接地されている。

【００１１】

スイッチ素子のゲート電極４は、負荷抵抗R_L　を経て電源電圧V_{GK}ラインに接続され、ゲート電極間はダイオードＤにより接続され、スイッチ素子のアノード電極２ａは、交互に転送クロックϕ_1　，ϕ_2　ラインに接続され、発光素子のアノード電極２ｂは書き込み信号S_{in}ラインに接続されている。

【００１２】

図４，図５に、タイプＢの発光装置の構造を示す。図４は、発光装置のスイッチ素子と発光素子とを示す概略平面図、図５はその概略断面図である。図５の断面構造図に示すように、Ｎ形半導体基板１上に、Ｎ形半導体層２４ａ，２４ｂ、Ｐ形半導体層２３ａ，２３ｂ、Ｎ形半導体層２２ａ，２２ｂ、Ｐ形半導体層２１ａ，２１ｂがそれぞれ積層され、２つの島に形成されている。一方の島はスイッチ素子を、他方の島は発光素子を構成する。

【００１３】

スイッチ素子のアノード層であるＰ形半導体層２１ａ上にはアノード電極２ａが設けられ、アノード電極２ａは、交互に転送クロックϕ_1　，ϕ_2　ラインに接続されている。転送クロックϕ_1　，ϕ_2　ラインを間に挟むようにして、スイッチ素子の半導体層２２ａ上に２個のゲート電極$4a_1$　，$4a_2$　を設ける。これらゲート電極$4a_1$　と$4a_2$　とは、下側のＮ形半導体層２２ａを介して電気的に接続されている。

【００１４】

スイッチ素子のゲート電極$4a_1$　は、負荷抵抗R_L　を経て電源電圧V_{GK}ラインに接続されている。スイッチ素子のゲート電極$4a_2$　と発光素子のゲート電極４ｂとは、配線６により相互に接続される。そして、発光素子のアノード電極２ｂは、書き込み信号S_{in}ラインに接続されている。図示しないが、半導体層１の裏面にはカソード電極が設け

られ、接地されている。

【００１５】

【発明が解決しようとする課題】

図２，図３に示したタイプＡの構造の発光装置では、スイッチ素子がオンしたとき、アノード電極からカソード電極に向かって電流が流れるが、図３の点線矢印で示すように、発光素子側にも電流が拡がって流れる。その結果、発光素子は擬似オン状態になる。この状態では、発光素子のＮ形半導体層２２は零電位に引っぱられる。この擬似オン状態で書き込み信号S_{in}（１Ｖ）が到来すると、発光素子は、ダイオードのように動作する。すなわち、図６（ａ）に示すように、ターンオンすると発光素子のＰ形半導体層２１（アノード層）は、０Ｖから１Ｖに立上って保持され、ターンオフすると０Ｖに戻る。

【００１６】

一方、タイプＢの発光装置では、スイッチ素子と発光素子とは、２つの島に分離されているので、スイッチ素子がオンしても擬似オン状態になることはない。したがって、　書き込み信号S_{in}が到来し、発光素子がターンオンするとき、半導体層中にはキャリアが無いからある程度電流が流れないとターンオンしない。このため図６に示すように、タイプＢの発光装置では、タイプＡの発光装置に比べてターンオン時間が大きくなる。すなわち、タイプＢの発光装置はタイプＡの発光装置に比べて動作速度が遅くなる。

【００１７】

本発明の目的は、タイプＢの発光装置であっても、タイプＡの発光装置と同様の動作速度を実現することである。

【００１８】

【課題を解決するための手段】

本発明は、第１導電形半導体基板上に、第１導電形半導体層を介して／介さずに、第２導電形半導体層（第３層），第１導電形半導体層（第２層），第２導電形半導体層（第１層）がこの順に積層されてなるサイリスタ素子であって、転送動作のためのしきい電圧またはしきい電流の制御電極を第１導電形半導体層（第２層）上に有するスイッチ素子を複数個配列し、各スイッチ素子の前記制御電極をその近傍に位置する少なくとも１つのスイッチ素子の制御電極に、接続用抵抗または電気的に一方向性を有する電気素子を介して接続するとともに、各スイッチ素子に電源ラインを負荷抵抗を介して前記制御電極に接続し、かつ各スイッチ素子の第２導電形半導体層（第１層）上の電源電極にクロックラインを接続して形成したスイッチ素子アレイと、

前記第１導電形半導体基板上に、第１導電形半導体層を介して／介さずに、第２導電形半導体層（第３層），第１導電形半導体層（第２層），第２導電形半導体層（第１層）がこの順に積層され、かつ前記積層された半導体層内部で生ずる光が外部に取り出されるように構成されているサイリスタ素子であって、しきい電圧またはしきい電流の制御電極を第１導電形半導体層（第２層）上に有する発光素子を複数個配列した発光素子アレイとを備え、

前記発光素子アレイの各制御電極を対応する前記スイッチ素子の制御電極と配線により接続し、各発光素子の第２導電形半導体層（第１層）上の信号電極に発光のための電流を印加するラインを接続した自己走査型発光装置において、

前記スイッチ素子の第２導電形半導体層（第３層）上に接続電極を設け、

前記発光素子の第２導電形半導体層（第３層）上に接続電極を設け、

前記発光素子の接続電極を対応する前記スイッチ素子の接続電極と配線により接続した、

ことを特徴とする。

【００１９】

【発明の実施の形態】

以下に示す実施例では、Ｎ形半導体基板に、Ｎ形半導体層，Ｐ形半導体層，Ｎ形半導体層，Ｐ形半導体層の順で積層された構造を例に説明するが、本発明は、Ｐ形半導体基板に、Ｐ形半導体層、Ｎ形半導体層、Ｐ形半導体層、Ｎ形半導体層の順で積層された構造を用い、電圧の極性を逆にすることにより適用できる。

【００２０】
また、以下の実施例では、半導体基板上に、この半導体基板と同一導電形の半導体層を積層してあるが、これは半導体基板表面に直接ＰＮ（あるいはＮＰ）接合を形成すると、その形成した半導体層の結晶性の悪さから、デバイスとしての特性が劣化する傾向があるためである。つまり、基板表面に結晶層をエピタキシャル成長される場合、基板表面近傍層の結晶性が、結晶層がある一定以上に成長した後の結晶性に比べて、悪くなっており、このため、一旦半導体基板と同一の半導体層を形成してから、ＰＮ（あるいはＮＰ）接合を形成すると、上述した問題は解決できるからである。
【００２１】
【実施例１】
本発明の第１実施例の自己走査型発光装置を、図７，図８を参照して説明する。
【００２２】
図７は、タイプＢの発光装置の概略平面図、図８はその概略断面図である。図８の断面構造図に示すように、Ｎ形半導体基板１上に、Ｎ形半導体層２４ａ，２４ｂ、Ｐ形半導体層２３ａ，２３ｂ、Ｎ形半導体層２２ａ，２２ｂ、Ｐ形半導体層２１ａ，２１ｂがそれぞれ積層され、２つの島に形成されている。一方の島はスイッチ素子を、他方の島は発光素子を構成する。それぞれの島は、メサ構造をしており、３回のメサ・エッチングを行うことにより、図示のような構造を作製する。
【００２３】
スイッチ素子のＰ形半導体層２１ａ上にはアノード電極２ａが設けられ、アノード電極２ａは、交互に転送クロックϕ_1，ϕ_2 ラインに接続されている。転送クロックϕ_1，ϕ_2 ラインを間に挟むようにして、スイッチ素子の半導体層２２ａ上に２個のゲート電極$4a_1$，$4a_2$ を設ける。これらゲート電極$4a_1$ と$4a_2$ とは、下側のＮ形半導体層２２ａを介して電気的に接続されている。
【００２４】
スイッチ素子のゲート電極$4a_1$ は、負荷抵抗R_L を経て電源電圧V_{GK}ラインに接続されている。また、スイッチ素子のＰ形半導体層２３ａ上には、電極８ａが設けられている。
【００２５】
一方、発光素子のＰ形半導体層２１ａ上にはアノード電極２ｂが設けられ、アノード電極２ｂは、書き込み信号S_{in}ラインに接続されている。また、Ｎ形半導体層２２ｂ上にはゲート電極４ｂが設けられ、Ｐ形半導体層２３ｂ上には電極８ｂが設けられている。
【００２６】
スイッチ素子のゲート電極$4a_2$ と発光素子のゲート電極４ｂとは、配線６により相互に接続され、スイッチ素子の電極８ａと発光素子の電極８ｂとは、配線１０により相互に接続される。
【００２７】
図示しないが、半導体層１の裏面にはカソード電極が設けられ、接地されている。
【００２８】
本実施例によれば、スイッチ素子のＰ形半導体層２３ａと発光素子のＰ形半導体層２３ｂとは、配線１０により互いに接続されているので、タイプＡの発光装置と同様の構造となるので、タイプＡ相当の高速化が図れる。
【００２９】
ここで、タイプＡの発光装置とタイプＢの発光装置とを比べた場合、タイプＢのものはスイッチ素子と発光素子がそれぞれの島に分離されており、構造設計に自由度があるので、実際の製品としては、タイプＢのものが作りやすいという利点がある。
【００３０】
【実施例２】
本実施例は、本発明を適用できる、複数の発光素子を同時に発光できるようにした自己走査型発光装置である。この自己走査型発光装置の等価回路図を図９に、その概略平面図を

図１０に示す。
【００３１】
図１の回路と異なるのは、発光素子を３つずつのブロックとし、１ブロック内の発光素子は１つのスイッチ素子によって制御し、かつ１ブロック内の発光素子にそれぞれ別々の書き込み信号ラインＳ$_{in}$１，Ｓ$_{in}$２，Ｓ$_{in}$３を接続して、発光素子の発光を制御した点である。図中、発光素子Ｌ$_{1}$（－１），Ｌ$_{2}$（－１），Ｌ$_{3}$（－１）、発光素子Ｌ$_{1}$（０），Ｌ$_{2}$（０），Ｌ$_{3}$（０）、発光素子Ｌ$_{1}$（－１），Ｌ$_{2}$（－１），Ｌ$_{3}$（－１）等が、ブロック化された発光素子を示している。
【００３２】
図１０は、図７と基本的には同じであり、１つの島に発光素子が３個設けられている点のみ異なる。Ｐ形半導体層２１ａ（１），２１ａ（２），２１ａ（３）上には、アノード電極２ｂ（１），２ｂ（２），２ｂ（３）がそれぞれ設けられ、これらアノード電極には、書き込み信号ラインＳｉｎ１，Ｓｉｎ２，Ｓｉｎ３にそれぞれ接続されている。
【００３３】
動作は図１の回路と同じで、１素子ずつＳ$_{in}$によって発光が書き込まれていたものが、同時に複数書き込まれ発光し、それがブロックごとに転送するようになったものである。
【００３４】
いま、ＬＥＤプリンタ等の一般的に知られる光プリンタ用の光源として、この発光装置を用いることを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリントを１６ドット／ｍｍの解像度で印字するためには約３４００ビットの発光素子が必要になる。
【００３５】
図１で説明した自己走査型発光装置では、発光しているポイントは常に一つで、この発光の強度を変化させて画像を書き込むことになる。これを用いて光プリンタを形成すると、通常使用されている光プリンタ用ＬＥＤアレイ（これは画像を書き込むポイントに位置するＬＥＤが、同時に発光するよう駆動ＩＣによって制御されている）に比べ、画像書き込み時に３４００倍の輝度が必要となり、発光効率が同じならば３４００倍の電流を流す必要がある。ただし発光時間は、逆に通常のＬＥＤアレイに比べ１／３４００となる。
【００３６】
しかし発光素子は、一般的に電流が増えると加速度的に寿命が短くなる傾向があり、いくらデューティが１／３４００とはいえ従来のＬＥＤプリンタに比べ、寿命が短くなってしまうという問題点を持っていた。
【００３７】
しかしながら本実施例によると、ビット総数が同じ条件で比較すると、この例では１ブロックに３素子が入っているため、図１の発光装置に比べて１素子の発光時間は３倍となる。したがって、オン状態の発光素子に流す電流は１／３でよく、図１の発光装置に比べ長寿命化することが可能である。
【００３８】
本実施例では、１ブロックに３素子が含まれる場合を例示したが、この素子数が大きいほうが書き込み電流が小さくて済み、さらに長寿命化をはかることができる。
【００３９】
【発明の効果】
以上説明したように本発明によれば、１対をなす１つのスイッチ素子と１つの発光素子とを基板上に別個の島に作製するタイプの自己走査型発光装置であっても、１対をなす１つのスイッチ素子と１つの発光素子とを基板上に１つの島に作製するタイプの自己走査型発光装置と同様の動作速度を実現することが可能となった。
【図面の簡単な説明】
【図１】従来の自己走査型発光装置の等価回路図である。
【図２】タイプＡの自己走査型発光装置を説明するための概略平面図である。
【図３】図２の自己走査型発光装置の概略断面図である。
【図４】タイプＢの自己走査型発光装置を説明するための概略平面図である。

【図５】図５の自己走査型発光装置の概略断面図である。
【図６】タイプＡの自己走査型発光装置とタイプＢの自己走査型発光装置のターンオン時間を説明するための図である。
【図７】本発明の実施例１の自己走査型発光装置の概略平面図である。
【図８】本発明の実施例１の自己走査型発光装置の概略断面図である。
【図９】本発明の実施例２の自己走査型発光装置の等価回路図である。
【図１０】本発明の実施例２の自己走査型発光装置の概略平面図である。
【符号の説明】
１　Ｎ形半導体基板
２　アノード電極
４　ゲート電極
６，１０　配線
８　電極
２１，２３　Ｐ形半導体層
２２，２４　Ｎ形半導体層

【図１】



【図２】



【図３】



【図４】


VGK
RL
D
RL
D
4a1
φ1
21a
22a
2a
φ2
4a2
6
4b
21b
22b
2b
Sin

【図５】


22a
23a
24a
VGK
RL
4a1
φ1／φ2
2a
P
N
P
N
スイッチ素子
21a
4a2
6
4b
2b
Sin
P
N
P
N
発光素子
21b
22b
23b
24b
1

【図６】


V
1
t
ターンオン
ターンオフ
(a)
V
ターンオン
ターンオフ
(b)

【図７】


VGK
RL
D
RL
D
4a1
φ1
21a
22a
2a
φ2
23a
4a2
8a
6
10
4b
8b
23b
22b
2b
21b
Sin

【図８】


VGK
RL
φ1／φ2
Sin
P
N
P
N
スイッチ素子
発光素子
1
2a
2b
6
10
21a
21b
22a
22b
23a
23b
24a
24b
4a1
4a2
4b
8b
8c

【図９】


φ1
φ2
VGK
RL
D2
D1
D0
T(-1)
T(0)
T(1)
G-1
G0
G1
L1(-1)
L2(-1)
L3(-1)
L1(0)
L2(0)
L3(0)
L1(1)
L2(1)
L3(1)
Sin1
Sin2
Sin3

【図１０】


VGK
RL
D
4a1
φ1
21a
22a
2a
φ2
23a
4a2
8a
6
10
4b
8b
23b
Sin1
21a(1)
2b(1)
Sin2
21a(2)
2b(2)
Sin3
21a(3)
2b(3)

フロントページの続き

審査官　近藤　幸浩

(56)参考文献　特開平０２－２６３６６８（ＪＰ，Ａ）
特開平０４－２３３３６７（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.[7]，ＤＢ名)
H01L 33/00
B41J 2/44 - 2/455
G09G 3/32