

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4987105号
(P4987105)

(45) 発行日 平成24年7月25日(2012.7.25)

(24) 登録日 平成24年5月11日(2012.5.11)

(51) Int.Cl.

A63F 7/02 (2006.01)

F 1

A 6 3 F 7/02 3 1 5 Z
A 6 3 F 7/02 3 3 4

請求項の数 8 (全 18 頁)

(21) 出願番号 特願2010-161197 (P2010-161197)
 (22) 出願日 平成22年7月16日 (2010.7.16)
 (62) 分割の表示 特願2007-141500 (P2007-141500)
 の分割
 原出願日 平成19年5月29日 (2007.5.29)
 (65) 公開番号 特開2010-227642 (P2010-227642A)
 (43) 公開日 平成22年10月14日 (2010.10.14)
 審査請求日 平成22年7月16日 (2010.7.16)

(73) 特許権者 391010943
 株式会社藤商事
 大阪府大阪市中央区内本町一丁目1番4号
 (74) 代理人 100100376
 弁理士 野中 誠一
 (72) 発明者 小島 王宏
 大阪府大阪市中央区内本町一丁目1番4号
 株式会社藤商事内
 (72) 発明者 草野 猛
 大阪府大阪市中央区内本町一丁目1番4号
 株式会社藤商事内
 (72) 発明者 神野 稔
 大阪府大阪市中央区内本町一丁目1番4号
 株式会社藤商事内

最終頁に続く

(54) 【発明の名称】遊技機

(57) 【特許請求の範囲】

【請求項 1】

遊技者の操作に対応して所定のスイッチ信号がON状態となると、乱数生成回路から乱数値を取得して抽選処理を実行し、遊技者に有利な利益状態を発生させるか否かを決定する遊技機であって、

前記乱数生成回路は、計数クロックを生成する発振回路と、前記計数クロックをカウントするカウンタと、前記スイッチ信号がON状態となると、これに対応して前記カウンタの計数値出力を一時的に保持する計数値保持回路と、電源投入時に充電動作を開始するコンデンサを有し、その両端電圧が所定の充電レベルに達するまではLレベルを維持し、所定の充電レベルに達するとHレベルの増加する電源リセット信号を生成するリセット回路とを有し、

前記カウンタは、前記リセット回路が出力する前記電源リセット信号によってリセット状態となるよう構成されていることを特徴とする遊技機。

【請求項 2】

前記電源リセット信号は、遅延回路を経由して前記カウンタに供給されるよう構成されている請求項1に記載の遊技機。

【請求項 3】

前記スイッチ信号がON状態となると、このON状態を一時的に保持するスイッチ信号保持回路が設けられ、

前記計数値保持回路は、前記スイッチ信号保持回路の出力信号に基づいて、前記カウンタ

の計数値出力を一時的に保持するよう構成された請求項 1 又は 2 に記載の遊技機。

【請求項 4】

前記抽選処理を実行するコンピュータ回路と前記計数値保持回路との間に、前記コンピュータ回路によって動作内容が制御されるデータ出力部が設けられ、

前記計数値保持回路が保持する計数値は、複数回のデータ伝送処理によって前記コンピュータ回路に取得されるよう構成された請求項 1 ~ 3 の何れかに記載の遊技機。

【請求項 5】

前記スイッチ信号を定常的に受けるよう構成されると共に、前記コンピュータ回路からの読み出し動作に応答して、前記スイッチ信号を出力するデータ入力部が設けられ、

前記コンピュータ回路は、前記データ入力部の出力データに基づいて前記スイッチ信号の ON 状態を把握するよう構成された請求項 4 に記載の遊技機。 10

【請求項 6】

前記カウンタの桁上がり信号に基づいて、前記カウンタの異常を検出する異常検出回路が設けられている請求項 1 ~ 5 の何れかに記載の遊技機。

【請求項 7】

前記異常検出回路は、定期的に受けるべき前記桁上がり信号が途絶えたことで、前記カウンタの異常を検出するよう構成されている請求項 6 に記載の遊技機。

【請求項 8】

前記リセット回路と前記異常検出回路が、单一の I C 素子で構成されている請求項 6 又は 7 に記載の遊技機。 20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、弾球遊技機やスロットマシンなど、遊技動作に起因する抽選処理によって大当たり状態を発生させる遊技機に関し、特に、不正遊技を効果的に排除可能にした遊技機に関する。

【背景技術】

【0002】

パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、7 - 7 - 7 などの所定の態様で図柄が停止すると大当たり状態となり、大入賞口が繰返し開放されて、遊技者に有利な利益状態を発生させている。 30

【0003】

但し、実際には、遊技球の入賞に基づいて実行される大当たり抽選処理によって、大当たり状態か否かが予め決定されており、図柄表示部では、専ら遊技者を盛上げるために図柄変動動作を行っている。大当たり抽選処理では、例えば、ハードウェア構成された乱数生成回路の出力値が、大当たり判定用の乱数値 R N D として使用され、これを大当たり当選値 H i t と比較することで大当たり状態か否かが決定される（特許文献 1）。 40

【0004】

乱数生成回路は、典型的には、図 7 に示す通りであり、計数クロック を生成する発振回路 7 1 と、計数クロック をカウントするカウンタ 7 2 と、カウンタ 7 2 の出力を一時的に保持するラッチ回路 7 3 とで構成されている。この種の乱数生成回路では、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると、入賞スイッチ信号が ON 状態になるよう構成されており、この入賞スイッチ信号は、ラッチ回路 7 3 の入力端子 C K と、入力ポート 7 4 の入力端子に供給されている。したがって、入賞スイッチ信号が ON 状態になると、その時のカウンタ 7 2 の計数値がラッチ回路 7 3 に一時保持されることになる。

【0005】

50

一方、ワンチップマイコン 70 は、入力ポート 74 の出力に基づいて入賞スイッチ信号の ON 状態を把握し、その時にラッチ回路 73 に保持されている計数値を乱数値 RND として取得することになる。

【0006】

なお、カウンタ 72 やラッチ回路 73 のクリア端子 CLR には、電源投入状態を示すシステムリセット信号が、電源基板など他の回路基板から供給されており、他の全ての IC に同期してリセットされるようになっている。

【先行技術文献】

【特許文献】

【0007】

10

【特許文献 1】特願 2006 - 157626 号

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかしながら、従来の乱数生成回路では、カウンタやラッチ回路が電源基板などから供給されるシステムリセット信号に基づいてリセットされるので、この点を悪用した不正遊技が懸念されるところであり、実際の被害も報告されている。

【0009】

すなわち、計数クロック の周波数や、大当たり当選値 Hit の値は、遊技機を入手して調査すれば明らかとなるので、何らかの方法で遊技機を電源リセット状態にすると共に、カウンタの計数値が大当たり当選値 Hit の値に一致するタイミングを狙って、コネクタ部から違法な入賞スイッチ信号を入力すれば、大当たり状態を意図的に発生できることになる。なお、計数クロック が、十分に高い周波数に設定されているとはいえ、前記の違法行為を繰り返せば、かなりの高確率で大当たり状態となると思われる。

20

【0010】

本発明は、上記の問題点に鑑みてなされたものであって、乱数発生回路のリセット動作を悪用する違法行為を効果的に排除できる遊技機を提供することを目的とする。

【課題を解決するための手段】

【0011】

30

上記の目的を達成するため、本発明は、遊技者の操作に対応して所定のスイッチ信号が ON 状態となると、乱数生成回路から乱数値を取得して抽選処理を実行し、遊技者に有利な利益状態を発生させるか否かを決定する遊技機であって、前記乱数生成回路は、計数クロックを生成する発振回路と、前記計数クロックをカウントするカウンタと、前記スイッチ信号が ON 状態となると、これに対応して前記カウンタの計数値出力を一時的に保持する計数値保持回路と、電源投入時に充電動作を開始するコンデンサを有し、その両端電圧が所定の充電レベルに達するまでは L レベルを維持し、所定の充電レベルに達すると H レベルの増加する電源リセット信号を生成するリセット回路とを有し、前記カウンタは、前記リセット回路が出力する前記電源リセット信号によってリセット状態となるよう構成されている。

【0012】

40

本発明では、他の回路基板から制御信号を受けることなく、カウンタが自動的に電源リセットされるので、カウンタのリセットタイミングを回路の外部から把握することができず、違法行為を成功させることができ極めて困難となる。本発明のリセット回路は、例えば、図 4 の回路例では、異常検出回路 44 がこれを兼ねており、更に具体的には、ウォッチドッグタイマ回路 46 がリセット回路を実現している。

【0013】

また、本発明の計数値保持回路は、例えば、図 4 の回路例では、2つの 16 ビットラッチ Ra, Rb がこれに対応する。

【0014】

前記電源リセット信号は、遅延回路を経由して前記カウンタに供給されるよう構成され

50

るのが好ましい。この場合には、遅延回路の遅延時間が、回路素子の特性上のバラツキに基づき一定化されないので、カウンタのリセットタイミングを回路の外部から把握することが極めて困難となる。

【0015】

本発明は、前記スイッチ信号がON状態となると、このON状態を一時的に保持するスイッチ信号保持回路が設けられ、前記計数値保持回路は、前記スイッチ信号保持回路の出力信号に基づいて、前記カウンタの計数値出力を一時的に保持するよう構成されるのが好ましい。スイッチ信号保持回路は、例えば、図4の回路例では、2つのD型フリップフロップFF2～FF3がこれに対応する。

【0016】

また、前記抽選処理を実行するコンピュータ回路と前記計数値保持回路との間に、前記コンピュータ回路によって動作内容が制御されるデータ出力部が設けられ、前記計数値保持回路が保持する計数値は、複数回のデータ伝送処理によって前記コンピュータ回路に取得されるよう構成されると更に効果的である。データ出力部は、例えば、図4の回路例では、出力レジスタR0がこれに対応する。

【0017】

また、本発明は、前記スイッチ信号を定常的に受けるよう構成されると共に、前記コンピュータ回路からの読み出し動作に応答して、前記スイッチ信号を出力するデータ入力部が設けられ、前記コンピュータ回路は、前記データ入力部の出力データに基づいて前記スイッチ信号のON状態を把握するよう構成されるのが好適である。データ入力部は、例えば、図4の回路例では、入力ポート45がこれに対応する。

【0018】

更にまた、前記カウンタの桁上がり信号に基づいて、前記カウンタの異常を検出する異常検出回路が設けられるのが好適である。ここで、前記異常検出回路は、定期的に受けるべき前記桁上がり信号が途絶えたことで、前記カウンタの異常を検出するよう構成されるのが効果的である。更に好ましくは、前記リセット回路と前記異常検出回路が、単一のIC素子で構成されるべきである。

【発明の効果】

【0019】

上記した本発明によれば、他の回路基板から制御信号を受けることなく、カウンタが自動的に電源リセットされるので、乱数発生回路のリセット動作を悪用する違法行為を効果的に排除することができる。

【図面の簡単な説明】

【0020】

【図1】実施態様に示すパチンコ機の斜視図である。

【図2】図1のパチンコ機の遊技盤を詳細に図示した正面図である。

【図3】図1のパチンコ機の全体構成を示すブロック図である。

【図4】乱数生成回路の一例を示す回路図である。

【図5】主制御部のメイン処理を説明するフローチャートである。

【図6】主制御部のタイマ割込み処理を説明するフローチャートである。

【図7】従来の乱数生成回路を示す回路図である。

【発明を実施するための形態】

【0021】

以下、本発明の実施態様について詳細に説明する。図1は、本実施態様のパチンコ機GMを示す斜視図である。このパチンコ機GMは、島構造体に着脱可能に装着される矩形枠状の木製外枠1と、外枠1に固着されたヒンジ2を介して開閉可能に枢着される前枠3とで構成されている。この前枠3には、遊技盤5が、裏側からではなく、表側から着脱自在に装着され、その前側には、ガラス扉6と前面板7とが夫々開閉自在に枢着されている。

【0022】

ガラス扉6の外周には、LEDランプなどによる電飾ランプが、略C字状に配置されて

10

20

30

40

50

いる。前面板 7 には発射用の遊技球を貯留する上皿 8 が装着され、前枠 3 の下部には、上皿 8 から溢れ出し又は抜き取った遊技球を貯留する下皿 9 と、発射ハンドル 10 とが設けられている。発射ハンドル 10 は発射モータと連動しており、発射ハンドル 10 の回動角度に応じて動作する打撃柾によって遊技球が発射される。

【 0 0 2 3 】

上皿 8 の外周面には、チャンスボタン 11 が設けられている。このチャンスボタン 11 は、遊技者の左手で操作できる位置に設けられており、遊技者は、発射ハンドル 10 から右手を離すことなくチャンスボタン 11 を操作できる。このチャンスボタン 11 は、通常時には機能していないが、ゲーム状態がボタンチャンス状態となると内蔵ランプが点灯されて操作可能となる。なお、ボタンチャンス状態は、必要に応じて設けられるゲーム状態である。10

【 0 0 2 4 】

上皿 8 の右部には、カード式球貸し機に対する球貸し操作用の操作パネル 12 が設けられ、カード残額を 3 術の数字で表示する度数表示部と、所定金額分の遊技球の球貸しを指示する球貸しスイッチと、ゲーム終了時にカードの返却を指令する返却スイッチとが設けられている。

【 0 0 2 5 】

図 2 に示すように、遊技盤 5 には、金属製の外レールと内レールとからなるガイドレール 13 が環状に設けられ、その内側の遊技領域 5a の略中央には、液晶カラーディスプレイ D I S P が配置されている。また、遊技領域 5a の適所には、2 つの図柄始動口 15A, 15B、大入賞口 16、複数個の普通入賞口 17（大入賞口 16 の左右に 4 つ）、2 つの通過口であるゲート 18 が配設されている。これらの入賞口 15 ~ 18 は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。20

【 0 0 2 6 】

液晶ディスプレイ D I S P は、大当たり状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この液晶ディスプレイ D I S P は、中央部に特別図柄表示部 D a ~ D c と右上部に普通図柄表示部 19 を有している。そして、特別図柄表示部 D a ~ D c では、大当たり状態の招来を期待させるリーチ演出が実行され、特別図柄表示部 D a ~ D c 及びその周りでは、当否結果を不確定に報知する予告演出などが実行される。30

【 0 0 2 7 】

普通図柄表示部 19 は普通図柄を表示するものであり、ゲート 18 を通過した遊技球が検出されると、普通図柄が所定時間だけ変動し、遊技球のゲート 18 の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。

【 0 0 2 8 】

第一の図柄始動口 15A は、左右 1 対の開閉爪 150 を備えた電動式チューリップで開閉されるよう例えれば構成され、普通図柄表示部 19 の変動後の停止図柄が当り図柄を表示した場合には、開閉爪 150 が所定時間だけ、若しくは、所定個数の遊技球を検出するまで開放されるようになっている。一方、第二の図柄始動口 15B は、第一の図柄始動口 15A の直ぐ上に、電動式チューリップを設けることなく配置されている。40

【 0 0 2 9 】

2 つの図柄始動口 15A, 15B の何れかに遊技球が入賞すると、特別図柄表示部 D a ~ D c の表示図柄が所定時間だけ変動し、図柄始動口 15A, 15B への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止図柄で停止する。なお、特別図柄表示部 D a ~ D c 及びその周りでは、一連の図柄演出の間に、予告演出が実行される場合がある。

【 0 0 3 0 】

大入賞口 16 は、例えば前方に開放可能な開閉板 16a で開閉制御されるが、特別図柄表示部 D a ~ D c の図柄変動後の停止図柄が「777」などの大当たり図柄のとき、「大当50

リゲーム」と称する特別遊技が開始され、開閉板 160 が開放されるようになっている。

【0031】

大入賞口 16 の開閉板 16a が開放された後、所定時間が経過し、又は所定数（例えば 10 個）の遊技球が入賞すると開閉板 16a が閉じる。このような動作は、最大で例えば 15 回まで特別遊技が継続され、遊技者に有利な状態に制御される。なお、特別図柄表示部 D a ~ D c の変動後の停止図柄が特別図柄のうちの特定図柄であった場合には、特別遊技の終了後のゲームが高確率状態となるという特典が付与される。

【0032】

図 3 は、上記した各動作を実現するパチンコ機 GM の全体回路構成を示すブロック図である。図中の一点破線は、主に、直流電圧ラインを示している。

10

【0033】

図示の通り、このパチンコ機 GM は、AC 24V を受けて各種の直流電圧やシステムリセット信号 SYSなどを出力する電源基板 20 と、遊技制御動作を中心統括的に担う主制御基板 21 と、主制御基板 21 から受けた制御コマンド CMD に基づいてランプ演出及び音声演出を実行する演出制御基板 22 と、演出制御基板 22 から受けた制御コマンド CMD' に基づいて液晶ディスプレイ D I S P を駆動する液晶制御基板 23 と、主制御基板 21 から受けた制御コマンド CMD" に基づいて払出モータ M を制御して遊技球を払い出す払出制御基板 24 と、遊技者の操作に応答して遊技球を発射させる発射制御基板 25 と、を中心に構成されている。

【0034】

20

但し、この実施形態では、主制御基板 21 が出力する制御コマンド CMD は、コマンド中継基板 26 と演出インターフェイス基板 27 を経由して、演出制御基板 22 に伝送される。また、演出制御基板 22 が出力する制御コマンド CMD' は、演出インターフェイス基板 27 を経由して、液晶制御基板 23 に伝送され、主制御基板 21 が出力する制御コマンド CMD" は、主基板中継基板 28 を経由して、払出制御基板 24 に伝送される。

【0035】

これら主制御基板 21 、演出制御基板 22 、液晶制御基板 23 、及び払出制御基板 24 には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、これらの制御基板 21 ~ 24 に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部 21 、演出制御部 22 、液晶制御部 23 、及び払出制御部 24 と言うことがある。なお、演出制御部 22 、液晶制御部 23 、及び払出制御部 24 の全部又は一部がサブ制御部である。

30

【0036】

ところで、このパチンコ機 GM は、図 3 の破線で囲む枠側部材 GM 1 と、遊技盤 5 の背面に固定された盤側部材 GM 2 とに大別されている。枠側部材 GM 1 には、ガラス扉 6 や前面板 7 が枢着された前枠 3 と、その外側の木製外枠 1 とが含まれてあり、機種の変更に拘わらず、長期間にわたって遊技ホールに固定的に設置される。一方、盤側部材 GM 2 は、機種変更に対応して交換され、新たな盤側部材 GM 2 が、元の盤側部材の代わりに枠側部材 GM 1 に取り付けられる。なお、枠側部材 1 を除く全てが、盤側部材 GM 2 である。

【0037】

40

図 3 の破線枠に示す通り、枠側部材 GM 1 には、電源基板 20 と、払出制御基板 24 と、発射制御基板 25 と、枠中継基板 32 とが含まれており、これらの回路基板が、前枠 3 の適所に各々固定されている。一方、遊技盤 5 の背面には、主制御基板 21 、演出制御基板 22 、液晶制御基板 23 が、液晶ディスプレイ D I S P やその他の回路基板と共に固定されている。

【0038】

そして、枠側部材 GM 1 と盤側部材 GM 2 とは、一箇所に集中配置された接続コネクタ C 1 ~ C 4 によって電気的に接続されている。接続コネクタ C 1 ~ C 4 は、この実施形態では、遊技盤 5 の背面視左下に集中配置されている。そして、ガラス扉 6 を開放した状態で、前枠 3 の表側から、遊技盤 5 の左端を前枠 3 に係止して回転支点を確保し、確保した

50

回転支点を中心に遊技盤5を回転させることで、前枠3の内側に遊技盤5を嵌合させる。なお、遊技盤5を嵌合させると、全ての接続コネクタC1～C4が接続状態となり、それだけで枠側部材GM1と盤側部材GM2の接続が完了し、パチンコ機GMが動作可能な状態となる。

【0039】

図3に示す通り、電源基板20は、接続コネクタC2を通して、主基板中継基板28に接続され、接続コネクタC3を通して、電源中継基板30に接続されている。そして、主基板中継基板28は、電源基板20から受けたシステムリセット信号SYS、RAMクリア信号、電圧降下信号、バックアップ電源、DC12V、DC32Vを、そのまま主制御部21に出力している。同様に、電源中継基板30も、電源基板20から受けたシステムリセット信号SYSや、交流及び直流の電源電圧を、そのまま演出インターフェイス基板27に出力している。なお、演出インターフェイス基板27は、受けたシステムリセット信号SYSを、そのまま演出制御部22と液晶制御部23に出力している。10

【0040】

一方、払出制御基板24は、中継基板を介することなく、電源基板20に直結されており、主制御部21が受けると同様の、システムリセット信号SYS、RAMクリア信号、電圧降下信号、バックアップ電源を、他の電源電圧と共に直接的に受けている。

【0041】

ここで、電源基板20が出力するシステムリセット信号SYSは、電源基板20に交流電源24Vが投入されたことを示す信号であり、この信号によって各制御部21～24のワンチップマイコンその他のIC素子が電源リセットされるようになっている。但し、この実施形態では、主制御部21の乱数生成回路(図4)には、システムリセット信号SYSが供給されず、特有の回路構成によって乱数生成回路を電源リセットしている(この点は、更に後述する)。20

【0042】

主制御部21及び払出制御部24が、電源基板20から受けるRAMクリア信号は、各制御部21, 24のワンチップマイコンの内蔵RAMの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチのON/OFF状態に対応した値を有している。

【0043】

主制御部21及び払出制御部24が、電源基板20から受ける電圧降下信号は、交流電源24Vが降下し始めたことを示す信号であり、この電圧降下信号を受けることによって、各制御部21、24では、停電や営業終了に先立って、必要な終了処理を開始するようになっている。また、バックアップ電源は、営業終了や停電により交流電源24Vが遮断された後も、主制御部21と払出制御部24のワンチップマイコンの内蔵RAMのデータを保持するDC5Vの直流電源である。したがって、主制御部21と払出制御部25は、電源遮断前の遊技動作を電源投入後に再開できることになる(電源バックアップ機能)。このパチンコ機では少なくとも数日は、各ワンチップマイコンのRAMの記憶内容が保持されるよう設計されている。30

【0044】

一方、演出制御部22と液晶制御部23には、上記した電源バックアップ機能が設けられていない。しかし、先に説明した通り、演出制御部22と液晶制御部23には、電源中継基板30と演出インターフェイス基板27を経由して、システムリセット信号SYSが共通して供給されており、他の制御部21, 24と、ほぼ同期したタイミングで電源リセット動作が実現される。40

【0045】

図示の通り、主制御部21は、遊技盤中継基板29を経由して、遊技盤5の各遊技部品に接続されている。そして、遊技盤上の各入賞口16～18に内蔵された検出スイッチのスイッチ信号を受ける一方、電動チューリップなどのソレノイド類を駆動している。なお、スイッチ信号には、図柄始動口15A, 15Bから伝送される入賞スイッチ信号SWa50

、 S W b が含まれる。

【 0 0 4 6 】

また、主制御部 2 1 は、主基板中継基板 2 8 を経由して、払出制御部 2 5 に制御コマンド C M D ”を送信する一方、払出制御部 2 4 からは、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステータス信号 C O N を受信している。ステータス信号 C O N には、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。

【 0 0 4 7 】

図 4 は、主制御部 2 1 のうち、特に、乱数生成回路を示す回路図である。乱数生成回路は、図柄始動口 1 5 A , 1 5 B への遊技球の入賞に基づいて実行される大当たり抽選処理(図 6 の S T 5 4)で使用される乱数値 R N D を生成する回路である。但し、この乱数生成回路には、電源基板 2 0 が出力するシステムリセット信号 S Y S が供給されず、電源投入時には、自ら生成する電源リセット信号 R S T によって各 I C 素子がリセットされる。したがって、不正遊技者が、例えば、電源基板 2 0 と主制御基板 2 1 との間に複数設けられたコネクタ(C 2 など)を悪用して、意図的なシステムリセット信号 S Y S を発生させても、不正遊技者の望むタイミングでは、各 I C 素子が電源リセットされない。

【 0 0 4 8 】

このような特徴を有する乱数生成回路は、計数クロック を生成する発振回路 4 0 と、図柄始動口 1 5 A , 1 5 B から各 1 ビットの入賞スイッチ信号 S W a , S W b を受けるバッファ 4 1 と、入賞スイッチ信号 S W a , S W b の電圧レベルを一時保持するスイッチ信号ラッチ回路 4 2 と、計数クロック をカウントする 2 系列の計数回路 4 3 と、計数回路 4 3 の計数動作の異常を検出する異常検出回路 4 4 を中心構成されている。

【 0 0 4 9 】

この実施態様では、異常検出回路 4 4 は電源リセット信号を自動生成するリセット回路を兼ねている。したがって、以下の説明では、リセット回路 4 4 と称する場合がある。

【 0 0 5 0 】

入賞スイッチ信号 S W a , S W b は、入力ポート 4 5 にも供給されており、ワンチップマイコン 2 1 A の C P U コアは、定期的なスイッチ入力処理(図 6 の S T 2 3)によって、図柄始動口 1 5 A , 1 5 B のスイッチ信号の O N 状態を把握するようになっている。そして、入賞スイッチ信号 S W a , S W b の O N 状態を把握した C P U コアは、入賞状態となった何れかの図柄始動口 1 5 A , 1 5 B に対応して、計数回路 4 3 の何れか一方の 1 6 ビットデータを取得して乱数値 R N D とする(図 6 の S T 2 7)。なお、1 6 ビットデータは、 C P U コアの処理能力に対応して 8 ビット毎に取得される。

【 0 0 5 1 】

以下、回路構成を更に詳細に説明すると、発振回路 4 0 は、2 5 M H z 程度の高周波パルスを発振する水晶発振回路 O S C と、トグル型に配線された D 型フリップフロップ F F 1 とで構成されている。そして、水晶発振回路 O S C の出力信号が D 型フリップフロップ F F 1 のクロック端子 C L K に供給されることで、発振周波数が二分周されて、1 2 . 5 M H z 程度の周波数の計数クロック となる。

【 0 0 5 2 】

スイッチ信号ラッチ回路 4 2 は、2 つの D 型フリップフロップ F F 2 , F F 3 で構成されている。そして、各フリップフロップ F F 2 , F F 3 の D 入力端子には、バッファ 4 1 を経由した入賞スイッチ信号 S W a , S W b がそれぞれ供給されている。一方、各フリップフロップ F F 2 , F F 3 のクロック端子 C L K には、反転計数クロック ' が供給されている。そのため、反転計数クロック ' の信号エッジにおける D 入力端子の値(つまり、入賞スイッチ信号 S W a , S W b のレベル値)が、反転計数クロック ' に同期して、各フリップフロップ F F 2 , F F 3 に取得される。

【 0 0 5 3 】

計数回路 4 3 は、2 系統の 1 6 ビットカウンタ C T a , C T b と、カウンタ C T a , C T b の出力を受ける各 1 6 ビット長の 2 つのラッチ(計数値保持回路) R a , R b と、前記ラッチ R a , R b の出力のうち、制御信号 C T L で選択された 8 ビットデータを出力す

10

20

30

40

50

る出力レジスタ R o と、カウンタ C T a , C T b の桁上がり信号を受けて動作状態を検知する検知回路 C Y を中心に構成されている。16ビットカウンタ C T a , C T b は、共にリップルカウンタ形式の二進カウンタである。

【 0 0 5 4 】

第一ラッチ R a と第二ラッチ R b には、フリップフロップ F F 2 , F F 3 の Q 出力信号であるラッチクロック R C K が供給されている。そして、ラッチクロック R C K のエッジに同期して、その時のカウンタ C T a , C T b の計数値が、16ビット長のラッチ R a , R b に取得され、次のラッチクロック R C K を受けるまでその値が保持される。

【 0 0 5 5 】

出力レジスタ R o は、ワンチップマイコン 21A が出力する制御信号 C T L に基づいて動作している。制御信号 C T L は、出力切替用の4ビットデータであり、第一ラッチ R a の上位8ビット、第一ラッチ R a の下位8ビット、第二ラッチ R b の上位8ビット、第二ラッチ R b の下位8ビットの何れかが選択されて、ワンチップマイコン 21A のデータバスに出力される。なお、出力レジスタ R o の出力は、Hレベル、Lレベル、及びハイ・インピーダンスの3ステイトの何れかである。10

【 0 0 5 6 】

検知回路 C Y は、カウンタ C T a , C T b が計数動作を実行しているか否かを判定する回路であり、各16ビットカウンタ C T a , C T b の桁上がり信号を受けている。そして、この実施態様では、2つの桁上がり信号が、ほぼ同期して出力されることから、2つの桁上がり信号の論理積となる検知パルス P L を出力している。なお、簡易的には、一方のカウンタ C T a の桁上がり信号を、そのまま出力して検知パルス P L としても良い。20

【 0 0 5 7 】

異常検出回路 44 は、トグル型に配線されたD型フリップフロップ F F 4 と、ウォッチドッグ回路 46 とで構成されている。D型フリップフロップ F F 4 のクロック端子 C L K には、検知回路 C Y が output する検知パルス P L が供給されている。そのため、D型フリップフロップ F F 4 の Q 出力端子からは、検知パルス P L を二分周した出力パルスが出力される。

【 0 0 5 8 】

この実施形態では、ウォッチドッグ回路 46 として、専用 IC である T A 8 0 3 0 S (T O S H I B A) が使用されている。このウォッチドッグ回路 46 では、クリア端子 W D に受けるクリアパルスが途絶えると、抵抗 R 1 とコンデンサ C 1 を構成要素とする発振回路が自走状態となり、出力端子 R S T 1 からパルス信号が出力される。但し、クリア端子 W D に定期的なクリアパルスが供給されている状態では、出力端子 R S T 1 は H レベルを維持する。30

【 0 0 5 9 】

図示の通り、ウォッチドッグ回路 46 のクリア端子 W D には、二分周された検知パルス P L が、微分コンデンサ C 3 を経由して供給されている。したがって、2つのカウンタ C T a , C T b が定期的に桁上がり信号を出力している正常状態では、検知パルス P L がクリアパルスとして機能するので、ウォッチドッグ IC 46 の出力端子 R S T 1 が H レベルを維持する。一方、カウンタ C T a , C T b の、一方又は双方が計数動作を停止すると、クリアパルス(検知パルス P L)が途絶るので、自走状態のウォッチドッグ IC 46 の出力端子 R S T 1 からパルス信号(異常検出信号 A B N)が出力される。なお、カウンタ C T a の桁上がり信号が、そのまま検知パルス P L となる実施態様では、カウンタ C T a が計数動作を停止した場合だけウォッチドッグ IC 46 の出力端子 R S T 1 から異常検出信号 A B N が出力される。40

【 0 0 6 0 】

この異常検出信号 A B N は、2つのNOTゲート G 3 , G 4 による波形整形回路を経由して、ワンチップマイコン 21A の入力ポートに供給されている。したがって、ワンチップマイコン 21A では、異常検出信号 A B N のレベルを定期的に判定することで(図6の S T 2 4)、乱数生成回路の異常を把握することができる。乱数生成回路のカウンタ C T 50

a, C T b の出力値は、大当たり抽選処理の乱数値 R N D として使用されるので（図 6 の S T 5 4）、設計通りに高速で更新されることが極めて重要であり、異常検出回路 4 4 の意義は大きい。

【 0 0 6 1 】

ところで、ウォッチドッグ回路 4 6 は、+ 5 V の直流電源を受けた後、抵抗 R 1 とコンデンサ C 1 によって決まる若干の遅延時間 1 を経た上で、出力端子 R S T 2 が H レベルに立ち上がるよう構成されている。出力端子 R S T 2 の出力信号は、電源リセット信号に他ならず、したがって、ウォッチドッグ回路 4 6 は、リセット回路 4 4 を兼ねている。

【 0 0 6 2 】

この電源リセット信号 R S T は、コンデンサ C 2 と 2 つの N O T ゲート G 1, G 2 を経由することで更に遅延時間 2 が増加した状態で、各 I C 素子のクリア端子 C L R に供給されている。電源リセット信号 R S T は、具体的には、4 つのフリップフロップ F F 1 ~ F F 4 と、計数回路 4 3 のクリア端子 C L R に供給されている。

10

【 0 0 6 3 】

この電源リセット信号 R S T が、各 I C 素子に供給されるのは、電源投入タイミングから、少なくとも 1 + 2 だけ遅延するが、この遅延時間 1 + 2 は、関連する受動素子 (R 1, R 2, C 1, C 2 など) や能動素子 (4 6, G 1, G 2 など) の特性上のバラツキや、その時の温度や湿度に応じて少なからず変動する。したがって、電源投入時から計数回路 4 3 が実際に計数動作を開始するまでの経過時間は、遊技機毎に少なからずバラツクと共に、同一の遊技機であっても日々の温度や湿度に応じて変化する。関連する全ての素子のバラツキを総合した確認実験によれば、電源リセット動作の遅延時間には、全体として 2 . 5 m S 程度のバラツキが確認された。

20

【 0 0 6 4 】

一方、計数クロック の周波数は、1 2 . 5 M H z 程度であるので、上記した遅延時間のバラツキ（時間変動）による計数回路 4 3 の計数値の差異は、3 0 0 0 0 程度の膨大な数となり不正遊技者の目論見は完全に失敗する。すなわち、何らかの違法な方法によって、システムリセット信号 S Y S を生成したり、或いは電源電圧を O N / O F F 操作し、且つ意図的な入賞スイッチ信号 S W を生成したとしても、大当たり当選値 H i t に達するタイミングで入賞スイッチ信号 S W を乱数生成回路に供給することは不可能となる。

【 0 0 6 5 】

30

つづいて、遊技動作を統括的に制御する主制御部 2 1 のプログラムの概要を説明する。図 5 ~ 図 6 は、主制御部 2 1 の制御プログラムを示すフローチャートである。主制御部 2 1 の制御プログラムは、電源電圧の復旧や投入に基づいて起動されるメイン処理（システムリセット処理）（図 5）と、所定時間毎 (4 m S) に起動されるマスク可能なタイマ割込み処理（図 6 (a)）とで構成されている。なお、これらの処理を実現するワンチップマイコン 2 1 A には、Z 8 0 C P U (Z i l o g 社) 相当品が内蔵されている。また、ワンチップマイコン 2 1 A には、ウォッチドッグタイマも内蔵されており、これに対する定期的なクリア処理が途絶えると C P U が強制的にリセットされるよう構成されている。

【 0 0 6 6 】

以下、図 5 を参照しつつ、メイン処理プログラムについて説明する。メイン処理が開始されるのは、停電状態からの復旧時のように初期化スイッチ（不図示）が O N 状態で電源が O N 状態になる場合と、遊技ホールの開店時のように、初期化スイッチが O N 操作されて電源が O N 状態になる場合とがある。なお、制御プログラムが暴走したことにより、ウォッチドッグタイマが起動して C P U が強制的にリセットされる場合もある。

40

【 0 0 6 7 】

何れの場合でも、Z 8 0 C P U は、最初に自らを割込み禁止状態に設定すると共に (S T 1)、割込みモード 2 に設定する (S T 2)。また、C P U 内部のスタックポインタ S P の値を、スタック領域の最終アドレスに初期設定する (S T 3)。なお、この実施態様では、電源遮断時の動作を電源復帰時に再開しないので (C P U のレジスタも保存されず)、最初にスタックポインタ S P の値を初期設定しても何の問題もない。すなわち、スタ

50

ツクポインタ S P が初期設定されることで、電源遮断前にスタック領域に退避された電源監視サブルーチン S T 2 0 のリターンアドレス (= 乱数更新処理 S T 2 1 の先頭アドレス) が破壊されても何の問題も生じない。

【 0 0 6 8 】

ステップ S T 3 の処理が終われば、ワンチップマイコンの各部を含めて内部レジスタの値を初期設定した後 (S T 4) 、 R A M クリア信号の値を判定する (S T 5) 。先に説明した通り、 R A M クリア信号とは、ワンチップマイコン 2 1 A の内蔵 R A M の全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチの O N / O F F 状態に対応した値を有している。

【 0 0 6 9 】

ここでは、 R A M クリア信号が O N 状態であったと仮定すると、ステップ S T 5 の判定に続いて、内蔵 R A M の全領域がゼロクリアされる (S T 9) 。したがって、図 6 (b) のステップ S T 3 7 の処理でセットされたバックアップフラグ B F L の値は、他のチェックサム値などと共にゼロとなる。

【 0 0 7 0 】

次に、 R A M 領域がゼロクリアされたことを報知するための R A M クリアコマンドが出力され (S T 1 0) 、タイマ割込み動作 (図 6 (a)) を起動する割込み信号 I N T を出力する C T C (Z80 counter timer circuit) を初期設定する (S T 1 1) 。そして、 C P U を割込み禁止状態にセットした状態で (S T 1 2) 、各種のカウンタについて更新処理を実行し (S T 1 3) 、その後、 C P U を割込み許可状態に戻してステップ S T 1 2 に戻る。

【 0 0 7 1 】

したがって、この実施態様では、タイマ割込みが禁止された状態でカウンタが更新されることになり、上記した C T C から C P U に供給される割込み信号 I N T は、ステップ S T 1 4 の実行直後にしか受け付けられない。そのため、タイマ割込み処理終了後は、必ずステップ S T 1 2 の処理から再実行されることになり、タイマ割込み処理の最初に、 C P U のレジスタ類を保存する必要がなくなる。このように、遊技制御に無関係な処理を排除する構成は、4 m S 以内の限られた時間内に複雑高度な演出処理を完了すべきタイマ割込み処理にとって極めて有効である。

【 0 0 7 2 】

なお、なお、ステップ S T 1 3 で更新されるカウンタには、変動パターン決定用のカウンタが含まれているが、この変動パターン決定用カウンタは、図 6 (a) の特別図柄処理 (S T 2 7) における大当たり抽選処理 (S T 5 4) の結果が外れ、大当たりのいずれかの状態になった場合に、どのような変動パターン (変動時間) の演出を実行するかを決定する為のカウンタである。

【 0 0 7 3 】

さて、ステップ S T 5 の判定処理に戻って説明すると、 C P U が強制的にリセットされた場合や、停電状態からの復旧時には、初期化スイッチ (R A M クリア信号) は O F F 状態である。そして、このような場合には、ステップ S T 5 の判定に続いて、バックアップフラグ B F L の内容が判定される (S T 6) 。バックアップフラグ B F L とは、図 6 (b) の電源監視処理の動作が実行されたことを示すデータであり、この実施態様では、電源遮断時のステップ S T 3 7 の処理でバックアップフラグ B F L が 5 A H とされ、電源復帰後のステップ S T 3 3 の処理でゼロクリアされる。

【 0 0 7 4 】

電源投入時や、停電状態からの復旧時である場合には、バックアップフラグ B F L の内容が 5 A H の筈である。但し、何らかの理由でプログラムが暴走状態となり、ウォッヂドッグタイマによる C P U リセット動作が生じたような場合には、バックアップフラグ B F L = 0 0 H である。したがって、 B F L = 5 A H (通常は B F L = 0 0 H) となる場合には、ステップ S T 6 からステップ S T 9 の処理に移行させて遊技機の動作を初期状態に戻す。

10

20

30

40

50

【0075】

一方、バックアップフラグ B F L = 5 A H であれば、チェックサム値を算出するためのチェックサム演算を実行する (S T 7)。ここで、チェックサム演算とは、内蔵 R A M のワーク領域を対象とする 8 ビット加算演算である。そして、チェックサム値が算出されたら、この演算結果を、R A M の S U M 番地の記憶値と比較をする (S T 8)。

【0076】

S U M 番地には、電圧降下時に実行される電源監視処理 (図 6 (b))において、同じチェックサム演算によるチェックサム値が記憶されている (S T 3 8)。そして、記憶された演算結果は、内蔵 R A M の他のデータと共に、バックアップ電源によって維持されている。したがって、本来は、ステップ S T 8 の判定によって両者が一致する筈である。

10

【0077】

しかし、電源降下時にチェックサム演算 (S T 3 8) の実行できなかった場合や、実行できても、その後、メイン処理のチェックサム演算 (S T 7) の実行時までの間に、ワーク領域のデータが破損している場合もあり、このような場合にはステップ S T 8 の判定結果は不一致となる。判定結果の不一致によりデータ破損が検出された場合には、ステップ S T 9 の処理に移行させて R A M クリア処理を実行し、遊技機の動作を初期状態に戻す。一方、ステップ S T 8 の判定において、チェックサム演算 (S T 7) によるチェックサム値と、S U M 番地の記憶値とが一致する場合には、ステップ S T 1 1 の処理に移行する。

【0078】

続いて、上記したメイン処理を中断させて、4 m S 毎に開始されるタイマ割込み処理プログラム (図 6 (a)) を説明する。タイマ割込みが生じると、C P U のレジスタを保存することなく、直ちに電源監視処理が実行される (S T 2 0)。これは、タイマ割込み処理が起動されるタイミングが、ステップ S T 1 4 の直後に固定されているためである。

20

【0079】

電源監視処理 (S T 2 0) では、電源基板 2 0 から供給されている電圧降下信号のレベルを判定するが、具体的な処理内容については後述する。電源監視処理 (S T 2 0) が終わると、普通図柄処理 (S T 2 6) における抽選動作で使用される当たり用カウンタ R G の値が更新される (S T 2 1)。なお、特別図柄処理 (S T 2 7) における抽選動作で使用される大当たり判定用の乱数値 R N D については、図 4 の乱数生成回路で生成されるので、ステップ S T 2 1 の処理で更新されることはない。

30

【0080】

当たり乱数更新処理 (S T 2 1) が終わると、各遊技動作の時間を管理しているタイマについて、タイマ減算処理が行なわれる (S T 2 2)。ここで減算されるタイマは、主として、電動チューリップや大入賞口の開放時間やその他の遊技演出時間を管理するために使用される。

【0081】

続いて、図柄始動口 1 5 A , 1 5 B や大入賞口 1 6 の入賞検出スイッチを含む各種スイッチ類の O N / O F F 信号が入力され、ワーク領域に O N / O F F 信号が記憶される (S T 2 3)。なお、図柄始動口 1 5 A , 1 5 B からの入賞スイッチ信号 S W a 、 S W b は、入力ポート 4 5 を経由して取得され、入賞スイッチ信号 S W a , S W b の立上りエッジが検出されるとワーク領域に O N 信号が記憶される。

40

【0082】

次に、エラー管理処理が行われる (S T 2 4)。エラー管理処理は、遊技球の補給が停止したり、遊技球が詰まっているかなど、機器内部に異常が生じていないかの判定を含んでいる。また、このエラー管理処理 (S T 2 4) では、異常検出信号 A B N のレベルも判定され、もし計数回路 4 3 の動作に異常が認められたら報知処理を含むエラー処理が起動される。本実施態様では、大当たり判定用の乱数値 R N D が計数回路 4 3 で生成されるので、カウンタ C T a , C T b の動作が停止したような場合には、直ちに適切な対応が採れるよう、4 m S 毎に、異常検出信号 A B N のレベルを判定している (S T 2 4)。

【0083】

50

次に、拡出制御部 24 から受けた賞球計数信号に基づく管理処理を実行した後 (S T 2 5)、普通図柄処理を行う (S T 2 6)。普通図柄処理とは、電動チューリップなど、普通電動役物を作動させるか否かの判定を意味する。具体的には、ステップ S T 2 3 のスイッチ入力結果によって遊技球がゲートを通過していると判定された場合に、乱数更新処理 (S T 2 1) で更新された当り用カウンタ R G を、当り当選値と対比して行われる。そして、対比結果が当選状態であれば当り中の動作モードに変更する。また、当り中となれば、電動チューリップなど、普通電動役物の作動に向けた処理を行う。

【 0 0 8 4 】

続いて、図 6 (c) に要部を示す特別図柄処理を行う (S T 2 7)。特別図柄処理とは、特別電動役物を作動させるか否かの判定である。先ず、ステップ S T 2 3 のスイッチ入力処理によって遊技球が図柄始動口 A を通過していると判定された場合には (S T 5 0)、図 4 の計数回路 4 3 から、図柄始動口 A に関する 16 ビット長データを取得する (S T 5 1)。具体的には、16 ビットラッチ R a のデータを、出力切替信号 C T L を切り換えつつ 8 ビット毎に取得する。なお、遊技球が図柄始動口 A を通過すると、先行して実行されるスイッチ入力処理 (ステップ S T 2 3) によって、ワーク領域の該当エリアに O N 信号が記憶されている。

10

【 0 0 8 5 】

図柄始動口 A についての処理が終われば、スイッチ入力処理 (S T 2 3) の処理結果に基づき、遊技球が図柄始動口 B を通過しているか否かが判定される (S T 5 2)。そして、遊技球が図柄始動口 B を通過している場合には、図 4 の計数回路 4 3 から、図柄始動口 B に関する 16 ビット長データを取得する (S T 5 3)。具体的には、16 ビットラッチ R b のデータを、出力切替信号 C T L を切り換えつつ 8 ビット毎に取得する。

20

【 0 0 8 6 】

そして、その後、取得した 16 ビット長データに基づいて、大当たり抽選処理を実行する (S T 5 4)。例えば、取得した 16 ビット長データを、そのまま大当たり判定用の乱数値 R N D として使用するか、或いは、16 ビット長データを適宜にマスク処理して大当たり判定用の乱数値 R N D とする。そして、抽選結果が当選状態であれば大当たり中の動作モードに変更する。また、大当たりとなれば、特別電動役物の作動に向けた処理を行う。

【 0 0 8 7 】

以上概略的に説明したが、実際には、ステップ S T 5 4 の大当たり抽選処理の前には、動作ステータス (特別図柄変動開始処理、特別図柄変動中処理、特別図柄確認時間中処理) による状態管理処理があり、大当たり抽選処理は、これら状態管理処理のうち「特別図柄変動開始処理」でのみ実行され、それ以外の状態では、乱数の取得のみとなる。

30

【 0 0 8 8 】

その後、主制御部 21 で管理する L E D について点灯動作を進行させると共に (S T 2 8)、電動チューリップや大入賞口などの開閉動作を実現するソレノイド駆動処理を実行した後 (S T 2 9)、C P U を割込み許可状態 E I に戻してタイマ割込みを終える (S T 3 0)。その結果、割込み処理ルーチンからメイン処理の無限ループ処理 (図 5) に戻り、ステップ S T 1 2 の処理が実行される。

40

【 0 0 8 9 】

続いて、図 6 (b) に示す電源監視処理 (S T 2 0) について説明する。電源監視処理 (S T 2 0) では、先ず、電源基板 20 から供給される電圧降下信号を、入力ポート (不図示) を通して取得し (S T 3 1)、それが異常レベルでないか判定する (S T 3 2)。そして、異常レベルでない場合には、異常回数カウンタとバックアップフラグ B F L をゼロクリアして処理を終える (S T 3 3)。

【 0 0 9 0 】

一方、電圧降下信号が異常レベルである場合には、異常回数カウンタを + 1 して (S T 3 4)、計数結果が上限値 M A X を超えていないかを判定する (S T 3 5)。これは、入力ポートからの取得データが、ノイズなどの影響でビット化けしている可能性があることを考慮したものであり、所定回数 (例えば、上限値 M A X = 2) 連続して異常レベルを維

50

持する場合には、交流電源が現に遮断されたと判定する。

【0091】

このように、本実施態様では、電源遮断時にも、直ぐには以降のバックアップ処理を開始せず、動作開始のタイミングが、MAX × 4 ms だけ遅れる。しかし、(1)電源降下信号は、直流電源電圧の降下ではなく、交流直流電圧の降下を検出すること、(2)直流電源電圧は、大容量のコンデンサによって交流電源の遮断後もしばらくは維持されること、(3)電源監視処理が高速度(4 ms 毎)で繰り返されること、(4)バックアップ処理が極めてシンプルであり、迅速に終わることから、実質的には何の弊害もない。

【0092】

ところで、ステップ ST 35 の判定の結果、異常回数カウンタの計数値が上限値 MAX 10 に一致した場合には、異常回数カウンタをゼロクリアした後(ST 36)、バックアップフラグ BFL に 5 AH を設定する(ST 37)。次に、メイン処理のステップ ST 7 の場合と、全く同じ演算を、全く同じ作業領域(ワークエリア)に対して実行し、その演算結果を記憶する(ST 38)。なお、実行される演算は、典型的には 8 ビット加算演算である。

【0093】

そして、その後はワンチップマイコン 21A を RAM アクセス禁止状態に設定すると共に(ST 39)、全ての出力ポートの出力データをクリアする(ST 40)。その結果、同種の電源監視処理を主制御部 21 より遅れて開始する派出制御部 24 に対して、不合理なデータが送信させることが防止される。以上のバックアップ処理が終われば、CTC 20 対する設定処理によって割込み信号 INT の生成を禁止すると共に、無限ループ処理を繰り返しつつ直流電源電圧が降下するのを待つ(ST 41)。なお、このタイミングでは、CPU は、もともと割込み禁止状態であるが(ST 30 参照)、電源電圧の降下による誤動作の可能性を、可能な限り排除する趣旨から、本実施態様では、CTC からの割込み信号 INT の出力も禁止している。

【0094】

以上、本発明の実施態様を具体的に説明したが、具体的な記載内容は何ら本発明を限定するものではなく、各種の改変が可能である。例えば、上記の説明では、図柄始動口が 2 つ存在するパチンコ機を例示したが、図柄始動口は一個であっても良いのは当然である。このような普通のパチンコ機の場合には、フリップフロップ FF3、16 ビットカウンタ C Tb、16 ビットラッチ Rb がそれぞれ不要となる。そして、フリップフロップ FF3、16 ビットカウンタ C Tb、16 ビットラッチ Rb を排除した乱数生成回路は、スロットマシンにおいても好適に活用される。

【符号の説明】

【0095】

SWa, SWb	入賞スイッチ信号
RND	乱数値
	計数クロック
40	発振回路 40
C Ta, CTb	カウンタ
Ra, Rb	計数値保持回路
44	リセット回路
RST	電源リセット信号


10

20


30

40


【図1】



【図2】




【図4】




【図5】


主制御基板におけるメイン処理




【図6】



【図7】



【図3】



フロントページの続き

(72)発明者 野尻 貴史

大阪府大阪市中央区内本町一丁目1番4号 株式会社藤商事内

審査官 斎藤 智也

(56)参考文献 特開2003-033543(JP,A)

特開2006-043278(JP,A)

特開2006-255289(JP,A)

(58)調査した分野(Int.Cl., DB名)

A 63 F 7 / 02