

(19) 日本国特許庁(JP)

(12) 公表特許公報(A)

(11) 特許出願公表番号

特表2010-524140
(P2010-524140A)

(43) 公表日 平成22年7月15日(2010.7.15)

(51) Int.Cl.

G06F 11/28 (2006.01)
G06F 9/52 (2006.01)
G06F 9/30 (2006.01)

F 1

G06F 11/28
G06F 9/46
G06F 9/30

テーマコード(参考)

5B033
5B042

審査請求 有 予備審査請求 未請求 (全 32 頁)

(21) 出願番号 特願2010-503252 (P2010-503252)
 (86) (22) 出願日 平成20年4月11日 (2008.4.11)
 (85) 翻訳文提出日 平成21年12月14日 (2009.12.14)
 (86) 國際出願番号 PCT/US2008/060117
 (87) 國際公開番号 WO2008/128107
 (87) 國際公開日 平成20年10月23日 (2008.10.23)
 (31) 優先権主張番号 11/734,199
 (32) 優先日 平成19年4月11日 (2007.4.11)
 (33) 優先権主張国 米国(US)


(71) 出願人 595020643
 クアアルコム・インコーポレイテッド
 QUALCOMM INCORPORATED
 アメリカ合衆国、カリフォルニア州 92
 121-1714、サン・ディエゴ、モア
 ハウス・ドライブ 5775
 (74) 代理人 100058479
 弁理士 鈴江 武彦
 (74) 代理人 100108855
 弁理士 蔵田 昌俊
 (74) 代理人 100091351
 弁理士 河野 哲
 (74) 代理人 100088683
 弁理士 中村 誠

最終頁に続く

(54) 【発明の名称】マルチスレッドプロセッサのためのインターバースレッドトレースアライメント方法およびシステム

(57) 【要約】

通信(例えばCDMA)システムにおける送信を処理することを含む(しかし制限されない)デジタル信号プロセッサの設計および使用のための技術。実行トレース処理によりインターバースレッドトレースアライメントは共通所定イベントに関するタイミングデータを記録することを含んでいる。上記のイベントは、最後のスレッドが実行トレーシングを開始してからのサイクル数であってもよいし、またはスレッドがすべて実行トレーシングを終了してからのサイクル数であってもよい。スレッドが実行トレーシングを開始するサイクル数は、実行トレーシングのタイミングを維持するための共通所定イベントに参照される。その後、共通所定イベントに関するデータは、スレッドが実行トレーシングを開始した時に関連づけるために更新される。その結果はすべてのスレッドに関連したタイミングデータを整列させることを可能にすることである。相互関係のある記録は、すべての動作するスレッドに関するタイミングデータを同期させることと同様に、マルチスレッドプロセッサにおいて動作するスレッドに関する相互依存の実行トレーシング情報を再



【特許請求の範囲】**【請求項 1】**

実行トレーシングプロセスの間にマルチスレッドプロセッサのスレッド間のインターバルトレースタイミングアライメントのための方法であって、

共通所定イベントに関するタイミングデータを記録し、

前記共通所定イベントはコアプロセッサ実行トレーシング中に前記マルチスレッドプロセッサの全ての動作スレッドによって参照可能であり、

前記共通所定イベントに関連するスレッドに関する実行トレーシングのタイミングを維持するための前記共通所定イベントへの実行トレーシングを前記スレッドが開始する時間を参照し、

前記スレッドが実行トレーシングを開始した前記時間に関連づけるために、前記共通所定イベントを更新し、その結果、実行トレーシングが発生している前記マルチスレッドプロセッサの全ての他のスレッドに関連したタイミングデータに実行トレーシングを前記スレッドが開始した前記時間を整列させる方法。

【請求項 2】

前記共通所定イベントを、最後のスレッドが実行トレーシングをオンした時間に関連づけることをさらに具備する請求項 1 の方法。

【請求項 3】

前記共通所定イベントを、全てのスレッドが実行トレーシングをオフしてからのマルチスレッドプロセッササイクル数に関連づけることをさらに具備する請求項 1 の方法。

【請求項 4】

複数のデータパケットに前記共通所定イベントを記録することをさらに具備する請求項 1 の方法。

【請求項 5】

前記共通所定イベントに関連した複数のデータパケットを用いて、前記マルチスレッドプロセッサにおいて動作するスレッドに関して相互関係のある実行トレーシング情報を再構成することをさらに具備する請求項 1 の方法。

【請求項 6】

前記共通所定イベントに関する前記タイミングデータを同期させることをさらに具備する請求項 1 の方法。

【請求項 7】

前記共通所定イベントの発生からのサイクルのグローバルカウントを生成することをさらに具備する請求項 1 の方法。

【請求項 8】

前記共通所定イベントからのサイクルのグローバルカウントを用いて、実行トレーシングを行うすべてのスレッド間でのインターバルタイミングデータを再確立することをさらに具備する請求項 1 の方法。

【請求項 9】

データ損失の前記イベントにおいて、データ損失を決定し、前記データ損失に応じて前記共通所定イベントからのサイクルのグローバルカウントを用いて、実行トレーシングを行うすべてのスレッド間でインターバルタイミングデータを再確立することをさらに具備する請求項 1 の方法。

【請求項 10】

ゼロ値を介して繰り返されるグローバルカウンタのイベントにおいてすべてのスレッドに関する同期パケットを生成することをさらに具備する請求項 1 の方法。

【請求項 11】

デジタル信号プロセッサと関連する動作に関するデジタル信号プロセッサデバッグシステムであって、マルチスレッドソフトウェア実行フローの間にマルチスレッドプロセッサのスレッドに関して相互に関係するタイミングデータへの能力を含むシステムであって、

共通所定イベントに関するタイミングデータを記録するための複数のオフセットフィールドと、

前記共通所定イベントはコアプロセッサ実行トレーシング中に前記マルチスレッドプロセッサの全ての動作スレッドによって参照可能であり、

前記共通所定イベントに関するスレッドに関する実行トレーシングのタイミングを維持するための前記共通所定イベントへの実行トレーシングを前記スレッドが開始する時間を参照するための複数の時間参照命令パケットと、

前記スレッドが実行トレーシングを開始した前記時間に関連づけるために、前記共通所定イベントを更新し、その結果、実行トレーシングが発生している前記マルチスレッドプロセッサの全ての他のスレッドに関連したタイミングデータに実行トレーシングを前記スレッドが開始した前記時間を整列させるための複数の時間参照更新パケットと、を具備するデジタル信号プロセッサデバッギングシステム。
10

【請求項 1 2】

前記共通所定イベントを、最後のスレッドが実行トレーシングをオンした時間に関連づけるための複数の命令および回路網をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。

【請求項 1 3】

前記共通所定イベントを、全てのスレッドが実行トレーシングをオフしてからのマルチスレッドプロセッササイクル数に関連づけるための複数の命令および回路網をさらに具備するデジタル信号プロセッサデバッギングシステム。
20

【請求項 1 4】

複数のデータパケットに前記共通所定イベントを記録するための複数の命令および回路網をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。

【請求項 1 5】

前記共通所定イベントに関連した複数のデータパケットを用いて、前記マルチスレッドプロセッサにおいて動作するスレッドに関して相互関係のある実行トレーシング情報を再構成するための複数の命令および回路網をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。

【請求項 1 6】

前記共通所定イベントに関する前記タイミングデータを同期させるための複数の命令および回路網をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。
30

【請求項 1 7】

前記共通所定イベントの発生からのサイクルのグローバルカウントを生成するための複数の命令および回路網をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。

【請求項 1 8】

前記共通所定イベントからのサイクルのグローバルカウントを用いて、実行トレーシングを行うすべてのスレッド間でのインターミスレッドタイミングデータを再確立するための複数の命令および回路網をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。
40

【請求項 1 9】

データ損失を決定し、前記データ損失に応じて前記共通所定イベントからのサイクルのグローバルカウントを用いて、実行トレーシングを行うすべてのスレッド間でインターミスレッドタイミングデータを再確立するための実行トレーシング命令をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。

【請求項 2 0】

ゼロ値を介して繰り返されるグローバルカウンタのイベントにおいてすべてのスレッドに関する同期パケットを生成するための複数の同期命令をさらに具備する請求項 1 1 のデジタル信号プロセッサデバッギングシステム。
50

【請求項 2 1】

パーソナル電子デバイスを支援する動作に関するマルチスレッドデジタル信号プロセッサであって、実行トレーシングプロセスを行い、これに関連して前記マルチスレッドプロセッサのスレッド中でインターバルタイミングデータを整列させるデバッグ手段を具備しているプロセッサにおいて、

共通所定イベントに関するタイミングデータを記録する手段と、

前記共通所定イベントはコアプロセッサ実行トレーシング中に前記マルチスレッドプロセッサの全ての動作スレッドによって参照可能であり、

前記共通所定イベントに関するスレッドに関する実行トレーシングのタイミングを維持するための前記共通所定イベントへの実行トレーシングを前記スレッドが開始する時間を参照する手段と、

前記スレッドが実行トレーシングを開始した前記時間に関連づけるために、前記共通所定イベントを更新し、その結果、実行トレーシングが発生している前記マルチスレッドプロセッサの全ての他のスレッドに関連したタイミングデータに実行トレーシングを前記スレッドが開始した前記時間を整列させる手段と、を具備するデジタル信号プロセッサシステム。

【請求項 2 2】

前記共通所定イベントを、最後のスレッドが実行トレーシングをオンした時間に関連づける手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 3】

前記共通所定イベントを、全てのスレッドが実行トレーシングをオフしてからのマルチスレッドプロセッササイクル数に関連づける手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 4】

複数のデータパケットに前記共通所定イベントを記録する手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 5】

前記共通所定イベントに関連した複数のデータパケットを用いて、前記マルチスレッドプロセッサにおいて動作するスレッドに関して相互関係のある実行トレーシング情報を再構成する手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 6】

前記共通所定イベントに関する前記タイミングデータを同期させるための複数の命令および回路網をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 7】

前記共通所定イベントの発生からのサイクルのグローバルカウントを生成する手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 8】

前記共通所定イベントからのサイクルのグローバルカウントを用いて、実行トレーシングを行うすべてのスレッド間でのインターバルタイミングデータを再確立する手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 2 9】

データ損失を決定し、前記データ損失に応じて前記共通所定イベントからのサイクルのグローバルカウントを用いて、実行トレーシングを行うすべてのスレッド間でインターバルタイミングデータを再確立する手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 3 0】

ゼロ値を介して繰り返されるグローバルカウンタのイベントにおいてすべてのスレッドに関する同期パケットを生成する手段をさらに具備する請求項 2 1 のデジタル信号プロセッサシステム。

【請求項 3 1】

10

20

30

40

50

実行トレーシングプロセスを行うことと、これに関連してマルチスレッドプロセッサのスレッド中でインタースレッドトレースタイミングを整列させることを含むマルチスレッドデジタル信号プロセッサをデバッギングするコンピュータ読取可能な具現化されるプログラムコード手段を有するコンピュータ使用可能な媒体であって、

共通所定イベントに関するタイミングデータを記録するコンピュータ読取可能なプログラムコード手段と、

前記共通所定イベントはコアプロセッサ実行トレーシング中に前記マルチスレッドプロセッサの全ての動作スレッドによって参照可能であり、

前記共通所定イベントに関するスレッドに関する実行トレーシングのタイミングを維持するための前記共通所定イベントへの実行トレーシングを前記スレッドが開始する時間を参照するコンピュータ読取可能なプログラムコード手段と、

前記スレッドが実行トレーシングを開始した前記時間に関連づけるために、前記共通所定イベントを更新し、その結果、実行トレーシングが発生している前記マルチスレッドプロセッサの全ての他のスレッドに関連したタイミングデータに実行トレーシングを前記スレッドが開始した前記時間を整列させるコンピュータ読取可能なプログラムコード手段と、を具備するコンピュータ使用可能な媒体。

【請求項 3 2】

前記共通所定イベントを、最後のスレッドが実行トレーシングをオンした時間に関連づけるコンピュータ読取可能なプログラムコード手段をさらに具備する請求項 3 1 のコンピュータ使用可能な媒体。

【請求項 3 3】

前記共通所定イベントを、全てのスレッドが実行トレーシングをオフしてからのマルチスレッドプロセッササイクル数に関連づけるコンピュータ読取可能なプログラムコード手段をさらに具備する請求項 3 1 のコンピュータ使用可能な媒体。

【請求項 3 4】

複数のデータパケットに前記共通所定イベントを記録するコンピュータ読取可能なプログラムコード手段をさらに具備する請求項 3 1 のコンピュータ使用可能な媒体。

【請求項 3 5】

前記共通所定イベントに関連した複数のデータパケットを用いて、前記マルチスレッドプロセッサにおいて動作するスレッドについて相互関係のある実行トレーシング情報を再構成するコンピュータ読取可能なプログラムコード手段をさらに具備する請求項 3 1 のコンピュータ使用可能な媒体。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

開示された主題は、データ通信および同じようなアプリケーションでの使用を見つけてもよいような、データ処理システムとプロセスに関する。より詳しくは、この開示は、マルチスレッドプロセッサのためのインタースレッドトレースアライメント方法およびシステムを提供することを含むデジタル信号処理デバッギング動作のための新しく改善された方法およびシステムに関する。

【0 0 0 2】

本出願は次の同時係属の米国特許出願番号と関係する。NON-INTRUSIVE, THREAD-SELECTIVE, DEBUGGING METHOD AND SYSTEM FOR A MULTI-THREAD DIGITAL SIGNAL PROCESSORと題され、2006年11月15日に出願された出願番号11/560,217と、METHOD AND SYSTEM FOR A DIGITAL SIGNAL PROCESSOR DEBUGGING DURING POWER TRANSITIONSと題され、2006年11月15日に出願された出願番号11/560,323と、METHOD AND SYSTEM FOR TRUSTED/UNTRUSTED DIGITAL SIGNAL PROCESSOR DEBUGGING OPERATIONSと題され、2006年11月15日に出願された出願番号11/560,332と、EMBEDDED TRACE MACROCELL FOR ENHANCED DIGITAL SIGNAL PROCESSOR DEBUGGING OPERATIONSと題され、2006年11月15日に出願された出願番号11/560,339と、METHOD

10

20

30

40

50

AND SYSTEM FOR INSTRUCTION STUFFING OPERATIONS DURING NON-INTRUSIVE DIGITAL SIGNAL PROCESSOR DEBUGGINGと題され、2006年11月15日に出願された出願番号11 / 560,344。

【背景技術】

【0003】

テレコミュニケーション、他の型の電子機器およびサポートビデオ、合成音声、テレビ会議、および他の豊富なソフトウェアアプリケーションは、ますます信号処理を含んでいる。信号処理は、複雑だが反復のアルゴリズムにおいて、高速の数学的な計算およびデータ生成を必要とする。多くのアプリケーションがリアルタイムな計算（すなわち、信号が時間の連続関数であり、それはサンプリングされ、数値処理のためのデジタル信号に変換されなければならない）を必要とする。プロセッサは、計算が達するように、サンプルについて個別の計算を行うアルゴリズムを実行しなければならない。

10

【0004】

デジタル信号プロセッサ（DSP）のアーキテクチャは上記のアルゴリズムを処理するために最適化される。よい信号処理エンジンの特性は、高速の融通性のある演算計算ユニット、計算ユニットへのまたは計算ユニットからの制約のないデータフロー、計算ユニットでの拡張精度およびダイナミックレンジ、デュアルアドレス生成器、効率的なプログラムシーケンス、およびプログラミングの容易さを含んでいる。

20

【0005】

DSP技術の1つの有望なアプリケーションは、テキストメッセージングおよび他のアプリケーションと同様に、衛星または地球上のリンク上のユーザー間で、音声およびデータ通信をサポートする符号分割多元接続（CDMA）システムのような通信システムを含んでいる。多重アクセス通信システムにおけるCDMA技術の使用は、“SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITEあるいはTERRESTRIAL REPEATERS”と題された米国特許4,901,307番と、“SYSTEM AND METHOD FOR GENERATING WAVEFORMS IN A CDMA CELLULAR TELEHANDSET SYSTEM”と題された米国特許5,103,459番と、に開示されていて、両方はクレームされた主題の譲受人に譲渡されている。

20

【0006】

CDMAシステムは、1以上の標準規格に準拠することを典型的には設計されている。1つの上記の第1世代標準規格は、“TIA/EIA/IS-95 Terminal-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System”であり、以下IS-95標準規格と称する。IS-95 CDMAシステムは音声データとパケットのデータを送信することができる。より効率的にパケットデータを送信する可能性があるより新規の世代標準規格は、“3rd Generation Partnership Project”（3GPP）と名付けたコンソーシアムによって提示され、文献番号3G TS 25.211、3G TS 25.212、3G TS 25.213、および3G TS 25.214（これらは公に即座に入手可能である）を含む1セットの文献に具体化されている。3GPP標準規格は以下ではW-CDMA標準規格と称す。

30

【0007】

W-CDMA標準規格を用いる複雑なDSPオペレーションソフトウェアは例えば、ロバストな開発ツールを必要とする。上記の開発ツールは、コード生成、統合、試験、デバッグ、およびアプリケーションのパフォーマンス評価することに関するツールを含んでもよい。高度なテレコミュニケーションアプリケーションのような、開発中かつ動作するソフトまたは複雑なDSPアプリケーションでは、精巧であるにもかかわらず、邪魔しないデバッグソフトウェアの必要がある。すなわち、ソフトウェアアプリケーションをデバッグすることは、ソフトウェアの欠陥および運用上の問題の修正を監視し、試験し、かつサポートするためには単に十分にロバストではなくてはならない。同時に、ソフトウェアをデバッグすることは、同時デバッグ動作中にコアプロセッサソフトウェア動作に干渉しないように動作する必要がある可能性がある。そうでなければ、コア処理ソ

40

50

ソフトウェアにおける任意の問題は、デバッグ動作の間に検出されないか、適切に検出される可能性がある。

【0008】

デバッグ動作中に、DSP内の動作スレッドの処理の動作をトレースするための邪魔しないソフトウェア動作トレーシング機能に関連づける必要がある。上記のシステムは、特定のイベントが発生する前および後の両方に情報を捕獲するためのDSPの状態パラメーターについてのそのような情報を提供してもよい。同時に望ましいトレーシング機能は、DSPが全力で動作している間にさえ、プロセッサの性能に重大な負担を加えることができない。邪魔しないデバッグ動作と一緒に、上記のトレーシングプロセスは特定の型の情報を捕えてもよい。従ってトレーシング機能は、マルチスレッドプロセッサにおいて邪魔しないデバッグ動作と共に、モニタリングし記録することを提供する。

10

【0009】

トレーシング機能が提供してもよい情報の特に有用な1つのセットは、インターバルスレッド実行動作を含んでいる。すなわち、マルチスレッドDSPの異なるスレッド間で相互に関係するトレーシングデータの能力がある1セットのトレースする機能について要求がある。既知のシステムは上記の情報を提供しない。ソフトウェア動作をデバッグする際に、ユーザーは、マルチスレッドプロセッサが特定の時点で実行している可能性がある命令がどれかを知るために任意の時点を選ぶことを望むかもしれない。この情報は、異なるスレッドが異なる時刻で異なるスレッドごとのデバッギング動作を起動するインスタンスにおいて特に価値がある可能性がある。

20

【0010】

インタリープされたマルチスレッドDSPにおいて、多重命令シーケンスの実行が同時に発生してもよい。そのようなものとして、プロセッサはいくつかの単一スレッドされたプロセッサが独立に動作するとして見なされてもよい。一旦、上記のプロセッサは、動作スレッドの各々のランタイム実行シーケンスを記録する実行トレーシングユニットを含んでいてもよい。これらのトレースは、プログラムフローをパケットのシーケンスに分解することにより、プログラムデバッグ動作を容易にする。このようなシステムでは、スレッド数フィールドは、どのパケットがどのスレッドに属するかを識別するために、あるパケットに加えられてもよい。このようなアプローチで、特定のスレッドに関するパケットシーケンスはそれぞれ、すべてのプログラムフロー変更およびすべての命令タイミングを含む全実行シーケンスを再作成してもよい。

30

【0011】

どのパケットがどのスレッドに属することが有利であるかを識別する一方、トレーシング機能は、実行トレーシング中にインターバルスレッドタイミング関係を識別する能力を提供しない。例えば、トレース動作間の時間差は、あるスレッドから別のスレッドまで非常に大きいかもしれない。スレッドトレーシングが異なる時間にある異なるスレッドに関して開始する場合、トレースされる他のスレッドで1つのスレッドのタイミングを整列させることは可能ではないかもしれない。

【0012】

従って、異なるDSPスレッド間でタイミング関係を確立し維持する邪魔しないデバッグプロセス内で動作することができる1セットのトレース機能のための要求がある。

40

【0013】

しかし、マルチスレッドプロセッサの埋め込まれたトレースマクロセルプロセスでの使用に関してマルチスレッドプロセッサの異なるスレッドのアライメントを許す方法およびシステムについてさらなる要求がある。

【0014】

またさらに、コアプロセッサソフトウェア動作中に発生する邪魔しないインシリコンデバッグプロセスの広いアレイと共同して動作することができるインタリープされたマルチスレッドプロセッサのためのインターバルスレッドトレースアライメント方法およびシステムについての要求がある。

50

【発明の概要】**【0015】**

マルチスレッドプロセッサにおいてインタースレッドトレースアライメントを提供するための技術は開示される。その技術は、異なるスレッド間の種々のタイミング関係を確立し維持するために、インタースレッドタイミング関係を識別するための埋め込まれたトレースマクロセルに協力する。ここで開示された方法およびシステムは、関連したデジタルプロセッサ速度およびサービス品質を増大させるのと同様に、パーソナルコンピュータ、携帯情報端末、無線ハンドセットおよび同じような電子機器において動作するアプリケーションを含みますます強力なソフトウェアアプリケーションのために、デジタル信号プロセッサの動作とデジタル信号プロセッサ命令の効率的な使用との両方を改善する。開示された主題の一の態様によれば、方法とシステムは、共通所定イベントに関する記録タイミングデータを含んでいる実行トレース処理でインタースレッドトレースアライメントのために提供される。このような共通所定イベントは、最後のスレッドが実行トレーシングを開始してからのサイクル数であってもよく、または全てのスレッドが実行トレーシングを終了してからのサイクル数でもよい。スレッドが実行トレーシングを開始するサイクル数は、実行トレーシングのタイミングを維持するための共通所定イベントに参照される。その後、共通所定イベントに関するデータは、スレッドが実行トレーシングを開始した時と関連づけるために更新される。結果はすべてのスレッドに関連したタイミングデータを整列させることを可能にすることである。相互関係があったレコードは、すべての動作するスレッドについてタイミングデータを同期させると同様に、マルチスレッドプロセッサにおいて動作するスレッドに関する相互依存の実行トレーシング情報を再構成することも可能にする。

10

20

30

【0016】

開示された主題のこれらおよび他の利点は、追加の新規な特徴と同様に、ここで提供される詳細な説明から明白になる。この要約の意図は、クレームされた主題の包括的な詳細な説明であるのではなく、むしろ主題の機能性のうちのいくらかの短い概要を提供することである。ここで提供される他のシステム、方法、特徴および利点は、以下の図および詳細な説明の試験上では当業者にとって明白になる。この詳細な説明内に含まれる特徴および利点、このような追加のシステム、および方法すべてが伴うクレームの範囲内であることが意図される。

30

【図面の簡単な説明】**【0017】**

開示された主題の特徴、性質および利点は、参照文字のようなものが全体にわたって対応して同一になる図面と共に得られたときに以下で述べられる詳細な説明からより明白になってもよい。

40

【図1】図1はここで開示された種々の実施形態のうちの1つを実装してもよい通信システムの単純化されたブロック図である。

【図2】図2は本開示の教えを先へ進めるためのDSPアーキテクチャを示す。

【図3】図3はこの開示された主題の技術的な利点を組込むマルチスレッドデジタル信号プロセッサの一実施形態のアーキテクチャブロック図を提供する。

【図4】図4は本開示のISDB/JTAGインターフェースの特徴を適用するデジタル信号プロセッサコアのある態様を開示する。

【図5】図5は本開示が関係する動作のデバッギングモードを含む、デジタル信号プロセッサのオペレーティングモードに適用可能なプロセスフロー図を与える。

【図6】図6は本開示の埋め込まれたトレースマクロセルの全体の機能概観を表すブロック図を提供する。

【図7】図7は、開示された埋め込まれたトレースマクロセルプロセスおよびシステムのトリガーブロック回路を示す。

【図8】図8はこの開示されたインタースレッドトレースアライメントプロセスの重要な概念を示す。

50

【図9】図9は開示された主題において適用可能なものとしてパケット生成ユニットの機能概要を示す。

【図10】図10は現在開示された主題の命令に適用可能な種々のアトムに関する定義の表を示す。

【図11】図11は本開示に役立つものとして32ビットのTIDフィールドをサポートする本開示に関するプランチアドレスパケットを提供する。

【図12】図12は現在開示されたプロセスで使用されるsync-restartパケットの典型的な内容を与える。

【図13】図13は現在開示された主題をサポートするためのsync-periodicパケットの実施形態を表す。 10

【図14】図14はこの開示されたプロセスで使用されるサイクルカウントパケットを与える。

【図15】図15は本開示に適切なものとしてheaderフォーマット4パケットの一実施形態を示す。

【図16】図16は開示された主題の実施形態により使用のためのasyncパケットを表す。 20

【図17】

【発明を実施するための形態】

【0018】

マルチスレッドデジタル信号プロセッサの実行トレースプロセスに関連した使用のためのインタースレッドトレースアライメント方法およびシステムは、ここで与えられた利点が有利になる可能性があるあらゆる型のマルチスレッド処理に関するアプリケーションを持っている。上記の1つのアプリケーションが、テレコミュニケーション、および特に1以上のデジタル信号処理回路を用いる無線ハンドセットに現れる。上記の無線ハンドセットがどのように用いられてもよいかを説明することについて、図1は、開示された割込み処理方法およびシステムの本実施形態を実装してもよい通信システム10の単純化されたプロック図を提供する。送信機ユニット12では、データは、データソース14から、1以上のアナログ信号を生成するためにデータをフォーマットし、符号化し、処理する送信(TX)データプロセッサ16まで、典型的にはプロックで送られる。その後、アナログ信号は、変調された信号を生成するために、ベースバンド信号を変調し、フィルターし、増幅し、アップコンバートする送信機(TMTR)18に提供される。その後、変調された信号は、1以上の受信機ユニットにアンテナ20を介して送信される。 30

【0019】

受信機ユニット22では、送信された信号は、アンテナ24によって受信され、受信機(RCVR)26に提供される。受信機26内では、受信信号は、フェーズ(I)および(Q)サンプルにおいて生成するために、増幅され、フィルターされ、ダウンコンバートされ、復調され、デジタル化される。その後サンプルは、送信データを回復するために、受信(RX)データプロセッサ28によってデコードされ処理される。受信機ユニット22で復号することおよび処理することは、送信機ユニット12で行われた処理およびコーディングと相互補完的に行われる。その後、回復されたデータは、データシンク30に提供される。 40

【0020】

以上記述された信号処理は、音声、ビデオ、パケットデータ、メッセージング、および一方向での他の通信タイプの送信をサポートする。双方向通信システムは双方向データ伝送をサポートする。しかし、別の方向に関する信号処理は単純化のため図1に示されない。通信システム10は、符号分割多元接続(CDMA)システム、時分割多重アクセス(TDMA)通信システム(例えばGSMシステム)、周波数分割多元接続(FDMA)通信システム、または地球上のリンク上でのユーザー間の音声およびデータ通信をサポートする他の多重アクセス通信システムかもしれない。特定の実施形態では、通信システム10はW-CDMA標準規格に準拠するCDMAシステムである。 50

【0021】

図2は、図1の受信データプロセッサ28および送信データプロセッサ16として役立つ可能性があるDSP40アーキテクチャを示す。我々は、DSP40が、ここで与えられた教えと概念を有効に使用する非常に多数の可能なデジタル信号プロセッサの実施形態のなかで単に一実施形態を表しているに過ぎないことを強調する。従ってDSP40では、スレッドT0からT5(参照数字42から52)は、異なるスレッドからの命令のセットを含んでいる。回路54は命令アクセス機構を表し、スレッドT0からT5について命令をフェッチすることに用いられる。回路54に関する命令は命令キー56にキーされる。命令キー56での命令は、プロセッサバイライン66(以下を参照)へ発行される準備ができている。命令キー56から、单一のスレッド(例えばスレッドT0)は問題論理回路58によって選択される可能性がある。選択されたスレッドのレジスタファイル60は読まれ読まれたデータはSLOT0からSLOT3について実行データパス62に送られる。この例においてSLOT0からSLOT3は、本実施形態において用いられた組合せをグループ化するパケットを提供する。

10

【0022】

実行データパス62からの出力は、DSP40の動作から結果を返すために、個別のスレッドT0からT5を適応するように構成されて、レジスタファイル書き込み回路64に行く。このように、回路54および前からレジスタファイル書き込み回路64までのデータ経路は、処理バイライン66を形成する。本実施形態は、6つのスレッドT0からT5まで有するシングルプロセッサを用いて、異種機種環境にある要素プロセッサ(HEP)システムのハイブリッドを用いてもよい。プロセッサバイライン66は、6つの段階を持っていて、回路54からレジスタ60および64までのデータ項目をフェッチするのに必要な、プロセッササイクルの最小数と一致する。DSP40は、同時にプロセッサバイライン66内の異なるスレッドT0からT5の命令を実行する。すなわち、DSP40は、6つの独立したプログラムカウンタ、プロセッサバイライン66内のスレッドT0からT5の命令を区別する内部タギング機構、およびスレッドスイッチをトリガーする機構を提供する。スレッドスイッチオーバーヘッドはゼロからほんの少しのサイクルまで変る。

20

【0023】

DSP40は、従って、種々様々の信号、画像およびビデオの処理アプリケーションに関して、高性能および低電力なように設計された汎用のデジタル信号プロセッサを提供する。図3は、開示された主題の1つの明示に関する関連した命令セットアーキテクチャのいくつかの態様を含むDSP40アーキテクチャの概要に提供する。DSP40アーキテクチャサポートの実装はマルチスレッド(IMIT)処理をインタリーブした。この実行モデルでは、バイラインでの異なるスレッドからの命令をインタリーブすることによって、多重ハードウェアスレッドT0からT5の同時実行をサポートする。この特徴は、常に高いコアおよびメモリ使用を維持している一方、DSP40が強引なクロック周波数を含むことを許容する。IMIT処理は、障害実行、広範囲な転送ネットワークなどのような高価な補償機構に関する要求なしで高スループットを提供する。さらに、DSP40は、M. Ahmedによる「変数インタリーブされマルチスレッドされたプロセッサの方法およびシステム」、「マルチスレッドプロセッサにおける可変スレッド割り当ておよびスイッチングのための方法およびシステム」と題された、一般に譲渡された米国特許出願において開示された変形と新規のアプローチのようなIMIT処理の変形を含んでも良い。

30

【0024】

図3は、特に、開示された主題の教えを用いてもよい单一のスレッドに適用されるようなDSP40についてコアプロセシングアーキテクチャブロック図70を提供する。ブロック図70は、AXIバス74からバスインターフェース(I/F)73を介して命令を受信する、共有される命令キャッシュ72を表す(命令は混合された16ビットおよび32ビットの命令を含んでいる)。これらの命令は、スレッドT0からT5の、監視制御レ

40

50

ジスタ 80、シーケンサー 76、およびユーザー制御レジスタ 78 に達する。開示された主題のコアレベルシステムアーキテクチャーはまた、インシリコンデバッギングシステム (ISDB) 82 を含んでいる。それは JTAG インターフェース 84 を通じてコアプロセッサ 70 を接続し、それらの両方はより詳細に以下で説明される。

【0025】

シーケンサー 76 は、S パイプユニット 86、M - パイプユニット 88、LD [Load] - パイプ 90、および LD / ST [Store] - パイプユニット 92、(これらのすべては汎用レジスタ 94 と通信する) に、ハイブリッドの双方向のスーパースカラー命令および 4 方向の VLIW 命令を提供する。AXI バス 74 はまた、スレッド T0 から T5 への LD / ST 命令を、バス I / F 73 を介して共用データキャッシュ 96 と通信する。オプションの L2 キャッシュ / TCM 98 信号は、共用データ TCM 100 を有する LD / ST 命令を含んでいる。LD / ST 命令はさらにスレッド汎用レジスタ 94 に流れれる。AHB 周辺バス 102 から、MSM 特定コントローラ 104 は T0 から T5 で、割込みコントローラ命令、デバッギング命令、およびタイミング命令を含む割込みを通信する。グローバル制御レジスタ 106 はスレッド T0 から T5 で制御レジスタ命令を通信する。

10

【0026】

DSP 40 は従って、それぞれグローバル制御レジスタ 106 およびプライベート監視制御レジスタ 80 を含む 6 つの仮想 DSP コアを含んでいる。グローバル制御レジスタ 106 はすべてのスレッド間で共有される。スレッドはそれぞれ共通データキャッシュおよび共通の命令キャッシュを共有する。ロード、蓄積およびフェッチ動作は共通バスインターフェースによって提供される。高性能 AXI バス 74 およびより低い性能の AHB バス 102 は、オフコアメモリおよび周辺装置にデータおよび命令トラフィックを接続するために用いられる。統合レベル 2 のメモリ (キャッシュおよび (または) TCM) 入力 98 はオプションである。周辺のアクセスはメモリマップされたロードおよびストアを介してもよい。AHB と AXI との間の物理アドレスパーティションは MSM レベルでは構成されてもよい。

20

【0027】

明確に、DSP 40 に関する与えられたアーキテクチャは時間で発展し変ってもよい。例えば、DSP 40 が用いてもよい命令キャッシュの数は、6 から 1 に変化する、または他のキャッシュ数に変化する。スーパースカラーディスパッチ、TCM 98 での L1 データ、および他のアーキテクチャの態様は変ってもよい。しかし、現在の主題は、種々様々の構成においてかつ DSP 40 の変更の大きなファミリーに関して、引き続き有効であってもよい。

30

【0028】

ISDB 82 は、JTAG インターフェース 84 を介して、DSP 40 にハードウェアデバッガを提供する。ISDB 82 は共有方式または監視のみのレジスタによって JTAG インターフェース 84 を介してソフトウェアデバッギング特徴を提供する。これらのレジスタは、すべてのスレッド間のグローバル制御レジスタ 106 と同様にスレッド基底ごとで監視制御レジスタ 80 に分割される。システム制御レジスタは、スレッドごとの割込み、および例外処理制御およびスレッドごとの記憶管理動作に使用される。グローバルレジスタは動作をデバッグするための ISDB 82 と相互作用することを許容する。

40

【0029】

ISDB 82 によって、ソフトウェア開発者は DSP 40 が動作している間にソフトウェアをデバッグすることができる。ISDB 82 ハードウェアは、ISDB 82 で動作するソフトウェアデバッガプログラムと結合して、システムソフトウェアを操作する DSP 40 をデバッグするために用いられてもよい。ISDB 82 はハードウェアスレッドを個々にデバッグすることをサポートする。ユーザーは、スレッド実行を延期してもよく、スレッドレジスタを観察し変更してもよく、命令およびデータメモリを観察し変更してもよく、複数のステップスレッドを選出してもよく、スレッドに命令を詰め込んでもよ

50

く、スレッド実行を再開してもよい。

【0030】

信頼されているユーザーは I S D B 8 2 特徴のすべてへのアクセス権を有するが、信頼されていないユーザーは特徴の一部にアクセス権を有している。

【0031】

I S D B 8 2 は、プログラムカウンタ（P C）に存在するソフトウェアをデバッグする I S D B 8 2 と通信するために、J T A G インターフェース 8 4 を全く介してだが、デバッガインターフェースカードと接続してもよい。ホストデバッガソフトウェアは、I S D B 制御レジスタを読み出しおよび書き込みすることにより、I S D B 8 2 と相互に作用してもよい。通信は、例えば、3 2 ビットのデータペイロードと同様に、読み出しましたは書き込みが発生する I S D B レジスタを識別する 4 0 ビットのパケットを介してあってもよい。この動作をサポートするパケットフォーマットは、各々 3 2 ビット幅である 6 4 までの制御レジスタであってもよい。

【0032】

図 4 は、デバッギング機構と開示された主題のコアプロセッサとの間の I S D B / J T A G インターフェース 1 1 0 の重要な態様を示す。D S P 4 0 コアアーキテクチャ 7 0 と共に、I S D B 8 2 は、I S D B J T A G 回路 1 1 4 から J T A G インターフェース経路 1 1 2 を介して J T A G 8 4 と通信する。I S D B J T A G 回路 1 1 4 は、J T A G 8 4 と I S D B 8 2 との間のデータの流れを処理する。I S D B J T A G 回路 1 1 4 はさらに I S D B J T A G S y n c 回路 1 1 6 を接続する。I S D B J T A G S y n c 回路 1 1 6 は、I S D B コントローラ 1 1 8 、命令ユニット（I U ）1 2 0 および制御ユニット（C U ）1 2 2 とさらに通信する。特に、I S D B J T A G S y n c 回路 1 1 6 は、I U 1 2 0 の I U I S D B 論理回路と C U 1 2 2 の C U I S D B コントローラ 1 2 6 をインターフェースで接続する。C U I S D B コントローラ 1 2 6 は、I S D B コントローラ 1 1 8 とともに、C U I S D B 論理回路 1 2 8 と通信する。I S D B コントローラ 1 1 8 からの制御出力は、I S D B データ出力 1 3 0 、I S D B リセット信号 1 3 2 および I S D B 割込み 1 3 4 を含んでいる。さらに I S D B コントローラ 1 1 8 へのインターフェースは、M C D インターフェース 1 3 6 および E T M ブレークポイントトリガー 1 3 8 を含んでいる。

【0033】

図 5 は、デバッグプロセスの間に I S D B 8 2 の動作を含む D S P 4 0 の、種々のモード制御態様についての処理モード図 1 4 0 を示す。図 5 では、D S P 4 0 はすべてのスレッドに対してグローバルで、個体スレッドに対してローカルな処理モードをサポートする。D S P 4 0 ハードウェアスレッドはそれぞれ、すべて図 5 に現れているように、個々に 2 つの実行モード（ユーザモード 1 4 2 およびスーパーバイザーモード 1 4 4 ）、3 つの非処理モード（待機モード 1 4 6 、オフモード 1 4 8 およびデバッガモード 1 5 0 ）をサポートする。スレッドのモードは他のスレッドに依存せず、例えば、1 つのスレッドは待機モード 1 4 6 であって別のものがユーザモード 1 4 2 であってもよい。

【0034】

図 5 のスレッドごとのモード状態図は種々の命令またはイベントによってサポートされる。これらは、「除外」あるいは内部例外イベント、「i n t 」または外部割込みイベント、「R T E 」または例外モードからのソフトウェアリターン命令、「S S R 」または S S R レジスタ命令へのアップデートを含み、任意のモードから入ってもよい「停止」またはソフトウェア停止命令、同様に任意のモードから入ってもよい「開始」またはソフトウェア開始命令、「t r a p 」またはソフトウェアトラップ命令、「待機」またはソフトウェア待機命令、「レジューム」またはソフトウェアレジューム命令、「D E 」またはデバッゲインベント、および、「D R 」またはデバッグ命令を含む。クレームされた主題の異なる実行における機能はここで与えられたものとわずかに異なっていてもよいが、「開始」「待機」、「再開」、「D E 」および（または）「D R 」の意味は、クレームされた主題の範囲と一致するそれらの最も広い解釈を与えられてもよい。

10

20

30

40

50

【0035】

レジスタは、ユーザモード142およびスーパーバイザーモード144の両方におけるDSP40において利用可能である。ユーザーモードレジスタは、1セットの汎用レジスタおよび1セットの制御レジスタに分割される。汎用レジスタは、アドレス発生、スカラおよびベクトル算術を含むすべての多目的計算のために用いられる。制御レジスタは、ハードウェアループ、述語などの専用機能性をサポートする。多目的レジスタは、32ビット幅で、単一のレジスタ、または整列したペアの2つのレジスタとしてアクセスされてもよい。汎用レジスタファイルは、ロード／蓄積のためのアドレス、数値命令のためのデータオペランド、およびベクトル命令のためのベクトルオペランドを含む命令に関するオペランドをすべて提供する。

10

【0036】

デバッグモード150は、スレッドがISDB82からのコマンドを待機している特別の状態を提供する。ISDBデバッグイベントが発生する場合は常に、ソフトウェアブレークポイント命令、ISDB82からのブレークポイントコマンド、またはハードウェアブレークポイントの発生の実行によってのように、指示されたスレッドはデバッグモード150に入ってもよい。デバッグモード150の場合、コアはJTAGインターフェース84からのコマンドを介してISDB82によって制御される。ISDB82がレジュームコマンドの実行によりスレッドを解放する場合、スレッドはそれらの現在モード設定に従って動作を再開してもよい。スレッドがデバッグモード150にある場合、それはISDB82によって制御され、他のスレッドによって制御され得ない。デバッグモード150においてスレッドをターゲットとする、実行中のスレッドからの待機、再開、開始、あるいは停止命令は無視されてもよい。同様に、マスク不可能割り込み(NMI)はデバッグモード150におけるスレッドによって無視されてもよい。

20

【0037】

HARDWARE RESETモード(図5に図示せず)およびデバッグモード150は、すべてのスレッドに対してグローバルである。任意のスレッドの処理状態にかかわらず、ハードウェアリセットピンがアサートされる場合は常に、DSP40はHARDWARE RESETモードに入ってもよい。HARDWARE RESETモードにおいて、レジスタはすべてそれらのリセット値に設定される。ハードウェアリセットピンがデアサートされるまで、処理は発生しなくてもよい。リセットピンがアサートされる場合、プロセッサはリセットモードへ移行し、レジスタはすべてそれらのHARDWARE RESET値にリセットされてもよい。リセットピンがデアサートされた後、スレッドT0はソフトリセット割込みを与えられてもよい。これはスレッドT0にスーパーバイザーモード144に入れ、リセットベクトル位置で実行することを始めさせてもよい。他のすべてのスレッドはオフのままであってもよい。この点では、ソフトウェアは、各スレッドそれぞれに関する制御モード遷移に個々に自由である。

30

【0038】

図6から17は、DSP40の埋め込まれたトレースマクロセル(ETM)ユニットの現在開示された新規かつ有利な特徴に関する。それは、ソフトウェア実行フローに関する詳細情報をリアルタイムで捕獲することによって符号のユーザーデバッグを向上させる。ETMは、選択されたDSP40実行を非侵入に監視し記録し、実行情報をパケットへ形成し、パケットストリームをETBとして知られるオンチップメモリまたはオフチップへ送る。ETMはまた、関心領域への追跡情報の生成を制限するか集中させるために多くの機構を含んでいる。パケットストリームを用いると、実行の再構成は、ユーザーにコードのランタイム動作の直接の視界を与えて生成されうる。

40

【0039】

ETMは従って、DSP40および他の同じようなデジタル信号プロセッサに関する包括的なデバッグおよびトレース機能を提供する。これらの機能は、DSP40がフルスピードで実行するにもかかわらず、プロセッサの性能に負担を加えていない間、特定のイベントの前後でプロセッサの状態についての情報が捕獲されることを許容する。ETM

50

は、精選された追跡情報だけを条件の特殊シーケンスを経た後にだけ単に捕獲するソフトウェアで構成されてもよい。専用で設定可能なトレースポートおよびFIFOは、圧縮トレースデータが、プロセッサに割り込みず、影響を及ぼすことなく、外部のトレースポート解析器によってチップから読み込まれることを許容する。

【0040】

トレースポートはコアクロックに独立したトレースクロックと共に1から32ビットデータバスで構成されうる。例えば、ETMからのデータレートは、コアクロックの半分でありえ、ピンの数はデータ帯域幅を維持するために増加されうる。同様に、ピンの数は半分にすることができ、データレートは増加されうる。ETMは、スタンドアロンおよびマルチコア環境内の両方において用いられてもよい。開発者が多重かつ非同期コアからの同時かつ相関したトレースを眺めることを許容する。

10

【0041】

図6は、本開示をサポートする様々な全体のETM機能を表すブロック図160を提供する。DSPコアプロセッサ70は、ETM162をインターフェース接続する。トリガリングフィルタリング回路164および圧縮パケット化回路166を含んでいる。トリガリングフィルタリング回路164および圧縮パケット化回路166による処理に続いて、ETM出力168は、例えば埋め込まれたトレースバッファ(ETB)回路またはオフチップ回路であってもよいトレース保存部に流れる。トレース保存部170から、ソフトウェア実行記録はデバッグホスト173(図6にない)へ出力172(図6にない)として流れる。デバッグホスト173は、トレース保存部出力172を受信し再構成された実行フロー176からそこに生成するためのデコンプレッサ成分174を含んでいる。ETM162はJTAG84から、入力したJTAG84がデバッグホスト173からのデータおよび命令に応じて生成する制御量178を受信する。

20

【0042】

図6に示すように、ETM162はDSP40パイプラインを監視する。この情報を用いて、ETM162は2つの主要な機能(フィルタリング/トリガリング、および圧縮/パケット化)を行う。フィルタリングおよびトリガリングする動作は、JTAGインターフェース84を介してユーザーによってプログラムされ、トレースをオンオフする時を定義するために用いられる。圧縮/パケット化ユニットはDSP40に実行情報を持ち込み、効率的にそれを、トレースポートを介してETM162から送り出されるパケットにする。ETM162を出るトレースストリームは、トレース保存部に供給される。トレース保存部は、トレース記録を記録するために大きなメモリキャパシティを提供し、オフチップまたはオンチップのいずれかであってもよい。オンチップ保存部は埋め込まれたトレースバッファ(ETB)として知られている。デコンプレッサコンポーネント174は、トレース保存部170からパケットストリームを取り、プログラムイメージに加えて、ユーザーにDSPパイプライン66への詳細な視界を与えて、DSP40の実行フローを再構成するデバッグホスト173上で動作するソフトウェアコンポーネントである。

30

【0043】

ETM162は、プロファイリングカウント(キャッシュミス、バンクコンフリクトおよびミクロt1bのミス)を記録し送り出す能力と同様に、6つのスレッドすべてに関するトレース命令順序付けおよびタイミングを提供する。

40

【0044】

ETM162は、LDSTデータと同様に、PCとLDSTのアドレスについてもトリガーしてもよい。ETM162はシリアルかつ外部のイベント検出をサポートする。さらにETM162はまた、ISDBブレークポイントトリガーイベント、外部トリガーイベントおよびDSP40割込みを生成してもよい。ETM162はJTAG84を介してプログラム可能なであり、ある実施形態では 512×32 ビットの専用のETBトレース保存部をサポートしてもよい。ETM162は4つのトリガーブロック(各々2つのアドレスおよび1つのデータコンパレーターを有する)を含み、3状態のシーケンサーを含んでいてもよい。ETM162トレーシングは、安全なDSP40の制御がレジスタを可能

50

にする下で、動作してもよく、DSP 40パワーが下落している間の動作に関してプログラムされてもよい。崩壊に動力を供給する。

【0045】

ETM162は、ある時のあるウィンドウ上のスレッドに関するプログラムカウンタの十分な進行の記録として命令トレースを生成する。オプションで、プログラムカウンタ進行のタイミング(つまりストールサイクルの識別)も、命令トレースに含まれる。イベントリソース機構はいつこれらの命令トレースを生成するべきであるかを定義するために用いられる。トリガーとフィルタリング機能はイベントリソースのプログラミングを通じて制御される。より詳細には、イベントリソース制御フィルタリング、トリガリング、およびISDBブレークポイント生成においてである。フィルタリングは、いつ命令トレースを可能にし無効にするべきであるかを決定する機能を含んでいる。トリガリングはいつトリガーマーカーをパケットストリームに挿入するかを決定することを含んでいる。ISDBブレークポイント判定は、ISDB 82が動作をデバッグするためのブレークポイントを生成しブレークポイントに応答する条件を指定することを含んでいる。

10

【0046】

ETM162は、DSP 40内の特定の条件がいつ発生するかを検知するために、多くのプライマリイベントリソース(例えばアドレスおよびデータコンパレーター)を含んでいる(例えば、あるPCが実行されるかどうか、またはある記憶位置が読み込まれるかどうか)。更に、イベントのより複雑な配置の検出を可能にする第2のイベントリソース(トリガーブロックおよびシーケンサー)がある。

20

【0047】

ETBトレース保存部は、追跡情報がデバイスのピンでトレースポートを介して直ちにエキスポートされることではなくキャプチャーの間に記憶される、オンチップメモリエリアを提供する。その後保存された情報は、一旦キャプチャーが完了したならば、ETBトレース保存部から縮小されたクロックレートで読取ることができる。これはJTAGインターフェース84を介してなされる。この2ステップのプロセスは、多数の高速デバイスピンを用いるワイドのトレースポートに関する必要性を除去する。事実上、「ゼロピン」トレースポートは、デバイスがピンで既にJTAGポートを持つところで生成される。ETBトレース保存部170は、トレースポート帯域幅限定を超えて、より高い周波数かつ十分な32ビットのデータポートでデータを読み込み、システムインテグレーターによって供給されたRAMブロックで統合されてもよい。

30

【0048】

一実施形態において、ETBトレース保存部170は、512のエントリとして2KBのサイズを有していて、それぞれ32ビット幅である。しかし、ETBトレース保存部に関する他のサイズは、明らかに開示された主題の範囲内である。ETBトレース保存部170は、1セットのJTAGアクセス可能なレジスタを介してユーザーをインターフェース接続する。レジスタはそれぞれ、JTAGインターフェース84を介して読み出されまたは書き込まれる。これらのレジスタは、一旦トレースキャプチャーが完了すると、トレースキャプチャーセッションに関するETBトレース保存部170をセットアップし、かつETBトレース保存部170の内容を読み出すために用いられる。ETBトレース保存部170は、ETBトレース保存部170の記憶配列の中へインデックスとして読みりポインタを提供する。JTAGインターフェース84を介してETBトレース保存部170の内容を読み出す場合、読みりポインタは読み位置を指示する。ETBトレース保存部170はまた、ETBトレース保存部170メモリアレイの中へインデックスとして書き込みポインタを提供する。トレースデータがETBトレース保存部170へ書き込まれる場合、それは書き込みポインタによって指示されたエントリに書かれている。書き込み操作の各々は、書き込みが発生する後に、次の位置への書き込みポインタを自動インクリメントする。ETBトレース保存部170は、単にETMトレースストリームの小さなウィンドウを捕えてよい。ETBは、データおよびトリガーカウンタを捕獲することがETBトレース保存部240によって捕獲されたトリガー前のデータとトリガー後のデータとの間での分

40

50

割を特定するためにいつ使用されるかを判定するために、ETMからトリガーパケットを検索する。

【0049】

ETM162は、従って、DSP40に関する符号をデバッグする場合にプログラマを援助する。ETM162は、ある時のあるウィンドウ上のスレッドに関する実行フローの記録である命令トレースを生成する。記録された命令トレースを用いると、プログラマは、それらの符号のランタイム動作についての詳細な眺望を見ることができる。例えば、利用者のプログラムが例外を生成し説明できない場合、ETM162は例外までの命令のフローを決定する際に援助し、その結果ユーザーが厳密に起こったことにアクセスすることを許容する。ETM162は、効率的にプログラムフローを表し、トレースデータの生成を最小化するためにパケットに基いた特定のプロトコルを用いる。

10

【0050】

ETM162の一態様は、イベントおよびより複雑なイベント検出シナリオをつなぐためのシーケンサープロセスを含んでいる。シーケンサーパロセスおよび関連するトリガーブロック回路180の動作を例証するために、図7はシーケンサーフロー図190を与える。トリガーブロック回路入力182から188に応じて、シーケンサーパロセス180は3状態(S0からS2)での示された例において作動する。シーケンサーパロセス310の動作については、状態S0から、プロセスフローはS1またはS2に行ってもよい。S1から、順序付けは、S2に先んじてまたはS0に戻るかのどちらかまで進む。S2から、順序付けは、S1またはS0のいずれかまで進む。

20

【0051】

シーケンサーパロセス180は従って、プログラム可能でありトリガーブロック回路(182から188)からの一致に基づく、状態間での遷移を有し3つの状態(S0からS2)を含んでいる。シーケンサーパロセス180は、状態可能が条件として設けられることを各トリガーブロック回路(182から188)に可能にするためのトレースフィルタリングで使用する。これは、トレーシングがある状態に制限されることを許容する。新規の状態に入る際、各トリガーブロック回路(182から188)でのカウンタは初期値にリロードされてもよい。ある状態に入る際、ISDBブレークポイントはアサートされうる。ある状態に入る際、トリガーマーカーはトレースストリームに挿入されうる。ある状態に入る際、外部トリガー制御もアサートされてもよい。外部トリガーは、シーケンサーがある状態であるといつでもアサートされるままであってもよい。ある状態に入る際、DSP40への割込みはアサートされてもよい。リセットの後、カウンタはS0に初期化される。多重の遷移が同時に発火する場合、シーケンサーは現在の状態のままである。

30

【0052】

一実施形態において、ETM162は、DSP40性能に関係する種々のイベントを記録することができる6つのカウンタを含んでいる。基本操作はプログラム可能なソースとして各カウンタを利用する。ユーザプログラム可能な領域カウンタは実行をサイクルの固定数のウィンドウに分割する。ウィンドウの期間に、イベントはカウンタへ蓄積される。ウィンドウの端では、カウンタ値はパケットに形成され、トレースポートを介して送られる。その後、カウンタはリセットされ、プロセスはまた始まる。プロファイリングユニットがプログラムフロートレーシングとして同時に動作される場合、これは結果として、性能イベントに関する詳細情報に覆われているプログラムフロートレースをもたらす。更に、プロファイリングユニットは、ユニットがアクティブな場合を制限するために状態可能にするマスクを含んでいる。

40

【0053】

領域カウンタは実行をサイクルの固定数のウィンドウに分割するために用いられる。領域のサイズはユーザプログラム可能なレジスタによって決定される。領域カウンタはユーザーに指定された値に初期化され、全てのプロファイリングイベントカウンタがリセットされる。その後、領域カウンタはカウントダウンを始める。領域カウンタがゼロに達する時、プロファイリングイベントカウントの各々に関する値はトレースストリームにおいて

50

放出される。その後、プロセスはまた始まる。領域カウンタは状態可能が一致するときを単に数える。プロファイリングが不活発な場合、領域カウンタは、その値を維持し、イネーブル状態が再び入れられる場合再び始まる。

【0054】

プロファイリングカウンタが情報を蓄積してもよい異なるイベントは（a）d キャッシュミスと、

- （b）d キャッシュストールサイクルと、
- （c）i キャッシュミスと、
- （d）i キャッシュストールサイクルと、
- （e）ITLB と DTLB のミスと、
- （f）合計のストールサイクルと、を含む。

更に、プロファイリングカウンタはそれぞれ、あるハードウェアスレッドに発生するイベントにカウンタを制限するために、6つのスレッドマスクを含んでいる。

【0055】

領域カウンタでのように、状態可能なマスクが現状に一致する場合、プロファイリングカウンタは単にアクティブである。すべての他の回の間にカウントはそれらの値を維持し、イネーブル状態が再び入れられる場合カウントすることは再び始まる。

【0056】

本開示は、インターバルトレースアライメントをサポートするために新しいパケットプロトコル機能セットを提供する。すなわち、ETM162 を用いてトレースされているあらゆるスレッドについては、任意の時点では、本開示はトレースされている他のすべてのスレッドについて、その時点でのそれらのスレッドのプログラムカウンタ値および指示状態（例えば、ストール、実行など）を識別することを許容する。このように、ETM162 がサイクルの正確なモードで動作する場合、トレースアライメントはインターバルトレースアライメントをサポートするトレースポートプロトコルを利用する。従って、本開示は、インターバルトレースアライメントに関する完全に正確なサイクルカウントフィールドと同様に、sync-restart パケットスレッドに関するサイクルカウントフィールドが類似スレッドになるようになる。この開示配置は、すべてのスレッドに関する同じスレッドサイクルで sync-periodic パケットを生成する。スレッドアライメントが任意の理由で失われる場合、これはさらに再アライメントを可能にさせる。

【0057】

本開示に一実施形態において、同時に発生する多重の命令シーケンスの実行を提供し、DSP40 は独立して動作する、いくつかの単一にスレッドされたプロセッサとして見られてもよい。ETM162 では、プログラムフローはパケットのシーケンスに分割され、それはどのパケットがどのスレッドに属するかを識別するためにあるパケットに対してスレッド数（tnum）フィールドを含んでいる。インターバルトレースタイミング関係を識別するために、本開示は、異なるスレッド間のタイミング関係を確立し維持する。スレッドがそれぞれ命令追跡を独立して可能にしたり無効にしてもよいので、スレッドが命令追跡をオンする場合、他のスレッドは暫くの間可能にしたこれらのトレーシングを可能にしてもよい。現在開示された方法およびシステムは、スレッドがトレーシングをオンする場合と、他のスレッドがトレーシングをオンし続いてオンする場合との間のオフセットをマークリングすることによって、スレッド実行順序の相対的なタイミングを確立する。

【0058】

従って本開示は、最後のスレッドがトレーシングをオンしてからのサイクル数を指示するためのスレッドサイクルオフセットフィールドを含んでいる。また、他のスレッドがアクティブでない場合、サイクルオフセットフィールドは、最近のトレースがすべてのスレッド間でオフしてからのサイクル数を含んでいる。トレースセッションの後、パケットはスレッド実行を再構成することを可能にさせる。その後、オフセットフィールドを用いて、実行順序は適切にスレッド中に整列してもよい。更に、命令アライメント機構はデータ

10

20

30

40

50

損失の場合には実行トレーシングを再確立することを許容する。

【0059】

開示された主題はインターバルレッドタイミング関係を再確立することを更に許容する。同期パケットを周期的に生成することを許容するグローバルなカウンタを維持することによって、カウンタがゼロに達する場合、パケットは各スレッドについて生成されてもよい。上記のパケットは、そのスレッドに関する現在のプログラムカウンタ値を含んでいる。さて、すべてのスレッドに関する同時のパケット生成に関するDSP 40に存在してもよい種々の限定のために、本開示は同期パケットへのサイクルオフセットフィールドを含んでいる。最後のスレッド（他のスレッド間の）が同期パケットを生成してから、サイクルオフセットフィールドはサイクル数を指示する。サイクルオフセットフィールドは制限のあるサイズであり、かつカウントが飽和すれば、同期は実現されることができず、カウンタを待ってもよい。以下により完全に記述されるこれらの機構を用いて、本開示は1つのスレッドに関する任意のある点でインターバルレッド実行タイミング関係を維持することを許容する。結果は、デバッグおよび他の重要な目的のためのすべてのスレッドの動作および状態を観測する能力である。

10

【0060】

この理解では、図8は、現在開示されたインターバルレッドトレースアライメントプロセスの重要な概念を示す。図8を参照すると、タイムライン202が示すように、インターバルレッドアライメントプロセス200は時間t=0に基づいている。DSP40上で動作し得る種々のスレッド204、206、208、210および212については、スレッド開始が異なる時点で発生してもよい。このように、時間t=t0では、スレッド204は動作を開始してもよい。その後遅い時間t=t1で、スレッド206は動作を開始してもよい。時間t=t2で、スレッド208は始まり、t=t3でスレッド210は動作を始め、t=t4でスレッド212は動作を開始する。より完全に以下で説明されるように、継続期間214は、トレーシングがスレッド212に関してアクティブになるまで、サイクル数を表す。継続期間214は、sync-restartパケットからトレース開始プログラムカウンタ(PC)に関するサイクル数を表す。すべての相互関連するスレッド(204から212)については、sync-periodicパケットはすべてのスレッドについて同時に生成される。更に、継続期間220は、例えばスレッド212で、発生している長いストールの状況を扱っている。

20

【0061】

より完全に本開示のインターバルレッド動作を記述するために、図9は、パケット生成ユニット230の一実施形態の機能概要を示す。パケット生成ユニット230は、パケット生成制御回路232を含んでいる。それは、FIFO入力mux234へ、genSync、genASync、genBranch、genPheader、genISyncR、genProfおよびgenCCountの出力を生成するためのアトムW、アトムNおよびアトムEの入力を受信した。Pheader生成回路236は、パケット生成制御回路232およびアトムE入力(FIFO入力mux234へのpheaderPK出力を生成するためのすべて)からwカウント、eカウントおよびnカウント入力を受信する。PC/t1d/aside/tnum入力は、sync-restart/cycle-count生成機能238、sync-periodic生成機能240およびbranch-address生成機能242に流れれる。Sync-restart/cycle-count生成機能238は、FIFO入力mux234への、syncRPK、syncRLen、CCPKおよびCCLen出力を提供する。Sync-periodic生成機能240は、FIFO入力mux234へsyncPPKとsyncPLenの入力を提供する。branch-address生成機能242(または、それらは分岐型入力を受信する)は、FIFO入力mux234へbranchPKとbranchLenの出力を提供する。更に、プロファイル生成機能244は、FIFO入力mux234へのprofPKとprofLenの出力を生成するためのプロファイル識別子入力を受信する。

30

40

50

【0062】

FIFO入力mu_x234は、所与のサイクルで生成される必要のあるすべてのパケットをとり、連続的なチャンクをそれから作る。 FIFO入力mu_x234は、その連結を行うときに可変サイズであるパケットを説明しなければならない。 FIFO入力mu_x234の出力は FIFOに送り出される前に登録される。

【0063】

本開示パケット生成および FIFO入力mu_x234に関しては、動作が3つの段階にわたって発生する。パケット生成の第1の段階では、パケット生成制御機能232および個別のパケット生成エンジン236から244は、アトムカウンタであるw-カウント、e-カウントおよびn-カウントインクリメントと同様に、作動する。 FIFO入力mu_x234の動作は、この第1の段階における連続ロックへのサイクルで生成されたパケットをすべて合併することを含んでいる。第2の段階では、 FIFO書込みは、 FIFO書き込みポインタに整列させるべきデータを循環させること、書き込み可能性を計算して循環させること、および、データを FIFO mu_x234レジスタに書き込むことを含むために発生する。 FIFO読み取り段階である第3の段階では、データは FIFOレジスタから読まれてもよい。この第3の段階では、またトリガーパケットを挿入し、ETBにデータを送る特別な場合が発生する。

10

【0064】

図9において見られるように、個別のパケット生成ユニットの各々はそのそれぞれのデータをパケットにし、次に、連結について結果として生じるパケットおよび長さを FIFO入力mu_x234へ送る。更に、パケット生成制御回路232はアトムカウンタを維持し、特定のサイクルでどのパケットを生成するかを決定する。パケット生成ユニット230は、今後のphaderまたはサイクルカウントパケットで送り出されてもよい未決のアトムの数を記録するために3つのカウンタを保持している。E-アトムに遭遇する場合は常に、E-アトムカウンタはインクリメントする。N-アトムに遭遇し、カウントが現在のアトムを含んでいる場合は常に、N-アトムカウンタはインクリメントする。すなわち、現在のアトムがNならば、それはN-アトムカウントに含まれる。W-アトムに遭遇する場合は常に、W-アトムカウンタはインクリメントする。これらのカウンタはスレッドごとのカウンタであり、また、そういうものとして、本実施形態では各々の6つのコピーがある。カウンタがphaderまたはサイクルカウントパケットを介して送り出される場合は常に、カウンタはリセットされる。

20

【0065】

ターゲットが前のループバックとは異なる場合、branch-address生成機能242から、branch-addressパケットは間接のプランチループバックのターゲット用に生成されてもよい。全ループバックモードが設定される場合、パケットはすべてのループバックについて送り出される。また、isync-restartおよびisync-periodicパケットが生成された後、新規のループバックパケットは追い出される。その後PC相対プランチIF直接のプランチモードのターゲットはセットされる。イベントのターゲット（割込み、例外、SWI、TRAPなど）はRTE命令を返す。トレース可能性がアサートされ、かつそれがトレーシングの第1のサイクルでない場合、branch-addressパケットは生成されてもよい。パケット生成制御ユニットは、各々スレッドがループバックbranch-addressパケットが必要とされるかどうかを判定するために、前のループバックのターゲットレジスタを維持する。

30

【0066】

図10は、現在開示された主題の命令に適用可能な種々のアトムに関する定義のテーブル250を示す。パケットプロトコルの主な目的はインターフェスレッドトレースアライメントをサポートすることである。すなわち、トレースされているあらゆるスレッドについては、任意の時点では、ユーザーは、その時点でのこれらのスレッドのプログラムカウンタ値および指示状態（ストール、実行）を、トレースされている他のすべてのスレッドについて識別することができるべきである。ETM162がサイクルの正確なモードで動作す

40

50

る場合、トレースアライメントは役に立つ。トレースポートプロトコルはインターフェードトレースアライメントをサポートするために拡張されている。「S」型命令アトムは、デュアルジャンプとして知られているブランチ機構を提供する。ここで、ETM162はS型を含んでいる。それはアトムを保持するためにpheader-format4パケット型を用いて定義される。

【0067】

図11は、32ビットのTIDフィールドをサポートする本開示に関するブランチアドレスパケット280を提供する。現在開示されたbranch-addressパケットは、図11に現れる内容である32ビットのTIDフィールドをサポートする。branch-addressパケットは1と11バイトとの間を含む可変長である。バイト0から4のMSBでの連続ビットは、パケットがその点を越えて連続するかどうかを示す。別々に、T-ビットは、タイプフィールドがパケットの終わりに付加されるかどうかを示す。バイト4のMSBにおける1は、5バイトが続くということを示す(4バイトのTIDおよび1バイトのASID)。

10

【0068】

branch-addressパケットはPC、TID/ASIDおよび型圧縮に可変である。TID/ASIDは、どちらか一つがtnumに関して最後のbranch-addressパケットまたはisync(restart or periodic)以来変っている場合、送り出されてもよい。型は、最後の型が送り出されてからそれが変っている場合、送り出されてもよい。それはisync-restartまたはisync-periodicの後に最初のbranch-addressパケットについて生成されてもよい。PCは、branch-address、isync-restart、またはisync-periodicによって送られた前のPCと比較して圧縮される。変化したPCのより低い部分が送り出されてもよい。各スレッドについては、前のPC、前のTID/ASID、および前の型レジスタは適切な圧縮を決定するために用いられる。

20

【0069】

図12は、現在開示されたプロセスで使用されるためのisync-restartパケット260の典型的な内容を提示する。isync-restartパケットは、トレーシングが開始される場合、生成されてもよい(トレース可能性は以前には低かった)。更に、オーバフロー条件から出てくるときで、トレース可能性がまだ高い場合には、isync-restartパケットはオーバフローがあったことを示す理由フィールドに生成される。本開示は、isync-restartパケットを用いて、アライメントを提供する。命令アライメントは、トレースされているすべてのスレッドのすべてのサイクルに、グローバルスレッドサイクルを割り当てるとしてみなせうる。デコンプレッサ手順は、isync-restartパケットがトレースストリームにおいて利用可能な場合についてこれを遂行する。デコンプレッサは、最後のisync-restartカウントのカウンタ値を維持する。

30

【0070】

isync-restartパケットが遭遇するときはいつでも、本開示はサイクルカウントフィールドおよびサイクルカウントタイプフィールドを検査してもよい。タイプフィールドが「グローバルな」場合、プロセスはサイクルカウントフィールド値に最後のisync-restartカウントを割り当てて、最後のisync-restartカウントを有するそのパケットに注釈を付ける。タイプフィールドが「オフセット」である場合、プロセスはサイクルカウントフィールドでの値によって最後のisync-restartカウントをインクリメントし、さらに、最後のisync-restartカウントによりパケットに注釈を付けてもよい。その点で、isync-restartパケットはそれぞれグローバルスレッドサイクル値に注釈を付けられる。

40

【0071】

次のステップはアトムを注釈することである。そのプロセスは、トレースストリームを、パケットストリームにおけるtnum値に基いて個別のスレッドローカルのパケットス

50

トリークへ分割する。個々のスレッドローカルのパケットストリームについては、プロセスは可変なグローバルスレッドサイクルを維持する。この値は、いつでも `isync-restart` パケットに遭遇され、グローバルスレッドサイクルは注釈を付けられた値に割当てられるように維持される。命令アトムに遭遇する (E、N、S または W) ごとに、そのプロセスは、1ずつグローバルスレッドサイクルおよびインクリメントグローバルスレッドサイクルを有するそのアトムに注釈を付けてもよい。通常のデコンプレッション手順を用いて、プロセスは、各アトムに関するプログラムカウンタ値を決定する。この手順が適用された後、トレースされているすべてのスレッドのすべてのサイクルはグローバルスレッドサイクルカウント値に注釈を付けられてもよい。結果として、例えはあるスレッドサイクルに関して、6つのスレッドすべてに関する現在のプログラムカウンタ値は、それらのスレッドに関するパイプラインの状態と同様に決定されてもよい (ストール、実行など)。

10

【0072】

非サイクル正確なバージョンについては、TIDフィールドは32ビットまで拡大される。サイクル正確なバージョンについては、TIDは32ビットまで拡大され、新規のサイクルカウントフィールドはトレースアライメントをサポートするために定義される。グローバルなサイクルカウントは、最後のハードウェアリセットからスレッドサイクル数を指示する。最後の `isync-restart` パケットが生成されてから、オフセットサイクルカウントはサイクル数を指示する。

20

【0073】

図13は、現在開示された主題をサポートするための `isync-periodic` パケット290の実施形態を表す。`isync-periodic` パケットは、(すべてのスレッドの中から) 最後の `isync-periodic` パケットが生成されてから、スレッドサイクル数を指示する「オフセット」フィールドを含んでいる。開示されたプロセスはまた `isync-periodic` パケットを用いて、アライメントをサポートする。場合によっては、トレースデータの制限されたウィンドウだけが利用可能である。従って、`isync-restart` パケットは利用可能ではないかもしない。これらの場合は、`isync-periodic` パケットはインターバルアライメントを決定するために用いられてもよい。パケット境界が未知の場合、プロセスはパケットアライメントを回復するために `async` パケットを探索してもよい。デコンプレッサはカウンタ `last-isync-periodic-count` を維持してもよい。マルチスレッドパケットストリームを通り抜けると、プロセスはオフセットフィールドがない最も古い `isync-periodic` パケットを探索することを含んでもよい。その後、プロセスは `last-isync-periodic-count` を0に割り当て、値によりそのパケットを注釈する。他方の `t_nums` からの次の `isync-periodic` パケットの各々については、プロセスは、オフセットフィールド値、および `isync-periodic-count` をもつ `isync-periodic` パケットの各々によって `isync-periodic-count` をインクリメントしてもよい。その後、プロセスはスレッドを個別のパケットストリームへ分割し、それらを別々にデコンプレスする。

30

【0074】

ETM `isync-periodic` カウンタは、パケットバイトが FIFO に送られる場合は常に、ディクリメントされてもよい。カウンタがスレッドに関してゼロに達する場合、`isync-periodic` パケットが未決としてマークされてもよい。次の機会では、`isync-periodic` パケットは生成される。1つの `isync-periodic` は、次のパケットのうちのどれかが生成されている場合 (`isync-restart`、トリガー、`branch-address`、`async`、プロファイル)、阻止されてもよい。スレッドはそれぞれ自身の `isync-periodic` カウンタを維持してもよい。`isync` カウンタは、いずれか `isync-restart` パケットがそのスレッドについて生成される場合は常に、リセットされてもよい。

40

50

【0075】

図14は、現在開示されたプロセスで使用される1セットのサイクルカウントパケットを与える。サイクルカウントパケットはW-アトムを蓄積するために用いられてもよい。また、サイクルカウントパケットは単にサイクル正確なモードにおいて生成されてもよい。サイクルカウントパケットは次の場合に生成されてもよい。WからEまたはNへ切り替える場合、W-アトムカウントがフォーマット3 p h e a d e r キャパシティに入らない場合、未決のW-アトムをもつアトムブレークの場合、およびW-アトムが多すぎてフォーマット3 p h e a d e r に入らない場合。W-アトムはサイクルカウントパケットに入れられてもよく、また、およびEまたはNアトムはフォーマット1 p h e a d e r で出てきてもよいし、サイクルカウントパケットはその完全に正確な最大に達してもよい。サイクルカウントパケットが、それがその最大32ビット値に達するまでインクリメントすることを許容する代りに、ETMは十分な正確さと制限のある正確さとの間の限界で多重のより小さなサイクルカウント値を送り出す。この場合、現在のアトムはW-アトムでもよい。このアトムがパケットに含まれていないので、カウントは0の代りに1にリセットされる。

10

【0076】

i s y n c - r e s t a r t パケットでのサイクルカウントは2つの可能な型として再定義されている。最後のハードウェアリセットから参照される64ビット「グローバル」カウント、および(すべてのスレッドの中から)最後の*i s y n c - r e s t a r t* パケットからのスレッドサイクル数を指示する16ビットオフセットカウント。

20

【0077】

2バイト300および3バイト310のサイクルカウントパケットに加えて、本開示は、16ビットのペイロードに32ビットの値を入れるために3バイトパケット320を提供する。現在の主題では、1バイトのヘッダーおよび4バイトのペイロードを含む5バイトのパケットは、図14に示されるように定義される。各スレッドについては、開示されたプロセスはカウントグローバルスレッドサイクルを維持する。遭遇する最初の*i s y n c - p e r i o d i c* パケットについては、プロセスはグローバルスレッドサイクルをそのパケットの注釈を付けられた値に設定し、その値により前のアトムに注釈を付ける。その後、グローバルスレッドサイクルは1だけインクリメントされる。アトム(E、N、S、W)に遭遇するといつでも、プロセスはそのアトムにグローバルスレッドサイクルによって注釈を付け、グローバルスレッドカウントを1だけインクリメントする。プロセスは、各アトムにプログラムカウンタ値を割当てるために通常として、ストリームをデコンプレスしてもよい。この点では以前のように、トレースされているすべてのスレッドのすべてのサイクルはそれに関連したグローバルスレッドサイクルを有する。

30

【0078】

図15は、本開示に適切なものとして

パケット330の一実施形態を示す。

パケットは異なる場合に生成されてもよい。例えば、パケットの中にこれ以上のアトムを保持することができない場合、および**branch-address**、プロファイルまたは*i s y n c - p e r i o d i c* パケットが生成される場合、

はアトムストリーム内のそれぞれのパケットの位置をマークするために生成される。フォーマット1

パケットは3つのアトムペイロードフィールドがあってもよい。0から1のEアトム(フィールド2)が後続する0から3のNアトム(フィールド1)が後続する0から31のEのアトム(フィールド0)。フォーマット1

パケットを生成するための規則は以下であってもよい。最高でのアトムEカウントおよび現在のアトムがEである。カウントされたEは、フィールド0に入り、現在のEアトムはフィールド2に入れられてもよい。最高でのアトムNカウント(カウントは現在のNアトムを含んでいる)。カウントされたEは、フィールド0に入れられ、Nアトムカウントはフィールド1に入れられてもよい。現在のアトムはEであり、Nアトムカウントは0でない。カウントされたEおよびNアトムカウントは、フィールド0およびフィールド1に配置されてもよく、現在のEアトムはフィールド2に配置されても

40

50

よい。現在のアトムがWであり、EまたはNアトムが未決の場合、現在のEおよびNカウントはペイロードフィールド0およびフィールド1で送り出されてもよい。アトムブレークおよび未決のW-アトムがない場合、現在のEおよびNカウントはフィールド0およびフィールド1に配置されてもよく、また、現在のアトムがEである場合、それはフィールド2に配置されてもよい。

【0079】

図16は、開示された主題の実施形態での使用のためのsyncパケット340を表す。syncパケット長はより長いサイクルカウントフィールドを調整し、例えば10バイトを含んでいてもよい。sync-periodicカウンタもsyncパケットがいつ生成されるかを定義するために用いられてもよい。syncパケットは、ETMの周期的なカウンタが達する場合は常に、未決のものとしてマークされる。syncパケットは単独で現れなければならないし、他のパケットが生成される場合は常に未決のままである。syncカウンタはグローバルでかつ、パケットバイトが FIFOに送られる場合は常に、ディクリメントされてもよい。

10

【0080】

要約すると、開示された主題は、実行トレース処理での使用についてマルチスレッドプロセッサを有するインターフェースアライメントのための方法およびシステムを提供する。従って開示された主題は、共通所定イベントに関するタイミングデータを記録することを含んでいる。上記のイベントは、実行トレーシングを開始された最後のスレッドからのサイクル数かもしれないし、実行トレーシングを終了された全てのスレッドからのサイクル数かもしれない。スレッドが実行トレーシングを開始するサイクル数は、実行トレーシングのタイミングを維持するための共通所定イベントに参照される。共通所定イベントに関するデータはその後、スレッドが実行トレーシングを開始した時と関連づけるために更新されてもよい。結果はすべてのスレッドに関連したタイミングデータを整列させることを可能にする。相互関係があった記録は、すべての動作するスレッドに関してタイミングデータを同期させると同様に、マルチスレッドプロセッサにおいて動作するスレッドに関する相互依存の実行トレーシング情報を再構成することを可能にする。

20

【0081】

上記でわかるように、インタリープされたマルチスレッドプロセッサを含むマルチスレッドデジタル信号プロセッサでマルチスレッドプロセッサによるインターフェースアライメントについて本明細書で記述された処理特徴および機能は、種々の手法で実装されてもよい。例えば、DSP40は上記動作を行うだけでなく、本実施形態は特定用途向け集積回路(AISC)、マイクロコントローラ、デジタル信号プロセッサまたはここに記述された機能を行うように設計された他の電子回路において実装されてもよい。さらに、ここで記述されたプロセスと特徴は、上記の種々の信号および命令処理システムによる読み出しあり実行に関して、磁気記録媒体、光学の記録媒体、または他の記録媒体に記憶されてもよい。従って、好ましい実施形態の先の詳細な説明は、いずれか当業者がクレームされた主題を作るか用いることを可能にするために提供される。これらの実施形態への種々の変更は当業者に即座に明白になり、本明細書で定義された総括的な原理は、革新的な能力の使用のない他の実施形態に適用されてもよい。このように、クレームされた主題は、本明細書で示された実施形態に限定的のようには意図されず、本明細書で開示された原理と新規な特徴に一致する最も広い範囲を与えられるべきである。

30

40

【図1】

図1




FIG. 1

【図2】

図2





FIG. 2

【図3】

図3



【図4】

図4






FIG. 4

【図5】

図5




【図6】




【図7】

図7




【図8】

図8



【図 9】



【図 10】




FIG. 10

【図 11】

図 11

バイト 0	PC[5:1]	T	1
バイト 1	PC[12:6]		
バイト 2	PC[19:13]		
バイト 3	PC[26:20]		
バイト 4	0 0 PC[31:27]		
バイト 5	TID[7:0]		
バイト 6	TID[15:8]		
バイト 7	TID[23:16]		
バイト 8	TID[31:24]		
バイト 9	ASID[5:0]		
バイト 10	TYPE[7:0]		

T : タイプフィールド存在フラグ

FIG. 11

【図 12】

図 12

サイクル正確		非サイクル正確	
バイト 0	0 1 1 1 0 0 0 0	0 1 1 1 0 0 0 0	PC[7:0]
バイト 1			PC[15:8]
バイト 2			PC[23:16]
バイト 3			PC[31:24]
バイト 4	cct[2:0] R T T# [2:0]	1 1 1 R T T# [2:0]	PC[7:0]
バイト 5	TID[7:0]	TID[7:0]	TD[5:8]
バイト 6			TD[23:16]
バイト 7			TD[31:24]
バイト 8			1 0 ASID[5:0]
バイト 9			cyc-cnt[7:0]
バイト 10			cyc-cnt[5:8]
バイト 11			cyc-cnt[23:16]
バイト 12			cyc-cnt[3:24]
バイト 13			cyc-cnt[39:32]
バイト 14			cyc-cnt[47:40]
バイト 15			cyc-cnt[55:48]
バイト 16			cyc-cnt[63:56]
バイト 17			
バイト 18			

RE (sync 理由)
0 : 再スタート
1 : オーバーフロー

T : TID/ASID 存在フラグ

cct : サイクルカウントタイプ
001 : 1-バイト(オフセット)
010 : 2-バイト(オフセット)
011 : 4-バイト(クローバル)
100 : 6-バイト(クローバル)
101 : 8-バイト(クローバル)

FIG. 12

【図 13】

図 13

0	0	0	0	0	1	0	0	0
PC[7:0]								
PC[15:8]								
PC[23:16]								
PC[31:24]								
290 ↗	1	0	0	0	0	L	T	F
						TID[7:0]		
							TID[15:8]	
							TID[23:16]	
							TID[31:24]	
	1	0				ASID[5:0]		
							offset[7:0]	
							offset[15:8]	

T: TID/ASID 存在フラグ
F: オフセットフィールド存在
V: オフセットフィールド長さ
(1または2バイト)

FIG. 13

【図 14】

図 14

300	バイト 0	1 0 0	T#[2:0]	1 0
	バイト 1	cyc-cnt[7:0]		cyc-cnt[7:0]
	バイト 2			cyc-cnt[15:8]
	バイト 3			cyc-cnt[23:16]
	バイト 4			cyc-cnt[31:24]

FIG. 14

【図 15】

図 15

330	バイト 0	1 1 1	T#[2:0]	0 0
	バイト 1	S	N[1:0]	E[4:0]

FIG. 15

【図 16】

図 16

340	バイト 0	0 0 0 0 0 0 0 0
	バイト 1	0 0 0 0 0 0 0 0
	バイト 2	0 0 0 0 0 0 0 0
	バイト 3	0 0 0 0 0 0 0 0
	バイト 4	0 0 0 0 0 0 0 0
	バイト 5	0 0 0 0 0 0 0 0
	バイト 6	0 0 0 0 0 0 0 0
	バイト 7	0 0 0 0 0 0 0 0
	バイト 8	0 0 0 0 0 0 0 0
	バイト 9	1 0 0 0 0 0 0 0

FIG. 16

【図 17】

図 17




FIG. 17

【国際調査報告】

61000170004



INTERNATIONAL SEARCH REPORT

International application No
PCT/US2008/060117

A. CLASSIFICATION OF SUBJECT MATTER
INV. G06F11/36

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHEDMinimum documentation searched (classification system followed by classification symbols)
G06F

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)

EPO-Internal, INSPEC

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO 2006/030195 A (IGNIOS LTD [GB]; LIPPETT MARK DAVID [GB]; OUNG AYEWIN [GB] COWARE INC) 23 March 2006 (2006-03-23) abstract page 24, line 10 - page 27, line 20 claims 1,12	1,11,21, 31 -/-

 Further documents are listed in the continuation of Box C.

 See patent family annex.

* Special categories of cited documents :

- *A* document defining the general state of the art which is not considered to be of particular relevance
- *E* earlier document but published on or after the International filing date
- *L* document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- *O* document referring to an oral disclosure, use, exhibition or other means
- *P* document published prior to the international filing date but later than the priority date claimed

- *T* later document published after the International filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- *X* document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- *Y* document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.
- *&* document member of the same patent family

Date of the actual completion of the international search

21 January 2010

Date of mailing of the international search report

02/02/2010

Name and mailing address of the ISA/

European Patent Office, P.B. 5818 Patentlaan 2
NL - 2280 HV Rijswijk
Tel. (+31-70) 340-2040,
Fax: (+31-70) 340-3016

Authorized officer

Renault, Sophie

12.4.2010

2

INTERNATIONAL SEARCH REPORT

International application No PCT/US2008/060117

C(Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	<p>YANG QIAN ET AL: "Cycle accurate thread timer for linux environment" PERFORMANCE ANALYSIS OF SYSTEMS AND SOFTWARE, 2001. ISPASS. 2001 IEEE INTERNATIONAL SYMPOSIUM ON NOV. 4-6, 2001, PISCATAWAY, NJ, USA, IEEE, 4 November 2001 (2001-11-04), pages 38-44, XP010583886 ISBN: 978-0-7695-7230-7 abstract page 40, left-hand column, line 5 - line 13 page 42, left-hand column, line 10 - line 23</p> <hr/> <p>WU C E ET AL: "Trace-based analysis and tuning for distributed parallel applications" PARALLEL AND DISTRIBUTED SYSTEMS, 1994. INTERNATIONAL CONFERENCE ON HSINCHU, TAIWAN 19-21 DEC. 1994, LOS ALAMITOS, CA, USA, IEEE COMPUT. SOC, 19 December 1994 (1994-12-19), pages 716-723, XP010223604 ISBN: 978-0-8186-6555-4 the whole document</p> <hr/>	1-35
A		1-35

3

INTERNATIONAL SEARCH REPORT

Information on patent family members

International application No

PCT/US2008/060117

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
WO 2006030195 A	23-03-2006	CN 101084488 A	05-12-2007
		EP 1805621 A2	11-07-2007
		JP 2008513853 T	01-05-2008
		KR 20070083590 A	24-08-2007

フロントページの続き

(81) 指定国 AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM),EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MT,NL,NO,PL,PT,RO,SE,SI,SK,T
R),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA,BB,BG,BH,BR,BW,BY,
BZ,CA,CH,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,HR,HU,ID,IL,IN,IS,JP,KE,K
G,KM,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG,NI,NO,NZ,OM,PG,PH,PL,PT
,RO,RS,RU,SC,SD,SE,SG,SK,SL,SM,SV,SY,TJ,TM,TN,TR,TT,TZ,UA,UG,US,UZ,VC,VN,ZA,ZM,ZW

(特許庁注：以下のものは登録商標)

1 . GSM

(74) 代理人 100109830
弁理士 福原 淑弘
(74) 代理人 100075672
弁理士 峰 隆司
(74) 代理人 100095441
弁理士 白根 俊郎
(74) 代理人 100084618
弁理士 村松 貞男
(74) 代理人 100103034
弁理士 野河 信久
(74) 代理人 100119976
弁理士 幸長 保次郎
(74) 代理人 100153051
弁理士 河野 直樹
(74) 代理人 100140176
弁理士 砂川 克
(74) 代理人 100101812
弁理士 勝村 紘
(74) 代理人 100070437
弁理士 河井 将次
(74) 代理人 100124394
弁理士 佐藤 立志
(74) 代理人 100112807
弁理士 岡田 貴志
(74) 代理人 100111073
弁理士 堀内 美保子
(74) 代理人 100134290
弁理士 竹内 将訓
(74) 代理人 100127144
弁理士 市原 卓三
(74) 代理人 100141933
弁理士 山下 元
(72) 発明者 ジアンニニ、ルイス・アチレ
アメリカ合衆国、カリフォルニア州 92121、サン・ディエゴ、モアハウス・ドライブ 57
75
(72) 発明者 アンダーソン、ウィリアム・シー。
アメリカ合衆国、カリフォルニア州 92121、サン・ディエゴ、モアハウス・ドライブ 57
75

(72)発明者 チェン、スーフェン

アメリカ合衆国、カリフォルニア州 92121、サン・ディエゴ、モアハウス・ドライブ 57
75

F ターム(参考) 5B033 BE05

5B042 GA23 HH30 MA08 MA13

【要約の続き】

構成することを可能にする。