

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成20年4月24日(2008.4.24)

【公開番号】特開2007-195254(P2007-195254A)

【公開日】平成19年8月2日(2007.8.2)

【年通号数】公開・登録公報2007-029

【出願番号】特願2007-105344(P2007-105344)

【国際特許分類】

H 04 L 7/04 (2006.01)

H 03 L 7/081 (2006.01)

【F I】

H 04 L 7/04 B

H 03 L 7/08 J

【手続補正書】

【提出日】平成20年3月12日(2008.3.12)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

プログラム可能な数を受信する制御回路と、

該プログラム可能な数の入力信号をパラレルに受信する入力回路と、

該プログラム可能な数の入力信号を順次シリアルに示す出力信号を生成する出力回路と  
を備えている、プログラム可能なシリアルライザ回路。

【請求項2】

前記出力信号は、第1のクロックレートを有する第1のクロック信号と同期しており、  
前記回路は、

プログラム可能なファクタによって該クロックレートを除算することにより、入力信号  
を示す情報が前記入力回路から前記出力回路にパラレルに通過するタイミングのための第  
2のクロック信号を生成するクロックレート除算回路をさらに備えている、請求項1に記  
載のプログラム可能なシリアルライザ回路。

【請求項3】

前記ファクタは、前記プログラム可能な数と等しくなるようにプログラム可能である、  
請求項2に記載のプログラム可能なシリアルライザ回路。

【請求項4】

前記入力回路は、所定の複数量のレジスタステージを備えており、前記数は、該複数量  
以下の任意の整数値にプログラム可能である、請求項1に記載のプログラム可能なシリアル  
ライザ回路。

【請求項5】

前記レジスタステージは、前記入力信号をパラレルに格納する、請求項4に記載のプロ  
グラム可能なシリアルライザ回路。

【請求項6】

前記レジスタステージは、前記入力信号を示す情報を前記出力回路にパラレルにさら  
に出力する、請求項5に記載のプログラム可能なシリアルライザ回路。

【請求項7】

前記出力回路は、所定の複数量のレジスタステージを備えており、前記数は、該複数量

以下の任意の整数値にプログラム可能である、請求項1に記載のプログラム可能なシリアルライザ回路。

【請求項8】

前記レジスタステージは、前記入力信号を示す、前記入力回路からの情報をパラレルに格納する、請求項7に記載のプログラム可能なシリアルライザ回路。

【請求項9】

前記出力回路は、前記レジスタステージから情報を順次所定のシリーズでさらに出力する、請求項8に記載のプログラム可能なシリアルライザ回路。

【請求項10】

請求項1に記載のプログラム可能なシリアルライザ回路と、  
入力信号を供給するプログラム可能なロジック回路と  
を備えている、プログラム可能なシステム。

【請求項11】

プログラム可能な数を受信する制御回路と、  
情報の複数のビットを示す入力信号を順次シリアルに受信し、該複数のビットのうちの  
該プログラム可能な数の連続するビットを格納する入力回路と、  
該プログラム可能な数の出力信号をパラレルに生成する出力回路と  
を備えており、  
該プログラム可能な数の出力信号のそれぞれは、該入力回路によって格納されている該  
ビットのそれぞれを示している、プログラム可能なデシリアルライザ回路。

【請求項12】

前記入力信号は、第1クロックレートを有する第1のクロック信号と同期しており、前  
記回路は、

プログラム可能なファクタによって該クロックレートを除算することにより、該入力回  
路によって格納されている前記ビットを示す情報が前記入力回路から前記出力回路にパラ  
レルに通過するタイミングのための第2のクロック信号を生成するクロックレート除算回  
路をさらに備えている、請求項11に記載のプログラム可能なデシリアルライザ回路。

【請求項13】

前記ファクタは、前記プログラム可能な数と等しくなるようにプログラム可能である、  
請求項12に記載のプログラム可能なデシリアルライザ回路。

【請求項14】

前記入力回路は、所定の複数個のレジスタステージを備えており、前記数は、該複数個  
以下の任意の整数値にプログラム可能である、請求項11に記載のプログラム可能なデシリ  
アルライザ回路。

【請求項15】

前記レジスタステージのそれぞれは、前記ビットのうちの1つを格納する、請求項14  
に記載のプログラム可能なデシリアルライザ回路。

【請求項16】

前記レジスタステージは、該レジスタステージに格納されているビットを示す情報を前  
記出力回路にパラレルにさらに出力する、請求項15に記載のプログラム可能なデシリ  
アルライザ回路。

【請求項17】

前記出力回路は、所定の複数個のレジスタステージを備えており、前記数は、該複数個  
以下の任意の整数値にプログラム可能である、請求項11に記載のプログラム可能なデシリ  
アルライザ回路。

【請求項18】

前記レジスタステージは、前記入力回路によって格納されているビットを示す、該入力  
回路からの情報をパラレルに格納する、請求項17に記載のプログラム可能なデシリアルラ  
イザ回路。

【請求項19】

前記出力回路は、前記レジスタステージから情報をパラレルにさらに出力する、請求項18に記載のプログラム可能なデシリアルライザ回路。

【請求項20】

請求項11に記載のプログラム可能なデシリアルライザ回路と、  
出力信号を受信するプログラム可能なロジック回路と  
を備えている、プログラム可能なシステム。

【請求項21】

C D R信号を生成し、送信する装置であって、  
データ情報とP L Dクロック信号とを生成するように構成されたP L D回路と、  
基準クロック信号を受信するように構成された入力回路と、  
該P D Lクロック信号に関連付けられたクロックレジームと該基準クロック信号に関連付けられた異なるクロックレジームとの間ににおいて該データ情報をバッファリングするように構成されたバッファ回路であって、該クロックレジームは、異なる周波数を有している、バッファ回路と、  
該基準クロック信号を用いて、該データ情報と該基準クロック信号に関連する周波数を有する埋め込まれたクロック信号とを含む該C D R信号を生成するように構成された出力回路と  
を備えた、装置。

【請求項22】

前記P L D回路、前記入力回路および前記出力回路のすべてが、単一の集積回路デバイスに集積されている、請求項21に記載の装置。

【請求項23】

前記入力回路は、位相同期ループ回路を含む、請求項21に記載の装置。

【請求項24】

前記位相同期ループ回路は、動作パラメータに対してプログラム可能である、請求項23に記載の装置。

【請求項25】

前記位相同期ループ回路は、プログラム可能なパワーダウン信号に応答してパワーダウンするように構成されている、請求項23に記載の装置。

【請求項26】

前記出力回路は、前記データ情報をパラレル形式からシリアル形式に変換するように構成されたシリアルライザ回路を含む、請求項21に記載の装置。

【請求項27】

前記シリアルライザ回路は、動作パラメータに対してプログラム可能である、請求項26に記載の装置。

【請求項28】

前記入力回路および前記出力回路のうちの少なくとも1つは、この少なくとも1つの回路の動作状態を示す状態監視信号を前記P L D回路に付与するように構成されている、請求項21に記載の装置。

【請求項29】

前記入力回路および前記出力回路のうちの少なくとも1つは、前記P L D回路によって選択的に生成されるリセット信号によってリセットされる構成要素を含む、請求項21に記載の装置。

【請求項30】

前記P L D回路は、前記データ情報と同期する非C D Rクロック信号を生成するようにさらに構成されており、前記出力回路は、代替的な使用のために該非C D Rクロック信号とパラレルに該データ情報を非C D R形式で出力するようにさらに構成されている、請求項21に記載の装置。

【請求項31】

前記出力回路は、前記非C D Rクロック信号を周波数スケールされた形式で出力する前

に、該非 C D R クロック信号を所定のスケールファクタによって選択的に周波数スケールするようにさらに構成されている、請求項 3 0 に記載の装置。

【請求項 3 2】

前記出力回路は、前記スケールファクタに対してプログラム可能である、請求項 3 1 に記載の装置。

【請求項 3 3】

前記非 C D R 形式のデータ情報は、L V D S 信号である、請求項 3 0 に記載の装置。