

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2017 年 1 月 19 日 (19.01.2017)



(10) 国际公布号
WO 2017/008450 A1

- (51) 国际专利分类号:
G02F 1/1362 (2006.01) *G02F 1/1343* (2006.01)
G02F 1/1333 (2006.01) *G09G 3/36* (2006.01)
- (21) 国际申请号: PCT/CN2015/098722
- (22) 国际申请日: 2015 年 12 月 24 日 (24.12.2015)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
201510412192.1 2015 年 7 月 14 日 (14.07.2015) CN
- (71) 申请人: 京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。北京京东方光电科技有限公司 (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.) [CN/CN]; 中国北京市经济技术开发区西环中路 8 号, Beijing 100176 (CN)。
- (72) 发明人: 许睿 (XU, Rui); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。董学 (DONG, Xue); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。陈小川 (CHEN, Xiaochuan); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。王磊 (WANG, Lei); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。卢鹏程 (LU, Pengcheng); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。李昌峰 (LI, Changfeng); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。丁小梁 (DING, Xiaoliang); 中国北京市经济技术开发区地泽路 9 号, Beijing 100176 (CN)。
- (74) 代理人: 北京银龙知识产权代理有限公司 (DRAGON INTELLECTUAL PROPERTY LAW FIRM); 中国北京市海淀区西直门北大街 32 号院枫蓝国际中心 2 号楼 10 层, Beijing 100082 (CN)。
- (81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR,

[见续页]

(54) Title: IN-PLANE SWITCHING ARRAY SUBSTRATE AND FABRICATION METHOD THEREOF, AND DISPLAY DEVICE

(54) 发明名称: 平面转换模式阵列基板及其制作方法、显示器件




图 1 / Fig. 1

(57) Abstract: Provided are an in-plane switching (IPS) array substrate and fabrication method thereof, and display device. Common electrodes (1) of the IPS array substrate also serve as touch control electrodes (10), thereby realizing in-cell touch control. The IPS array substrate is further provided with signal lines (11) electrically connected to the corresponding touch control electrodes (10) one-to-one. During a touch-control time period of a display time for one frame, whether a self-capacitance of the touch control electrodes (10) has changed is detected via the corresponding signal lines (11), thereby determining a touch position.

(57) 摘要: 一种平面转换模式(IPS)阵列基板及其制作方法、显示器件。所述 IPS 阵列基板的公共电极(1)复用为触控电极(10), 实现内嵌式触控。所述 IPS 阵列基板还设置有与触控电极(10)一一对应电性连接的信号线(11), 在一帧画面显示时间的触控时间段, 通过对应的信号线(11)检测触控电极(10)的自电容是否发生变化, 确定触摸位置。



WO 2017/008450 A1



CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

- (84) **指定国** (除另有指明，要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚

(AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第 21 条(3))。

平面转换模式阵列基板及其制作方法、显示器件

相关申请的交叉引用

本申请主张在 2015 年 7 月 14 日在中国提交的中国专利申请号 No.
5 201510412192.1 的优先权，其全部内容通过引用包含于此。

技术领域

本公开涉及触控显示技术领域，特别是涉及一种平面转换模式（IPS）阵列基板及其制作方法、显示器件。

10

背景技术

在触控屏技术中，相对于电阻式触控屏，电容式触控屏具有寿命长、透光率高、可以支持多点触控等优点。并且，电容式触控屏对噪声和对地寄生电容也有很好的抑制作用。因此，电容式触控屏已成为如今触控屏制造的热点之一。
15 电容式触控屏包括自容式触控屏和互容式触控屏，由于自容式触控屏只需一层触控电极，通过检测触控电极的自动容是否发生变化，即可实现触摸检测，具有结构简单、便于实现等优点。

近年来，显示器件的厚度越来越薄，内嵌式触控显示器件通过将触控屏的触控电极内嵌在显示屏内部，达到了减薄显示器件的厚度的目的，同时又大大
20 降低了触控显示器件的制造成本，受到各大面板厂家的青睐。

发明内容

本公开提供一种 IPS 阵列基板及其制作方法、显示器件。

本公开一些实施例中提供一种 IPS 阵列基板，包括显示区域和位于显示区
25 域周边的非显示区域，所述 IPS 阵列基板的显示区域包括多个像素单元，每个像素单元包括狭缝公共电极和狭缝像素电极，所述阵列基板的一帧画面显示时间包括显示时间段和触控时间段，所述多个狭缝公共电极复用为多个触控电极，

每个触控电极包括多个电性连接的狭缝公共电极，所述 IPS 阵列基板还包括：
多条信号线，所述多条信号线与所述多个触控电极一一对应电性连接，在一帧画面显示时间的显示时间段，通过对应的信号线向触控电极传递公共电压信号，在一帧画面显示时间的触控时间段，通过对应的信号线检测触控电极的
5 自电容是否发生变化。

可选的，如上所述的 IPS 阵列基板为薄膜晶体管阵列基板，所述 IPS 阵列基板包括横纵交叉分布的栅线和数据线，用于限定所述多个像素单元所在的区域，每个像素单元还包括薄膜晶体管，所述狭缝公共电极和狭缝像素电极的狭缝的长边与所述数据线的延伸方向大致平行；

10 所述多条信号线与所述栅线和所述薄膜晶体管的栅电极为同层同材料设置；或，所述多条信号线与所述数据线和所述薄膜晶体管的源电极、漏电极为同层同材料设置。

如上所述的 IPS 阵列基板，可选的，所述信号线与触控电极之间设置有绝缘层，所述触控电极通过所述绝缘层中的过孔与对应的信号线电性连接。

15 如上所述的 IPS 阵列基板，可选的，所述绝缘层包括栅绝缘层和钝化层；所述 IPS 阵列基板具体包括：

衬底基板；

设置在所述衬底基板上的多条栅线、多条信号线和薄膜晶体管的栅电极，所述多条栅线、多条信号线和栅电极为同层同材料设置；

20 覆盖所述多条栅线、多条信号线和栅电极的栅绝缘层；

设置在所述栅绝缘层上的薄膜晶体管的有源层；

多条数据线和薄膜晶体管的源电极、漏电极，所述多条数据线与薄膜晶体管的源电极和漏电极为同层同材料设置，所述源电极和漏电极搭接在所述有源层的相对两侧；

25 搭接在所述漏电极上的像素电极；

覆盖所述薄膜晶体管和像素电极的钝化层；

设置在所述钝化层上的多个公共电极，所述多个公共电极在所述衬底基板

上的投影与对应的信号线在所述衬底基板上的投影具有交叠区域,所述公共电极通过贯穿所述栅绝缘层和钝化层的过孔与对应的信号线电性连接。

如上所述的 IPS 阵列基板,可选的,所述多个信号线中的每一个信号线与其不对应的触控电极之间不电性连接。

5 如上所述的 IPS 阵列基板,可选的,所述触控电极搭接在对应的信号线上,与所述对应的信号线电性接触。

如上所述的 IPS 阵列基板,可选的,所述多个信号线中的每一个信号线与其不对应的触控电极间隔设置且不电性连接。

10 如上所述的 IPS 阵列基板,可选的,所述信号线位于显示区域的部分与所述栅线平行设置;或,所述信号线位于显示区域的部分与所述数据线平行设置。

如上所述的 IPS 阵列基板,可选的,所述信号线从显示区域延伸至非显示区域;所述 IPS 阵列基板为矩形结构,所述信号线从显示区域延伸至所述矩形 IPS 阵列基板的长边所在侧。

15 本公开一些实施例中还提供一种上所述的 IPS 阵列基板的制作方法,所述阵列基板包括显示区域和位于显示区域周边的非显示区域,所述制作方法包括在阵列基板的显示区域形成多个像素单元的步骤,每个像素单元包括狭缝公共电极和狭缝像素电极,所述阵列基板的一帧画面显示时间包括显示时间段和触控时间段,所述多个公共电极复用为多个触控电极,每个触控电极包括多个电性连接的公共电极,所述制作方法还包括:

20 形成多条信号线,所述多条信号线与所述多个触控电极一一对应电性连接,在一帧画面显示时间的显示时间段,通过对应的信号线向触控电极传递公共电压信号,在一帧画面显示时间的触控时间段,通过对应的信号线检测触控电极的自电容是否发生变化。

25 如上所述的制作方法,可选的,所述 IPS 阵列基板为薄膜晶体管阵列基板,所述 IPS 阵列基板包括纵横交叉分布的栅线和数据线,用于限定所述多个像素单元所在的区域,每个像素单元还包括薄膜晶体管,所述狭缝公共电极和狭缝像素电极的狭缝的长边与所述数据线的延伸方向大致平行;

形成多条信号线的步骤具体为：

通过对同一栅金属层的构图工艺形成所述多条信号线、所述栅线和所述薄膜晶体管的栅电极，或，通过对同一源漏金属层的构图工艺形成所述多条信号线、所述数据线和所述薄膜晶体管的源电极、漏电极。

5 如上所述的制作方法，可选的，所述制作方法具体包括：

形成栅金属层，对所述栅金属层进行构图工艺，形成包括所述信号线的图案；

在所述信号线上形成绝缘层，对所述绝缘层进行构图工艺，形成过孔；

10 在所述绝缘层上形成透明导电层，对所述透明导电层进行构图工艺，形成多个公共电极，所述公共电极通过所述绝缘层中的过孔与对应的信号线电性连接。

如上所述的制作方法，可选的，所述绝缘层包括栅绝缘层和钝化层；

所述制作方法具体包括：

提供一衬底基板；

15 在所述衬底基板上形成栅金属层，对所述栅金属层进行构图工艺，形成多条栅线、多条信号线和薄膜晶体管的栅电极；

形成覆盖所述栅线、信号线和栅电极的栅绝缘层；

在所述栅绝缘层上形成薄膜晶体管的有源层；

20 在所述有源层上形成源漏金属层，对所述源漏金属层进行构图工艺，形成多条数据线和薄膜晶体管的源电极、漏电极；

形成像素电极，所述像素电极搭接在所述漏电极上；

形成覆盖所述薄膜晶体管和像素电极的钝化层；

对所述钝化层和栅绝缘层进行构图工艺，形成过孔，露出所述信号线；

25 在所述钝化层上形成多个公共电极，所述公共电极在所述衬底基板上的投影与对应的信号线在所述衬底基板上的投影具有交叠区域，所述公共电极通过贯穿所述栅绝缘层和钝化层的过孔与对应的信号线电性连接。

如上所述的制作方法，可选的，所述制作方法具体包括：

形成栅金属层, 对所述栅金属层进行构图工艺, 形成包括所述多条信号线的图案;

形成透明导电层, 对所述透明导电层进行构图工艺, 形成多个公共电极, 所述触控电极搭接在对应的信号线上并电性接触。

5 本公开实施例中还提供一种显示器件, 包括如上所述的 IPS 阵列基板。

上述技术方案中, 将 IPS 阵列基板的公共电极复用为触控电极, 能够实现内嵌式触控, 减薄触摸显示器件的厚度。同时, 还能够克服相关技术中自容式触控检测会出现的鬼点现象, 缩短检测时间, 提高触控灵敏度。

10 附图说明

为了更清楚地说明本公开实施例中的技术方案, 下面将对实施例描述中所需要使用的附图作简单地介绍, 显而易见地, 下面描述中的附图仅仅是本公开的一些实施例, 对于本领域普通技术人员来讲, 在不付出创造性劳动的前提下, 还可以根据这些附图获得其他的附图。

15 图1表示本公开一些实施例中IPS阵列基板的结构示意图;

图2表示本公开一些实施例中IPS阵列基板的一个像素单元的结构示意图, 其中公共电极位于像素电极上方或者下方;

图3表示图2和图5沿A-A' 的剖视图, 其中公共电极位于像素电极上方;

图4表示图2沿B-B' 的剖视图, 其中公共电极位于像素电极上方;

20 图5表示本公开实施例中IPS阵列基板的一个像素单元的结构示意图, 其中公共电极位于像素电极上方或者下方;

图6表示图5沿B-B' 的剖视图, 其中公共电极位于像素电极上方;

图7-图9表示本公开实施例中IPS阵列基板的一个像素单元的制作过程示意图;

25 图10表示图2和图5沿A-A' 的剖视图, 其中公共电极位于像素电极下方;

图11表示图2沿B-B' 的剖视图, 其中公共电极位于像素电极下方;

图12表示图5沿B-B' 的剖视图, 其中公共电极位于像素电极下方。

具体实施方式

在详细介绍本公开的技术方案之前,首先对本公开涉及的概念及工作原理进行如下解释。

5 薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display, 简称 TFT-LCD)的主体结构为液晶面板,液晶面板包括对盒的薄膜晶体管阵列基板和彩膜基板,液晶分子填充在阵列基板和彩膜基板之间。阵列基板包括多条栅线 and 多条数据线,用于限定多个像素单元所在的区域,每个像素单元包括
10 薄膜晶体管、像素电极和公共电极,通过栅线打开薄膜晶体管,数据线上的像素电压通过薄膜晶体管传输至像素电极,从而公共电极与像素电极之间形成驱动液晶分子偏转特定角度的电场,实现灰阶显示。彩膜基板上的滤光层用于实现彩色显示。TFT-LCD 具有体积小,功耗低,无辐射等特点。

IPS 显示模式:

IPS 显示模式使用向列型液晶,其公共电极和像素电极为狭缝电极,均形成在阵列基板上,且公共电极和像素电极的狭缝交错设置。IPS 技术的特别之处在于不是预先给液晶分子定向成为透光模式,而是定向成为不透光的模式,透光的多少通过由施加的电场来控制。未施加电场时,液晶分子配向在不透光状态,因此 IPS 显示模式为常黑模式,具有高对比度的优点;而施加电场时,液晶分子旋转至透光状态,显示器的亮度基本不受用户观察显示器的视角影响,
15 因此 IPS 显示模式具有宽视角的优点。此外,IPS 显示模式还具有高分辨率、高透过率、低功耗、高开口率、低色差、无挤压水波纹(push Mura)等优点。

电容式触控检测:包括自容式触控检测和互容式触控检测。自容式触控检测只需一层触控电极,通过检测触控电极的自电容是否发生变化,即可实现触摸检测,具有结构简单、便于实现等优点。其中,触控电极的自电容为其对地
25 电容。

相关技术中的自容式触控屏,其触控电极呈二维阵列分布,触摸检测方法可以为:利用触控电极自身的自电容变化传输电荷,触控电极一端接地,另一

端接激励或采样电路来检测自电容的变化。具体为，依次对触控电极阵列进行横向检测和纵向检测，根据触摸前后自电容的变化分别确定触摸点的横向坐标和纵向坐标，组合成二维坐标确定触摸位置。当触摸点只有一个时，横向和纵向各有一个坐标，组合后的二维坐标也是一个，可以准确定位；当触摸点有两个时，横向和纵向分别有两个坐标，两两组合后出现四组二维坐标，其中两组二维坐标代表的是真实触摸点，另两组代表的就是俗称的“鬼点”，无法实现真正的多点触摸。

下面将结合附图和实施例，对本公开的具体实施方式作进一步详细描述。以下实施例用于说明本公开，但不用来限制本公开的范围。

图 1 所示为本公开一些实施例中 IPS 阵列基板的结构示意图。

如图 1 所示，本公开一些实施例中提供一种 IPS 阵列基板，包括显示区域和位于显示区域周边的非显示区域，所述阵列基板的显示区域包括多个像素单元，每个像素单元包括狭缝公共电极 1 和狭缝像素电极 2（未在图 1 中示出），公共电极 1 的狭缝和像素电极 2 的狭缝交错设置，配合形成驱动液晶分子偏转的电场。所述多个公共电极 1 复用为多个触控电极 10，每个触控电极 10 对应多个电性连接的公共电极 1，实现触摸屏内嵌至显示面板内，减薄触控显示器件的厚度。

所述阵列基板还包括多条信号线 11，所述多条信号线 11 与多个触控电极 10 一一对应电性连接，如图 1 所示。所述阵列基板的一帧画面显示时间包括显示时间段和触控时间段。在一帧画面显示时间的显示时间段，通过对应的信号线 11 向触控电极 10 传递公共电压信号，为公共电极 1 提供基准电压，公共电极 1 与像素电极 2 之间形成驱动液晶分子偏转特定角度的电场，结合图 1、图 3 和图 4 所示；在一帧画面显示时间的触控时间段，通过对应的信号线 11 检测触控电极 10 的自电容是否发生变化，确定触摸位置。另外，由于信号线 11 与触控电极 10 一一对应，通过每条信号线 11 获得的检测信号唯一对应一个触控电极 10，即使多个触控电极 10 被同时触摸，也能够精确确定所述多个触摸位置，克服了相关技术中自容式触控检测会出现的鬼点现象。而且所有触

控电极 10 的自电容能够同时被检测，相对于相关技术中依次对检测触控电极阵列进行横向检测和纵向检测，缩短了检测时间，提高了触控灵敏度。

其中，所述公共电极 1 的形状可以为规则形状，如：矩形、菱形、三角形、圆形或椭圆形，也可以为不规则形状，不作具体的限定。对于每个触控电极 10 对应的公共电极 1 的个数，也不作具体的限定，以满足触控检测的精度需求为准。

IPS 阵列基板具体可以为薄膜晶体管阵列基板，包括多条栅线 20 和多条数据线 30，所述多条栅线 20 和多条数据线 30 纵横交叉以限定多个像素单元所在的区域，所述像素单元还包括薄膜晶体管。公共电极 1 和像素电极 2 的狭缝的长边与数据线 30 的延伸方向大致平行。每个公共电极 1 仅位于像素单元内，与栅线 20、数据线 30 不交叠，因此减小了公共电极 1 与栅线 20、数据线 30 的耦合电容，当公共电极 1 复用为触控电极 10 时，最大限度降低了触摸检测的响应时间。

优选地，所述信号线 11 与所述栅线 20 和所述薄膜晶体管的栅电极为同层同材料设置；或，所述信号线 11 与所述数据线 30 和所述薄膜晶体管的源电极 3、漏电极为同层同材料设置。即，所述信号线 11 与所述薄膜晶体管的栅电极通过对同一栅金属层的构图工艺同时形成；或，所述信号线 11 与所述薄膜晶体管的源电极 3 和漏电极通过对同一源漏金属层的构图工艺同时形成，省去了单独制作信号线 11 的工艺和材料，降低生产成本。由于透明导电材料的电阻率大于栅金属和源漏金属的电阻率，因此，一般不通过透明导电层来制作所述信号线 11。其中，栅电极与栅线 20 为一体结构，在附图中未示出。

由于所述信号线 11 需要从显示区域延伸至非显示区域，一般而言，信号线 11 应尽量均匀分布，且走线尽量短，尽量窄。具体可以设置所述信号线 11 位于显示区域的部分与所述栅线 20 或数据线 30 平行。而所述多条信号线 11 位于非显示区域的部分可以平行分布，也可以扇形分布。当阵列基板为矩形时，所述信号线 11 从显示区域延伸至阵列基板的长边所在侧，以减小信号线 11 在显示区域部分的长度从而减小信号线 11 的长度，参见图 1 所示。

本公开实施例中设置所述信号线 11 与所述薄膜晶体管的栅电极为同层同材料设置，且所述信号线 11 位于显示区域的部分与所述栅线 20 平行设置，栅线 20 与信号线 11 错开间隔一定的距离，实现绝缘。或，所述信号线 11 与所述薄膜晶体管的源电极 3 和漏电极为同层同材料设置，且所述信号线 11 位于显示区域的部分与所述数据线 30 平行设置，数据线 30 与信号线 11 错开间隔一定的距离，实现绝缘。

本公开的技术方案将公共电极复用为自容式触控屏的触控电极，实现内嵌式触控，减薄了显示器件的厚度。同时，还能够克服相关技术中自容式触控屏会出现鬼点现象的问题，缩短触控检测时间，提高触控灵敏度。

由于公共电极 1 复用为触控电极 10，每个触控电极 10 包含多个电性连接的公共电极 1，因此，所述信号线 11 与触控电极 10 的电性连接，即为所述信号线 11 与触控电极 10 包含的至少一个公共电极 1 电性连接。具体的，所述信号线 11 与触控电极 10 包含的一个公共电极 1 电性连接即可，以简化线路。而每个触控电极 10 包含的多个公共电极 1 可以通过连接线（图中未示出）电性连接，具体可以在形成公共电极 1 的同时形成所述连接线，所述连接线与公共电极 1 为一体结构。

下面以所述信号线 11 与触控电极 10 包含的一个公共电极 1 电性连接来介绍所述信号线 11 与触控电极 10 电性连接的具体方案。

图 2 所示为本公开实施例中 IPS 阵列基板的一个像素单元的结构示意图；图 5 所示为本公开实施例中 IPS 阵列基板的一个像素单元的结构示意图；图 3 所示为图 2 和图 5 沿 A-A' 的剖视图；图 4 所示为图 2 沿 B-B' 的剖视图；图 6 所示为图 5 沿 B-B' 的剖视图。其中，图 2 反映了电性连接的信号线 11 与触控电极 10 之间的位置关系，图 5 反映了不电性连接的信号线 11 与触控电极 10 的位置关系；并且，图 2 和图 5 中的公共电极 1 可以位于像素电极 2 的上方，也可以位于像素电极 2 的下方。这里，以公共电极 1 位于像素电极 2 的上方为例进行说明。

在一些实施方式中，结合图 1-图 4 所示，用于制作所述触控电极 10 的第

一膜层（即制作公共电极 1 的第一膜层）与用于制作所述信号线 11 的第二膜层不相邻设置，所述第一膜层和第二膜层之间设置有绝缘层。即所述信号线 11 与触控电极 10 之间设置有绝缘层，所述信号线 11 通过所述绝缘层中的过孔与对应的触控电极 10 电性连接。参见图 2、图 4、图 7-图 9 所示，信号线 11 和触控电极 10 的制作工艺可以为：

形成用于制作信号线 11 的第二膜层，对所述第二膜层进行构图工艺，形成包括多个信号线 11 的图案；具体的，所述第二膜层的材料为栅金属，对所述第二膜层进行构图工艺，同时形成包括多条信号线 11、多条栅线 20 和薄膜晶体管的栅电极的图案，栅电极与栅线 20 为一体结构；

在所述第二膜层上形成绝缘层，对所述绝缘层进行构图工艺，在所述绝缘层中形成过孔 6；具体的，所述绝缘层包括栅绝缘层 101 和钝化层 102；

在所述绝缘层上形成用于制作触控电极 10 的第一膜层，对所述第一膜层进行构图工艺，形成包括多个触控电极 10 的图案；其中，触控电极 10 通过所述绝缘层中的过孔 6 与对应的信号线 11 电性连接，具体为，该触控电极 10 包含的一个公共电极 1 通过所述过孔 6 与所述信号线 11 电性连接；具体的，所述第一膜层的材料为透明导电材料，对所述第一膜层进行构图工艺，形成包括多个公共电极 1 的图案，所述多个公共电极 1 复用为多个触控电极 10，每个触控电极 10 包含多个电性连接的公共电极 1。

结合图 1、图 5 和图 6 所示，在所述信号线 11 从显示区域至非显示区域的延伸方向上，所述信号线 11 与不对应的触控电极 10 之间设置有绝缘层，具体的，所述信号线 11 与不对应的触控电极 10 所包含的公共电极 1 之间设置有绝缘层，不电性连接。由于信号线 11 与不对应的触控电极 10 之间设置有绝缘层，因为可以与不对应的触控电极 10 交叠设置，减少了信号线 11 对像素开口率的影响。

在上述步骤中，也可以先形成触控电极 10，然后再形成信号线 11。

下面以图 2 和图 5 中的公共电极 1 位于像素电极 2 的下方为例进行说明。图 10 所示为图 2 和图 5 沿 A-A' 的剖视图；图 11 表示图 2 沿 B-B' 的剖视图；

图 12 表示图 5 沿 B-B' 的剖视图。

在一些实施方式中，结合图 2、图 10 和图 11 所示，用于制作所述触控电极 10 的第一膜层（即用于制作公共电极 1 的第一膜层）与用于制作所述信号线 11 的第二膜层相接触，所述第一膜层和第二膜层之间没有其他膜层。所述触控电极 10 搭接在对应的信号线 11 上，电性接触，具体为，该触控电极 10 所包含的一个公共电极 1 搭接在所述信号线 11 上，从而实现所述多条信号线 11 与所述多个触控电极 10 的一一对应电性连接。

结合图 1、图 5、图 10 和图 12 所示，在所述信号线 11 从显示区域至非显示区域的延伸方向上，所述信号线 11 与不对应的触控电极 10 错开设置，不电性连接，具体为，在所述信号线 11 从显示区域至非显示区域的延伸方向上，所述信号线 11 与不对应的触控电极 10 所包含的公共电极 1 错开设置，从而实现所述信号线 11 与不对应的触控电极 10 不电性连接。

需要说明的是，所述触控电极 10 搭接在对应的信号线 11 上是指：所述信号线 11 和触控电极 10 之间存在交叠区域，两者位于交叠区域的部分完全接触设置。结合图 11 和图 12 所示，信号线 11 和触控电极 10 的制造工艺可以为：

形成用于制作信号线 11 的第二膜层，对所述第二膜层进行构图工艺，形成包括多条信号线 11 的图案；具体的，所述第二膜层的材料为栅金属，对所述第二膜层进行构图工艺，同时形成包括多条信号线 11、多条栅线 20 和薄膜晶体管的栅电极的图案，栅电极与栅线 20 为一体结构；

在所述第二膜层上形成用于制作触控电极 10 的第一膜层，对所述第一膜层进行构图工艺，形成包括多个触控电极 10 的图案；其中，所述触控电极 10 搭接在对应的信号线 11 上，具体为，该触控电极 10 的一个公共电极 1 搭接在所述信号线 11 上；具体的，所述第一膜层的材料为透明导电材料，对所述第一膜层进行构图工艺，形成包括多个公共电极 1 的图案，所述多个公共电极 1 复用为多个触控电极 10，每个触控电极 10 包括多个电性连接的公共电极 1；

在上述步骤中，也可以先形成触控电极 10，然后再形成信号线 11。

在上述具体实施方式中，当 IPS 阵列基板为薄膜晶体管阵列基板，制作信

号线 11 的第二膜层也可以为源漏金属层，具体可以在形成数据线 30 与薄膜晶体管的源电极 3 和漏电极时，由同一源漏金属层同时形成与所述数据线 30 平行的信号线 11，信号线 11 与数据线 30、源电极 3 和漏电极同层同材料设置，且信号线 11 与数据线 30 错开间隔一定距离设置，实现绝缘。

5 以底栅型薄膜晶体管为例，结合图 1-图 6 所示，本公开实施例中 IPS 型薄膜晶体管阵列基板具体包括：

衬底基板 100，如：玻璃基板、石英基板、有机树脂基板等透明基板，包括多个像素区域；

10 设置在所述衬底基板 100 上的多条栅线 20、多条信号线 11 和薄膜晶体管的栅电极，所述栅线 20、信号线 11 和栅电极同层同材料设置；

设置在多条栅线 20、信号线 11 和栅电极上的栅绝缘层 101；

设置在所述栅绝缘层 101 上的薄膜晶体管的有源层 5，所述有源层 5 的材料为硅半导体或金属氧化物半导体；

15 设置在所述栅绝缘层 101 上的多条数据线 30、薄膜晶体管源电极 3 和漏电极，所述栅线 20 和数据线 30 纵横交叉分布，限定所述多个像素区域；所述源电极 3 和漏电极搭接在所述有源层 5 的相对两侧；

设置在所述栅绝缘层 101 上的像素电极 2，所述像素电极 2 的一部分搭接在所述薄膜晶体管的漏电极上；

设置在所述薄膜晶体管上的钝化层 102；

20 设置在所述钝化层 102 上的多个公共电极 1，每个公共电极 1 位于对应的像素区域内，所述多个公共电极 1 复用为多个触控电极 10，每个触控电极 10 包括多个电性连接的公共电极 1。所述信号线 11 与触控电极 10 一一对应，所述触控电极 10 所包含的一个公共电极 1 通过贯穿所述栅绝缘层 101 和钝化层 102 的过孔 6 与对应的信号线 11 电性连接。

25 结合图 1-图 9 所示，上述 IPS 型薄膜晶体管阵列基板制作方法具体包括：

步骤 S1、提供一衬底基板 100，所述衬底基板 100 包括多个像素区域；

步骤 S2、在衬底基板 100 上形成栅金属层，对所述栅金属层进行构图工

艺, 形成多条栅线 20、信号线 11 和薄膜晶体管的栅电极, 所述信号线 11 与栅线 20 平行, 所述栅电极与栅线 20 为一体结构, 如图 7 所示;

所述栅金属层可以是 Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W 等金属以及这些金属的合金, 栅金属层可以为单层结构或者多层结构, 多层结构比如 Cu\Mo, Ti\Cu\Ti, Mo\Al\Mo 等;

步骤 S3、在完成步骤 S2 的衬底基板 100 上形成栅绝缘层 101, 参见图 4 所示;

栅绝缘层 101 的材料可以选用氧化物、氮化物或者氮氧化物, 可以为单层、双层或多层结构; 具体地, 栅绝缘层 101 的材料可以是 SiN_x , SiO_x 或 $\text{Si}(\text{ON})_x$;

步骤 S4、在栅绝缘层 101 上形成薄膜晶体管的有源层 5, 如图 7 所示;

所述有源层 5 的材料可以选择硅半导体或金属氧化物半导体 (如: 铟锌氧化物、铟锡氧化物);

步骤 S5、在完成步骤 S4 的栅绝缘层 101 上形成源漏金属层, 在所述源漏金属层上涂覆光刻胶, 对所述光刻胶进行曝光, 显影, 形成光刻胶保留区域和光刻胶不保留区域, 刻蚀掉光刻胶不保留区域的源漏金属层, 剥离剩余的光刻胶, 形成源电极 3 和漏电极 4, 所述源电极 3 和漏电极 4 搭接在所述有源层 5 的相对两侧, 如图 8 所示;

所述源漏金属层可以是 Cu, Al, Ag, Mo, Cr, Nd, Ni, Mn, Ti, Ta, W 等金属以及这些金属的合金, 源漏金属层可以为单层结构或者多层结构, 多层结构比如 Cu\Mo, Ti\Cu\Ti, Mo\Al\Mo 等;

步骤 S6、在完成步骤 S5 的栅绝缘层 101 上形成像素电极 2, 所述像素电极 2 搭接在薄膜晶体管的漏电极 4 上, 结合图 8 和图 9 所示;

所述像素电极 2 由透明导电材料制作而成, 如: 铟锌氧化物或铟锡氧化物;

步骤 S7、在完成步骤 S6 的栅绝缘层 101 上形成钝化层 102, 并对所述栅绝缘层 101 和栅绝缘层 101 进行构图工艺, 形成贯穿所述栅绝缘层 101 和钝化层 102 的过孔 6, 参见图 4 所示;

钝化层 102 的材料可以选用氧化物、氮化物或者氮氧化物, 可以为单层、

双层或多层结构；具体地，钝化层 102 的材料可以是 SiN_x ， SiO_x 或 $\text{Si}(\text{ON})_x$ ；

步骤 S8、在完成步骤 S7 的栅绝缘层 101 上形成多个公共电极 1，每个公共电极 1 位于对应的像素区域内，所述多个公共电极 1 复用为多个触控电极 10，每个触控电极 10 所包含的多个的公共电极 1 通过连接线电性连接，所述
5 连接线与所述公共电极 1 为一体结构；所述信号线 11 从显示区域延伸至非显示区域，其一端通过贯穿所述栅绝缘层 101 和钝化层 102 的过孔 6 与触控电极 10 所包含的一个公共电极 1 电性连接，实现与对应的触控电极 10 的电性连接，结合图 2 和图 4 所示；而所述信号线 11 与不对应的触控电极 10 之间有栅绝缘层 101 和钝化层 102，实现绝缘，即，在所述信号线 11 从显示区域至非显示
10 区域的延伸方向上，所述信号线 11 与不对应的触控电极 10 所包含的公共电极 1 之间形成有栅绝缘层 101 和钝化层 102，结合图 5 和图 6 所示；

所述公共电极 1 由透明导电材料制作而成，如：铟锌氧化物或铟锡氧化物。

具体的公共电极 1 的制作过程如下：

首先，通过物理沉积、化学溅射或其他成膜方法在衬底基板 100 上形成透
15 明导电层；

之后，在所述透明导电膜层上涂覆光刻胶，对所述光刻胶进行曝光，显影，形成光刻胶保留区域和光刻胶不保留区域，所述光刻胶保留区域对应公共电极和连接线所在的区域，所述光刻胶不保留区域对应其他区域；

然后，以保留的光刻胶为阻挡去除光刻胶不保留区域的透明导电层；

20 最后，去除剩余的光刻胶，形成包括公共电极 1 和连接线的图案，所述连接线的两端分别连接相邻的两个公共电极 1，从而电性连接触控电极 10 所包含的多个公共电极 1。

至此完成阵列基板的制作。

本公开实施例中还提供一种显示器件，采用如上所述的 IPS 阵列基板，用以实现内嵌式触控，减薄触控显示器件的厚度。并克服相关技术中自容式触控检测会出现鬼点现象的问题，缩短触控检测时间，提高触控检测灵敏度。
25

所述显示器件可以为：液晶面板、手机、平板电脑、电视机、显示器、笔

记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本公开的技术方案将 IPS 阵列基板的公共电极复用为触控电极，实现内嵌式触控，能够减薄触摸显示器件的厚度；并设置与触控电极一一对应电性连接的信号线，在一帧画面显示时间的触控时间段，通过对应的信号线检测触控电极的自电容是否发生变化，确定触摸位置。另外，由于信号线与触控电极一一对应，当多个触控电极被同时触摸时，也可以精确检测多个触摸位置，克服了相关技术中自容式触控检测会出现的鬼点现象。而且所有触控电极的自电容能够同时被检测，相对于相关技术中依次对触控电极阵列进行横向检测和纵向检测，缩短了检测时间，提高了触控灵敏度。

以上所述仅是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本公开的保护范围。

权利要求书

1. 一种平面转换模式（IPS）阵列基板，包括显示区域和位于显示区域周
边的非显示区域，所述 IPS 阵列基板的显示区域包括多个像素单元，每个像素
单元包括狭缝公共电极和狭缝像素电极，其中，所述阵列基板的一帧画面显示
5 时间包括显示时间段和触控时间段，所述多个狭缝公共电极复用为多个触控电
极，每个触控电极包括多个电性连接的狭缝公共电极，所述 IPS 阵列基板还包
括：

多条信号线，所述多条信号线与所述多个触控电极一一对应电性连接，在
一帧画面显示时间的显示时间段，通过对应的信号线向触控电极传递公共电压
10 信号，在一帧画面显示时间的触控时间段，通过对应的信号线检测触控电极的
自电容是否发生变化。

2. 根据权利要求 1 所述的 IPS 阵列基板，其中，所述 IPS 阵列基板为薄
膜晶体管阵列基板，所述 IPS 阵列基板包括横纵交叉分布的栅线 and 数据线，用
于限定所述多个像素单元所在的区域，每个像素单元还包括薄膜晶体管，所述
15 狭缝公共电极和狭缝像素电极的狭缝的长边与所述数据线的延伸方向大致平
行；

所述多条信号线与所述栅线和所述薄膜晶体管的栅电极为同层同材料设
置；或，所述多条信号线与所述数据线和所述薄膜晶体管的源电极、漏电极为
同层同材料设置。

3. 根据权利要求 2 所述的 IPS 阵列基板，其中，所述信号线与触控电极
20 之间设置有绝缘层，所述触控电极通过所述绝缘层中的过孔与对应的信号线电
性连接。

4. 根据权利要求 3 所述的 IPS 阵列基板，其中，所述绝缘层包括栅绝缘
层和钝化层；

所述 IPS 阵列基板包括：

衬底基板；

设置在所述衬底基板上的多条栅线、多条信号线和薄膜晶体管的栅电极，

所述多条栅线、多条信号线和栅电极为同层同材料设置；

覆盖所述多条栅线、多条信号线和栅电极的栅绝缘层；

设置在所述栅绝缘层上的薄膜晶体管的有源层；

多条数据线和薄膜晶体管的源电极、漏电极，所述多条数据线与薄膜晶体管的源电极和漏电极为同层同材料设置，所述源电极和漏电极搭接在所述有源层的相对两侧；

搭接在所述漏电极上的像素电极；

覆盖所述薄膜晶体管和像素电极的钝化层；

设置在所述钝化层上的多个公共电极，所述多个公共电极在所述衬底基板上的投影与对应的信号线在所述衬底基板上的投影具有交叠区域，所述公共电极通过贯穿所述栅绝缘层和钝化层的过孔与对应的信号线电性连接。

5. 根据权利要求 4 所述的 IPS 阵列基板，其中，所述多个信号线中的每一个信号线与其不对应的触控电极之间不电性连接。

6. 根据权利要求 2 所述的 IPS 阵列基板，其中，所述触控电极搭接在对应的信号线上，与所述对应的信号线电性接触。

7. 根据权利要求 6 所述的 IPS 阵列基板，其中，所述多个信号线中的每一个信号线与其不对应的触控电极间隔设置且不电性连接。

8. 根据权利要求 2-7 任一项所述的 IPS 阵列基板，其中，所述信号线位于显示区域的部分与所述栅线平行设置；或，所述信号线位于显示区域的部分与所述数据线平行设置。

9. 根据权利要求 1-7 任一项所述的 IPS 阵列基板，其中，所述信号线从显示区域延伸至非显示区域；所述 IPS 阵列基板为矩形结构，所述信号线从显示区域延伸至所述矩形 IPS 阵列基板的长边所在侧。

10. 一种根据权利要求 1-9 任一项所述的 IPS 阵列基板的制作方法，所述 IPS 阵列基板包括显示区域和位于显示区域周边的非显示区域，所述制作方法包括在阵列基板的显示区域形成多个像素单元的步骤，每个像素单元包括狭缝公共电极和狭缝像素电极，其中，所述阵列基板的一帧画面显示时间包括显示时间

段和触控时间段,所述多个公共电极复用为多个触控电极,每个触控电极包括多个电性连接的公共电极,所述制作方法还包括:

形成多条信号线,所述多条信号线与所述多个触控电极一一对应电性连接,在一帧画面显示时间的显示时间段,通过对应的信号线向触控电极传递公共电压信号,在一帧画面显示时间的触控时间段,通过对应的信号线检测触控电极的自电容是否发生变化。

11. 根据权利要求 10 所述的制作方法,其中,所述 IPS 阵列基板为薄膜晶体管阵列基板,所述 IPS 阵列基板包括纵横交叉分布的栅线和数据线,用于限定所述多个像素单元所在的区域,每个像素单元还包括薄膜晶体管,所述狭缝公共电极和狭缝像素电极的狭缝的长边与所述数据线的延伸方向大致平行;

形成多条信号线的步骤具体为:

通过对同一栅金属层的构图工艺形成所述多条信号线、所述栅线和所述薄膜晶体管的栅电极;或,通过对同一源漏金属层的构图工艺形成所述多条信号线、所述数据线和所述薄膜晶体管的源电极、漏电极。

12. 根据权利要求 11 所述的制作方法,包括:

形成栅金属层,对所述栅金属层进行构图工艺,形成包括所述信号线的图案;

在所述信号线上形成绝缘层,对所述绝缘层进行构图工艺,形成过孔;

在所述绝缘层上形成透明导电层,对所述透明导电层进行构图工艺,形成多个公共电极,所述公共电极通过所述绝缘层中的过孔与对应的信号线电性连接。

13. 根据权利要求 12 所述的制作方法,其中,所述绝缘层包括栅绝缘层和钝化层;

所述制作方法包括:

提供一衬底基板;

在所述衬底基板上形成栅金属层,对所述栅金属层进行构图工艺,形成多条栅线、多条信号线和薄膜晶体管的栅电极;

形成覆盖所述栅线、信号线和栅电极的栅绝缘层；

在所述栅绝缘层上形成薄膜晶体管的有源层；

在所述有源层上形成源漏金属层，对所述源漏金属层进行构图工艺，形成多条数据线和薄膜晶体管的源电极、漏电极；

5 形成像素电极，所述像素电极搭接在所述漏电极上；

形成覆盖所述薄膜晶体管和像素电极的钝化层；

对所述钝化层和栅绝缘层进行构图工艺，形成过孔，露出所述信号线；

在所述钝化层上形成多个公共电极，所述公共电极在所述衬底基板上的投影与对应的信号线在所述衬底基板上的投影具有交叠区域，所述公共电极通过

10 贯穿所述栅绝缘层和钝化层的过孔与对应的信号线电性连接。

14. 根据权利要求 11 所述的制作方法，包括：

形成栅金属层，对所述栅金属层进行构图工艺，形成包括所述多条信号线的图案；

形成透明导电层，对所述透明导电层进行构图工艺，形成多个公共电极，

15 所述触控电极搭接在对应的信号线上并电性接触。

15. 一种显示器件，包括权利要求 1-9 任一项所述的 IPS 阵列基板。




图 1




图 2




图 3




图 4




图 5




图 6





图 7




图 8




图 9




图 10




图 11




图 12

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2015/098722

A. CLASSIFICATION OF SUBJECT MATTER

G02F 1/1362 (2006.01) i; G02F 1/1333 (2006.01) i; G02F 1/1343 (2006.01) i; G09G 3/36 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F;G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: reuse, plane, switch, IPS, IPS, touch+, self 2d capacit+, electrode?, multiple+, common 3d electrode?, signal, scan+, comb or slit, gate

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 105093736 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 25 November 2015 (25.11.2015), claims 1-13, description, paragraphs 61-126, and figures 1-12	1-15
X	CN 104020893 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 03 September 2014 (03.09.2014), description, paragraphs 34-60, and figures 2-3 and 5-7	1-15
A	CN 104022128 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 03 September 2014 (03.09.2014), the whole document	1-15
A	CN 103294246 A (SHANGHAI TIANMA MICRO-ELECTRONICS CO., LTD.), 11 September 2013 (11.09.2013), the whole document	1-15
A	CN 103472613 A (FOCALTECH SYSTEMS CO., LTD.), 25 December 2013 (25.12.2013), the whole document	1-15
A	KR 20130137403 A (LG DISPLAY CO., LTD.), 17 December 2013 (17.12.2013), the whole document	1-15

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 22 March 2016 (22.03.2016)	Date of mailing of the international search report 11 April 2016 (11.04.2016)
Name and mailing address of the ISA/CN: State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No.: (86-10) 62019451	Authorized officer LI, Guochen Telephone No.: (86-10) 010-6164-8463

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2015/098722

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 105093736 A	25 November 2015	None	
CN 104020893 A	03 September 2014	WO 2015180312 A1	03 December 2015
CN 104022128 A	03 September 2014	WO 2015180358 A1	03 December 2015
CN 103294246 A	11 September 2013	WO 2014012319 A1	23 January 2014
		KR 20140048083 A	23 April 2014
		EP 2706442 A1	12 March 2014
		KR 101534425 B1	06 July 2015
		US 2014022210 A1	23 January 2014
CN 103472613 A	25 December 2013	WO 2015035680 A1	19 March 2015
KR 20130137403 A	17 December 2013	None	

A. 主题的分类 G02F 1/1362(2006.01)i; G02F 1/1333(2006.01)i; G02F 1/1343(2006.01)i; G09G 3/36(2006.01)i 按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类																							
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) G02F;G09G 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) CNPAT, CNKI, WPI, EPDOC: 公共电极, (触控 or 触摸) 2d 电极, 自电容电极, 复用, (面内 or 板内 or 平面) 3d(开关 or 转换 or 切换), IPS, 狭缝 or 梳齿, IPS, touch+, self 2d capacit+, electrode?, multiple+, common 3d electrode?, signal, scan+, comb or slit, gate																							
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>PX</td> <td>CN 105093736 A (京东方科技集团股份有限公司 等) 2015年 11月 25日 (2015 - 11 - 25) 权利要求1-13, 说明书第61-126段, 附图1-12</td> <td>1-15</td> </tr> <tr> <td>X</td> <td>CN 104020893 A (京东方科技集团股份有限公司 等) 2014年 9月 3日 (2014 - 09 - 03) 说明书第34-60段、附图2-3, 5-7</td> <td>1-15</td> </tr> <tr> <td>A</td> <td>CN 104022128 A (京东方科技集团股份有限公司 等) 2014年 9月 3日 (2014 - 09 - 03) 全文</td> <td>1-15</td> </tr> <tr> <td>A</td> <td>CN 103294246 A (上海天马微电子有限公司) 2013年 9月 11日 (2013 - 09 - 11) 全文</td> <td>1-15</td> </tr> <tr> <td>A</td> <td>CN 103472613 A (敦泰科技有限公司) 2013年 12月 25日 (2013 - 12 - 25) 全文</td> <td>1-15</td> </tr> <tr> <td>A</td> <td>KR 20130137403 A (LG DISPLAY CO., LTD.) 2013年 12月 17日 (2013 - 12 - 17) 全文</td> <td>1-15</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	PX	CN 105093736 A (京东方科技集团股份有限公司 等) 2015年 11月 25日 (2015 - 11 - 25) 权利要求1-13, 说明书第61-126段, 附图1-12	1-15	X	CN 104020893 A (京东方科技集团股份有限公司 等) 2014年 9月 3日 (2014 - 09 - 03) 说明书第34-60段、附图2-3, 5-7	1-15	A	CN 104022128 A (京东方科技集团股份有限公司 等) 2014年 9月 3日 (2014 - 09 - 03) 全文	1-15	A	CN 103294246 A (上海天马微电子有限公司) 2013年 9月 11日 (2013 - 09 - 11) 全文	1-15	A	CN 103472613 A (敦泰科技有限公司) 2013年 12月 25日 (2013 - 12 - 25) 全文	1-15	A	KR 20130137403 A (LG DISPLAY CO., LTD.) 2013年 12月 17日 (2013 - 12 - 17) 全文	1-15
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求																					
PX	CN 105093736 A (京东方科技集团股份有限公司 等) 2015年 11月 25日 (2015 - 11 - 25) 权利要求1-13, 说明书第61-126段, 附图1-12	1-15																					
X	CN 104020893 A (京东方科技集团股份有限公司 等) 2014年 9月 3日 (2014 - 09 - 03) 说明书第34-60段、附图2-3, 5-7	1-15																					
A	CN 104022128 A (京东方科技集团股份有限公司 等) 2014年 9月 3日 (2014 - 09 - 03) 全文	1-15																					
A	CN 103294246 A (上海天马微电子有限公司) 2013年 9月 11日 (2013 - 09 - 11) 全文	1-15																					
A	CN 103472613 A (敦泰科技有限公司) 2013年 12月 25日 (2013 - 12 - 25) 全文	1-15																					
A	KR 20130137403 A (LG DISPLAY CO., LTD.) 2013年 12月 17日 (2013 - 12 - 17) 全文	1-15																					
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																							
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																							
国际检索实际完成的日期 2016年 3月 22日		国际检索报告邮寄日期 2016年 4月 11日																					
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		受权官员 李国琛 电话号码 (86-10)010-6164-8463																					

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2015/098722

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	105093736	A	2015年 11月 25日	无			
CN	104020893	A	2014年 9月 3日	WO	2015180312	A1	2015年 12月 3日
CN	104022128	A	2014年 9月 3日	WO	2015180358	A1	2015年 12月 3日
CN	103294246	A	2013年 9月 11日	WO	2014012319	A1	2014年 1月 23日
				KR	20140048083	A	2014年 4月 23日
				EP	2706442	A1	2014年 3月 12日
				KR	101534425	B1	2015年 7月 6日
				US	2014022210	A1	2014年 1月 23日
CN	103472613	A	2013年 12月 25日	WO	2015035680	A1	2015年 3月 19日
KR	20130137403	A	2013年 12月 17日	无			