(19)国家知识产权局

(12)发明专利申请

(10)申请公布号 CN 118613901 A
(43)申请公布日 2024.09.06

(21)申请号 202380019266.8
(22)申请日 2023.03.23
(30)优先权数据
17/704,372 2022.03.25 US
(85)PCT国际申请进入国家阶段日
2024.07.29
(86)PCT国际申请的申请数据
PCT/US2023/016163 2023.03.23
(87)PCT国际申请的公布数据
WO2023/183539 EN 2023.09.28
(71)申请人 东京毅力科创株式会社
地址 日本
(72)发明人 蔡宇浩 张度 王明美 大类贵俊 高桥基 横井雅彦 田中康基 木原嘉英
(74)专利代理机构 北京集佳知识产权代理有限公司 11227
专利代理师 贾红娟
(51)Int.Cl.
H01L 21/311(2006.01)


权利要求书1页 说明书10页 附图10页

(54)发明名称

用于半导体制造的蚀刻方法

(57)摘要

一种处理衬底的方法包括对介电层上的掩模进行图案化以及在该介电层中蚀刻开口。该介电层布置在该衬底上。该蚀刻包括使蚀刻剂、极性或含H气体和卤化磷气体流动。该方法可以进一步包括通过用导电材料填充这些开口来形成触点。



CN 118613901 A

1.一种处理衬底的方法,该方法包括:

对介电层上的掩模进行图案化,该介电层布置在该衬底上;

在该介电层中蚀刻开口,该蚀刻包括使蚀刻剂、极性或含H气体和卤化磷气体流动;以及

通过用导电材料填充这些开口来形成触点。

2.如权利要求1所述的方法,其中,该蚀刻剂是HF或HCl。

3.如权利要求1所述的方法,其中,该极性或含H气体包括水蒸气(H_2O)、过氧化氢(H_2O_2)、氢气(H_2)、氢气(H_2)和氧气(O_2)的混合物、或溴化氢(HBr)。

4.如权利要求1所述的方法,其中,该卤化磷气体包括三氟化磷(PF_3)、三氯化磷(PCl_3)、磷酰氟(POF_3)、或磷酰氯($POCl_3$)。

5.如权利要求1所述的方法,其中,该介电层包括氧化硅或氮化硅。

6.如权利要求5所述的方法,其中,该介电层包括O/N/O/N叠层。

7.如权利要求1所述的方法,其中,该蚀刻在各向异性蚀刻工艺中各向异性地蚀刻这些开口。

8.如权利要求7所述的方法,其中,该各向异性蚀刻工艺作为等离子体处理系统中的等离子体工艺进行。

9.如权利要求1所述的方法,其中,这些触点具有大于50:1的相应纵横比。

10.一种处理衬底的方法,该方法包括:

进行循环蚀刻工艺,其中该循环蚀刻工艺的每个循环包括:

使蚀刻剂从该衬底上的介电层上流过,该衬底处于处理室中;

在该处理室中通过使极性或含H气体和卤化磷气体从该介电层上流过而在该处理室中形成催化剂;以及

将该催化剂从该处理室中吹扫出。

11.如权利要求10所述的方法,其中,该蚀刻剂是HF。

12.如权利要求10所述的方法,其中,该卤化磷气体是三氟化磷(PF_3)。

13.如权利要求10所述的方法,其中,该催化剂包括PF_2OH。

14.如权利要求10所述的方法,其中,该循环蚀刻工艺是等离子体工艺。

15.如权利要求10所述的方法,其中,该循环蚀刻工艺是各向异性的。

16.一种在处理室中处理衬底的方法,该方法包括:

使蚀刻剂和极性或含H气体从介电层上流过,该介电层包括该衬底的暴露表面;以及

进行循环调整工艺,其中该循环调整工艺的每个循环包括:

调节该处理室的温度;以及

使卤化磷气体从该介电层上流过。

17.如权利要求16所述的方法,其中,该极性或含H气体包括H_2O。

18.如权利要求16所述的方法,其中,该卤化磷气体包含磷和氟。

19.如权利要求16所述的方法,其中,该介电层包括氧化硅。

20.如权利要求16所述的方法,其进一步包括在该介电层中形成开口,该开口具有大于50:1的纵横比。

用于半导体制造的蚀刻方法

[0001] 相关专利和申请的交叉引用

[0002] 本申请要求于2022年3月25日提交的美国非临时专利申请号17/704,372的提交日期的优先权和权益,该美国非临时专利申请通过引用以其全部内容并入本文。

技术领域

[0003] 本发明总体上涉及一种半导体制造的系统和方法,并且在特定实施例中,涉及一种用于用卤化磷气体蚀刻介电材料的系统和方法。

背景技术

[0004] 通常,半导体器件如集成电路(IC)是通过在衬底上依次沉积和图案化介电材料层、导电材料层和半导体材料层以形成集成在单片结构中的电子部件和互连元件(例如,晶体管、电阻器、电容器、金属线、触点和通孔)的网络来制造的。用于形成半导体器件的组成结构的许多处理步骤是使用蚀刻工艺进行的。

[0005] 半导体行业一再将半导体器件中的最小特征尺寸降低到几纳米以增加部件的封装密度。因此,半导体行业越来越需要蚀刻技术以提供具有准确度、精确度和轮廓控制的图案化特征的工艺,通常在原子级尺寸上。应对这一挑战以及大容量IC制造所需的一致性和可重复性需要蚀刻技术的进一步创新。

发明内容

[0006] 根据一个实施例,一种处理衬底的方法包括:对介电层上的掩模进行图案化,该介电层布置在该衬底上;在该介电层中蚀刻开口,该蚀刻包括使蚀刻剂、极性或含H气体和卤化磷气体流动;以及通过用导电材料填充这些开口来形成触点。

[0007] 根据另一个实施例,一种处理衬底的方法包括:进行循环蚀刻工艺,其中该循环蚀刻工艺的每个循环包括:使蚀刻剂从该衬底上的介电层上流过,该衬底处于处理室中;在该处理室中通过使极性或含H气体和卤化磷气体从该介电层上流过而在该处理室中形成催化剂;以及将该催化剂从该处理室中吹扫出。

[0008] 根据又另一个实施例,一种在处理室中处理衬底的方法包括:使蚀刻剂和极性或含H气体从介电层上流过,该介电层包括该衬底的暴露表面;以及进行循环调整工艺,其中该循环调整工艺的每个循环包括:调节该处理室的温度;以及使卤化磷气体从该介电层上流过。

[0009] 应当理解,前面的一般性描述和以下详细描述均仅为示例性和说明性的,并且不限制所要求保护的本披露内容。

附图说明

[0010] 为了更完整地理解本发明和其优点,现在将参照以下结合附图给出的描述,在这些附图中:

[0011] 图1-5展示了根据各种实施例的在示例半导体制造工艺期间衬底的截面视图,该示例半导体制造工艺包括在衬底上形成高纵横比(HAR)特征的蚀刻工艺,其中图1展示了包括介电层和图案化硬掩模层的进入衬底,图2-3展示了在通过蚀刻工艺形成高纵横比特征期间的衬底,图4展示了在完成蚀刻工艺之后的衬底,并且图5展示了在形成高纵横比特征之后的衬底;

[0012] 图6A展示了根据各种实施例的通过水的存在催化氧化物蚀刻;

[0013] 图6B展示了根据各种实施例的通过卤化磷与羟基的组合形成酸;

[0014] 图6C展示了根据各种实施例的通过酸分子的存在而增加表面水保留;

[0015] 图6D展示了根据各种实施例的针对不同含氟气体的所实现的蚀刻速率对比流速;

[0016] 图6E展示了根据各种实施例的H_2O、HF和PF_2OH的四极质谱仪(QMS)强度对比温度;

[0017] 图7展示了根据各种实施例的用于蚀刻处理的方法的工艺流程图;

[0018] 图8展示了根据各种实施例的用于蚀刻处理的方法的工艺流程图;

[0019] 图9展示了根据各种实施例的用于蚀刻处理的方法的工艺流程图;并且

[0020] 图10展示了根据各种实施例的用于进行半导体制造工艺的等离子体系统。

[0021] 除非另外指示,否则不同图中的对应的数字和符号通常是指对应的部分。绘制这些图是为了清楚地展示实施例的相关方面,而这些图不一定按比例绘制。图中绘制的特征的边缘不一定指示特征的范围的终止。

具体实施方式

[0022] 下文详细讨论各种实施例的制造和使用。然而,应当理解,本文描述的各种实施例可应用于各种各样的具体情况下。所讨论的具体实施例仅是制造和使用各种实施例的具体方式的说明,并且不应被解释为受限的范围。

[0023] 在本说明书的框架中对“实施例(an embodiment)”或“一个实施例(one embodiment)”的提及旨在指示关于该实施例所描述的特定配置、结构或特点被包括在至少一个实施例中。因此,可以存在于本说明书的一个或多个点中的如“在实施例中(in an embodiment)”或“在一个实施例中(in one embodiment)”等短语不一定是指同一个实施例。此外,在一个或多个实施例中,可以以任何适当的方式来组合特定构造、结构或特点。

[0024] 本文使用的参考文献仅是为了方便而提供的,并且因此不限定保护范围或实施例的范围。根据本披露的一个或多个实施例,本申请涉及半导体器件(例如,包括半导体器件的集成电路)的制造,并且更特别地涉及高容量三维(3D)存储器器件,如3D-NAND(或垂直-NAND)、3D-NOR、或动态随机存取存储器(DRAM)器件。此类器件的制造通常可能需要形成电路元件的共形、高纵横比特征(例如,接触孔)。纵横比(特征高度与特征宽度之比)高于50:1的特征通常被认为是高纵横比特征,并且在一些情况下,制造更高纵横比如100:1可能是高级3D半导体器件所期望的。然而,常规的高纵横比蚀刻方法通常可能包括数十个并且有时数百个处理步骤,这由此使工艺优化和蚀刻产量复杂化。因此,可能期望一种简单而有效的高纵横比工艺。本申请的实施例披露了通过基于蚀刻剂、极性或含H气体和卤化磷气体的组合的蚀刻工艺来制造高纵横比特征的方法。这些蚀刻工艺可以进一步应用于制造非高纵横比特征的其他半导体特征,例如用各向同性蚀刻工艺。所披露的蚀刻工艺的增加的蚀刻速率可以实现更快的生产时间和降低的成本。

[0025] 本披露中描述的蚀刻方法可以克服对用于高纵横比特征的蚀刻工艺提出的各种挑战。在各种实施例中,使用蚀刻剂、极性或含H气体和卤化磷气体的组合的蚀刻工艺提供了增加的蚀刻速率,这可能对于高纵横比特征的各向异性蚀刻是有用的。所披露的蚀刻工艺还可以可用于实现介电材料上的各向同性蚀刻工艺的提高的蚀刻速率。

[0026] 在下文中,图1至图5首先展示了根据各种实施例的用于形成期望的高纵横比特征的示例性蚀刻工艺。描述了蚀刻化学物质对蚀刻速率的影响。接下来,在图6A-6E中描述了蚀刻化学物质背后的原理。然后在图7、图8和图9中展示了示例工艺流程图。图10提供了根据各种实施例的用于进行半导体制造工艺的示例等离子体系统。所有图是仅出于说明目的且不是按比例绘制的。

[0027] 图1至图5展示了根据各种实施例的在示例半导体制造工艺期间衬底100的截面视图,该示例半导体制造工艺包括在衬底上形成高纵横比特征的蚀刻工艺。

[0028] 图1展示了进入衬底100,其包括介电层110和图案化硬掩模层120(也称为掩模)。在一个或多个实施例中,衬底100可以是硅晶片或绝缘体上硅(SOI)晶片。在某些实施例中,衬底可以包括硅锗晶片、碳化硅晶片、砷化镓晶片、氮化镓晶片和其他化合物半导体。在其他实施例中,衬底包括异质层,如硅上硅锗、硅上氮化镓、硅上硅碳、以及硅上硅或SOI衬底的层。

[0029] 在各种实施例中,衬底100是半导体器件的一部分,并且可能经历了例如常规工艺之后的多个处理步骤。例如,半导体结构可以包括衬底100,在该衬底中形成各种装置区域。在此阶段,衬底100可以包括如浅沟槽隔离(STI)区域等隔离区域以及在其中形成的其他区域。

[0030] 衬底100上可以形成介电层110。在各种实施例中,介电层110是有待被图案化为一个或多个高纵横比特征的目标层。在某些实施例中,蚀刻到介电层110中的高纵横比特征可以是接触孔、狭缝或包括凹槽的其他合适结构。在一些实施例中,介电层110包括氧化物(例如,氧化硅)、氮化硅、氧氮化硅、O/N/O/N叠层(氧化物和氮化物的堆叠层)等。介电层110可以使用适当的技术如气相沉积(包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD))以及其他等离子体工艺如等离子体增强CVD(PECVD)和其他工艺沉积。在一个实施例中,介电层110是O/N/O/N叠层并且具有在1μm至10μm范围内的总厚度,其中叠层的每个层都具有在50nm与2.5μm之间的厚度。

[0031] 仍然参考图1,介电层110上形成图案化硬掩模层120。在各种实施例中,图案化硬掩模层120可以包括无定形碳层(ACL)。图案化硬掩模层120可以通过以下方式形成:首先使用例如适当的旋涂技术或气相沉积技术如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)以及其他等离子体工艺如等离子体增强CVD(PECVD)和其他工艺沉积硬掩模层。然后可以使用光刻工艺和各向异性蚀刻工艺对所沉积的硬掩模层进行图案化。图案化硬掩模层120和介电层110的相对厚度可以具有任何合适的关系。例如,图案化硬掩模层120可以比介电层110厚,比介电层110薄,或与介电层110厚度相同。在某些实施例中,图案化硬掩模层120具有在1μm至4μm范围内的厚度。

[0032] 图案化硬掩模层120和/或介电层110可共同视为衬底100的一部分。此外,衬底100还可以包括其他层。例如,出于对硬掩模层进行图案化的目的,可以存在包括光致抗蚀剂层、SiON层和光学平坦化层(OPL)的三层结构。

[0033] 图2展示了在用于形成一个或多个高纵横比特征(例如,通过用于存储器阵列的介电层或叠层形成的接触插塞)的蚀刻工艺开始期间的衬底100。蚀刻工艺可以在处理室如等离子体处理室510(参见下文,图10)中进行。不过,可以使用任何合适的处理室。

[0034] 根据各种实施例,在介电层110中制造高纵横比特征通过使用气体的组合的蚀刻工艺来进行。具体地,使用蚀刻剂130、极性或含H气体140和卤化磷气体150。为了实现所需的高纵横比,具有增加的蚀刻速率的蚀刻工艺是有利的。然而,所形成的高纵横比开口的几何形状可能抑制在高纵横比开口的底表面上的蚀刻界面处的蚀刻剂自由基的供应。照此,所披露的蚀刻工艺可以增加蚀刻界面处的蚀刻剂浓度,从而得到更快的蚀刻速率。

[0035] 蚀刻剂130是适用于蚀刻介电材料(例如,介电层110)的化学品,其可以被保留在介电层110的暴露表面上的极性分子催化。在各种实施例中,蚀刻剂130是氟化氢(HF)、氯化氢(HCl)等,或其组合。极性或含H气体140是包含极性分子或在介电层110的暴露表面上产生极性分子的气体。在各种实施例中,极性或含H气体140包括水蒸气(H_2O)、过氧化氢(H_2O_2)、氢气(H_2)、氢气(H_2)和氧气(O_2)的混合物、溴化氢(HBr)等,或其组合。不过,可以使用任何合适的极性气体或含H气体。卤化磷气体150与介电层110的暴露表面上的极性分子相互作用形成蚀刻剂130的催化剂。在各种实施例中,卤化磷气体150是三氟化磷(PF_3)、三氯化磷(PCl_3)、磷酰氟(POF_3)、磷酰氯($POCl_3$)、具有式PX_n(其中X表示H、F、Cl、Br或其组合)的含磷气体等,或其组合。

[0036] 在蚀刻工艺期间,极性或含H气体140与卤化磷气体150相互作用以用-OH基团替代卤化磷气体150的卤素原子形成含磷酸160。这种含磷酸160充当与极性分子(例如,水)的共吸附物并且有助于将蚀刻剂130保留在介电层110的蚀刻界面上。蚀刻界面上蚀刻剂130的所得更高密度可以有利地增加蚀刻速率。

[0037] 含H极性分子(如水)也可以保留在介电层110的蚀刻界面上,这可以进一步催化蚀刻剂130与介电层110的反应。例如,当蚀刻剂130是HF时,介电层110的蚀刻界面上的所保留的水可以与HF反应以产生氢氟酸,从而增加蚀刻速率。含磷酸160还可以进一步催化蚀刻剂130与介电层110的反应。

[0038] 图3展示了在用于形成一个或多个高纵横比特征的蚀刻工艺的稍后阶段的衬底100。具有高纵横比的开口170延伸到介电层110中。图3的所示蚀刻工艺是各向异性的,使得以高纵横比产生开口170。

[0039] 在一些实施例中,通过向蚀刻剂130、极性或含H气体140和卤化磷气体150提供在合适的等离子体处理系统(如以下关于图10所述的等离子体处理系统)中进行的等离子体工艺来实现各向异性蚀刻。由于定向的等离子体轰击,含磷酸160和极性分子(例如,水、羟基等)在开口170的底表面上形成的程度大于在开口170的侧壁上形成的程度。等离子体工艺的高功率可触发极性或含H气体140与介电层110的氧原子或氮原子之间的反应,以优先在开口170的底表面上形成极性分子。开口170的底表面上的极性分子然后与卤化磷气体150相互作用形成含磷酸160作为开口170的底表面上的共吸附物。等离子体工艺在开口170的底表面上供应蚀刻剂130的程度也大于在开口170的侧壁上的程度。另外,开口170的底表面上的较大量的极性分子有助于进一步保留蚀刻剂130。这可以引起蚀刻剂130与介电层110的材料的主要朝向衬底100的催化反应,从而实现各向异性蚀刻。

[0040] 在一些实施例中,通过调整烃气体和含磷气体的流速以促进在开口170的暴露表

面上H_2O和蚀刻剂130的吸附而无需等离子体处理就能够实现各向同性蚀刻。这可以用蚀刻剂130在开口170的暴露表面上催化各向同性蚀刻工艺。

[0041] 同样在图2-3的实例中,与常规的高纵横比蚀刻方法相比,足够的蚀刻速率使得开口170能够在短的处理时间内具有高纵横比。同时,由于在蚀刻工艺期间对图案化硬掩模层120的良好选择性,只有一小部分的图案化硬掩模层120会被消耗。

[0042] 在图4中,从介电层110上去除图案化硬掩模层120,并且去除了来自蚀刻工艺的残余物。图案化硬掩模层120可以用合适的工艺(如平坦化工艺(例如,CMP)等)去除。在一些实施例中,来自蚀刻工艺的残余物用合适的清洁工艺去除,如用去离子水、过氧化氢、SC-1等或其组合冲洗。

[0043] 在图5中,开口170(参见上文,图4)中形成导电特征180。在各种实施例中,导电特征180是高纵横比特征。导电特征180可以形成为与衬底100的导电部分物理地和电地耦合。作为形成导电特征180的实例,在介电层110和衬底100的暴露表面上形成共形阻挡金属(例如,TiN或TaN)衬垫。接着,用导电材料如金属填充开口170。例如,导电材料可以是使用电镀形成的铜。不过,可以使用任何合适的导电材料和沉积方法。然后使用平坦化工艺(例如,CMP)从介电层110的顶表面去除过量的导电材料,从而形成嵌入介电层110中的导电特征180。

[0044] 图6A展示了根据各种实施例的通过水的存在催化氧化物蚀刻的建模。各种表面能和反应势垒可以用合适的方法如密度泛函理论来计算。在左侧,展示了氧化物分子或原子结构。该氧化物可以包括硅原子(例如,该氧化物可以是氧化硅),并且该氧化物可以在其表面上具有羟基(OH)。蚀刻剂HF可以替代羟基,并且氟原子F可以与硅原子键合,从而形成SiF基团。该过程可以分解氧化物并将其蚀刻掉。然而,HF与氧化物的化学反应的预测反应势垒为0.76eV。如果添加了极性分子(例如,H_2O)并且附着到氧化物的表面上(如在下方中心所示的),则极性分子可以充当反应的催化剂,因为H_2O附着到氧化物表面是有利的(例如,具有比初始状态低0.24eV的能态)。氧化物与附着的H_2O的随后反应形成蚀刻的氧化物(例如,具有SiF基团)加上H_2O是进一步有利的(例如,具有比初始状态低0.33eV的能态)。尽管图6A展示了作为介电材料的氧化物、作为蚀刻剂的HF和作为极性分子的H_2O,但作为实例,可以用其他介电材料(例如,氮化物)、蚀刻剂(例如,HCl)、或极性分子或含H气体(例如,HBr)来实现催化。因此,图6A展示出,极性分子可以通过降低反应势垒能来实现介电材料的蚀刻速率的增加。

[0045] 图6B展示了根据各种实施例的通过卤化磷与羟基的组合形成酸。例如,卤化磷可以与H_2O反应,使得羟基(-OH)替代卤化磷的卤素原子以形成含磷酸。该反应可以通过方程(1)描述:

[0046] $PX_n+Y\text{-}OH\rightarrow PX_{n-1}OH+Y\text{-}X$ (1)

[0047] 在以上方程(1)中,X表示卤素原子(例如,氟、氯等),并且Y表示附接至羟基(-OH)基团的原子或原子团。对于其中方程(1)表示水解反应的实例,在形成产物$PX_{n-1}OH$和Y-X的反应物PX_n和Y-OH的体系中,Y是氢原子,Y-OH是水(H_2O)分子,$PX_{n-1}OH$表示含磷酸,并且Y-X表示附接至卤素原子X之一的氢原子。在PX_n为PF_3的情况下,水解反应可以具有-0.1eV的体系内能变化ΔE。在PX_n为PCl_3的情况下,水解反应可以具有-0.2eV的体系内能变化ΔE。在PX_n为POF_3的情况下,水解反应可以具有-0.3eV的体系内能变化ΔE。在PX_n为$POCl_3$的情况下,水

解反应可以具有-0.33eV的体系内能变化ΔE。不过,任何合适的PX_n气体都可以与极性或含H气体反应以形成含磷酸。

[0048] 图6C展示了根据各种实施例的通过酸分子的存在而增加表面水保留的建模数据。在左上方示出了具有键合的氟原子的氧化物(例如,氧化硅)原子结构,如可以在用HF对氧化物进行蚀刻工艺期间产生的。由于氟原子的存在,氧化物的表面可以是相对疏水的。在右上方,示出了氧化物与水的吸附反应。水与氧化物表面的吸附能$E_{ads}(H_2O)$可以是-0.24eV。

[0049] 如由图6C进一步展示的,水在氧化物表面上的吸附可以通过含磷酸的共吸附来催化。在左下方,示出了含磷酸分子(α-OH,其中α含有磷)与氧化物的吸附反应。水与氧化物表面的吸附能$E_{ads}(H_2O)$可以是-0.50eV。右下方示出了具有含磷酸的氧化物与水的进一步吸附反应,其中吸附能$E_{ads}(H_2O)$是-0.54eV。这比在没有共吸附的含磷酸的情况下的吸附能$E_{ads}(H_2O)$降低了-0.3eV,对于总吸附能则是降低了两倍多。这种在共吸附的含磷酸的情况下增加的吸附能可以增加吸附在氧化物表面上的水(或其他极性分子)的浓度,这增加了蚀刻反应的催化并且加宽了蚀刻工艺的操作条件。通过与含磷酸的共吸附反应增加的水吸附还可以降低水蒸气压,这可以增加催化的蚀刻工艺的操作温度区域。

[0050] 图6D展示了根据各种实施例的针对不同含氟气体的所实现的蚀刻速率对比流速的实验结果。x轴示出了在氧化物上的相应蚀刻工艺(例如,用HF对氧化硅进行的蚀刻工艺)期间流动的不同含氟气体PF_3、NF_3和SF_6的相对流速,并且y轴示出了在氧化物上的相应蚀刻工艺的相对蚀刻速率(Ox E/R)。如图6D中所示,与不含磷的NF3和SF6相比,含磷PF3的相对蚀刻速率与增加的流速成比例地增加最多。即使NF_3和SF_6提供与PF_3一样多或更多的氟,这种使用PF_3的蚀刻速率的更大增加也会发生。这表明通过使PF_3流动观察到的蚀刻速率的更大增加可能是由于磷的存在,磷可能通过以上关于图2和图6C描述的机理催化蚀刻工艺。

[0051] 图6E展示了根据各种实施例的在通过使HF、H_2O和PF_3从氧化物(例如,氧化硅)上流过所进行的蚀刻工艺期间针对HF、H_2O和PF_2OH的实验测量的归一化四极质谱仪(QMS)强度对比温度。HF和H_2O的归一化QMS强度随着温度的降低而降低,这表明HF和H_2O在氧化物表面上的吸附增加。另外地,PF_2OH的归一化QMS强度随着温度的降低而增加,这意味着PF_2OH的更大量是由于因吸附的H_2O的量增加而引起氧化物表面附近的水解反应的更大量。这进一步表明,在图6D中通过包括PF_3观察到的蚀刻速率的增加可能是由于PF_2OH的共吸附物形成催化水的吸附并且HF的蚀刻反应被吸附的水进一步催化。

[0052] 图7展示了根据一些实施例的用于连续催化蚀刻处理的方法200的工艺流程图。在步骤202中,在介电层110上图案化掩模(例如,图案化硬掩模层120),如以上关于图1所描述的。

[0053] 在步骤204中,通过使蚀刻剂130、极性或含H气体140和卤化磷气体150流动而在介电层110中蚀刻开口170,如以上关于图2-3所描述的。蚀刻工艺是连续催化蚀刻,其中使蚀刻剂130、极性或含H气体140和卤化磷气体150连续流入容纳介电层110的处理室。极性或含H气体140与卤化磷气体150相互作用以用-OH基团替代卤化磷气体150的卤素原子形成含磷酸160。这种含磷酸160充当共吸附物并且有助于将极性分子(例如,水、羟基等)与蚀刻剂130保留在介电层110的蚀刻界面上。蚀刻界面上蚀刻剂130和极性分子(例如,水、羟基等)的所得更高密度可以催化蚀刻工艺并且增加蚀刻速率。

[0054] 在一些实施例中,连续催化蚀刻是用等离子体处理系统(参见下文,图10)进行的

各向异性等离子体蚀刻。在一些实施例中,连续催化蚀刻是各向同性蚀刻。各向同性蚀刻可以通过以下方式进行:调整烃气体和含磷气体的流速以促进H_2O和蚀刻剂130在开口170的暴露表面上的吸附,从而催化各向同性蚀刻工艺。

[0055] 在连续催化等离子体蚀刻的一个实施例中,蚀刻剂130(例如,HF、HCl等)的流速在1sccm至1000sccm的范围内,极性或含H气体140(例如,H_2O、HBr等)的流速在1sccm至1000sccm的范围内,卤化磷气体150的流速在1sccm至1000sccm的范围内。连续催化等离子体蚀刻是在-200℃至250℃范围内的温度下且在0.1毫托至1000毫托范围内的压力下进行的。连续催化等离子体蚀刻是用在50W至15000W范围内的等离子体功率进行的。

[0056] 在步骤206中,通过用导电材料填充开口170来形成导电特征180(例如,用于存储器阵列的接触插塞),如以上关于图5所描述的。导电特征180可以是高纵横比特征,如具有大于50:1纵横比的高纵横比特征。

[0057] 图8展示了根据一些实施例的用于准原子层催化蚀刻处理的方法300的工艺流程图。准原子层催化蚀刻处理可以增加蚀刻工艺的可控性,如增加所形成的开口170(见图3)的各向异性或控制蚀刻深度。

[0058] 在步骤302中,在处理室中使蚀刻剂130(例如,HF、HCl等)从介电层110上流过。在实施例中,蚀刻剂130的流速在1sccm至1000sccm的范围内。蚀刻剂130在-200℃至50℃范围内的温度下且在0.1毫托至1000毫托范围内的压力下流动在1秒至300秒范围内的持续时间。在介电层110的暴露表面上形成少量蚀刻剂130(例如,单层或双层)。

[0059] 在步骤304中,通过使极性或含H气体140(例如,H_2O、HBr等)和卤化磷气体150流入容纳介电层110的处理室来形成用于蚀刻工艺的催化剂。卤化磷气体150与极性或含H气体140相互作用,在介电层110的蚀刻界面上形成催化剂(如含磷酸160(参见上文,图2-3))和极性分子。这催化蚀刻工艺并增加蚀刻速率,如以上关于图2-3所描述的。蚀刻工艺消耗了介电层110的暴露表面上的少量蚀刻剂,留下了催化剂(如含磷酸160)和极性分子。

[0060] 在一些实施例中,形成催化剂包括在1sccm至1000sccm范围内的极性或含H气体140的流速和在0.1sccm至1000sccm范围内的卤化磷气体150的流速。极性或含H气体140和卤化磷气体150在-200℃至250℃范围内的温度下且在0.1毫托至1000毫托范围内的压力下流动在1秒至300秒范围内的持续时间。

[0061] 在步骤306中,吹扫处理室以去除剩余的催化剂(如含磷酸160)和极性分子。还可以吹扫任何剩余的蚀刻剂130。吹扫可以通过使惰性气体(例如氩气等)流入处理室、通过用真空泵抽空处理室、或其组合来进行。通过吹扫去除催化剂可以增加准原子层催化蚀刻工艺的后续步骤的可控性,例如使得每个步骤都蚀刻所期望量的介电层110并且实现所形成的开口170的所期望形状(参见上文,图3)。

[0062] 步骤302至306可以重复任何合适的循环次数,以便将介电层110蚀刻至所期望深度。在一些实施例中,准原子层催化蚀刻处理包括步骤302至306的1次循环至1000次循环。

[0063] 图9展示了根据一些实施例的用于具有温度调整的蚀刻处理方法的方法400的工艺流程图。调整温度可以使温度和蚀刻速率解耦,使得可以实现期望的蚀刻速率。

[0064] 在步骤402中,在处理室中使蚀刻剂130(例如,HF或HCl)和极性或含H气体140(例如,H_2O、H_2O_2、H_2、HBr等,或其组合)从介电层110上流过。在实施例中,蚀刻剂130的流速在1sccm至1000sccm的范围内,并且极性或含H气体140的流速在1sccm至1000sccm的范围内。

蚀刻剂130和极性或含H气体140在1毫托至1000毫托范围内的压力下流动在1秒至300秒范围内的持续时间。步骤402中的处理室中的温度在-200℃至250℃的范围内,这对于控制保留在介电层110的表面上的极性或含H气体140的量是有用的。例如,更低的温度可以增加保留在介电层110的表面上的极性或含H气体140的量,这对于增加蚀刻速率是有利的。

[0065] 在步骤404中,调节处理室的温度以提供期望的蚀刻速率。在一些实施例中,方法400的第一次循环中的初始工艺温度在-200℃至250℃的范围内。在随后的循环中,温度可以向上或向下调整为适合于改变蚀刻速率。

[0066] 在步骤406中,使卤化磷气体150流入处理室。卤化磷气体150与极性或含H气体相互作用,在介电层110的蚀刻界面上形成催化剂(如含磷酸160(参见上文,图2-3))和极性分子。这催化蚀刻工艺并增加蚀刻速率,如以上关于图2-3所描述的。卤化磷气体150与极性或含H气体的相互作用以及蚀刻剂130与介电层110的反应的后续催化可以由步骤404中设定的工艺温度的温度控制。

[0067] 在实施例中,卤化磷气体150在0.1毫托至1000毫托范围内的压力下以1sccm至1000sccm范围内的流速流入处理室中持续在1秒至300秒范围内的持续时间。卤化磷气体150的流速可以在每个重复的步骤406中增加或降低,以实现期望的蚀刻速率。

[0068] 步骤404和406可以重复任何合适的循环次数,以便将介电层110蚀刻至所期望深度。在一些实施例中,处理包括步骤404和406的1次循环至1000次循环。可以在每个步骤404中调整处理室的温度,以在步骤406中实现期望的蚀刻速率。

[0069] 图10展示了根据各种实施例的用于进行半导体制造工艺的等离子体处理系统500。为了说明的目的,图10展示了放置在等离子体处理室510内部靠近底部的衬底支架554(例如,圆形静电吸盘(ESC))上的衬底100。可以可选地使用围绕衬底支架554的加热器/冷却器556将衬底100维持在期望的温度。衬底100的温度可以通过连接至衬底支架554和加热器/冷却器556的温度控制器540来维持。ESC可以涂覆有导电材料(例如,基于碳或基于金属氮化物的涂层),使得可以与衬底支架554进行电连接。

[0070] 如图10所展示,衬底支架554可以是等离子体处理室510的底部电极。在图5中的展示性实例中,衬底支架554通过阻塞电容器590和591连接至两个RF偏置功率源570和580。在一些实施例中,等离子体处理室510内部靠近顶部的导电圆板是顶部电极552。在图5中,顶部电极552连接至等离子体处理系统500的DC功率源550。

[0071] 可以通过气体输送系统520将气体引入等离子体处理室510。气体输送系统520包括多个气体流量控制器以控制多种气体进入腔室的流动。气体输送系统520的气体流量控制器中的每一个可以被分配给蚀刻剂130、极性或含H气体140和/或卤化磷气体150中的每一种(参见上文,图2-3)。在一些实施例中,可以使用可选的中心/边缘分配器来独立地调节衬底100的中心和边缘处的气体流速。

[0072] RF偏置功率源570和580可以用于供应连续波(CW)或脉冲RF功率以维持等离子体,如等离子体560。显示在顶部电极552与底部电极(也是衬底支架554)之间的等离子体560例示了在等离子体处理系统500的等离子体处理室510中靠近衬底100产生的直接等离子体。等离子体560可以包括来自蚀刻剂130、极性或含H气体140和/或卤化磷气体150的离子。蚀刻可以通过将衬底100暴露于等离子体560同时用RF偏置功率源570、580为衬底支架554供电并且可选地用DC功率源550为顶部电极552供电来进行。所进行的蚀刻工艺可以是使用方

法200(参见上文,图7)、方法300(参见上文,图8)、方法400(参见上文,图9)等或其组合蚀刻高纵横比特征,如以上图2-3中所展示的。

[0073] 上述等离子体处理系统500的配置仅仅是示例性的。在替代性实施例中,各种替代性配置可以用于等离子体处理系统500。例如,电感耦合等离子体(ICP)可以与联接至顶部介电盖上的平面线圈的RF源功率一起使用,气体入口和/或气体出口可以联接至上壁等。在各种实施例中,RF功率、腔室压力、衬底温度、气体流速和其他等离子体工艺参数可以根据相应的工艺配方来选择。在一些实施例中,等离子体处理系统500可以是谐振器如螺旋谐振器。

[0074] 尽管本文中未描述,但本发明的实施例也可以应用于远程等离子体系统以及分批系统。例如,衬底支架可以能够支撑多个晶片,当这些晶片穿过不同的等离子体区域时它们围绕中心轴旋转。

[0075] 这里总结了本披露内容的示例实施例。从说明书的整体以及本文提出的权利要求中也可以理解其他实施例。

[0076] 实例1.一种处理衬底的方法,该方法包括:对介电层上的掩模进行图案化,该介电层布置在该衬底上;在该介电层中蚀刻开口,该蚀刻包括使蚀刻剂、极性或含H气体和卤化磷气体流动;以及通过用导电材料填充这些开口来形成触点。

[0077] 实例2.如实例1所述的方法,其中,该蚀刻剂是HF或HCl。

[0078] 实例3.如实例1所述的方法,其中,该极性或含H气体包括水蒸气(H_2O)、过氧化氢(H_2O_2)、氢气(H_2)、氢气(H_2)和氧气(O_2)的混合物、或溴化氢(HBr)。

[0079] 实例4.如实例1所述的方法,其中,该卤化磷气体包括三氟化磷(PF_3)、三氯化磷(PCl_3)、磷酰氟(POF_3)、或磷酰氯($POCl_3$)。

[0080] 实例5.如实例1所述的方法,其中,该介电层包括氧化硅或氮化硅。

[0081] 实例6.如实例5所述的方法,其中,该介电层包括O/N/O/N叠层。

[0082] 实例7.如实例1所述的方法,其中,该蚀刻在各向异性蚀刻工艺中各向异性地蚀刻这些开口。

[0083] 实例8.如实例7所述的方法,其中,该各向异性蚀刻工艺作为等离子体处理系统中的等离子体工艺进行。

[0084] 实例9.如实例1所述的方法,其中,这些触点具有大于50:1的相应纵横比。

[0085] 实例10.一种处理衬底的方法,该方法包括:进行循环蚀刻工艺,其中该循环蚀刻工艺的每个循环包括:使蚀刻剂从该衬底上的介电层上流过,该衬底处于处理室中;在该处理室中通过使极性或含H气体和卤化磷气体从该介电层上流过而在该处理室中形成催化剂;以及将该催化剂从该处理室中吹扫出。

[0086] 实例11.如实例10所述的方法,其中,该蚀刻剂是HF。

[0087] 实例12.如实例10所述的方法,其中,该卤化磷气体是三氟化磷(PF_3)。

[0088] 实例13.如实例10所述的方法,其中,该催化剂包括PF_2OH。

[0089] 实例14.如实例10所述的方法,其中,该蚀刻工艺是等离子体工艺。

[0090] 实例15.如实例10所述的方法,其中,该蚀刻工艺是各向异性的。

[0091] 实例16.一种在处理室中处理衬底的方法,该方法包括:使蚀刻剂和极性或含H气体从介电层上流过,该介电层包括该衬底的暴露表面;以及进行循环调整工艺,其中该循环

调整工艺的每个循环包括:调节该处理室的温度;以及使卤化磷气体从该介电层上流过。

[0092] 实例17.如实例16所述的方法,其中,该极性或含H气体包括H_2O。

[0093] 实例18.如实例16所述的方法,其中,该卤化磷气体包含磷和氟。

[0094] 实例19.如实例16所述的方法,其中,该介电层包括氧化硅。

[0095] 实例20.如实例16所述的方法,其进一步包括在该介电层中形成开口,该开口具有大于50:1的纵横比。

[0096] 尽管已参照说明性实施例描述了本发明,但此描述并非旨在以限制性意义来解释。在参考描述下,说明性实施例以及本披露的其他实施例的各种修改和组合对于本领域技术人员将是显而易见的。因此,所附权利要求旨在涵盖任何这样的修改或实施例。




图1




图2




图3




图4




图5




图6A




图6B



$E_{ads}(H_2O)$ = -0.24 eV
（疏水性Ox）
F
O
Si
+H_2O
-0.3 eV
+α-OH
$E_{ads}(H_2O)$ = -0.54 eV
P
+H_2O
E_{ads}(α-OH) = -0.50 eV

图6C



PF3
NF3
SF6
Ox E/R
流速

图6D



归一化QMS强度
温度
H2O
HF
PF2OH

图6E



200
202
对介电层上的掩模进行图案化
204
用蚀刻剂、极性气体和卤化磷气体在该介电层中蚀刻开口
206
通过用导电材料填充这些开口来形成导电特征

图7



300
302
在处理室中使蚀刻剂从介电层上流过
304
在该处理室中通过使极性或含H气体和卤化磷气体
从该介电层上流过而形成催化剂
306
将该催化剂从该处理室中吹扫出

图8



400
402
在处理室中使蚀刻剂和极性或含H气体从介电层上流过
404
调节该处理室的温度
406
使卤化磷气体从该介电层上流过

图9



500
DC
550
510
552
520
560
520
556
554
100
580
RF
591
590
RF
570
540
530
530

图10