



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2013-0035918
(43) 공개일자 2013년04월09일

(51) 국제특허분류(Int. Cl.)

G11B 5/02 (2006.01)

(21) 출원번호 10-2012-0107541

(22) 출원일자 2012년09월27일

심사청구일자 없음

(30) 우선권주장

13/250,246 2011년09월30일 미국(US)

13/460,204 2012년04월30일 미국(US)

(71) 출원인

엘에스아이 코포레이션

미국 캘리포니아주 95131, 새너제이, 라이더 파크
드라이브 1320

(72) 별명자

위렐 커트 제이

미국 콜로라도주 80513 베르투 글렌 드라이브
5200

하랏슈 에리히 에프

미국 펜실베니아주 18017 베들레헴 바바리 스트리트 5105

(74) 대리인

제일특허법인


전체 청구항 수 : 총 10 항

(54) 발명의 명칭 **무효화 데이터의 판독 채널 저장을 이용한 자기 기록 시스템들에서의 하드웨어 기반 트랙간 간섭 완화**

(57) 요 약

자기 기록 시스템들에서 트랙간 간섭 완화를 위한 하드웨어 기반 방법들 및 장치가 제공된다. 트랙간 간섭(ITI) 무효화 데이터가 자기 기록 시스템의 판독 채널의 메모리에 제공된다. 메모리는 판독 채널의 판독 데이터 경로 또는 기록 데이터 경로에 있을 수 있다. 트랙간 간섭 무효화 데이터는, 예를 들어 제어 신호에 기초하여 기록 데이터 경로의 적어도 일부분을 이용하여 트랙간 간섭 완화 회로에 제공된다. 트랙간 간섭 무효화 데이터는 제 2 제어 신호에 응답하는 것일 수 있다.

대 표 도 - 도3



특허청구의 범위

청구항 1

자기 기록 시스템에서 트랙간 간섭(ITI) 무효화 데이터를 획득하는 방법으로서, 상기 트랙간 간섭 무효화 데이터를 획득하는 단계와, 상기 자기 기록 시스템의 판독 채널 내의 메모리에 상기 트랙간 간섭 무효화 데이터를 저장하는 단계를 포함하는 트랙간 간섭 무효화 데이터 획득 방법.

청구항 2

제 1 항에 있어서,
기록 데이터 경로의 적어도 일부분을 이용하여 상기 트랙간 간섭 무효화 데이터를 트랙간 간섭 완화 회로에 제공하는 단계를 더 포함하는 트랙간 간섭 무효화 데이터 획득 방법.

청구항 3

제 1 항에 있어서,
상기 트랙간 간섭 무효화 데이터의 저장은 제 2 제어 신호에 응답하는 트랙간 간섭 무효화 데이터 획득 방법.

청구항 4

자기 기록 시스템의 판독 채널로서,
트랙간 간섭 무효화 데이터를 획득하는 수단과,
상기 트랙간 간섭 무효화 데이터를 저장하는 메모리를 포함하는 판독 채널.

청구항 5

제 4 항에 있어서,
트랙간 간섭 완화 회로를 더 포함하되,
상기 트랙간 간섭 무효화 데이터는 기록 데이터 경로의 적어도 일부분을 이용하여 상기 트랙간 간섭 완화 회로에 제공되는 판독 채널.

청구항 6

제 4 항에 있어서,

멀티플렉서를 더 포함하되,

상기 트랙간 간섭 무효화 데이터는 상기 멀티플렉서를 사용하여 판독 데이터 경로로부터 선택적으로 획득되는 판독 채널.

청구항 7

자기 기록 시스템의 판독 채널로서,

트랙간 간섭 무효화 데이터를 저장하는 메모리와,

제어 신호에 기초하여 상기 트랙간 간섭 무효화 데이터를 상기 메모리에 선택적으로 저장하는 수단을 포함하는 판독 채널.

청구항 8

제 7 항에 있어서,

상기 트랙간 간섭 무효화 데이터는 제 2 제어 신호에 기초하여 상기 메모리로부터 트랙간 간섭 완화 회로에 제공되는

판독 채널.

청구항 9

제 7 항에 있어서,

상기 트랙간 간섭 무효화 데이터는 상기 제어 신호에 기초하여 판독 데이터 경로로부터 선택적으로 획득되는 판독 채널.

청구항 10

제 7 항에 있어서,

상기 트랙간 간섭 무효화 데이터는 복구된 데이터와 실질적으로 정렬되는 상기 제어 신호에 기초하여 판독 데이터 경로로부터 선택적으로 획득되는

판독 채널.

명세서

기술 분야

관련 출원의 교차 참조

[0001] 본 출원은 "Hardware-Based Methods and Apparatus for Inter-Track Interference Mitigation in Magnetic Recording Systems"라는 명칭으로 2011년 9월 30일에 출원되었으며 본원에 참조로서 포함되는 미국 특허 출원 제 13/250,246 호의 일부 계속 출원이다.

배경 기술

[0003] 자기 기록 (magnetic recording: MR) 시스템들에서, 데이터는 일반적으로 작은 자기 도메인들의 시퀀스로서 자기 매체들의 동심원 트랙 상에 기록된다. 소정 트랙에 인접한 트랙들 상에 기록된 데이터는 그 소정 트랙의 매

체로부터 역으로 판독된 신호에 영향을 미칠 것이다. 하나 이상의 이웃 트랙들의 결과로서 그 소정 트랙의 판독 동안에 유도된 신호는 크로스토크 또는 트랙간 간섭(ITU)이라고 지칭된다. 소정 트랙의 역 판독 신호에서 이웃 트랙들에 의해 야기된 ITI 잡음의 완화는 대체적으로 ITI 완화 회로 또는 프로세스에 제공되는 이웃 트랙들로부터의 데이터 패턴에 기초한 무효화 데이터에 의존한다. 무효화 데이터는 일반적으로 소정 트랙이 자기 매체로부터 판독되고 있을 때 ITI 완화 회로 또는 프로세스에 제공된다. 이웃 트랙들은, 예를 들어 논리적으로 소정 트랙의 좌측 및 우측에 대한 것이다.

[0004] ITI는, 헤드의 크기에 비해, 데이터의 동심형 또는 나선형 트랙들이 서로에게 가까운 근접부에서 매체에 기록되는 하드디스크 드라이브들(HDD)에 특정 관심을 갖는다. 디스크 드라이브의 용량은 트랙들을 서로 더 가깝게 배치함으로써 증가한다. 그러나, ITI는 기술 스케일링에 따라 증가하는 것으로 알려져 있고, 트랙 이격 거리가 작아질수록 상당한 잡음원이 된다. 트랙들이 서로에게 더 가깝게 배치됨에 따라, 이웃 트랙들은, 그것이 매체로부터 역 판독되어 전체적인 신호 대 잡음 비를 감소시킬 때 그 소정 트랙의 신호에 영향을 미칠 가능성이 더 크다. 따라서, ITI는 자기 매체의 소정 영역에 신뢰성 있게 저장될 수 있는 트랙들의 수를 제한한다. ITI는, 트랙들이 일부 경우에는 서로 접촉하고 다른 경우에는 데이터로 기록될 때 서로 오버랩될 수 있도록 충분히 가깝게 배치되는 쟁글형 자기 기록(Shingled Magnetic Recording: SMR) 시스템들에 심지어 더 큰 관심을 갖는다.

[0005] 자기 기록 시스템들에서 ITI의 영향을 완화시키기 위한 다수의 기법들이 제안되고 있다. 기존 SMR 구현들에서, 예를 들어, 완화 프로세스는 일반적으로 하드디스크 제어기(HDC)에서 소프트웨어에 의해 수행된다. 그러나, ITI 완화가 인에이블될 때, HDC는 디스크의 다수의 회전에 대해 데이터의 하나보다 많은 섹터를 복구할 정도로 충분히 빨리 데이터를 프로세싱할 수 없다는 것이 밝혀졌다. 그러나, 디스크의 각각의 회전은, 예를 들어 (예컨대, 채용된 특정 디스크드라이브, 디스크의 크기, 및 디스크 상의 각각의 트랙의 반경 방향 위치에 따라서) 500개 이상의 섹터들을 포함할 수도 있다.

[0006] "Hardware-Based Methods and Apparatus for Inter-Track Interference Mitigation in Magnetic Recording Systems"라는 명칭으로 2011년 9월 30일에 출원된 미국 특허 출원 제 13/250,246 호는 판독 동작 동안에 자기 기록 시스템에서 판독 채널의 기록 데이터 경로를 이용하여 ITI 무효화 데이터를 ITI 완화 회로에 제공함으로써 ITI를 완화시킨다. ITI 무효화 데이터는, 예를 들어 외부 메모리로부터 획득될 수 있다. 개시된 ITI 완화 기법들이 그러한 자기 기록 시스템들에서 ITI를 효과적으로 감소시키지만, 판독 채널 내에 ITI 무효화 데이터를 저장하는 ITI 완화 기법들에 대한 필요성이 남아 있다.

발명의 내용

과제의 해결 수단

[0007] 일반적으로, 자기 기록 시스템들에서 트랙간 간섭 완화를 위한 하드웨어 기반 방법들 및 장치가 제공된다. 본 발명의 일 양태에 따르면, 트랙간 간섭(ITU) 무효화 데이터는 자기 기록 시스템의 판독 채널에서 메모리 저장된다. 메모리는 판독 채널의 판독 데이터 경로 또는 기록 데이터 경로에 기록될 수 있다. 트랙간 간섭 무효화 데이터는, 예를 들어 제 1 제어 신호에 기초하여, 기록 데이터 경로의 적어도 이룹분을 이용하여 트랙간 간섭 완화 회로에 선택적으로 제공된다. 트랙간 간섭 무효화 데이터의 저장은 제 2 제어 신호에 응답하여 될 수 있다.

[0008] 트랙간 간섭 무효화 데이터는 제 2 제어 신호에 기초하여, 예를 들어 복구된 데이터와 실질적으로 정렬되는 제 2 제어 신호에 기초하여, 예를 들어 판독 데이터 경로로부터 선택적으로 획득될 수 있다. 트랙간 간섭 무효화 데이터는, 예를 들어 멀티플렉서를 사용하여 판독 데이터 경로로부터 선택적으로 획득될 수 있다. 멀티플렉서는 판독 데이터 경로로부터의 데이터 및/또는 하드디스크 제어기로부터의 데이터를 선택할 수 있다. 판독 데이터 경로로부터의 선택된 데이터는 메모리에 저장을 위해 기록 데이터 경로에 제공될 수 있다. 일 예시적인 구현에서, 판독 데이터 경로로부터의 선택된 데이터는 사용자 데이터 포맷 및/또는 매체 데이터 포맷의 것이다.

[0009] 본 발명의 다른 양태에 따르면, 트랙간 간섭 무효화 데이터를 획득하는 수단과, 트랙간 간섭 무효화 데이터를 저장하는 메모리를 포함하는 자기 기록 시스템의 판독 채널이 제공된다. 또한, 판독 채널은 제어 신호에 기초하여 메모리에 트랙간 간섭 무효화 데이터를 선택적으로 저장하는 수단을 선택적으로 더 포함한다.

[0010] 예시적인 실시형태들의 트랙간 간섭 완화 기법들은 전술된 종래의 기법들과 관련되는 문제들 중 하나 이상을 극복하며, 판독 채널 내의 메모리에 무효화 데이터를 저장함으로써 개선된 트랙간 간섭 완화를 제공한다. 또한, 이와 달리 아이들 상태인 기존 메모리들은, 본 발명이 어떠한 새로운 내부 메모리를 추가하지 않고도 기존의 판

독 채널들에서 구현될 수 있도록 채용될 수 있다. 본 발명의 이들 특징들 및 장점들과 그 밖의 특징들 및 장점들은 첨부한 도면 및 하기의 상세한 설명으로부터 더 용이하게 명확해질 것이다.

도면의 간단한 설명

[0011]

도 1은 승글형 자기 기록(SMR) 시스템의 자기 매체 상의 다수의 예시적인 트랙들의 일부분을 나타낸다.

도 2는 미국 특허 출원 제 13/250,246 호에 따른, ITI 완화를 포함한 자기 기록 시스템의 개략적인 블록도이다.

도 3 및 도 4는 판독 채널 내에서의 무효화 데이터 저장을 이용하는 본 발명에 따라서, ITI 완화를 포함하는 자기 기록 시스템의 일부분의 개략적인 블록도들이다.

도 5 내지 도 7은 다수의 예시적인 동작 모드들에 대한 인터페이스 신호들을 나타낸다.

발명을 실시하기 위한 구체적인 내용

[0012]

본 발명은 자기 기록 시스템들에서의 트랙간 간섭 완화를 위한 하드웨어 기반 방법들 및 장치들을 제공한다. ITI 완화는 정확한 데이터 복구 가능성을 향상시키기 위해 매체로부터 판독된 데이터를 추가 데이터(이하, "무효화 데이터"라고 지칭됨)와 결합시킨다. 무효화 데이터는 ITI 완화 회로 또는 프로세스에 제공되어야 한다. 본 발명의 일 양태에 따르면, 무효화 데이터는 판독 채널 내의 메모리로부터 획득된다. 이 방식으로, ITI 완화는 하드디스크 제어기를 변경하지 않고 또는 하드디스크 제어기가 무효화 데이터를 전송 또는 저장하기 위한 추가 능력을 제공하도록 할 것을 요구하지 않고 수행될 수 있다. 일 예시적인 구현에서, 무효화 데이터의 적어도 일부분은 하나 이상의 이웃 트랙들의 판독 동작 동안에 수집되고, 그것이 (필요하다면) 인코딩 및 저장되는 기록 데이터 경로 내에 직접적으로 전송되어, 중심 트랙의 후속 판독을 기다린다.

[0013]

본 발명의 다른 양태들에 따르면, 트랙간 간섭 완화를 위한 개시된 하드웨어 기법들은 판독 채널 내의 로컬 메모리로부터 무효화 데이터를 획득하고, HDC에 ITI 계산을 수행하기 위한 프로세싱을 요구하지 않는다. 본 발명의 다른 양태에 따르면, 후속 디지털 신호 프로세싱(DSP)을 위해 판독 데이터 경로에 표시를 위한 무효화 데이터를 저장, 제공 및 조작하여, 기록 데이터를 정확하게 복구할 기회를 향상시키는 시스템이 개시된다.

[0014]

판독 채널들(RCs)은 일반적으로 소정 시간에 판독 모드 또는 기록 모드 중 어느 하나에 있는 슬레이브 디바이스들이다. 각각의 모드에서, 데이터는 일반적으로 일 방향으로만 흐른다. 예를 들어, 데이터는 기록 모드에서 하드디스크 제어기(HDC)로부터 매체로의 판독 채널(RC)로 흐르고, 판독 모드에서 매체로부터 RC 및 그 후에 HDC로 흐른다. 판독 채널이 판독 모드에서 판독 동작을 실행하고 있을 때, 기록 데이터 경로(WDP)의 적어도 일부분은 정상적으로는 아이들 상태이다.

[0015]

따라서, 하기에서 더 설명되는 바와 같이, 기록 데이터 경로(판독 동작 동안 정상적으로는 아이들 또는 도먼트(dormant) 상태에 있음)는 무효화 데이터를 판독 데이터 경로의 ITI 완화 회로에 전달하도록 이용된다. 따라서, 기록 데이터 경로는 판독 동작 동안 무효화 데이터를 판독 채널 내로 제공하도록 하는 데 이용된다. 따라서, 판독 데이터 경로는 판독 데이터를 수집하는 데 이용되고, 기록 데이터 경로는 무효화 데이터를 저장하고 저장된 무효화 데이터를 판독 데이터 경로에 제공하는 데 이용된다.

[0016]

일 예시적인 실시형태에서, 무효화 데이터는 자기 매체로부터 판독 데이터 경로에 의해 획득되는 매체 데이터와 실질적으로 동시에 ITI 완화 회로에 제공된다. 다른 예시적인 실시형태에서, 무효화 데이터는 대응하는 매체 데이터가 자기 매체로부터 판독 데이터 경로에 의해 획득되기 전후에 ITI 완화를 위해 제공된다. 다른 이점들 중에서도, 기록 데이터 경로는 데이터를 인코딩, 스크램블링, 및 버퍼링하고 여러 정정 데이터(후속하여 매체에 기록됨)를 계산하도록 하는 기능을 일반적으로 포함하며, 이 기능은 ITI 완화를 위해 본 발명에 따라서 레버리징될 수 있다. 이 방식으로, 개시된 ITI 완화 시스템은, 이와 달리, 최소의 설계 노력, 면적 비용 및 전력 경비로 ITI 완화를 인에이블링하도록 기록 데이터에서 아이들 하드웨어 및 기존 버퍼링 능력을 이용한다.

[0017]

도 1은 예시적인 승글형 자기 기록(SMR) 시스템의 자기 매체(100) 상에서 다수의 예시적인 트랙들 중 일부분(110-1 내지 110-3)을 나타낸다. 트랙들(110-1 내지 110-3)은 일반적으로 (도 1에서 하부로부터 상부로 나타낸 바와 같이) 수직 증가형 순서로 기록된다. 본원에서 설명되는 다수의 실례들은 소정 트랙에 대해 논리적으로 각각 좌측 및 우측에 인접한 트랙들을 지칭하는 좌측 및 우측 트랙들과 같은 인접 트랙들을 참조한다. 본원에서 설명되는 다른 실례들은 소정 트랙의 근처에 있지만, 반드시 그 소정 트랙의 바로 옆에 있는 것은 아닌 트랙들을 지칭하는 이웃 트랙들을 참조할 수도 있다.

[0018]

도 1에 도시된 바와 같이, 예시적인 트랙들(110-1, 110-2, 110-3)은 트랙들(110-1, 110-2) 간의 제 1 중첩 영

역(120-1) 및 트랙들(110-2, 110-3) 간의 제 2 중첩 영역(120-2)과 함께 기록된다. 트랙(110-2)으로부터 판독된 신호는, 예를 들어 트랙(110-3)으로부터 판독된 신호의 영향을 강하게 받는데, 이는 트랙(110-3)이 이전에 기록된 트랙(110-2)과 중첩하여 기록되기 때문이다. 트랙(110-2)으로부터 판독된 신호도 또한 트랙(110-1) 상에 이전에 기록된 데이터에 의한 영향을 받는데, 이는 트랙(110-2)의 좌측 에지가 트랙(110-1)의 우측 에지 위로 기록되기 때문이다. 트랙(110-2)에 대한 판독 신호는 기록 데이터를 판독할 트랙들 위로 배치된 판독 헤드의 위치 및 크기에 강하게 의존한다. 판독 헤드가 에지(140)와 같은 다른 트랙 트랙(110-3)의 에지보다 에지(130)와 같은 트랙(110-2)의 일 에지에 더 가깝게 배치되면, 예를 들어 에지(130)에 인접한 대응 트랙(110-1)은 에지(140)에 인접한 트랙(110-3)보다 트랙(110-2)의 판독 신호에 더 많은 영향을 미칠 것이다. 판독 헤드가 110-2의 비중첩 영역과 같거나 더 큰 크기이면, 양측 트랙들(110-1, 110-3)은 ITI 잡음을 유도할 가능성이 크다.

[0019] 따라서, 일 인접 트랙이 다른 인접 트랙보다 더 현저한 ITI 영향을 가질 수 있다는 점에 주목한다. 예를 들어, 인접 트랙들(110-1, 110-3)의 위치 및 중심 트랙(110-2)의 중심선에 대한 판독 헤드의 위치에 대해 중심 트랙(110-2) 위에 있는 판독 헤드의 위치는 중심 트랙에 대해 각각의 인접 트랙에 의해 기여되는 ITI의 양에 영향을 미칠 수도 있다. 따라서, ITI 완화는 선택적으로 더 현저한 ITI 기여를 갖는 인접 트랙에 대해 우선적으로 수행될 수 있다. 여기에서 더 설명되는 바와 같이, 본원에서 설명되는 예시적인 실시형태들은, 양방향 ITI 완화가 수행되고 있다면, ITI 완화를 위해 사용될 수도 있는 트랙들의 수에 대해, 또는 소정 트랙의 일 측 또는 소정 트랙의 타측으로부터의 하나 이상의 트랙들을 사용하는 것에 대해, 또는 측면 트랙들의 순서에 대해 어떠한 규제도 가하지 않는다. 개시된 ITI 완화 메커니즘은, 일단 성공적인 복구가 달성되면, ITI 완화 프로세스가 종료하도록 (선험적으로 공지되는 경우) 가장 중요한 무효화가 우선적으로 수행되게 한다.

[0020] 본 발명이 본원에서 예시적인 SMR 시스템들의 콘텍스트에서 예시되고 있지만, ITI는 비绠글형 시스템들에서도 발생한다는 것에 다시 주목한다. 자기 매체가 중첩되지 않는 트랙들(110)으로 구성된다 해도(예컨대, 트랙들 간에 작은 간극이 존재한다고 해도), 자기 매체는, 기록 헤드가 기록 동작 동안에 트랙을 벗어난 경우에绠글된 것처럼 보일 수도 있다(즉, 간극 및 일부 인접 트랙은 중첩기록될 것이고, 도 1에 예시된 SMR 시스템처럼 보일 것이다). 따라서, 개시된 ITI 기법들은, 당업자에게 자명한 바와 같이, 임의의 자기 기록 시스템에 적용될 수 있다.

[0021] 도 2는 "Hardware-Based Methods and Apparatus for Inter-Track Interference Mitigation in Magnetic Recording Systems"라는 명칭으로 2011년 9월 30일에 출원되었으며 본원에 참조로서 포함된 미국 특허 출원 제 13/250,246 호의 교시사항들에 따라서 ITI 완화를 포함하는 자기 기록 시스템(200)의 일부분의 개략적인 블록도이다. 도 2는 판독 동작 동안의 ITI 완화를 위한, 외부 메모리(220)가 사용된 자기 기록 시스템(200)의 구성을 나타낸다. 도 2에 도시된 바와 같이, 자기 기록 시스템(200)은 하드디스크 제어기(HDC)(210) 및 판독 채널(RC)(250)을 포함한다. 판독 채널(250)은 판독 데이터 경로(RDP)(250-R) 및 기록 데이터 경로(WDP)(260-W)를 포함한다. 전술된 바와 같이, 기록 데이터 경로(260-W)는 트랙들 N-1 및 N+1과 같이, 소정 트랙 N에 인접한 하나 이상의 인접 트랙들에 대한 무효화 데이터를 판독 데이터 경로(260-R)에서의 ITI 완화 회로(280)에 전달하도록 채용된다. ITI 완화 회로(280)에 제공되는 무효화 데이터는 자기 매체로부터 판독 데이터 경로(260-R)에 의해 획득되는 매체 데이터와 실질적으로 동시에 제공된다. 다른 예시적인 실시형태에서, 무효화 데이터는 대응하는 매체 데이터가 자기 매체로부터 판독 데이터 경로(260-R)에 의해 획득되기 전후에 ITI 완화 회로(280)에 제공된다.

[0022] 일반적으로, RDP-아날로그 블록(290)은 다수의 아날로그 성분(예컨대, AC-커플링) 감쇄기(ACC)와, 적응적 제어, 기선 보상, 자기 저항 비대칭(magneto-resist asymmetric: MRA) 보상, 열 조도(thermal asperity) 검출을 갖는 가변 이득 증폭기(VGA)와, 디지털 신호 프로세싱을 위한 적응적 제어를 갖는 연속 시간 필터(CTF)와, 아날로그-디지털 컨버터(ADC)를 포함한다. 일반적으로, 열 조도는, 자기 물질이 상주하는 디스크 플래터의 평면 위로 돌출된 자기 물질의 일부분과 판독 헤드가 조우하여 신호 진폭을 실질적으로 증가시킬 때 발생한다. 열 조도 검출 블록은 그러한 자기 물질 부분들을 식별하고, 그들을 공지된 방식으로 보상하고자 한다.

[0023] 그 후, 디지털화된 신호는 신호를 평활화시키는 디지털 유한 임펄스 응답(DFIR) 필터(285)에 의해 필터링된다. DFIR(285)는 필터링된 출력을 ITI 완화 회로(280)에 제공한다. 그 후, ITI 완화 회로(280)에 의해 생성된 ITI 무효화된 신호들이, 저밀도 패리티 검사 디코더와 같은 디코더 및 비터비 디코더를 포함하는 반복적 디코딩 블록(270)에 제공된다. 판독 데이터 경로(260-R)는 소정 트랙 N에 대한 디코딩된 데이터를 하드디스크 제어기(210)에 제공한다.

[0024] 전술된 바와 같이, 기록 데이터 경로(260-W)는 일반적으로 매체에 기록될 데이터를 인코딩하여, 여러 정정이 데

이터의 후속 판독에 대해 수행될 수 있도록 하는 기능을 포함한다. 추가로, 기록 데이터 경로(260-W)는 또한 데이터를 스크램블링 및 베퍼링하며, 이 기능은 ITI 완화를 위해 본 발명에 따라 레버리징될 수 있다.

[0025] 예시적인 ITI 완화 회로(280)의 더 상세한 설명을 위해, 예를 들어 "Systems and Methods for Inter-Track Interference Compensation"라는 명칭으로 2011년 7월 19일에 출원되었으며, 본원에 참조로서 포함되는 미국 특허 출원 제13/186,174호를 참조한다. 본 발명에 따른 ITI 완화를 위한 다수의 예시적인 기법들이 도 5 내지 도 7을 참조하여 하기에서 더 설명된다. 예를 들어, 본 발명의 다양한 구현들은, ITI 완화를 가지면서 또는 갖지 않으면서, 자기 매체(295)의 직접 판독을 지원한다. 또한, 본 발명의 다른 구현은 적어도 단방향 ITI 완화를 갖는 즉각적(on-the-fly: OTF) 또는 실시간 판독을 지원한다. 본 발명의 또 다른 구현은 양방향의 ITI 완화를 갖는 오프라인 판독을 지원한다.

[0026] 도 2의 자기 기록 시스템(200)은 또한 Y-평균화된 데이터와 같은 후처리 DFIR 데이터의 ITI 완화 및/또는 ITI 완화된 데이터의 Y-평균화와 같은 ITI 완화된 DFIR 데이터의 후처리를 지원한다. 후처리된 DFIR 데이터 및 ITI 완화된 DFIR 필터에 대한 더 상세한 설명을 위해, 예를 들어 "Hardware-Based Methods and Apparatus for Inter-Track Interference Mitigation in Magnetic Recording Systems"라는 명칭으로 2011년 9월 30일에 출원된 미국 특허 출원 제 13/250,246 호를 참조한다. 예를 들어, Y-평균화된 데이터의 ITI 완화는 다수의 판독을 통해 Y-평균을 획득하는 것, 및 그 후에 Y-평균화된 샘플들을 이용하여 ITI 완화 및 디코딩을 수행하는 것을 포함한다. 마찬가지로, ITI 완화된 데이터의 Y-평균화는 섹터 판독, ITI 완화 수행, 현재 판독 데이터를 사용한 선택적 디코딩, ITI 완화된 샘플을 이용한 다수의 판독으로부터의 Y 평균 획득, 그 후의 다음 섹터 판독 등을 포함한다.

[0027] 도 2에 도시된 바와 같이, 하드디스크 제어기(210)는 판독 데이터 경로(RDP)(260-R) 및 기록 데이터 경로(WDP)(260-W)에서 대응하는 긴 레이턴시 인터페이스들(LLI)(255-R, 255-W)과 통신하는 예시적인 긴 레이턴시 인터페이스들(LLI)(240-R, 240-W)를 각각 포함한다.

[0028] 하드디스크 제어기(210)는 또한 동적 랜덤 액세스 메모리(DRAM)(220)와 같은 외부 DDR 디바이스들과 통신하는 이중 데이터 레이트(DDR) PHY 인터페이스(230)를 포함한다. 무효화 데이터는, 예를 들어 외부 DRAM(220) 또는 정적 랜덤 액세스 메모리(SRAM)나 비휘발성 플래시 메모리와 같은 다른 비휘발성 메모리에 저장될 수 있다. 예시적인 DRAM(220)은 자기 매체(100(도 1) 또는 자기 매체(295)(도 2)의 하나 이상의 트랙들에 대한 무효화 데이터를 저장할 수 있다. 예를 들어, 저장되는 무효화 데이터의 양은 현재 판독되고 있는 트랙에 대한 트랙 간격의 함수일 수 있다. 외부 DRAM(220)은 또한 단 하나 또는 다수의 섹터들(예를 들어, 이전 판독 동작 동안에 성공적으로 복구될 수 없었던 섹터들)에 대한 무효화 데이터를 저장하여, DRAM(220)에 저장될 필요가 있는 데이터의 양을 감소시킬 수도 있다.

[0029] 사이드트랙 데이터라고도 지칭되는 무효화 데이터는, 당업자에게 자명한 바와 같이, 다수의 예시적인 포맷들을 가질 수 있다. 일반적으로, 예시적인 무효화 데이터는 기록 매체 패형에 대응하는 코딩된 매체 데이터, 또는 정상적으로는 하드디스크 제어기(210)에 의해 제공될 인코딩되지 않은 사용자 데이터를 포함할 수 있다. 일반적으로, 예시적인 매체 데이터 포맷은 저밀도 패리티 체크(Low Density Parity Check; LDPC) 오버헤드, 런길이 제한(run-length limited; RLL) 인코딩 오버헤드 및 에러 검출 코드(error detection code; EDC) 오버헤드를 포함하는 인코딩된 데이터를 포함한다.

[0030] 도 3 및 도 4는 매체 데이터를 프로세싱하기 위한 상이한 실시형태들을 포함하는 판독 채널(250)의 대안의 구현들(250', 250'')을 각각 나타낸다. 도 3 및 도 4에서, 런 길이 제한 및 에러 검출 코드 인코더 및 디코더 기능들과 스크램블러 기능들은 "ESR"(즉, 에러 검출 코드, 스크램бл러 및 RLL)로 라벨링된다.

[0031] 하기에서 설명되는 도 3 및 도 4는, 각각, 판독 채널 내의 저장을 이용하는 본 발명에 따라, ITI 완화를 포함하는 자기 기록 시스템(300, 400)의 일부분들의 개략적인 블록도들이다. 이하에서 설명되는 바와 같이, 도 3 및 도 4는 데이터를 프로세싱하기 위한 서로 상이한 시스템들을 나타낸다. 도 3 및 도 4는 프로세싱되고 있는 데이터의 타입(예컨대, 코딩된 매체 데이터 또는 인코딩되지 않은 사용자 데이터)에 기초하여 양측 실시형태를 사이에서 선택적으로 구성될 수 있는 단일 시스템 내에 통합될 수 있다. 도 3 및 도 4에서, 런길이 제한 및 에러 검출 코드 인코더 및 디코더 기능들 및 스크램бл러 기능들은 "ESR"(즉, 에러 검출 코드, 스크램бл러 및 RLL)이라고 라벨링된다.

[0032] 도 2의 예시적인 실시형태에서, ITI 완화 회로(280)는 "Y-데이터"라고 지칭되는 평활화된 아날로그-디지털 컨버터(ADC) 샘플들을 프로세싱한다는 것에 주목한다. 대안의 실시형태에서, ITI 완화 회로(280)는 본원에서 "ADC

데이터"라고 지칭되는 원시(비평활화된) ADC 샘플들을 프로세싱할 수도 있다. Y-데이터 또는 ADC 데이터는, 예를 들어 매체에 기록된 각각의 매체 비트에 대해 6 비트의 데이터일 수도 있다. ADC-데이터 또는 Y-데이터는 자기 매체(295)로부터 판독되며, 각각 ADC 또는 DFIR 평활화기의 출력에서 이용가능하다. 반복 디코딩 블록(270)은 각각의 D-데이터 샘플을 단일 비트의 검출된 매체 데이터 내지 (패리티 및 다른 오버헤드 비트들의 제거 후) 단일 비트의 검출된 사용자 데이터로 변환한다. 반복 디코딩 블록(270)은, 예를 들어 주지된 LDPC 디코더를 사용하여 구현될 수도 있다.

[0033] 기록 데이터 경로(260-W)는 사용자 또는 매체 데이터 포맷으로 ITI 무효화 데이터를 택일적으로 나타낼 수 있다. 대안의 실시형태에서, 기록 데이터 경로(260-W)는 ADC 또는 Y-데이터 포맷으로 ITI 무효화 데이터를 나타내며, 이 경우 매체 비트 당 다수의 비트들이 DRAM에 저장되고 HDC로부터 기록 데이터 경로(260-W)에 제공된다. ITI 완화 회로(280)는 기록 데이터 경로(260-W)가 무엇을 제공하는가에 따라서 매체 데이터, ADC 데이터 또는 Y 데이터에 기초하여 ITI를 완화시킨다. HDC가 ITI 완화 데이터를 사용자 데이터 포맷으로 판독 채널에 제공하면, 기록 데이터 경로는 사용자 데이터를 도 3 및 도 4에서 설명되는 매체 데이터로 변환한다.

[0034] 제어 신호들

[0035] 일 예시적인 실시형태에서, 자기 기록 시스템(200)은, 예를 들어 ITI 무효화 데이터가 소정 판독 동안에 이용되어야 하는지를 나타내는, METACMD[1] 또는 ITI_GATE라고 지칭되는 ITI 제어 신호 또는 레지스터를 포함한다. ITI 무효화 데이터가 소정 판독 동안에 사용되어서는 안 된다는 것을 ITI 제어 신호가 나타내면, ITI 완화 회로(280)는 (ITI 완화에 사용될 어떠한 데이터도 존재하지 않기 때문에) 도 3 및 도 4에서 하기에 더 설명되는 바와 같이 선택적으로 바이패스될 수 있다. 또한, 예시적인 자기 기록 시스템(200)은, 예를 들어 ITI 무효화가 단 하나의 인접 트랙(예를 들어, ITI_SIDES가 ITI_SIDES=1으로 설정됨) 또는 2개의 인접 트랙들(예를 들어, ITI_SIDES가 ITI_SIDES=1로 설정됨)에 대해 수행될지를 나타내는, ITI_SIDES라고 지칭되는 모드 제어 신호 또는 레지스터를 포함한다. 일반적으로, 임의의 수 N의 트랙들은 중심 트랙에 ITI 영향을 미칠 수 있다. 또한, N 방향 ITI 완화는, 당업자에게 자명한 바와 같이, 본 발명에 따라 N 단계들로 수행될 수 있다.

[0036] 또한, 예를 들어 METACMD[2]로 지칭되는 ITI 제어 신호 또는 레지스터는, 판독 데이터 경로(260-R)에서 현재 판독 데이터가, 그것이 후속하여 ITI 무효화 데이터로서 이용될 수 있는 ITI 메모리에 저장되도록, 판독 데이터 경로(260-R)로부터 기록 데이터 경로(260-W)에 전송되어야 하는지를 나타내는 데 이용될 수 있다. METACMD[1] 및 METACMD[2]와 같은 예시적인 ITI 제어 신호들 또는 레지스터들은 하기에서 도 5 내지 도 7과 관련하여 더 설명된다.

[0037] 도 3은 판독 채널 내에서의 저장을 이용하는 ITI 완화를 포함하는 판독 채널(300)의 개략적인 블록도이다. 도 3에 도시된 바와 같이, 예시적인 판독 채널(300)은 도 2와 유사한 방식으로 판독 데이터 경로(360-R) 및 기록 데이터 경로(360-W)를 포함한다. 판독 데이터 경로(360-R)는 도 2의 판독 데이터 경로(260-R)와 유사한 방식으로 구현될 수도 있다. 전술된 바와 같이, 기록 데이터 경로(360-W)는 본 발명에 의해 판독 데이터 경로(360-R)에서 ITI 완화 회로(280)에 ITI 무효화 데이터를 저장하고 제공하도록 채용된다. 도 3의 실시형태에서, 기록 데이터 경로(360-W)에 저장될 판독 데이터 경로(360-R)로부터의 디코딩된 데이터는 사용자 데이터 포맷이고, 기록 데이터 경로(360-W)는 ITI 메모리(350)에 저장되고 ITI 완화 회로(280)로의 후속 표시를 위한 매체 데이터를 생성한다.

[0038] ITI 완화 모드 동안, 무효화 데이터는 자기 매체로부터 판독 데이터 경로(360-R)에 의해 획득되는 매체 데이터와 실질적으로 동시에 ITI 완화 회로(280)로 기록 데이터 경로(360-W)에 의해 제공된다. 다른 예시적인 실시형태에서, 무효화 데이터는 대응하는 매체 데이터가 자기 매체로부터 판독 데이터 경로(360-R)에 의해 획득되기 전후에 ITI 완화 회로(280)로 제공된다.

[0039] 판독 데이터 경로(RDP)(360-R) 및 기록 데이터 경로(360-W)에서의 긴 레이턴시 인터페이스들(LLI)(255-R, 255-W)은 각각 도 2와 유사한 방식으로 구현될 수도 있다. 또한, 반복 디코딩 블록(270) 및 ITI 완화 회로(280)가 도 2와 유사한 방식으로 구현될 수도 있다.

[0040] 도 3에 도시된 바와 같이, 판독 데이터 경로(360-R)는 HDC(210)(도 2)에 제공되는 소정 트랙 N에 대한 디코딩된 데이터를 생성한다. 또한, 소정 트랙 N에 대해 생성되는 디코딩된 데이터는 본 발명에 따라 기록 데이터 경로(360-W)에 저장되도록 선택적으로 전달될 수 있다. 판독 채널(300)은 기록 데이터 경로(360-W)에 무효화 데이터로서 저장될 디코딩된 데이터를 전송하기 위한 센트 경로(380)를 포함한다. 또한, 멀티플렉서(370)는 DA_METACMD[2](METACMD[2]의 지연된 데이터 정렬 버전)에 의해 제어된다. 멀티플렉서(370)는 판독 데이터 경로

(360-R)로부터의 션트된 디코딩된 데이터 또는 HDC(210)로부터의 기록 데이터 중 어느 하나의 선택을 허용한다.

[0041] 도 3의 예시적인 실시형태에서, 코딩된 매체는 기록 데이터 경로(360-W)에 의해 생성된다. 다양한 모드들에서, HDC(210)는 자기 매체(395)에 저장될 (또는 ITI 무효화 데이터로서 저장되는) 기록 데이터를 기록 데이터 경로(360-W)에 제공하거나, 또는 판독 데이터 경로(360-R)는 멀티플렉서(370)에 의해 제어되는 사용자 데이터 포맷으로 ITI 무효화 데이터로서 저장될 디코딩된 데이터를 기록 데이터 경로(360-W)에 제공한다. 제 1 예시적인 모드에서, 멀티플렉서(370)는 HDC(210)로부터 기록 데이터를 선택하며, 이 데이터는 이후에 기록 데이터 경로(360-W)에서 인코딩되고 정상 기록 동작으로 자기 매체(395)(도 2)에 기록된다. 제 2 예시적인 모드에서, 멀티플렉서(370)는 기록 데이터 경로(360-W)에 무효화 데이터로서 저장될 디코딩된 데이터를 판독 데이터 경로(360-R)로부터 전송하는 션트 경로(380)를 선택한다. 도 3의 예시적인 실시형태에서, 제 2 모드 동안, 디코딩된 데이터는, 사용자 데이터를 코딩된 매체 데이터로 인코딩하는 ESR 인코더(320-W) 및 LDPC 인코더(330)에 의해 인코딩된다. 코딩된 매체 데이터는 본 발명의 양태에 따라 ITI 메모리(350)에 저장되며, 그 후에 ITI 무효화 데이터로서 ITI 완화 회로에 제공된다. 기록 데이터 경로(360-W)는 사용자 데이터를 기록 동작 동안과 유사한 방식으로 매체에 인코딩한다.

[0042] 도 5 내지 도 7과 관련하여 하기에서 더 설명되는 바와 같이, 제어 신호 METACMD[2]는 판독 동작으로부터의 디코딩된 데이터가 ITI 완화 모드 동안에 후속 사용을 위해 기록 데이터 경로(360-W)에 저장될 때 RDGATE 제어 신호(자기 매체(395)로부터의 데이터 판독을 개시함)와 정렬된다. 본원에서 설명되는 추가 변형에서, 제어 신호 METACMD[2]는 RETRYGATE 제어 신호와 정렬될 수 있다. 제어 신호 DA_METACMD[2]는 제어 신호 METACMD[2]의 인가에 응답하여 생성되는 제어 신호이다. 제어 신호 DA_METACMD[2]는 복구된 데이터와 정렬하도록 지연되어, RDGATE 신호에 비해 상당히 늦을 수 있다.

[0043] 예시적인 판독 채널(300)은 HDC(210)로부터 판독 채널(300)로 "제어" 인터페이스(305)(예컨대, 제어 인터페이스 와이어들)를 제공한다. 예시적인 제어 인터페이스(305)는 제어 신호들, RDGATE, METACMD[1], METACMD[2] 및 RETRYGATE를 포함한다. 제어 신호 METACMD[1] 및 [2]는 예시적인 실시형태에서 단일 펄스들이다. 도 5 내지 도 7과 관련하여 하기에서 더 설명되는 바와 같이, RDGATE 신호가 인가될 때, 예시적인 판독 데이터 경로(360-R)는 판독 동작을 개시할 것이다. 또한, METACMD[2] 신호가 인가될 때(RDGATE 신호 또는 RETRYGATE 신호에 정렬될 때), 예시적인 판독 채널(300)은 데이터가 완전히 디코딩될 때(예컨대, 이후에 수천 개의 사이클들일 수 있음)까지 기다리고, 그 후에 데이터가 판독 데이터 경로(360-R) 상에서 ESR/LLI(320-R, 255-R)로 전달될 때, METACMD[2]의 데이터 정렬 버전(DA_METACMD[2])도 인가된다.

[0044] DA_METACMD[2]는 필요한 대로 길게 인가되어, 현재 섹터의 모든 데이터를 커버한다. 전술된 바와 같이, CD_METACMD[2] 신호는 기록 데이터 경로(360-W)에서 MUX(370)을 제어한다.

[0045] ITI 메모리(350)는, 예를 들어 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 또는 플래시 메모리와 같은 비휘발성 메모리로서 구현될 수 있다. ITI 메모리(350)의 용량은 저장된 무효화 데이터의 양에 기초하여 확립될 수 있다. ITI 메모리(350)의 (칩의 나머지 또는 오프-칩 메모리의 일부 타입과 동일한 다이 상에서의) 물리적 위치는, 예를 들어 저장될 무효화 데이터의 양 및 비용 또는 제조 중의 제약들에 기초하여 확립될 수 있다. 이 방식으로, 판독 채널(300)은 임의의 수의 섹터들 및 임의의 수의 이웃 트랙들을 이용하여 ITI 완화를 지원할 수 있다. ITI 메모리(350)는 자기 매체(100(도 1) 또는 자기 매체(295)(도 2)의 하나 이상의 트랙들 상의 하나 이상의 섹터들(또는 이들의 일부분들)에 대한 무효화 데이터를 저장할 수 있다. 예를 들어, ITI 메모리(350)는 이전 판독 동작 동안에 성공적으로 복구될 수 없었던 하나 이상의 섹터들을 저장할 수 있다.

[0046] 도 3에 도시된 바와 같이, 판독 데이터 경로(360-R)에서 ITI 완화 회로(280)는 ITI 무효화가 소정 판독 동안에 인에이블링되지 않을 때 선택적으로 바이패스될 수 있다. 또한, 판독 데이터 경로(360-R)에서 ESR 인코더(320-R)는 매체 데이터 포맷이 복구될 때 선택적으로 바이패스될 수 있다.

[0047] 도 4는 판독 채널 내의 저장을 이용하는 ITI 완화를 포함하는 판독 채널(400)의 개략적인 블록도이며, 여기서 기록 데이터 경로는 매체 데이터를 ITI 완화 회로(280)에 제공한다. 도 4에 도시된 바와 같이, 예시적인 판독 채널(400)은 도 2 및 도 3과 유사한 방식으로 판독 데이터 경로(460-R) 및 기록 데이터 경로(360-W)를 포함한다. 판독 데이터 경로(460-R)는 도 2의 판독 데이터 경로(260-R)와 유사한 방식으로 구현될 수도 있다. 전술된 바와 같이, 기록 데이터 경로(460-W)는 본 발명에 의해 판독 데이터 경로(460-R)에서 무효화 데이터를 ITI 완화 회로(280)에 저장하고 전달하도록 채용된다. 도 4의 실시형태에서, 기록 데이터 경로(460-W)에 저장될 판독 데이터 경로(460-R)로부터의 디코딩된 데이터는 매체 데이터 포맷이며, 기록 데이터 경로(460-W)는 ITI 완화 회로(280)로의 후속 제공을 위해 ITI 메모리(450)에 매체 데이터를 저장한다.

- [0048] ITI 완화 모드 동안, 무효화 데이터는 자기 매체로부터 판독 데이터 경로(460-R)에 의해 획득되는 매체 데이터와 실질적으로 동시에 ITI 완화 회로(280)로 기록 데이터 경로(460-W)에 의해 제공된다. 다른 예시적인 실시형태 또는 동작 모드에서, 무효화 데이터는 자기 매체로부터 판독 데이터 경로(460-R)에 의해 획득되는 매체 데이터 전후로 ITI 완화 회로(280)에 제공된다.
- [0049] 판독 데이터 경로(RDP)(460-R) 및 기록 데이터 경로(460-W)에서의 긴 레이턴시 인터페이스들(LLI)(255-R, 255-W)은 각각 도 2와 유사한 방식으로 구현될 수도 있다. 또한, 반복 디코딩 블록(270) 및 ITI 완화 회로(280)가 도 2와 유사한 방식으로 구현될 수도 있다.
- [0050] 도 4에 도시된 바와 같이, 판독 데이터 경로(460-R)는 HDC(210)(도 2)에 제공되는 소정 트랙 N에 대한 디코딩된 데이터를 생성한다. 또한, 소정 트랙 N에 대해 생성되는 디코딩된 데이터는 본 발명에 따라 기록 데이터 경로(460-W)에 저장되도록 선택적으로 전송될 수 있다. 판독 채널(400)은 무효화 데이터로서 기록 데이터 경로(460-W)에 저장될 디코딩된 데이터를 전송하기 위한 션트 경로(480)를 포함한다. 또한, 멀티플렉서(470)는 도 3과 유사한 방식으로 DA_METACMD[2](METACMD[2]의 지연된 데이터 정렬 버전)에 의해 제어된다. 멀티플렉서(470)는 판독 데이터 경로(460-R)로부터의 션트된 디코딩된 데이터 또는 HDC(210)로부터의 기록 데이터 중 어느 하나의 선택을 허용한다. 다양한 모드들에서, HDC(210)는 자기 매체(295)에 저장될(및/또는 ITI 메모리(450)에 ITI 무효화 데이터로서 저장되는) 기록 데이터를 매체 데이터 포맷으로 기록 데이터 경로(460-W)에 제공하거나, 또는 판독 데이터 경로(360-R)는 멀티플렉서에 의해 제어되는, ITI 무효화 데이터로서 저장될 디코딩된 데이터를 매체 데이터 포맷으로 제공한다. 제 1 예시적인 모드에서, 멀티플렉서(470)는 HDC(210)로부터 기록 데이터를 선택하며, 이 데이터는 이후에 매체 데이터(295)(도 2)에 정상 기록 동작으로 기록된다. 제 2 예시적인 모드에서, 멀티플렉서(470)는 기록 데이터 경로(460-W)에 무효화 데이터로서 저장될 매체 데이터에서 판독 데이터 경로(460-R)로부터의 디코딩된 데이터를 전송하는 션트 경로(480)를 선택한다. 코딩된 매체 데이터는 본 발명의 양태에 따라 ITI 메모리(450)에 저장되며, 그 후에 ITI 무효화 데이터로서 ITI 완화 회로(280)에 제공된다.
- [0051] 판독 데이터 경로(460-R)로부터의 매체 데이터는 (예컨대, LDPC 디코더의 출력으로부터의) 디코딩된 데이터일 수 있고, 또는 (예컨대, LDPC 디코더의 입력으로부터의) 디코딩되지 않은 데이터일 수 있다는 것에 주목한다. 선택은 구성될 수 있거나 동적일 수 있다(일부 내부 메커니즘 또는 계산에 기초하여 선택될 수 있다). 예를 들어, 소정 섹터가 LDPC 디코더에서 실패했다면, LDPC 디코더에서의 입력 데이터는 실패한 LDPC 출력 데이터 대신에 기록 데이터 경로(460-W)로 전송될 수 있다.
- [0052] 예시적인 판독 채널(400)은 HDC(210)로부터 판독 채널(400)로 도 3과 유사한 방식으로 "제어" 인터페이스(405) (예컨대, 제어 인터페이스 와이어들)를 제공한다. 예시적인 제어 인터페이스(405)는 제어 신호들 RDGATE, METACMD[1], METACMD[2] 및 RETRYGATE를 포함한다.
- [0053] 도 4의 예시적인 실시형태에서, 코딩된 매체 데이터는 판독 데이터 경로(460-R)에서 생성된다. 따라서, 예시적인 기록 데이터 경로(460-W)에서 ESR 인코더(420-W) 및 LDPC 인코더(430)는 ITI 메모리(450)에 저장된 후에 ITI 완화 회로(280)에 제공되는 매체 데이터에 의해 바이패스 경로(425)를 이용하여 제공된다. 기록 데이터 경로(460-W)에서 ESR 인코더(420-W) 및 LDPC 인코더(430)는 또한 매체 데이터가 자기 매체(295)에 기록될 때 기록 동작 동안 매체 데이터에 의해 바이패스된다.
- [0054] 도 4에 도시된 바와 같이, 판독 데이터 경로(460-R)에서 ITI 완화 회로(280)는 ITI 무효화가 소정 판독 동작 동안에 인에이블링되지 않을 때 선택적으로 바이패스될 수 있다. 또한, 판독 데이터 경로(460-R)에서 ESR 인코더(420-R)는 매체 데이터 포맷이 복구될 때 선택적으로 바이패스될 수 있다.
- [0055] 도 3 및 도 4와 관련하여 전술된 2개의 예시적인 모드들에서, 판독 동작 동안 HDC(210)에 제공되는 소정 트랙 N에 대한 디코딩된 데이터는 ITI 무효화 데이터로서 저장될, 션트 경로들(380, 480)을 이용하여 기록 데이터 경로(360-W, 460-W)에 각각 제공되는 디코딩된 데이터와 동일한 포맷(도 3에서의 사용자 데이터 포맷 및 도 4에서의 매체 데이터 포맷)이다. 추가 변형에서, 디코딩된 데이터는 사용자 데이터 포맷(예컨대, HDC(210)가 운영 시스템으로 전달할 수 있는 데이터 포맷)으로 HDC(210)에 제공될 수 있고, 디코딩된 데이터는 매체 데이터 포맷으로 기록 데이터 경로(360-W, 460-W)에 제공될 수 있으며, 그 반대로도 될 수 있다. 이 변환은, 당업자에게 자명한 바와 같이, 예를 들어 구성 레지스터들을 이용하여 핸들링될 수 있다.
- [0056] 또 다른 변형으로, ITI 완화 회로(280)(또는 판독 채널(300, 400)에서의 다른 전용 회로 또는 프로세스)는, 당업자에게 자명한 바와 같이, 저장을 위해 사용되는 임의의 포맷으로부터 ITI 완화를 위해 사용될 임의의 바람직한 포맷으로 ITI 메모리(350, 450)에 저장된 데이터를 변환할 수 있다.

- [0057] 도 5a 및 도 5b는 본 발명에 따라 예시적인 자동 양방향 ITI 완화를 구현하도록 각각 도 3 및 도 4의 예시적인 판독 채널들(300, 400)에 대한 시간 함수로서 다수의 인터페이스 신호들(500, 550)을 나타낸다(단일 섹터에 대해, FULL3). 일반적으로, 다음 도면에서, MEDIA 신호는 매체 상에 있는 것(서보, 프래그먼트, 또는 전 섹터)을 나타낸다. 도면에서 "FRG"라는 용어는 섹터의 프래그먼트를 나타내고, "FULL"이라는 용어는 완전한 섹터를 나타내며, "SERVO"라는 용어는 분할 섹터를 나타낸다. CHAN_RDY 신호는, 채널이 판독 동작에 대한 준비가 되어 있을 때를 나타낸다. 또한, RDGATE 신호는 판독 게이트에 대응하고 매체로부터의 판독을 개시한다. RDGATE 신호는 각각의 섹터 및 섹터 프래그먼트의 시작에서 활성 상태이다. 또한, 예시적인 ITI 제어 신호 METACMD[2]는, 판독 데이터 경로(260-R)에서의 현재 판독 데이터가, 그것이 후속으로 ITI 무효화 데이터로서 사용될 수 있는 ITI 메모리(350, 450)에 저장되도록 판독 데이터 경로(260-R)로부터 기록 데이터 경로(260-W)로 전달되어야 하는지를 나타낸다.
- [0058] 전술된 바와 같이, 신호 METACMD[1]는 판독 또는 재시도(각각 RDGATE 또는 RETRYGATE)로 ITI 완화를 트리거한다. 제어 신호 DA_METACMD[2]는 제어 신호 METACMD[2]의 인가에 응답하여 생성되는 제어 신호이다. DA_METACMD[2]는 복구된 데이터와 정렬되어, RDGATE 신호보다 상당히 더 늦을 수 있다. METACMD[2]의 인가는 DA_METACMD[2] 펄스가 추후에 발생하게 한다(그 판독과 관련된 데이터와 정렬됨). DATA_VALID_R 신호는 각각의 판독 섹터가 디코딩되었을 때를 나타낸다. 신호 NRZ_DATA_R은 매체로부터 판독된 NRZ 데이터를 나타낸다.
- [0059] 도 5a는 소정 트랙 N에 대해 좌측 인접 트랙 N-1 및 우측 인접 트랙 N+1에 대한 판독 데이터 신호들의 집합(500)을 나타낸다. 좌측 인접 트랙 N-1은 도 5a의 좌측에 도시되고, 우측 인접 트랙 N+1은 도 5a의 우측에 도시된다. 도 5b는 인에이블링된 ITI 완화를 갖는 소정 트랙 N에 대한 판독 데이터 신호들의 집합(550)을 나타낸다. 후술되는 바와 같이, 도 5a에 도시된 인접 트랙들 N-1, N+1의 판독 동작 동안에 수집된 판독 데이터의 일부분은 본 발명에 따라 ITI 메모리(350, 450)에 무효화 데이터로서 저장되고, 소정 트랙 N에 대해 수행되는 후속 판독 동작 동안에 양방향 ITI 완화를 위해 사용된다. 특히, 인접 트랙들 N-1, N+1로부터 섹터 3(FULL3)에 대한 판독 데이터는 ITI 메모리(350, 450)에 무효화 데이터로서 저장된다.
- [0060] 전술된 바와 같이, 신호 METACMD[1]는 판독 또는 재시도(각각 RDGATE 또는 RETRYGATE)로 ITI 완화를 트리거한다. 도 5a에 도시된 바와 같이, 판독 채널(300, 400)은 제어 신호 RDGATE=1 및 METACMD[2]=0을 설정함으로써 섹터들 1, 2, 4 및 5에 대해 인접 트랙들 N-1, N+1의 정상 매체 판독 동작들(즉, ITI 무효화 데이터의 저장 없는 매체 판독들)을 수행한다. 또한, 판독 채널(300, 400)은 인접 트랙들 N-1, N+1의 판독 동작들을 수행하며, RDGATE=1 및 METACMD[2]=0(도 5a의 영역들(510))을 설정함으로써 섹터 3에 대해 ITI 메모리(350, 450)에 섹터 FULL3을 무효화 데이터로서 저장한다. 따라서, 섹터 FULL3은 HDC(210)에 전송될 것이고, 또한 ITI 메모리(350, 450)에 저장되도록 기록 데이터 경로(360-W, 460-W) 내로 지향될 것이다. 지연된 DA_METACMD[2]는 디코딩된 데이터(DATA_VALID_R)(영역들(515))에 정렬될 것이다.
- [0061] 도 5b에 도시된 바와 같이, 소정 트랙 N에 대한 판독 데이터의 수집은 인에이블링된 ITI 완화(인가된 METACMD[1])로 수행된다. CHAN_RDY 신호는 시간(560)에서 상승하여, 전술된 바와 같이, ITI 메모리(350, 450)에 저장된 ITI 무효화 데이터가 사용될 준비가 되어 있음을 나타낸다. 섹터 3(FULL3)에 대해 ITI 완화를 갖는 판독 동작은 제어 신호들 RDGATE=1 및 METACMD[2]=1을 설정함으로써 도 5에서 개시된다. 또한, METACMD[2]는, 그것이 ITI 완화에서 후속하여 사용되도록 ITI 메모리(350, 450)에 ITI 완화된 데이터를 저장하기를 원한다면, 마찬가지로 시간(570)에서 선택적으로 인가될 수 있다. 양방향 무효화는 ITI 회로(280)에 의해 수행되고, 복구된 데이터는 판독 데이터 경로(360-R, 460-R)에 의해 생성되고 HDC(210)에 전송된다. 시간(580)에서의 DATA_VALID_R 신호는 섹터 3(FULL3)이 성공적으로 디코딩되었음을 나타낸다(NRZ_DATA_R에 대해, 미도시된 SECTOR_GOOD는 "에러 없이 디코딩"하는 것을 나타낸다).
- [0062] 또한, METACMD[2]가 시간(570)에서 인가되면, ITI 완화된 데이터는 ITI 완화에서 후속 사용을 위해 ITI 메모리(350, 450)에 저장될 것이다. 대응하는 지연된 DA_METACMD[2]는 디코딩된 데이터(DATA_VALID_R)(영역(580))에 정렬될 것이다.
- [0063] 도 6a 및 도 6b는 본 발명의 양태들에 따라 예시적인 버스트의 2개의 양방향 ITI 완화를 구현하도록 각각 도 3 및 도 4의 판독 채널(300, 400)에 대한 시간 함수로서 다수의 인터페이스 신호들(600, 650)을 나타낸다. 특히, 2개의 단방향 ITI 완화는 섹터들 3 및 4(FULL3, FULL4)에 대해 수행된다. 도 6a는 좌측 인접 트랙 N-1에 대한 판독 데이터 신호들의 집합(600)을 나타낸다. 도 6b는 인에이블링된 ITI 완화를 갖는 소정 트랙 N에 대한 판독 데이터 신호들의 집합(650)을 나타낸다. 후술되는 바와 같이, 도 6a에 도시된 인접 트랙 N-1의 판독 동작 동안에 수집된 판독 데이터의 일부분은 본 발명에 따라 무효화 데이터로서 ITI 메모리(350, 450)에 저장되고, 소정

트랙 N에 대해 수행되는 후속 판독 동작을 위해 ITI 완화에 사용된다. 특히, 인접 트랙 N-1로부터의 섹터 3(FULL3) 및 섹터 4(FULL4)에 대한 판독 데이터는 ITI 메모리(350, 450)에 무효화 데이터로서 저장된다.

[0064] 본원에서 설명되는 바와 같이, 신호 METACMD[1]는 판독 또는 재시도(RDGATE 또는 RETRYGATE에 정렬됨)로 ITI 완화를 트리거한다. 도 6a에 도시된 바와 같이, 판독 채널(300, 400)은 제어 신호 RDGATE=1 및 METACMD[2]=0을 설정함으로써 섹터들 1, 2 및 5에 대해 인접 트랙 N-1의 정상 매체 판독 동작들(즉, ITI 무효화 데이터의 저장 없는 매체 판독들)을 수행한다. 또한, 판독 채널(300, 400)은 인접 트랙 N-1의 판독 동작들을 수행하며, 제어 신호 RDGATE=1 및 METACMD[2]=1(도 6a의 영역들(610, 620))을 설정함으로써 섹터들 3 및 4에 대해 ITI 메모리(350, 450)에 섹터 FULL3 및 섹터 FULL4를 저장한다. 따라서, 섹터들 FULL3 및 FULL4는 HDC(210)에 전송될 것이고, 또한 ITI 메모리(350, 450)에 저장되도록 기록 데이터 경로(360-W, 460-W) 내로 지향될 것이다. 지연된 DA_METACMD[2]는 디코딩된 데이터(DATA_VALID_R)(영역(615))에 정렬될 것이다.

[0065] 도 6b에 도시된 바와 같이, 소정 트랙 N에 대한 판독 데이터의 수집은 인에이블링된 ITI 완화(인가된 METACMD[1])로 수행된다. CHAN_RDY 신호는 시간(660)에서 상승하여, 전술된 바와 같이, ITI 메모리(350, 450)에 저장된 ITI 무효화 데이터가 사용 준비가 되어 있음을 나타낸다. 섹터 3(FULL3)에 대한 ITI 완화를 갖는 판독 동작은 제어 신호들 RDGATE=1 및 METACMD[1]=1을 설정함으로써 도 6b의 시간(670)에서 개시된다. 또한, 섹터 4(FULL4)에 대한 ITI 완화를 갖는 판독 동작은 제어 신호들 RDGATE=1 및 METACMD[1]=1을 설정함으로써 도 6b의 시간(675)에서 개시된다. 또한, METACMD[2]는, 예를 들어 ITI 완화에서 후속 사용을 위해 섹터 4(FULL4)에 대한 ITI 완화된 데이터를 ITI 메모리(350, 450)에 저장하기를 원하면, 시간(675)에서 선택적으로 인가될 수 있다. ITI 완화는 ITI 완화 회로(280)에 의해 수행되며, 복구된 데이터는 판독 데이터 경로(360-R, 460-R)에 의해 생성되어 HDC(210)에 전송된다. 섹터 3에 대한 시간(680) 및 섹터 4에 대한 시간(685)에서 DATA_VALID_R 신호는 섹터들 3 및 4(FULL3, FULL4)이 성공적으로 디코딩되었음을 나타낸다(NRZ_DATA_R에 대해, 미도시된 SECTOR_GOOD는 "에러 없이 디코딩"하는 것을 나타낸다).

[0066] 또한, METACMD[2]가 시간(675)에서 섹터 4에 대해 인가되면, ITI 완화된 데이터는 ITI에서 후속 사용을 위해 ITI 메모리(350, 450)에 저장될 것이다. 대응하는 지연된 DA_METACMD[2]는 디코딩된 데이터(DATA_VALID_R)(영역(685))에 정렬될 것이다.

[0067] 3 방향 ITI 완화와 같은 추가 트랙들을 사용하는 ITI 완화가, 당업자에게 자명한 바와 같이, 본 발명에 따라 수행될 수 있다는 것에 주목한다.

[0068] 도 7a 및 도 7b는 본 발명의 양태들에 따라서 동일한 섹터에 대한 예시적인 버스트의 2개의 연속적인 단방향 ITI 완화를 구현하도록 각각 도 3 및 도 4의 판독 채널(300, 400)에 대한 시간 함수로서 다수의 인터페이스 신호들(700, 750)을 나타낸다. 특히, 2개의 연속적인 단방향 ITI 완화들이 섹터 3(FULL3)에 대해 1 측면에 한 번 수행된다. 도 7a는 우측 인접 트랙 N-1 및 좌측 인접 트랙 N+1에 대한 판독 데이터 신호들의 집합(700)을 나타낸다. 도 7b는 인에이블링된 ITI 완화를 갖는 소정 트랙 N에 대한 판독 데이터 신호들의 집합(750)을 나타낸다. 후술되는 바와 같이, 도 7a에 도시된 인접 트랙들 N-1 및 N+1의 판독 동작 동안에 수집된 판독 데이터의 일부는 본 발명에 따라 ITI 메모리(350, 450)에 무효화 데이터로서 저장되고, 소정 트랙 N에 대해 수행되는 후속 판독 동작을 위해 ITI 완화에 사용된다. 특히, 인접 트랙들 N-1 및 N+1로부터의 섹터 3(FULL3)에 대한 판독 데이터는 ITI 메모리(350, 450)에 무효화 데이터로서 저장된다.

[0069] 본원에서 설명되는 바와 같이, 신호 METACMD[1]은 판독 또는 재시도(RDGATE에 정렬됨)로 ITI 완화를 트리거한다. 도 7a에 도시된 바와 같이, 판독 채널(300, 400)은 제어 신호 RDGATE=1 및 METACMD[2]=0을 설정함으로써 섹터들 1, 2, 4 및 5에 대해 인접 트랙 N-1의 정상 매체 판독 동작들(즉, ITI 무효화 데이터의 저장 없는 매체 판독들)을 수행한다. 또한, 판독 채널(300, 400)은 인접 트랙 N-1의 판독 동작을 수행하며, 제어 신호 RDGATE=1 및 METACMD[2]=1(도 7a의 영역(710))을 설정함으로써, 섹터 3에 대해 섹터 FULL3 및 섹터 FULL4를 무효화 데이터로서 ITI 메모리(350, 450)에 저장한다. 따라서, 트랙들 N-1 및 N+1에 대한 섹터 FULL3은 HDC(210)에 전송될 것이며, 또한 ITI 메모리(350, 450)에 저장되도록 기록 데이터 경로(370-W, 470-W) 내로 지향될 것이다. 지연된 DA_METACMD[2]는 대응하는 디코딩된 데이터(DATA_VALID_R)에 정렬될 것이다(영역(715)).

[0070] 도 7b에 도시된 바와 같이 소정 트랙 N에 대한 판독 데이터의 수집은 인에이블링된 ITI 완화(인가된 METACMD[1])로 수행된다. CHAN_DRY 신호는 시간(760)에서 상승하여, 전술된 바와 같이, ITI 메모리(350, 450)에 저장된 ITI 무효화 데이터가 사용할 준비가 되어 있음을 나타낸다. 섹터 3(FULL3)에 대한 단방향 ITI 완화를 갖는 판독 동작은 제어 신호들 RDGATE=1 및 METACMD[1]=1을 설정함으로써 도 7b의 시간(770)에서 개시된다.

- [0071] 섹터 3의 제 2 디코딩은 제어 신호들 RDGATE=1 및 METACMD[1]=1을 설정함으로써 도 7b의 시간(775)에서 개시된 단방향 ITI 완화와 함께 시도되어, 내부적으로 저장된 데이터를 재활용하고, 제 2 측 ITI 무효화를 수행하고, 데이터를 복구한다. 또한, METACMD[2]는, 예를 들어 ITI에서 후속 사용을 위해 섹터 3(FULL3)에 대한 ITI 완화된 데이터를 ITI 메모리(350, 450)에 저장하기를 원한다면, 시간(775)에서 선택적으로 인가될 수 있다. ITI 완화는 ITI 완화 희로(280)에 의해 수행되며, 복구된 데이터는 판독 데이터 경로(370-R, 470-R)에 의해 생성되어 HDC(210)로 전송된다. 섹터 3에 대한 시간(780)에서 DATA_VALID_R 신호는 섹터 3(FULL3)이 성공적으로 디코딩되었음을 나타낸다(NRZ_DATA_R에 대해, 시간(790)에서, SECTOR_GOOD는 "에러 없이 디코딩"하는 것을 나타낸다).
- [0072] 또한, METACMD[2]가 시간(775)에서 섹터 3에 대해 인가되면, 트랙 N으로부터의 디코딩된 데이터는 ITI 완화에서 후속 사용을 위해 ITI 메모리(350, 450)에 저장될 것이다. 대응하는 지연된 DA_METACMD[2]는 디코딩된 데이터(DATA_VALID_R)에 정렬될 것이다(영역(785)).
- [0073] 본 발명의 양태들은 "Hardware-Based Methods and Apparatus for Inter-Track Interference Mitigation in Magnetic Recording Systems"라는 명칭으로 2011년 9월 30일에 출원되었으며 본원에 참조로서 포함되는 미국 특허 출원 제 13/250,246 호에서 설명되는 모든 동작 모드들을 지원한다. 예를 들어, 하기의 동작 모드들은, 당업자에게 자명한 바와 같이, 본 개시물 및 미국 특허 출원 제 13/250,246 호의 개시사항에 기초하여, 본원에서 설명되는 실시형태들에 의해 지원된다:
- [0074] 단방향 ITI 완화(재시도 또는 OTF(on-the-fly)),
- [0075] 기록 경로(360-W, 460-W) 내로 수집되는 섹터들 및 수집되지 않는 섹터들에 대한 완전한 선택,
- [0076] 양방향 자동 ITI 완화,
- [0077] 한 번에 일 측 다수의 연속적인 단방향 ITI 완화,
- [0078] 평균화, 그 후에 일 측 ITI 완화,
- [0079] 단방향 ITI 완화, 그 후에 평균화
- [0080] 판독 데이터 경로(360-R, 460-R) 및 ITI 메모리(350, 450)로부터의 매체 데이터 포맷,
- [0081] 판독 데이터 경로(360-R, 460-R) 및 기록 데이터 경로(360-W, 460-W)로부터의 사용자 데이터 포맷이, ITI 메모리(350, 450)에 저장되도록 사용자 데이터를 매체 데이터 포맷으로 변환한다.
- [0082] 전술된 바와 같이, 본원에서 설명되는, 자기 기록 시스템들 및 판독 채널들의 배열은 종래의 배열들에 비해 다수의 이점들을 제공한다. 또한, 본 발명의 전술된 실시형태들은 오로지 예시에 불과한 것으로 의도된다는 것이 강조되어야 한다. 일반적으로, 예시적인 자기 기록 시스템들은, 당업자에게 자명한 바와 같이, 기록 데이터 경로를 이용하여 ITI 완화 데이터를 제공하는 ITI 완화 방식들을 포함하도록 수정될 수 있다. 또한, ITI 완화를 위한 개시된 기법들은 가상 저장 시스템과 같은 임의의 자기 기록 시스템/RAID 시스템과 같은 저장 가상화 시스템에 채용될 수 있다.
- [0083] 본원에서 설명되는 인터페이스 및 데이터 흐름 메커니즘들은, 당업자에게 자명한 바와 같이, 수정 없이도 추가 동작 모드들 및 구성들을 지원한다. 예를 들어, 개시된 ITI 완화 기법들은 도시된 바와 같이 간접하는 다수의 사이드트랙들을 갖는 종래의 드라이브들(N 방향 완화를 위한 잠재적 사용), 정렬되거나 비정렬된 섹터들을 갖는 청글형 또는 통상적인 드라이브들(공지된 데이터의 잠재적 사용), 및 의도되지 않은 스퀴징을 갖는 종래의 드라이브들(드라이브들이 청글형 드라이브가 아님에도 불구하고 ITI 복구를 필요로 하게 함)에서 구현될 수도 있다. 일반적으로, 비정렬된 섹터들은, 인접 섹터들의 데이터가 정렬되지 않을 때 발생한다. 예를 들어, 도 1을 참조하면, 중심 트랙(110-2)이 인접 트랙들(110-1, 110-3) 중 하나 이상에 정렬되지 않았다면, 트랙들은 비정렬된 것으로 말해진다. 비정렬된 트랙들의 이벤트에서, 본 발명은, 인접 트랙의 정렬 부분들이 속하는 섹터들과는 무관하게, 소정 트랙의 섹터에 정렬되는 인접 트랙의 부분들을 이용하여 그 소정 트랙의 섹터의 ITI 완화를 허용한다.
- [0084] 또한, 본 발명의 예시적인 실시형태들이 METACMD[2] 제어 신호와 같은 제어 신호들을 추가 변형들에서 인터페이스 핀들로서 C용하고 있지만, 제어 신호들 중 하나 이상은 캡처를 위해 실질적으로 식별하는 임의의 내부 메커니즘에 의해 대체될 수 있고, 개별 섹터는 섹터 판독들의 스트림 내에서 판독된다. 예를 들어, "이 하나의 섹터를 루프한다"는 것을 나타내는 간단한 레지스터가 채용될 수 있다. 다른 변형에서, 섹터 식별자가 존재하면(즉, 섹터들이 넘버링되거나 이와 달리 고유하게 식별되면), "번호에 의해 섹터"를 나타내거나 또는 "고유 식별자에

의해 섹터"를 나타내는 레지스터가 채용될 수 있다.

[0085] 본 발명의 예시적인 실시형태들이 디지털 로직 블록들에 관하여 설명되고 있지만, 당업자에게 자명한 바와 같이, 다양한 기능들이 디지털 도메인에서 소프트웨어 프로그램, 회로 엘리먼트들 또는 상태 기계들에 의한 하드웨어, 또는 소프트웨어와 하드웨어의 결합으로 프로세싱 단계들로서 구현될 수도 있다. 이러한 소프트웨어는, 예를 들어 디지털 신호 프로세서, 사용자 주문형 집적회로, 마이크로제어기, 또는 범용 컴퓨터에 채용될 수도 있다. 이러한 하드웨어 및 소프트웨어는 집적회로 내에 구현된 회로들 내에 실장될 수도 있다.


[0086] 본 발명의 집적회로 구현에서, 다수의 집적회로 다이들은 일반적으로 웨이퍼의 표면 상에서 반복적인 패턴으로 형성된다. 이러한 다이 각각은 본원에서 설명되는 바와 같은 디바이스를 포함할 수도 있고, 다른 구조들 또는 회로들을 포함할 수도 있다. 다이들은 웨이퍼로부터 절개 또는 다이싱되며, 이후에 집적회로들로서 패키징된다. 당업자는, 패키징된 집적회로들을 생성하기 위해 웨이퍼들 및 패키지 다이들을 다이싱하는 방법을 알고 있을 것이다. 이렇게 제조된 집적회로들은 본 발명의 일부분인 것으로 간주된다.

[0087] 따라서, 본 발명의 기능들은 방법들의 형태 및 그러한 방법들을 실행시키기 위한 장치들로 구현될 수 있다. 본 발명의 하나 이상의 양태들은, 예를 들어 저장 매체에 저장되든, 기계 내로 로딩 및/또는 기계에 의해 실행되든, 또는 일부 송신 매체를 통해 송신되든, 프로그램 코드의 형태로 구현될 수 있으며, 여기서 프로그램 코드가 컴퓨터와 같은 기계 내로 로딩되고 기계에 의해 실행될 때, 그 기계는 본 발명을 실행시키기 위한 장치가 된다. 범용 프로세서 상에서 구현될 때, 프로그램 코드 세그먼트들은 특정 로직 회로들과 유사하게 동작하는 디바이스를 제공하도록 프로세서와 결합한다. 본 발명은 또한 집적 회로, 디지털 신호 프로세서, 마이크로프로세서 및 마이크로제어기 중 하나 이상에서 구현될 수 있다.


[0088] 본원에서 도시되고 설명된 실시형태들 및 변형들은 본 발명의 원리를 예시하기 위한 것에 불과하며, 다양한 수정들이 본 발명의 사상 및 범주로부터 벗어나지 않고서도 당업자에 의해 구현될 수도 있다는 것이 이해될 것이다.

도면


도면1




도면2




도면3




도면4



도면5



도면6



도면7

