

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号
特許第7558650号
(P7558650)

(45)発行日 令和6年10月1日(2024.10.1)

(24)登録日 令和6年9月20日(2024.9.20)

(51)国際特許分類		F I	
B 4 1 J	2/447(2006.01)	B 4 1 J	2/447 1 0 1 B
B 4 1 J	2/45 (2006.01)	B 4 1 J	2/447 1 0 1 D
G 0 3 G	15/04 (2006.01)	B 4 1 J	2/45
G 0 3 G	21/14 (2006.01)	G 0 3 G	15/04 1 1 3
G 0 3 G	15/00 (2006.01)	G 0 3 G	21/14
請求項の数 6 (全29頁) 最終頁に続く			
(21)出願番号	特願2019-152968(P2019-152968)	(73)特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22)出願日	令和1年8月23日(2019.8.23)	(74)代理人	100123559 弁理士 梶 俊和
(65)公開番号	特開2021-30564(P2021-30564A)	(74)代理人	100177437 弁理士 中村 英子
(43)公開日	令和3年3月1日(2021.3.1)	(72)発明者	吉田 英史 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
審査請求日	令和4年8月8日(2022.8.8)	(72)発明者	小山 勇人 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
前置審査		審査官	大関 朋子
		最終頁に続く	

(54)【発明の名称】 画像形成装置

(57)【特許請求の範囲】

【請求項1】

第1の解像度で潜像を形成する第1のモードと、前記第1の解像度よりも低い第2の解像度で潜像を形成する第2のモードと、で動作する画像形成装置であって、
回転する感光体と、
前記感光体の回転軸方向に沿って、かつ、前記回転軸方向において前記第1の解像度に対応する間隔で配列された複数の発光部を有する発光チップと、
前記複数の発光部の駆動を制御する画像データを生成し、生成した前記画像データをクロック信号に同期して出力する生成部と、
前記複数の発光部のそれぞれに対応して設けられる複数の駆動部であって、前記クロック信号に同期して前記画像データが入力され、入力された前記画像データに応じて前記複数の発光部のそれぞれの点灯と消灯とを駆動する複数の駆動部と、
を備え、
前記複数の発光部は、前記感光体の回転方向における、前記画像形成装置の出力解像度だけ前記感光体の表面が移動する周期で発されるライン同期信号に対応した間隔で発光し、
前記画像形成装置が前記第1のモードで動作する場合、前記複数の駆動部のそれぞれに異なる画像データが入力され、
前記画像形成装置が前記第2のモードで動作する場合、前記複数の発光部に含まれる第1の発光部に対応する第1の駆動部と、前記複数の発光部に含まれ、前記回転軸方向における一方において前記第1の発光部に隣接する第2の発光部に対応する第2の駆動部と、に

同一の画像データが入力され、

前記画像形成装置は、前記画像形成装置が前記第 1 のモードで動作する場合、前記第 1 の駆動部と前記第 2 の駆動部とに異なる画像データを出力し、前記画像形成装置が前記第 2 のモードで動作する場合、前記第 1 の駆動部と前記第 2 の駆動部とに同一の画像データを出力するセレクトを備える、

ことを特徴とする画像形成装置。

【請求項 2】

前記第 1 の解像度は前記第 2 の解像度の 2 倍の解像度である、

ことを特徴とする請求項 1 に記載の画像形成装置。

【請求項 3】

前記複数の発光部は有機 EL である、

ことを特徴とする請求項 1 に記載の画像形成装置。

【請求項 4】

前記発光チップは、シリコン基板と、層状に形成され光が透過可能な第 1 の電極層と、前記シリコン基板の表面に垂直な垂直方向において前記第 1 の電極層と前記シリコン基板との間に層状に形成された第 2 の電極層であって、前記回転軸方向に沿って並べられた複数の電極を有する第 2 の電極層と、前記垂直方向において前記第 1 の電極層と前記第 2 の電極層との間に層状に形成された発光層と、を有し、

前記発光層が発した光は前記第 1 の電極層を透過して出射される、

ことを特徴とする請求項 1 に記載の画像形成装置。

【請求項 5】

前記駆動部は、前記シリコン基板に設けられ、画像データに基づいて前記複数の発光部の点灯と消灯とを制御する駆動回路を有し、

前記複数の電極と前記駆動回路とは、前記回転軸方向においてオーバーラップし、前記感光体の回転方向においてオーバーラップする、

ことを特徴とする請求項 4 に記載の画像形成装置。

【請求項 6】

前記第 1 の電極層は前記複数の電極の全てに対して共通に形成されている、

ことを特徴とする請求項 4 に記載の画像形成装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画像形成装置に関する。

【背景技術】

【0002】

電子写真方式の画像形成装置であるプリンタでは、露光ヘッドを使用して感光ドラムを露光し、潜像形成を行う方式が一般的に知られている。ここで、露光ヘッドには、例えば LED (Light Emitting Diode) や有機 EL (Organic Electro Luminescence) などが用いられる。露光ヘッドは、感光ドラムの長手方向に配列された発光素子列と、発光素子列からの光を感光ドラム上に結像させるロッドレンズアレイと、から構成される。LED や有機 EL は、発光面からの光の照射方向がロッドレンズアレイと同一方向となる面発光形状を有する構成が知られている。ここで、発光素子列の長さは、感光ドラム上における画像領域幅に応じて決まり、プリンタの解像度に応じて発光素子間の間隔が決まる。例えば、1200 dpi のプリンタの場合、画素の間隔は $21.16 \mu\text{m}$ であり、そのため、発光素子間の間隔も $21.16 \mu\text{m}$ に対応する間隔となる。このような露光ヘッドを使用したプリンタでは、レーザビームを回転多面鏡によって偏向されたレーザビームによって感光ドラムを走査するレーザ走査方式のプリンタと比べて、使用する部品数が少ないため、装置の小型化、低コスト化が容易である。

【0003】

10

20

30

40

50

例えば特許文献 1 では、主走査方向に並ぶ各発光素子を 1 画素ごとに千鳥状に配置している。画像の解像度が低い場合は、主走査方向における偶数又は奇数番目の発光素子のみ点灯させ、画像の解像度が高い場合は、偶数、奇数合わせてすべての発光素子を点灯させる。これにより、画像の解像度に対応した発光を行うことが提案されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開 2008 - 246703 号公報

【発明の概要】

【発明が解決しようとする課題】

10

【0005】

しかしながら、従来例のように、画像の解像度に応じて発光素子数を変更する場合、解像度が低いときには発光素子数を減らし、発光する発光素子間を解像度に合わせた間隔にする必要がある。このとき、感光体上に各発光素子が発光することで形成されるスポットのサイズが画像の解像度の画素間隔より小さい場合、隣接する発光素子同士が作るスポットが離れてしまう。このため、主走査方向におけるドットが離間した画像形成となり、例えば画像輪郭にジャギーが発生するなどの画質の低下が発生するという課題がある。

【0006】

上記課題に鑑み、本発明は、電極が配列された間隔に対応する第 1 の解像度の半分の第 2 の解像度で形成される画像の画質が低下してしまうことを抑制することを目的とする。

20

【課題を解決するための手段】

【0007】

上述した課題を解決するために、本発明は、以下の構成を備える。

【0008】

(1) 第 1 の解像度で潜像を形成する第 1 のモードと、前記第 1 の解像度よりも低い第 2 の解像度で潜像を形成する第 2 のモードと、で動作する画像形成装置であって、回転する感光体と、前記感光体の回転軸方向に沿って、かつ、前記回転軸方向において前記第 1 の解像度に対応する間隔で配列された複数の発光部を有する発光チップと、前記複数の発光部の駆動を制御する画像データを生成し、生成した前記画像データをクロック信号に同期して出力する生成部と、前記複数の発光部のそれぞれに対応して設けられる複数の駆動部であって、前記クロック信号に同期して前記画像データが入力され、入力された前記画像データに応じて前記複数の発光部のそれぞれの点灯と消灯とを駆動する複数の駆動部と、を備え、前記複数の発光部は、前記感光体の回転方向における、前記画像形成装置の出力解像度だけ前記感光体の表面が移動する周期で発せられるライン同期信号に対応した間隔で発光し、前記画像形成装置が前記第 1 のモードで動作する場合、前記複数の駆動部のそれぞれに異なる画像データが入力され、前記画像形成装置が前記第 2 のモードで動作する場合、前記複数の発光部に含まれる第 1 の発光部に対応する第 1 の駆動部と、前記複数の発光部に含まれ、前記回転軸方向における一方において前記第 1 の発光部に隣接する第 2 の発光部に対応する第 2 の駆動部と、に同一の画像データが入力され、前記画像形成装置は、前記画像形成装置が前記第 1 のモードで動作する場合、前記第 1 の駆動部と前記第 2 の駆動部とに異なる画像データを出力し、前記画像形成装置が前記第 2 のモードで動作する場合、前記第 1 の駆動部と前記第 2 の駆動部とに同一の画像データを出力するセレクトを備える、ことを特徴とする画像形成装置。

30

40

【発明の効果】

【0010】

本発明によれば、電極が配列された間隔に対応する第 1 の解像度の半分の第 2 の解像度で形成される画像の画質が低下してしまうことを抑制することができる。

【図面の簡単な説明】

【0011】

【図 1】実施例 1、2 の画像形成装置の構成を示す概略断面図

50

【図 2】実施例 1、2 の露光ヘッドの構成を示す図
【図 3】実施例 1 のプリント基板の構成を示す図
【図 4】実施例 1、2 のシリコン基板の構成を示す図
【図 5】実施例 1 の発光領域の断面図、発光装置の構成図
【図 6】実施例 1、2 の画像コントローラ部及びプリント基板のブロック図
【図 7】実施例 1 のデータ転送を説明するタイミングチャート
【図 8】実施例 1 の発光装置内の回路図
【図 9】実施例 1 の各信号の波形及び画像データのシフトを示す図
【図 10】実施例 1 のパルス信号生成部の説明図、各信号の波形を示す図
【図 11】実施例 1、2 のアナログ部のブロック図、駆動部の回路図
【図 12】実施例 1 の感光ドラム上の潜像を説明する図
【図 13】実施例 2 のプリント基板の構成を示す図、シリコン基板の構成図
【図 14】実施例 2 の発光装置内の回路図
【図 15】実施例 2 の各信号の波形及び画像データのシフトを示す図
【図 16】実施例 2 の感光ドラム上の潜像を説明する図
【発明を実施するための形態】

【0012】

以下に、図面を参照して本発明の実施の形態について詳細に説明する。

【実施例 1】

【0013】

[画像形成装置の構成]

図 1 は、実施例 1 における電子写真方式の画像形成装置の構成を示す概略断面図である。図 1 に示す画像形成装置は、スキャナ機能とプリンタ機能を備える複合機（マルチファンクションプリンタ：MFP）である。画像形成装置は、スキャナ部 100、作像部 103、定着部 104、給紙／搬送部 105、及びこれらを制御するプリンタ制御部（不図示）から構成される。スキャナ部 100 は、原稿台上置かれた原稿に照明を当てて原稿画像を光学的に読み取り、読み取った画像を電気信号に変換して画像データを作成する。

【0014】

作像部 103 は、無端の搬送ベルト 111 の回転方向（反時計回り方向）に沿って、シアン（C）、マゼンタ（M）、イエロー（Y）、ブラック（K）の順に並べられた、4 連の画像形成ステーションを備える。4 つの画像形成ステーションは同じ構成を有し、各画像形成ステーションは、矢印方向（時計回り方向）に回転する感光体である感光ドラム 102、露光ヘッド 106、帯電器 107、現像器 108 を備えている。なお、感光ドラム 102、露光ヘッド 106、帯電器 107、現像器 108 の添え字 a、b、c、d は、それぞれ画像形成ステーションのブラック（K）、イエロー（Y）、マゼンタ（M）、シアン（C）に対応する構成であることを示す。なお、以下では、特定の感光ドラム等を指す場合を除き、符号の添え字を省略することとする。

【0015】

作像部 103 では、感光ドラム 102 を回転駆動し、帯電器 107 によって感光ドラム 102 を帯電させる。露光手段である露光ヘッド 106 は、発光装置を画像データに応じて発光させ、発光装置によって生成される光を、ロッドレンズアレイによって感光ドラム 102 上（感光体上）に集光し、静電潜像を形成する。現像手段である現像器 108 は、感光ドラム 102 に形成された静電潜像をトナーで現像する。そして、現像されたトナー像は、記録紙を搬送する搬送ベルト 111 上の記録紙に転写される。このような一連の電子写真プロセスが各画像形成ステーションで実行される。なお、画像形成時には、シアン（C）の画像形成ステーションでの画像形成が開始されて所定時間が経過した後に、順次、マゼンタ（M）、イエロー（Y）、ブラック（K）の各画像形成ステーションで、画像形成動作が実行される。これにより、フルカラーの画像が形成される。

【0016】

図 1 に示す画像形成装置は、記録紙を給紙するユニットとして、給紙／搬送部 105 が

10

20

30

40

50

有する本体内給紙ユニット１０９ a、１０９ b、大容量の給紙ユニットである外部給紙ユニット１０９ c、及び手差し給紙ユニット１０９ dを備えている。画像形成時には、このうち、予め指示された給紙ユニットから記録紙が給紙され、給紙された記録紙はレジストレーションローラ１１０まで搬送される。レジストレーションローラ１１０は、上述した作像部１０３において形成されたトナー像が記録紙に転写されるタイミングで、搬送ベルト１１１に記録紙を搬送する。搬送ベルト１１１により搬送される記録紙には、各画像形成ステーションの感光ドラム１０２上に形成されたトナー像が順次転写される。未定着のトナー像が転写された記録紙は、定着部１０４へと搬送される。定着部１０４は、ハロゲンヒータ等の熱源を内蔵し、記録紙上のトナー像を、２つのローラにより加熱・加圧することによって記録紙に定着させる。定着部１０４によりトナー像が定着された記録紙は、排出口ローラ１１２により画像形成装置の外部に排出される。

10

【００１７】

ブラック（Ｋ）の画像形成ステーションの記録紙搬送方向の下流側には、搬送ベルト１１１に対向する位置に、検知手段である光学センサ１１３が配置されている。光学センサ１１３は、各画像形成ステーション間のトナー像の色ずれ量を導出するため、搬送ベルト１１１上に形成されたテスト画像の位置検出を行う。光学センサ１１３により導出された色ずれ量は、後述する画像コントローラ部７００（図６参照）等に通知され、記録紙上に色ずれのないフルカラートナー像が転写されるように、各色の画像位置が補正される。また、プリンタ制御部（不図示）は、複合機（ＭＦＰ）全体を制御するＭＦＰ制御部（不図示）からの指示に応じて、上述したスキャナ部１００、作像部１０３、定着部１０４、給紙／搬送部１０５等を制御しながら、画像形成動作を実行する。

20

【００１８】

ここでは、電子写真方式の画像形成装置の例として、搬送ベルト１１１上の記録紙に各画像形成ステーションの感光ドラム１０２に形成されたトナー像を直接転写する方式の画像形成装置について説明した。本発明は、このような感光ドラム１０２上のトナー像を直接、記録紙に転写する方式のプリンタに限定されるものではない。例えば、感光ドラム１０２上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像を記録紙に転写する２次転写部を備える画像形成装置についても、本発明は適用することができる。

【００１９】

30

[露光ヘッドの構成]

次に、感光ドラム１０２に露光を行う露光ヘッド１０６について、図２を参照して説明する。図２（a）は、露光ヘッド１０６と感光ドラム１０２との位置関係を示す斜視図であり、図２（b）は、露光ヘッド１０６の内部構成と、露光ヘッド１０６からの光束がロッドレンズアレイ２０３により感光ドラム１０２に集光される様子を説明する図である。図２（a）に示すように、露光ヘッド１０６は、矢印方向に回転する感光ドラム１０２の上部の、感光ドラム１０２に対向する位置に、取付け部材（不図示）によって画像形成装置に取り付けられている（図１）。

【００２０】

図２（b）に示すように、露光ヘッド１０６は、プリント基板２０２と、プリント基板２０２に実装された発光装置群４００と、ロッドレンズアレイ２０３と、ハウジング２０４から構成されている。ハウジング２０４には、ロッドレンズアレイ２０３とプリント基板２０２が取り付けられる。図２に示すようにロッドレンズアレイ２０３は、発光装置群４００と感光ドラム１０２の間に配置されている。ロッドレンズアレイ２０３は、プリント基板２０２の長手方向に沿って設けられ、発光装置群４００がそれぞれ出射する光束を感光ドラム１０２上に集光させる。工場では、露光ヘッド１０６単体で組立て調整作業が行われ、ピント調整、光量調整が行われる。ここで、感光ドラム１０２とロッドレンズアレイ２０３との間の距離、及びロッドレンズアレイ２０３と発光装置群４００との間の距離が、所定の間隔となるように組立て調整が行われる。これにより、発光装置群４００からの光が感光ドラム１０２上に結像される。そのため、工場でのピント調整時には

40

50

、ロッドレンズアレイ 203 と発光装置群 400 との距離が所定の値となるように、ロッドレンズアレイ 203 の取付け位置の調整が行われる。また、工場での光量調整時には、後述する発光装置 401 の下部電極を駆動し、ロッドレンズアレイ 203 を介して感光ドラム 102 上に集光させた光が所定光量になるように、発光装置 401 に印加する後述の電圧の調整が行われる。

【0021】

[発光装置群の構成]

図3は、プリント基板 202 及びプリント基板 202 に実装された発光装置群 400 を説明する図である。図3(a)は、プリント基板 202 の発光装置群 400 が実装された面の構成を示す模式図であり、図3(b)は、プリント基板 202 の発光装置群 400 が実装された面(第1面)とは反対側の面(第2面)の構成を示す模式図である。

10

【0022】

図3(a)に示すように、第2の基板であるプリント基板 202 に実装された発光装置群 400 は、20個の独立したチップである発光装置 401-1 ~ 401-20 が、プリント基板 202 の長手方向に沿って、千鳥状に2列に配置された構成を有している。すなわち、プリント基板 202 上(第2の基板上)には、奇数番目の発光装置 401-1・・・(401-2n+1:n=0)と偶数番目の発光装置 401-2・・・(401-2n:n=1)とが感光ドラム 102 の回転方向において異なる位置に配列されている。発光装置 401-1 ~ 401-20 を総称して発光装置 401 ということもある。なお、図3(a)において、上下方向は第1の方向である感光ドラム 102 の回転方向を示し、水平方向は、第1の方向と直交する第2の方向である長手方向を示す。長手方向は、感光ドラム 102 の回転方向と交差する交差方向でもある。各々の発光装置 401 の内部には、計 748 個の後述する下部電極を有する。本実施例では、下部電極は 21.16 μm (2.54 cm / 1200 ドット) に 1 つ配置されている。その結果、1 つの発光装置 401 内における 748 個の下部電極の端から端までの配列距離は、約 15.8 mm (21.16 μm × 748) である。発光装置群 400 は、20 個の発光装置 401 から構成されている。発光装置群 400 における露光可能な下部電極の数は 14,960 個 (= 748 個の電極 × 20 チップ) となり、発光装置群 400 によって約 31.6 mm (約 15.8 mm × 20 チップ) の長手方向の画像幅に対応した露光が可能となる。

20

【0023】

また、図3(b)に示すように、発光装置群 400 が実装された面とは反対側のプリント基板 202 の面には、コネクタ 305 が実装されている。コネクタ 305 は、後述する画像コントローラ部 700 (図6参照) から発光装置群 400 を制御する制御信号及び電源ラインを接続するためのコネクタであり、コネクタ 305 を介して各発光装置 401-1 ~ 401-20 が駆動される。

30

【0024】

図3(c)は、長手方向に2列に配置された発光装置 401 のチップ間の境界部の様子を示す図であり、水平方向は、図3(a)の発光装置群 400 の長手方向であり、発光装置 401 が複数配置されている。図3(c)に、発光装置 401 のチップ間の境界部(長手方向においてチップ同士の端部が重なっている部分(重なり部))を示す。発光装置 401-2n と発光装置 401-2n+1 間の境界部においても、異なる発光装置 401 間における端部の下部電極 410 の長手方向のピッチ(2つの下部電極の中心点と中心点の間隔(L))は、1200 dpi の解像度のピッチである略 21.16 μm となっている。

40

【0025】

また、短手方向の上下2列に並んだ発光装置 401 は、次のように配置されている。すなわち、上下の発光装置 401 の後述する下部電極の間隔(図中、矢印 S で示す)が約 105 μm (1200 dpi で 5 画素分) となるように配置されている。また、露光ヘッド 106 の長手方向の発光点の間隔(図中、矢印 L で示す)は、約 21.16 μm (1200 dpi で 1 画素分) となっている。なお、本発明においては、発光装置 401 間の間隔 S、L は、前述した値に限定する必要はないものとする。

50

【 0 0 2 6 】

〔 発光装置の構成 〕

図 4 は発光装置 4 0 1 の内部構成を示す概略図である。ここで、図 4 に示すように、発光装置 4 0 1 の長手方向を X 方向、短手方向を Y 方向とする。ここで、Y 方向は感光ドラム 1 0 2 の回転方向、言い換えれば回転する感光ドラム 1 0 2 の感光面（感光体表面）の移動方向である。X 方向は、Y 方向すなわち感光ドラム 1 0 2 の回転方向に略直交する方向である。また、感光ドラム 1 0 2 の回転軸線方向に略平行な方向でもある。なお、略直交は角度 9 0 ° に対して $\pm 1^{\circ}$ 程度の傾きを許容し、略平行は互いのなす角度が 0 ° を基準に $\pm 1^{\circ}$ 程度の傾きを許容する。すなわち、発光装置 4 0 1 の長手方向は感光ドラム 1 0 2 の回転軸線方向に対して $\pm 1^{\circ}$ 程度傾いていても構わない。また、発光装置 4 0 1 の短手方向も感光ドラム 1 0 2 の回転方向に対して $\pm 1^{\circ}$ 程度傾いていても構わない。発光装置 4 0 1 は第 1 の基板であるシリコン基板 4 0 2 の上にワイヤボンディング用パッド（以下、WB パッドという）6 0 1 - 1、6 0 1 - 2、6 0 1 - 3、6 0 1 - 4 が形成されている。なお、シリコン基板 4 0 2 には駆動部である回路部 6 0 2（破線）が内蔵されている。回路部 6 0 2 としてはアナログ駆動回路、デジタル制御回路、又はその両方を含んだ構成を用いることができる。回路部 6 0 2 の電源供給や発光装置 4 0 1 外からの信号等の入出力は WB パッド 6 0 1 を介して行われる。

10

【 0 0 2 7 】

本実施例の発光装置 4 0 1 は、感光ドラム 1 0 2 の回転軸線方向に沿って延びるライン状の発光領域 6 0 4 を含む。発光領域 6 0 4 は、後述する陽極と陰極と発光層 4 5 0（図 5 参照）とを含み、陽極と陰極に電位差が生じることによって発光する領域である。

20

【 0 0 2 8 】

シリコン基板 4 0 2 としては、シリコン（Si）基板を好適に用いることができる。これは、次のようなメリットがあるからである。すなわち、シリコン基板については、集積回路形成用のプロセス技術も発達しており、既に様々な集積回路の基板として用いられているため、高速かつ高機能な回路を高密度に形成できるというメリットがある。また、シリコン基板については、大口径のウェハが出回っており、安価に入手することができるというメリットがある。

【 0 0 2 9 】

実施例 1 では、回路部 6 0 2 に発光領域 6 0 4 を駆動する駆動部及び発光領域 6 0 4 を発光させるための信号（以下、発光信号という）を生成するためのデータ転送、発光信号生成部を設け、回路部 6 0 2 をシリコン基板 4 0 2 上に形成する。これにより、高速対応が可能な回路を形成する。

30

【 0 0 3 0 】

〔 発光領域の構成 〕

図 5 を用いて発光装置 4 0 1 をさらに詳しく説明する。図 5 における X 方向は、露光ヘッド 1 0 6 の長手方向を示している。Z 方向は、後述する層構造の各層が重なる方向（積層方向）である。図 5（a）は、図 4 中の A - A 断面の概略図の要部拡大図である。図 5（a）は、Y 方向から見た後述する下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 の概略図である。図 5（a）、図 5（c）に示すように、発光装置 4 0 1 は、シリコン基板 4 0 2、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8、発光層 4 5 0、上部電極 4 6 0 を備える。シリコン基板 4 0 2 は製造プロセスにおいて後述する下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 それぞれに対応する駆動部を含む駆動回路が形成された駆動基板である。

40

【 0 0 3 1 】

図 5（a）、図 5（c）に示すように、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8（陰極）は、シリコン基板 4 0 2 上に層状（第 1 の電極層）に形成された複数の電極である。各下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 は、シリコン基板 4 0 2 を製造する製造プロセスとともに Si 集積回路加工技術を用いてシリコン基板 4 0 2 に内蔵されている複数の駆動部上に形成される。下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 は、後述する発光層 4 5 0 の発光波長に対して反射率の高い金属が好ましい。そのため、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4

50

8には、銀（Ag）、アルミニウム（Al）、またはこれらの合金、銀・マグネシウム合金など含有することが好ましい。

【0032】

図5に示すように、下部電極410-1～410-748は、X方向における各画素に対応して設けられた電極である。すなわち、下部電極410-1～410-748はそれぞれ1画素を形成するために設けられた電極である。下部電極410-1～410-748を第1の電極列とする。第1の電極列をなす下部電極410-1～410-748は感光ドラム102の回転軸線方向に沿って並んでいる。ここで、これら下部電極410-1～410-748は感光ドラム102の回転軸線方向に対して±1°程度傾いて並んでいても構わない。厳密に感光ドラム102の回転軸線方向に対して平行に並んでいる必要はない。

10

【0033】

本実施例におけるX方向における下部電極410-1～410-748の幅Wは1画素の幅に対応する幅である。間隔dはX方向における下部電極間距離（配列間隔）である。下部電極410-1～410-748はシリコン基板402上に間隔dを開けて形成されているため、シリコン基板402に形成された複数の駆動部はそれぞれ個別に下部電極410-1～410-748の電圧を制御することができる。間隔dには発光層450の有機材料が充填されており、下部電極は有機材料によって仕切られている。

【0034】

本実施例における発光装置401において、下部電極410-1～410-748の幅Wは称呼寸法として20.90μm、間隔dは称呼寸法として0.26μmに設定されている。つまり、本実施例の発光装置401は、X方向において21.16μm毎に1つの下部電極410を備える。21.16μmは1200dpiにおける1画素の大きさであるので、各下部電極410のX方向における下部電極410の幅は本実施例の画像形成装置の出力解像度に対応する1画素相当の大きさを有することになる。なお、本実施例の発光装置401におけるプロセス・ルールは0.2μm程度と高精度であり、dの幅を0.26μmの分解能で形成することは可能である。

20

【0035】

また、図5（b）に示すように、感光ドラム102の回転方向であるY方向における下部電極410-1～410-748の幅もWである。つまり、本実施例の下部電極410-1～410-748は20.90μm四方の形状をなしており、下部電極410の面積は436.81μm²の大きさとなる。これは、1画素の面積447.7456μm²に対して約97.6%を占める。有機発光材料はLEDに比較して光量が少ない。それに対して、上記のように下部電極410を正方形として隣接する下部電極間の距離を小さくしてシリコン基板402上に形成することで、感光ドラム102の電位を変化させ得る程度の光量を得るための発光面積を確保することが可能となる。なお、1画素の占有面積に対して90%以上の下部電極面積を確保することが望ましい。したがって、1200dpiの出力解像度の画像形成装置に対しては下部電極410の一辺の幅を約20.07μm以上で形成することが望ましく、2400dpiの出力解像度の画像形成装置に対しては下部電極410の一辺の幅を約10.04μm以上で形成することが望ましい。

30

40

【0036】

一方で、下部電極410の占有面積の上限値は、ロッドレンズアレイ203や後述する上部電極460の透過率に基づいて設定されるべきであるが、本実施例では、1画素の占有面積に対して110%を上限として設定する。1画素の占有面積に対して110%より大きく設計すると、感度の高い感光ドラム102を露光する際に形成される画素のサイズが解像度を大きく超えてしまう可能性があるため、下部電極410の占有面積の上限値を110%に設定する。したがって、1200dpiの出力解像度の画像形成装置に対しては下部電極410の一辺の幅を約22.19μm以下で形成することが望ましく、2400dpiの出力解像度の画像形成装置に対しては下部電極410の一辺の幅を約11.10μm以下で形成することが望ましい。すなわち、1画素の占有面積に対する下部電極4

50

10の占有面積の範囲は90%以上110%以下であることが好ましい。

【0037】

なお、下部電極410の形状は正方形に限られず、画像形成装置の出力解像度に対応する露光領域サイズの光を出射し、その光によって出力画像の画質が画像形成装置の設計仕様を満たすレベルであれば四角形以上の多角形、円形、楕円形などの形状でも良い。

【0038】

次に、発光層450について説明する。発光層450は下部電極410-1~410-748が形成されたシリコン基板402に積層されて形成される。すなわち、下部電極410-1~410-748が形成された部分において発光層450は下部電極410-1~410-748上に積層される。下部電極410-1~410-748が形成されていない部分においてシリコン基板402上に積層される。本実施例では、発光装置401において発光層450は、下部電極410-1~410-748すべてに跨るように形成されているが、実施の形態はこれに限られるものではない。例えば、下部電極410-1~410-748と同様に発光層450を各下部電極上に分離して積層するように形成しても良いし、下部電極410-1~410-748を複数のグループに分割して、分割したグループ毎にそのグループに属する下部電極上に一つの発光層を積層させても良い。

10

【0039】

発光層450は、例えば有機材料を用いることができる。有機EL膜である発光層450は、電子輸送層、正孔輸送層、電子注入層、正孔注入層、電子ブロック層、正孔ブロック層などの機能層を含む積層構造体である。発光層450には、有機材料以外でも無機材料を用いても良い。

20

【0040】

発光層450には上部電極460（陽極）が積層（第2の電極層）とされている。上部電極460は、発光層450の発光波長の光を透過させることが可能（透過可能）な電極である。そのため、本実施例の上部電極460は酸化インジウムスズ（ITO）を含有する材料を透明電極として採用している。酸化インジウムスズの電極は、可視光領域の光に関して80%以上の透過率を有するため、有機ELの電極としては好適である。

【0041】

上部電極460は、少なくとも発光層450を挟んで下部電極410-1~410-748の反対側に形成されている。すなわち、Z方向において、上部電極460と下部電極410-1~410-748の間に発光層450が配置されており、Z方向において下部電極410-1~410-748を上部電極460に投影したときに下部電極410-1~410-748が形成された領域は上部電極460が形成された領域に収まる。なお、透明電極は発光層450全体に積層されていなくても良いが、発光層450で生じた光を効率良く発光装置401の外部に出射するためには、1画素の占有面積に対して上部電極460の占有面積が100%以上であることが好ましく、より好ましくは120%以上であることが好ましい。上部電極460の占有面積の上限値はシリコン基板402、発光層450の面積によって任意に設計される。上部電極460において光を透過させる部分以外は配線を設けても良い。

30

【0042】

本実施例の上部電極460は、各下部電極410-1~410-748に対して共通に設けられた陽極であるが、各下部電極410-1~410-748それぞれに対して個別に設けても良いし、複数の下部電極毎に一つの上部電極を設けても良い。

40

【0043】

駆動回路は、上部電極460と、下部電極410-1~410-748のうちの任意の下部電極と、に電位差を生じさせるために画像データに基づいて各下部電極410-1~410-748の電位を制御する。

【0044】

本実施例における発光装置401は所謂トップエミッション型の出射方式のデバイスである。陽極である上部電極460と陰極である下部電極410それぞれに電圧を印加して

50

両者に電位差が生じると、陰極から電子が発光層 4 5 0 に流れ込み、陽極から正孔が発光層 4 5 0 に流れ込む。そして、発光層 4 5 0 において電子と正孔が再結合することによって発光層 4 5 0 が発光する。発光層 4 5 0 が発光することによって上部電極 4 6 0 に向かう光は上部電極 4 6 0 を透過して発光装置 4 0 1 から図 5 に示す矢印 A 方向に出射される。また、発光層 4 5 0 から下部電極 4 1 0 に向かう光は下部電極 4 1 0 によってそれぞれ上部電極 4 6 0 に向けて反射され、その反射光も上部電極 4 6 0 を透過して発光装置 4 0 1 から出射される。発光層 4 5 0 から直接上部電極 4 6 0 に向かって出射される光と、下部電極 4 1 0 それぞれによって反射されて上部電極 4 6 0 から出射される光と、の上部電極 4 6 0 からの出射タイミングに時間差は生じるが、発光装置 4 0 1 の層の厚さは極小さいため、ほぼ同時の出射と見做すことができる。

10

【 0 0 4 5 】

上部電極 4 6 0 として酸化インジウムスズなどの透明電極を用いることによって電極の光の透過割合を示す開口率を実質的に上部電極 4 6 0 の透過率と同等とすることができる。すなわち、実質的に上部電極 4 6 0 以外に光を減衰させる、あるいは光を遮蔽する部分がないため、発光層 4 5 0 の発光が極力減衰する、あるいは遮蔽されることなく出射光となる。

【 0 0 4 6 】

また、前述した様に下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 を高精度な S i 集積回路加工技術を用いて形成することで下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 を高密度に配置することができる。そのため、発光領域 6 0 4 の面積（ここでは下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 の面積と、互いに隣接する下部電極間の領域の面積の合計）のほとんどを下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 に割り当てることができる。すなわち、単位面積当たりの発光領域の利用効率が高い露光ヘッドとなる。

20

【 0 0 4 7 】

なお、発光層 4 5 0 として有機 E L 層や無機 E L 層などの水分に弱い発光材料を用いる際は発光領域 6 0 4 への水分侵入を阻止するために封止しておくことが望ましい。封止方法としては、例えば、シリコンの酸化物、シリコンの窒化物、アルミの酸化物などの薄膜の単体あるいは積層した封止膜を形成する。封止膜の形成方法としては段差などの構造の被覆性能に優れた方法が好ましく、例えば、原子層堆積法（A L D 法）などを用いることができる。なお、封止膜の材料、構成、形成方法などは一例であり、上述した例には限定

30

【 0 0 4 8 】

[制御ブロック]

図 6 に、画像コントローラ部 7 0 0、プリント基板 2 0 2 のブロック図を示す。以下、チップセレクト信号を c s __ x、ライン同期信号を l s y n c __ x、クロック信号を c l k、画像データ信号を d a t a とする。なお、チップセレクト信号 c s __ x は、各発光装置 4 0 1 に対応して出力される。具体的には、発光装置 4 0 1 - 1 に対してはチップセレクト信号 c s __ x __ 1 が出力され、発光装置 4 0 1 - 2 に対してはチップセレクト信号 c s __ x __ 2 が出力される。発光装置 4 0 1 - 2 0 に対してはチップセレクト信号 c s __ s __ 2 0 が出力される。実施例 1 では、説明を簡易化するために単色の処理について説明するが、同様の処理を 4 色について並列に処理するものとする。

40

【 0 0 4 9 】

（画像コントローラ部）

画像コントローラ部 7 0 0 には、スキャナ部 1 0 0 が生成した画像データが入力され、プリント基板 2 0 2 を制御するための制御信号を送信する。なお、画像コントローラ部 7 0 0 に入力される画像データは、前述したようにスキャナ部 1 0 0 で生成したデータでもよいし、パーソナルコンピュータよりネットワーク機器（不図示）を介して転送されたデータでもよい。制御信号は、画像データの有効範囲を表すチップセレクト信号 c s __ x、クロック信号 c l k、画像データ信号 d a t a、画像データの 1 ライン毎の区切りを表すライン同期信号 l s y n c __ x、C P U 7 0 3 との通信信号である。各々の信号は、チ

50

チップセレクト信号線 705、クロック信号線 706、画像データ信号線 707、ライン同期信号線 708、通信信号線 709 を介してプリント基板 202 内の発光装置 401 に送信される。なお、チップセレクト信号線 705 は、具体的にはチップセレクト信号線 705-1 ~ 705-20 である。画像コントローラ部 700 では、画像データに対する処理と、印刷タイミングに対する処理が行われる。画像データ生成部 701 は、スキャナ部 100 又は画像形成装置外部から受信した画像データに対して、CPU 703 により指示された解像度でディザリング処理を行いプリント出力のための画像データを生成する。実施例 1 では、例えば第 2 の解像度である 600 dpi の解像度でディザリング処理を行う第 2 のモードである低解像度モードと、1200 dpi の解像度でディザリング処理を行う第 1 のモードである高解像度モードがあるものとする。

10

【0050】

同期信号生成部 704 は、第 2 の信号であるライン同期信号 $l s y n c _ x$ を生成し、ライン同期信号線 708 を介して出力する。CPU 703 は、予め定められた感光ドラム 102 の回転速度及び解像度に対して、1 ライン周期として、同期信号生成部 704 に信号周期の時間間隔を指示する。ここで、1 ライン周期とは、感光ドラム 102 表面が回転方向に解像度に対応した画素サイズ分移動する周期である。感光ドラム 102 表面の回転方向において、CPU 703 は、低解像度モードの場合は 600 dpi に相当する画素サイズ（約 $42.32 \mu m$ ）分移動する周期を 1 ライン周期として、同期信号生成部 704 に信号周期の時間間隔を指示する。例えば、記録紙の搬送方向に $200 mm/s$ の速度で印刷が行われる場合、CPU 703 は 1 ライン周期を $211.6 \mu s$ （小数点 2 桁以下省略）として時間間隔を同期信号生成部 704 に指示する。また、CPU 703 は、高解像度モードの場合は 1200 dpi に相当する画素サイズ（約 $21.16 \mu m$ ）分移動する周期を 1 ライン周期として、同期信号生成部 704 に信号周期の時間間隔を指示する。例えば、記録紙の搬送方向に $200 mm/s$ の速度で印刷が行われる場合、CPU 703 は 1 ライン周期を $105.8 \mu s$ （小数点 2 桁以下省略）として時間間隔を指示する。搬送方向の速度については、感光ドラム 102 の速度を制御する制御部（不図示）に設定される印刷速度（画像形成速度）の設定値（固定値）を用いて CPU 703 が算出するものとする。なお、印刷速度は例えば記録紙の種類に応じて設定される。

20

【0051】

チップデータ変換部 702 は、同期信号生成部 704 で生成したライン同期信号 $l s y n c _ x$ に同期して 1 ライン分の画像データを発光装置 401 毎に分割する。チップデータ変換部 702 は、発光装置 401 毎に分割した画像データをクロック信号 $c l k$ とチップセレクト信号 $c s _ x$ とともにプリント基板 202 へ送信する。クロック信号 $c l k$ は、制御の基準となる信号である。

30

【0052】

（プリント基板）

次にプリント基板 202 の構成について説明する。ヘッド情報格納部 710 は各発光装置 401 の発光量や実装位置情報といったヘッド情報を格納する記憶装置であり、通信信号を送信する通信信号線 709 を介して CPU 703 と接続されている。クロック信号線 706、画像データ信号線 707、ライン同期信号線 708、通信信号線 709 は発光装置 401 の全てに接続されている。チップセレクト信号線 705 は発光装置 401 毎にチップセレクト信号線 705-1 ~ 705-20 があり、各発光装置 401-1 ~ 401-20 に接続されている。各発光装置 401 は、チップセレクト信号 $c s _ x$ 、クロック信号 $c l k$ 、ライン同期信号 $l s y n c _ x$ 、画像データ信号 $d a t a$ 、通信信号で設定された設定値に基づいて下部電極 410 を駆動する。

40

【0053】

（画像コントローラ部からプリント基板へのデータ転送）

ここで、画像コントローラ部 700 からプリント基板 202 に搭載されている発光装置 401 へのデータ転送について説明する。図 7 は画像コントローラ部 700 とプリント基板 202 の発光装置 401 との間で接続されている各信号を示す図である。図 7 で（i）

50

はクロック信号 clk の波形を示し、 (ii) はライン同期信号 $l sync_x$ の波形を示す。 (iii) はチップセレクト信号 $cs_x_1 \sim cs_x_20$ の波形を示し、 (iv) は画像データ信号 $data (data0 \sim data19)$ を示す。画像データ信号 $data$ について斜線で示す部分は、画像データとしては無効なデータを示す。なお、チップセレクト信号 cs_x_1 等はチップセレクト信号線 705 - 1 等を介して発光装置 401 - 1 等に入力されるチップセレクト信号を示す。また、 n 番目の発光装置 401 - n 内の下部電極 410 を駆動するための画像データを $data (n - 1)$ と表す。例えば 1 番目の発光装置 401 - 1 内の下部基板を駆動するための画像データは $data0$ である。よって、 $data0$ から $data19$ で 1 ライン分の画像データとなる。また、画像データ信号 $data$ はクロック信号 clk の 1 周期で画像の 1 画素分の画像データが転送される。1 ライン分の画像データ量は解像度モードによって異なる。例えば、高解像度モードでは 1 ラインは 14960 画素分の画像データとなり、低解像度モードでは 1 ラインはその半分である 7480 画素分の画像データとなる。

10

【0054】

図 7 中の $T0$ は、発光装置 401 - 1 等に画像データ信号 $data$ を送信するために要する時間を示している。すなわち、時間 $T0$ は、高解像度モードの場合はクロック信号 clk の 1 周期の 748 ($= 14960 / 20$) 倍の時間となる。一方、低解像度モードの場合はクロック信号 clk の 1 周期の 374 ($= 7480 / 20$) 倍の時間となる。各発光装置 401 - 1 \sim 401 - 20 に入力されるチップセレクト信号 $cs_x_1 \sim cs_x_20$ は、順次有効となる (アサートする)。これにより、画像データ $data0 \sim data19$ と発光装置 401 - 1 \sim 401 - 19 との対応 (同期) が取れるようになっている。ライン同期信号 $l sync_x$ の 1 周期である時間 $T2$ は、前述したとおり、高解像度モードでは $105.8 \mu s$ 、低解像度モードでは $211.6 \mu s$ となっている。クロック信号 clk の 1 周期は整数倍すると時間 $T2$ と同一になる周期に設定されているが、ライン同期信号 $l sync_x$ の 1 周期内で画像データ $data0 \sim data19$ がすべて発光装置 401 に転送できる周期であればよい。

20

【0055】

[発光装置内の回路構成]

図 8 (a) に発光装置 401 内の回路ブロック図を示す。発光装置 401 内の回路部 602 はデジタル部 800 とアナログ部 806 とを有する。デジタル部 800 は、クロック信号 clk に同期して、通信信号によって予め設定された設定値や各種信号に基づいて下部電極 410 - n を駆動するためのパルス信号を生成し、パルス信号線 1006 を介してアナログ部 806 へ送信する機能を有する。ここで、各種信号とは、チップセレクト信号 cs_x 、画像データ信号 $data$ 、ライン同期信号 $l sync_x$ をいう。

30

【0056】

[デジタル部]

通信 IF 部 801 は、CPU 703 からの通信信号に基づいて、レジスタ部 802 に対する設定値のライト及びリードを制御する。レジスタ部 802 は、動作に必要な設定値 (予め設定された設定値) を格納する。この設定値には、画像データ格納部 804 で使用される露光タイミング情報、パルス信号生成部 805 で生成されるパルス信号の幅及び位相情報 (遅延情報)、アナログ部 806 で設定される駆動電圧の設定情報等がある。なお、駆動電圧は下部電極と上部電極間の抵抗値から導出でき、かつこの抵抗値のレンジは予め判っているため、駆動電圧の設定情報に代えて駆動電流に関する情報が格納されていても良い。画像データ格納部 804 は、入力されてきたチップセレクト信号 cs_x が有効な間の画像データを保持し、ライン同期信号 $l sync_x$ に同期して画像データをパルス信号生成部 805 に出力する。詳細は後述する。

40

【0057】

パルス信号生成部 805 は、画像データ格納部 804 から入力された画像データに応じて、レジスタ部 802 で設定されたパルス信号の幅情報及び位相情報 (遅延情報) に基づきパルス信号を生成し、アナログ部 806 に出力する。詳細は後述する。アナログ部 80

50

6 はデジタル部 8 0 0 で生成されたパルス信号に基づいて、下部電極 4 1 0 を駆動するために必要な信号を生成する。詳細は後述する。

【 0 0 5 8 】

(画像データ格納部)

次に画像データ格納部 8 0 4 の動作について説明する。実施例 1 の画像データ格納部 8 0 4 は、発光装置 4 0 1 に内蔵されている。画像データ格納部 8 0 4 は、後述するように、画像データを解像度に応じた画像データに変換する変換部として機能する。図 8 (b) は画像データ格納部 8 0 4 の回路構成図である。チップセレクト信号 cs_x 及びライン同期信号 l_sync_x は負論理信号である例を説明するが、正論理であってもよい。さらに、解像度モード信号線 7 1 1 を介してレジスタ部 8 0 2 と接続される解像度モード信号は、例えば「 0 」で低解像度モード (6 0 0 dpi) に対応し、「 1 」で高解像度モード (1 2 0 0 dpi) に対応する。解像度モード信号は、画像データ生成部 7 0 1 の動作に合わせて設定されるレジスタ信号である。クロックゲート回路 8 1 0 はチップセレクト信号 cs_x の反転信号とクロック信号 clk との論理積を出力とする。クロックゲート回路 8 1 0 は、チップセレクト信号 cs_x が有効なときのみフリップフロップ回路 8 1 1 にクロック信号 s_clk を出力する。

10

【 0 0 5 9 】

フリップフロップ回路 8 1 1 は、画像データ格納部 8 0 4 へ入力されてきた画像データ信号 $data$ を大元の入力とする。フリップフロップ回路 8 1 1 は発光装置 4 0 1 の長手方向に設けられた下部電極 4 1 0 の数と同じ数 (実施例 1 では 7 4 8) が直列に接続されている。フリップフロップ回路 8 1 1 は全体がシフト回路として機能する。具体的には、フリップフロップ回路 8 1 1 は、フリップフロップ回路 8 1 1 - 1、8 1 1 - 2、・・・、8 1 1 - 7 4 8 からなる。ここで、フリップフロップ回路 8 1 1 - 2、8 1 1 - 4 のような偶数番目のフリップフロップ回路 8 1 1 のデータ入力端子 D の前段には、セクタ 8 1 3 - 1、8 1 3 - 2 ... が接続されている。セクタ 8 1 3 - 1 等を総称してセクタ 8 1 3 という。セクタ 8 1 3 には、セレクト信号として解像度モード信号線 7 1 1 が接続され、解像度モード信号が入力されている。

20

【 0 0 6 0 】

セクタ 8 1 3 は、解像度モード信号が「 1 」のときには、セクタ 8 1 3 の前段に接続されているフリップフロップ回路 8 1 1 の出力を、セクタ 8 1 3 の後段に接続されているフリップフロップ回路 8 1 1 に出力する。セクタ 8 1 3 は、解像度モード信号が「 0 」のときには、セクタ 8 1 3 の前段に接続されているフリップフロップ回路 8 1 1 の入力を、セクタ 8 1 3 の後段に接続されているフリップフロップ回路 8 1 1 に出力する。具体的にセクタ 8 1 3 - 2 について説明する。セクタ 8 1 3 - 2 は、解像度モード信号が「 1 」のとき、セクタ 8 1 3 - 2 の前段のフリップフロップ回路 8 1 1 - 3 の出力 (dly_data_002) を、セクタ 8 1 3 - 2 の後段のフリップフロップ回路 8 1 1 - 4 に出力する。セクタ 8 1 3 は、解像度モード信号が「 0 」のとき、セクタ 8 1 3 - 2 の前段のフリップフロップ回路 8 1 1 - 3 の入力 (dly_data_001) を、セクタ 8 1 3 - 2 の後段のフリップフロップ回路 8 1 1 - 4 に出力する。

30

【 0 0 6 1 】

フリップフロップ回路 8 1 1 は、クロックゲート回路 8 1 0 から送られてきたクロック信号 s_clk に応じて動作する。フリップフロップ回路 8 1 1 の出力は、画像データ $dly_data_000 \sim dly_data_747$ として、隣接して接続された次のフリップフロップ回路 8 1 1 又はセクタ 8 1 3 及びフリップフロップ回路 8 1 2 に出力される。フリップフロップ回路 8 1 1 及びフリップフロップ回路 8 1 2 は下部電極 4 1 0 の長手方向において下部電極 4 1 0 の数 (実施例 1 では 7 4 8 個) 分設けられている。

40

【 0 0 6 2 】

フリップフロップ回路 8 1 2 は、フリップフロップ回路 8 1 1 の出力を入力とし、ライン同期信号 l_sync_x に応じて動作する。フリップフロップ回路 8 1 2 は、フリップフロップ回路 8 1 2 - 1、8 1 2 - 2、・・・、8 1 2 - 7 4 8 からなる。フリップフロ

50

ップ回路 812 の出力は、画像データ `buf_data_0_000 ~ buf_data_0_747` として、パルス信号生成部 805 - 1 ~ 805 - 748 に出力される。なお、ライン同期信号 `lsync_x` の 1 周期は、高解像度モードでは $105.8 \mu s$ (小数点 2 桁以下省略) となる。

【0063】

(高解像度モードの場合)

図 9 (a) は、高解像度モード、すなわち解像度モード信号が「1」の場合の画像データ格納部 804 の発光装置 401 の長手方向の動作を表すタイミングチャートである。図 9 (a) は、(i) にクロック信号 `clk` の波形を示し、(ii) にライン同期信号 `lsync_x` の波形を示し、(iii) にチップセレクト信号 `cs_x` の波形を示し、(iv) に画像データ信号 `data` を `000 ~ 747` で示す。ここで、「747」は、例えば下部電極 410 - 1 に対応する画像データを示し、「000」は下部電極 410 - 748 に対応する画像データを示す。画像データ信号 `data` について斜線で示す部分は、画像データとしては無効なデータを示す。(v) はフリップフロップ回路 811 の出力である画像データ `dly_data_000` 等を示し、(vi) はフリップフロップ回路 812 の出力である画像データ `buf_data_0_000` 等を示す。

【0064】

チップセレクト信号 `cs_x` が 0 (`cs_x = 0` (ローレベル)) である時刻 T_0 から時刻 T_1 までの間、直列に接続されたフリップフロップ回路 811 を介して画像データは次のようにシフトしていく。時刻 T_0 は `cs_x = 0` をクロック信号 `clk` の立ち上がりで捉えた時刻である。すなわち、`data_dly_data_000 dly_data_001 ... dly_data_747` といった具合に順にシフトしていく。高解像度モードの場合は、フリップフロップ回路 811 がシフトレジスタとして動作し、入力された画像データがフリップフロップ回路 811 - 1、811 - 2 ... と順次転送される。チップセレクト信号 `cs_x` がローレベルとなっている期間 (`cs_x = 0`) には、クロック信号 `clk` が、発光装置 401 の長手方向の下部電極 410 の数と同じ数、すなわち 748 だけ入力されるものとする。こうすることで、1 ライン分の画像データが `dly_data_000 ~ dly_data_747` に保持されることとなる。

【0065】

時刻 T_1 以降はチップセレクト信号 `cs_x` が 1 (`cs_x = 1` (ハイレベル)) であるためにシフト動作は行われずに時刻 T_1 の画像データが保持される。例えば、1 つ目のフリップフロップ回路 811 で時刻 T_1 以降に保持される画像データ `dly_data_000` は 747 である。時刻 T_2 でライン同期信号 `lsync_x` が 0 (`lsync_x = 0` (ローレベル)) となると、1 ライン分の画像データが一斉に `buf_data_0_000 ~ buf_data_0_747` として、パルス信号生成部 805 に出力される。時刻 T_2 は `lsync_x = 0` をクロック信号 `clk` の立ち上がりで捉えた時刻である。すなわち、フリップフロップ回路 811 で保持されていた画像データ `dly_data_000` 等がフリップフロップ回路 812 を介して画像データ `buf_data_0_000` 等としてパルス信号生成部 805 に出力され、各下部電極 410 を駆動する。時刻 T_2 以降も同様の動作を繰り返し、順次、ライン同期信号 `lsync_x` 毎にパルス信号生成部 805 - 1、805 - 2 ... へ出力される画像データは更新される。なお、ライン同期信号 `lsync_x` の周期は高解像度モードの場合、 $105.8 \mu s$ であり、この周期で画像データが更新される。

【0066】

(低解像度モードの場合)

図 9 (b) は、低解像度モード、すなわち解像度モード信号が「0」の場合の画像データ格納部 804 の発光装置 401 の長手方向の動作を表すタイミングチャートである。図 9 (b) の (i) ~ (vi) は図 9 (a) の (i) ~ (vi) と同様のグラフである。

【0067】

チップセレクト信号 `cs_x` が 0 (`cs_x = 0` (ローレベル)) をクロック信号 `clk`

kの立ち上がりで捉えた時刻T0から時刻T1の間、画像データ信号dataは000から順次フリップフロップ回路811に入力される。しかし、低解像度モードの場合は、偶数番目のフリップフロップ回路811-2、811-4、...の前段にセレクタ813-1、...が挿入されている。このセレクタ813により、画像データdly_data_2n、dly_data_2n+1(n=0)を1組として同一の画像データが転送されるようになっている。具体的には、dly_data_000とdly_data_001には同一の画像データ、dly_data_002とdly_data_003には同一のデータ...が入力される。このように、画像データ信号dataが隣り合う2つのフリップフロップ回路811に入力され、各画素の2倍のデータ量に増やされて転送される。

【0068】

時刻T2でライン同期信号が0(1sync_x=0(ローレベル))をクロック信号clkの立ち上がりで捉えると、次のように画像データが転送される。すなわち、dly_data_000 buf_data_0_000、dly_data_001 buf_data_0_001、のように転送される。これにより、画像データbuf_data_0_000、buf_data_0_001...がパルス信号生成部805-1、805-2...へと出力され、各下部電極410を駆動する。時刻T2以降も同様の動作を繰り返し、順次、ライン同期信号1sync_x毎にパルス信号生成部805-1、805-2...へ出力される画像データは更新される。なお、ライン同期信号1sync_xの周期は低解像度モードの場合、211.6μsであり、この周期で画像データが更新される。

【0069】

このように画像データが転送されることで、下部電極410において下部電極410の数が、主走査方向に高解像度モードに対応する画素数と同等の数存在する場合であっても、低解像度モードにも対応することができる。すなわち、低解像度モードでは、下部電極410の連続する2つの下部電極が同一の画像データに基づいて駆動するように画像データの転送を行う。これにより、プリント基板202内において主走査方向における解像度の変換が行われる。また、副走査方向は高解像度モードの場合はライン同期信号1sync_xの周期でラインの形成が行われることになり、1200dpiの間隔でラインが形成される。一方、低解像度モードの場合は副走査方向においては600dpiの間隔でラインが形成される。

【0070】

実施例1ではこのように画像データを転送することで、下部電極410が主走査方向に高解像度モードと同等の素子数が存在するが、低解像度モードでは下部電極410の連続する2つの下部電極が同一データで駆動するようにデータ転送を行う。これにより主走査方向の解像度変換を行っている。

【0071】

(パルス信号生成部)

パルス信号生成部805について説明する。下部電極410の数がn個の場合、パルス信号生成部805も下部電極410の数と同数のn個、存在する。実施例1では、下部電極410-1~410-748に対してパルス信号生成部805-1~805-748が存在する。なお、下部電極410毎に有するパルス信号生成部805の構造はそれぞれ同じである。そのためここではパルス信号生成部805-1を例に挙げて説明する。

【0072】

図10(a)にパルス信号生成部805-1のブロック図を示す。パルス信号生成部805-1は、パルス幅選択部901、加算部902、出力決定部903及びカウンタ部904を有する。パルス幅選択部901は、レジスタ部802によって設定されるパルス信号のパルス幅Tableに従って画像データ格納部804から入力される画像データをパルス幅bに変換する。表1に画像データからパルス幅bに変換する際の変換表であるパルス幅Tableの一例を示す。

【0073】

10

20

30

40

50

【表 1】

画像データ[3:0]	パルス幅b
0	0
1	4
2	8
3	12
4	16
5	20
6	24
7	28
8	32
9	36
10	40
11	44
12	48
13	52
14	56
15	60

表 1 は、1 列目に画像データを示し、2 列目に画像データに対応するパルス信号のパルス幅 b を示す。例えば画像データは 4 ビット（[3 : 0]）（0 ~ 15）とする。

【 0 0 7 4 】

例えば画像データの入力値が 2 である場合、パルス幅選択部 9 0 1 は、レジスタ部 8 0 2 によって設定された表 1 のパルス幅 T a b l e に基づいてパルス幅 b を 8 として出力決定部 9 0 3 に出力する。ただし表 1 に示したパルス幅 T a b l e は一例であり、画像データ及びパルス幅のビット幅は表 1 の例と異なってもよいし、パルス幅 b の値に関しても任意に設定可能である。レジスタ部 8 0 2 に格納されるパルス幅 T a b l e は、下部電極 4 1 0 ごとに個別に設定してもよいし、共通としてもよい。

【 0 0 7 5 】

下部電極 4 1 0 に対応する発光層 4 5 0 はプロセスばらつきなどにより、パルス信号を同じパルス幅とした場合でも光量が異なる場合がある。下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 に対応する発光層 4 5 0 毎の光量のばらつきによって、感光ドラム 1 0 2 上に形成される静電潜像にムラが生じ、印刷画像上のムラとなる。この静電潜像のムラを無くすために、測定した光量に応じて下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 ごとにパルス幅 T a b l e の設定を行うことで、入力された画像データに対して正しい静電潜像となるように出力するパルス信号のパルス幅を変化させる。以上の制御により、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 ごとにパルス幅 T a b l e を設定することで、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 に対応する発光層 4 5 0 毎の光量ばらつきによって生じる印刷画像のムラを補正することが可能である。なお、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 に対応する発光層 4 5 0 の光量測定は工場での測定する又は露光ヘッド 1 0 6 に対向する位置に光量測定装置（不図示）を設置して行う。

【 0 0 7 6 】

加算部 9 0 2 は、全てのパルス信号生成部 8 0 5 で共通となるライン遅延信号及びパルス信号生成部 8 0 5 毎に異なる画素遅延信号を加算する。これにより、加算部 9 0 2 はパルス信号の遅延時間 a を決定する。カウンタ部 9 0 4 は、クロック信号 c l k をカウントし、ライン同期信号 l x y n c _ x の周期（以下、ライン同期信号周期という）c ごとにカウントをリセットする。ライン同期信号周期は、後述する図 1 0 (b) にタイミング C - 1、C - 2 として表示している。カウントは出力決定部 9 0 3 に入力される。実施例 1 ではクロック信号 c l k のカウント方法をアップカウントとしているが、ダウンカウントとしてもよい。カウンタ部 9 0 4 は各下部電極 4 1 0 に対応するパルス信号生成部 8 0 5 ごとに持ってもよいし、共通としてもよい。

【 0 0 7 7 】

出力決定部 9 0 3 の動作について図 1 0 (b) を用いて説明する。図 1 0 (b) において、(i) はクロック信号 c l k の波形を示し、(i i) はライン同期信号 l s y n c _ x の波形を示す。(i i i) はカウンタ部 9 0 4 の出力であるカウンタの値を示し、(i v) はパルス信号生成部 8 0 5 によって生成されたパルス信号の波形を示す。

【 0 0 7 8 】

出力決定部 9 0 3 は、カウンタ部 9 0 4 から入力されるカウンタ、加算部 9 0 2 から出力される遅延時間 a 及びパルス幅選択部 9 0 1 から出力されるパルス幅 b に応じたパルス信号を生成する。出力決定部 9 0 3 は、クロック信号 c l k の立ち上がり時にライン同期信号 l s y n c _ x がローレベルであるタイミング(タイミング C - 1、C - 2)からカウンタが a になるタイミング(タイミング A)で、出力であるパルス信号をハイレベルとする。出力決定部 9 0 3 は、その後、クロック信号 c l k の立ち上がり時にカウンタがパルス幅 b の時間だけ経過したカウンタ a + b となるタイミング(タイミング B)で出力であるパルス信号をローレベルにする。これにより、出力決定部 9 0 3 はパルス信号を生成する。パルス幅 T a b l e、ライン遅延信号及び画素遅延信号はレジスタ部 8 0 2 より送信されており、レジスタ部 8 0 2 の情報を書き換えることによりそれぞれクロック周期単位で値を変更することが可能である。

【 0 0 7 9 】

[アナログ部]

図 1 1 (a) に、アナログ部 8 0 6 のブロック図を示す。実施例 1 では説明を簡略化するため、下部電極 4 1 0 - 1 ~ 4 1 0 - 7 4 8 における 2 つの下部電極 4 1 0 - 1、4 1 0 - 2 を駆動する駆動部 1 0 0 1 - 1、1 0 0 1 - 2 を図示して説明する。しかし、同様の駆動部 1 0 0 1 - 3 ~ 1 0 0 1 - 7 4 8 が下部電極 4 1 0 - 3 ~ 4 1 0 - 7 4 8 に対応して形成されているものとする。また、上述したように、下部電極 4 1 0 - 1、4 1 0 - 2 を駆動することにより実際に発光するのは、下部電極 4 1 0 - 1、4 1 0 - 2 のそれぞれに対応する領域の発光層 4 5 0 である。

【 0 0 8 0 】

パルス信号生成部 8 0 5 - 1、8 0 5 - 2 は、下部電極 4 1 0 - 1、4 1 0 - 2 の発光(ON)タイミングを制御するパルス信号を生成する。パルス信号生成部 8 0 5 - 1、8 0 5 - 2 は、パルス信号線 1 0 0 6 - 1、1 0 0 6 - 2 を介して駆動部 1 0 0 1 - 1、1 0 0 1 - 2 にパルス信号を入力する。

【 0 0 8 1 】

デジタルアナログ変換器(以下、DACとする)1 0 0 2 は、レジスタ部 8 0 2 に設定されたデータに基づき信号線 1 0 0 3 を介して、駆動電流を決定するアナログ電圧を駆動部 1 0 0 1 - 1、1 0 0 1 - 2 に供給する。駆動部選択部 1 0 0 7 は、レジスタ部 8 0 2 に設定されたデータに基づき、駆動部 1 0 0 1 - 1、1 0 0 1 - 2 を選択する駆動部セレクト信号を、信号線 1 0 0 4、1 0 0 5 を介して、駆動部 1 0 0 1 - 1、1 0 0 1 - 2 に供給する。駆動部セレクト信号は、選択された駆動部 1 0 0 1 に接続されている信号のみがハイレベルとなるように生成される。例えば、駆動部 1 0 0 1 - 1 が選択される場合、信号線 1 0 0 4 にのみハイレベルの駆動部セレクト信号が供給され、信号線 1 0 0 5 などの他の駆動部 1 0 0 1 - 2 等に接続されている信号線 1 0 0 5 等にはローレベルの駆動部セレクト信号が供給される。実施例 1 では駆動部セレクト信号は正論理としているが、負論理であってもよい。

【 0 0 8 2 】

駆動部 1 0 0 1 - 1、1 0 0 1 - 2 は、各々駆動部選択部 1 0 0 7 によって選択されたタイミング(駆動部セレクト信号がハイレベルになるタイミング)で、信号線 1 0 0 3 を介して入力されるアナログ電圧が設定される。CPU 7 0 3 はレジスタ部 8 0 2 を介して駆動部 1 0 0 1 - 1、1 0 0 1 - 2 を順次選択し、選択した駆動部 1 0 0 1 - 1、1 0 0 1 - 2 に対応した電圧を設定する。これにより、CPU 7 0 3 は 1 つの DAC 1 0 0 2 で全ての駆動部 1 0 0 1 のアナログ電圧を設定する。前述した動作により駆動部 1 0 0 1 -

10

20

30

40

50

1、1001-2には、駆動電流を決定するアナログ電圧とパルス信号とが入力され、以降に説明する駆動回路によって各下部電極410-1、410-2が独立して駆動電流と発光時間が制御される。

【0083】

(駆動部)

図11(b)に、下部電極410-1を駆動する駆動部1001-1の回路について示す。なお、他の下部電極410-2~410-748に対する駆動部1001-2~1001-748についても、同様の回路で駆動するものとする。MOS型電界効果トランジスタ(以下、MOSFETとする)1102は、ゲート電圧値に応じて下部電極410-1に駆動電流を供給し、ゲート電圧がローレベルのときには、駆動電流がオフ(消灯)するように電流を制御する。

10

【0084】

MOSFET1104のゲート端子には、パルス信号線1006-1が接続されており、パルス信号がハイレベルのときにコンデンサ1106に充電された電圧を、MOSFET1102に受け渡す。MOSFET1107は、駆動部選択部1007から送信された駆動部セレクト信号(信号線1004より伝送)がゲート端子に接続されている。MOSFET1107は、受信した駆動部セレクト信号がハイレベルのときにオンし、DAC1002から出力されたアナログ電圧(信号線1003より伝送)を、コンデンサ1106に充電する。実施例1においては、画像形成前のタイミングで、DAC1002はコンデンサ1106にアナログ電圧を設定し、画像形成期間中はMOSFET1107をオフ状態にすることで、電圧レベルを保持し続けるものとする。

20

【0085】

このような動作により、MOSFET1102は、設定されたアナログ電圧とパルス信号とに応じて駆動電流を下部電極410に供給する。下部電極410-1の入力容量が大きく、オフ時の応答速度が遅い場合は、MOSFET1103によりオフの速度を速めることが可能である。MOSFET1103はゲート端子にインバータ1105によりパルス信号を論理反転させた信号が入力されている。パルス信号がローレベルのときに、MOSFET1103のゲート端子はハイレベルになり、下部電極410-1の入力容量に充電された電荷を強制的に放電する。

【0086】

30

[感光ドラム上の潜像]

図12は実施例1における動作を用いて形成された感光ドラム102上の潜像を示す模式図であり、感光ドラム102の回転方向も示す。図中破線で示す部分は下部電極410、発光層450、上部電極460(以下、下部電極410等という)で形成された画素に対応する潜像を示す。また、回転方向に直交する方向の1マスは、下部電極410-1、410-2、...等でそれぞれ形成された画素に対応する潜像を示す。図12(a)は高解像度モード時に感光ドラム102上に形成される潜像の模式図である。高解像度モード時は感光ドラム102の回転方向と直交する方向にも平行な方向にも1200dpiの潜像が形成される。

【0087】

40

図12(b)は低解像度モード時に感光ドラム102上に形成される潜像の模式図である。低解像度モード時は感光ドラム102の回転方向と直交する方向にも平行な方向にも1200dpiの潜像が形成される。しかし、回転方向に直交する方向においては、2画素毎、言い換えれば隣り合う2つの下部電極410を用いて同一の画像データに基づく画像が形成される(「同一データ」として示す)。このため、解像度としては600dpi相当の潜像となる。また、感光ドラム102の回転方向と平行方向にも、ライン同期信号lsync_xが600dpiに相当する周期で出力されるため、600dpiの画素が形成される。

【0088】

以上のように、発光装置401の内部に解像度を変換する回路を有することで同一の露

50

光ヘッドを用いて高解像度の画像も低解像度の画像も扱うことが可能となる。また、入力された解像度に依らず発光装置 401 の下部電極等（言い換えれば発光点）と同様の解像度に変換するため、解像度による発光点の距離差も発生せず、安定した画像を形成することができる。なお、実施例 1 では同一の画像コントローラ部 700 が低解像度、高解像度の両画像を出力できる構成である。しかし、本構成の露光ヘッドであれば、低解像度のみしか出力できない画像コントローラ部や、高解像度のみしか出力できない画像コントローラ部であっても、同一の露光ヘッドを接続することが可能である。

【0089】

以上、実施例 1 によれば、高解像度の画像も低解像度の画像も画質を低下させることなく同一の露光ヘッドを用いることができる。

10

【実施例 2】

【0090】

有機 EL を用いた発光装置は、レーザーダイオードなどと比べて一般的に発光輝度が比較的低い傾向がある。特に実施例 1 の高解像度モードのようにライン同期信号 1 sync の 1 周期が短くなると 1 画素（又は 1 ライン）の露光時間が短くなり、感光ドラム 102 上での潜像形成が困難になる場合がある。そこで、実施例 2 では下部電極 410 を 2 列に配置した例を説明する。なお、画像形成装置全体の構成、露光ヘッドの構成、基板の構成、は実施例 1 と同様であり、実施例 1 との差について説明する。

【0091】

[発光領域における複数の下部電極の配列（多重発光）]

20

図 13 に示すように、実施例 2 の発光装置 401 は、下部電極 410 - 1 ~ 410 - 748 に加えて、下部電極 420 - 1 ~ 420 - 748 を備える。下部電極 420 - 1 ~ 420 - 748 は、下部電極 410 - 1 ~ 410 - 748 と同様に、シリコン基板 402 上に層状（第 1 の電極層）に形成された複数の電極である。下部電極 420 - 1 ~ 420 - 748 を第 2 の電極列とする。第 2 の電極列をなす下部電極 420 - 1 ~ 420 - 748 は感光ドラム 102 の回転軸線方向に沿って並んでいる。ここで、これら下部電極 420 - 1 ~ 420 - 748 は感光ドラム 102 の回転軸線方向に対して $\pm 1^\circ$ 程度傾いて並んでいても構わない。厳密に感光ドラム 102 の回転軸線方向に対して平行に並んでいる必要はない。

【0092】

30

すなわち、発光装置 401 は、2 次元配列された下部電極を備える。下部電極 420 - 1 ~ 420 - 748 のサイズ、形状、X 方向における配列は下部電極 410 - 1 ~ 410 - 748 と同様であるので説明を省略する。

【0093】

下部電極 420 - 1 ~ 420 - 748（第 2 の電極列）は Y 方向において下部電極 410 - 1 ~ 410 - 748（第 1 の電極列）に対して間隔 d を開けて配置されている。Y 方向において下部電極 420 - 1 は下部電極 410 - 1 に隣接して配置され、同様に下部電極 420 - 2 ~ 下部電極 420 - 748 は、それぞれ下部電極 410 - 2 ~ 下部電極 410 - 748 に隣接して配置される。ここで、Y 方向は感光ドラム 102 の回転方向に略平行な方向である。すなわち、第 1 の電極列と第 2 の電極列とが並ぶ方向は、感光ドラム 102 の回転方向に対して $\pm 1^\circ$ 程度傾いていても構わない。なお、実施例 2 のように、必ずしも X 方向における下部電極間距離と Y 方向における下部電極間距離とを等しく設計する必要はないが、所定面積内に効率よく下部電極を配列するために双方向における下部電極間距離を等しく設計することが望ましい。また、実施例 2 では説明を簡易にするために 2 列の電極列を備える発光装置を例示するが、図 13（c）に示すように、電極列は 3 列以上の任意の数の列であっても良い。例えば、上記と同様に、下部電極 420 - 1 ~ 420 - 748 それぞれに対して下部電極 430 - 1 ~ 430 - 748 を隣接して配置し、さらに、下部電極 430 - 1 ~ 430 - 748 に対して下部電極 440 - 1 ~ 440 - 748 を隣接して配置しても良い。以下では、説明を簡易にするために、下部電極 410 - 1 ~ 410 - 748、および下部電極 420 - 1 ~ 420 - 748 を有する発光装置 401

40

50

を例に説明を進める。

【 0 0 9 4 】

下部電極 4 1 0 - 1 および下部電極 4 2 0 - 1 を同時に駆動したときに、感光ドラム 1 0 2 上における両電極の駆動により露光される中心位置間の距離は感光ドラム 1 0 2 の回転方向において $W + d$ ずれる。本実施例の画像形成装置は、感光ドラム 1 0 2 の回転方向において隣接する複数の下部電極（例えば、下部電極 4 1 0 - 1 と下部電極 4 2 0 - 1）を駆動することによって画像形成装置の出力解像度におけるある 1 画素に相当する領域を露光する。そのため、感光ドラム 1 0 2 の回転速度に応じて下部電極 4 1 0 - 1 への電圧印加のタイミングと下部電極 4 2 0 - 1 への電圧印加のタイミングとに時間差を設けることによって 1 画素に相当する領域を複数回露光することができる（多重露光）。

10

【 0 0 9 5 】

下部電極 4 1 0、4 2 0 は、図中 X 方向に所定の間隔、例えば解像度が 1 2 0 0 d p i である場合には $21.16 \mu\text{m}$ のピッチで列状に配列される。また、下部電極 4 1 0、4 2 0 は Y 方向に $21.16 \mu\text{m}$ のピッチの間隔で配列されている。実施例 2 の場合、幅 W は $20.9 \mu\text{m}$ 、隣接間隔 d は $0.26 \mu\text{m}$ ピッチに配置している。なお、下部電極 4 1 0、4 2 0 の断面は実施例 1 と同様である。

【 0 0 9 6 】

図 1 3 (b) は、長手方向に 2 列に配置された発光装置 4 0 1 のチップ間の境界部の様子を示す図であり、水平方向は、図 3 (a) の発光装置群 4 0 0 の長手方向であり、発光装置 4 0 1 が複数配置されている。図 1 3 (b) に、発光装置 4 0 1 のチップ間の境界部（長手方向においてチップ同士の端部が重なっている部分（重なり部））を示す。発光装置 4 0 1 は、複数の下部電極 4 1 0 を有している。発光装置 4 0 1 - 2 n と発光装置 4 0 1 - 2 n + 1 間の境界部においても、下部電極 4 1 0 の長手方向のピッチ（2 つの下部電極の中心点と中心点の間隔（ L ））は、1 2 0 0 d p i の解像度のピッチである略 $21.16 \mu\text{m}$ となっている。

20

【 0 0 9 7 】

また、短手方向の上下 2 列に並んだ発光装置 4 0 1 は、次のように配置されている。すなわち、上下の発光装置 4 0 1 の下部電極の間隔（図中、矢印 S で示す）が約 $105 \mu\text{m}$ （1 2 0 0 d p i で 5 画素分）となるように配置されている。また、露光ヘッド 1 0 6 の長手方向の下部電極 4 1 0 の間隔（図中、矢印 L で示す）は、約 $21.16 \mu\text{m}$ （1 2 0 0 d p i で 1 画素分）となっている。なお、実施例 2 においても、発光装置 4 0 1 間の間隔 S 、 L は、前述した値に限定する必要はないものとする。

30

【 0 0 9 8 】

図 1 4 (a) に発光装置 4 0 1 内の回路ブロック図を示す。回路の構成は実施例 1 と同じである。しかし、下部電極 4 1 0 が 2 列に増えているため、パルス信号生成部 8 0 5 の数も 2 倍となる。具体的には、下部電極 4 1 0 に対応するパルス信号生成部は 8 0 5 - 1 - 1、8 0 5 - 1 - 2、... 8 0 5 - 1 - 7 4 8 となる。また、下部電極 4 2 0 に対応するパルス信号生成部は 8 0 5 - 2 - 1、8 0 5 - 2 - 2、... 8 0 5 - 2 - 7 4 8 となる。また、パルス信号生成部 8 0 5 - 1 - 1、8 0 5 - 2 - 1 等は、パルス信号線 1 0 0 6 - 1 - 1、1 0 0 6 - 2 - 1 等を介してアナログ部 8 0 6 に接続される。

40

【 0 0 9 9 】

（画像データ格納部）

次に画像データ格納部 8 0 4 の動作について説明する。チップセレクト信号 cs_x 及びライン同期信号 $lsync_x$ は負論理信号である例を説明するが、正論理であってもよい。解像度モード信号線 7 1 1 を介してレジスタ部 8 0 2 と接続される解像度モード信号は、「0」で低解像度モード（6 0 0 d p i）に対応し、「1」で高解像度モード（1 2 0 0 d p i）に対応する。解像度モード信号は、画像データ生成部 7 0 1 の動作に合わせて設定されるレジスタ信号である。図 8 (b) は画像データ格納部 8 0 4 の回路構成図である。クロックゲート回路 8 1 0 はチップセレクト信号 cs_x の反転信号とクロック信号 clk との論理積を出力とする。クロックゲート回路 8 1 0 は、チップセレクト信号

50

c s __ x が有効なときのみフリップフロップ回路 8 1 1 にクロック信号 s __ c l k を出力する。

【 0 1 0 0 】

フリップフロップ回路 8 1 1 は、画像データ格納部 8 0 4 へ入力されてきた画像データ信号 d a t a を大元の入力とする。フリップフロップ回路 8 1 1 は発光装置 4 0 1 の長手方向に設けられた下部電極 4 1 0 数と同じ数（実施例 2 では 7 4 8 ）が直列に接続されている。偶数番目のフリップフロップ回路 8 1 1 - 2、8 1 1 - 4・・・のデータ入力端子 D の前段には、セクタ 8 1 3 - 1、8 1 3 - 2 ... が接続されている。セクタ 8 1 3 - 1、8 1 3 - 2、・・・には解像度モード信号線 7 1 1 が接続されセレクト信号が入力される。

10

【 0 1 0 1 】

フリップフロップ回路 8 1 1 は、クロックゲート回路 8 1 0 から送られてきたクロック信号 s __ c l k に応じて動作する。フリップフロップ回路 8 1 1 の出力は、画像データ d l y __ d a t a __ 0 0 0 ~ d l y __ d a t a __ 7 4 7 として、隣接して接続された次のフリップフロップ回路 8 1 1 又はセクタ 8 1 3 並びにフリップフロップ回路 8 1 2 及びセクタ 8 1 4 に出力される。フリップフロップ回路 8 1 1 及びフリップフロップ回路 8 1 2 は下部電極 4 1 0 の長手方向において下部電極 4 1 0 の数（実施例 2 では 7 4 8 個）分設けられている。フリップフロップ回路 8 1 1 は全体がシフト回路として機能する。

【 0 1 0 2 】

フリップフロップ回路 8 1 2 は、フリップフロップ回路 8 1 1 の出力を入力とし、ライン同期信号 l s y n c __ x に応じて動作する。フリップフロップ回路 8 1 2 の出力は、画像データ b u f __ d a t a __ 0 __ 0 0 0 ~ b u f __ d a t a __ 0 __ 7 4 7 として、パルス信号生成部 8 0 5（8 0 5 - 2 - 1、8 0 5 - 2 - 2、8 0 5 - 2 - 3・・・）とセクタ 8 1 4 に出力される。フリップフロップ回路 8 1 2 は各々がメモリ回路として機能し、1つの下部電極 4 2 0 に対して設けられたフリップフロップ回路 8 1 2 はメモリ回路群（又は第 2 のメモリ回路群）として機能する。パルス信号生成部 8 0 5 - 2 - 1、8 0 5 - 2 - 2、8 0 5 - 2 - 3・・・は第 1 のパルス信号を生成する第 1 のパルス信号生成部群として機能する。

20

【 0 1 0 3 】

セクタ 8 1 4 の出力はフリップフロップ回路 8 1 5 に接続される。セクタ 8 1 4 には、セクタ 8 1 3 と同様に解像度モード信号線 7 1 1 が接続され、セレクト信号が入力されている。セクタ 8 1 4 は、解像度モード信号が「1」のときには、フリップフロップ回路 8 1 2 の出力をフリップフロップ回路 8 1 5 に出力する。セクタ 8 1 4 は、解像度モード信号が「0」のときには、フリップフロップ回路 8 1 1 の出力をフリップフロップ回路 8 1 5 に出力する。具体的にセクタ 8 1 4 - 2 について説明する。セクタ 8 1 4 - 2 は、解像度モード信号が「1」のときには、フリップフロップ回路 8 1 2 - 2 の出力（b u f __ d a t a __ 0 __ 0 0 1）をフリップフロップ回路 8 1 5 - 2 に出力する。セクタ 8 1 4 - 2 は、解像度モード信号が「0」のときには、フリップフロップ回路 8 1 1 - 2 の出力（d l y __ d a t a __ 0 0 1）をフリップフロップ回路 8 1 5 - 2 に出力する。

30

【 0 1 0 4 】

セクタ 8 1 4 の出力はフリップフロップ回路 8 1 5 に入力される。フリップフロップ回路 8 1 5 の出力は、画像データ b u f __ d a t a __ 1 __ 0 0 0 ~ b u f __ d a t a __ 1 __ 7 4 7 として、パルス信号生成部 8 0 5（8 0 5 - 1 - 1、8 0 5 - 1 - 2、8 0 5 - 1 - 3・・・）に出力される。フリップフロップ回路 8 1 5 は各々がメモリ回路として機能し、1つの下部電極 4 1 0 に対して設けられたフリップフロップ回路 8 1 5 はメモリ回路群（又は第 1 のメモリ回路群）として機能する。パルス信号生成部 8 0 5 - 1 - 1、8 0 5 - 1 - 2、8 0 5 - 1 - 3・・・は第 2 のパルス信号を生成する第 2 のパルス信号生成部群として機能する。

40

【 0 1 0 5 】

50

(高解像度モードの場合)

図15(a)は高解像度モード、すなわち解像度モード信号が「1」の場合の画像データ格納部804のタイミングチャートである。図15(a)の(i)~(v)は図9(a)の(i)~(v)と同様のグラフである。図15(a)の(vi)はフリップフロップ回路812の出力である画像データbuf_data_0_000等を示し、(vii)はフリップフロップ回路815の出力である画像データbuf_data_1_000等を示す。

【0106】

チップセレクト信号cs_xが0(cs_x=0(ローレベル))である時刻T0から時刻T1までの間、直列に接続されたフリップフロップ回路811を介して画像データは次のようにシフトしていく。時刻T1はcs_x=0をクロック信号clkの立ち上がりで捉えた時刻である。すなわち、data_dly_data_000 dly_data_001 ... dly_data_747といった具合に順にシフトしていく。チップセレクト信号cs_xがローレベルとなっている期間(cs_x=0)には、クロック信号clkが、発光装置401の長手方向の下部電極の数と同じ数、すなわち748だけ入力されるものとする。こうすることで、1ライン分の画像データがdly_data_000~dly_data_747に保持されることとなる。

【0107】

時刻T1以降はチップセレクト信号cs_xが1(cs_x=1(ハイレベル))であるためにシフト動作は行われずに時刻T1の画像データが保持される。例えば、1つ目のフリップフロップ回路811で時刻T1以降に保持される画像データdly_data_000は747である。時刻T2でライン同期信号lsync_xが0(lsync_x=0(ローレベル))となると、1ライン分の画像データが一斉にbuf_data_0_000~buf_data_0_747として、パルス信号生成部805に出力される。時刻T2はlsync_x=0をクロック信号clkの立ち上がりで捉えた時刻である。すなわち、フリップフロップ回路811で保持されていた画像データdly_data_000等がフリップフロップ回路812を介して画像データbuf_data_0_000等としてパルス信号生成部805-2-1、805-2-2等に出力される。

【0108】

また、次のライン同期信号lsync_xがアサートされるまでに、次の1ライン分の画像データ748~1495が画像データ信号線707を介して転送される。時刻T3でbuf_data_0_000 buf_data_1_000、buf_data_0_001 buf_data_1_001、...といった具合に1ライン分のデータが一斉に転送される。すなわち、フリップフロップ回路812で保持されていた画像データbuf_data_0_000等がフリップフロップ回路815を介して画像データbuf_data_1_000等としてパルス信号生成部805-1-1、805-1-2等に出力される。このように2ライン分の画像データがパルス信号生成部805に出力される。

【0109】

(低解像度モードの場合)

図15(b)は低解像度モード、すなわち解像度モード信号が「0」の場合の画像データ格納部804のタイミングチャートである。図15(b)の(i)~(vii)は図15(a)の(i)~(vii)と同様のグラフである。チップセレクト信号が0(cs_x=0(ローレベル))をクロック信号clkの立ち上がりで捉えた時刻T0から時刻T1の間、直列に接続されたフリップフロップ回路811を介して画像データは次のようにシフトしていく。ここで、画像データ信号dataから順次入力されるが、偶数番目のフリップフロップ回路811の前段にはセクタ813が挿入されている。低解像度モードの場合、セクタ813により、画像データ信号dataは、dly_data_2n、dly_data_2n+1(n=0)を1組として同一のデータが転送されるようになっている。具体的には、dly_data_000とdly_data_001には同一の画像データ、dly_data_002とdly_data_003には同一の画像デ

10

20

30

40

50

ータ...が入力される。このように画像データ信号 `data` が各画素の2倍のデータ量に増やされて転送される。

【0110】

時刻 `T2` でライン同期信号 `lsync_x` が `0` (`lsync_x = 0` (ローレベル)) をクロック信号 `clk` の立ち上がりで捉える。低解像度モードの場合、次のようにフリップフロップ回路 `815` の前段にあるセクタ `814` によって、`buf_data_0_n`、`buf_data_1_n` が同一の画像データとなるように画像データが選択される。具体的には、`dly_data_000` `buf_data_0_000` 及び `buf_data_1_000` となるまた、`dly_data_001` `buf_data_0_001` 及び `buf_data_1_001` となる。そのため、1ライン分の画像データが2ライン分の画像データとしてコピーされるように一斉に転送され、2ライン分のデータとしてパルス信号生成部 `805` に出力される。

10

【0111】

[感光ドラム上の潜像]

図 `16` は実施例 `2` における動作を用いて形成された感光ドラム `102` 上の潜像を示す模式図であり、感光ドラム `102` の回転方向も示す。図中破線で示す部分は下部電極 `410` 及び下部電極 `420` で形成された画素に対応する潜像を示す。また、回転方向に直交する方向の1マスは、下部電極 `410 - 1` 及び下部電極 `420 - 1`、下部電極 `410 - 2` 及び下部電極 `420 - 2` ... でそれぞれ形成された画素に対応する潜像を示す。図 `16(a)` は高解像度モード時に感光ドラム `102` 上に形成される潜像の模式図である。高解像度モード時は感光ドラム `102` の回転方向と直交する方向には、下部電極 `410`、`420` の解像度と同様の `1200 dpi` の潜像が形成される。感光ドラム `102` の回転方向に平行な方向にも、`1200 dpi` の潜像が形成される。また、各画素は下部電極 `410`、`420` がそれぞれ同じ画像データを感光ドラム `102` 上の同一画素に時間差で露光するため、2回の露光で各画素の潜像が形成される。

20

【0112】

図 `16(b)` は低解像度モード時に感光ドラム `102` 上に形成される潜像の模式図である。低解像度モード時は感光ドラム `102` の回転方向と直交する方向にも平行な方向にも `1200 dpi` の潜像が形成される。しかし、感光ドラム `102` の回転方向に直交する方向においては、2画素毎、言い換えれば隣り合う2つの下部電極を用いて同一の画像データに基づく画像が形成されるため、解像度としては `600 dpi` 相当の潜像となる。また、感光ドラム `102` の回転方向と平行方向にも、同一の画像データに基づく画像が形成されるため、`1200 dpi` で画像を形成しているが、実質的な解像度としては `600 dpi` と等価の潜像が形成される。

30

【0113】

以上のように、実施例 `2` では、下部電極を複数列(実施例 `2` の場合 `2` 列)有する下部電極が2次元配列された発光装置 `401` を有する露光ヘッドである。この場合でも、発光装置 `401` 内部に解像度を変換する回路を持つことで、高解像度モードのように1画素に対する発光時間が短い場合でも多重に露光することが可能である。また、低解像度モードの場合でも解像度変換を行うことで入力された解像度に依らず発光装置 `401` の発光点と同様の解像度に変換するため、解像度による発光点の距離差も発生しない。このように、本発明は、下部電極が少なくとも1列配置されたシリコン基板 `402` に適用することができる。

40

【0114】

以上、実施例 `2` によれば、高解像度の画像も低解像度の画像も画質を低下させることなく同一の露光ヘッドを用いることができる。

【符号の説明】

【0115】

`202` プリント基板


`401` 発光装置

50


- 4 0 2 シリコン基板
- 4 1 0 下部電極
- 4 5 0 発光層
- 4 6 0 上部電極
- 6 0 2 回路部
- 6 0 4 発光領域
- 8 0 4 画像データ格納部

【図面】

【図 1】



【図 2】



10


20

30


40

50


【図 3】




【図 4】



【図 5】



【図 6】



10


20

30


40

50

【図 7】




【図 8】




10

20

【図 9】



【図 10】




30


40

50

【 図 1 1 】




(a)




(b)

【 图 1 2 】



(a)


10




(b)

20


【 図 1 3 】



(a)




(b)




(c)

【 図 1 4 】



(a)


30



(b)


40

【図 15】




(a)

【図 16】



(b)



10

20

30

40

50

フロントページの続き

(51)国際特許分類

F I

G 0 3 G 15/00 3 0 3

(56)参考文献

特開 2 0 0 7 - 0 9 8 7 7 2 (J P , A)

特開 2 0 1 6 - 1 1 0 7 4 3 (J P , A)

特開 2 0 0 5 - 1 6 9 7 0 3 (J P , A)

特開 2 0 1 4 - 0 8 8 0 2 1 (J P , A)

特開 2 0 0 3 - 1 8 2 1 3 8 (J P , A)

特開 2 0 0 8 - 2 4 6 7 0 3 (J P , A)

米国特許第 0 5 8 2 8 4 0 0 (U S , A)

(58)調査した分野 (Int.Cl. , D B 名)

B 4 1 J 2 / 4 4 7

B 4 1 J 2 / 4 5

G 0 3 G 1 5 / 0 4

G 0 3 G 2 1 / 0 4

H 0 5 B 3 3 / 1 4

H 0 5 B 4 4 / 0 0