

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2022-0123780

(43) 공개일자 2022년09월13일

(51) 국제특허분류(Int. Cl.)

H01L 33/00 (2010.01) H01L 33/06 (2010.01)

(52) CPC특허분류

H01L 33/005 (2013.01)

H01L 33/06 (2013.01)

(21) 출원번호 10-2021-0027123

(22) 출원일자 2021년03월02일

심사청구일자 2021년03월02일

(71) 출원인

인하대학교 산학협력단

인천광역시 미추홀구 인하로 100(용현동, 인하대학교)

(72) 발명자

이문상

서울특별시 서초구 사임당로 130, 7동 1112호(서초동, 신동아아파트)

이현욱

대전광역시 유성구 지족동로 122, 105동 501호(지족동, 노은리슈빌3)

(뒷면에 계속)

(74) 대리인

특허법인 무한


전체 청구항 수 : 총 16 항

(54) 발명의 명칭 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자

(57) 요약

본 발명은, 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막, 및 이를 포함하는 소자에 관한 것으로, 보다 구체적으로, 기재를 준비하는 단계; 및 기재 상에 질화물계 반도체층을 형성하는 단계; 및 상기 질화물계 반도체층 상에 다중양자우물층을 형성하는 단계;를 포함하고, 상기 질화물계 반도체층을 형성하는 단계는, 원자층 증착법을 이용하고, 산소를 포함하는 반응 가스를 공급하면서 질화물계 반도체를 성장시키는 것인, 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 반도체 소자에 관한 것이다.

대표도 - 도1



(52) CPC특허분류

H01L 2933/0008 (2013.01)

(72) 발명자

양민호

경기도 수원시 영통구 법조로 134, 3004동 1202호
(하동, 광고호수마을참누리레이크)

함명관

인천광역시 연수구 송도국제대로 261, 210동 3402
호(송도동, 송도 더샵 센트럴시티)

명세서

청구범위

청구항 1

기재를 준비하는 단계; 및

기재 상에 질화물계 반도체층을 형성하는 단계; 및

상기 질화물계 반도체층 상에 다중양자우물층을 형성하는 단계;

를 포함하고,

상기 질화물계 반도체층을 형성하는 단계는, 원자층 증착법을 이용하고, 산소를 포함하는 반응 가스를 공급하면서 질화물계 반도체를 성장시키는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 2

제1항에 있어서,

상기 질화물계 반도체층을 형성하는 단계는,

300 °C 내지 1000 °C 온도 및 상압 내지 10^{-8} torr 압력에서 이루어지는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 3

제1항에 있어서,

상기 산소는, O₂, O₃ 또는 이 둘을 포함하고,

상기 산소는, 반응 챔버 내에 5 sccm 내지 1000 sccm 유량으로 공급되는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 4

제1항에 있어서,

상기 질화물계 반도체층을 형성하는 단계는,

반응 챔버 내에서 기재 상에 전구체를 접촉시켜 III족 질화물 반도체를 형성하고, 상기 반응 챔버 내에 산소를 포함하는 반응 가스를 공급하면서 ELOG (epitaxial lateral overgrowth) 방식으로 상기 III족 질화물 반도체를 성장시키는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 5

제1항에 있어서,

상기 질화물계 반도체층을 형성하는 단계는,

III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘이 형성되고 성장되는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 6

제1항에 있어서,

상기 질화물계 반도체층을 형성하는 단계는,

N-페이스(face) III족 질화물 반도체 및 III족 원소-페이스 III족 질화물 반도체가 생성되고,

상기 N-페이스 III족 질화물 반도체 및 III족 원소- 페이스 III족 질화물 반도체 사이 에IDB(inversion domain boundary)가 형성되는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 7

제6항에 있어서,

상기 IDB는, 큐빅 결정 구조를 포함하는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 8

제1항에 있어서,

상기 질화물계 반도체층을 형성하는 단계에서 III족 질화물 반도체는,

원기둥, 다각기둥 또는 이 둘의 형상의 결정을 포함하는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 9

제1항에 있어서,

상기 III족 질화물 반도체는,

Al-함유 III족 질화물 반도체인 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 10

제1항에 있어서,

상기 질화물계 반도체층 상에 다중양자우물층을 형성하는 단계는,

원자층 증착법으로 다중양자우물층을 형성하는 것인,

다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 11

제1항에 있어서,
 상기 다중양자우물층을 형성하는 단계는,
 원자층 증착법을 이용하고,
 300 °C 내지 1100 °C 온도 및 상압 내지 10^{-8} torr 압력에서 이루어지는 것인,
 다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 12

제1항에 있어서,
 상기 다중양자우물층은, AlGaIn/GaN, InGaIn/GaN 또는 이 둘을 포함하는 것인,
 다중양자우물 구조를 포함하는 박막의 제조방법.

청구항 13

질화물계 반도체층; 및
 상기 질화물계 반도체층 상에 형성된 다중양자우물층;
 을 포함하고,
 상기 질화물계 반도체층은, III족 질화물 반도체; 및 III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘;을 포함하는 것인,
 다중양자우물 구조를 포함하는 박막.

청구항 14

제13항에 있어서,
 상기 질화물계 반도체층의 두께는, 1 nm 내지 10 μ m인 것인,
 다중양자우물 구조를 포함하는 박막.

청구항 15

제13항에 있어서,
 상기 질화물계 반도체층은, 상기 III족 질화물 반도체의 결정 사이로 III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘;이 국부적으로 분포하는 것인,
 다중양자우물 구조를 포함하는 박막.

청구항 16

제13항의 다중양자우물 구조를 포함하는 박막;
 을 포함하는,
 반도체 소자.

발명의 설명

기술 분야

[0001] 본 발명은, 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이를 포함하는 반도체 소자에 관한 것이다.

배경 기술

[0002] AlN 층 상에 다중 양자우물층을 형성하기 위해서 기판 상에 Nanopillar-assisted growth를 이용하여 AlN 필름을 형성하는 공정, ELOG(Epitaxial lateral over growth)로 AlN 층을 형성하는 공정, 그래핀 버퍼층 상에 AlN층을 형성하고, 상기 AlN 층 상에 다중 양자우물층을 형성하는 공정이 알려져 있고, 이러한 공정은 MOCVD 반응로에서 고온 및 저진공이 필요하고, 저결함 AlN 및 다중우물 구조를 형성하기 위해서 까다로운 공정 조건, 비용 및 시간적 소모가 큰 공정이 사용되고 있다.

[0003] AlN 또는 GaN 박막의 성장, 또는 AlN 또는 GaN 박막 상 AlGaIn/GaN, InGaIn/GaN 등의 다중양자우물층을 성장시킬 경우 10^{-6} 대 수준의 저진공 및 1100 °C 수준의 고온에서 MOCVD법으로 성장 공정을 진행할 경우에 AlN 결정 성장 시 기둥(columnar)구조를 가져 결함 생성의 유리한 조건에 놓이게 되고, 박막 성장 후 고온에서 상온으로 냉각 시 기판과 박막의 열팽창계수차이(TEC)로 인하여 기판의 휨과 결함밀도가 증가할 수 있다. 즉, 고온 성장은 기판과 성장박막 간 열팽창계수차이로 인해 재료(기판 및 성장박막)의 휨을 만들고, 상온으로 MOCVD 반응로를 냉각할 시 전위증가되어 LED, LD등 소자의 양자효율저하 등 소자특성 악화를 유발할 수 있다.

[0004] 저온성장으로 상기 언급한 문제를 완화할 수 있으나, 결정성이 매우 저하된 박막이 성장되며, 반응물(reactant)로 쓰이는 NH_3 를 분해하기 위해 600 °C 이상의 온도가 필요하다.

발명의 내용

해결하려는 과제

[0005] 본 발명은, 상기 언급한 문제점을 해결하기 위해서, 기존의 다중양자우물 구조를 성장하기 위한 질화물 반도체, 즉 AlN 성장법이 갖고 있는 복잡한 공정, 낮은 공정효율 및 생산성을 개선하여 간단하게 고결정성/고양자효율을 갖는 다중양자우물 구조를 성장시킬 수 있는, 다중양자우물 구조를 포함하는 박막의 제조방법에 관한 것이다.

[0006] 본 발명은, 고결정성/고양자효율의 다중양자우물층을 포함하는 박막을 제공하는 것이다.

[0007] 본 발명은, 본 발명에 의한 다중양자우물층을 포함하는 박막을 포함하는 반도체 소자를 제공하는 것이다.

[0008] 그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 분야 통상의 기술자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

[0009] 본 발명의 일 실시예에 따라, 기재를 준비하는 단계; 및 기재 상에 질화물계 반도체층을 형성하는 단계; 및 상기 질화물계 반도체층 상에 다중양자우물층을 형성하는 단계; 를 포함하고, 상기 질화물계 반도체층을 형성하는 단계는, 원자층 증착법을 이용하고, 산소를 포함하는 반응 가스를 공급하면서 질화물계 반도체를 성장시키는 것인, 다중양자우물 구조를 포함하는 박막의 제조방법에 관한 것이다.

[0010] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층을 형성하는 단계는, 300 °C 내지 1000 °C 온도 및 상압 내지 10^{-8} torr 압력에서 이루어지는 것일 수 있다.

[0011] 본 발명의 일 실시예에 따라, 상기 산소는, 반응 챔버 내에 5 sccm 내지 1000 sccm 유량으로 공급되는 것일 수 있다.

[0012] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층을 형성하는 단계는, 반응 챔버 내에서 기재 상에 전구체를 접촉시켜 III족 질화물 반도체를 형성하고, 상기 반응 챔버 내에 산소를 포함하는 반응 가스를 공급하면서 ELOG (epitaxial lateral overgrowth) 방식으로 상기 III족 질화물 반도체를 성장시키는 것일 수 있다.

[0013] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층을 형성하는 단계는, III족 질화물 반도체의 III족 원소의

산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘이 형성되고 성장되는 것일 수 있다.

- [0014] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층을 형성하는 단계는, N-페이스(face) III족 질화물 반도체 및 III족 원소-페이스 III족 질화물 반도체가 생성되고, 상기 N-페이스 III족 질화물 반도체 및 III족 원소-페이스 III족 질화물 반도체 사이 에IDB(inversion domain boundary)가 형성되는 것일 수 있다.
- [0015] 본 발명의 일 실시예에 따라, 상기 IDB는, 큐빅 결정 구조를 포함하는 것일 수 있다.
- [0016] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층을 형성하는 단계에서 III족 질화물 반도체는, 원기둥, 다각기둥 또는 이 둘의 형상의 결정을 포함하는 것일 수 있다.
- [0017] 본 발명의 일 실시예에 따라, 상기 III족 질화물 반도체는, Al-함유 III족 질화물 반도체인 것일 수 있다.
- [0018] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층 상에 다중양자우물층을 형성하는 단계는, 원자층 증착법으로 다중양자우물층을 형성하는 것일 수 있다.
- [0019] 본 발명의 일 실시예에 따라, 상기 다중양자우물층을 형성하는 단계는, 원자층 증착법을 이용하고, 300 °C 내지 1100 °C 온도 및 상압 내지 10^{-8} torr 압력에서 이루어지는 것일 수 있다.
- [0020] 본 발명의 일 실시예에 따라, 상기 다중양자우물층은, AlGaIn/GaN, InGaIn/GaN 또는 이 둘을 포함하는 것일 수 있다.
- [0021] 본 발명의 일 실시예에 따라, 질화물계 반도체층; 및 상기 질화물계 반도체층 상에 형성된 다중양자우물층; 을 포함하고, 상기 질화물계 반도체층은, III족 질화물 반도체; 및 III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘;을 포함하는 것일 수 있다.
- [0022] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층의 두께는, 1 nm 내지 10 μ m인 것일 수 있다.
- [0023] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층은, 상기 III족 질화물 반도체의 결정 사이로 III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘;이 국부적으로 분포하는 것일 수 있다.
- [0024] 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막을 포함하는, 반도체 소자에 관한 것이다.

발명의 효과

- [0025] 본 발명은, 다중양자우물 박막 성장을 위한 질화물계 반도체층의 새로운 성장 방법을 도입하고, 이를 활용하여 기존의 질화물계 반도체, 즉 AlN 성장법이 갖고 있는 복잡한 공정, 낮은 공정효율 및 생산성을 개선시키고, 간단한 공정으로 고결정성/고양자효율을 갖는 다중양자우물 박막 성장이 가능한 제조방법을 제공할 수 있다. 또한, 본 발명은, 고결정성/고양자효율을 갖는 다중양자우물 구조를 갖는 반도체 박막을 제공하고, 이를 활용한 반도체 소자를 제공할 수 있다.

도면의 간단한 설명

- [0026] 도 1은, 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막의 제조 공정 중 트리메틸알루미늄(Trimethyl Aluminium, TMAI) 및 NH_3 원료 가스를 이용한 ALD에 의한 AlN 증착 공정에서 ALD 반응로 내에서 잔존 산소로 인한 Al_xO_y 및 AlON pillar의 생성 공정을 예시적으로 나타낸 것이다.
- 도 2a는, 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막의 제조 공정 중 트리메틸알루미늄(Trimethyl Aluminium, TMAI) 및 NH_3 원료 가스를 이용한 ALD에 의한 AlN 증착 시 사파이어 표면 처리의 차이로 형성된 Al-face AlN, N-face AlN 및 IDB(Inversion domain boundary)를 예시적으로 나타낸 것이다.
- 도 2b는, 본 발명의 일 실시예에 따라, 도 2a에서 제시한 IDB(Inversion domain boundary)의 광학 이미지 및 결정학적 특성을 나타낸 것이다.
- 도 3a는, 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막의 제조 공정에서 ALD 반응로에서 산소 공급에 따른 산소의 점결함에 의해 증가된 Al adatom의 이동도 개략도를 나타낸 것이다.

도 3b는, 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막의 제조 공정에서 ALD 반응로에서 산소 공급에 따른 산소의 점결함에 의해 증가된 Al adatom에 따른 밀도범함수계산 결과를 나타낸 것이다.

도 4는, 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막의 제조 공정 중 트리메틸알루미늄(Trimethyl Aluminium, TMAI) 및 NH₃ 원료 가스를 이용한 ALD에 의한 AlN 증착 시 산소 공급 유무에 따른 AlN 박막의 XRD 패턴을 나타낸 것이다.

도 5는, 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막에서 Al_xO_y 및 AlON pillar에 의해 전파가 차단되는 전위개략도를 간략하게 나타낸 것이다.

발명을 실시하기 위한 구체적인 내용

- [0027] 이하 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
- [0028] 명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
- [0029] 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
- [0030] 이하, 본 발명의 다중양자우물 구조를 포함하는 박막의 제조방법, 다중양자우물 구조를 포함하는 박막 및 이의 활용에 대하여 실시예 및 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본 발명이 이러한 실시예 및 도면에 제한되는 것은 아니다.
- [0031] 본 발명은, 다중양자우물 구조를 포함하는 박막의 제조방법에 관한 것으로, 본 발명의 일 실시예에 따라, 상기 제조방법은, 기재를 준비하는 단계; 및 다중양자우물 구조를 형성하는 단계; 를 포함할 수 있다. 상기 제조방법은, 원자층 증착(ALD) 기술을 이용한 질화물 반도체의 성장 시 산소를 공급하여 저온에서 고결정의 반도체 박막 성장을 유도하고, 고결정/고양자효율의 다중양자우물 구조의 성장에 유리한 조건을 제공할 수 있다.
- [0032] 본 발명의 일 실시예에 따라, 상기 기재를 준비하는 단계는, 다중양자우물 구조를 포함하는 박막의 활용 분야에 따라 반응기판 및/또는 소자기관일 수 있다.
- [0033] 본 발명의 일 예로, 상기 반응기판 및 소자기관은, 다중양자우물 구조를 포함하는 박막의 활용 방법에 따라 적절하게 선택될 수 있고, 예를 들어, 투명기판, 사파이어(Al₂O₃), Si, SiC, 웨이퍼 등일 수 있다.
- [0034] 본 발명의 일 예로, 상기 기관 상에 n-형 반도체, p-형 반도체 또는 이 둘을 포함하는 화합물 반도체층을 더 포함할 수 있고, 상기 화합물 반도체층 상에 다중양자우물 구조 형성 공정이 진행될 수 있다. 예를 들어, 상기 n-형 반도체 및 p-형 반도체는, 각각 InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, InN, AlN 및 GaN, GaNP, GaNAs, GaNSb, AlGaIn, InGaIn, BaGaIn, GaAlNP, GaAlNAs, InAlGaIn, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb 등의 질화 갈륨 반도체; 등에서 선택될 수 있으나, 이에 제한되지 않는다.
- [0035] 본 발명의 일 실시예에 따라, 상기 다중양자우물 구조를 형성하는 단계는, 질화물계 반도체층을 형성하는 단계 및 다중양자우물층을 형성하는 단계를 포함할 수 있다.
- [0036] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체층을 형성하는 단계는, 상기 기재 상에 원자층 증착법(ALD)을 이용하고, 산소를 포함하는 반응 가스를 공급하면서 질화물계 반도체 박막을 성장시킬 수 있다. 예를 들어, 반응 챔버 내에서 기재 상에 전구체(또는, 원료 가스)를 접촉시켜 III족 질화물 반도체를 형성하고, 상기 반응 챔버 내에 산소를 포함하는 반응 가스를 공급하면서 ELOG(epitaxial lateral overgrowth) 방식으로 상기 III족 질화물 반도체를 성장시킬 수 있다. 또는, 상기 전구체(원료 가스)와 산소는 함께 공급되어 III족 질화물 반도체의 시드 형성 및 성장 공정에 공급될 수 있다.
- [0037] 본 발명의 일 예로, 상기 질화물계 반도체층은, 버퍼층 및/또는 장벽층으로 활용되고 상기 질화물계 반도체층

상에 다중양자우물층이 형성될 수 있다. 상기 질화물계 반도체층은, III족 질화물 반도체를 포함하고, 예를 들어, AlN, InGaN, InAs, GaAs, GaN, AlGaIn, GaAlNP, GaAlNAs, InAlGaIn 및 GaAlNSb에서 선택되는 1종 이상을 포함할 수 있으나, 이에 제한되지 않는다.

[0038] 본 발명의 일 예로, 상기 질화물계 반도체층은, III족 질화물 반도체; 및 III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘을 포함할 수 있다. 예를 들어, III족 질화물 반도체로 AlN, III족 원소의 산화물 및 III족 원소의 산질화물은 각각 AlO 및 AlON일 수 있다.

[0039] 또한, 상기 질화물계 반도체층은, 산소공급에 의해 산발적으로 생성되는 III족 질화물 반도체 결정립계 사이에 큐빅(cubic)구조의 IDB(inversion domain boundary)를 생성시켜 양자효율이 증대된 다중양자우물 박막을 성장시킬 수 있다. 예를 들어, AlN 결정립계 내에서 N-face AlN에 의해 Al-face AlN과 N-face AlN 사이에서 생성되는 큐빅(cubic)구조의 IDB(inversion domain boundary)를 생성시킬 수 있다. 이는 잔류 산소에 의해서 III족 질화물 반도체 결정립 사이에 산화물 및/또는 산질화물을 생성하여 ELOG법에 의한 고결정성 박막성장 및 고결정성/고양자효율의 다중양자우물층을 형성할 수 있다.

[0040] 보다 구체적으로, 도 1을 살펴보면, 원자층 증착법(ALD)을 이용하여 AlN, AlGaIn/GaN 다중양자우물층 성장 시 산소를 공급함으로써, 기둥(columnar) 구조의 AlN 결정립계(grain boundary) 사이에 AlON를 생성시켜 ELOG법에 의한 고결정성 박막성장을 유도할 수 있다. 또한, 도 2a 및 도 2b를 살펴보면, 산소공급에 의해 산발적으로 생성되는 N-face AlN에 의해 Al-face AlN과 N-face AlN 사이에서 생성되는 큐빅(cubic)구조의 IDB(inversion domain boundary) 생성으로 양자효율이 증대된 다중양자우물층을 갖는 InGaIn/GaN 혹은 AlGaIn/GaN 박막을 성장시킬 수 있다.

[0041] 본 발명의 일 예로, 상기 질화물계 반도체층을 형성하는 단계는, 저온 및 저압에서 이루어지고, 예를 들어, 300 °C 내지 1000 °C; 300 °C 내지 900 °C; 300 °C 내지 800 °C; 300 °C 내지 500 °C; 또는 400 °C 내지 600 °C 온도; 및 상압 내지 10^{-8} Torr 압력에서 실시될 수 있다. 이는 저온 및 저압에서 고결정의 반도체 박막 성장이 이루어지고 기재 등의 휨 현상을 방지하면서 고결정/고효율의 다중양자우물 구조를 성장시킬 수 있다.

[0042] 본 발명의 일 예로, 상기 산소는 O₂, O₃ 등일 수 있고, 상기 반응 챔버 내에 5 sccm 내지 1000 sccm 유량으로 공급되거나 또는 상기 산소는 원료 가스에 대해 1 내지 100 유량비(sccm)로 공급될 수 있다. 또한, 상기 유량 범위 내에 포함되면 산소 공급 및 잔류 산소에 의한 다중양자우물의 성능 향상에 유리한 질화물계 반도체층의 구성 및 결정 특성을 유도할 수 있다. 또한, 상기 산소는, 상기 질화물계 반도체층을 형성하는 단계 중 일부분 또는 전체 공정에서 공급될 수 있다.

[0043] 예를 들어, 도 3a 및 도 3b를 살펴보면, 점결함의 생성으로 인한 Al 추가원자(adatom)의 이동도 증가로 AlN의 측면 성장율(lateral growth rate) 증가는 결정성 향상에 도움을 주고, 이러한 결정 특성은 도 4의 산소 유무에 따른 AlN의 결정 특성의 변화로 XRD 패턴에서 (102) 성장 결정면의 이동으로 확인할 수 있다. 또한, 상기 언급한 바와 같이, ALD법으로 저진공에서 AlN, InGaIn/GaN, AlGaIn/GaN 성장 시 잔존 산소에 의해 국부적으로 기둥형(columnar) AlN 결정 사이 사이에 AlON이 생성되고, 도 5에서 나타난 바와 같이, 이러한 AlON 층 형성으로 인하여 다중양자우물층으로 전파되는 전위들의 밀도 감소 가능하게 할 수 있다. 또한, 잔존 산소로 인해 사파이어 표면 처리의 차이로 Al-face AlN과 N-face AlN이 생성되어 이들이 만나는 면에서 IDB(inversion domain boundary)가 생성되고, IDB는 우르자이트(wurzite) 구조와 달리 큐빅(cubic) 결정구조를 가져 다중양자우물 내에서 전자와 홀의 파동함수 분리(wavefunction separation)를 원활하게 하여 양자효율을 증대시키는 효과를 제공할 수 있다.

[0044] 본 발명의 일 실시예에 따라, 상기 다중양자우물층을 형성하는 단계는, 상기 질화물계 반도체층 상에 원자층 증착법으로 다중 양자우물층을 형성하고, 상기 질화물계 반도체층을 형성하는 단계와 연속 공정으로 진행되어 고결정성/고효율의 양자우물 구조를 형성할 수 있다.

[0045] 본 발명의 일 예로, 상기 다중양자 우물층은, InN, AlN, InGaIn, AlGaIn, GaN, BaInGaIn, GaAlNP, GaAlNAs, InAlGaIn, GaAlNSb, GaInNP, GaInNAs, GaInNSb 등의 III족 질화물 반도체에서 선택된 2종 이상을 포함하고, 예를 들어, AlGaIn/GaN, InGaIn/GaN 또는 이 둘의 다중양자 우물 구조를 포함할 수 있다.

[0046] 본 발명의 일 예로, 상기 다중양자우물층을 형성하는 단계는, 300 °C 내지 1100 °C; 300 °C 내지 1000 °C; 300 °C 내지 900 °C; 또는 400 °C 내지 800 °C의 온도 및 상압 내지 10^{-8} Torr 압력에서 실시될 수 있다.

[0047] 본 발명은, 다중양자우물 구조를 포함하는 박막에 관한 것으로, 본 발명의 일 실시예에 따라, 상기 다중양자우물

물 구조를 포함하는 박막은, 질화물계 반도체층; 상기 질화물계 반도체층 상에 형성된 다중양자우물층;을 포함할 수 있다.

[0048] 본 발명의 일 실시예에 따라, 상기 질화물계 반도체 박막은, III족 질화물 반도체를 포함하고, 예를 들어, AlN, InGa_N, InAs, GaAs, GaN, AlGa_N, GaAlNP, GaAlNAs, InAlGa_N 및 GaAlNSb에서 선택되는 1종 이상을 포함할 수 있으나, 이에 제한되지 않는다.

[0049] 본 발명의 일 예로, 상기 질화물계 반도체층의 두께는, 1 nm 이상; 1 nm 내지 10 μ m; 또는 30 nm 내지 1 μ m일 수 있다.

[0050] 본 발명의 일 예로, 상기 질화물계 반도체층은, III족 질화물 반도체 결정 사이로 III족 질화물 반도체의 III족 원소의 산화물, III족 질화물 반도체의 III족 원소의 산질화물 또는 이 둘;을 포함하고, 이들은 상기 질화물계 반도체층에서 국부적으로 분포할 수 있다.

[0051] 본 발명의 일 예로, 상기 III족 질화물 반도체, 상기 산화물 및 상기 산질화물은, 원기둥, 다각기둥 또는 이 둘의 형상의 결정을 포함할 수 있다. 예를 들어, 도 2를 참조하면, 상기 버퍼층은, 성장 시 잔존 산소에 의해 국부적으로 기둥형(columnar) AlN 결정 사이에 Al_xO_y 및/또는 AlON 필러 구조(pillar)가 형성될 수 있다. 또한, 도 5에서 나타난 바와 같이, Al_xO_y 및/또는 AlON 형성으로 인하여 다중양자우물층으로 전파되는 전위들의 밀도를 감소시켜 고효율의 다중양자우물층을 형성할 수 있다.

[0052] 본 발명의 일 예로, 상기 III족 질화물 반도체는, N-face III족 질화물 반도체 및 III족 원소-face III족 질화물 반도체를 포함하고, 이들 사이에 IDB(inversion domain boundary)가 형성되는 것일 수 있다. 예를 들어, 도 2a 및 도 2b를 참조하면, 상기 버퍼층은, 성장 시 잔존 산소에 의해 반응 기관, 즉 사파이어 표면 처리의 차이로 Al-face AlN과 N-face AlN이 산발적으로 생성되고, 이들이 만나는 면에서 IDB(Inversion domain boundary)가 생성되고, IDB는 우르자이트(wurzite) 구조와 달리 규빅(cubic) 결정구조를 가져 다중양자우물 내에서 전자와 홀의 파동함수 분리(wavefunction separation)를 원활하게 유도하여 양자효율을 증대시킬 수 있다.

[0053] 본 발명의 일 예로, 상기 다중양자 우물층은, InN, AlN, InGa_N, AlGa_N, GaN, BAlGa_N, GaAlNP, GaAlNAs, InAlGa_N, GaAlNSb, GaInNP, GaInNAs, GaInNSb 등의 III족 질화물 반도체에서 선택된 2종 이상을 포함하고, 예를 들어, AlGa_N/GaN, InGa_N/GaN 또는 이들의 다중양자 우물 구조를 포함할 수 있다. 예를 들어, AlGa_N/GaN, InGa_N/GaN 또는 이들의 다중양자 우물 구조를 포함할 수 있다. 상기 다중양자우물층은, 단일 또는 복수층의 초격자 양자우물 구조를 더 포함할 수 있다.

[0054] 본 발명의 일 실시예에 따라, 상기 다중양자 구조를 포함하는 박막은, 상기 III족 질화물 반도체층 상에서 형성된 다중양자 우물층을 포함하는 반도체 구조물이며, 예를 들어, 적층 반도체 구조물일 수 있다. 예를 들어, 기체/질화물 반도체층/다중양자 우물층을 포함하고, 활용 분야에 따라 적층되는 층을 더 포함할 수 있다.

[0055] 본 발명의 일 예로, 상기 기체는, 다중양자 구조를 포함하는 박막의 적용 분야에 따라 적절하게 선택될 수 있으며, 예를 들어, 사파이어(Al₂O₃), Si, SiC, 웨이퍼 등의 기관일 수 있다.


[0056] 본 발명의 일 예로, 상기 반도체 구조물에 p-형 반도체층 및 n-형 반도체층을 더 포함할 수 있고, 예를 들어, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, InN, AlN 및 GaN, GaNP, GaNAs, GaNSb, AlGa_N, InGa_N, BAlGa_N, GaAlNP, GaAlNAs, InAlGa_N, GaAlNSb, GaInNP, GaInNAs, 및 GaInNSb 등의 질화 갈륨 반도체; 등에 선택되고, 또한, p형 및 n형 전극을 적절하게 배치할 수 있다.

[0057] 본 발명의 일 실시예에 따라, 본 발명에 의한 다중양자우물 구조를 포함하는 박막을 포함하는, 반도체 소자에 관한 것으로, 상기 반도체 소자는, 발광 소자, Micro LED 디바이스, 발진 디바이스(power device), UV 센서 등일 수 있으며, 상기 반도체 소자의 구동을 위한 구성은 본 발명의 기술 분야에서 알려진 구성을 포함할 수 있고, 본 명세서에는 구체적으로 언급하지 않는다.


[0058] 이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

도면


도면1




도면2a




도면 2b




도면3a



도면3b



도면4



도면5

