

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4584044号  
(P4584044)

(45) 発行日 平成22年11月17日(2010.11.17)

(24) 登録日 平成22年9月10日(2010.9.10)

(51) Int.Cl. F I  
**G06F 21/02 (2006.01)** G O 6 F 12/14 5 1 O C  
**G06F 21/24 (2006.01)** G O 6 F 12/14 5 6 O D

請求項の数 14 (全 29 頁)

(21) 出願番号	特願2005-178829 (P2005-178829)	(73) 特許権者	302062931
(22) 出願日	平成17年6月20日 (2005.6.20)		ルネサスエレクトロニクス株式会社
(65) 公開番号	特開2006-350885 (P2006-350885A)		神奈川県川崎市中原区下沼部1753番地
(43) 公開日	平成18年12月28日 (2006.12.28)	(74) 代理人	100064746
審査請求日	平成20年4月14日 (2008.4.14)		弁理士 深見 久郎
		(74) 代理人	100085132
			弁理士 森田 俊雄
		(74) 代理人	100083703
			弁理士 仲村 義平
		(74) 代理人	100096781
			弁理士 堀井 豊
		(74) 代理人	100109162
			弁理士 酒井 将行
		(74) 代理人	100111246
			弁理士 荒川 伸夫

最終頁に続く

(54) 【発明の名称】 半導体装置

(57) 【特許請求の範囲】

【請求項1】

複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、

前記保護情報領域に格納された前記保護情報を読み出す読出部と、

いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部とを備え、

前記制御部は、前記読出部から前記保護情報を受け、前記保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止する、半導体装置。

10

【請求項2】

演算部をさらに備え、

前記制御部は、起動時における前記演算部からのアクセスであれば、前記保護情報にかかわらず、アクセスを許可する、請求項1に記載の半導体装置。

【請求項3】

前記保護情報は、ブロック毎にそれぞれ複数のフラグを含み、

前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、

前記制御部は、いずれかのブロックに対する前記保護情報を前記読出部から受け、前記保護情報に含まれる前記複数のフラグのうちいずれか1つでもアクセスを禁止する値に設

20

定されていれば、前記保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項 1 または 2 に記載の半導体装置。

【請求項 4】

前記保護情報は、前記データ領域に含まれる複数のブロックのうち、少なくとも 1 以上のブロックに対してアクセスを禁止する、請求項 1 ~ 3 のいずれか 1 項に記載の半導体装置。

【請求項 5】

前記データ領域は、前記保護情報領域を含む、請求項 1 ~ 4 のいずれか 1 項に記載の半導体装置。

【請求項 6】

複数のブロックに分割されたデータ領域と、ブロック毎にそれぞれアクセスを禁止するための第 1 および第 2 の保護情報が格納される保護情報領域とを含む不揮発性記憶部と、前記保護情報領域に格納された前記第 1 および第 2 の保護情報を読み出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、

前記データ領域に格納された命令コードを読み出して処理を実行する演算部とを備え、前記制御部は、

前記読出部から前記第 1 の保護情報を受け、前記第 1 の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、前記第 1 の保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止し、かつ、

前記読出部から受けた前記第 2 の保護情報に基づいて、前記第 2 の保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、

前記演算部から前記命令コードの読み出しを行なうためのアクセス要求を受けると、前記第 2 の保護情報にかかわらず当該アクセスを許可する、半導体装置。

【請求項 7】

前記制御部は、起動時における前記演算部からのアクセスであれば、前記第 1 の保護情報にかかわらず、アクセスを許可する、請求項 6 に記載の半導体装置。

【請求項 8】

前記第 1 の保護情報は、ブロック毎にそれぞれ複数のフラグを含み、

前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、

前記制御部は、いずれかのブロックに対する前記第 1 の保護情報を前記読出部から受け、前記第 1 の保護情報に含まれる前記複数のフラグのうちいずれか 1 つでもアクセスを禁止する値に設定されていれば、前記第 1 の保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項 6 または 7 に記載の半導体装置。

【請求項 9】

前記第 2 の保護情報は、ブロック毎にそれぞれ複数のフラグを含み、

前記複数のフラグに含まれる各々のフラグは、対応のブロックに対するアクセスを禁止するため互いに同値に設定され、

前記制御部は、いずれかのブロックに対する前記第 2 の保護情報を前記読出部から受け、前記第 2 の保護情報に含まれる前記複数のフラグのうちいずれか 1 つでもアクセスを禁止する値に設定されていれば、前記第 2 の保護情報により当該ブロックに対するアクセスが禁止されていると判断する、請求項 6 ~ 8 のいずれか 1 項に記載の半導体装置。

【請求項 10】

前記制御部は、前記第 1 および第 2 の保護情報により同一のブロックに対するアクセスが禁止されている場合には、前記第 1 の保護情報を無視する、請求項 6 ~ 9 のいずれか 1 項に記載の半導体装置。

【請求項 11】

前記制御部は、さらに、前記読出部から前記第 2 の保護情報を受け、前記第 2 の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれ

10

20

30

40

50

ば、前記第2の保護情報によりアクセスを禁止され得るすべてのブロックに対するアクセスが禁止されていると判断する、請求項6～10のいずれか1項に記載の半導体装置。

【請求項12】

前記第2の保護情報は、少なくとも2以上のブロックに対するアクセスを禁止し、前記制御部は、前記第2の保護情報がアクセスを禁止し得るブロックのそれぞれに対して、互いに独立にアクセスを許可するか否かを決定する、請求項6～10のいずれか1項に記載の半導体装置。

【請求項13】

前記第1の保護情報は、前記データ領域に含まれる複数のブロックのうち、少なくとも1以上のブロックに対してアクセスを禁止する、請求項6～12のいずれか1項に記載の半導体装置。

10

【請求項14】

前記データ領域は、前記保護情報領域を含む、請求項6～13のいずれか1項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、不揮発性記憶部を備える半導体装置に関し、特にデータ機密保護機能を有する半導体装置に関するものである。

【背景技術】

20

【0002】

従来から、さまざまな用途に用いられるマイクロコンピュータ（以下、マイコンと称す）では、フラッシュメモリやEEPROM（Electrical Erasable and Programmable Read Only Memory）などの不揮発性記憶部（以下、不揮発性メモリと称す）を備えたものが一般的となっている。不揮発性メモリは、一旦データが書込まれると電源が遮断されてもそのデータを保持し、かつ、データの書換えも自由に行なうことができる。そのため、プログラムを不揮発性メモリに格納して製品に組込んだマイコンに対して、プログラムの修正や新たな機能の追加といったいわゆるアップデートを容易に行なうことができるという利点がある。

【0003】

30

一方、上述のような不揮発性メモリを備えたマイコンでは、当該マイコンが組込まれた製品の使用者（以下、エンドユーザと称す）などにより、その格納しているプログラムが書換えられると、動作不具合や人的被害などの発生が懸念される。また、競業者などにより、プログラムの内容を不正に読出されることも懸念される。そこで、エンドユーザによるデータの読出しや書換え（以下、アクセスと称す）を防止するため、マイコンには、機密保護（以下、プロテクトと称す）機能を付加することが一般的となっている。

【0004】

このようなプロテクト機能は、たとえば、不揮発性メモリ内において、データが格納されるデータ領域に加え、そのデータ領域に対するプロテクトを設定するためのプロテクト情報領域を配置し、そのプロテクト情報領域に格納されるプロテクト設定に応じて、ハードウェア回路によりアクセスを禁止する構成で実現される。

40

【0005】

特許文献1には、メモリアレイのブロックグループ単位で、ライトプロテクトの状態を柔軟に設定できる半導体記憶装置が開示されている。

【0006】

一方、プロテクトが設定されたプログラムのアップデートを行なうためには、プロテクト設定を解除した上で、プログラムの書換えを行なう必要がある。したがって、プロテクト機能を付加する場合には、付随的にプロテクトの解除機能を備えておく必要がある。

【0007】

プロテクトの解除機能は、たとえば、マイコンと接続される外部装置から特定の信号を

50

与えてプロテクトを解除する構成や、入力されたID（パスワード）が特定のIDと一致した場合にのみプロテクトが解除される構成で実現される場合もある。しかしながら、このような構成においては、構成の存在自体がセキュリティーホールとなる。すなわち、悪意の第三者が当該マイコンを詳細に調査するなどして、特定の信号や特定のIDを知ると、プロテクト機能は無効化されてしまう。

【0008】

そこで、プロテクトが解除される前に、そのプロテクトされているデータを消去する構成が提案されている。

【0009】

特許文献2には、プロテクト設定の解除が指示されると、プロテクトの設定を無視して、格納されているすべてのデータを消去する不揮発性半導体記憶装置が開示されている。また、特許文献3には、不揮発性メモリのデータを消去した後にのみ、不揮発性メモリに対するアクセスを許可するマイクロコンピュータ装置が開示されている。

【0010】

さらに、一般的に不揮発性メモリは、複数のブロックに分割されており、データの読出しおよび書込みはブロック単位で行なわれる。そのため、特許文献3には、ブロック単位でプロテクトの設定を行なう構成が開示されている。

【0011】

ところで、近年のマイコンの高性能化に伴い、マイコンを動作させるためのプログラムも複雑化・大規模化している。そのため、プログラム製作者は、一からプログラムを製作するより、予め機能別に用意されたライブラリソフトウェアをプログラム中で読出す（サブルーチンコールする）ことでプログラム製作の効率化を図っている。このようなライブラリソフトウェアの提供者は、マイコンの製造者以外であることも多く、IP（Intellectual Property）ベンダと呼ばれる。

【特許文献1】特開平11-120781号公報

【特許文献2】特開2001-014871号公報

【特許文献3】特開2003-203012号公報

【発明の開示】

【発明が解決しようとする課題】

【0012】

しかしながら、特許文献2に開示される構成では、プロテクトを解除しようとする、その都度すべてのメモリが消去されるので、データ領域の容量に比較して格納されているプログラムの容量が小さい場合などには、その消去に要する時間が相対的に大きくなり、マイコンの処理速度の低下をもたらすという問題点があった。一方、特許文献3に開示されている構成では、ブロック単位でプロテクト設定が行なわれるので、プロテクト対象となるプログラムなどが複数のブロックに格納される場合などには、その格納される複数のブロックのすべてに対してプロテクト設定を行なう必要があるが、その処理は複雑となるため、プロテクト設定のミスによりデータの漏洩が生じるという問題点があった。

【0013】

また、IPベンダにとって、ライブラリソフトウェアをプログラム中で読出して実行されることは通常の使用であり問題はないが、ライブラリソフトウェア自体（命令コード）の内容が読出されてしまうと、第三者に不当にコピーされ、開発費が回収できない事態やノウハウの流出が生じるという問題点があった。そのため、プログラム製作者およびエンドユーザに対して、ライブラリソフトウェア自体の内容が読出されないように、プロテクトを設定する必要性が生じている。

【0014】

しかしながら、従来のプロテクト機能においては、プログラム中の読出し（サブルーチンコール）であるか否かにかかわらず、プロテクトされているデータは、一律にアクセスが禁止されるため、プロテクトを設定してしまうと、ライブラリソフトウェアを利用することができずジレンマに陥るという問題点があった。

10

20

30

40

50

## 【 0 0 1 5 】

そこで、この発明は、かかる問題を解決するためになされたものであり、その第1の目的は、処理速度を低下させることなく、かつ、容易な処理により高いデータ機密保護機能を実現する半導体装置を提供することである。

## 【 0 0 1 6 】

また、この発明の第2の目的は、格納される命令コード自体の機密保護を実現すると同時に、命令コードに基づく処理を実行できる半導体装置を提供することである。

## 【 0 0 1 7 】

また、この発明の第3の目的は、上記の第1および第2の目的を同時に実現する半導体装置を提供することである。

## 【 課題を解決するための手段 】

## 【 0 0 1 8 】

第1の発明によれば、複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、保護情報領域に格納された保護情報を読み出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部とを備える半導体装置である。そして、制御部は、読出部から保護情報を受け、保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止する。

## 【 0 0 1 9 】

また、第2の発明によれば、複数のブロックに分割されたデータ領域と、ブロック毎にアクセスを禁止するための保護情報が格納される保護情報領域とを含む不揮発性記憶部と、保護情報領域に格納された保護情報を読み出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、データ領域に格納された命令コードを読み出して処理を実行する演算部とを備える半導体装置である。そして、制御部は、読出部から受けた保護情報に基づいて、保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、演算部から命令コードの読出しを行なうためのアクセス要求を受けると、保護情報にかかわらず当該アクセスを許可する。

## 【 0 0 2 0 】

また、第3の発明によれば、複数のブロックに分割されたデータ領域と、ブロック毎にそれぞれアクセスを禁止するための第1および第2の保護情報が格納される保護情報領域とを含む不揮発性記憶部と、保護情報領域に格納された第1および第2の保護情報を読み出す読出部と、いずれかのブロックに対するアクセスの禁止を解除する前に、当該ブロックに格納されているデータを消去する制御部と、データ領域に格納された命令コードを読み出して処理を実行する演算部とを備える半導体装置である。そして、制御部は、読出部から第1の保護情報を受け、第1の保護情報によりアクセスを禁止され得るいずれかのブロックにおいてアクセスが禁止されていれば、第1の保護情報によりアクセスを禁止され得るすべてのブロックへのアクセスを禁止し、かつ、読出部から受けた第2の保護情報に基づいて、第2の保護情報によりアクセスを禁止され得るブロックへのアクセスを許可するか否かを決定し、かつ、演算部から命令コードの読出しを行なうためのアクセス要求を受けると、第2の保護情報にかかわらず当該アクセスを許可する。

## 【 発明の効果 】

## 【 0 0 2 1 】

第1の発明によれば、アクセスの禁止が解除される場合において、ブロック単位でデータが消去される一方、アクセスを禁止され得るすべてのブロックに対するアクセスの禁止が解除されない限り、いずれのブロックに対するアクセスも許可されない。よって、すべてのブロックに格納されているデータを一括で消去する場合に比較して、効率的にデータ消去ができるので、処理速度の低下を抑制でき、かつ、すべてのブロックに対するアクセスの禁止を一体的に行なうことができるので、高いデータ機密保護機能を実現できる。

10

20

30

40

50

## 【 0 0 2 2 】

また、第2の発明によれば、アクセスの禁止が設定されているブロックに対しては、アクセスが許可されず、かつ、アクセスの禁止を解除する場合には、必ず当該ブロックに格納されているデータは消去される。例外的に、演算部がデータ領域に格納されている処理コードを読み出して処理を実行する場合に限り、アクセス先のブロックにおける保護情報にかかわらずアクセスが許可される。よって、命令コード自体の機密保護が確保されると同時に、演算部は命令コードに基づく処理の実行を実現できる。

## 【 0 0 2 3 】

また、第3の発明によれば、第1の保護情報によるアクセスの禁止が解除される場合において、ブロック単位でデータが消去される一方、アクセスを禁止され得るすべてのブロックに対するアクセスの禁止が解除されない限り、いずれのブロックに対するアクセスも許可されない。よって、すべてのブロックに格納されているデータを一括で消去する場合に比較して、効率的にデータ消去ができるので、処理速度の低下を抑制でき、かつ、すべてのブロックに対するアクセスの禁止を一体的に行なうことができるので、高いデータ機密保護機能を実現できる。また、第2の保護情報によりアクセスの禁止が設定されているブロックに対しては、アクセスが許可されず、かつ、アクセスの禁止を解除する場合には、必ず当該ブロックに格納されているデータは消去される。例外的に、演算部がデータ領域に格納されている処理コードを読み出して処理を実行する場合に限り、アクセス先のブロックにおける保護情報にかかわらずアクセスが許可される。よって、命令コード自体の機密保護が確保されると同時に、演算部は命令コードに基づく処理の実行を実現できる。

## 【発明を実施するための最良の形態】

## 【 0 0 2 4 】

この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。

## 【 0 0 2 5 】

## [実施の形態1]

実施の形態1では、IPベンダまたはプログラム製作者がエンドユーザに対するプロテクトを目的とするプロテクト機能について説明する。

## 【 0 0 2 6 】

図1は、実施の形態1に従う半導体装置101の概略構成図である。

図1を参照して、半導体装置101は、データバス98と、演算部(CPU: Central Processing Unit; 以下、CPUと称す)90と、不揮発性メモリ1と、読出部12と、制御部10と、電源部97とからなる。

## 【 0 0 2 7 】

データバス98は、CPU90、制御部10、外部メモリ(図示しない)および外部装置(図示しない)などを互いに接続し、データの授受を仲介する。

## 【 0 0 2 8 】

CPU90は、データバス98を介して不揮発性メモリ1との間でデータの授受を行なう。そして、CPU90は、外部からリセット信号を受けると、後述する動作モードに応じて、不揮発性メモリ1または外部メモリ(図示しない)に格納されているプログラムを読み出して起動する。さらに、CPU90は、不揮発性メモリ1からプログラムを読み出して起動する場合には、そのモード信号を制御部10へ出力する。

## 【 0 0 2 9 】

不揮発性メモリ1は、フラッシュメモリやEEPROMなどの半導体からなり、複数のブロックに分割されたデータ領域1.1とプロテクト情報領域1.2とを含む。

## 【 0 0 3 0 】

データ領域1.1は、ブロック1, 2, ..., Nに分割されており、それぞれデータ1, 2, ..., Nが格納される。

## 【 0 0 3 1 】

プロテクト情報領域1.2は、データ領域1.1におけるブロックに対応するように分

10

20

30

40

50

割されており、データ領域のそれぞれのブロックに対するプロテクト設定が格納される。実施の形態 1 におけるプロテクト情報領域 1 . 2 には、それぞれ 1 ビットからなる全体保護フラグ 1 a , 2 a , . . . , N a が格納され、このフラグ値 ( 「 0 」 または 「 1 」 ) に応じて、データ領域 1 . 1 のそれぞれのブロックに対するプロテクト設定の有無が判断される。

**【 0 0 3 2 】**

読出部 1 2 は、不揮発性メモリ 1 のプロテクト情報領域 1 . 2 に格納されている全体保護フラグ 1 a , 2 a , . . . , N a を読出し、制御部 1 0 へ出力する。そして、読出部 1 2 は、読出回路 1 6 と、読出レジスタ 1 8 とからなる。

**【 0 0 3 3 】**

読出回路 1 6 は、外部からのリセット信号や電源部 9 7 からの投入信号を受けて、プロテクト情報領域 1 . 2 に格納されている全体保護フラグ 1 a , 2 a , . . . , N a を読出し、読出レジスタ 1 8 へ出力する。

**【 0 0 3 4 】**

読出レジスタ 1 8 は、全体保護フラグ 1 a , 2 a , . . . , N a のそれぞれを一旦格納し、その値を制御部 1 0 へ出力する。読出レジスタ 1 8 は、読出回路 1 6 から新たに全体保護フラグを受けるまで、その値を保持する。そのため、読出レジスタ 1 8 から出力される値は、外部からのリセット信号や電源部 9 7 からの投入信号を受けるタイミングでのみ更新される。

**【 0 0 3 5 】**

制御部 1 0 は、OR 回路 1 5 と、起動モード判断部 ( 判断部 a ) 1 4 と、制御回路 1 1 とからなる。

**【 0 0 3 6 】**

OR 回路 1 5 は、読出レジスタ 1 8 から全体保護フラグ 1 a , 2 a , . . . , N a を受けて論理和 ( OR ) 演算を行ない、全体保護フラグ 1 a , 2 a , . . . , N a のうちいずれか 1 つでもプロテクト設定がなされていれば、起動モード判断部 1 4 へ 「 ON 」 を出力する。

**【 0 0 3 7 】**

起動モード判断部 1 4 は、OR 回路 1 5 から 「 ON 」 を受けている場合には、データ領域 1 . 1 のすべてのブロックに対する読出しおよび書込み ( 以下、アクセスとも称す ) を禁止させるプロテクト制御信号を制御回路 1 1 へ出力する。そして、起動モード判断部 1 4 は、例外的に CPU 9 0 からモード信号を受けている場合においては、そのアクセスを禁止させるプロテクト制御信号をマスクする。これは、CPU 9 0 は、不揮発性メモリ 1 に格納されているプログラムを讀出して起動するため、アクセスの禁止が解除されていないと、CPU 9 0 が起動できないという問題が生じるからである。

**【 0 0 3 8 】**

制御回路 1 1 は、データバスを介して、データ領域 1 . 1 のいずれかのブロックに対するプロテクトの設定解除の要求を受けると、当該ブロックに格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域 1 . 2 に格納されている当該ブロックに対応する保護フラグの値を変更し、プロテクトの設定を解除する。また、制御回路 1 1 は、データバスを介して、データ領域 1 . 1 のいずれかのブロックに対するアクセスの要求を受けると、起動モード判断部 1 4 からアクセスを禁止するプロテクト制御信号を受けているか否かを判断する。そして、制御回路 1 1 は、アクセスを禁止するプロテクト制御信号を受けていなければ、そのアクセスを許可し、その要求先のブロックに格納されているデータを讀出し、またはその要求先のブロックへデータを書込む。さらに、制御回路 1 1 は、データバスを介して、データ領域 1 . 1 のいずれかのブロックに対するプロテクトの設定要求を受けると、プロテクト情報領域 1 . 2 に格納されている当該ブロックに対応する全体保護フラグの値を変更し、プロテクトを設定する。

**【 0 0 3 9 】**

電源部 9 7 は、外部からの指令を受けて、半導体装置 1 0 1 の各部への電源供給を開始

10

20

30

40

50

し、かつ、その電源供給の開始と同時に投入信号を読出回路 16 へ出力する。

【0040】

上述したように、半導体装置 101 は、複数の動作モードを有し、その動作モードに応じて、プロテクト設定の有効および無効を判断する必要がある。

【0041】

図 2 は、半導体装置 101 の動作モードを説明するための図である。

図 2 (a) は、マイコン内蔵メモリプログラム起動モードである。

【0042】

図 2 (b) は、マイコン外部メモリプログラム起動モードである。

図 2 (c) は、CPU 非動作起動モードである。

10

【0043】

図 2 (a) を参照して、「マイコン内蔵メモリプログラム起動モード」では、CPU 90 は、不揮発性メモリ 1 からデータバス 98 を介してプログラムを読み出し、起動する。そのため、CPU 90 が起動できるように、不揮発性メモリ 1 のプロテクト設定を一時的に無効にする必要がある。

【0044】

図 2 (b) を参照して、「マイコン外部メモリプログラム起動モード」では、半導体装置 101 にデータバス 98 を介して、外部メモリ 200 が接続される。そして、CPU 90 は、外部メモリ 200 からデータバス 98 を介してプログラムを読み出し、起動する。ここで、IP ベンダおよびプログラム製作者以外の何人でも外部メモリ 200 にプログラムを書き込むことが可能であるので、プロテクト設定されたブロックに格納されているデータを読み出すような悪意のあるプログラムが実行されるおそれがある。そのため、「マイコン外部メモリプログラム起動モード」では、CPU 90 の処理状態にかかわらず不揮発性メモリ 1 のプロテクト設定を常時有効とする。

20

【0045】

図 2 (c) を参照して、「CPU 非動作起動モード」では、半導体装置 101 のデータバス 98 に外部装置 202 が接続される。そして、外部装置 202 は、CPU 90 の処理にかかわらず、不揮発性メモリ 1 に対して直接アクセスを行なう。ここで、IP ベンダおよびプログラム製作者以外の何人でも半導体装置 101 に外部装置 202 を接続できるので、悪意のある第三者が不揮発性メモリ 1 に格納されているデータを直接読み出すおそれがある。そのため、「CPU 非動作起動モード」では、CPU 90 の処理状態にかかわらず不揮発性メモリ 1 のプロテクト設定を常時有効とする。

30

【0046】

(プロテクト設定)

データ領域 1.1 のいずれのブロックに対してもプロテクトが設定されていない状態において、CPU 90 または外部からプロテクト対象のデータが転送されると、制御回路 11 は、転送されたデータを所定のブロックに書き込む。さらに、CPU 90 または外部から当該データに対するプロテクトの設定が要求されると、制御回路 11 は、データを格納したブロックに対応するプロテクト情報領域 1.2 の全体保護フラグの値を変更し、プロテクト設定を行なう。以下、同様の処理により、不揮発性メモリ 1 に格納されるすべてのデータをプロテクトすることができる。

40

【0047】

なお、制御回路 11 は、プロテクトされているブロックに対するデータの読み出し要求を受けると、格納されているデータと異なるデータを応答する。また、制御回路 11 は、プロテクトされているブロックに対するデータの書き込み要求を受けると、何らの動作も行わない(無視)、または、その要求を違反動作として扱う。

【0048】

(プロテクト解除)

CPU 90 または外部からデータ領域 1.1 のいずれかのブロックに対するプロテクトの設定解除が要求されると、制御回路 11 は、指定されたブロックに格納されているデー

50



データを消去する。そして、制御回路 11 は、消去ベリファイ動作などにより、格納されているデータの消去が完了したことを確認した後、そのブロックに対応するプロテクト情報領域 1.2 の全体保護フラグの値を変更し、当該ブロックのプロテクト設定を解除する。

【0049】

一方、制御回路 11 は、データ領域 1.1 のいずれかのブロックに対するプロテクト設定がされていれば、起動モード判断部 14 からアクセスを禁止するプロテクト制御信号を受けるため、すべてのブロックに対するアクセスを禁止する。そのため、1つのブロックに対するプロテクト設定が解除されたとしても、プロテクト設定がされている他のブロックが存在すれば、データ領域 1.1 のすべてのブロックに対してプロテクトが設定されていることになる。すなわち、制御回路 11 は、データ領域 1.1 のすべてのブロックに対してプロテクトの設定を解除しなければ、データ領域 1.1 のいずれのブロックに対してもアクセスを許可しない。

10

【0050】

そこで、CPU 90 または外部から、データ領域 1.1 のすべてのブロックに対して、プロテクトの設定解除が要求され、すべてのブロックに格納されているデータが消去されて、初めてデータ領域 1.1 へのアクセスが可能となる。

【0051】

なお、読出部 12 は、外部からのリセット信号や電源部 97 からの投入信号を受けるまで、保護フラグの値を更新しないので、プロテクト設定または設定解除は、半導体装置 101 がリセットされた場合または、電源が再投入された場合に有効となる。

20

【0052】

以上のように、少なくともデータ領域 1.1 のいずれか1つのブロックに対してプロテクト設定が行なわれれば、すべてのブロックに対してプロテクトが有効となる。一方、データ領域 1.1 のすべてのブロックに対してプロテクト設定が解除されなければ、すべてのブロックに対してプロテクト設定が解除されない。

【0053】

すなわち、データ領域 1.1 のプロテクトを設定する場合には、ブロック単位で容易に行なうことができるが、データ領域 1.1 のプロテクト設定を解除する場合には、すべてのブロックのそれぞれに対して複雑な処理が必要となる。

【0054】

30

この発明の実施の形態 1 によれば、データ領域のプロテクト設定を解除する場合には、ブロック単位でデータ消去および保護フラグ値の変更が行なわれる。そのため、すべてのブロックを一括で消去する場合に比較して、効率的にデータ消去が行なえるので、処理速度の低下を抑制できる。一方、データ領域のプロテクト設定を解除するためには、すべてのブロックに対するプロテクト設定を解除しなければならない。よって、プロテクト設定を解除するためには、すべてのブロックに格納されているデータを消去する必要があり、高いデータ機密保護機能を実現できる。

【0055】

また、この発明の実施の形態 1 によれば、制御部は、CPU が「マイコン内蔵メモリプログラム起動モード」であれば、CPU からのアクセスを許可する一方、他のモードであればアクセスを許可しない。よって、半導体装置と接続された外部装置からの要求によるデータ漏洩を防止できる。

40

【0056】

[実施の形態 2]

実施の形態 1 においては、IP ベンダまたはプログラム製作者がエンドユーザに対するプロテクトを目的としたプロテクト機能を備える半導体装置について説明した。

【0057】

一方、実施の形態 2 では、IP ベンダがプログラム製作者およびエンドユーザに対するプロテクトを目的としたプロテクト機能を備える半導体装置について説明する。

【0058】

50

図3は、実施の形態2に従う半導体装置102の概略構成図である。

図3を参照して、半導体装置102は、データバス98と、CPU92と、不揮発性メモリ2と、読出部22と、制御部20と、電源部97とからなる。

【0059】

データバス98は、CPU92、制御部20、外部メモリ(図示しない)および外部装置(図示しない)などを互いに接続し、データの授受を仲介する。

【0060】

CPU92は、データバス98を介して不揮発性メモリ2との間でデータの授受を行なう。そして、CPU92は、実施の形態1におけるCPU90と同様に、不揮発性メモリ2からプログラムを読出して起動する(「マイコン内蔵メモリプログラム起動モード」の場合には、そのモード信号を制御部20へ出力する。

10

【0061】

また、CPU92は、プログラムカウンタ(PC)95を含み、プログラムカウンタ95に格納されるプログラムカウンタ値に従い、不揮発性メモリ2から命令コードを読出して処理を実行する。このようなCPU92による命令コードの読出しは、命令フェッチと称される。なお、プログラムカウンタ値は、CPU92の処理実行に伴い、順次カウントアップされる。

【0062】

さらに、CPU92は、不揮発性メモリ2に対するアクセスを実行する際に、その不揮発性メモリ2のアクセス先のアドレス(以下、アクセスアドレスと称す)を制御部20へ出力する。同時に、CPU92は、そのアクセスが命令フェッチによるものであるか、命令フェッチ以外のデータへのアクセス(以下、データアクセスと称す)によるものであるかを示すステータス信号(以下、アクセスステータスと称す)を制御部20へ出力する。

20

【0063】

不揮発性メモリ2は、フラッシュメモリやEEPROMなどの半導体からなり、複数のブロックに分割されたデータ領域2.1とプロテクト情報領域2.2とを含む。

【0064】

データ領域2.1は、ブロック1, 2, ..., M, ..., Nに分割されており、それぞれデータ1, 2, ..., M, ..., Nが格納される。

【0065】

プロテクト情報領域2.2は、データ領域2.1に含まれるブロックのうち所定のブロックに対応するように配置されており、その所定のブロックに対するプロテクト設定が格納される。実施の形態2におけるプロテクト情報領域2.2には、データ領域2.1に含まれるブロック1, 2, ..., M, ..., Nのうち、ブロックMに対する1ビットの部分保護フラグMbが格納され、このフラグ値(「0」または「1」)に応じて、ブロックMに対するプロテクト設定の有無が判断される。

30

【0066】

読出部22は、不揮発性メモリ2のプロテクト情報領域2.2に格納されている部分保護フラグMbを読出し、制御部20へ出力する。そして、読出部22は、読出回路26と、読出レジスタ28とからなる。

40

【0067】

読出回路26は、外部からのリセット信号や電源部97からの投入信号を受けて、プロテクト情報領域2.2に格納されている部分保護フラグMbを読出し、読出レジスタ28へ出力する。

【0068】

読出レジスタ28は、部分保護フラグMbを一旦格納し、その値を制御部20へ出力する。読出レジスタ28は、読出回路26から新たに部分保護フラグMbを受けると、その値を保持する。そのため、読出レジスタ28から出力される値は、外部からのリセット信号や電源部97からの投入信号を受けるタイミングでのみ更新される。

【0069】

50

制御部 20 は、アクセスモード判断部（判断部 b）24 と、制御回路 21 とからなる。

アクセスモード判断部 24 は、読出レジスタ 28 に格納される部分保護フラグ Mb に基づいて、ブロック M に対するプロテクトの設定がされている場合には、データ領域 2.1 のブロック M に対するアクセスを禁止させるプロテクト制御信号を制御回路 21 へ出力する。そして、アクセスモード判断部 24 は、例外的に、CPU 92 からモード信号を受けている場合で、かつ、CPU 92 からブロック M に対する命令フェッチによる命令コードの読出しである場合に限り、そのアクセスを禁止させるプロテクト制御信号をマスクする。これは、CPU 92 においてプログラム製作者により製作されたプログラムが実行される際に、サブルーチンコールだけを許可するためである。

【0070】

制御回路 21 は、データバスを介して、データ領域 2.1 のブロック M に対するプロテクトの設定解除の要求を受けると、ブロック M に格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域 2.2 に格納されているブロック M に対応する部分保護フラグ Mb の値を変更し、プロテクトの設定を解除する。また、制御回路 21 は、データバスを介して、データ領域 2.1 のブロック M に対するアクセスの要求を受けると、起動モード判断部 14 からアクセスを禁止するプロテクト制御信号を受けているか否かを判断する。そして、制御回路 21 は、アクセスを禁止するプロテクト制御信号を受けていなければ、そのアクセスを許可し、その要求先のブロック M に格納されているデータを読出し、またはその要求先のブロック M へデータを書込む。さらに、制御回路 21 は、データバスを介して、データ領域 2.1 のブロック M に対するプロテクトの設定要求を受けると、プロテクト情報領域 2.1 に格納されている部分保護フラグ Mb の値を変更し、プロテクトを設定する。

【0071】

電源部 97 については、実施の形態 1 と同様であるので、詳細な説明は繰返さない。

（プロテクト設定）

データ領域 2.1 のブロック M に対してプロテクト設定がなされていない状態において、CPU 92 または外部からプロテクト対象のデータが転送されると、制御回路 21 は、転送されたデータをブロック M に書込む。さらに、CPU 92 または外部から当該データに対するプロテクトの設定が要求されると、制御回路 21 は、データを格納したブロック M に対応する部分保護フラグ Mb の値を変更し、プロテクトを設定する。

【0072】

上述のように、ブロック M に対してプロテクトが設定された場合には、制御回路 21 は、CPU 92 がマイコン内蔵メモリプログラム起動モードであり、かつ、命令フェッチにより命令コードを読出すためのアクセスであれば、ブロック M に対するアクセスを許可する。そのため、CPU 92 がブロック M 以外のブロックに格納されている命令コードを命令フェッチして実行し、その実行処理中においてブロック M に対してデータアクセスがなされたとしても、制御回路 21 はそのアクセスを禁止する。

【0073】

なお、制御回路 21 は、プロテクトされているブロックに対するデータの読出し要求を受けると、格納されているデータと異なるデータを応答する。また、制御回路 21 は、プロテクトされているブロックに対するデータの書込み要求を受けると、何らの動作も行わない（無視）、または、その要求を違反動作として扱う。

【0074】

（プロテクト解除）

CPU 92 または外部からデータ領域 2.1 のブロック M に対するプロテクトの設定解除が要求されると、制御回路 21 は、ブロック M に格納されているデータを消去する。そして、制御回路 21 は、消去ベリファイ動作などにより、格納されているデータの消去が完了したことを確認した後、プロテクト情報領域 2.2 の部分保護フラグ Mb の値を変更し、ブロック M のプロテクト設定を解除する。

【0075】

10

20

30

40

50

以上のように、制御回路 2 1 は、データ領域 2 . 1 に格納されるライブラリソフトウェアに対して、命令フェッチによる命令コードの読出しに限定して、プロテクトを無効にするので、CPU 9 2 で実行されるプログラム中のサブルーチンコールを実現しながら、命令コード自体の漏洩を防止することができる。

【 0 0 7 6 】

この発明の実施の形態 2 によれば、プロテクトが設定されているブロックに対してのアクセスは許可されず、かつ、プロテクト設定を解除する場合には、当該ブロックに格納されているデータは必ず消去される。例外的に、CPU がデータ領域に格納されているライブラリソフトウェアなどの処理コードを読出して処理する場合に限り、保護情報にかかわらずアクセスが許可される。よって、命令コード自体の漏洩を防止し、かつ、CPU によるサブルーチンコールを制限なく実行させることができる。

10

【 0 0 7 7 】

[ 実施の形態 3 ]

実施の形態 1 および 2 においては、それぞれ目的とする対象が異なるプロテクト機能について説明した。

【 0 0 7 8 】

一方、実施の形態 3 では、実施の形態 1 および 2 の機能を同時に実現する半導体装置について説明する。なお、以下の説明では、明確化のため、実施の形態 1 におけるプロテクトを「全体プロテクト」とも称し、実施の形態 2 におけるプロテクトを「部分プロテクト」とも称す。

20

【 0 0 7 9 】

図 4 は、実施の形態 3 に従う半導体装置 1 0 3 の概略構成図である。

図 4 を参照して、半導体装置 1 0 3 は、データバス 9 8 と、CPU 9 2 と、不揮発性メモリ 3 と、読出部 3 2 と、制御部 3 0 と、電源部 9 7 とからなる。

【 0 0 8 0 】

データバス 9 8 は、CPU 9 2、制御部 3 0、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。

【 0 0 8 1 】

CPU 9 2 は、データバス 9 8 を介して不揮発性メモリ 3 との間でデータの授受を行なう。そして、CPU 9 2 は、実施の形態 1 における CPU 9 0 と同様に、不揮発性メモリ 2 からプログラムを読出して起動する（「マイコン内蔵メモリプログラム起動モード」の場合には、そのモード信号を制御部 1 0 へ出力する）。

30

【 0 0 8 2 】

また、CPU 9 2 は、実施の形態 2 における CPU 9 2 と同様に、プログラムカウンタ（PC）9 5 を含み、プログラムカウンタ 9 5 に格納されるプログラムカウンタ値に従い、不揮発性メモリ 3 から命令コードを読出して処理を実行する。そして、CPU 9 2 は、不揮発性メモリ 3 に対するアクセスを実行する際に、アクセスアドレスおよびアクセスステータスを制御部 3 0 へ出力する。

【 0 0 8 3 】

不揮発性メモリ 3 は、フラッシュメモリや EEPROM などの半導体からなり、複数のブロックに分割されたデータ領域 3 . 1 とプロテクト情報領域 3 . 2 および 3 . 3 とを含む。

40

【 0 0 8 4 】

データ領域 3 . 1 は、ブロック 1 , 2 , . . . , M , . . . , N に分割されており、それぞれデータ 1 , 2 , . . . , M , . . . , N が格納される。

【 0 0 8 5 】

プロテクト情報領域 3 . 2 は、データ領域 3 . 1 におけるブロックに対応するように分割されており、データ領域のそれぞれのブロックに対する全体プロテクト設定が格納される。実施の形態 3 におけるプロテクト情報領域 3 . 2 には、それぞれ 1 ビットからなる全体保護フラグ 1 a , 2 a , . . . , M a , . . . , N a が格納され、このフラグ値（「0

50

」または「1」)に応じて、データ領域3.1のそれぞれのブロックに対する全体プロテクト設定の有無が判断される。

【0086】

プロテクト情報領域3.3は、データ領域3.1に含まれるブロックのうち所定のブロックに対応するように配置されており、その所定のブロックに対する部分プロテクト設定が格納される。実施の形態3におけるプロテクト情報領域3.3には、データ領域3.1に含まれるブロック1, 2, ..., M, ..., Nのうち、ブロックMに対する部分保護フラグM<sub>b</sub>が格納され、このフラグ値(「0」または「1」)に応じて、ブロックMに対する部分プロテクト設定の有無が判断される。

【0087】

読出部32は、不揮発性メモリ3のプロテクト情報領域3.2および3.3に格納されている全体保護フラグ1<sub>a</sub>, 2<sub>a</sub>, ..., M<sub>a</sub>, ..., N<sub>a</sub>および部分保護フラグM<sub>b</sub>を読出し、制御部30へ出力する。そして、読出部32は、読出回路36と、読出レジスタ18および28とからなる。

【0088】

読出回路36は、外部からのリセット信号や電源部97からの投入信号を受けて、プロテクト情報領域3.2に格納されている全体保護フラグ1<sub>a</sub>, 2<sub>a</sub>, ..., N<sub>a</sub>を読出して読出レジスタ18へ出力し、プロテクト情報領域3.3に格納されている部分保護フラグM<sub>b</sub>を読出して読出レジスタ28へ出力する。

【0089】

読出レジスタ18は、実施の形態1と同様であるので詳細な説明は省略する。また、読出レジスタ28は、実施の形態2と同様であるので詳細な説明は省略する。

【0090】

制御部30は、優先回路(優先回路M)34と、OR回路35および38と、起動モード判断部(判断部a)14と、アクセスモード判断部(判断部b)24と、制御回路31とからなる。

【0091】

優先回路34は、後述するように、ブロックMに対して全体プロテクトおよび部分プロテクトが同時に設定された場合に生じる問題を回避するため、部分プロテクトを全体プロテクトに優先させるための回路である。そして、優先回路34は、データ領域3.1のブロックMに対して設定される全体保護フラグM<sub>a</sub>および部分保護フラグM<sub>b</sub>を受けて、部分保護フラグM<sub>b</sub>による設定を優先する。すなわち、優先回路34は、読出レジスタ18から受けた全体保護フラグM<sub>a</sub>と読出レジスタ28から受けた部分保護フラグM<sub>b</sub>との論理演算を行ない、部分保護フラグM<sub>b</sub>により部分プロテクトが設定されていれば、全体保護フラグM<sub>a</sub>のプロテクト設定を無視して、全体プロテクト設定の解除を示す値をOR回路35へ出力する。

【0092】

OR回路35は、読出レジスタ18から受けた全体保護フラグ1<sub>a</sub>, 2<sub>a</sub>, ..., N<sub>a</sub>(M<sub>a</sub>を除く)および優先回路34から受けた値で論理和(OR)演算を行ない、全体保護フラグ1<sub>a</sub>, 2<sub>a</sub>, ..., N<sub>a</sub>(M<sub>a</sub>を除く)および優先回路34から受けた値のうちいずれか1つでも全体プロテクトの設定を示す値であれば、起動モード判断部14へ「ON」を出力する。

【0093】

起動モード判断部14は、実施の形態1と同様であるので、詳細な説明は繰返さない。また、アクセスモード判断部24は、実施の形態2と同様であるので、詳細な説明は繰返さない。

【0094】

OR回路38は、起動モード判断部14およびアクセスモード判断部24から出力されるプロテクト制御信号を結合し、制御回路31へ出力する。

【0095】

10

20

30

40

50

制御回路 3 1 は、データバスを介して、データ領域 3 . 1 のいずれかのブロックに対する全体プロテクトの設定解除の要求を受けると、当該ブロックに格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域 3 . 2 に格納されている当該ブロックに対応する全体保護フラグの値を変更し、全体プロテクトの設定を解除する。また、制御回路 3 1 は、データバスを介して、データ領域 3 . 1 のブロック M に対する部分プロテクトの設定解除の要求を受けると、ブロック M に格納されているデータを消去し、そのデータが消去されたことを確認した後に、プロテクト情報領域 3 . 3 に格納されている部分保護フラグ M b の値を変更し、部分プロテクトの設定を解除する。なお、制御回路 3 1 は、全体プロテクトおよび部分プロテクトを互いに独立に扱うので、たとえば、ブロック M に対する全体プロテクトの設定解除の要求を受けると、格納されているデータを消去した後にブロック M に対する全体保護フラグ M a の値を変更するが、部分保護フラグ M b の値を変更することはない。そのため、全体プロテクトおよび部分プロテクトのいずれもが設定されている場合には、それぞれに対してプロテクト設定を解除する必要がある。

10

## 【 0 0 9 6 】

また、制御回路 3 1 は、データバスを介して、データ領域 3 . 1 のいずれかのブロックに対するアクセスの要求を受けると、OR 回路 3 8 からアクセスを禁止するプロテクト制御信号を受けているか否かを判断する。そして、制御回路 3 1 は、アクセスを禁止するプロテクト制御信号を受けていなければ、そのアクセスを許可し、その要求先のブロックに格納されているデータを読み出し、またはその要求先のブロックへデータを書込む。

20

## 【 0 0 9 7 】

さらに、制御回路 3 1 は、データバスを介して、データ領域 3 . 1 のいずれかのブロックに対する全体プロテクトの設定要求を受けると、プロテクト情報領域 3 . 2 に格納されている当該ブロックに対応する全体保護フラグの値を変更し、全体プロテクトを設定する。また、制御回路 3 1 は、データバスを介して、データ領域 3 . 1 のブロック M に対する部分プロテクトの設定要求を受けると、プロテクト情報領域 3 . 3 に格納されている部分保護フラグ M b の値を変更し、部分プロテクトを設定する。

## 【 0 0 9 8 】

電源部 9 7 については、実施の形態 1 と同様であるので、詳細な説明は繰返さない。

(プロテクト設定)

30

データ領域 3 . 1 に対して全体プロテクトおよび部分プロテクトのいずれも設定されていない状態において、CPU 9 2 または外部からプロテクト対象のデータが転送されると、制御回路 3 1 は、転送されたデータを所定のブロックに書込む。さらに、CPU 9 2 または外部から当該データに対する全体プロテクトまたは部分プロテクトの設定が要求されると、制御回路 3 1 は、データを格納したブロックに対応する全体保護フラグ 1 a , 2 a , . . . , M a , . . . , N a または部分保護フラグ M b の値を変更し、プロテクト設定を行なう。なお、制御回路 3 1 は、全体プロテクト要求または部分プロテクト要求を受けて、互いに独立にプロテクトを設定する。

## 【 0 0 9 9 】

したがって、制御回路 3 1 は、全体保護フラグ 1 a , 2 a , . . . , M a , . . . , N a のうちいずれかのフラグにおいて全体プロテクトが設定されていれば、CPU 9 2 がマイコン内蔵メモリプログラム起動モードである場合を除いて、すべてのブロックへのアクセスを禁止する。

40

## 【 0 1 0 0 】

さらに、制御回路 3 1 は、部分保護フラグ M b において部分プロテクトが設定されていれば、CPU 9 2 がマイコン内蔵メモリプログラム起動モードであっても、ブロック M へのアクセスを禁止する。そして、制御回路 3 1 は、CPU 9 2 がマイコン内蔵メモリプログラム起動モードであり、かつ、命令フェッチにより命令コードを読み出すためのアクセスである場合に限りブロック M へのアクセスを許可する。

## 【 0 1 0 1 】

50

(プロテクト解除)

CPU92または外部からデータ領域3.1のいずれかのブロックに対する全体プロテクトまたは部分プロテクトの設定解除が要求されると、制御回路31は、指定されたブロックに格納されているデータを消去する。そして、制御回路31は、消去ベリファイ動作などにより、格納されているデータの消去が完了したことを確認した後、そのブロックに対応する全体保護フラグまたは部分保護フラグの値を変更し、当該ブロックのプロテクト設定を解除する。なお、制御回路31は、全体プロテクトの解除要求または部分プロテクトの解除要求を受けて、互いに独立にプロテクト設定を解除する。

【0102】

したがって、ブロックMに対して全体プロテクトおよび部分プロテクトが設定されていれば、これらのプロテクトを解除するためには、それぞれのプロテクトに対する解除要求を制御回路31へ与える必要がある。

【0103】

(優先回路)

上述したように、全体プロテクトは、IPベンダまたはプログラム製作者がエンドユーザに対するプロテクトを設定するための機能である。一方、部分プロテクトは、IPベンダがプログラム製作者およびエンドユーザに対するプロテクトを設定するための機能である。すなわち、通常の流通過程においては、IPベンダが、自身のライブラリソフトウェアに対して部分プロテクトを設定し、その後、プログラム製作者が、自身の制作したプログラムに対して全体プロテクトを設定する。そして、エンドユーザへ提供されることにな

【0104】

ところで、プログラム製作者が、自己の制作したプログラムをブロックM以外のブロックに格納した後、ブロックMに対して全体プロテクトを設定してしまった場合を考えると、不揮発性メモリ3のデータ領域3.1に格納されているプログラムを更新するためには、ブロックMに対する全体プロテクト設定を解除する必要がある。上述したように、プロテクト設定を解除するためには、そのブロックに格納されているデータを消去する必要があるため、ブロックMに対する全体プロテクト設定の解除は、ブロックMに格納されているソフトウェアライブラリの消去を意味する。すなわち、プログラム製作者は、自己の制作したプログラムを更新するために、IPベンダに対してライブラリソフトウェアの再提供を求めるといふ不合理な状況が生じる。

【0105】

そこで、優先回路34は、ライブラリソフトウェアが格納されるブロックMに対して、全体プロテクト設定を無効にする。すなわち、優先回路34は、ブロックMに対して部分プロテクトが設定されていれば、同時に全体プロテクトが設定されていても、全体プロテクトが設定されていないとみなす。

【0106】

よって、プログラム製作者が、誤って、ライブラリソフトウェアが格納されているブロックに対して全体プロテクトを設定したとしても、ライブラリソフトウェアを消去することなく、プログラムの更新が可能となる。

【0107】

なお、優先回路34は、あくまでも、プログラム製作者などのミスを補うものであり、必須の構成要件ではないが、どのような状況においても不合理な状況を生じさせないために、配置することが望ましい。

【0108】

この発明の実施の形態3によれば、データ領域の全体プロテクト設定を解除する場合には、ブロック単位でデータ消去および全体保護フラグ値の変更が行なわれる。そのため、すべてのブロックを一括で消去する場合に比較して、効率的にデータ消去が行なえるので、処理速度の低下を抑制できる。一方、データ領域の全体プロテクト設定を解除するためには、すべてのブロックに対する全体プロテクト設定を解除しなければならない。よって

10

20

30

40

50

、全体プロテクト設定を解除するためには、すべてのブロックに格納されているデータを消去する必要があり、高いデータ機密保護機能を実現できる。また、部分プロテクトが設定されているブロックに対してのアクセスは許可されず、かつ、部分プロテクト設定を解除する場合には、当該ブロックに格納されているデータは必ず消去される。例外的に、CPUがデータ領域に格納されているライブラリソフトウェアなどの処理コードを読み出して処理する場合に限り、部分保護フラグにかかわらずアクセスが許可される。よって、命令コード自体の漏洩を防止し、かつ、CPUによるサブルーチンコールを制限なく実行させることができる。

【0109】

また、この発明の実施の形態3によれば、同一のブロックに対して、全体プロテクトおよび部分プロテクトが設定されている場合には、部分プロテクトが優先し、全体プロテクトは無視される。そのため、既に、部分プロテクトが設定されているブロックに対して、誤って全体プロテクトを設定してしまった場合においても、当該ブロックに格納されているデータを消去することなく、全体プロテクトの設定を解除してデータの更新を行なうことができる。

10

【0110】

[実施の形態4]

実施の形態1～3においては、それぞれ1ビットからなる全体保護フラグまたは部分保護フラグによりプロテクトを設定する場合について説明した。

【0111】

20

一方、実施の形態4では、複数のビットからなる全体保護フラグまたは部分保護フラグを用いる場合について説明する。なお、実施の形態4においては、実施の形態3に示す半導体装置103に適用した例について説明する。

【0112】

図5は、実施の形態4に従う半導体装置104の概略構成図である。

図5を参照して、半導体装置104は、データバス98と、CPU92と、不揮発性メモリ4と、読出部42と、制御部40と、電源部97とからなる。

【0113】

データバス98は、CPU92、制御部40、外部メモリ(図示しない)および外部装置(図示しない)などを互いに接続し、データの授受を仲介する。

30

【0114】

CPU92については、実施の形態3と同様であるので、詳細な説明は繰返さない。

不揮発性メモリ4は、複数のブロックに分割されたデータ領域4.1とプロテクト情報領域4.2および4.3とを含む。

【0115】

データ領域4.1は、ブロック1, 2, ..., M, ..., Nに分割されており、それぞれデータ1, 2, ..., M, ..., Nが格納される。

【0116】

プロテクト情報領域4.2は、データ領域4.1におけるブロックに対応するように分割されており、データ領域のそれぞれのブロックに対する全体プロテクト設定が格納される。実施の形態4におけるプロテクト情報領域4.2には、たとえば、それぞれ2ビットからなる全体保護フラグ1a', 2a', ..., Ma', ..., Na'が格納され、このフラグ値(「00」または「11」)に応じて、データ領域4.1のそれぞれのブロックに対する全体プロテクト設定の有無が判断される。

40

【0117】

プロテクト情報領域4.3は、データ領域4.1に含まれるブロックのうちブロックMに対する部分プロテクト設定が格納される。実施の形態4におけるプロテクト情報領域4.3には、2ビットからなる部分保護フラグMb'が格納され、このフラグ値(「00」または「11」)に応じて、ブロックMに対する部分プロテクト設定の有無が判断される。

50



## 【 0 1 1 8 】

読出部 4 2 は、不揮発性メモリ 4 のプロテクト情報領域 4 . 2 および 4 . 3 に格納されている全体保護フラグ 1 a ' , 2 a ' , . . . , N a ' および部分保護フラグ M b ' を読出し、制御部 4 0 へ出力する。そして、読出部 4 2 は、読出回路 4 6 と、読出レジスタ 4 8 および 4 7 とからなる。

## 【 0 1 1 9 】

読出回路 4 6 は、外部からのリセット信号や電源部 9 7 からの投入信号を受けて、プロテクト情報領域 4 . 2 に格納されている全体保護フラグ 1 a ' , 2 a ' , . . . , M a ' , . . . , N a ' を読出し、ビット単位で読出レジスタ 4 8 へ出力する。同時に、読出回路 4 6 は、プロテクト情報領域 4 . 3 に格納されている部分保護フラグ M b ' を読出し、

10

## 【 0 1 2 0 】

読出レジスタ 4 8 は、全体保護フラグ 1 a ' , 2 a ' , . . . , M a ' , . . . , N a ' のそれぞれをビット単位で一旦格納し、それぞれのビットの値を制御部 4 0 へ出力する。

## 【 0 1 2 1 】

読出レジスタ 4 7 は、部分保護フラグ M b ' をビット単位で一旦格納し、各ビットの値を制御部 4 0 へ出力する。

## 【 0 1 2 2 】

制御部 4 0 は、実施の形態 3 における制御部 3 0 に OR 回路 4 3 . 1 , 4 3 . 2 , . . . , 4 3 . M , . . . , 4 3 . N および 4 4 を追加したものと同様である。

20

## 【 0 1 2 3 】

OR 回路 4 3 . 1 は、読出レジスタ 4 8 に格納されている全体保護フラグ 1 a ' の 0 ビット目の値 1 a ' ( 0 ) および 1 ビット目の値 1 a ' ( 1 ) を読出し、論理和 ( OR ) 演算を行なう。そして、OR 回路 4 3 . 1 は、その論理和演算の結果を OR 回路 3 5 へ出力する。すなわち、OR 回路 4 3 . 1 は、全体保護フラグ 1 a ' の 0 ビット目の値 1 a ' ( 0 ) または 1 ビット目の値 1 a ' ( 1 ) のうち、どちらかのビットがプロテクトを設定する値となっていれば、プロテクトが設定されていると判断する。

## 【 0 1 2 4 】

以下同様に、OR 回路 4 3 . 2 , . . . , 4 3 . M , . . . , 4 3 . N は、それぞれ全体保護フラグ 2 a ' , . . . , M a ' , . . . , N a ' の 0 ビット目の値 2 a ' ( 0 ) , . . . , M a ' ( 0 ) , . . . , N a ' ( 0 ) および 1 ビット目の値 2 a ' ( 1 ) , . . . , M a ' ( 1 ) , . . . , N a ' ( 1 ) を読出し、論理和 ( OR ) 演算を行なう。そして、OR 回路 4 3 . 2 , . . . , 4 3 . M , . . . , 4 3 . N は、それぞれ論理和演算の結果を OR 回路 3 5 へ出力する。

30

## 【 0 1 2 5 】

制御回路 4 1 は、データバスを介して、データ領域 4 . 1 のいずれかのブロックに対する全体プロテクトの設定要求を受けると、プロテクト情報領域 4 . 2 に格納されている当該ブロックに対応する全体保護フラグを構成するすべてのビットを同値に変更し、プロテクトを設定する。また、制御回路 4 1 は、データバスを介して、データ領域 4 . 1 のブロック M に対するプロテクトの設定要求を受けると、プロテクト情報領域 4 . 3 に格納されている部分保護フラグ M b を構成するすべてのビットを同値に変更し、プロテクトを設定する。また、制御回路 4 1 は、プロテクトの設定解除の要求を受けると、プロテクトを設定する場合と同様に、プロテクト情報領域 4 . 2 に格納されている全体保護フラグまたはプロテクト情報領域 4 . 3 に格納されている部分保護フラグ M b を構成するすべてのビットを同値に変更し、プロテクトを解除する。すなわち、制御回路 4 1 は、プロテクトの設定または解除に応じて、「 0 0 」または「 1 1 」を書込む。

40

## 【 0 1 2 6 】

なお、制御回路 4 1 の他の処理については、実施の形態 3 における制御回路 3 1 と同様であるので、詳細な説明は繰返さない。

50

## 【 0 1 2 7 】

以下、優先回路 3 4、OR 回路 3 5 および 3 8、起動モード判断部（判断部 a）1 4 ならびにアクセスモード判断部（判断部 b）2 4 については、実施の形態 3 と同様であるので、詳細な説明は繰返さない。

## 【 0 1 2 8 】

電源部 9 7 については、実施の形態 3 と同様であるので、詳細な説明は繰返さない。

上述のように、制御回路 4 1 は、フラグを構成する複数のビットを同値に変更して、プロテクトを設定する。そのため、フラグを構成するビットが何らかの原因で揮発した場合にも、プロテクト設定を維持できる。

## 【 0 1 2 9 】

たとえば、プロテクトの設定を示すフラグ値を「1」とした場合において、制御回路 4 1 は、ブロック 1 に対する全体プロテクトの設定要求を受けると、全体保護フラグ 1 a' の 0 ビット目の値 1 a' (0) および 1 ビット目の値 1 a' (1) をいずれも「1」に変更する。同様に、制御回路 4 1 は、ブロック 1 に対する全体プロテクトの設定解除の要求を受けると、ブロック 1 に格納されているデータを消去した後、全体保護フラグ 1 a' の 0 ビット目の値 1 a' (0) および 1 ビット目の値 1 a' (1) をいずれも「0」に変更する。すなわち、制御回路 4 1 は、プロテクトの設定要求を受けると、保護フラグの値を「11」に変更し、プロテクトの設定解除の要求を受けると、保護フラグの値を「00」に変更する。

## 【 0 1 3 0 】

さらに、ブロック 1 に対する全体プロテクトが設定された状態、すなわち全体保護フラグ 1 a' の値が「11」に変更された場合において、何らかの原因により 1 ビット分のデータが揮発して「10」に変化したとすると、OR 回路 4 3 . 1 に与えられる値は、「1」, 「1」から「1」, 「0」に変化する。しかしながら、OR 回路 4 3 . 1 から出力される値は「1」のまま維持されるので、全体プロテクト設定が解除されることはない。

## 【 0 1 3 1 】

よって、保護フラグを構成するビットが何らかの原因で揮発したとしても、誤ってプロテクトの設定が解除されることを回避できる。なお、上述の説明から明らかなように、保護フラグをより多くのビットで構成することで、プロテクト機能をより強化することができる。

## 【 0 1 3 2 】

なお、実施の形態 4 においては、実施の形態 1 における全体プロテクト機能および実施の形態 2 における部分プロテクト機能を同時に実現する実施の形態 3 に従う半導体装置に適用した場合について説明したが、実施の形態 1 に従う半導体装置および実施の形態 2 に従う半導体装置のいずれに対しても同様に適用できることは言うまでもない。

## 【 0 1 3 3 】

実施の形態 4 によれば、実施の形態 3 における効果に加えて、全体プロテクト設定または部分プロテクト設定を行なうための全体保護フラグまたは部分フラグが何らかの原因で揮発したとしても、それらを構成するすべてのビットの値が変化しなければ、その保護フラグにより設定されるプロテクトが解除されることはない。よって、1 つのビットからなる保護フラグを用いる場合に比較して、プロテクト機能をより強化した半導体装置を実現できる。

## 【 0 1 3 4 】

## [ 実施の形態 5 ]

実施の形態 2 ~ 4 においては、データ領域を構成する複数ブロックのうち 1 つのブロックに対して部分プロテクトを設定する場合について説明した。

## 【 0 1 3 5 】

一方、実施の形態 5 では、複数のブロックに対して一体的に部分プロテクトを設定する場合について説明する。なお、実施の形態 5 においては、実施の形態 4 に示す半導体装置 1 0 4 に適用した例について説明する。

10

20

30

40

50

## 【 0 1 3 6 】

不揮発性メモリに格納されるライブラリソフトウェアの容量が大きく、1つのブロックに収まらない場合には、複数のブロックにまたがって格納される。このような場合において、ライブラリソフトウェアは、単一的に取り扱われることが望ましい。そこで、複数のブロックを1つのブロックとみなして一体的に部分プロテクトを設定できる機能が必要となる。

## 【 0 1 3 7 】

図6は、実施の形態5に従う半導体装置105の概略構成図である。

図6を参照して、半導体装置105は、データバス98と、CPU92と、不揮発性メモリ5と、読出部52と、制御部50と、電源部97とからなる。

10

## 【 0 1 3 8 】

データバス98は、CPU92、制御部50、外部メモリ(図示しない)および外部装置(図示しない)などを互いに接続し、データの授受を仲介する。

## 【 0 1 3 9 】

CPU92については、実施の形態4と同様であるので、詳細な説明は繰返さない。

不揮発性メモリ5は、複数のブロックに分割されたデータ領域5.1とプロテクト情報領域5.2および5.3を含む。

## 【 0 1 4 0 】

データ領域5.1は、ブロック1, 2, ..., L, M, ..., Nに分割されており、それぞれデータ1, 2, ..., L, M, ..., Nが格納される。

20

## 【 0 1 4 1 】

プロテクト情報領域5.2は、データ領域5.1におけるブロックに対応するように分割されており、それぞれ全体保護フラグ1a', 2a', ..., La', Ma', ..., Na'が格納される。

## 【 0 1 4 2 】

プロテクト情報領域5.3は、データ領域5.1を構成するブロックのうち複数のブロックに対する部分プロテクトを設定するための部分保護フラグを格納する。実施の形態5においては、たとえば、ブロックLおよびMに対して部分プロテクトを設定するための部分保護フラグLb'およびMb'が格納される。

## 【 0 1 4 3 】

なお、実施の形態4と同様に、全体保護フラグ1a', 2a', ..., La', Ma', ..., Na'および部分保護フラグLb', Mb'は、それぞれ2ビットで構成される。

30

## 【 0 1 4 4 】

読出部52は、不揮発性メモリ5のプロテクト情報領域5.2および5.3に格納されている全体保護フラグ1a', 2a', ..., La', Ma', ..., Na'および部分保護フラグLb', Mb'を読出し、制御部50へ出力する。そして、読出部52は、読出回路56と、読出レジスタ58および57とからなる。

## 【 0 1 4 5 】

読出回路56は、外部からのリセット信号や電源部97からの投入信号を受けて、全体保護フラグ1a', 2a', ..., La', Ma', ..., Na'を読出し、読出レジスタ58へ出力する。同時に、読出回路56は、部分保護フラグLb', Mb'を読出し、読出レジスタ57へ出力する。

40

## 【 0 1 4 6 】

読出レジスタ58は、全体保護フラグ1a', 2a', ..., La', Ma', ..., Na'のそれぞれをビット単位で一旦格納し、各ビットの値を制御部50へ出力する。

## 【 0 1 4 7 】

読出レジスタ57は、部分保護フラグLb', Mb'をビット単位で一旦格納し、各ビットの値を制御部50へ出力する。

50

## 【 0 1 4 8 】

制御部 5 0 は、実施の形態 4 における制御部 4 0 において、O R 回路 4 3 . L および 4 3 . M を O R 回路 5 3 . L M に代え、かつ、O R 回路 4 4 を O R 回路 5 4 に代えたものである。

## 【 0 1 4 9 】

O R 回路 5 3 . L M は、読出レジスタ 5 8 に格納されている全体保護フラグ L a ' の 0 ビット目の値 L a ' ( 0 ) および 1 ビット目の値 L a ' ( 1 ) ならびに、全体保護フラグ M a ' の 0 ビット目の値 M a ' ( 0 ) および 1 ビット目の値 M a ' ( 1 ) を読出し、論理和 ( O R ) 演算を行なう。そして、O R 回路 5 3 . L M は、その論理和演算の結果を優先回路 3 4 へ出力する。

10

## 【 0 1 5 0 】

同様に、O R 回路 5 4 は、読出レジスタ 5 7 に格納されている部分保護フラグ L b ' の 0 ビット目の値 L b ' ( 0 ) および 1 ビット目の値 L b ' ( 1 ) ならびに、部分保護フラグ M b ' の 0 ビット目の値 M b ' ( 0 ) および 1 ビット目の値 M b ' ( 1 ) を読出し、論理和 ( O R ) 演算を行なう。そして、O R 回路 5 4 は、その論理和演算の結果を優先回路 3 4 へ出力する。

## 【 0 1 5 1 】

すなわち、O R 回路 5 3 . L M および 5 4 は、ブロック L またはブロック M のいずれかに全体プロテクトまたは部分プロテクトが設定されていれば、ブロック L および M に対して全体プロテクトまたは部分プロテクトが設定されていると判断する。

20

## 【 0 1 5 2 】

以下、優先回路 3 4、O R 回路 3 5 および 3 8、起動モード判断部 ( 判断部 a ) 1 4 ならびにアクセスモード判断部 ( 判断部 b ) 2 4 については、実施の形態 4 と同様であるので、詳細な説明は繰返さない。

## 【 0 1 5 3 】

電源部 9 7 については、実施の形態 4 と同様であるので、詳細な説明は繰返さない。

上述のように、O R 回路 5 4 は、部分保護フラグ L b ' または M b ' のいずれかが設定されていれば、ブロック L および M に対する部分プロテクトが設定されていると出力する。そのため、制御回路 4 1 は、ブロック L または M に対して部分プロテクトが設定されている場合には、C P U 9 2 からの命令フェッチによるアクセスを除き、ブロック L およびブロック M に対するアクセスを禁止する。さらに、ブロック L または M に対する部分プロテクトを解除するためには、ブロック L および M に格納されているデータをすべて消去する必要がある。

30

## 【 0 1 5 4 】

よって、ブロック L および M に格納されるデータに対して一体的なプロテクトを行なうことができる。

## 【 0 1 5 5 】

なお、実施の形態 5 においては、データ領域に含まれる複数ブロックのうち 2 ブロックに対して部分プロテクトを設定する構成について説明したが、2 ブロックに限定されることはなく、ブロックの数は、格納されるライブラリソフトウェアの容量などに応じて適宜設計すればよい。

40

## 【 0 1 5 6 】

また、実施の形態 5 においては、実施の形態 4 に従う半導体装置に適応した場合について説明したが、部分プロテクト機能を備える実施の形態 2 に従う半導体装置および実施の形態 3 に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。

## 【 0 1 5 7 】

実施の形態 5 によれば、実施の形態 4 における効果に加えて、複数のブロックに対して部分プロテクトを設定でき、かつ、それらのブロックに対する部分プロテクトの設定および解除は、一体的に行なわれる。よって、ライブラリソフトウェアの容量が増加し、複数のブロックにわたって格納される場合であっても、1 つのブロックに格納される場合と同

50

様に、処理コードの漏洩を防止することができる。

【 0 1 5 8 】

[ 実施の形態 6 ]

実施の形態 5 においては、複数のブロックに対して、一体的に部分プロテクトを設定する場合について説明した。

【 0 1 5 9 】

一方、実施の形態 6 では、複数の部分プロテクトを互いに独立に設定できる場合について説明する。なお、実施の形態 6 においては、実施の形態 4 に示す半導体装置 1 0 4 に適用した例について説明する。

【 0 1 6 0 】

複数の IP ベンダによりライブラリソフトウェアが供給される場合などにおいては、複数のブロックに対して、互いに独立に部分プロテクトを設定できる機能が必要となる。

【 0 1 6 1 】

図 7 は、実施の形態 6 に従う半導体装置 1 0 6 の概略構成図である。

図 7 を参照して、半導体装置 1 0 6 は、データバス 9 8 と、CPU 9 2 と、不揮発性メモリ 5 と、読出部 5 2 と、制御部 6 0 と、電源部 9 7 とからなる。

【 0 1 6 2 】

データバス 9 8 は、CPU 9 2、制御部 5 0、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。

【 0 1 6 3 】

CPU 9 2 については、実施の形態 4 と同様であるので、詳細な説明は繰返さない。

不揮発性メモリ 5 および読出部 5 2 は、実施の形態 5 と同様であるので、詳細な説明は繰返さない。

【 0 1 6 4 】

制御部 6 0 は、実施の形態 4 における制御部 4 0 において、OR 回路 6 4、優先回路（優先回路 L）6 2 およびアクセスモード判断部（判断部 b）6 5 を付加し、OR 回路 3 8 を OR 回路 6 8 に代えたものである。

【 0 1 6 5 】

OR 回路 6 4 は、読出レジスタ 5 7 に格納されている部分保護フラグ L b ' の 0 ビット目の値 L b ' ( 0 ) および 1 ビット目の値 L b ' ( 1 ) を読出し、論理和 ( OR ) 演算を行なう。そして、OR 回路 6 4 は、その論理和演算の結果を優先回路 6 2 へ出力する。

【 0 1 6 6 】

優先回路 6 2 は、OR 回路 4 3 . L から受けた全体保護フラグ L a ' の値と OR 回路 6 4 から受けた部分保護フラグ L b ' の値との論理演算を行ない、部分保護フラグ L b ' により部分プロテクトが設定されていれば、全体保護フラグ L a ' による全体プロテクト設定を無視して、全体プロテクトの設定解除を示す値を OR 回路 3 5 へ出力する。

【 0 1 6 7 】

アクセスモード判断部 6 5 は、実施の形態 4 におけるアクセスモード判断部 2 4 と同様に、OR 回路 6 4 から出力される部分保護フラグ L b ' の値に基づいて、ブロック L に対する部分プロテクトの設定がされている場合には、データ領域 5 . 1 のブロック L に対するアクセスを禁止させるプロテクト制御信号を OR 回路 6 8 へ出力する。そして、アクセスモード判断部 6 5 は、例外的に、CPU 9 2 からモード信号を受けている場合で、かつ、CPU 9 2 からブロック L に対する命令フェッチによる命令コードの読出しである場合に限り、そのアクセスを禁止させるプロテクト制御信号をマスクする。

【 0 1 6 8 】

OR 回路 6 8 は、起動モード判断部 1 4、アクセスモード判断部 6 5 および 2 4 から出力されるプロテクト制御信号を結合し、制御回路 4 1 へ出力する。

【 0 1 6 9 】

以下、優先回路 3 4、OR 回路 3 5、起動モード判断部 1 4 ならびにアクセスモード判断部 2 4 については、実施の形態 4 と同様であるので、詳細な説明は繰返さない。

10

20

30

40

50

## 【 0 1 7 0 】

電源部 9 7 については、実施の形態 4 と同様であるので、詳細な説明は繰返さない。

上述のように、アクセスモード判断部 6 5 および 2 4 は、それぞれ部分保護フラグ L b ' および M b ' の値に応じて、ブロック L および M に対する部分プロテクトが設定されているか否かを判断する。また、優先回路 6 2 および 3 4 は、それぞれ部分保護フラグ L b ' および M b ' の値に応じて、全体保護フラグ L a ' および M a ' の設定が有効であるか否かを判断する。

## 【 0 1 7 1 】

よって、ブロック L および M に格納されているデータに対して、互いに独立に全体プロテクトまたは部分プロテクトが設定される。

10

## 【 0 1 7 2 】

なお、実施の形態 6 においては、データ領域に含まれる複数ブロックのうち 2 ブロックに対して互いに独立に部分プロテクトを設定する構成について説明したが、2 ブロックに限定されることはなく、ブロックの数は、IP ベンダの数などに応じて適宜設計すればよい。

## 【 0 1 7 3 】

また、実施の形態 6 においては、実施の形態 4 に従う半導体装置に適応した場合について説明したが、部分プロテクト機能を備える実施の形態 2 に従う半導体装置および実施の形態 3 に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。

## 【 0 1 7 4 】

実施の形態 6 によれば、実施の形態 4 における効果に加えて、複数のブロックに対してそれぞれ独立に部分プロテクトを設定できる。そのため、複数の IP ベンダなどがライブラリソフトウェアを提供する場合などには、それぞれ独立して部分プロテクトを設定でき、かつ、その部分プロテクトを設定したデータは、他の IP ベンダを含めたいずれの者に対しても有効である。よって、同一の半導体装置に対して、複数の IP ベンダがライブラリソフトウェアを提供する場合においても、その処理コードの漏洩を防止することができる。

20

## 【 0 1 7 5 】

## [ 実施の形態 7 ]

実施の形態 1 においては、不揮発性メモリを構成するすべてのブロックに対して、全体プロテクトを設定する場合について説明した。

30

## 【 0 1 7 6 】

一方、実施の形態 7 では、不揮発性メモリを構成するブロックのうち限られたブロックに対してのみ全体プロテクトを設定できる場合について説明する。なお、実施の形態 7 においては、実施の形態 1 に示す半導体装置 1 0 1 に適用した例について説明する。

## 【 0 1 7 7 】

不揮発性メモリのデータ領域に対して、格納されるプログラムが小さい場合などには、プログラムに加えてユーザデータなどを格納することも考えられる。その際、不揮発性メモリを構成するすべてのブロックを全体プロテクトの対象とすると、エンドユーザは、ユーザデータに対してアクセスできない。そこで、不揮発性メモリを構成するブロックのうち、プログラムが格納されるブロックに対してのみ、全体プロテクトを設定できる構成とする。

40

## 【 0 1 7 8 】

図 8 は、実施の形態 7 に従う半導体装置 1 0 7 の概略構成図である。

図 8 を参照して、半導体装置 1 0 7 は、データバス 9 8 と、CPU 9 0 と、不揮発性メモリ 7 と、読出部 7 2 と、制御部 1 0 と、電源部 9 7 とからなる。

## 【 0 1 7 9 】

データバス 9 8 は、CPU 9 0、制御部 1 0、外部メモリ（図示しない）および外部装置（図示しない）などを互いに接続し、データの授受を仲介する。

## 【 0 1 8 0 】

50

CPU90については、実施の形態1と同様であるので、詳細な説明は繰返さない。

不揮発性メモリ7は、複数のブロックに分割されたデータ領域7.1とプロテクト情報領域7.2とを含む。

【0181】

データ領域7.1は、ブロック1, 2, …, L, M, …, Nに分割されており、それぞれデータ1, 2, …, L, M, …, Nが格納される。

【0182】

プロテクト情報領域7.2は、データ領域7.1に含まれるブロックのうち所定のブロックに対応するように配置されており、その所定のブロックに対する全体プロテクト設定が格納される。実施の形態7におけるプロテクト情報領域7.2には、データ領域7.1 10  
に含まれるブロックLおよびMに対する全体保護フラグLaおよびMaが格納される。

【0183】

読出部72は、不揮発性メモリ7のプロテクト情報領域7.2に格納されている全体保護フラグLaおよびMaを読み出し、制御部10へ出力する。そして、読出部72は、読出回路76と、読出レジスタ78とからなる。

【0184】

読出回路76は、外部からのリセット信号や電源部97からの投入信号を受けて、プロテクト情報領域7.2に格納されている全体保護フラグLaおよびMaを読み出し、読出レジスタ78へ出力する。

【0185】

読出レジスタ78は、全体保護フラグLaおよびMaを一旦格納し、その値を制御部10へ出力する。

【0186】

制御部10および電源部97については、実施の形態1と同様であるので、詳細な説明は繰返さない。

【0187】

上述のように、制御部10は、全体プロテクトフラグLaおよびMaの値に応じて、ブロックLおよびMに対して全体プロテクトが設定されているか否かを判断する。また、制御部10は、ブロックLおよびMのいずれに対しても全体プロテクトが設定されていなければ、ブロックLおよびMに対するアクセスを許可する。 30

【0188】

すなわち、不揮発性メモリ7に含まれるブロックLおよびM以外のブロックに対しては、全体プロテクトの設定を行なうことができない。そのため、ブロックLおよびMにプロテクト対象のプログラムなどを格納し、その他のブロックに対しては、エンドユーザへ開放するような使用形態が可能となる。

【0189】

なお、実施の形態7においては、データ領域に含まれる複数ブロックのうち2ブロックに対して全体プロテクトを設定する構成について説明したが、2ブロックに限定されることはなく、全体プロテクトを設定可能なブロックの数は、プログラムの容量などに応じて適宜設計すればよい。 40

【0190】

また、実施の形態7においては、実施の形態1に従う半導体装置に適応した場合について説明したが、全体プロテクト機能を備える実施の形態3～6に従う半導体装置のいずれに対しても同様に適応できることは言うまでもない。

【0191】

実施の形態7によれば、実施の形態1における効果に加えて、不揮発性メモリを構成するブロックのうち、一部のブロックに対してのみ全体プロテクトの対象とする。そのため、全体プロテクトの対象となるプログラムの容量が、不揮発性メモリの容量より十分小さい場合などにおいて、プログラムが格納されるブロック以外のブロックをエンドユーザに開放し、不揮発性メモリをより有効に使用することができる。よって、不揮発性メモリを 50

複数の用途に用いることができるので、半導体装置に内蔵される不揮発性メモリの容量などを合理的に決定できる。

【0192】

[実施の形態8]

実施の形態1～7においては、不揮発性メモリ内にデータ領域とプロテクト情報領域とを配置する場合について説明した。

【0193】

一方、実施の形態8では、不揮発性メモリ内にデータ領域のみを配置し、そのデータ領域にデータとプロテクト情報フラグとを格納する構成について説明する。なお、実施の形態8においては、実施の形態3に示す半導体装置103に適用した例について説明する。

10

【0194】

図9は、実施の形態8に従う半導体装置108の概略構成図である。

図9を参照して、半導体装置108は、データバス98と、CPU92と、不揮発性メモリ8と、読出部82と、制御部80と、電源部97とからなる。

【0195】

データバス98は、CPU92、制御部80、外部メモリ(図示しない)および外部装置(図示しない)などを互いに接続し、データの授受を仲介する。

【0196】

CPU92については、実施の形態3と同様であるので、詳細な説明は繰返さない。

不揮発性メモリ8は、複数のブロックに分割されたデータ領域からなる。そして、不揮発性メモリ8は、ブロック1, 2, ..., M, ..., Nに分割されており、それぞれデータ1, 2, ..., M, ..., Nおよび各ブロックに対する全体保護フラグ1a, 2a, ..., Ma, ..., Naが格納される。さらに、ブロックMには、ブロックMに対する部分保護フラグMbが格納される。

20

【0197】

読出部82は、不揮発性メモリ8に格納されているデータの中から、全体保護フラグ1a, 2a, ..., Ma, ..., Naおよび部分保護フラグMbを抽出し、制御部80へ出力する。そして、読出部82は、読出回路86と、読出レジスタ18および37とからなる。

【0198】

読出回路86は、外部からのリセット信号や電源部97からの投入信号を受けて、不揮発性メモリ8のそれぞれのブロックに格納されているデータを読出し、その読出したデータに含まれる全体保護フラグ1a, 2a, ..., Ma, ..., Naおよび部分保護フラグMbを抽出し、読出レジスタ18および37へ出力する。

30

【0199】

読出レジスタ18および37は、実施の形態3と同様であるので、詳細な説明は繰返さない。

【0200】

制御部80は、実施の形態3における制御部30において、制御回路31を制御回路81に代えたものである。

40

【0201】

制御回路81は、データバスを介して、いずれかのブロックに対するプロテクトの設定解除の要求を受けると、当該ブロックに格納されているデータを消去するとともに、全体保護フラグまたは部分保護フラグの値を変更し、プロテクトの設定を解除する。また、制御回路81は、データバスを介して、いずれかのブロックに対するプロテクトの設定要求を受けると、当該ブロックに格納されている全体保護フラグまたは部分保護フラグの値を変更し、プロテクトを設定する。制御回路81の他の処理については、実施の形態3における制御回路31と同様であるので、詳細な説明は繰返さない。

【0202】

以下、優先回路34、OR回路35および38、起動モード判断部14ならびにアクセ

50



スモード判断部 2 4 については、実施の形態 3 と同様であるので、詳細な説明は繰返さない。

【 0 2 0 3 】

電源部 9 7 については、実施の形態 3 と同様であるので、詳細な説明は繰返さない。

上述のように、不揮発性メモリ 8 のそれぞれのブロックには、通常データに加えて、各ブロックのプロテクトを設定するための全体保護フラグおよび部分保護フラグが格納される。そのため、全体プロテクトおよび部分プロテクトを設定する対象のブロックを比較的自由に設定することができる。

【 0 2 0 4 】

なお、実施の形態 8 においては、全体保護フラグおよび部分保護フラグの両方をデータと共に格納する場合について説明したが、全体保護フラグまたは部分保護フラグのいずれか一方をデータと共に格納し、他方のフラグは、実施の形態 1 ~ 7 と同様にプロテクト情報領域に格納する構成としてもよい。

10

【 0 2 0 5 】

また、実施の形態 8 においては、実施の形態 3 に従う半導体装置に適應した場合について説明したが、実施の形態 1、2 および 4 ~ 7 に従う半導体装置のいずれに対しても同様に適應できることは言うまでもない。

【 0 2 0 6 】

実施の形態 8 によれば、実施の形態 3 における効果に加えて、全体プロテクトおよび部分プロテクトを格納するためのプロテクト情報領域を必要としないので、プロテクトの対象となるブロックに応じて、プロテクト情報領域を配置する必要がない。そのため、全体プロテクトおよび部分プロテクトの対象となるブロックを自由に選択することができ、かつ、変更も容易である。よって、不揮発性メモリに格納されるプログラムやサブルーチンプログラムに応じて、プロテクトの対象となるブロック数を自由に変更できる半導体装置を実現できる。

20

【 0 2 0 7 】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

30

【 図面の簡単な説明 】

【 0 2 0 8 】

- 【 図 1 】 実施の形態 1 に従う半導体装置の概略構成図である。
- 【 図 2 】 半導体装置の動作モードを説明するための図である。
- 【 図 3 】 実施の形態 2 に従う半導体装置の概略構成図である。
- 【 図 4 】 実施の形態 3 に従う半導体装置の概略構成図である。
- 【 図 5 】 実施の形態 4 に従う半導体装置の概略構成図である。
- 【 図 6 】 実施の形態 5 に従う半導体装置の概略構成図である。
- 【 図 7 】 実施の形態 6 に従う半導体装置の概略構成図である。
- 【 図 8 】 実施の形態 7 に従う半導体装置の概略構成図である。
- 【 図 9 】 実施の形態 8 に従う半導体装置の概略構成図である。

40

【 符号の説明 】


【 0 2 0 9 】

1, 2, 3, 4, 5, 7, 8 不揮発性メモリ、1.1, 2.1, 3.1, 4.1, 5.1, 7.1 データ領域、1.2, 2.2, 3.2, 3.3, 4.2, 4.3, 5.2, 5.3, 7.2 プロテクト情報領域、1a, 2a, . . . , La, Ma, . . . , Na, 1a', 2a', . . . , La', Ma', . . . , Na' 全体保護フラグ、Mb, Lb', Mb' 部分保護フラグ、10, 20, 30, 40, 50, 60, 80 制御部、11, 21, 31, 41, 81 制御回路、12, 22, 32, 42, 52, 72, 82 読出部、14 起動モード判断部(判断部 a)、15, 35, 38, 43.1, 4


50

3 . 2 , . . . , 4 3 . M , . . . , 4 3 . N , 4 6 , 5 3 . L M , 4 4 , 5 3 . L M ,  
 5 4 , 6 4 , 6 8 O R回路、1 6 , 2 6 , 3 6 , 5 4 , 5 6 , 7 6 , 8 6 読出回路、  
 1 8 , 2 8 , 4 7 , 4 8 , 5 7 , 5 8 , 7 8 読出レジスタ、2 4 , 6 5 アクセスモード  
 判断部 (判断部 b)、3 4 優先回路 (優先回路 M)、6 2 優先回路 (優先回路 L )  
 、9 0 , 9 2 演算部 (CPU)、9 5 プログラムカウンタ (PC)、9 7 電源部、  
 9 8 データバス、1 0 1 , 1 0 2 , 1 0 3 , 1 0 4 , 1 0 5 , 1 0 6 , 1 0 7 , 1 0 8  
 半導体装置、2 0 0 外部メモリ、2 0 2 外部装置。


【図 1】




【図 2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



---

フロントページの続き

(74)代理人 100124523

弁理士 佐々木 真人

(74)代理人 100098316

弁理士 野田 久登

(72)発明者 黒澤 飛斗矢

東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内

審査官 滝谷 亮一

(56)参考文献 特開平11-120781(JP,A)

特開平08-292915(JP,A)

特開平07-244611(JP,A)

特開平09-114743(JP,A)

特開平10-301855(JP,A)

特開昭62-194565(JP,A)

特開2001-014871(JP,A)

特開2003-203012(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 21/02

G06F 21/24