

(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

特許第5031216号  
(P5031216)

(45) 発行日 平成24年9月19日(2012.9.19)

(24) 登録日 平成24年7月6日(2012.7.6)

(51) Int.Cl.

H01L 27/14 (2006.01)  
H04N 5/369 (2011.01)

F 1

H01L 27/14  
H04N 5/335 690

請求項の数 16 (全 18 頁)

(21) 出願番号 特願2005-280108 (P2005-280108)  
 (22) 出願日 平成17年9月27日 (2005.9.27)  
 (65) 公開番号 特開2007-95791 (P2007-95791A)  
 (43) 公開日 平成19年4月12日 (2007.4.12)  
 審査請求日 平成20年9月29日 (2008.9.29)

(73) 特許権者 000001007  
 キヤノン株式会社  
 東京都大田区下丸子3丁目30番2号  
 (74) 代理人 100126240  
 弁理士 阿部 琢磨  
 (74) 代理人 100124442  
 弁理士 黒岩 創吾  
 (72) 発明者 板橋 政次  
 東京都大田区下丸子3丁目30番2号キヤ  
 ノン株式会社内  
 審査官 潤内 健夫

最終頁に続く

(54) 【発明の名称】撮像装置の製造方法

## (57) 【特許請求の範囲】

## 【請求項 1】

光電変換素子を有する半導体基板の上に形成された透明層をパターニングすることにより、前記光電変換素子の受光面の少なくとも一部に対向する下面を有する、前記透明層の一部からなる第1の領域を形成する第1の工程と、

前記第1の工程の後に、前記第1の領域を覆う、前記第1の領域に比べて屈折率の低い第1の絶縁層を形成する第2の工程と、

前記第2の工程の後に、前記第1の領域および前記第1の絶縁層を覆う、第2の絶縁層を形成する第3の工程と、

前記第3の工程の後に、前記第2の絶縁層および前記第1の絶縁層をエッチングすることにより、前記第1の領域の上面を露出する掘り込みを形成する第4の工程と、

前記第4の工程の後に、前記第1の絶縁層および前記第2の絶縁層に比べて屈折率の高い透明材料を前記掘り込みへ埋め込むことにより、前記受光面に沿った方向においてその周りに前記第1の絶縁層が存在する第1の部分と、前記受光面に沿った方向においてその周りに前記第2の絶縁層が存在する第2の部分とを含む、前記透明材料からなる第2の領域を形成する第5の工程と、を有し、

前記第2の工程と前記第3の工程の間に第1の導電層を形成し、前記第3の工程と前記第4の工程の間に第2の導電層を形成し、

前記第4工程および前記第5工程を、前記受光面に垂直な方向において前記第1の領域が前記第1の部分と前記受光面との間に位置するとともに、前記第1の部分の前記受光面

10

20

に沿った面における断面積が、前記第2の部分の前記受光面に沿った面における断面積よりも小さくなるようを行うことを特徴とする撮像装置の製造方法。

【請求項2】

前記第2の工程と前記第3の工程の間に、前記第1の絶縁層を平坦化することを特徴とする請求項1に記載の撮像装置の製造方法。

【請求項3】

前記第3の工程と前記第4の工程の間に、前記第1の領域と前記第1の絶縁層と前記第2の絶縁層と前記第2の導電層を覆う第3の絶縁層を形成する工程を有し、

前記第4の工程では前記第3の絶縁層をもエッティングすることにより前記掘り込みを形成し、

10

前記第5の工程を、前記第2の領域が、前記受光面に沿った方向においてその周りに前記第3の絶縁層が存在する第3の部分を含むようを行うことを特徴とする請求項1または2に記載の撮像装置の製造方法。

【請求項4】

前記第1の導電層の材料は銅であって、前記第1の導電層をダマシンプロセスによって形成することを特徴とする請求項1乃至3のいずれか1項に記載の撮像装置の製造方法。

【請求項5】

前記掘り込みはテーパー形状を有することを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置の製造方法。

【請求項6】

20

前記第4の工程および前記第5の工程を、前記第2の領域が前記第1の領域の前記上面に接するとともに、前記第1の部分の前記受光面に沿った面における前記断面積が前記受光面の面積に比べて小さくなるようを行うことを特徴とする請求項1乃至5のいずれか1項に記載の撮像装置の製造方法。

【請求項7】

前記第5の工程を、前記第2領域が前記受光面に沿った面における断面積が前記受光面の面積に比べて大きい第4の部分を含み、前記第2の部分が前記第1の部分と前記第4の部分の間に位置するように行い、

前記第5の工程の後に、前記光電変換素子に対応するマイクロレンズを、前記第4の部分が存在した状態で形成する工程を有することを特徴とする請求項1乃至6のいずれか1項に記載の撮像装置の製造方法。

30

【請求項8】

前記第5の工程の後、前記第4の部分をエッチバックまたはC M Pにより平坦化することを特徴とする請求項7に記載の撮像装置の製造方法。

【請求項9】

前記第1の絶縁層の材料は酸化シリコン、または、リンとホウ素の少なくとも一方がドープされた酸化シリコンであり、前記第2の絶縁層の材料は酸化シリコンであることを特徴とする請求項1乃至8のいずれか1項に記載の撮像装置の製造方法。

【請求項10】

前記エッティングはプラズマエッティングであることを特徴とする請求項1乃至9のいずれか1項に記載の撮像装置の製造方法。

40

【請求項11】

前記透明層の材料は窒化シリコンであり、前記透明材料は窒化シリコンであることを特徴とする請求項1乃至10のいずれか1項に記載の撮像装置の製造方法。

【請求項12】

前記透明材料は窒化シリコンであり、前記透明材料を高密度プラズマC V Dによって前記掘り込みへ埋め込むことを特徴とする請求項1乃至11のいずれか1項に記載の撮像装置の製造方法。

【請求項13】

前記第5工程において、前記透明材料をスピンドルによって前記掘り込みへ埋め込む

50

ことを特徴とする請求項 1 乃至 10 のいずれか 1 項に記載の撮像装置の製造方法。

【請求項 14】

前記第 1 の領域は、前記受光面に沿った第 1 の面における断面積に比べて、前記第 1 の面よりも前記光電変換素子側の前記受光面に沿った第 2 の面における断面積の方が大きく形成されることを特徴とする請求項 1 乃至 13 のいずれか 1 項に記載の撮像装置の製造方法。

【請求項 15】

前記上面と前記受光面との距離は、200 nm 乃至 2000 nm であることを特徴とする請求項 1 乃至 14 のいずれか 1 項に記載の撮像装置の製造方法。

【請求項 16】

前記半導体基板はトランジスタを有し、前記透明層を用いて、前記トランジスタに LD D 構造を形成することを特徴とする請求項 1 乃至 15 のいずれか 1 項に記載の撮像装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は光電変換素子を用いた撮像装置の製造方法に関するものであり、特にその集光部の製造方法に関する。

【背景技術】

【0002】

デジタルカメラやカムコーダに用いられる撮像装置において、その小型化および多画素化によって画素の微細化がなされている。それに伴って、その光電変換素子の受光部の面積が減少し、入射光量が少なくなるため、感度の低下が生じている。

【0003】

この感度の低下を改善するために、撮像装置の光入射面上にオンチップマイクロレンズを形成し、光を受光部へ集光して、感度の低下が抑制されている。更に近年、オンチップマイクロレンズと光電変換素子との間に、光の反射を利用して集光を行う光導波路を形成する構成が知られている。

【0004】

このような撮像装置における光導波路の製造方法は、一般的に、光電変換素子上の絶縁層に井戸状の掘り込みを行う工程の後、その井戸状の掘り込み部分を埋め込む工程を有する。その埋め込み材料は、絶縁層に比べて高い屈折率を有する。それらの屈折率の差によって、光が反射し集光される。

【0005】

しかし、画素の微細化が進むにつれて、その井戸状の掘り込み部分のアスペクト比が高くなり、埋め込み工程において井戸の内部にボイドが生じてしまう場合がある。特に、多層配線を有する CMOS イメージセンサにおいて、それは生じ易い。

【0006】

そこで、このような埋め込み工程における問題の解決法として次の技術がある。それは、図 8 のように光導波路を複数に分割し、形成する方法である（特許文献 1 参照）。

【0007】

図 8 において、802 は半導体基板であり、804 は半導体基板に形成される受光センサ部、803 は素子分離領域である。受光センサ部 804 上に、815 の高屈折率層が配され、低屈折率層の 808 と 814A および 814B で示す井戸が形成される。この井戸は、いわゆる光導波路である。径の異なる複数の層から井戸が形成される。

【0008】

つまり、複数の層からなる光導波路を各層ごとに形成することによって、高屈折率材料を埋め込む際のボイドを発生させずに良好に埋め込むことを可能にするものである。その製造方法は図 9 のようになり、井戸状の掘り込みを行う工程の後、井戸状の内部を埋め込む工程を繰り返すことによって、ボイドのない光導波路を形成する。

10

20

30

40

50

## 【0009】

また、図10に示すように井戸状の掘り込み1021を形成する際に、掘り込み構造の深さを一定にするためエッチングストップ膜1012を形成することが知られている（特許文献2参照）。

【特許文献1】特開2004-193500号公報

【特許文献2】特開2000-150845号公報

## 【発明の開示】

## 【発明が解決しようとする課題】

## 【0010】

しかし、このような技術には次のような懸念がある。

10

## 【0011】

この井戸状の掘り込みは、一般的に、プラズマエッチングにて行われる。具体的には、光電変換素子上に、絶縁層とエッチング選択比がとれるエッチングストップ層（例えば窒化シリコン層）を形成し、光電変換素子直上までプラズマエッチングを行う。このエッチングストップ層と先のエッチングストップ膜は、同一の機能を有するものである。

## 【0012】

ここで、この光電変換素子上でのプラズマエッチングは、光電変換素子の欠陥を増加させ、センサのノイズ成分である暗電流を増加させる場合がある。

## 【0013】

センサの性能を向上させる上で、シグナル（S）成分とノイズ（N）成分の比であるS/N比を高めることは重要である。光導波路は、入射光の集光効率を向上させ、シグナル成分を高めることが可能となる構成である。しかし、同時に、掘り込み工程でのプラズマエッチングによって、ノイズ成分を高めてしまう場合がある。特に、多層の配線層を有するCMOSセンサ等の増幅型の撮像装置においては、掘り込み分が大きいだけ、そのダメージは大きいと考えられる。

20

## 【0014】

これに対して特許文献2には、図10にて図示するエッチングストップ膜1012を設けることによって、エッチングを停止させ、更にエッチングの際にセンサ表面にダメージを与えることがないと記載されている。しかし、通常のエッチングストップとしての機能を果たすための膜厚では、エッチングダメージの低減が充分でない場合がある。先に述べたように、増幅型の撮像装置などのように、複数の配線層を有する構成においては特許文献2に記載されているような撮像装置とはエッチング条件も異なる場合があり、エッチングダメージの更なる低減が望まれている。

30

## 【0015】

また、特許文献2の構成において、エッチングストップ膜1012の膜厚を単純に厚くした場合には、光導波路と光電変換素子上に厚いエッチングストップ膜が残るため、光導波路の機能が損なわれる可能性がある。

## 【0016】

更に、特許文献2では、図10のように、エッチングストップ膜1012よりも光電変換素子である受光部1002の開口を規定する遮光膜1006を先に形成している。そのため、遮光膜1006によってエッチングストップ膜1012の半導体基板1001に水平な方向の面積が規定され、受光部1002の受光面を十分に使用できない場合がある。更に、そのエッチングストップ膜1012の面積に比べて、光導波路を形成する絶縁層1007の開口の面積は、小さくなくてはならないため、受光部1002の受光面を十分に活用することが難しい。さらに、特許文献2のような構成では、エッチングストップ膜1012を厚く、アスペクト比の高い構造を形成するのが困難である。これは上述したように、遮光膜1006によりエッチングストップ膜1012の面積が規定され、エッチングストップ膜1012の形状設計の自由度が低いためである。

40

## 【0017】

他に、光導波路を形成した後に、プラズマエッチングによって形成された欠陥をアニー

50

ル処理によって改善し、暗電流の増加を抑制する手法があるが、完全にその増加を抑制することは困難である。

#### 【0018】

よって、本発明では、光導波路形成時におけるプラズマエッティングによる暗電流の増加を抑制し、かつ、集光効率を向上することができる光導波路を有する撮像装置の製造方法を提供することを目的とする。

#### 【課題を解決するための手段】

#### 【0019】

本発明の撮像装置の製造方法は、光電変換素子を有する半導体基板の上に形成された透明層をパターニングすることにより、前記光電変換素子の受光面の少なくとも一部に対向する下面を有する、前記透明層の一部からなる第1の領域を形成する第1の工程と、前記第1の工程の後に、前記第1の領域を覆う、前記第1の領域に比べて屈折率の低い第1の絶縁層を形成する第2の工程と、前記第2の工程の後に、前記第1の領域および前記第1の絶縁層を覆う、第2の絶縁層を形成する第3の工程と、前記第3の工程の後に、前記第2の絶縁層および前記第1の絶縁層をエッティングすることにより、前記第1の領域の上面を露出する掘り込みを形成する第4の工程と、前記第4の工程の後に、前記第1の絶縁層および前記第2の絶縁層に比べて屈折率の高い透明材料を前記掘り込みへ埋め込むことにより、前記受光面に沿った方向においてその周りに前記第1の絶縁層が存在する第1の部分と前記受光面に沿った方向においてその周りに前記第2の絶縁層が存在する第2の部分とを含む、前記透明材料からなる第2の領域を形成する第5の工程と、を有し、前記第2の工程と前記第3の工程の間に第1の導電層を形成し、前記第3の工程と前記第4の工程の間に第2の導電層を形成し、前記第4工程および前記第5工程を、前記第1の領域が前記第1の部分と前記受光面との間に位置するとともに、前記第1の部分の前記受光面に沿った面における断面積が、前記第2の部分の前記受光面に沿った面における断面積よりも小さくなるように行うことを特徴とする。

#### 【発明の効果】

#### 【0020】

本発明によれば、光導波路の形成による暗電流の増加を抑制することが可能となる。

#### 【発明を実施するための最良の形態】

#### 【0021】

本発明に係る撮像装置の製造方法は、光電変換素子上に光導波路となる高屈折率領域を形成し、高屈折率領域を埋め込む絶縁層を形成した後に、光電変換素子の開口を規定する導電層を形成する工程を有することを特徴とする。開口を規定するパターンには、一般に配線等の導電層が用いられるが、これに限られたものではなく所望のパターンを有していれば良い。

#### 【0022】

ここで、高屈折率領域は、半導体基板上に光電変換素子に対応して形成され、共に光導波路を構成する絶縁層に比べ高い屈折率を有する。具体的には、窒化シリコンや酸窒化シリコンによって形成される。以下、この領域を高屈折率領域と呼ぶ。ここで、この高屈折率領域と特許文献1における高屈折率層は、同一の機能を有する。しかし、本発明における高屈折率層とは、高屈折率領域を形成するための層を示している。また、絶縁層は、それよりも屈折率の低い酸化シリコンによって形成される。

#### 【0023】

このように光電変換素子上の高屈折率領域を先に形成することにより、プラズマエッティングによって光電変換素子の直上に井戸状の掘り込みを形成する必要がない。すなわち、ノイズ信号となる暗電流の増加を抑制し、かつ光導波路による感度の向上が可能となる。もちろん、掘り込みを形成する場合においても、光電変換素子へのプラズマエッティングによるダメージを低減することが可能となる。

#### 【0024】

ここで、この高屈折率領域は、膜厚方向に200nmから2000nmの間がよい。好

10

20

30

40

50

ましくは、500 nm 以上の厚さである。このような高屈折率領域によって、その形成後にエッティング工程がある場合、光電変換素子へのダメージを低減することが可能である。以下に、それを説明する。

【0025】

図7に撮像装置に井戸状の掘り込みを行った際の、光電変換素子の受光面から井戸状の掘り込み部分の底部までの距離と、暗電流との関係を示す。ここで、撮像装置は、高屈折率領域を形成する前の井戸状の掘り込みを行った後のものを用いている。また、暗電流は、井戸状の掘り込みを行わないものを1として、相対比で示している。

【0026】

このグラフから、光電変換素子の受光面からの距離が短いほど暗電流が増大し、500 nm 以上においては、暗電流が少ないと分かる。よって、光電変換素子上に形成する高屈折率領域の厚さが、より厚い場合、好ましくは、500 nm 以上において、プラズマエッティング時のダメージをより低減することが可能である。

【0027】

また、この高屈折率領域がエッティングストップ層としての機能を兼ねても良い。ここで、エッティングストップ層とエッティングストップ膜とは同一の機能を有するものである。

【0028】

ここで、撮像装置に含まれる電界効果型トランジスタには、ドレイン拡散領域近傍での電界集中による暗電流の抑制として、LDD (Lightly Doped Drain) 構造が用られる場合がある。このLDD構造では、トランジスタのゲート電極にサイドウォールが形成される。(不図示)

このLDD構造を有する場合、先の高屈折率領域を形成する高屈折率層を用いて、サイドウォールを形成することができる。具体的な工程としては、トランジスタのゲート電極を形成した後、ゲート電極を覆って高屈折率層を形成する。そして、高屈折率層を異方性エッティングし、高屈折率領域とサイドウォールとを同時に形成することができる。また、このような工程で形成することで、工数の削減、およびサイドウォール形成時のエッティングから光電変換素子を保護することができる。もちろん、それぞれのエッティングを別工程で行った場合においても、同一の高屈折率層を用いるため、工数の削減は可能である。

【0029】

しかし、エッティングダメージからの保護のため、その高屈折率層を厚く形成した場合、エッティングによるサイドウォールの形成ができなくなることがある。また、それを薄くした場合にも、層の厚みが足りず、サイドウォールが形成できなくなることがある。その好ましい厚さとしては、ゲート電極と同等の厚み、例えば、200 nm である。図7より、この厚みにおいてもエッティング工程における光電変換素子へのダメージの低減は可能であることが分かる。

【0030】

いずれの構造においても、それぞれの厚さにおける高屈折率領域と絶縁層との界面での反射を利用する光導波路としての機能を有效地に活用することが可能となる。

【0031】

また、導電層よりも先に高屈折率領域を形成することによって、光電変換素子の受光面の有効活用や、図10のような遮光層のパターニング時における光電変換素子へのダメージの低減も可能となる。

【0032】

ここで、光電変換素子の開口を規定するパターンは、光の、光電変換素子へ入射する領域の外縁を決めるためのものである。これは素子断面の光学シミュレーション等を行なうことにより、どの層が開口を決めたパターンとなっているかがわかる。

【0033】

以下、材料基板である半導体基板を「基板」と表現するが、以下のような、材料基板が処理された場合も含む。例えば、1又は複数の半導体領域等が形成された状態の部材、又

10

20

30

40

50

は、一連の製造工程を途中にある部材、又は、一連の製造工程を経た部材を基板と呼ぶこともできる。

【0034】

また、「半導体基板上」とは、画素が形成された半導体基板の主表面上を表す。また、半導体基板の主表面から基板内部への方向を下方向とし、その逆を上方向とする。

【0035】

(画素の回路構成)

図13に撮像装置の一種であるC M O S型撮像装置における画素の回路構成の一例を示す。各画素は、1310にて示される。

【0036】

画素1310は、光電変換素子であるフォトダイオード1300、転送トランジスタ1301、リセットトランジスタ1302、増幅トランジスタ1303、選択トランジスタ1304を含み構成される。ここで、電源線はVcc、出力線は1305にて示している。

【0037】

フォトダイオード1300は、そのアノードが接地線に接続され、そのカソードが転送トランジスタ1301のソースに接続されている。また、転送トランジスタのソースがフォトダイオードのカソードを兼ねることも可能である。

【0038】

転送トランジスタ1301のドレインが転送領域であるフローティングディフュージョン(以下FD)を構成し、そのゲートが転送信号線に接続されている。更に、リセットトランジスタ1302は、そのドレインが電源線Vccに接続され、そのソースがFDを構成し、そのゲートがリセット信号線に接続されている。

【0039】

増幅トランジスタ1303は、そのドレインが電源線Vccに接続され、そのソースが選択トランジスタ1304のドレインに接続され、そのゲートがFDに接続されている。選択トランジスタ1304は、そのドレインが増幅トランジスタ1303のソースに接続され、そのソースが出力線1305に接続され、そのゲートが垂直選択回路(不図示)によって駆動される垂直選択線に接続されている。

【0040】

ここで示した回路構成は、本発明の全ての実施例に適用可能であるが、例えば、転送トランジスタがない構成、複数画素でトランジスタを共有するような他の回路構成にも適用可能である。同様に、光電変換素子は、フォトダイオードを始め、フォトトランジスタ等も適用可能である。

【0041】

以下、図面を用いて本発明の実施例を詳細に説明する。

【0042】

(第1の実施例)

図1は、先に述べたC M O S型撮像装置の1画素分についての、半導体基板に対して垂直方向の断面模式図である。実際の撮像装置は、この画素が半導体基板に複数形成されている。

【0043】

本実施例の撮像装置は、以下のような構成となっている。光電変換素子であるフォトダイオード2を有する半導体基板1上に、第1の高屈折率領域3と第1の絶縁層4とが配されている。この第1の絶縁層上4上に設けられた第1のパターン5とそれを覆う第2の絶縁層6と、さらに上に設けられた第2のパターン7があり、第1の高屈折率領域3の上には、第2の高屈折率領域8が配されている。この高屈折率領域8上に設けられた平坦化層9と、カラーフィルター層10と、平坦化層11と、さらにオンチップマイクロレンズ12とが、この順番に備えられている。

【0044】

10

20

30

40

50

第1の高屈折率領域3は、光を透過する透明な材料で、その周りに存在する第1の絶縁層4に比べて高い屈折率を有しており、具体的には、窒化シリコンが好ましい。

【0045】

本実施例では、第1の高屈折率領域3のある第1の面よりも光電変換素子2側における第2の面の方が、第1の面よりも面積が大きい構成である。すなわち高屈折率領域は、テーパー形状に形成される。この形状によると、光の洩れを低減することが可能である。また、従来の製造方法によると、この形状に絶縁層をエッチングする工程および光屈折率材料を埋め込む工程が困難であるが、本実施例の製造方法によって容易に形成することが可能となる。もちろん、第1の高屈折率領域3と絶縁層4との界面が光電変換素子2の受光面に対して垂直を成してもよい。

10

【0046】

ここで、高屈折率領域の「面」とは、高屈折率領域の光電変換素子2の受光面に対して水平方向の面をいう。以下の実施例における、いずれの光屈折率領域においても同様である。

【0047】

第1の高屈折率領域3の第2の面の面積が、第1の面の面積よりも大きいテーパー形状を形成する方法としては、ドライエッチング時の諸条件の制御がある。例えば、プラズマエッチング装置で、 $\text{CF}_4$ 、 $\text{CHF}_3$ 、 $\text{CH}_2\text{F}_2$ 、 $\text{CO}$ 、 $\text{O}_2$ 、 $\text{Ar}$ などのガスを用いて異方性エッチングを行う。その際にガス流量、圧力、温度、パワー、電極間距離などの各種パラメータを制御することによりテーパー形状に加工することが可能となる。

20

【0048】

また、本発明に係る実施例では、第1の高屈折率領域3はその周りに存在する第1の絶縁層4よりも先に形成される。この具体的な製造方法とその効果については後述する。

【0049】

そして、この第1の絶縁層4は、光電変換素子2と第1の高屈折率領域3を覆う。その第1の絶縁層4は、第1の高屈折率領域3よりも低い屈折率を有する絶縁体が好ましい。具体的には、酸化シリコンまたは酸化シリコンにリン、ホウ素、フッ素等をドープしたもの等が挙げられる。なお、半導体基板1と第1の絶縁層4との間には、例えばゲート絶縁層およびゲート電極が介在されてもよい(不図示)。

30

【0050】

その後、第1の絶縁層4上に形成される第1のパターン5は、例えばアルミニウムや銅など導電性材料により構成される配線層である。

【0051】

第2の絶縁層6は、第1の高屈折率領域3よりも低い屈折率を有していればよい。具体的には、酸化シリコン等が挙げられる。

【0052】

第2のパターン7は、例えばアルミニウムや銅など導電性材料により構成されており、配線としての機能の他に、光電変換素子2に入射する入射光を遮光するための遮光膜をなしている場合もある。

【0053】

第2の高屈折率領域8は、第2のパターン7の間の光電変換素子2上に、第1の高屈折率領域3と接して設けられる。第2の高屈折率領域8は、光が透過する透明材料からなり、かつ第1の絶縁層4と第2の絶縁層6よりも高い屈折率を有する材料からなる。具体的には、窒化シリコン層が好適である。

40

【0054】

この第2の高屈折率領域8は、第2のパターン7を覆うパッシベーション層の役割を兼ねてもよい。また、本実施例において、第2の高屈折率領域8は、その第1の面の断面積が第2の面の断面積よりも大きい形状に形成されている。しかし、第2の高屈折率領域8と絶縁層6との界面が光電変換素子2の受光面と垂直をなす形状をしていてもよい。

【0055】

50

平坦化層9は、第2の高屈折率領域8の上部に必要に応じて設けられる。カラーフィルター層10は、平坦化層9よりも上部に、必要に応じて設けられ、例えばレッド、グリーン、ブルーの3色をベイヤ配列に形成する。さらに、平坦化層11は、カラーフィルター層10よりも上部に必要に応じて設けられる。

【0056】

最後に、オンチップマイクロレンズ12は、平坦化層11の上部に設けられ、上記の高屈折率領域に光を有効に取り込む役目を果たす。

【0057】

次に、本実施例の具体的な製造方法について説明する。

【0058】

図2に、第1の高屈折率領域3を形成する製造フローを示す。まず、光電変換素子2を形成した半導体基板1上に、高屈折率材料を層状に形成する。この高屈折率層は、LPCVDを用いた窒化シリコン(屈折率n=2.0)や、プラズマCVDを用いた窒化シリコン(n=2.0)がよい。ここで、第1の高屈折率領域3を形成する前に、ゲート絶縁層およびゲート電極を形成してもよい。

【0059】

その後、一般的な半導体加工技術を用いて、所望の領域に第1の高屈折率領域3を形成する。この高屈折率領域3の厚みは、先に述べたように500nm以上が望ましい。また、その厚みの上限は第1のパターン5の底辺と同等であることが好ましい。具体的には、略2000nmである。第1のパターン5の形成が容易となるからである。

【0060】

このように、先に高屈折率領域3を形成することによって、図8に示すような製造方法に比べて、光電変換素子へのダメージの低減が可能となる。また、高屈折率領域8を形成する際のエッティングによるフォトダイオードへのダメージも低減することが可能である。

【0061】

ここで、光電変換素子2の受光面に対向する面、すなわち第1の高屈折率領域3の最下部における面の面積は、光電変換素子2の表面積よりも小さいことが好ましい。これは、光電変換素子2以外への光の漏れこみを低減させるためであり、特に、製造中のずれを考慮した場合には有効である。

【0062】

更に、トランジスタのLDD構造を形成する場合には、前述のように、この第1の高屈折率領域3は、ゲート電極と膜厚方向に等しい厚さ、例えば厚さ200nm程度であることが好ましい。このような厚みにすることで、LDD構造のサイドウォールと第1の高屈折率領域3とを同時に形成することが可能となり、光電変換素子2へのダメージの低減に加え、工数の削減が可能となる。もちろん、それぞれのエッティングを別工程で行った場合においても、同一の高屈折率層を用いるため、工数の削減は可能である。また、図7におけるこの厚みにおいてもエッティング工程における光電変換素子へのダメージの低減は可能である。

【0063】

また、いずれの構造においても、それぞれの厚さにおける高屈折率領域と絶縁層との界面での反射を利用する光導波路をしての機能を、有効に活用することが可能となる。

【0064】

また、光電変換素子上に形成される層のうち、まず第1にエッティングストップ層を形成するような一般的なプロセスの場合には、光導波路と光電変換素子上にエッティングストップ層が残る。そのため、光導波路の機能が損なわれる可能性がある。また、エッティングストップ層の光導波路に対応する部分に更にエッティングを行うことも考えられているが(特許文献1参照)、このエッティング工程により光電変換素子がダメージを受けてしまう。

【0065】

しかし、本実施形態によれば、光電変換素子上に形成される層のうち、光導波路を構成するための高屈折率層を第1に形成している。そのため、光電変換素子へのエッティングダ

10

20

30

40

50

メージを低減しながら、光導波路を構成することが可能となる。

【0066】

そして、図2Cのように、第1の高屈折率領域3を覆って、第1の絶縁層4を成膜する。第1の絶縁層4は酸化シリコンにリン、ホウ素をドープしたBPSG膜が好適である。第1の絶縁層4を形成した後、必要に応じてCMP等の平坦化処理を行う。

【0067】

図2Cでは、第1の高屈折率領域3の上部を完全に第1の絶縁層4が覆う構成である。それは、絶縁層4が全面に形成されていることによって、CMPを行う場合に平坦性が向上するためである。もちろん、第1の絶縁層4を形成後、CMPなどの平坦化処理を行うことによって高屈折率領域3の上部が剥き出しとなる構成でも構わない。

10

【0068】

図3は、第1の高屈折率領域3を形成してから第2の高屈折率領域8を形成するまでの製造フローである。

【0069】

絶縁層4を形成した後、第1のパターン5を形成する。第1のパターン5の材料としては、例えばアルミニウムが好適である。また、ダマシンプロセスによって形成される銅パターンであってもよい。以下の実施例においても、同様である。

【0070】

本実施形態の工程順によれば、先に第1の高屈折率領域3を形成するので、光導波路を光電変換素子2の受光面の面積を十分に活かして形成することが可能である。高屈折率領域の設計自由度があがるため、高屈折率領域の断面積を光電変換素子の表面積に対して最大限の面積とすることが可能となる。これは画素が微小化し、高屈折率領域のアスペクト比が高くなった場合に、特に有効となる。

20

【0071】

また、この工程順によれば、図10のような光電変換素子上に形成される遮光膜等のパターニング時におけるエッチングのダメージからも光電変換素子を保護することが可能となる。

【0072】

その後、第2の絶縁層6、第2のパターン7を形成する。その材料は、それぞれ、例えば、絶縁層6はプラズマ酸化シリコン、パターン7はアルミニウムである。

30

【0073】

図4は、第2の高屈折率領域8を形成する製造フローである。

【0074】

第2のパターン7を形成した後に、フォトレジストを形成しパターニング技術を用いて第2の高屈折率領域8を形成するためのフォトレジストパターン13を形成する。そして、プラズマエッチングにより第2の絶縁層6と第1の絶縁層4のエッチングを行う。

【0075】

第2の絶縁層6がプラズマ酸化シリコン、第1の絶縁層4がBPSGの場合、例えばC<sub>4</sub>F<sub>8</sub>、C<sub>5</sub>F<sub>8</sub>に代表されるCF系のガスと、O<sub>2</sub>、Arを用いてプラズマエッチングを行う。この際、第1の高屈折率領域3と比べて高い選択比を保てるエッチング条件を選べば、第1の高屈折率領域3の削れ量を少なくすることができる。また、エッチング条件を選べば、図4Bに示すようなテーパー形状にエッチングを行うことも可能であるが、必ずしもテーパー形状である必要はない。

40

【0076】

その後、高屈折率材料を埋め込むことにより第2の高屈折率領域8を形成する。例えば、高密度プラズマCVDによる窒化シリコンや、スピンドルによる高屈折率材料を埋め込む。

【0077】

その高屈折率材料を埋め込んだ後、必要に応じて、レジストエッチバックやCMPを用いて上部を平坦に加工してもよい。

50

**【 0 0 7 8 】**

ここで、第1の高屈折率領域3と第2の高屈折率領域8は同一屈折率を有する材料からなることがより好ましい。それらの接合部分における、界面での反射を低減することが可能となるためである。しかし、同一でなくてもよい。このような場合にはその界面に、界面での反射を低減するための反射防止膜を配しても良い。

**【 0 0 7 9 】**

また、本実施例においては、エッチングによって井戸状の掘り込みを形成し第2の高屈折率領域8を形成しているが、第1の高屈折率領域3と同様に、先に第2の高屈折率領域8のパターニングをし、形成してもよい。

**【 0 0 8 0 】**

以上、本発明の製造方法によれば、光電変換素子の直上に光導波路を形成する際のプラズマエッチングによるダメージを低減することが可能となる。よって、センサのノイズ成分である暗電流の増加を抑制することが可能となる。

**【 0 0 8 1 】**

また、光導波路が複数の高屈折率領域はもちろん、1つの領域からなる構成においても、同様の効果が得られる。

**【 0 0 8 2 】****( 第2の実施例 )**

第2の実施例の撮像装置を図5に示す。上述した第1の実施例と同一部材には同符号を付して説明を省略する。また同一の製造方法に関する記載も省略する。

10

**【 0 0 8 3 】**

第2の実施例の撮像装置は、第2のパターン7を形成した後に、第3の絶縁層14を形成し、C M P等の平坦化処理を行う。そして、その後に井戸状の掘り込みを行い、第2の高屈折率領域8を形成したものである。第3の絶縁層14を平坦化処理することにより、第2の高屈折率領域8を形成するためのエッチング工程における露光処理を安定に行うことができる。

**【 0 0 8 4 】**

本実施例においては、光電変換素子2から最も近傍に存在する第1の高屈折率領域3をまず形成することにより、プラズマエッチングによるダメージに起因するノイズ成分の増加を抑制することが可能となる。それと同時に、絶縁層を平坦化したのちに井戸状の掘り込みを行うことによって、それを精度よく行うことが可能となり、集光効率が向上する。

30

**【 0 0 8 5 】****( 第3の実施例 )**

本実施例の撮像装置を図6に示す。第2の高屈折率領域8に加えて、第3の高屈折率領域16を形成する。更に、14は第3の絶縁層、15は第3の配線層を表す。

**【 0 0 8 6 】**

また、ここで、上述した第1の実施例と同一部材には同符号を付して説明を省略し、また同一の製造方法に関する記載も省略する。

**【 0 0 8 7 】**

多層の配線のために、高アスペクト比の光導波路を形成する場合において、層を増やすことにより、各層でのアスペクト比は小さくなり、高屈折率材料の埋め込みが容易となる。

40

**【 0 0 8 8 】**

本実施例においては、第1の実施例と同様に、光電変換素子2から最も近傍に存在する第1の高屈折率領域3を先に形成することにより、プラズマダメージによるノイズ成分の増加を抑制することが可能である。特に、複数の光導波路を形成するため、効果的である。同時に、高屈折率領域を3層にすることで、配線層の多層化による高アスペクト比の光導波路を形成する際にも、良好な埋め込み性を得ることができる。

**【 0 0 8 9 】****( 撮像モジュールへの応用 )**

50

図11は、本発明の第1乃至第3の実施例にて説明した撮像装置の製造方法によって製造された撮像装置を、携帯機器に用いられる撮像モジュールへ適用した場合の一例を示す構成図である。

【0090】

セラミック等の基板1107上に撮像装置1100を設置し、封止するカバー部材1104がある。この基板1107は撮像装置1100と電気的な接続がされている。撮像装置1100上には、光を取り込む光学部分1105と光学ローパスフィルタ1106が設置されている。更に、撮像レンズ1102およびそれを固定する鏡筒部材1101がカバー部材1104を覆い基板1107とよく封しされている。

【0091】

本応用において、基板1107上には、本発明の撮像装置のみならず、撮像信号処理回路、A/D変換器（アナログ/デジタル変換器）やモジュール制御部が搭載されていてもよい。また、それらが撮像装置と同一半導体基板（図1、1）上に、同一工程によって形成されていてもよい。

（デジタルカメラへの応用）

図12は、本発明の第1乃至第3の実施例にて説明した撮像装置の製造方法によって製造された撮像装置を、撮像システムの一例であるデジタルカメラへ適用した場合のプロック図である。

【0092】

撮像装置である固体撮像素子1204へ光を取り込むための構成として、シャッター1201、撮像レンズ1202、絞り1203がある。シャッター1201は固体撮像素子1204への露出を制御し、入射した光は、撮像レンズ1202によって固体撮像素子1204に結像される。このとき、絞り1203によって光量が制御される。

【0093】

取り込まれた光に応じて固体撮像素子1204から出力された信号は、撮像信号処理回路1205にて処理され、A/D変換器1206によってアナログ信号からデジタル信号へ変換される。出力されたデジタル信号は、更に信号処理部1207にて演算処理され撮像画像データが生成される。撮像画像データは、ユーザーの動作モードの設定に応じ、デジタルカメラに搭載されたメモリ1210への蓄積や、外部I/F部1213を通してコンピュータやプリンタなどの外部の機器への送信ができる。また、記録媒体制御I/F部1211を通して、デジタルカメラに着脱可能な記録媒体1212に撮像画像データを記録することも可能である。

【0094】

固体撮像素子1204、撮像信号処理回路1205、A/D変換器1206、信号処理部1207はタイミング発生部1208により制御されるほか、システム全体は全体制御部・演算部1209にて制御される。また、これらのシステムは、固体撮像素子1204と同一の半導体基板（図1、1）上に、同一工程によって形成することも可能である。

【0095】

以上、各実施例において、CMOS型の撮像装置を例に挙げたが、他の方式の撮像装置にも適応可能である。

【0096】

また、光導波路の形状もその形状に限られるものではなく、更に、各実施例においては、複数の高屈折率領域を形成したが、1つの領域であっても、本発明の製造方法によれば、その効果を得られる。

【図面の簡単な説明】

【0097】

【図1】本発明の第1の実施例の撮像装置の断面図である。

【図2】本発明の第1の実施例の製造フローである。

【図3】本発明の第1の実施例の製造フローである。

【図4】本発明の第1の実施例の製造フローである。

10

20

30

40

50

【図5】本発明の第2の実施例の撮像装置の断面図である。

【図6】本発明の第3の実施例の撮像装置の断面図である。

【図7】膜厚と暗電流の関係図である。

【図8】背景技術の撮像装置の断面図である。

【図9】背景技術の撮像装置の製造フローである。

【図10】背景技術の撮像装置の断面図である。

【図11】本発明の撮像装置を応用した一例の撮像モジュールの構成図である。

【図12】本発明の撮像装置を応用した一例のデジタルカメラの構成を示すブロック図である。

【図13】本発明の撮像装置の等価回路の一例である。

10


【符号の説明】

【0098】


- 1 半導体基板
- 2 フォトダイオード
- 3 第1の高屈折率領域
- 4 第1の絶縁層
- 5 第1のパターン
- 6 第2の絶縁層
- 7 第2のパターン
- 8 第2の高屈折率領域
- 9 平坦化層
- 10 カラーフィルター層
- 11 平坦化層
- 12 オンチップマイクロレンズ
- 13 フォトレジスト
- 14 第3の絶縁層
- 15 第3のパターン
- 16 第3の高屈折率領域

20


【図1】




【図2】




【図3】




【図4】




【 图 5 】




【 义 6 】




【 四 7 】




【 四 8 】




【図 9】




【図 10】




【図 11】



【図 12】



### 【図13】



---

フロントページの続き

(56)参考文献 特開2004-193500(JP,A)  
特開2003-060179(JP,A)  
特開2002-359363(JP,A)  
特開2004-221532(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 27/14 - 27/148