

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2021年4月8日(08.04.2021)



(10) 国際公開番号


WO 2021/065918 A1

- (51) 国際特許分類:


<i>H01L 33/00</i> (2010.01) <i>H01L 33/08</i> (2010.01) <i>H01L 33/32</i> (2010.01) <i>H01L 33/38</i> (2010.01) <i>H01L 33/50</i> (2010.01)	<i>H01L 33/62</i> (2010.01) <i>G09F 9/00</i> (2006.01) <i>G09F 9/30</i> (2006.01) <i>G09F 9/33</i> (2006.01)
---	---
- (71) 出願人: 日亜化学工業株式会社 (NICHIA CORPORATION) [JP/JP]; 〒7748601 徳島県阿南市上中町岡 4 9 1 番地 1 0 0 Tokushima (JP).
- (72) 発明者: 秋元 肇 (AKIMOTO, Hajime); 〒7748601 徳島県阿南市上中町岡 4 9 1 番地 1 0 0 日亜化学工業株式会社内 Tokushima (JP).
- (21) 国際出願番号: PCT/JP2020/036935
- (22) 国際出願日: 2020年9月29日(29.09.2020)
- (74) 代理人: 日向寺 雅彦, 外 (HYUGAJI, Masahiko et al.); 〒2318966 神奈川県横浜市中区桜木町一丁目 1 番地 8 日石横浜ビル Kanagawa (JP).
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
 特願 2019-181636 2019年10月1日(01.10.2019) JP
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ,

(54) Title: METHOD FOR MANUFACTURING IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE

(54) 発明の名称: 画像表示装置の製造方法および画像表示装置



(57) Abstract: A method for manufacturing an image display device according to an embodiment comprises: a step for preparing a first substrate including a circuit, which includes a circuit element formed on a translucent substrate, and a first insulating film that covers the circuit; a step for forming a conductive layer including a portion of single crystal metal on the first insulating layer; a step for forming a semiconductor layer including a light-emitting layer on the portion; a step for etching the semiconductor layer to form a light-emitting element; a step for forming a second insulating film that



WO 2021/065918 A1

EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 一 国際調査報告 (条約第21条(3))

covers the conductive layer, the light-emitting element, and the first insulating film; a step for forming a via that passes through the first insulating film and the second insulating film; and a step for electrically connecting the light-emitting element and the circuit element through the via on a light-emitting surface that faces a first insulating film-side surface of the light-emitting element.

(57) 要約: 実施形態に係る画像表示装置の製造方法は、透光性基板上に形成された回路素子を含む回路と、前記回路を覆う第1絶縁膜と、を含む第1基板を準備する工程と、前記第1絶縁膜上に単結晶金属の部分を含む導電層を形成する工程と、前記部分上に発光層を含む半導体層を形成する工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記導電層、前記発光素子および前記第1絶縁膜を覆う第2絶縁膜を形成する工程と、前記第1絶縁膜および前記第2絶縁膜を貫通するビアを形成する工程と、前記発光素子の前記第1絶縁膜の側の面に対向する発光面で、前記発光素子と前記回路素子とを前記ビアを介して電氣的に接続する工程と、を備える。

明 細 書

発明の名称：画像表示装置の製造方法および画像表示装置

技術分野

[0001] 本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。

背景技術

[0002] 高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。

[0003] 自発光素子として、微細発光素子であるマイクロLEDを用いた表示装置の登場が期待されている。マイクロLEDを用いた表示装置の製造方法として、個々に形成されたマイクロLEDを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや4K、8K等と高画質になるにつれて、マイクロLEDの素子数が多くなると、多数のマイクロLEDを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロLEDと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。

[0004] Si基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献1）。

先行技術文献

特許文献

[0005] 特許文献1：特開2002-141492号公報

非特許文献

[0006] 非特許文献1：H. Kim, J. Ohta, K. Ueno, A. Kobayashi, M. Morita, Y. Tokumoto & H. Fujioka, "Fabrication of full-color GaN-based light-emitting diodes on nearly lattice-matched flexible metal foil", SCIENTIFIC

REPORTS, 7:2112, 18 May 2017

非特許文献2 : J. W. Shon, J. Ohta, K. Ueno, A. Kobayashi & H. Fujioka, "Fabrication of full-color InGaN-based light-emitting diodes on amorphous substrates by pulsed sputtering", SCIENTIFIC REPORTS, 4:5325, 23 June 2014

発明の概要

発明が解決しようとする課題

[0007] 本発明の一実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法を提供する。

課題を解決するための手段

[0008] 本発明の一実施形態に係る画像表示装置の製造方法は、透光性基板上に形成された回路素子を含む回路と、前記回路を覆う第1絶縁膜と、を含む第1基板を準備する工程と、前記第1絶縁膜上に単結晶金属の部分を含む導電層を形成する工程と、前記部分上に発光層を含む半導体層を形成する工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記導電層、前記発光素子および前記第1絶縁膜を覆う第2絶縁膜を形成する工程と、前記第1絶縁膜および前記第2絶縁膜を貫通するビアを形成する工程と、前記発光素子の前記第1絶縁膜の側の面に対向する発光面で、前記発光素子と前記回路素子とを前記ビアを介して電氣的に接続する工程と、を備える。

[0009] 本発明の一実施形態に係る画像表示装置は、第1面を有する透光性基板と、前記第1面上に設けられた回路素子と、前記回路素子上に設けられ、前記回路素子に電氣的に接続された第1配線層と、前記第1面上で前記回路素子および前記第1配線層を覆う第1絶縁膜と、前記第1絶縁膜上に設けられ、単結晶金属の部分を含む導電層と、前記部分上に設けられるとともに前記部分に電氣的に接続された第1発光素子と、前記第1発光素子の少なくとも一部、前記第1絶縁膜および前記導電層を覆う第2絶縁膜と、前記第2絶縁膜上に設けられ、前記第1発光素子の前記第1絶縁膜の側の面と対向する発光面に電氣的に接続された第2配線層と、前記第1絶縁膜および前記第2絶縁

膜を貫通し、前記第1配線層および前記第2配線層を電氣的に接続するビアと、を備える。

[0010] 本発明の一実施形態に係る画像表示装置は、第1面を有し、可撓性を有する基板と、前記第1面上に設けられた回路素子と、前記回路素子上に設けられ、前記回路素子に電氣的に接続された第1配線層と、前記第1面上で前記回路素子および前記第1配線層を覆う第1絶縁膜と、前記第1絶縁膜上に設けられ、単結晶金属の部分を含む導電層と、前記部分上に設けられるとともに前記部分に電氣的に接続された第1発光素子と、前記第1発光素子の少なくとも一部、前記第1絶縁膜および前記導電層を覆う第2絶縁膜と、前記第2絶縁膜上に設けられ、前記第1発光素子の前記第1絶縁膜の側の面と対向する発光面に電氣的に接続された第2配線層と、前記第1絶縁膜および前記第2絶縁膜を貫通し、前記第1配線層および前記第2配線層を電氣的に接続するビアと、を備える。

[0011] 本発明の一実施形態に係る画像表示装置は、第1面を有する透光性基板と、前記第1面上に設けられた複数のトランジスタと、前記複数のトランジスタ上に設けられ、前記複数のトランジスタに電氣的に接続された第1配線層と、前記第1面上で前記複数のトランジスタおよび前記第1配線層を覆う第1絶縁膜と、前記第1絶縁膜上に設けられ、単結晶金属の部分を含む導電層と、前記部分上に設けられ、前記部分に電氣的に接続された第1導電形の第1半導体層と、前記第1半導体層上に設けられた発光層と、前記発光層上に設けられ、前記第1導電形とは異なる第2導電形の第2半導体層と、前記導電層、前記第1絶縁膜、前記発光層および前記第1半導体層を覆うとともに前記第2半導体層の少なくとも一部を覆う第2絶縁膜と、前記複数のトランジスタに応じて前記第2絶縁膜からそれぞれ露出された、前記第2半導体層の複数の発光面上に配設された透光性電極に接続された第2配線層と、前記第1絶縁膜および前記第2絶縁膜を貫通し、前記第1配線層の配線および前記第2配線層の配線を電氣的にそれぞれ接続する複数のビアと、を備える。

発明の効果

[0012] 本発明の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法が実現される。

図面の簡単な説明

[0013] [図1]第1の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

[図2A]第1の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。

[図2B]第1の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。

[図3]第1の実施形態の画像表示装置を例示する模式的なブロック図である。

[図4]第1の実施形態の画像表示装置の一部を例示する模式的な平面図である。

[図5A]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図5B]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図6A]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図6B]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図7A]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図7B]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図8A]第1の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

[図8B]第1の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

[図9A]第1の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

[図9B]第1の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

[図10]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図11A]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図11B]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図11C]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図11D]第1の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図12]第2の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

[図13]第2の実施形態の画像表示装置を例示する模式的なブロック図である。

[図14A]第2の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図14B]第2の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図14C]第2の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図15A]第2の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図15B]第2の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図16]第3の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

[図17A]第3の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図17B]第3の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図18]第4の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

[図19A]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図19B]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図19C]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図20A]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図20B]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図21A]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図21B]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図22A]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図22B]第4の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

[図23]第4の実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。

[図24A]第4の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。

[図24B]第4の実施形態の変形例の画像表示装置の製造方法を例示する模式的な断面図である。

[図25]画素LED素子の特性を例示するグラフである。

[図26]第5の実施形態に係る画像表示装置を例示するブロック図である。

[図27]第5の実施形態の変形例に係る画像表示装置を例示するブロック図である。

[図28]第1～第4の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。

発明を実施するための形態

[0014] 以下、図面を参照しつつ、本発明の実施形態について説明する。

なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同じとは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

[0015] (第1の実施形態)

図1は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

図1には、本実施形態の画像表示装置のサブピクセル20-1の構成が模式的に示されている。画像表示装置に表示される画像を構成するピクセルは、後述する図3に示される複数のサブピクセル20によって構成されている。図1では、サブピクセル20-1のほかサブピクセル20-2の一部も示されている。

[0016] 以下では、XYZの3次元座標系を用いて説明することがある。サブピクセル20-1, 20-2は、2次元平面上に配列されている。サブピクセル

20-1, 20-2が配列された2次元平面をXY平面とする。サブピクセル20-1, 20-2は、X軸方向およびY軸方向に沿って配列されている。図1は、後述の図4のAA'線における矢視断面を表しており、XY平面に垂直な複数の平面における断面を1つにつなげた断面図としている。他の図においても、図1のように、XY平面に垂直な複数の平面における断面図では、X軸およびY軸は図示されず、XY平面に垂直なZ軸が示されている。つまり、これらの図では、Z軸に垂直な平面がXY平面とされている。

[0017] サブピクセル20-1, 20-2は、XY平面にほぼ平行な発光面153S1, 153S2をそれぞれ有している。発光面153S1, 153S2は、主として、XY平面に直交するZ軸の正方向に向かって光を放射する。

[0018] 図1に示すように、本実施形態の画像表示装置のサブピクセル20-1は、基板102と、トランジスタ（回路素子）103と、第1の配線層（第1配線層）110と、第1の層間絶縁膜（第1絶縁膜）112と、発光素子（第1発光素子）150-1と、第2の層間絶縁膜（第2絶縁膜）156と、導電層130と、複数のビア161d, 161kと、第2の配線層（第2配線層）160と、を含む。

[0019] 本実施形態では、画像表示装置は、サブピクセル20-2を備えている。たとえば、サブピクセル20-2は、サブピクセル20-1に隣接して配置されている。サブピクセル20-2は、基板102と、第1の配線層110と、第1の層間絶縁膜112と、第2の層間絶縁膜156と、導電層130と、第2の配線層160と、を含んでおり、これらをサブピクセル20-1と共用している。発光素子（第2発光素子）150-2は、発光素子150-1とともに導電層130上に設けられている。図1では、サブピクセル20-2のためのトランジスタは表示されていないが、発光素子150-2を駆動するトランジスタが別に設けられている。

[0020] 本実施形態では、トランジスタ103を含む回路素子が形成される基板102は、透光性基板であり、たとえばガラス基板である。基板102は、第1面102aを有しており、第1面102a上に、トランジスタ103とし

て薄膜トランジスタ (Thin Film Transistor、TFT) が形成される。第1面102aは、XY平面にほぼ平行な面である。発光素子150-1、150-2は、ガラス基板上に形成されたTFTによって駆動される。TFTを含む回路素子を大型のガラス基板上に形成するプロセスは、液晶パネルや有機ELパネル等の製造のために確立しており、既存のプラントを利用することができる利点がある。

[0021] サブピクセル20は、カラーフィルタ180をさらに備える。カラーフィルタ (波長変換部材) 180は、表面樹脂層170上に、透明薄膜接着層188を介して設けられている。表面樹脂層170は、層間絶縁膜156および配線層160上に設けられている。

[0022] トランジスタ103は、基板102の第1面102a上に形成されたTFT下層膜106上に形成されている。TFT下層膜106は、トランジスタ103形成時に平坦性を確保するとともに、加熱処理時にトランジスタ103のTFTチャンネル104を汚染等から保護する目的で設けられている。TFT下層膜106は、たとえばSiO₂等である。

[0023] 基板102には、発光素子150-1の駆動用のトランジスタ103のほか、図1に示されていないが、発光素子150-2の駆動用のトランジスタや他のトランジスタ、キャパシタ等の回路素子が形成され、配線等によって回路101を構成している。たとえば、トランジスタ103は、後述する図3に示された駆動トランジスタ26に対応している。

[0024] 以下では、回路101は、TFTチャンネル104、絶縁層105、絶縁膜108、ビア111s、111dおよび配線層110を含むものとする。基板102、TFT下層膜106、回路101および層間絶縁膜112等のその他の構成要素を含めて回路基板100と呼ぶことがある。

[0025] トランジスタ103は、この例では、pチャンネルのTFTである。トランジスタ103は、TFTチャンネル104と、ゲート107と、を含む。TFTは、好ましくは、低温ポリシリコン (Low Temperature Poly Silicon、LTPS) プロセスによって形成されている。TFTチャンネル104は、基板

102上に形成された多結晶Siの領域であり、アモルファスSiとして形成された領域をレーザ照射でアニーリングすることによって多結晶化され、活性化されている。LTSPプロセスによって形成されたTFTは、十分高い移動度を有する。

[0026] TFTチャネル104は、領域104s, 104i, 104dを含む。領域104s, 104i, 104dは、いずれもTFT下層膜106上に設けられている。領域104iは、領域104s, 104d間に設けられている。領域104s, 104dは、ホウ素(B)等のp形不純物がドーピングされており、ビア111s, 111dとオーミック接続されている。

[0027] ゲート107は、絶縁層105を介して、TFTチャネル104上に設けられている。絶縁層105は、TFTチャネル104とゲート107とを絶縁するとともに、隣接する他の回路素子との絶縁をとるために設けられている。領域104sよりも低い電位がゲート107に印加されると、領域104iにチャンネルが形成されることによって、領域104s, 104d間に流れる電流を制御することができる。

[0028] 絶縁層105は、たとえばSiO₂である。絶縁層105は、覆っている領域に応じてSiO₂やSi₃N₄等を含む多層の絶縁層であってもよい。

[0029] ゲート107は、たとえば多結晶Siである。ゲート107の多結晶Si膜は、一般的にCVDプロセスで作成することができる。

[0030] この例では、ゲート107および絶縁層105は、絶縁膜108で覆われている。絶縁膜108は、たとえばSiO₂やSi₃N₄等である。絶縁膜108は、配線層110の形成のための平坦化膜として機能する。絶縁膜108は、たとえばSiO₂やSi₃N₄等を含む多層の絶縁膜である。

[0031] ビア111s, 111dは、絶縁膜108を貫通して設けられている。絶縁膜108上には、第1の配線層(第1配線層)110が形成されている。第1の配線層110は、電位の異なり得る複数の配線を含んでおり、配線110s, 110dを含んでいる。図1以降の断面図の配線層においては、符号を付すべき配線層に含まれる1つの配線の横の位置にその配線層の符号を

表示するものとする。

- [0032] ビア111sは、配線110sと領域104sとの間に設けられ、これらを電氣的に接続している。ビア111dは、配線110dと領域104dとの間に設けられ、これらを電氣的に接続している。
- [0033] 配線110sは、この例では、トランジスタ103のソース領域である領域104sを、後述する図3に示された電源線3に電氣的に接続している。配線110dは、後述するように、ビア161dおよび配線160a-1を介して、発光素子150-1の発光面153S1側のp形半導体層153-1に電氣的に接続されている。
- [0034] 配線層110およびビア111s, 111dは、たとえばAlやAlの合金、AlとTi等との積層膜等によって形成されている。たとえば、AlとTiの積層膜では、Tiの薄膜上にAlが積層され、さらにAl上にTiが積層されている。
- [0035] 絶縁膜108および配線層110上には、層間絶縁膜112が設けられている。層間絶縁膜（第1絶縁膜）112は、たとえばPSG（Phosphorus Silicon Glass）やBPSG（Boron Phosphorus Silicon Glass）等の有機絶縁膜である。層間絶縁膜112は、回路基板100上に形成される回路101の回路素子間を絶縁するとともに、導電層130を形成するための平坦面を提供する。層間絶縁膜112は、回路基板100の表面を保護する保護膜としても機能する。
- [0036] 導電層130は、層間絶縁膜112上に設けられている。導電層130は、光反射プレート130aを含んでいる。光反射プレート130aは、この例では、2つのサブピクセルあたり1つ設けられている。異なる光反射プレート130a同士は、導電層130内で互いに接続されていてもよいし、接続されていなくてもよい。この例では、異なる光反射プレート130aは、光反射プレート130aごとに設けられたビア161kおよび配線160kを介して、たとえば後述する図3の接地線4に接続されている。
- [0037] 導電層130の少なくとも一部は、単結晶金属で形成されている。好まし

くは、導電層130全体が、単結晶金属層である。光反射プレート130aの少なくとも一部は、単結晶金属で形成されている。少なくとも、光反射プレート130aの発光素子150-1, 150-2が設けられている箇所は、単結晶金属で形成され、たとえば、単結晶金属層をなしている。以下、他の実施形態も含め、導電層130および光反射プレート(部分)130aの全体が単結晶金属層で形成されているものとする。

[0038] 導電層130および光反射プレート130aを形成する金属材料は、たとえば、CuやHf等である。導電層130に用いられる金属材料は、LTPSプロセスに整合的な低温のアニーリング処理によって単結晶化が可能な金属材料であればCu、Hfに限らない。光反射プレート130aは、金属材料等で形成されているので、発光素子150-1, 150-2に低抵抗で電氣的に接続することができる。発光素子150-1, 150-2は、同一の光反射プレート130a上に設けられるので、発光素子150-1, 150-2同士は、低抵抗で電氣的に接続されることが可能である。

[0039] 光反射プレート130aの外周は、XY平面視で、発光素子150-1, 150-2を光反射プレート130aに投影したときの発光素子150-1, 150-2の外周のすべてを含んでいる。光反射プレート130aの材料を適切に選択することによって、発光素子150-1, 150-2の下方への光の散乱を発光面153S1, 153S2側に反射させて発光効率を向上させることができる。

[0040] 光反射プレート130aは、発光素子150-1の下方への光の散乱を発光面153S1側に反射するので、光がトランジスタ103に到達しないようにすることができる。光反射プレート130aは、発光素子150-2の下方への光の散乱も発光面153S2側に反射するので、発光素子150-2を駆動するトランジスタに光が到達しないようにすることができる。光反射プレート130aが、発光素子150-1, 150-2の下方への散乱光を遮光することによって、トランジスタ103を含む回路素子への光の到達が抑制され、回路素子の誤動作を防止することもできる。

- [0041] 発光素子150-1は、n形半導体層（第1半導体層）151-1と、発光層152-1と、p形半導体層（第2半導体層）153-1と、を含む。n形半導体層151-1、発光層152-1およびp形半導体層153-1は、層間絶縁膜112の側から発光面153S1の側に向かってこの順に積層されている。
- [0042] 発光素子150-2は、n形半導体層（第3半導体層）151-2と、発光層152-2と、p形半導体層（第4半導体層）153-2と、を含む。n形半導体層151-2、発光層152-2およびp形半導体層153-2は、層間絶縁膜112の側から発光面153S2の側に向かってこの順に積層されている。
- [0043] 発光素子のXY平面視における面積は、赤、緑、青のサブピクセルの発光色に応じて設定される。発光素子150-1、150-2のXY平面視における面積は、視感度やカラーフィルタ180の色変換部182の変換効率等によって適切に設定される。この例では、2つの発光素子150-1、150-2のXY平面視における面積は、異なっている。発光素子150-1、150-2は、XY平面にほぼ平行な面を有する光反射プレート130a上に載置されているので、XY平面視における面積とは、XY平面に投影された発光素子150-1、150-2の外周が囲む領域の面積である。以下では、XY平面視における面積を単に面積という。この例では、発光素子150-1の面積は、発光素子150-2の面積よりも小さい。
- [0044] 発光素子150-1、150-2は、XY平面視で、たとえばほぼ正方形または長方形を有しているが、角部は丸くなってもよい。発光素子150はXY平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。
- [0045] 発光素子150-1、150-2には、たとえば、 $In_xAl_yGa_{1-x-y}N$ ($0 \leq x$ 、 $0 \leq y$ 、 $x+y < 1$)等の発光層を含む窒化ガリウム系化合物半導体が好適に用いられる。以下では、上述の窒化ガリウム系化合物半導体

を単に窒化ガリウム (GaN) と呼ぶことがある。本発明の一実施形態における発光素子 150-1, 150-2 は、いわゆる発光ダイオードであり、発光素子 150-1, 150-2 が発光する光の波長は、たとえば $467\text{ nm} \pm 20\text{ nm}$ 程度である。発光素子 150-1, 150-2 が発光する光の波長は、 $410\text{ nm} \pm 20\text{ nm}$ 程度の青紫発光としてもよい。発光素子 150-1, 150-2 が発光する光の波長は、上述の値に限らず、適切なものとすることができる。

[0046] 第2の層間絶縁膜 156 は、第1の層間絶縁膜 112、導電層 130 および発光素子 150-1, 150-2 を覆っている。層間絶縁膜 156 は、有機絶縁材料等によって形成されている。層間絶縁膜 156 は、発光素子 150-1, 150-2 や導電層 130 等を覆うことによって、これらを塵埃や湿度等の周囲環境等から保護する。層間絶縁膜 156 は、発光素子 150 や導電層 130 等を覆うことによって、これらを他の導電物から絶縁する機能を有する。層間絶縁膜 156 の表面は、層間絶縁膜 156 上に配線層 160 が形成できる程度の平坦性があればよい。

[0047] 層間絶縁膜 156 に用いられる有機絶縁材料は、好ましくは白色樹脂である。白色樹脂である層間絶縁膜 156 は、発光素子 150-1, 150-2 の横方向の出射光やカラーフィルタ 180 の界面等に起因する戻り光を反射して、実質的に発光素子 150-1, 150-2 の発光効率を向上させることができる。

[0048] 白色樹脂は、SOG (Spin On Glass) 等のシリコン系樹脂やノボラック型フェノール系樹脂等の透明樹脂に、ミー (Mie) 散乱効果を有する散乱性微粒子を分散させることによって形成される。微粒子は、無色または白色であり、発光素子 150-1, 150-2 が発光する光の波長の $1/10$ 程度から数倍程度の直径を有する。光の波長の $1/2$ 程度の直径を有する微粒子が、散乱性微粒子として好適に用いられる。たとえば、このような散乱性微粒子としては、 TiO_2 、 Al_2SO_3 、 ZnO が挙げられる。あるいは、白色樹脂は、透明樹脂内に分散された多数の微細な空孔などを活用することによ

っても、形成されることができる。層間絶縁膜156では、SOG等に代えて、たとえば、ALD (Atomic-layer-deposition) やCVDで形成されたSiO₂膜等を用いて白色化するようにしてもよい。

- [0049] 第2の層間絶縁膜156は、黒色樹脂であってもよい。層間絶縁膜156を黒色樹脂とすることによって、サブピクセル20-1, 20-1内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。
- [0050] ビア161kは、第2の層間絶縁膜156を貫通して設けられている。ビア161kの一端は、光反射プレート130aに接続されている。
- [0051] ビア161dは、第1の層間絶縁膜112および第2の層間絶縁膜156を貫通して設けられている。ビア161dの一端は、配線110dに接続されている。
- [0052] 配線層160は、層間絶縁膜156上に設けられている。配線層160は、配線160a-1, 160kを含んでいる。配線160a-1は、ビア161dの他端に接続されている。
- [0053] 透光性電極159a1は、配線160a-1上にわたって設けられている。透光性電極159a1は、発光素子150-1の発光面153S1上にわたって設けられている。透光性電極159a1は、配線160a-1と発光面153S1との間に設けられ、配線160a-1およびp形半導体層153-1を電氣的に接続している。したがって、発光素子150-1のアノード電極であるp形半導体層153-1は、透光性電極159a1、配線160a-1、ビア161dおよび配線110dを介して、トランジスタ103のドレイン電極であるチャンネルの領域104dに電氣的に接続されている。
- [0054] 透光性電極159a2は、発光素子150-2の発光面153S2上にわたって設けられている。発光素子150-1の場合と同様に、発光面153S2は、透光性電極159a2、配線層160に含まれる配線、層間絶縁膜112, 156を貫通するビアを介して、発光素子150-2を駆動するトランジスタに電氣的に接続される。

- [0055] 配線160kは、ビア161kの他端に接続されている。透光性電極159kは、配線160k上にわたって設けられている。配線160kおよび透光性電極159kは、後述する図3に示される接地線4に接続されている。したがって、n形半導体層151-1, 151-2は、光反射プレート130a、ビア161k、配線160kおよび透光性電極159kを介して、接地線4に接続されている。
- [0056] トランジスタ103のソース電極であるTFTチャネル104の領域104sは、配線110sを介して、図3に示される電源線3に電氣的に接続されている。
- [0057] 表面樹脂層170は、第2の層間絶縁膜156、第2の配線層160および透光性電極159a1, 159a2, 159kを覆っている。表面樹脂層170は、透明樹脂であり、層間絶縁膜156配線層160および透光性電極159a1, 159a2, 159kを保護するとともに、カラーフィルタ180を接着するための平坦面を提供する。
- [0058] カラーフィルタ180は、遮光部181と色変換部182とを含む。色変換部182は、発光素子150-1, 150-2の発光面153S, 153S2の直上に、発光面153S1, 153S2の形状に応じて設けられている。カラーフィルタ180では、色変換部182以外の部分は、遮光部181とされている。遮光部181は、いわゆるブラックマトリクスであり、隣接する色変換部182から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。
- [0059] 色変換部182は、1層または2層とされる。図1には、2層の部分が示されている。1層であるか2層であるかは、サブピクセル20-1, 20-2が発光する光の色、すなわち波長によって決定される。サブピクセル20-1, 20-2の発光色が赤または緑の場合には、色変換部182は、好ましくは、後述する色変換層183およびフィルタ層184との2層とされる。サブピクセル20-1, 20-2の発光色が青の場合には、好ましくは1層とされる。

- [0060] 色変換部 182 が 2 層の場合には、発光素子 150 により近い 1 層目が色変換層 183 であり、2 層目がフィルタ層 184 である。つまり、フィルタ層 184 は、色変換層 183 上に積層されている。
- [0061] 色変換層 183 は、発光素子 150-1, 150-2 が発光する光の波長を所望の波長に変換する層である。たとえば、サブピクセルが赤色を発光する場合には、色変換層 183 は、発光素子 150-1 の波長である $467\text{ nm} \pm 20\text{ nm}$ の光を、たとえば $630\text{ nm} \pm 20\text{ nm}$ 程度の波長の光に変換する。サブピクセルが緑色を発光する場合には、色変換層 183 は、発光素子の波長である $467\text{ nm} \pm 20\text{ nm}$ の光を、たとえば $532\text{ nm} \pm 20\text{ nm}$ 程度の波長の光に変換する。
- [0062] フィルタ層 184 は、色変換層 183 で色変換されずに残存した青色発光の波長成分を遮断する。
- [0063] サブピクセルが発光する光の色が青色の場合には、そのサブピクセルの発光素子は、色変換層 183 を介して光を出力してもよいし、色変換層 183 を介さずにそのまま出力するようにしてもよい。発光素子が発光する光の波長が $467\text{ nm} \pm 20\text{ nm}$ 程度の場合には、そのサブピクセルの発光素子は、色変換層 183 を介さずに光を出力してもよい。発光素子が発光する光の波長を $410\text{ nm} \pm 20\text{ nm}$ とする場合には、出力する光の波長を $467\text{ nm} \pm 20\text{ nm}$ 程度に変換するために、1 層の色変換層 183 を設けることが好ましい。
- [0064] 青色のサブピクセルの場合であっても、サブピクセルは、フィルタ層 184 を有していてもよい。青色のサブピクセルにフィルタ層 184 を設けることによって、そのサブピクセルの発光素子の表面で生じる微小な外光反射が抑制される。
- [0065] (変形例)
サブピクセルの構成の変形例について説明する。
図 2 A および図 2 B は、本実施形態の画像表示装置の変形例の一部をそれぞれ例示する模式的な断面図である。

図2Aでは、図1に示された、光反射プレート130a上に設けられた2つの発光素子150-1, 150-2のうち一方の発光素子150-1について示している。2つの発光素子150-1, 150-2に関する構成は同じであり、本変形例に関して以下では、発光素子150-1を含む構成に関する事項について説明する。図2Bにおいても、発光素子150a-1および後述する図9Aに示す発光素子150a-2の構成は同じであり、発光素子150a-1の構成に関する事項について説明する。

[0066] 図2A以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層170およびカラーフィルタ180の表示が省略されている。以降の図においては、特に記載のない限り、第2の層間絶縁膜156, 256および第2の配線層160上には、表面樹脂層170およびカラーフィルタ180等が設けられる。後述の他の実施形態およびその変形例の場合についても同様である。

[0067] 図2Aのサブピクセル20a-1では、発光素子150-1と配線160a1-1との接続方法が上述の第1の実施形態の場合と相違する。同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。

図2Aに示すように、サブピクセル20a-1は、配線160a1-1を含む。この変形例では、配線160a1-1は、上述の第1の実施形態の場合の配線160a-1と異なっている。

[0068] 配線160a1-1は、発光素子150-1の発光面153S1まで延伸しており、配線160a1-1の一端で発光面153S1を含むp形半導体層153-1の面と電氣的に接続されている。発光面153S1と発光面153S1を含む面は、同一平面上の面である。

[0069] 発光面153S1は、上述の実施形態の場合と同様に、好ましくは粗面加工されている。発光素子150-1は、発光面153S1が粗面とされている場合には、光の取出効率を向上させることができる。

[0070] 図2Bのサブピクセル20b-1では、発光素子150a-1は、粗面化されないp形半導体層153a-1を含む点で第1の実施形態の場合と相違

する。サブピクセル20b-1では、発光素子150a-1と配線160a2-1との接続方法が、第1の実施形態の場合と相違する。

図2Bに示すように、サブピクセル20b-1では、第2の層間絶縁膜（第2絶縁膜）256が透光性を有する樹脂であり、好ましくは透明樹脂である。透明の樹脂材料としては、SOG等のシリコン系樹脂やノボラック型フェノール系樹脂等が用いられる。発光素子150a-1は、透明な層間絶縁膜256を介して、発光面153S1から発光する。発光面153S1は、コンタクトホールを介して第2の配線層160の配線160a2-1に接続されている。

[0071] 本変形例のサブピクセル20b-1では、発光素子150a-1は、層間絶縁膜256を介して、発光面153S1から発光するので、層間絶縁膜256に開口を形成する工程および発光面153S1を粗面化する工程を省略することができる。

[0072] 本実施形態では、上述に示したサブピクセル20-1, 20a-1, 20b-1の構成のいずれかを含むことができる。

[0073] 図3は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。

図3に示すように、本実施形態の画像表示装置1は、表示領域2を備える。表示領域2には、サブピクセル20が配列されている。サブピクセル20は、たとえば格子状に配列されている。たとえば、サブピクセル20は、X軸に沿ってn個配列され、Y軸に沿ってm個配列される。

[0074] ピクセル10は、異なる色の光を発光する複数のサブピクセル20を含む。サブピクセル20Rは、赤色の光を発光する。サブピクセル20Gは、緑色の光を発光する。サブピクセル20Bは、青色の光を発光する。3種類のサブピクセル20R, 20G, 20Bが所望の輝度で発光することによって、1つのピクセル10の発光色および輝度が決定される。

[0075] 1つのピクセル10は、3つのサブピクセル20R, 20G, 20Bを含み、サブピクセル20R, 20G, 20Bは、たとえば図3に示す例のよう

に、X軸上を直線状に配列されている。各ピクセル10は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。

[0076] 画像表示装置1は、電源線3および接地線4をさらに有する。電源線3および接地線4は、サブピクセル20の配列に沿って、格子状に布線されている。電源線3および接地線4は、各サブピクセル20に電氣的に接続され、電源端子3aとGND端子4aとの間に接続された直流電源から各サブピクセル20に電力を供給する。電源端子3aおよびGND端子4aは、電源線3および接地線4の端部にそれぞれ設けられ、表示領域2の外部に設けられた直流電源回路に接続される。電源端子3aは、GND端子4aを基準にして正の電圧が供給される。

[0077] 画像表示装置1は、走査線6および信号線8をさらに有する。走査線6は、X軸に平行な方向に布線されている。つまり、走査線6は、サブピクセル20の行方向の配列に沿って布線されている。信号線8は、Y軸に平行な方向に布線されている。つまり、信号線8は、サブピクセル20の列方向の配列に沿って布線されている。

[0078] 画像表示装置1は、行選択回路5および信号電圧出力回路7をさらに有する。行選択回路5および信号電圧出力回路7は、表示領域2の外縁に沿って設けられている。行選択回路5は、表示領域2の外縁のY軸方向に沿って設けられている。行選択回路5は、各列のサブピクセル20に走査線6を介して電氣的に接続され、各サブピクセル20に選択信号を供給する。

[0079] 信号電圧出力回路7は、表示領域2の外縁のX軸方向に沿って設けられている。信号電圧出力回路7は、各行のサブピクセル20に信号線8を介して電氣的に接続され、各サブピクセル20に信号電圧を供給する。

[0080] サブピクセル20は、発光素子22と、選択トランジスタ24と、駆動トランジスタ26と、キャパシタ28と、を含む。図3において、選択トランジスタ24はT1と表示され、駆動トランジスタ26はT2と表示され、キャパシタ28はCmと表示されることがある。

- [0081] 発光素子 22 は、駆動トランジスタ 26 と直列に接続されている。本実施形態では、駆動トランジスタ 26 は p チャンネルの T F T であり、駆動トランジスタ 26 の主電極であるドレイン電極に発光素子 22 の p 形半導体層に接続されたアノード電極が接続されている。発光素子 22 および駆動トランジスタ 26 の直列回路は、電源線 3 と接地線 4 との間に接続されている。駆動トランジスタ 26 は、たとえば図 1 におけるトランジスタ 103 に対応し、発光素子 22 は、たとえば図 1 における発光素子 150 に対応する。発光素子 22 に流れる電流は、駆動トランジスタ 26 のゲートソース間に印加される電圧によって決定され、発光素子 22 は、流れる電流に応じた輝度で発光する。
- [0082] 選択トランジスタ 24 は、駆動トランジスタ 26 のゲート電極と信号線 8 との間に主電極を介して接続されている。選択トランジスタ 24 のゲート電極は、走査線 6 に接続されている。駆動トランジスタ 26 のゲート電極と電源線 3 との間には、キャパシタ 28 が接続されている。
- [0083] 行選択回路 5 は、m 行のサブピクセル 20 の配列から、1 行を選択して走査線 6 に選択信号を供給する。信号電圧出力回路 7 は、選択された行の各サブピクセル 20 に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル 20 の駆動トランジスタ 26 のゲートソース間には、信号電圧が印加される。信号電圧は、キャパシタ 28 によって保持される。駆動トランジスタ 26 は、信号電圧に応じた電流を発光素子 22 に流す。発光素子 22 は、発光素子 22 に流れる電流に応じた輝度で発光する。
- [0084] 行選択回路 5 は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路 5 は、サブピクセル 20 が配列された行を走査する。順次走査されたサブピクセル 20 の発光素子 22 には、信号電圧に応じた電流が流れて発光する。R G B 各色のサブピクセル 20 が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル 10 が発光して表示領域 2 に画像が表示される。
- [0085] 図 4 は、本実施形態の画像表示装置の一部を例示する模式的な平面図であ

る。

本実施形態では、図1において説明したように、発光素子150-1（図3では発光素子22）と駆動用のトランジスタ103（図3では駆動トランジスタ26）が、Z軸方向に積層されている。発光素子150-1のアノード電極は、ビア161dによって、トランジスタ103のドレイン電極に電氣的に接続されている。また、発光素子150-1のカソード電極は光反射プレート130aに接続されており、光反射プレート130aは、ビア161kによって、図3に示した接地線4に電氣的に接続されている。発光素子150-2についても同様に、アノード電極およびカソード電極は、ビアを介して所定の回路に電氣的に接続されている。図4は、これらの立体的な構成を2つの平面図に分解して模式的に示している。

[0086] 図4の上部には、第1層の平面図が模式的に表示され、下部には、第11層の平面図が模式的に表示されている。図4では、第1層を”1”と表記し、第2層を”11”と表記している。第1層は、発光素子150-1、150-2が形成された層である。すなわち、第1層は、図1において、第1の層間絶縁膜112よりもZ軸の正側の要素を示しており、要素は、光反射プレート130aから第2の配線層160までの層である。図4では、第2の層間絶縁膜156は示されていない。

[0087] 第11層は、図1において、TFT下層膜106よりもZ軸の正側の要素を示しており、要素は、トランジスタ103から第1の層間絶縁膜112までの層である。図4では、基板102、絶縁層105、絶縁膜108および第1の層間絶縁膜112は示されていない。

[0088] 図1の断面図は、図4の第1層および第11層それぞれに一点鎖線の折れ線で示されたAA'線の矢視断面である。

[0089] 本実施形態では、第1層の配線160kおよび第11層の配線110sは、ほぼ同じX座標上でY軸方向にほぼ平行に延伸する場合について例示している。図4のAA'線では、A側の端部は、配線160k、110sの位置までとされている。配線160k、110sは、同一X座標上でY軸方向に

沿って延伸されて互いに平行に配置されている。そのため、A A' 線における断面図とするとときに実際には、配線 160 k の A 側の端部の断面は、配線 110 s の上方に存在する。しかし、A 側の端部の配線 160 k の断面を示すと表示が煩雑となるため、図 1 等の断面図では、A 側の端部については、配線 110 s の断面を示すこととし、配線 160 k および透光性電極 159 k を含む B 領域については、表示を省略することとする。また、A' 側については、配線 160 k および透光性電極 159 k の断面を示すこととし、配線 110 s を含む C 領域については、表示を省略することとする。以下で説明する他の実施形態においても同様とする。B 領域は、切断線 A A' 線のうち、第 I 層の配線 160 k および透光性電極 159 k が存在するが、断面図上で表記しない領域である。C 領域は、切断線 A A' 線のうち、第 II 層の配線 110 s が存在するが、断面図上で表記しない領域である。

[0090] 図 4 に示すように、発光素子 150-1, 150-2 は、光反射プレート 130 a 上に設けられている。光反射プレート 130 a は、図 1 に示されたビア 161 k に接続されている。図 1 に示されたビア 161 k は、コンタクトホール 162 k 1 で、配線 160 k に接続されている。

[0091] 発光素子 150-1 では、層間絶縁膜の開口 158-1 が設けられている。発光素子 150-1 には、隣接してビア 161 d が設けられている。ビア 161 d は、図 4 では、二点鎖線で模式的に示されている。第 I 層において、ビア 161 d は、コンタクトホール 162 d 1 によって配線 160 a-1 に接続されている。透光性電極 159 a 1 は、開口 158-1 から露出された発光素子 150-1 および配線 160 a-1 上にわたって設けられており、発光素子 150-1 とビア 161 d とを電氣的に接続している。第 II 層において、ビア 161 d は、コンタクトホール 162 d 2 によって配線 110 d に接続されている。

[0092] 配線 110 d は、絶縁膜 108 に開口されたコンタクトホール 111 c 1 を介して、図 1 に示したビア 111 d に接続され、トランジスタ 103 の T F T チャネル 104 に設けられたドレイン電極に接続される。

[0093] このようにして、2つの層間絶縁膜112、156を貫通するビア161dによって、第1層に形成された発光素子150-1と、第1層と異なる第11層に形成された配線110dとを電氣的に接続し、発光素子150-1とトランジスタ103とを電氣的に接続することができる。同様に、発光素子150-2と発光素子150-2を駆動するトランジスタとの層間の接続も、2つの層間絶縁膜を貫通して設けられたビアを介して行われる。

[0094] 図4を用いて、光反射プレート130aおよび発光素子150-1、150-2の配置について説明する。

光反射プレート130aは、XY平面視で、X軸方向の長さL1およびY軸方向の長さW1を有する方形である。一方、発光素子150-1は、XY平面視で、X軸方向の長さL21およびY軸方向の長さW2を有する方形の底面を有する。発光素子150-2は、XY平面視で、X軸方向の長さL22およびY軸方向の長さW2を有する方形の底面を有する。

[0095] 各部の長さは、 $L1 > L21$ 、 $L1 > L22$ 、 $W1 > W2$ となるように設定されている。つまり、光反射プレート130aの面積は、発光素子150-1、150-2の面積の和よりも大きく設定されている。光反射プレート130aは、発光素子150-1、150-2の直下に設けられており、光反射プレート130aの外周は、発光素子150-1、150-2の外周をすべて含んでいる。光反射プレート130aの外周は、発光素子150-1、150-2の外周をすべて含んでいけばよい。光反射プレート130aの形状は、回路基板100上のレイアウト等に応じて、方形である場合に限らず適切な任意の形状とすることができる。

[0096] 発光素子150は、上方に向かって発光する。その一方で、発光素子150から下方に向かう放射光が存在し、層間絶縁膜112と表面樹脂層170との界面での反射光には散乱光等が存在する。導電層130は光反射性を有する光反射プレート130aを含んでいるので、発光素子150-1、150-2の下方への散乱光は、光反射プレート130aによって上方に反射される。そのため、発光素子150-1、150-2から放射される光は、発

光面153S1, 153S2側へ配光される割合が大きくなる。したがって、発光素子150の実質的な発光効率は向上する。また、このように光反射プレート130aが設定されることによって、発光素子150-1, 150-2の下方への光の到達を抑制されるので、回路素子を発光素子150-1, 150-2の直下近傍に配置する場合でも、回路素子への光の影響を軽減することができる。

[0097] 導電層130は、光反射プレート130aによって接地線4に接続する場合に限らず、回路構成や回路レイアウトによっては電源線3の電位他の電位に接続してもよい。

[0098] 本実施形態の画像表示装置1の製造方法について説明する。

図5A～図7Bは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

図5Aに示すように、本実施形態の画像表示装置1の製造方法では、回路基板1100が準備される。回路基板(第1基板)1100は、図1等で説明した回路101を含む。回路基板1100では、配線層110を覆うように第1の層間絶縁膜(第1絶縁膜)112が設けられている。

[0099] 図5Bに示すように、層間絶縁膜112上に、導電層1130が形成される。導電層1130は、たとえば、層間絶縁膜112上の全面にスパッタ等によって導電層1130を形成する金属材料の層を成膜した後、発光素子が形成される箇所を残すようにパターニングされる。あるいは、層間絶縁膜112上に、発光素子が形成される箇所を開口したパターンを有するマスクが設けられ、その後、パターニングされた導電層が形成されるようにしてもよい。導電層1130は、たとえばCuやHf等の金属材料が用いられる。導電層1130の形成には、低温で成膜するために、スパッタリング等が好適に用いられる。

[0100] パターニングされた導電層1130は、アニーリング処理によって単結晶化される。好ましくは、パターニングされた導電層1130にわたって単結晶化されるようにアニーリング処理が施される。導電層1130の単結晶化

には、たとえばレーザー照射によるアニーリング処理が好適に用いられる。パルスレーザーアニールでは、導電層よりも下層への温度の影響を400℃程度～500℃程度の低温に抑制した状態で導電層1130を単結晶化できるので、LTFSプロセスによって形成された回路基板1100の処理に適している。

[0101] 図6Aに示すように、単結晶化された導電層1130a上にわたって半導体層1150が形成される。半導体層1150は、導電層1130aの側からZ軸の正方向に向かってn形半導体層1151、発光層1152およびp形半導体層1153の順に形成される。半導体層1150の成長初期には結晶格子の不整合に起因する結晶欠陥が生じ易く、GaNを主成分とする結晶は、一般にn形半導体特性を示す。そのため、n形半導体層1151から導電層1130a上に成長させることによって、歩留りを向上させることが可能になる。

[0102] 半導体層1150の形成には、蒸着、イオンビームデポジション、分子線エピタキシ(Molecular Beam Epitaxy、MBE)やスパッタ等の物理気相成長化法が用いられ、好ましくは低温スパッタ法が用いられる。なお、低温スパッタ法では、成膜時に、光やプラズマでアシストすると、より低温とすることができるので好ましい。MOCVDによるエピタキシャル成長では、1000℃を超える場合がある。これに対して、低温スパッタ法では、400℃程度～700℃程度の低温で、発光層を含むGaNの結晶を単結晶金属層上にエピタキシャル成長可能であることが知られている(非特許文献1、2等参照)。このような低温スパッタ法は、LTFSプロセスで形成されたTFT等を有する回路基板上に半導体層1150を形成するのに整合的である。適切な成膜技術を用いて、全面にわたって単結晶化された導電層1130a上にGaNの半導体層1150を成長させることによって、導電層1130a上には、発光層1152を含む単結晶化された半導体層1150が形成される。導電層1130aはパターンニングされており、導電層1130aの存在しない箇所や、導電層のうち単結晶化されなかった箇所がある場合には

、図6Aの破線で示すように、Ga₂O₃を含む単結晶化されていない堆積物1160が形成される。

[0103] 本実施形態では、単結晶金属の導電層1130aをシードとして、Ga₂O₃の結晶形成を促進させる。単結晶化された導電層1130a上に半導体層1150を形成する場合に、導電層1130a上に導電性のバッファ層を設けて、このバッファ層上に、上述した低温スパッタ法等によって、半導体層を成長させるようにしてもよい。バッファ層には、Ga₂O₃の結晶形成を促進する材料であれば、種類は問わない。後述する他の実施形態の場合のグラフェンシートを用いてもよい。

[0104] 図6Bに示すように、導電層は、エッチング等によって、所望の形状およびパターンを有する導電層130に成形される。導電層130は、光反射プレート（部分）130aを含んでいる。半導体層1150は、エッチング等によって、所望の形状に成形され、発光素子150-1、150-2が形成される。この例では、発光素子150-1のXY平面視での面積は、発光素子150-2のXY平面視での面積よりも小さくなるように成形される。その後、第1の層間絶縁膜112、導電層130および発光素子150-1、150-2を覆う第2の層間絶縁膜（第2絶縁膜）156が形成される。

[0105] 図7Aに示すように、ビアホール162kは、第2の層間絶縁膜156を貫通して形成される。ビアホール162dは、層間絶縁膜112、156を貫通して形成される。ビアホール162kおよびビアホール162dが形成されると同時に、層間絶縁膜156に開口158-1、158-2が形成され、発光面153S1、153S2が露出される。開口158-1、158-2の形成は、ビアホール162kおよびビアホール162dが形成される前でもよいし、ビアホール162kおよびビアホール162dが形成された後でもよい。露出された発光面153S1、153S2は、粗面化される。

[0106] 図7Bに示すように、図7Aに示したビアホール162d、162k内に導電材料が充填される。その後、あるいはビアホールの充填等と同時に第2の配線層160が形成される。発光面153S1上および配線160a-1

上にわたって透光性電極 159 a 1 が形成され、p 形半導体層 153-1 および配線 160 a-1 が電氣的に接続される。同時に、発光面 153 S 2 上にわたって透光性電極 159 a 2 が形成され、透光性電極 159 a 2 は、トランジスタ 103 とは異なる他の駆動用のトランジスタのための電極と電氣的に接続される。配線 160 k 上にも、透光性電極 159 k が同時に形成される。

[0107] なお、前述のように、層間絶縁膜 156 は、発光素子 150-1, 150-2 等の絶縁のためにこれらを覆っていればよい。層間絶縁膜 156 の平坦性は、層間絶縁膜 156 上に第 2 の配線層 160 を形成できる程度でよく、層間絶縁膜 156 形成時に平坦化しなくてもかまわない。層間絶縁膜 156 を平坦化しない場合には、平坦化のための工程を削減できるほか、発光素子 150-1, 150-2 が形成された場所以外では、層間絶縁膜 156 の厚さを薄くすることができるとの利点がある。層間絶縁膜 156 の厚さが薄い箇所では、ビアホール 162 k, 162 d の深さを浅くすることができる。ビアホールを浅く形成することによって、ビアホールの深さにわたって十分な開口径を確保することができるので、ビアによる電氣的接続を確保することが容易になる。そのため、電氣的特性の不良による歩留りの低下を抑制することができる。

[0108] 図 8 A および図 8 B は、本実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

[0109] 図 8 A および図 8 B は、図 2 A に示したサブピクセルを形成するための製造工程を示している。本変形例では、開口 158-1, 158-2 を形成するまでは、上述の他の実施形態の場合と同一の工程を有している。したがって、以下では、図 7 A 以降に、図 8 A および図 8 B の工程が実行されるものとして説明する。

[0110] 図 8 A に示すように、p 形半導体層 153-1, 153-2 の発光面 153 S 1, 153 S 2 を露出するように開口 158-1, 158-2 を形成した後、発光面 153 S 1, 153 S 2 はそれぞれ粗面化される。前述した図

7 Bに示された実施形態と同様に、層間絶縁膜156を貫通するビアホール162kに導電材料が充填され、ビア161kが形成される。同様に、層間絶縁膜112, 156を貫通するビアホール162dに導電材料が充填され、ビア161dが形成される。

[0111] 図8Bに示すように、層間絶縁膜156上に各配線160a1-1, 160a1-2, 160kを含む配線層160が形成される。配線160a1-1は、露出された発光面153S1を含む面に接続される。配線160a1-2は、露出された発光面153S2を含む面に接続される。

[0112] このようにして、変形例のサブピクセル20a-1, 20a-2が形成される。

[0113] 図9Aおよび図9Bは、本実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。

図9Aおよび図9Bは、図2Bに示したサブピクセルを形成するための製造工程を示している。本変形例では、発光素子を形成するまでは、上述の他の実施形態の場合と同一工程を有している。したがって、以下では、図6A以降に、図9Aおよび図9Bの工程が実行されるものとして説明する。他の実施形態の場合には、層間絶縁膜156が白色樹脂等不透過性の絶縁材料で形成されているのに対して、本変形例では、層間絶縁膜256が透光性を有する絶縁材料で形成されているのは、上述したとおりである。

[0114] 図9Aに示すように、図6Aに示した導電層1130aは、エッチング等によって、所望の形状およびパターンを有する導電層130に成形される。導電層130は、光反射プレート130aを含んでいる。図6Aに示した半導体層1150は、エッチング等によって、所望の形状に成形され、発光素子150a-1, 150a-2が形成される。その後、第1の層間絶縁膜112、導電層130および発光素子150a-1, 150a-2を覆う第2の層間絶縁膜256が形成される。層間絶縁膜256は、透光性を有する絶縁性の樹脂であり、好ましくは透明樹脂である。

[0115] 第2の層間絶縁膜256にコンタクトホール162a-1, 162a-2

が形成される。層間絶縁膜 256 を貫通するビアホール 162 k が形成される。層間絶縁膜 112, 156 を貫通するビアホール 162 d が形成される。コンタクトホールやビアホールの形成には、たとえば RIE 等が用いられる。

[0116] 図 9 B に示すように、コンタクトホール 162 a-1, 162 a-2 およびビアホール 162 d, 162 k 内に導電材料が充填される。その後、第 2 の配線層 160 が形成され、配線 160 a2-1, 160 a2-2, 160 k が形成される。配線 160 a2-1 は、一端で p 形半導体層 153 a-1 に接続され、他端でビア 161 d を介して、配線 110 d に接続される。配線 160 a2-2 は、一端で p 形半導体層 153 a-2 に接続され、他端でビアを介して、別の駆動用のトランジスタのための配線に接続される。第 2 の配線層 160 は、ビアホール 162 d, 162 k 内に導電材料が充填されると同時に形成されてもよい。

[0117] このようにして、変形例のサブピクセル 20 b-1, 20 b-2 が形成される。

[0118] サブピクセル 20-1, 20-2 以外の回路の一部は、回路基板 1100 中に形成されている。たとえば図 3 に示した行選択回路 5 は、駆動トランジスタや選択トランジスタ等とともに、回路基板 1100 中に形成される。つまり、行選択回路 5 は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路 7 は、微細加工による高集積化が可能な製造プロセスによって製造される半導体デバイスに組み込まれることが望ましい。信号電圧出力回路 7 は、CPU や他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板 1100 の配線と相互に接続される。

[0119] たとえば、回路基板 1100 は、回路 101 を含むガラス基板からなる透光性を有する基板 102 を含んでおり、基板 102 は、ほぼ方形である。回路基板 1100 には、1 つまたは複数の画像表示装置のための回路 101 が

形成されている。より大きな画面サイズ等の場合には、1つの画像表示装置を構成するための回路101が複数の回路基板1100に分割されて形成されており、分割された回路を組み合わせ、1つの画像表示装置を構成するようにしてもよい。

[0120] 回路基板1100は、1枚の基板102を含んでおり、複数の回路101が1枚の基板102に、たとえば格子状に配置されている。回路101は、1つの画像表示装置1に必要なすべてのサブピクセル20等を含んでいる。隣接して配置されている回路101の間には、スクライブライン幅の程度の間隔が設けられている。回路101の端部および端部付近には、回路素子等は配置されていない。

[0121] 図10は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

図10では、煩雑さを避けるために、回路基板1100内の構造や、図1等に示した層間絶縁膜112、ビア161d、161k、配線層160等については、表示が省略されている。また、図10には、カラーフィルタ180等の色変換部材の一部が表示されている。図10では、導電層130、発光素子150、層間絶縁膜156、表面樹脂層170および表示が省略されているビア等を含む構造物を発光回路部172と呼ぶ。また、回路基板1100上に発光回路部172を設けた構造物を構造体1192と呼ぶ。

[0122] 図10に示すように、カラーフィルタ（波長変換部材）180は、一方の面で構造体1192に接着される。カラーフィルタ180の他方の面は、ガラス基板186に接着されている。カラーフィルタ180の一方の面には、透明薄膜接着層188が設けられており、透明薄膜接着層188を介して、構造体1192の発光回路部172の側の面に接着される。

[0123] カラーフィルタ180は、この例では、赤色、緑色、青色の順にX軸の正方向に色変換部が配列されている。赤色については1層目に赤色の色変換層183Rが設けられている。緑色については1層目に緑色の色変換層183Gが設けられている。青色については1層目に青色の色変換層183Bが設

けられている。いずれも2層目にはフィルタ層184がそれぞれ設けられているが、色変換部の色ごとにフィルタ層184の周波数特性を変更することができるというまでもない。青色については、単層の色変換層183Bが設けられていてもよい。各色変換部の間には、遮光部181が設けられている。

[0124] 各色の色変換層183R, 183G, 183Bの位置を発光素子150の位置に合わせて、カラーフィルタ180は、構造体1192に貼り付けられる。

[0125] 図11A～図11Dは、本実施形態の画像表示装置の製造方法の変形例を示す模式的な断面図である。

図11A～図11Dには、カラーフィルタをインクジェットで形成する方法が示されている。

[0126] 図11Aに示すように、回路基板1100に発光回路部172が貼り付けられた構造体1192が準備される。

[0127] 図11Bに示すように、構造体1192上に遮光部181が形成される。遮光部181は、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。

[0128] 図11Cに示すように、発光色に応じた蛍光体は、インクジェットノズルから噴出され、色変換層183を形成する。蛍光体は、遮光部181が形成されていない領域を着色する。蛍光体は、たとえば一般的な蛍光体材料やペロブスカイト蛍光体材料、量子ドット蛍光体材料を用いた蛍光塗料が用いられる。ペロブスカイト蛍光体材料や量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部181の厚さよりも薄く設定されている。

[0129] すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合には、蛍光体は噴出されない。また、青色発光のサブピクセル

ルについて、青色の色変換層を形成する際に、色変換部は1層でよい場合には、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部181の厚さと同じ程度とされる。

[0130] 図11Dに示すように、フィルタ層184のための塗料は、インクジェットノズルから噴出される。塗料は、蛍光体の塗膜に重ねて塗布される。蛍光体および塗料の塗膜の合計の厚さは、遮光部181の厚さと同じ程度とされる。

[0131] 本実施形態の画像表示装置1の効果について説明する。

本実施形態の画像表示装置1の製造方法では、発光素子150-1, 150-2を駆動するトランジスタ103等の回路素子をあらかじめ回路基板1100に形成しておき、回路基板1100の層間絶縁膜112上に導電層1130を形成する。導電層1130は、全面をアニーリング処理することによって単結晶化される。半導体層1150は、単結晶化された導電層1130a上に形成されることができ、形成された半導体層1150を所望の形状に成形することによって、導電層130に接続された発光素子150-1, 150-2を形成することができる。そのため、回路基板1100に個片化された発光素子を個々に転写するのに比べて、発光素子150-1, 150-2を転写する工程を短縮することができる。

[0132] たとえば、4K画質の画像表示装置では、サブピクセルの数は2400万個を超え、8K画質の画像表示装置の場合には、サブピクセルの数は9900万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのは、膨大な時間を要することとなり、マイクロLEDによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。

[0133] これに対して、本実施形態の画像表示装置1の製造方法では、回路基板1100上に形成された導電層1130上に半導体層1150全体を成膜した後、発光素子150-1, 150-2を形成するので、発光素子の転写工程

を削減することができる。

- [0134] 均一な結晶構造を有する半導体層 1150 は、単結晶金属の導電層 1130 a 上に成長するので、導電層 1130 a を適切にパターニングすることによって、セルフアライメント的に発光素子を配置することができる。そのため、回路基板 1100 上で発光素子のアライメントをとる必要がなく、発光素子 150-1, 150-2 の小型化も容易であり、高精細化されたディスプレイに好適である。
- [0135] 回路基板上で、エッチング等により発光素子を直接形成した後に、発光素子と、回路基板 1100 内の回路素子とを、ビア形成により電氣的に接続するので、均一な接続構造を実現することができ、歩留りの低下を抑制することができる。
- [0136] 本実施形態では、たとえばガラス基板上に形成された T F T を回路基板 1100 とすることができるので、既存のフラットパネルの製造プロセスやプラントを利用することができる。
- [0137] 本実施形態の画像表示装置 1 では、光反射プレート 130 a を含む導電層 130 を備えており、光反射プレート 130 a 上に発光素子が形成される。発光素子 150, 150 a の発光面 153 S 1, 153 S 2 は、光反射プレート 130 a が設けられた層間絶縁膜 112 に対向する側に設けられている。そのため、発光素子 150-1, 150-2 から下方に向かって散乱された光は、光反射プレート 130 a によって反射されて発光面 153 S 1, 153 S 2 の側に配光される。したがって、発光素子 150-1, 150-2 の発光効率は、実質的に向上される。
- [0138] 光反射プレート 130 a は、発光素子 150-1, 150-2 の下方への散乱光を遮光することができるので、発光素子 150-1, 150-2 の近傍下にある回路素子への光の照射を抑制し、回路素子の誤動作等を防止することができる。
- [0139] 光反射プレート 130 a は、導電性を有しており、n 形半導体層 151-1, 151-2 にオーミック接続される。そのため、発光素子 150-1,

150-2との電氣的接続に利用することができ、発光面153S1, 153S2の側の配線を減らすことが可能になる。

[0140] (第2の実施形態)

図12は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

図12は、図4のAA'線に相当する位置における矢視断面を示している。

本実施形態では、サブピクセル220-1, 220-2は、グラフェン層140を含んでおり、グラフェン層140は、グラフェンシート140-1, 140-2を含む点で、他の実施形態の場合と相違する。また、本実施形態では、発光素子250-1, 250-2の構成および発光素子を駆動するトランジスタ203の構成が、上述の他の実施形態の場合と相違する。上述した他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。

[0141] 図12に示すように、本実施形態の画像表示装置のサブピクセル220-1, 220-2は、グラフェン層140を含む。グラフェン層140は、グラフェンシート140-1, 140-2を含んでおり、グラフェンシート140-1, 140-2は、光反射プレート130a上に設けられている。発光素子250-1は、グラフェンシート140-1上に設けられている。発光素子250-2は、グラフェンシート140-2上に設けられている。この例では、グラフェンシート140-1, 140-2は、発光素子250-1, 250-2ごとに分離して設けられているが、グラフェンシートは導電性を有しているので、1つのグラフェンシート上に複数の発光素子を設けるようにしてもよい。

[0142] 2つの発光素子250-1, 250-2は、グラフェンシート140-1, 140-2および光反射プレート130aを介して、電氣的に接続されている。

[0143] 本実施形態では、発光素子250-1は、第1の層間絶縁膜112の側か

ら発光面251S1の側に向かって、p形半導体層253-1、発光層252-1およびn形半導体層251-1の順に積層されている。発光素子250-2は、第1の層間絶縁膜112の側から発光面251S2の側に向かって、p形半導体層253-2、発光層252-2およびn形半導体層251-2の順に積層されている。本実施形態では、n形半導体層251-1、251-2が発光面251S1、251S2とされている。

[0144] 発光面251S1、251S2は、n形半導体層251-1、251-2の面のうち発光層252-1、252-2に接する面に対向する面である。発光面251S1、251S2は、いずれも粗面化されている。

[0145] 発光素子250-1、250-2は、上述の他の実施形態の場合と同じ材料でよい。発光素子350は、たとえば467nm±20nm程度の青色光あるいは410nm±20nmの波長の青紫色光を発光する。

[0146] 第2の層間絶縁膜（第2絶縁膜）156は、第1の層間絶縁膜112、導電層130、グラフェンシート140-1、140-2および発光素子250-1、250-2を覆っている。第2の層間絶縁膜156は、開口258-1、258-2を有している。開口258-1、258-2は、発光素子250-1、250-2上にそれぞれ形成されており、層間絶縁膜156は、発光面251S1、251S2上に設けられていない。

[0147] トランジスタ203は、この例では、nチャネルのTFETである。トランジスタ203は、TFETチャネル204と、ゲート107と、を含む。TFETチャネル204は、基板102の第1面102a上に形成された多結晶Siの領域であり、アモルファスSiとして形成された領域をレーザ照射でアニリングすることによって多結晶化され、活性化されている。TFETチャネル204は、領域204s、204i、204dを含む。領域204s、204i、204dは、いずれもTFET下層膜106上に設けられている。領域204iは、領域204s、204d間に設けられている。領域204s、204dは、P等のn形不純物がドーピングされており、ビア111s、111dとオーミック接続されている。

- [0148] ゲート107は、絶縁層105を介して、TFTチャネル204上に設けられている。領域204sよりも高い電位がゲート107に印加されると、領域204iにチャネルが形成されることによって、領域204s、204d間に流れる電流が制御される。
- [0149] トランジスタ203の上部の構造および配線層110の構造は、上述した他の実施形態の場合と同じである。
- [0150] ビア161aは、層間絶縁膜156を貫通して設けられている。ビア161aの一端は、光反射プレート130aに接続されている。ビア161aの他端は、配線260aに接続されている。配線260a上にわたって、透光性電極259aが設けられている。配線260aおよび透光性電極259aは、たとえば、後述する図13の電源線3に接続される。したがって、発光素子250-1、250-2のp形半導体層253-1、253-2は、グラフェンシート140-1、140-2、光反射プレート130a、ビア161a、配線260aおよび透光性電極259aを介して、電源線3に電氣的に接続される。
- [0151] ビア161dは、層間絶縁膜112、156を貫通して設けられている。ビア161dの一端は、配線110dに接続されている。配線110dは、ビア111dを介して、トランジスタ203のドレイン電極である領域204dに接続されている。ビア161dの他端は、配線260k1に接続されている。配線260k1上にわたって透光性電極259k1が設けられている。透光性電極259k1は、発光面251S1上にわたって設けられている。透光性電極259k1は、配線260k1と発光面251S1との間に設けられ、配線260k1および発光面251S1を電氣的に接続する。
- [0152] したがって、発光素子250-1のn形半導体層251-1は、透光性電極259k1、配線260k1、ビア161dおよび配線110dを介して、トランジスタ203に電氣的に接続されている。
- [0153] トランジスタ203のソース電極である領域204sは、ビア111sを介して配線110sに接続されている。配線110sは、たとえば、後述す

る図13の接地線4に接続されている。

[0154] 発光素子250-2のn形半導体層251-2も、発光素子250-1の場合と同様に、透光性電極259k2を介して、発光素子250-2の駆動用のトランジスタに電氣的に接続される。

[0155] 図13は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。

図13に示すように、本実施形態の画像表示装置201は、表示領域2、行選択回路205および信号電圧出力回路207を備える。表示領域2には、上述の他の実施形態の場合と同様に、たとえばサブピクセル220がXY平面上に格子状に配列されている。

[0156] ピクセル10は、上述の他の実施形態の場合と同様に、異なる色の光を発光する複数のサブピクセル220を含む。サブピクセル220Rは、赤色の光を発光する。サブピクセル220Gは、緑色の光を発光する。サブピクセル220Bは、青色の光を発光する。3種類のサブピクセル220R、220G、220Bが所望の輝度で発光することによって、1つのピクセル10の発光色および輝度が決定される。

[0157] 1つのピクセル10は、3つのサブピクセル220R、220G、220Bからなり、サブピクセル220R、220G、220Bは、たとえばこの例のように、X軸上を直線状に配列されている。各ピクセル10は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。

[0158] サブピクセル220は、発光素子222と、選択トランジスタ224と、駆動トランジスタ226と、キャパシタ228と、を含む。図13において、選択トランジスタ224はT1と表示され、駆動トランジスタ226はT2と表示され、キャパシタ228はCmと表示されることがある。

[0159] 本実施形態では、発光素子222が電源線3側に設けられており、発光素子222に直列に接続された駆動トランジスタ226は、接地線4側に設けられている。つまり、駆動トランジスタ226は、発光素子222よりも低

電位側に接続されている。駆動トランジスタ 226 は、n チャンネルのトランジスタである。

[0160] 駆動トランジスタ 226 のゲート電極と信号線 208 との間には、選択トランジスタ 224 が接続されている。キャパシタ 228 は、駆動トランジスタ 226 のゲート電極と接地線 4 との間に接続されている。

[0161] 行選択回路 205 および信号電圧出力回路 207 は、n チャンネルのトランジスタである駆動トランジスタ 226 を駆動するために、上述の他の実施形態と異なる極性の信号電圧を、信号線 208 に供給する。

[0162] 本実施形態では、駆動トランジスタ 226 の極性が n チャンネルであることから、信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路 205 は、m 行のサブピクセル 220 の配列から、順次 1 行を選択するように走査線 206 に選択信号を供給する。信号電圧出力回路 207 は、選択された行の各サブピクセル 220 に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル 220 の駆動トランジスタ 226 は、信号電圧に応じた電流を発光素子 222 に流す。発光素子 222 は、流れた電流に応じた輝度で発光する。

[0163] 本実施形態の画像表示装置の製造方法について説明する。

図 14A～図 15B は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

本実施形態では、回路基板 1100 に導電層 1130 を形成し、アニーリング処理を行うまでは、上述した他の実施形態の場合と同じである。以下では、図 5B で示した処理を行った以降の工程から説明する。

図 14A に示すように、グラフェン層 1140 は、パターニングされアニーリング処理により単結晶化された導電層 1130a 上にわたって形成される。グラフェン層 1140 は、たとえばパルススパッタ等の低温プロセス手段によって形成される。

[0164] 図 14B に示すように、半導体層 1150 は、グラフェン層 1140 上にわたって形成される。本実施形態では、半導体層 1150 は、導電層 113

0 a の側から Z 軸の正方向に向かって p 形半導体層 1 1 5 3、発光層 1 1 5 2 および n 形半導体層 1 1 5 1 の順に形成される。

[0165] 半導体層 1 1 5 0 の形成には、他の実施形態の場合と同様に、蒸着、イオンビームデポジション、MBE やスパッタ等の物理気相成長化法が用いられ、好ましくは、低温スパッタ法が用いられる。グラフェン層 1 1 4 0 上に GaN の半導体層 1 1 5 0 を成長させることによって、グラフェン層 1 1 4 0 上にわたって、発光層 1 1 5 2 を含む単結晶化された半導体層 1 1 5 0 が形成される（非特許文献 1、2 等参照）。

[0166] パルススパッタ法を用いた場合、グラフェンの層上で GaN の結晶成長が促進されることが知られている。本実施形態では、単結晶金属層からなる導電層 1 1 3 0 a 上にわたって成長させたグラフェン層 1 1 4 0 を介して、半導体層 1 1 5 0 を成膜するので、より安定して高品質な GaN 結晶を有する半導体層 1 1 5 0 を形成することができる。

[0167] また、本実施形態では、導電層 1 3 0 および光反射プレート 1 3 0 a は、単結晶金属層からなるので、低抵抗で半導体層 1 1 5 0 と電氣的に接続することができる。

[0168] 図 1 4 C に示すように、半導体層 1 1 5 0 は、RIE 等によって、必要な形状に成形され、発光素子 2 5 0 - 1、2 5 0 - 2 が形成される。このとき、図 1 4 B に示したグラフェン層 1 1 4 0 は、オーバーエッチされて、発光素子 2 5 0 - 1、2 5 0 - 2 の外周形状に応じた外周形状を有するグラフェンシート 1 4 0 - 1、1 4 0 - 2 に成形される。導電層 1 3 0 も成形され、所望の光反射プレート 1 3 0 a が形成される。その後、第 1 の層間絶縁膜 1 1 2、導電層 1 3 0 および発光素子 2 5 0 - 1、2 5 0 - 2 を覆って、第 2 の層間絶縁膜 1 5 6 が形成される。

[0169] 次に、図 1 5 A に示すように、ビアホール 1 6 2 a は、第 2 の層間絶縁膜 1 5 6 を貫通して形成される。ビアホール 1 6 2 d は、層間絶縁膜 1 1 2、2 5 6 を貫通して形成される。ビアホール 1 6 2 a およびビアホール 1 6 2 d が形成されると同時に、層間絶縁膜 1 5 6 に開口 2 5 8 - 1、2 5 8 - 2

が形成され、発光面 251S1, 251S2 が露出される。露出された発光面 251S1, 251S2 は、粗面化される。開口 258-1, 258-2 の形成は、ビアホール 162a およびビアホール 162d が形成される前でもよいし、ビアホール 162a およびビアホール 162d が形成された後でもよい。

[0170] 図 15B に示すように、図 15A に示されたビアホール 162a, 162d 内に導電材料が充填されビア 161a, 161d が形成される。その後、ビアホールの充填等と同時に第 2 の配線層 160 が形成される。あるいは、ビア 161a, 161d が形成されると同時に、第 2 配線層 160 が形成される。発光面 251S1 上および配線 260k1 上にわたって透光性電極 259k1 が形成され、n 形半導体層 251-1 および配線 260k1 が電氣的に接続される。同時に、発光面 251S2 上にわたって透光性電極 259k2 が形成され、透光性電極 259k2 は、トランジスタ 203 とは異なる他の駆動用のトランジスタのための電極と電氣的に接続される。なお、配線 260a 上にも、透光性電極 259a が同時に形成される。

[0171] 以降、他の実施形態の場合と同様に、カラーフィルタが形成される。

[0172] このようにして、本実施形態の画像表示装置を製造することができる。

[0173] 本実施形態の画像表示装置の効果について説明する。

本実施形態では、上述の他の実施形態の場合の効果に加えて、次のような効果をさらに有する。すなわち、本実施形態では、単結晶金属の導電層 130 上にグラフェンシート 140-1, 140-2 を介して発光素子 250-1, 250-2 を形成するので、より高品質な結晶構造を有する発光素子 250-1, 250-2 を得ることができる。したがって、画像表示装置の歩留りを向上させることができる。

[0174] (第 3 の実施形態)

本実施形態の画像表示装置では、ガラス基板に代えて可撓性のある基板上にトランジスタ等の回路素子が形成されている。他の点では、上述した他の実施形態の場合と同様であり、同一の構成要素には同一の符号を付して、詳

細な説明を適宜省略する。

図16は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

図16は、図4に示したAA'線に相当する位置における矢視断面を示している。

[0175] 図16に示すように、本実施形態の画像表示装置は、サブピクセル320-1、320-2を備える。サブピクセル320-1、320-2は、共通の基板402を含む。基板402は第1面402aを含む。トランジスタ103等の回路素子は、第1面402a上に設けられている。サブピクセル320-1、320-2において、回路素子を含む上部構造は、第1面402a上に形成されている。

[0176] 基板402は、可撓性を有する。基板402は、たとえば、ポリイミド樹脂等である。層間絶縁膜112、156や配線層110、160等は、基板402の可撓性に応じて、ある程度のフレキシビリティを有する材料で形成されることが好ましい。なお、折り曲げ時に最も破壊されるリスクが高いのは、最も長い配線長を有する配線層110である。そのため、必要に応じて表面や裏面に追加される複数の保護フィルム等をも含めた中立面が配線層110の位置になるように、各種の膜厚と材質、膜質を調整することが望ましい。

[0177] この例では、基板402上に形成されるトランジスタ103および発光素子150-1、150-2は、第1の実施形態の場合と同様であり、たとえば、図3の回路構成が適用される。他の実施形態の回路構成を含めた構成も容易に適用することができる。

[0178] 本実施形態の画像表示装置の製造方法について説明する。

図17A～図17Bは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

図17Aに示すように、本実施形態では、上述の他の実施形態の場合と異なる回路基板3100が準備される。回路基板3100は、2層の基板10

2, 402を含む。基板402は、基板102の第1面102a上に設けられており、たとえばポリイミド材料を塗布、焼成して形成される。2層の基板102, 402の間には、SiNx等の無機膜をさらに挟んでもよい。TFT下層膜106や回路101および層間絶縁膜112は、基板402の第1面402a上に設けられている。基板402の第1面402aは、基板102が設けられた面に対向する面である。

[0179] このような回路基板3100に、たとえば図5A~図11Dにおいて説明した工程を適用することによって、サブピクセル320-1, 320-2の上部構造を形成する。

[0180] 図17Bに示すように、カラーフィルタ等を含む上部構造物が形成された構造体から、基板102が除去され、新たな回路基板3100aが形成される。基板102の除去には、たとえばレーザーリフトオフ等が用いられる。基板102の除去は、上述の時点に限らず、他の適切な時点で行うことができる。たとえば、ウェハボンディング後や、カラーフィルタの形成前に基板102を除去するようにしてもよい。より早い時点で基板102を除去することによって、製造工程中での割れや欠け等の不具合を低減することができる。

[0181] 本実施形態の画像表示装置の効果について説明する。

基板402は、可撓性を有するので、画像表示装置として曲げ加工が可能になり、曲面への貼り付けや、ウェアラブル端末等への利用等を違和感なく実現することができる。

[0182] (第4の実施形態)

本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。

図18は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。

図18に示すように、画像表示装置は、サブピクセル群420を備える。サブピクセル群420は、トランジスタ（複数のトランジスタ）103-1、103-2と、第1の配線層（第1配線層）410と、層間絶縁膜（第1絶縁膜）112と、プラグ416kと、導電層430と、半導体層450と、層間絶縁膜（第2絶縁膜）456と、ビア（複数のビア）461d1、461d2と、を含む。

[0183] 本実施形態では、pチャネルのトランジスタ103-1、103-2をオンすることによって、配線層460を介して半導体層450に正孔を注入し、プラグ416kを介して半導体層450に電子を注入して、発光層452を発光させる。駆動回路は、たとえば図3に示す回路構成が適用される。上述の他の実施形態を用いて、半導体層のn形半導体層とp形半導体層の上下を入れ替えて、nチャネルのトランジスタで半導体層を駆動する構成とすることもできる。その場合には、駆動回路は、たとえば図13の回路構成が適用される。

[0184] 半導体層450は、2つの発光面453S1、453S2を含んでおり、サブピクセル群420は実質的に2つのサブピクセルを含む。本実施形態では、上述の他の実施形態の場合と同様に、実質的に2つのサブピクセルを含むサブピクセル群420が格子状に配列されることによって、表示領域が形成される。

[0185] トランジスタ103-1、103-2は、TFTチャネル104-1、104-2にそれぞれ形成されている。この例では、TFTチャネル104-1、104-2は、p形にドーパされた領域を含んでおり、これらの領域の間にチャネル領域を含む。

[0186] TFTチャネル104-1、104-2上には、絶縁層105が形成され、絶縁層105を介して、ゲート107-1、107-2がそれぞれ形成されている。ゲート107-1、107-2は、トランジスタ103-1、103-2のゲートである。この例では、トランジスタ103-1、103-2は、pチャネルのTFTである。

- [0187] 2つのトランジスタ103-1, 103-2上には、絶縁膜108が覆っている。絶縁膜108上に配線層410が形成されている。
- [0188] トランジスタ103-1のp形にドーパされた領域と配線層410の間には、ビア111s1, 111d1が設けられている。トランジスタ103-2のp形にドーパされた領域と配線層410の間には、ビア111s2, 111d2が設けられている。
- [0189] 配線層410は、配線410k, 410s1, 410s2, 410d1, 410d2を含む。配線410kは、接続部415kを介してプラグ416kに接続されている。配線410kは、たとえば図3に示した接地線4に接続されている。
- [0190] 配線410s1は、ビア111s1を介して、トランジスタ103-1のソース電極に対応する領域に電氣的に接続されている。配線410s2は、ビア111s2を介して、トランジスタ103-2のソース電極に対応する領域に電氣的に接続されている。配線410s1, 410s2は、たとえば図3に示した電源線3に接続されている。
- [0191] 配線410d1は、ビア111d1を介して、トランジスタ103-1のドレイン電極に対応する領域に接続されている。配線410d2は、ビア111d2を介して、トランジスタ103-2のドレイン電極に対応する領域に接続されている。
- [0192] 層間絶縁膜112は、トランジスタ103-1, 103-2、配線層410を覆っている。プラグ416kは、層間絶縁膜112上に形成されている。
- [0193] 平坦化膜414は、層間絶縁膜112上に形成されている。平坦化膜414は、プラグ416kの側面にも設けられている。プラグ416kは、平坦化膜414に埋め込まれており、平坦化膜414およびプラグ416kは、XY平面視で同一の平面にある面を有している。これらの面は、層間絶縁膜112側の面に対向する側の面である。
- [0194] 平坦化膜414およびプラグ416k上に、導電層430が設けられてい

る。導電層430は、光反射プレート430aを含んでいる。導電層430および光反射プレート430aは、上述の他の実施形態の場合と同様に構成されている。すなわち、導電層430の少なくとも一部は、単結晶金属で形成されている。好ましくは、導電層430全体が、単結晶金属層である。光反射プレート430aの少なくとも一部は、単結晶金属で形成されている。少なくとも、光反射プレート430aの半導体層450が設けられている箇所は、単結晶金属で形成され、たとえば、単結晶金属層をなしている。導電層430および光反射プレート（部分）430aの全体は、単結晶金属層で形成されているものとする。

[0195] 半導体層450は、光反射プレート430a上に設けられている。単結晶金属は、たとえばCuやHf等である。

[0196] 半導体層450は、n形半導体層（第1半導体層）451と、発光層452と、p形半導体層（第2半導体層）453と、を含む。半導体層450は、層間絶縁膜112の側から発光面453S1、453S2の側に向かって、n形半導体層451、発光層452およびp形半導体層453の順に積層されている。n形半導体層451は、光反射プレート430a上に設けられており、光反射プレート430aと電氣的に接続されている。

[0197] 層間絶縁膜456は、平坦化膜414および導電層430を覆っている。層間絶縁膜456は、半導体層450の一部を覆っている。好ましくは、層間絶縁膜456は、半導体層450の発光面（露出面）453S1、453S2を除き、p形半導体層453の面を覆っている。層間絶縁膜456は、半導体層450の側面を覆っている。層間絶縁膜456は、たとえば白色樹脂等であり、黒色樹脂であってもよい。

[0198] 半導体層450のうち層間絶縁膜456で覆われていない部分は、開口458-1、458-2が形成されている。開口458-1、458-2は、発光面453S1、453S2に対応する位置に形成されている。発光面453S1、453S2は、p形半導体層453上の離隔した位置に形成される。発光面453S1は、p形半導体層453上でトランジスタ103-1

により近い位置に設けられている。発光面453S2は、p形半導体層453上でトランジスタ103-2により近い位置に設けられている。

[0199] 開口458-1, 458-2は、XY平面視で、たとえば正方形または長方形形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面453S1, 453S2もXY平面視で、正方形や長方形、その他の多角形や円形等である。発光面453S1, 453S2の形状は、開口458-1, 458-2の形状と相似であってもよいし、異なる形状としてもよい。

[0200] 配線層460は、層間絶縁膜456上に設けられている。配線層460は、配線460a1, 460a2を含む。

[0201] ビア461d1, 461d2は、層間絶縁膜112, 456を貫通して設けられている。ビア461d1は、配線410d1と配線460a1との間に設けられている。ビア461d1の一端は、配線410d1に接続され、ビア461d1の他端は、配線460a1に接続されている。ビア461d2は、配線410d2と配線460a2との間に設けられている。ビア461d2の一端は、配線410d2に接続され、ビア461d2の他端は、配線460a2に接続されている。

[0202] 配線460a1上には、透光性電極459a1が設けられており、配線460a1と透光性電極459a1とは電氣的に接続されている。透光性電極459a1は、開口458-1に延伸されている。透光性電極459a1は、開口458-1から露出された発光面453S1全面にわたって設けられ、発光面453S1を介して、p形半導体層453に電氣的に接続されている。

[0203] 配線460a2上には、透光性電極459a2が設けられており、配線460a2と透光性電極459a2とは電氣的に接続されている。透光性電極459a2は、開口458-2に延伸されている。透光性電極459a2は、開口458-2から露出された発光面453S2全面にわたって設けられ、発光面453S2を介して、p形半導体層453に電氣的に接続されてい

る。

[0204] 上述したように、開口458-1, 458-2から露出されている発光面453S1, 453S2には、透光性電極459a1, 459a2がそれぞれ接続されている。トランジスタ103-1がオンすると、透光性電極459a1には、配線460a1、ビア461d1および配線410d1を介して、正孔が注入される。トランジスタ103-2がオンすると、透光性電極459a2には、配線460a2、ビア461d2および配線410d2を介して、正孔が注入される。一方、n形半導体層451には、接地線4に接続された配線410k、接続部415k、プラグ416kおよび光反射プレート430aを介して、電子が注入される。

[0205] トランジスタ103-1, 103-2は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、2つのトランジスタ103-1, 103-2のいずれか一方から注入された正孔が発光層452に注入され、光反射プレート430aから注入された電子が発光層452に注入されて、発光層452は発光する。トランジスタ103-1がオンすると発光面453S1が発光し、トランジスタ103-2がオンすると発光面453S2が発光する。このように、発光層452における発光が局在化するのは、p形半導体層453の抵抗によって、半導体層450内で、XY平面に平行な方向に流れるドリフト電流が抑制されるからである。

[0206] 本実施形態の画像表示装置の製造方法について説明する。

図19A~図22Bは、実施形態の画像表示装置の製造方法を例示する模式的な断面図である。

図19A~図20Bでは、回路基板4100にプラグ416kを形成する工程が示されている。

図21A~22Bでは、プラグ416kの形成された回路基板4100に半導体層450等を形成してサブピクセル群420を形成する工程が示されている。

[0207] 図19Aに示すように、回路基板4100が準備される。回路基板410

0は、図1等で説明したものと同様の回路101を含む。この回路101は、トランジスタ103-1、103-2等を含んでおり、基板102上に形成されたTFT下層膜106上に形成されている。回路101は、第1の層間絶縁膜112で覆われている。コンタクトホールhは、層間絶縁膜112に形成される。コンタクトホールhを形成する位置は、配線410kが設けられている位置である。コンタクトホールhは、配線410kの面が露出する深さに形成される。

[0208] 図19Bに示すように、層間絶縁膜112上の全面にわたって、メタル層4416が形成される。コンタクトホールhは、メタル層4416の形成と同時にメタル層4416と同じ導電材料で充填される。メタル層4416の材料で充填されたコンタクトホールhには、接続部415kが形成される。したがって、接続部415kは、配線410kとメタル層4416とを電気的に接続する。

[0209] 図19Cに示すように、フォトリソグラフィおよびドライエッチによって、接続部415k上にプラグ416kを形成する。

[0210] 接続部415kを形成せずに、配線410k上に直接プラグを形成するようにしてもよい。

[0211] 図20Aに示すように、層間絶縁膜112およびプラグ416kを覆うように、平坦化膜4414が塗布され、その後焼成される。平坦化膜4414は、プラグ416kの厚さよりも厚くなるように形成される。その後、平坦化膜4414の表面は、研磨される。平坦化膜4414の研磨にはたとえばCMP (Chemical Mechanical Polishing) が用いられる。

[0212] 図20Bに示すように、研磨によって、プラグ416kの面が露出されるとともに、平坦化膜414が形成される。このようにして、プラグ416kおよび接続部415kが形成される。

[0213] さらに、図21Aに示すように、回路基板4100のプラグ416kおよび平坦化膜414上に導電層4430が形成される。導電層4430は、パターニングされた後、アニーリング処理により導電層4430の全面にわた

って単結晶化される。アニーリング処理には、好ましくはレーザアニールが用いられる。

[0214] 図21Bに示すように、全面にわたって単結晶化された導電層4430a上に、半導体層4450を形成する。半導体層4450の形成には、好ましくは、パルススパッタが用いられる。半導体層4450は、n形半導体層4451から成長させ、発光層4452、p形半導体層4453の順に成長させる。半導体層4450は、導電層4430a上に形成され、導電層4430aの存在しない箇所や、導電層のうち単結晶化されなかった箇所がある場合には、単結晶化されない堆積物4160が形成される。

[0215] 図22Aに示すように、図21Bに示した導電層4430aは、エッチング等によって、所望の形状およびパターンを有する光反射プレート430aを含む導電層430に成形される。図21Bに示した半導体層4450は、エッチング等によって、所望の形状に成形され、半導体層450が形成される。

[0216] 図22Bに示すように、第1の層間絶縁膜112、導電層430および半導体層450上に第2の層間絶縁膜456が形成される。層間絶縁膜112、456および平坦化膜414を貫通して、ビア461d1、461d2が形成される。さらに配線層460が形成され、配線460a1、460a2等が形成される。

[0217] その後、配線460a1、460a2の間に開口458-1、458-2が形成される。開口458-1、458-2によって露出されたp形の半導体層の発光面453S1、453S2は、それぞれ粗面化される。その後、透光性電極459a1、459a2が形成される。

[0218] このようにして、2つの発光面453S1、453S2を共用する半導体層450を有するサブピクセル群420が形成される。

[0219] 本実施例では、1つの半導体層450に2つの発光面453S1、453S2を設けたが、発光面の数は2つに制限されることはなく、3つあるいはそれ以上の発光面を1つの半導体層450に設けることも可能である。一例

として、1列あるいは2列分のサブピクセルを、単一の半導体層550で実現してもよい。これによって後述するように、発光面1つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。

[0220] (変形例)

図23は、本実施形態の変形例に係る画像表示装置の一部を例示する模式的な断面図である。

本変形例では、発光層452上に2つのp形半導体層4453a1, 4453a2を設けた点で上述の第4の実施形態の場合と異なっている。他の点では、第4の実施形態の場合と同じであり、同一の構成要素に同一の符号を付して詳細な説明を適宜省略する。

[0221] 図23に示すように、本変形例の画像表示装置は、サブピクセル群420aを備える。サブピクセル群420aは、半導体層450aを含む。半導体層450aは、n形半導体層451と、発光層452と、p形半導体層4453a1, 4453a2と、を含む。半導体層450aは、プラグ416k上にn形半導体層451が設けられている。n形半導体層451上には、発光層452が積層されている。発光層452上には、2つの異なるp形半導体層4453a1, 4453a2が設けられている。

[0222] p形半導体層4453a1, 4453a2は、発光層452上をX軸方向に沿って離隔して配置されている。p形半導体層4453a1, 4453a2の間には、層間絶縁膜456が設けられ、p形半導体層4453a1, 4453a2は、層間絶縁膜456によって分離されている。

[0223] p形半導体層4453a1, 4453a2は、XY平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長形状であり、他の多角形状や円形等であってもよい。

[0224] p形半導体層4453a1, 4453a2は、発光面4453S1, 4453S2をそれぞれ有する。発光面4453S1, 4453S2は、開口458-1, 458-2によってそれぞれ露出されたp形半導体層4453a

1, 4453a2の面である。

[0225] 発光面4453S1, 4453S2のXY平面視での形状は、第4の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面4453S1, 4453S2の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面4453S1, 4453S2の形状は、開口458-1, 458-2の形状と相似であってもよいし、異なる形状としてもよい。

[0226] 発光面4453S1, 4453S2上には、透光性電極459a1, 459a2がそれぞれ設けられている。透光性電極459a1, 459a2は、配線460a1, 460a2上にもそれぞれ設けられている。透光性電極459a1は、配線460a1と発光面4453S1との間に設けられており、配線460a1および発光面4453S1を電氣的に接続している。透光性電極459a2は、配線460a2と発光面4453S2との間に設けられており、配線460a2および発光面4453S2を電氣的に接続している。

[0227] 本変形例の製造方法について説明する。

図24Aおよび図24Bは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。

本変形例では、プラグ416kが形成された回路基板4100に、単結晶金属の導電層を形成し、導電層上に半導体層4450を形成するまでは、第4の実施形態の場合の図20A~図22Bにおいて説明した工程と同様の工程が適用される。以下では、本変形例の製造方法について、図21Bで示された工程以降の工程について説明する。

[0228] 図24Aに示すように、本変形例では、図22Bにおいて、導電層4430aをエッチング等して光反射プレート430aを含む導電層430を形成する。さらに、図22Bで示した半導体層4450をエッチングして、半導体層450aを形成する。半導体層450aの形成工程においては、n形半導体層451および発光層452を形成した後、さらにエッチングして、2

つのp形半導体層4453a1, 4453a2を形成する。

[0229] p形半導体層4453a1, 4453a2は、さらに深いエッチングによって形成されてもよい。たとえば、p形半導体層4453a1, 4453a2を形成するためのエッチングは、発光層452内やn形半導体層451内に到達する深さまで行ってもよい。このように、p形半導体層を深くエッチングする場合には、p形半導体層4453のエッチング位置は、p形の半導体層の発光面4453S1, 4453S2の外周から1 μ m以上離すことが望ましい。エッチング位置を発光面4453S1, 4453S2の外周から離すことによって、再結合電流を抑制することができる。

[0230] 図24Bに示すように、平坦化膜414および半導体層450aを覆う層間絶縁膜456が形成され、その後ビア461d1, 461d2が形成される。さらに配線層460が形成され、配線460a1, 460a2等が形成される。

[0231] 層間絶縁膜456に開口458-1, 458-2がそれぞれ形成される。開口458-1, 458-2によって露出されたp形の半導体層の発光面4453S1, 4453S2は、それぞれ粗面化される。その後、透光性電極459a1, 459a2が形成される。

[0232] このようにして、2つの発光面4453S1, 4453S2を有するサブピクセル群420aが形成される。

[0233] 本変形例の場合も、第4の実施形態の場合と同様に、発光面の数は2つに限定されることはなく、3つあるいはそれ以上の発光面を1つの半導体層450aに設けてもよい。

[0234] 本実施形態の画像表示装置の効果について説明する。

図25は、画素LED素子の特性を例示するグラフである。

図25の縦軸は、発光効率 [%] を表している。横軸は、画素LED素子に流す電流の電流密度を相対値によって表している。

図25に示すように、電流密度の相対値が1.0より小さい領域では、画素LED素子の発光効率は、ほぼ一定か、単調に増加する。電流密度の相対

値が1.0よりも大きい領域では、発光効率は単調に減少する。つまり、画素LED素子には、発光効率が最大になるような適切な電流密度が存在する。

[0235] 発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図25によって示されている。

[0236] たとえば、上述した第1の実施形態において説明したように、発光素子150-1, 150-2は、発光層152-1, 152-2を含む半導体層150の全層をエッチング等で個別に分離することによって形成される。このとき、発光層152-1, 152-2とp形半導体層153-1, 153-2との接合面が端部に露出する。同様に、発光層152-1, 152-2とn形半導体層151-1, 151-2との接合面が端部に露出する。

[0237] このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。

[0238] 同一寸法の立方体形状の発光素子を2個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計8つの端部において再結合が発生し得る。

[0239] これに対して、本実施形態では、2つの発光面を有する半導体層450, 450aの端部は4つである。開口458-1, 458-2の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部は、6個になると考えることができる。このように、本実施形態では、半導体層の端部の数が実質的に低減されることによって、発光に寄与しない再結合電流を低減し、再結合電流の減少によって、駆動電流を引き下げることを可能にする。

[0240] 高精細化等のために、サブピクセル間の距離を短縮するような場合や電流

密度が比較的高い場合等には、第4の実施形態のサブピクセル群420では、発光面453S1、453S2の距離が短くなる。この場合に、p形半導体層453が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、駆動されていない側の発光面が微発光するおそれがある。変形例では、p形半導体層4453a1、4453a2を発光面4453S1、4453S2ごとに分離しているため、駆動されていない側の発光面に微発光を生じることを低減させることができる。

[0241] 本実施形態では、発光層を含む半導体層は、層間絶縁膜112の側から、n形半導体層、発光層およびp形半導体層の順に積層するものであり、p形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。上述した他の実施形態の場合と同様に、n形半導体層とp形半導体層の積層順を代えて、p形半導体層、発光層およびn形半導体層の順に積層するようにしてもよい。

[0242] 上述したすべての実施形態や変形例において、上述した適切な製造手順によって、発光素子の積層の順序は、変更して適用することができる。たとえば、第1の実施形態の発光素子について、第1の層間絶縁膜112の側から発光面の側に向かって、p形半導体層、発光層およびn形半導体層の順に積層されることができる。同様に、第2の実施形態の発光素子について第1の層間絶縁膜112の側から発光面の側に向かってn形半導体層、発光層およびp形半導体層の順に積層されることができる。

[0243] (第5の実施形態)

上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。

[0244] 図26は、本実施形態に係る画像表示装置を例示するブロック図である。図26には、コンピュータ用ディスプレイの構成の主要な部分が示されている。

図26に示すように、画像表示装置501は、画像表示モジュール502

を備える。画像表示モジュール502は、たとえば上述した第1の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール502は、サブピクセル20が配列された表示領域2、行選択回路5および信号電圧出力回路7を含む。画像表示装置501は、第2～第4の実施形態や変形例のいずれかの場合の構成を備えるようにしてもよい。

[0245] 画像表示装置501は、コントローラ570をさらに備えている。コントローラ570は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路5および信号電圧出力回路7に対して、各サブピクセルの駆動および駆動順序を制御する。

[0246] (変形例)

図27は、本変形例の画像表示装置を例示するブロック図である。

図27には、高精細薄型テレビの構成が示されている。

図27に示すように、画像表示装置601は、画像表示モジュール602を備える。画像表示モジュール602は、たとえば上述した第1の実施形態の場合の構成を備えた画像表示装置1である。画像表示装置601は、コントローラ670およびフレームメモリ680を備える。コントローラ670は、バス640によって供給される制御信号にもとづいて、表示領域2の各サブピクセルの駆動順序を制御する。フレームメモリ680は、1フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。

[0247] 画像表示装置601は、I/O回路610を有する。I/O回路610は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。I/O回路610には、たとえば外付けのハードディスク装置等を接続するUSBインタフェースや、オーディオインタフェース等が含まれる。

[0248] 画像表示装置601は、受信部620および信号処理部630を有する。受信部620には、アンテナ622が接続され、アンテナ622によって受信された電波から必要な信号を分離、生成する。信号処理部630は、DSP (Digital Signal Processor) やCPU (Central Processing Unit) 等を含んでおり、受信部620によって分離、生成された信号は、信号処理部6

30によって、画像データや音声データ等に分離、生成される。

[0249] 受信部620および信号処理部630を、携帯電話の送受信やWi-Fi用、GPS受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。

[0250] 本実施形態の場合の画像表示モジュールは、第1の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。

[0251] 図28は、第1～第4の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。

図28に示すように、第1～第4の実施形態の画像表示装置は、上述したように、回路基板100上に、多数のサブピクセルを有する発光回路部172が設けられている。発光回路部172上には、カラーフィルタ180が設けられている。なお、第5の実施形態においては、回路基板100、発光回路部172およびカラーフィルタ180を含む構造物は、画像表示モジュール502、602とされ、画像表示装置501、601に組み込まれている。

[0252] 以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。

[0253] 以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

符号の説明

[0254] 1, 201, 501, 601 画像表示装置、2 表示領域、3 電源線、4 接地線、5, 205 行選択回路、6, 206 走査線、7, 207 信号電圧出力回路、8, 208 信号線、10 ピクセル、20-1, 20-2, 20a-1, 20b-1 サブピクセル、22, 222 発光素子、24, 224 選択トランジスタ、26, 226 駆動トランジスタ、28, 228 キャパシタ、100 回路基板、101 回路、102, 402 基板、103-1, 103-2, 203 トランジスタ、104, 204, 204-1, 204-2 TFTチャネル、105 絶縁層、107, 107-1, 107-2 ゲート、108 絶縁膜、110 第1の配線層、112 第1の層間絶縁膜、114, 414 平坦化膜、130, 430 導電層、130a, 430a 光反射プレート、140 グラフェン層、140-1, 140-2 グラフェンシート、150-1, 150-2, 150a-1, 250-1, 250-2 発光素子、156, 256, 456 第2の層間絶縁膜、159a1, 159a2, 159k, 259k1, 259a, 259k2, 459k 透光性電極、161a, 161d, 161k ビア、180 カラーフィルタ、460 配線層、420, 420a サブピクセル群、450, 450a 半導体層、1100, 3100, 3100a, 4100 回路基板、1130, 1130a 導電層、1150 半導体層、1192 構造体

請求の範囲

- [請求項1] 透光性基板上に形成された回路素子を含む回路と、前記回路を覆う第1絶縁膜と、を含む第1基板を準備する工程と、
前記第1絶縁膜上に単結晶金属の部分を含む導電層を形成する工程と、
と、
前記部分上に発光層を含む半導体層を形成する工程と、
前記半導体層をエッチングして発光素子を形成する工程と、
前記導電層、前記発光素子および前記第1絶縁膜を覆う第2絶縁膜を形成する工程と、
前記第1絶縁膜および前記第2絶縁膜を貫通するビアを形成する工程と、
前記発光素子の前記第1絶縁膜の側の面に対向する発光面で、前記発光素子と前記回路素子とを前記ビアを介して電氣的に接続する工程と、
を備えた画像表示装置の製造方法。
- [請求項2] 前記導電層を形成する工程は、
前記第1絶縁膜上に金属層を形成する工程と、
前記金属層をアニール処理して前記部分を形成する工程と、
を含む請求項1記載の画像表示装置の製造方法。
- [請求項3] 前記導電層を形成する工程は、前記金属層をアニール処理する前に、前記金属層をパターニングする工程を含む請求項2記載の画像表示装置の製造方法。
- [請求項4] 前記第1絶縁膜上に金属層を形成する工程は、前記金属層をあらかじめ所定の形状にパターニングすることをを含む請求項2記載の画像表示装置の製造方法。
- [請求項5] 前記半導体層を形成する工程では、前記半導体層はスパッタリングにより形成される請求項1記載の画像表示装置の製造方法。
- [請求項6] 前記第1基板は、前記透光性基板と前記回路素子との間に設けられ

可撓性を有する第2基板を含み、

前記半導体層を成長させる工程の後に前記透光性基板を除去する工程をさらに備えた請求項1記載の画像表示装置の製造方法。

[請求項7] 前記透光性基板は、ガラス基板を含む請求項1記載の画像表示装置の製造方法。

[請求項8] 前記半導体層を形成する工程の前に、前記導電層上にグラフェンを含む層を形成する工程をさらに備えた請求項1記載の画像表示装置の製造方法。

[請求項9] 前記発光面を露出させる工程と、
露出された前記発光面に透光性電極を形成する工程と、
をさらに備えた請求項1記載の画像表示装置の製造方法。

[請求項10] 前記半導体層は、窒化ガリウム系化合物半導体を含む請求項1記載の画像表示装置の製造方法。

[請求項11] 前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項1記載の画像表示装置の製造方法。

[請求項12] 第1面を有する透光性基板と、
前記第1面上に設けられた回路素子と、
前記回路素子上に設けられ、前記回路素子に電氣的に接続された第1配線層と、

前記第1面上で前記回路素子および前記第1配線層を覆う第1絶縁膜と、

前記第1絶縁膜上に設けられ、単結晶金属の部分を含む導電層と、
前記部分上に設けられるとともに前記部分に電氣的に接続された第1発光素子と、

前記第1発光素子の少なくとも一部、前記第1絶縁膜および前記導電層を覆う第2絶縁膜と、

前記第2絶縁膜上に設けられ、前記第1発光素子の前記第1絶縁膜の側の面と対向する発光面に電氣的に接続された第2配線層と、

前記第1絶縁膜および前記第2絶縁膜を貫通し、前記第1配線層および前記第2配線層を電氣的に接続するビアと、
を備えた画像表示装置。

[請求項13] 前記透光性基板は、ガラス基板を含む請求項12記載の画像表示装置。

[請求項14] 第1面を有し、可撓性を有する基板と、
前記第1面上に設けられた回路素子と、
前記回路素子上に設けられ、前記回路素子に電氣的に接続された第1配線層と、
前記第1面上で前記回路素子および前記第1配線層を覆う第1絶縁膜と、
前記第1絶縁膜上に設けられ、単結晶金属の部分を含む導電層と、
前記部分上に設けられるとともに前記部分に電氣的に接続された第1発光素子と、
前記第1発光素子の少なくとも一部、前記第1絶縁膜および前記導電層を覆う第2絶縁膜と、
前記第2絶縁膜上に設けられ、前記第1発光素子の前記第1絶縁膜の側の面と対向する発光面に電氣的に接続された第2配線層と、
前記第1絶縁膜および前記第2絶縁膜を貫通し、前記第1配線層および前記第2配線層を電氣的に接続するビアと、
を備えた画像表示装置。

[請求項15] 前記部分の外周は、平面視で前記部分に投影された前記第1発光素子の外周を含む請求項12記載の画像表示装置。

[請求項16] 前記第1発光素子は、第1導電形の第1半導体層と、前記第1半導体層上に設けられた第1発光層と、前記第1発光層上に設けられ、前記第1導電形と異なる第2導電形の第2半導体層と、を含み、前記第1絶縁膜の側から前記発光面の側に向かって前記第1半導体層、前記第1発光層および前記第2半導体層の順に積層され、

前記第1半導体層は、前記部分上に設けられるとともに前記部分に電氣的に接続された請求項15記載の画像表示装置。

[請求項17] 前記第1導電形は、n形であり、前記第2導電形は、p形である請求項16記載の画像表示装置。

[請求項18] 前記第1導電形の第3半導体層と、前記第3半導体層上に設けられた第2発光層と、前記第2発光層上に設けられ前記第2導電形の第4半導体層と、を含み、前記第1絶縁膜の側から前記発光面の側に向かって前記第3半導体層、前記第2発光層および前記第4半導体層の順に積層された第2発光素子

をさらに備え、

前記第3半導体層は、前記部分上に設けられるとともに前記部分に電氣的に接続され、

前記部分の外周は、平面視で前記部分に投影された前記第1発光素子の外周および前記第2発光素子の外周を含む請求項16記載の画像表示装置。

[請求項19] 前記部分と前記第1発光素子との間に設けられたグラフェンを含む層

をさらに備えた請求項12記載の画像表示装置。

[請求項20] 前記第2絶縁膜は、前記発光面を露出させる開口を有し、前記発光面上に設けられた透光性電極

をさらに備えた請求項12記載の画像表示装置。

[請求項21] 前記開口から露出された前記発光面は、粗面を含む請求項20記載の画像表示装置。

[請求項22] 前記第1発光素子は、窒化ガリウム系化合物半導体を含む請求項12記載の画像表示装置。

[請求項23] 前記第1発光素子上に波長変換部材をさらに備えた請求項12記載の画像表示装置。


[請求項24] 第1面を有する透光性基板と、

前記第1面上に設けられた複数のトランジスタと、
前記複数のトランジスタ上に設けられ、前記複数のトランジスタに電氣的に接続された第1配線層と、
前記第1面上で前記複数のトランジスタおよび前記第1配線層を覆う第1絶縁膜と、
前記第1絶縁膜上に設けられ、単結晶金属の部分を含む導電層と、
前記部分上に設けられ、前記部分に電氣的に接続された第1導電形の第1半導体層と、
前記第1半導体層上に設けられた発光層と、
前記発光層上に設けられ、前記第1導電形とは異なる第2導電形の第2半導体層と、
前記導電層、前記第1絶縁膜、前記発光層および前記第1半導体層を覆うとともに前記第2半導体層の少なくとも一部を覆う第2絶縁膜と、
前記複数のトランジスタに応じて前記第2絶縁膜からそれぞれ露出された、前記第2半導体層の複数の発光面上に配設された透光性電極に接続された第2配線層と、
前記第1絶縁膜および前記第2絶縁膜を貫通し、前記第1配線層の配線および前記第2配線層の配線を電氣的にそれぞれ接続する複数のビアと、
を備えた画像表示装置。


[請求項25]

前記第2半導体層は、前記第2絶縁膜によって分離された請求項24記載の画像表示装置。


[図1]




[図2A]




[図2B]




[図3]




[図4]




[図5A]




[図5B]




[図6A]




[図6B]




[図7A]




[図7B]




[図8A]




[図8B]




[図9A]




[図9B]




[図10]




[図11A]




[圖11B]




[圖11C]




[圖11D]




[図12]




[図13]




[図14A]




[図14B]




[図14C]




[図15A]




[図15B]




[図16]




[図17A]




[図17B]




[図18]




[図19A]




[図19B]




[図19C]




[図20A]




[図20B]




[図21A]




[図22B]




[23]




[図24A]




[図24B]




[図25]




[図26]



[図27]



[図28]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2020/036935

A. CLASSIFICATION OF SUBJECT MATTER

H01L 33/00(2010.01)i; H01L 33/08(2010.01)i; H01L 33/32(2010.01)i; H01L 33/38(2010.01)i; H01L 33/50(2010.01)i; H01L 33/62(2010.01)i; G09F 9/00(2006.01)i; G09F 9/30(2006.01)i; G09F 9/33(2006.01)i
 FI: H01L33/62; H01L33/32; H01L33/08; H01L33/38; H01L33/50; H01L33/00
 L; G09F9/00 338; G09F9/33; G09F9/30 338; G09F9/30 308Z; G09F9/00
 342

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L33/00; H01L33/08; H01L33/32; H01L33/38; H01L33/50; H01L33/62;
 G09F9/00; G09F9/30; G09F9/33

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan	1922-1996
Published unexamined utility model applications of Japan	1971-2020
Registered utility model specifications of Japan	1996-2020
Published registered utility model applications of Japan	1994-2020

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2018-101785 A (LG DISPLAY CO., LTD.) 28 June 2018 (2018-06-28) entire text all drawings	1-25
A	JP 2009-94144 A (CANON INC.) 30 April 2009 (2009-04-30) entire text all drawings	1-25
A	US 2019/0165035 A1 (SHANGHAI TIANMA MICRO-ELECTRONICS CO., LTD.) 30 May 2019 (2019-05-30) entire text all drawings	1-25
A	KR 10-2019-0048988 A (LG DISPLAY CO., LTD.) 09 May 2019 (2019-05-09) entire text all drawings	1-25

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 17 November 2020 (17.11.2020)	Date of mailing of the international search report 08 December 2020 (08.12.2020)
--	---

Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Authorized officer Telephone No.
--	---

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2020/036935

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
JP 2018-101785 A	28 Jun. 2018	US 2018/0175268 A1 entire text all drawings GB 2559046 A DE 102017129926 A1 KR 10-2018-0071743 A CN 108206234 A	
JP 2009-94144 A	30 Apr. 2009	US 2010/0197054 A1 entire text all drawings WO 2009/044923 A1 KR 10-2010-0063128 A CN 101816072 A	
US 2019/0165035 A1	30 May 2019	CN 109273479 A entire text all drawings	
KR 10-2019-0048988 A	09 May 2019	(Family: none)	

<p>A. 発明の属する分野の分類（国際特許分類（IPC））</p> <p>H01L 33/00(2010.01)i; H01L 33/08(2010.01)i; H01L 33/32(2010.01)i; H01L 33/38(2010.01)i; H01L 33/50(2010.01)i; H01L 33/62(2010.01)i; G09F 9/00(2006.01)i; G09F 9/30(2006.01)i; G09F 9/33(2006.01)i FI: H01L33/62; H01L33/32; H01L33/08; H01L33/38; H01L33/50; H01L33/00 L; G09F9/00 338; G09F9/33; G09F9/30 338; G09F9/30 308Z; G09F9/00 342</p>																	
<p>B. 調査を行った分野</p> <p>調査を行った最小限資料（国際特許分類（IPC））</p> <p>H01L33/00; H01L33/08; H01L33/32; H01L33/38; H01L33/50; H01L33/62; G09F9/00; G09F9/30; G09F9/33</p> <p>最小限資料以外の資料で調査を行った分野に含まれるもの</p> <table border="0"> <tr> <td>日本国実用新案公報</td> <td>1922 - 1996年</td> </tr> <tr> <td>日本国公開実用新案公報</td> <td>1971 - 2020年</td> </tr> <tr> <td>日本国実用新案登録公報</td> <td>1996 - 2020年</td> </tr> <tr> <td>日本国登録実用新案公報</td> <td>1994 - 2020年</td> </tr> </table> <p>国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）</p>			日本国実用新案公報	1922 - 1996年	日本国公開実用新案公報	1971 - 2020年	日本国実用新案登録公報	1996 - 2020年	日本国登録実用新案公報	1994 - 2020年							
日本国実用新案公報	1922 - 1996年																
日本国公開実用新案公報	1971 - 2020年																
日本国実用新案登録公報	1996 - 2020年																
日本国登録実用新案公報	1994 - 2020年																
<p>C. 関連すると認められる文献</p> <table border="1"> <thead> <tr> <th>引用文献の カテゴリー*</th> <th>引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示</th> <th>関連する 請求項の番号</th> </tr> </thead> <tbody> <tr> <td>A</td> <td>JP 2018-101785 A (エルジー ディスプレイ カンパニー リミテッド) 28.06.2018 (2018 - 06 - 28) 全文全図</td> <td>1-25</td> </tr> <tr> <td>A</td> <td>JP 2009-94144 A (キヤノン株式会社) 30.04.2009 (2009 - 04 - 30) 全文全図</td> <td>1-25</td> </tr> <tr> <td>A</td> <td>US 2019/0165035 A1 (SHANGHAI TIANMA MICRO-ELECTRONICS CO., LTD.) 30.05.2019 (2019 - 05 - 30) 全文全図</td> <td>1-25</td> </tr> <tr> <td>A</td> <td>KR 10-2019-0048988 A (LG DISPLAY CO., LTD.) 09.05.2019 (2019 - 05 - 09) 全文全図</td> <td>1-25</td> </tr> </tbody> </table>			引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	A	JP 2018-101785 A (エルジー ディスプレイ カンパニー リミテッド) 28.06.2018 (2018 - 06 - 28) 全文全図	1-25	A	JP 2009-94144 A (キヤノン株式会社) 30.04.2009 (2009 - 04 - 30) 全文全図	1-25	A	US 2019/0165035 A1 (SHANGHAI TIANMA MICRO-ELECTRONICS CO., LTD.) 30.05.2019 (2019 - 05 - 30) 全文全図	1-25	A	KR 10-2019-0048988 A (LG DISPLAY CO., LTD.) 09.05.2019 (2019 - 05 - 09) 全文全図	1-25
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号															
A	JP 2018-101785 A (エルジー ディスプレイ カンパニー リミテッド) 28.06.2018 (2018 - 06 - 28) 全文全図	1-25															
A	JP 2009-94144 A (キヤノン株式会社) 30.04.2009 (2009 - 04 - 30) 全文全図	1-25															
A	US 2019/0165035 A1 (SHANGHAI TIANMA MICRO-ELECTRONICS CO., LTD.) 30.05.2019 (2019 - 05 - 30) 全文全図	1-25															
A	KR 10-2019-0048988 A (LG DISPLAY CO., LTD.) 09.05.2019 (2019 - 05 - 09) 全文全図	1-25															
<p><input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。</p>																	
<table border="0"> <tr> <td>* 引用文献のカテゴリー</td> <td>"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの</td> </tr> <tr> <td>"A" 特に関連のある文献ではなく、一般的技術水準を示すもの</td> <td>"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの</td> </tr> <tr> <td>"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの</td> <td>"Y" 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの</td> </tr> <tr> <td>"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）</td> <td>"&" 同一パテントファミリー文献</td> </tr> <tr> <td>"O" 口頭による開示、使用、展示等に言及する文献</td> <td></td> </tr> <tr> <td>"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献</td> <td></td> </tr> </table>			* 引用文献のカテゴリー	"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの	"A" 特に関連のある文献ではなく、一般的技術水準を示すもの	"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの	"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	"Y" 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの	"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	"&" 同一パテントファミリー文献	"O" 口頭による開示、使用、展示等に言及する文献		"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献				
* 引用文献のカテゴリー	"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの																
"A" 特に関連のある文献ではなく、一般的技術水準を示すもの	"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの																
"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの	"Y" 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの																
"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）	"&" 同一パテントファミリー文献																
"O" 口頭による開示、使用、展示等に言及する文献																	
"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献																	
国際調査を完了した日	国際調査報告の発送日																
17.11.2020	08.12.2020																
名称及びあて先	権限のある職員（特許庁審査官）																
日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	村井 友和 2K 3207																
	電話番号 03-3581-1101 内線 3255																

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2020/036935

引用文献	公表日	パテントファミリー文献	公表日
JP 2018-101785 A	28.06.2018	US 2018/0175268 A1 全文全図 GB 2559046 A DE 102017129926 A1 KR 10-2018-0071743 A CN 108206234 A	
JP 2009-94144 A	30.04.2009	US 2010/0197054 A1 全文全図 WO 2009/044923 A1 KR 10-2010-0063128 A CN 101816072 A	
US 2019/0165035 A1	30.05.2019	CN 109273479 A 全文全図	
KR 10-2019-0048988 A	09.05.2019	(ファミリーなし)	