

I304204

(此處由本局於收  
文時黏貼條碼)

746716-1

分  
割  
案

# 發明專利分割說明書

公告本

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：

95171256

※申請日期：91年10月30日

※IPC分類：G09G 3/36 (2006.01)

原申請案號：91132177

專利證書號碼：

## 一、發明名稱：

(中) 顯示裝置

(英)

## 二、申請人：(共 1 人)

1. 姓 名：(中) 半導體能源研究所股份有限公司

(英)

代表人：(中) 1. 山崎舜平

(英)

地 址：(中) 日本國神奈川縣厚木市長谷三九八番地

(英)

國籍：(中英) 日本

JAPAN

## 三、發明人：(共 1 人)

1. 姓 名：(中) 木村肇

(英)

國 籍：(中) 日本

(英) JAPAN

## 四、聲明事項：

◎本案申請前已向下列國家(地區)申請專利 ☐ 主張國際優先權：

【格式請依：受理國家(地區)；申請日；申請案號數 順序註記】

1. 日本 ; 2001/10/30 ; 2001-333466 ☒ 有主張優先權

2. 日本 ; 2002/09/30 ; 2002-288104 ☒ 有主張優先權

煩請委員明示本案分割情形，並註記後是否變更原實質內容

# 發明專利分割說明書

公告本

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：

95171256

※申請日期：91年10月30日

※IPC分類：G09G 3/36 (2006.01)

原申請案號：91132177

專利證書號碼：

## 一、發明名稱：

(中) 顯示裝置

(英)

## 二、申請人：(共 1 人)

1. 姓名：(中) 半導體能源研究所股份有限公司

(英)

代表人：(中) 1. 山崎舜平

(英)

地址：(中) 日本國神奈川縣厚木市長谷三九八番地

(英)

國籍：(中英) 日本

JAPAN

## 三、發明人：(共 1 人)

1. 姓名：(中) 木村肇

(英)

國籍：(中) 日本

(英) JAPAN

## 四、聲明事項：

◎本案申請前已向下列國家(地區)申請專利 ☐ 主張國際優先權：

【格式請依：受理國家(地區)；申請日；申請案號數 順序註記】

1. 日本 ; 2001/10/30 ; 2001-333466 ☒ 有主張優先權2. 日本 ; 2002/09/30 ; 2002-288104 ☒ 有主張優先權

煩請委員明示本案分割情形，並註記後是否變更原實質內容

(1)

## 九、發明說明

### 【發明所屬之技術領域】

本發明是有關訊號線驅動電路的技術，以及有關具有上述訊號線驅動電路的發光裝置的技術。

### 【先前技術】

近年來，進行影像顯示的顯示裝置的開發正向前邁進。顯示裝置中，利用液晶元件以進行影像的顯示的液晶顯示裝置，活用高畫質，薄型，重量輕等之優點而被廣泛利用。

另一方面，利用自行發光元件的發光元件的發光裝置的開發也於近年中往前邁進。發光裝置在現有的液晶顯示裝置所具有的優點之外，具有適合於動畫顯示之快速回應速度，低電壓，低消費電力等之特徵，作為次世代顯示器而大受矚目。

於發光裝置顯示多灰階的影像之際的灰階顯示方法，可舉類比灰階方式與數位灰階方式。前者的類比灰階方式，是類比地控制流經發光元件的電流的大小以獲得灰階之方式。另外，後者的數位灰階方式，是只藉由發光元件為導通狀態（亮度幾乎為100%之狀態）與關閉狀態（亮度幾乎為0%之狀態）的2種狀態而驅動的方式。在數位灰階方式中，在此原狀下，只可以顯示2灰階之故，與別的方式組合，以顯示多灰階的影像之方法被提出。

另外，像素的驅動方法如以輸入像素的訊號的種類而

(2)

分類，可舉電壓輸入方式與電流輸入方式。前者的電壓輸入方式，是將輸入像素的視頻訊號（電壓）輸入驅動用元件的閘極電極，利用該驅動用元件，控制發光元件的亮度的方式。另外，後者的電流輸入方式中，藉由使所設定的訊號電流流入發光元件，以控制該發光元件的亮度的方式。

此處，利用第16（A）圖來簡單說明適用電壓輸入方式的發光裝置的像素電路的一例與其之驅動方法。第16（A）圖所示的像素，是具有：訊號線501，掃描線502，開關用 TFT503，驅動用 TFT504，容量元件505，發光元件506，電源507，508。

若掃描線502的電位變化而使開關用 TFT503導通，則被輸入訊號線501的視頻訊號會被輸入驅動用 TFT504的閘極電極。按照所輸入的視頻訊號的電位來決定驅動用 TFT504的閘極・源極間電位，且決定流經驅動用 TFT504的源極・汲極間的電流。此電流會被供應給發光元件506，使該發光元件506發光。驅動發光元件的半導體元件是使用多晶矽電晶體。但，多晶矽電晶體會因結晶粒界的缺陷，而容易在臨界值和導通電流等之電氣特性產生偏差。在第16（A）圖所示的像素中，若驅動用 TFT504的特性在每一像素中有偏差，則即使是在輸入相同視頻訊號時，還是會因應其驅動用 TFT504的汲極電流的大小不同，而造成發光元件506的亮度產生偏差。

爲了解決上述問題，只要不受驅動發光元件的 TFT



(3)

的特性左右之下來對發光元件供給所期望的電流即可。由此觀點，可以控制不受 TFT 的特性左右，而供給發光元件的電流的大小之電流輸入方式被提出。

接著，利用第 16 (B) 圖，17 圖來簡單說明適用電流輸入方式的發光裝置的像素電路的一例與其之驅動方法。第 16 (B) 圖所示之像素，是具有訊號線 601，第 1~第 3 掃描線 602~604，電流線 605，TFT606~609，容量元件 610，發光元件 611。電流源電路 612 是被配置在各訊號線（各列）。

利用第 17 圖來說明由視頻訊號的寫入至發光為止的動作。第 17 圖中，顯示各部份的圖號是按照第 16 圖。第 17 (A) ~ (C) 圖是顯示電流的路徑。第 17 (D) 圖是顯示視頻訊號的寫入時的流經各路徑的電流的關係，第 17 (E) 圖是顯示在相同的視頻訊號的寫入時，被儲存在容量元件 610 之電壓，即 TFT608 的閘極・源極間電壓。

首先，脈衝會被輸入第 1 及第 2 掃描線 602，603，使 TFT606，607 導通。此刻，流經訊號 601 的電流是以  $I_{data}$  來表示訊號電流。由於訊號電流  $I_{data}$  會流經訊號線 601，因此如第 17 (A) 圖所示，在像素內，電流的路徑會被分成  $I_1$  與  $I_2$  而流動。第 17 (D) 圖是顯示該等的關係，當然  $I_{data} = I_1 + I_2$ 。

在 TFT606 導通的瞬間，由於電荷尚未被保持於容量元件 610，因此 TFT608 會關閉。因此， $I_2 = 0$ ， $I_{data} = I_1$ 。其間，電流會流入容量元件 610 的兩電極間，在該容量元

(4)

件 610 中進行電荷的儲存。

而且，慢慢地，電荷會被儲存於容量元件 610，在兩電極間開始產生電位差（第 17（E）圖）。若兩電極的電位差形成  $V_{th}$ （第 17（E）圖，A 點），則 TFT608 會導通，而產生  $I_2$ 。如前述，由於  $I_{data}=I_1+I_2$ ，因此  $I_1$  雖會然逐漸減少，但電流依然會流通，在容量元件 610 更進行電荷的儲存。

在容量元件 610 中，該兩電極的電位差，即 TFT608 的閘極・源極間電壓會直到形成所期望的電壓為止，電荷的儲存持續進行。亦即，直到 TFT608 形成可流通  $I_{data}$  的電流的電壓為止，持續進行電荷的儲存。一旦電荷的儲存結束（第 17（E）圖，B 點），則電流  $I_2$  會停止流動。另外，由於 TFT608 會完全導通，因此  $I_{data}=I_2$ （第 17（B）圖）。藉由以上的動作來完成對像素的訊號寫入動作。最後，完成第 1 及第 2 掃描線 602，603 的選擇，關閉 TFT606，607。

接著，脈衝會被輸入第 3 掃描線 604，TFT609 會導通。由於會在容量元件 610 保持先前寫入的  $V_{GS}$ ，因此 TFT608 會導通，從電流線 605 流動與  $I_{data}$  相等的電流。藉此，發光元件 611 會發光。此刻，只要使 TFT608 能夠動作於飽和領域中，則即使 TFT608 的源極・汲極間電壓產生變化，流經發光元件 611 的發光電流  $I_{EL}$  照樣不會有所變化來流通著。

所謂此類的電流輸入方式是指：以 TFT609 的汲極電

(5)

流能夠形成與在電流源電路 612 所設定的訊號電流  $I_{data}$  相同電流值之方式來設定，且以對應於該汲極電流的亮度來進行發光元件 611 的發光之方式。藉由利用上述構成的像素，將可抑止構成像素的 TFT 的特性偏差所造成的影響，而使能夠對發光元件供給所期望的電流。

但，在適用電流輸入方式的發光裝置中，需要將因應視頻訊號的訊號電流正確輸入像素。但，若以多晶矽電晶體來形成擔負將訊號電流輸入像素的任務之訊號線驅動電路（在第 16 圖中，相當於電流源電路 612），則會因其特性產生偏差，所以該訊號電流也會產生偏差。

亦即，在適用電流輸入方式的發光裝置中，需要抑止構成像素以及訊號線驅動電路的 TFT 的特性偏差的影響。在此，雖可藉由使用第 16（B）圖所示構成的像素來抑止構成像素的 TFT 的特性偏差所造成的影響，但是要抑止構成訊號線驅動電路的 TFT 的特性偏差所造成的影響卻有困難。

在此，利用第 18 圖來簡單說明配置在驅動電流輸入方式的像素的訊號線驅動電路的電流源電路的構成與其之動作。

第 18（A）（B）圖的電流源電路 612，是相當於第 16（B）圖所示的電流源電路 612。電流源電路 612 是具有一定電流源 555～558。一定電流源 555～558 是根據經由端子 551～554 而輸入的訊號而被控制。由一定電流源 555～558 所供給的電流的大小，是各為不同，其比例是設定為 1：2

(6)

： 4 ： 8 。

第 18 ( B ) 圖是顯示電流源電路 612 的電路構成，圖中  
的一定電流源 555 ~ 558 是相當於電晶體。電晶體 555 ~ 558  
的導通電流會因  $L$  ( 閘極長 ) /  $W$  ( 閘極寬 ) 值的比為 ( 1 : 2  
： 4 : 8 ) 而形成 1 : 2 : 4 : 8 。如此一來，電流源電路 612  
可以  $2^4 = 16$  階段來控制電流的大小。亦即，可對 4 位元的  
數位視頻訊號輸出具有 16 灰階的類比值的電流。又，此電  
流源電路 612 是以多晶矽電晶體來形成，且與像素部一體  
形成於相同基板上。

如此，提案一習知內藏電流源電路的訊號線驅動電路  
( 例如，參考非專利文獻 1，2 ) 。

另外，在數位灰階方式中，供以表現多灰階影像的方式，  
例如有：組合數位灰階方式與面積灰階方式之方式（以下，記為面積灰階方式）和組合數位灰階方式與時間灰階方式之方式（以下，記為時間灰階方式）。面積灰階方式是將一像素分割為複數的副像素，以個別的副像素來選擇發光或不發光，利用一像素中發光的面積與以外的面積的差來表現灰階之方式。另外，時間灰階方式是藉由控制發光元件發光的時間來進行灰階表現之方式。具體而言，是將 1 訊框期間分割為長度不同的複數的副訊框期間，藉由選擇各期間的發光元件的發光或不發光，以在 1 訊框期間內發光的時間長度差來表現灰階。在數位灰階方式中，供以表現多灰階影像的方式，例如有組合數位灰階方式與時間灰階方式之方式（以下，記為時間灰階方式）（例如

(7)

，參考專利文獻1)。

## [非專利文獻1]

服部勵治，其他3名，「信學技報」，ED2001-8，電流指定型多晶矽 TFT 主動矩陣型驅動有機 LED 顯示器的電路模擬，p. 7-14

## [非專利文獻2]

Reiji H et al., 「AM-LCD'01」\_，OLED-4，p. 223-226

## [專利文獻1]

日本專利特開2001-5426號公報

## 【發明內容】

上述的電流源電路612是藉由L/W值的設計來將電晶體的導通電流設定成1：2：4：8。但，電晶體555～558會因製程或所使用的基板不同而產生的閘極長，閘極寬及閘極絕緣膜的膜厚的偏差等因素，而造成臨界值或移動度產生偏差。因此，想要按照設計來使電晶體555～558的導通電流能夠正確地形成1：2：4：8，有其困難性。亦即，依列而供應給像素的電流值會產生偏差。

爲了按照設計來使電晶體555～558的導通電流能夠正確地形成1：2：4：8，而必須使位於全列的電流源電路的

(8)

特性全相同。亦即，必須使訊號線驅動電路所具有的電流源電路的電晶體特性完全相同，其實現非常困難。

本發明是有鑑於上述問題點而完成者，提供一種可抑止 TFT 的特性偏差所造成的影響，而來對像素供給所期望的訊號電流之訊號線驅動電路。另外，本發明是在於提供一種可藉由能夠抑止 TFT 的特性偏差所造成的影響之電路構成的像素來抑止構成像素及驅動電路雙方的 TFT 的特性偏差所造成的影響，而來對發光元件供給所期望的訊號電流之發光裝置。

本發明是在於提供一種設有可抑止 TFT 的特性偏差的影響，而使所期望的一定電流通的電路（在說明書中稱為電流源電路）之新構成的訊號線驅動電路。另外，本發明是在於提供一種具備前述訊號線驅動電路的發光裝置。

又，本發明是在於提供一種在各列（各訊號線等）中配置有電流源電路的訊號線驅動電路。

本發明之配置於各訊號線（各列）的電流源電路是設定成可利用參考用一定電流源來供給預定的訊號電流。該被設定的電流源電路具有供給與參考用一定電流源成比例的電流之能力。其結果，藉由利用前述電流源電路，可以抑止構成訊號線驅動電路的 TFT 的特性偏差的影響。而且，決定否由電流源電路來將所被設定的訊號電流供應給像素之開關是根據視頻訊號來予以控制。

亦即，在必須對訊號線流通與視頻訊號成比例的訊號

(9)

電流時，是藉由控制開關（決定否由電流源電路來將所被設定的訊號電流供應給像素者）來進行，該開關是根據視頻訊號來予以控制。並且，在本說明書中，是將決定是否由電流源電路來對訊號線驅動電路供給訊號電流之開關，稱為訊號電流控制開關。

又，參考用一定電流源也可以與訊號線驅動電路一體形成在基板上，或者使用 IC 來配置於基板的外部。此情況，參考用電流可為一定的電流來從基板外部供應給訊號線驅動電路。

利用第 1 圖，第 2 圖來說明本發明的訊號線驅動電路的概要。第 1 圖，第 2 圖是表示由第  $i$  列至第  $(i+2)$  列的 3 條的訊號線的周邊的訊號線驅動電路。

首先，說明有關必須對訊號線流通與視頻訊號成比例的訊號電流時。

在第 1 圖中，訊號線驅動電路 403 是在各訊號線（各列）中配置有電流源電路 420。電流源電路 420 具有端子 a，端子 b 以及端子 c。設定訊號會被輸入端子 a。電流（參考用電流）會從連接於電流線的參考用一定電流源 109 來供應給端子 b。另外，端子 c 會經由開關 101（訊號電流控制開關）來輸出保持於電流源電路 420 的訊號。亦即，電流源電路 420 會根據由端子 a 所輸入的設定訊號來予以控制，且電流（參考用電流）會由端子 b 來供給，由端子 c 來輸出與該電流（參考用電流）成比例的電流（訊號電流）。並且，開關 101（訊號電流控制開關）是被配置於

(10)

電流源電路420與像素之間，前述開關101（訊號電流控制開關）的導通或關閉，是根據視頻訊號來予以控制。

接著，利用第2圖來說明與第1圖不同構成之本發明的訊號線驅動電路。在第2圖中，訊號線驅動電路403是在個別的每一訊號線（各列）中配置有2個以上的電流源電路。而且，電流源電路420具有複數的電流源電路。在此，是假設具有2個電流源電路，電流源電路420具有第1電流源電路421及第2電流源電路422。第1電流源電路421及第2電流源電路422具有端子a，端子b，端子c及端子d。設定訊號會被輸入端子a。電流（參考用電流）會從連接於電流線的參考用一定電流源109來供應給端子b。另外，端子c會經由開關101（訊號電流控制開關）來輸出保持於第1電流源電路421及第2電流源電路422的訊號（訊號電流）。亦即，電流源電路420會根據由端子a所輸入的設定訊號及由端子d所輸入的控制訊號來予以控制，電流（參考用電流）會由端子b來供給，且由端子c來輸出與該電流（參考用電流）成比例的電流（訊號電流）。並且，開關101（訊號電流控制開關）是被配置於電流源電路420與像素之間，前述開關101（訊號電流控制開關）的導通或關閉，是根據視頻訊號來予以控制。

此外，在本說明書中，是將針對電流源電路420完成訊號電流的寫入動作（設定訊號電流，根據參考用電流來設定訊號電流，電流源電路420可以輸出訊號電流的動作）稱為設定動作，以及將在像素中輸入訊號電流的動作（



(11)

電流源電路420輸出訊號電流的動作)稱為輸入動作。在第2圖中，由於輸入第1電流源電路421及第2電流源電路422的控制訊號彼此不同，因此第1電流源電路421及第2電流源電路422會一方進行設定動作，另一方進行輸入動作。藉此，可以同時進行2種動作。

另外，設定動作只要在任意的時間，以任意的時序來進行任意的次數即可。在此，到底要以如何的時序來進行設定動作，可藉由像素構成(配置於像素的電流源電路)或配置於訊號線驅動電路的電流源電路等的構成來任意調節。又，進行設定動作的次數，只要在訊號線驅動電路中供給電源，開始動作時，最低只進行1次即可。但，實際上根據設定動作而取得的資訊有可能會洩漏，因此若再度取得該資訊的較佳時機到來，只要再度進行設定動作即可。

在第1，第2圖所示的訊號線驅動電路中，敘述對訊號線供給與視頻訊號成比例的訊號電流之情形。但，本發明並不限定於此。例如，亦可將電流供應給與訊號線不同的其他配線。此情況，不必配置開關101(訊號電流控制開關)。在不配置此開關時，有關第1圖方面是顯示於第36圖，有關第2圖方面是顯示於第37圖。此情況，電流是被輸出於像素用電流線。視頻訊號是被輸出於訊號線。

在本發明中，視頻訊號有使用於像素的控制時，及使用於電流源電路的設定訊號時。亦即，視頻訊號並非只利用於供以顯示畫像，亦可利用於電流源電路的設定動作。

(12)

在將視頻訊號利用於像素的控制（畫像的顯示）時，電流源電路會進行輸入動作（電流輸出至像素）。又，在將視頻訊號利用於電流源電路的設定訊號時，電流源電路會進行設定動作。

又，電流會被輸出至訊號線或像素用電流線的其中一方。當電流被輸出至訊號線時，在將視頻訊號利用於像素的控制（畫像的顯示）之際，電流源電路會進行輸入動作（電流輸出至像素）。這是因為輸出至訊號線的電流為視頻訊號本身所致。另一方面，當電流為輸出至像素電流線時，在將視頻訊號利用於像素的控制（畫像的顯示）之際，配置於訊號線驅動電路的電流源電路中並非只限於進行輸入動作。這是因為在將視頻訊號利用於像素的控制（畫像的顯示）之際，在訊號線中會被輸入視頻訊號，該視頻訊號與配置於訊號線驅動電路的電流源電路在輸入動作時所輸出的電流無關所致。並且，在配置於訊號線驅動電路的電流源電路中，在進行配置於像素的電流源電路的設定動作時會進行輸入動作。

又，本發明在進行設定動作時，會利用視頻訊號來指定第1列～最終列中配置於任意列的電流源電路。並且，只在任意的期間指定電流源電路。如此一來，在配置於複數列的電流源電路中，設定動作可指定必要的電流源電路，且於所被指定的電流源電路中可花時間來進行設定動作，因此可正確進行設定動作。

若無法指定任意列的電流源電路，則在必須指定第1

(13)

列～最終列時，每一列的設定動作期間會變短。這是因為在某決定的期間中，必須對第1列～最終列的電流源電路進行設定動作，所以每一列的設定動作期間會變短。其結果，無法充分地進行設定動作。

又，在配置於複數列的電流源電路中，亦可依次由第1列至最終列來進行電流源電路的設定動作。但，若不由第1列依次來進行電流源電路的設定動作，亦即若可隨機來進行電流源電路的設定動作，則可產生各種的優點。例如，進行電流源電路的設定動作的時間長度可自由地取其長度。並且，可進行設定動作的期間為散落於1訊框中時，若可隨機地選擇任意的列，則自由度會提升，可拉長進行設定動作的期間。例如，在散落於1訊框中之可進行設定動作的期間，可利用所有該期間來進行1列份的電流源電路的設定動作。此外，就其他的優點而言，可使配置於電流源電路內的容量元件之電荷洩漏的影響不會顯著。如此一來，在隨著設定動作而有不良情況發生時，可使該不良情況不會顯著。

又，由於本發明是將視頻訊號利用於供以控制電流源電路的控制，因此不需要用以控制電流源電路的設定動作或用以指定電流源電路之專用的電路。其結果，因為可減少所配置的電路數量，所以可降低製造時的不良率，亦即能夠提高良率。並且，因為可減少所配置的電路數量，所以佈局面積也會縮小。因此，可縮小框緣面積，而使裝置能夠小型化。

(14)

又，本發明中，TFT 可以更換適用利用通常的單結晶之電晶體，或利用 SOI 的電晶體，有機電晶體等。

又，本發明中，所謂的發光裝置是包含具有發光元件的像素部及訊號驅動電路封入基板與覆蓋材料之間的面板，且於上述面板中安裝 IC 等之模組，顯示器等。亦即，所謂發光裝置是相當於面板，模組及顯示器等之總稱。

本發明是在於提供一種具有上述電流源電路的訊號線驅動電路。另外，本發明是在於提供一種可藉由使用不會受到 TFT 的特性左右的電路構成之像素，來抑止構成像素以及驅動電路的兩方的 TFT 的特性偏差的影響，且可對發光元件供給所期望的訊號電流  $I_{data}$  之發光裝置。

### 【實施方式】

〔供以實施發明的最佳形態〕

#### (實施形態 1)

在本實施形態中，將說明有關本發明之訊號線驅動電路中所具備之第 1 圖所示的電流源電路 420 的電路構成例。

在第 1 圖中，從端子 a 輸入的設定訊號是相當於從第 2 門鎖電路 413 供給的視頻訊號。但，由於視頻訊號亦被使用於像素的控制，因此不會直接輸入至電流源電路 420，而是經由邏輯運算器來輸入。藉此邏輯運算器，可將視頻訊號切換於供以像素的控制用（畫像的顯示）時，及供以電流源電路的控制用時。亦即，所謂從端子 a 輸入的設定訊號是相當於從連接於設定控制線（在第 1 圖中未圖示）

(15)

的邏輯運算器的輸出端子所供給的訊號。並且，在本發明中是配合從邏輯運算器的輸出端子所供給的訊號來進行電流源電路420的設定。

上述邏輯運算器的兩個輸入端子，一方會被輸入來自第2門鎖電路的訊號（相當於視頻訊號），另一方會從設定控制線來輸入訊號。在邏輯運算器中進行所被輸入的兩個訊號的邏輯運算，然後從輸出端子來輸出訊號。並且，在電流源電路中，會根據從上述邏輯運算器的輸出端子所輸入的訊號來進行設定動作或輸入動作。如此一來，在將視頻訊號利用於像素的控制（畫像的顯示）時，視頻訊號可以不對電流源電路造成影響。

若不配置上述邏輯運算器，而根據從第2門鎖電路所供給的訊號（相當於視頻訊號）來進行電流源電路420的設定動作或輸入動作，則在將視頻訊號利用於像素的控制（畫像的顯示）時，電流源電路420的設定動作或輸入動作等也會被進行。又，到底要對哪個電流源電路420進行設定動作或輸入動作，會依畫像的顯示圖案不同有所差異。亦即，無法正確地進行電流源電路420的設定動作或輸入動作等。相對的，若配置上述邏輯運算器，則即使在將視頻訊號利用於像素的控制（畫像的顯示）時，照樣可藉由使用來自設定控制線的訊號（輸入至上述邏輯運算器），來防止上述邏輯運算器的輸出端子的訊號產生變化，進而能夠正確地進行電流源電路420的設定動作或輸入動作等。

(16)

又，於本發明中，從第2門鎖電路輸出的訊號（相當於視頻訊號）有作為輸入像素的視頻訊號用時，及作為電流源電路的設定訊號用時。亦即，在以從第2門鎖電路輸出的訊號（相當於視頻訊號）來作為輸入像素的視頻訊號用時，訊號線驅動電路的電流源電路會進行輸入動作。並且，在以從第2門鎖電路輸出的訊號（相當於視頻訊號）來作為電流源電路的設定訊號用時，該電流源電路會進行設定動作。

因此，假使原封不動地將從第2門鎖電路輸出的視頻訊號輸入至電流源電路的端子 a，則於像素中輸入視頻訊號時，訊號線驅動電路的電流源電路會同時進行設定動作。亦即，訊號線驅動電路的電流源電路會同時進行設定動作及輸入動作。如此一來，視頻訊號會依顯示的畫像而變化，無法正確地進行設定動作。

在此，本發明是利用設定控制線所供給的訊號來控制電流源電路所進行設定動作的時序。並且，利用視頻訊號來控制到底是以哪一系列的電流源電路來進行設定動作。如此一來，在將視頻訊號作為輸入像素的視頻訊號用時，不會對訊號線驅動電路的電流源電路造成影響。而且，在將視頻訊號作為訊號線驅動電路的電流源電路的設定訊號來進行設定動作時，可以該電流源電路不進行輸入動作之方式來控制設定控制線，而使能夠正確地進行電流源電路的設定動作。

又，所謂移位暫存器是具有複數列利用觸發電路（FF

(17)

）等之構成者。而且，將在前述移位暫存器中輸入時脈訊號（S-CLK），開始脈衝（S-SP）以及時脈反轉訊號（S-CLKb）之後，按照這些訊號的時序來依序輸出的訊號予以稱為取樣脈衝。

第6(A)圖中，具有：開關104，105a，106與電晶體102（n通道型）與保持該電晶體102的閘極・源極間電壓VGS之容量元件103是相當於電流源電路420。

在電流源電路420中，開關104，開關105a會根據經由端子a而輸入的訊號來形成導通。如此一來，電流（參考用電流）會經由端子b而由連接於電流線的參考用一定電流源109（以下，記為一定電流源109）來供給，且預定的電荷會被保持於容量元件103。而且，至由一定電流源109所流通的電流（參考用電流）與電晶體102的汲極電流相等為止，電荷會被保持於容量元件103。

接著，根據經由端子a而輸入的訊號來使開關104，開關105a關閉。如此一來，預定的電荷會被保持於容量元件103，因此電晶體102會變成具有流通因應電流（參考用電流）之大小的電流的能力。而且，若開關101（訊號電流控制開關），開關116形成導通狀態，則電流會經由端子c而流入連接於訊號線的像素。此刻，電晶體102的閘極電壓會藉由容量元件103而被維持於預定的閘極電壓，所以在該電晶體102的汲極領域中會流通因應訊號電流I<sub>data</sub>的汲極電流。因此，不會被構成訊號線驅動電路的電晶體的特性偏差所左右，可以控制流入像素的電流的大

(18)

小。

又，在沒有配置開關 101（訊號電流控制開關）的情形時，若開關 116 形成導通狀態，則電流會經由端子 c 而流入連接於訊號線的像素中。

又，開關 104，105a 的連接構成，並非只限定於第 6（A）圖所示之構成。例如，也可以將開關 104 的一方連接於端子 b，將另一方連接於電晶體 102 的閘極電極之間，進而將開關 105a 的一方經由開關 104 而連接於端子 b，將另一方連接於開關 106 而構成。而且，開關 104 及開關 105a 是根據經由端子 a 而輸入的訊號來控制。

或者，也可以將開關 104 配置於端子 b 與電晶體 102 的閘極電極之間，將開關 105a 配置於端子 b 與開關 116 之間。亦即，若參照第 38（A）圖，則於設定動作時，可如第 38（A1）圖般地連接，在輸入動作時，可如第 38（A2）圖般地連接而配置配線及開關。在此，配線的數目及其連接並無特別加以限定。

又，在第 6（A）圖所示的電流源電路 420 中，無法同時進行設定訊號的動作（設定動作）與將訊號輸入像素的動作（輸入動作）。

在第 6（B）圖中，具有：開關 124，開關 125 與電晶體 122（n 通道型）與保持該電晶體 122 的閘極・源極間電壓 VGS 之容量元件 123，以及電晶體 126（n 通道型）的電路是相當於電流源電路 420。

電晶體 126 是具有作為開關或者電流源用電晶體的一



(19)

部份之機能。

在電流源電路420中，開關124，開關125會根據經由端子a而輸入的訊號來形成導通。如此一來，電流（參考用電流）會經由端子b而從連接於電流線之一定電流源109所供給，且預定的電荷會被保持於容量元件123。並且，從一定電流源109所流通的電流（參考用電流）與電晶體122的汲極電流相等為止，電荷會被保持於容量元件123中。而且，若開關124形成導通，則電晶體126的閘極・源極間電壓 $V_{GS}$ 會形成0V，因此電晶體126會形成關閉。

接著，使開關124，開關125形成關閉。如此一來，由於預定的電荷會被保持於容量元件123，因此電晶體122會形成具有流通因應訊號電流 $I_{data}$ 的大小的電流之能力。而且，若開關101（訊號電流控制開關）形成導通狀態，則電流會經由端子c而流入連接於訊號線的像素中。此刻，由於電晶體122的閘極電壓會藉由容量元件123而被維持於預定的閘極電壓，因此在電晶體122的汲極領域中會流通因應訊號電流 $I_{data}$ 的汲極電流。藉此，不會被構成訊號線驅動電路的電晶體的特性偏差所左右，而能夠控制輸入像素的電流的大小。

又，若開關124，125形成關閉，則電晶體126的閘極與源極會變成不是相同電位。其結果：被保持在容量元件123的電荷也會被分配於電晶體126，電晶體126會自動成為導通。此處，電晶體122，126會被串聯連接，而且，彼此的閘極會被連接。因此，電晶體122，126會當成多閘極

(20)

的電晶體而動作。亦即，在設定動作時與輸入動作時，電晶體的閘極長  $L$  會形成不同。因此，在設定動作時，由端子  $b$  所供給的電流值可以比在輸入動作時，由端子  $c$  所供給的電流值大。因此，可以更早使被配置在端子  $b$  與參考用一定電流源之間的各種負荷（配線電阻，交叉電容等）充電。因此，可以快速使設定動作結束。又，在沒有配置開關 101（訊號電流控制開關）時，若電晶體 126 形成導通狀態，則電流會經由端子  $c$  而流入連接於訊號線的像素中。

又，配線的數目及其連接構成，並無特別加以限定。亦即，若參考第 38（B）圖，則於設定動作時，可連接成如第 38（B1）圖所示，在輸入動作時，可連接成如第 38（B2）圖所示，而來配置配線或開關。特別是在第 38（B2）圖中，只要儲存在容量元件 107 的電荷不會漏掉即可。

又，在第 6（B）圖所示之電流源電路 420 中，無法同時進行無法同時進行設定訊號的動作（設定動作）與將訊號輸入像素的動作（輸入動作）。

在第 6（C）圖中，具有：開關 108，開關 110，電晶體 105b，106（ $n$  通道型），保持該電晶體 105b，106 的閘極・源極間電壓  $V_{GS}$  之容量元件 107 之電路是相當於電流源電路 420。

在電流源電路 420 中，開關 108，開關 110 會根據經由端子  $a$  而輸入的訊號來形成導通。如此一來，電流（參考用電流）會經由端子  $b$  來從連接於電流線的一定電流源

(21)

109供給，且預定的電荷會被保持於容量元件107。並且，從一定電流源109所流通的電流（參考用電流）與電晶體105b的汲極電流相等為止，電荷會被保持於容量元件107。此刻，由於電晶體105b及電晶體106的閘極電極會相互被連接，因此電晶體105b及電晶體106的閘極電壓會藉由容量元件107而保持。

接著，根據經由端子a而輸入的訊號來使開關108及開關110形成關閉。此刻，由於預定的電荷會被保持於容量元件107，因此電晶體106會變成具有流通因應電流（參考用電流）的大小的電流之能力。而且，若開關101（訊號電流控制開關）形成導通狀態，則電流會經由端子c來流入連接於訊號線的像素中。此刻，由於電晶體106的閘極電壓會藉由容量元件107而被維持於預定的閘極電壓，因此在電晶體106的汲極領域中會流通因應電流（參考用電流）之汲極電流。藉此，可以不受構成訊號線驅動電路的電晶體的特性偏差所左右，而能夠控制被輸入像素的電流的大小。

又，在沒有配置開關101（訊號電流控制開關）時，電流會經由端子c而流入連接於訊號線的像素中。

此刻，爲了在電晶體106的汲極領域正確流入因應訊號電流  $I_{data}$  之汲極電流，需要電晶體105b以及電晶體106的特性相同。更詳細爲電晶體105b以及電晶體106的移動度，臨界值等之值需要相同。另外在第6（C）圖中，任意設定電晶體105b以及電晶體106的  $W$ （閘極寬）／ $L$ （閘

(22)

極長)之值，使與由一定電流源109所供給的電流成比例的電流流入像素亦可。

另外，在電晶體105b以及電晶體106中，藉由設定大的連接在一定電流源109的電晶體的W/L，由一定電流源109供給大電流，可以使寫入速度變快。

另外，在第6(C)圖所示的電流源電路420中，可以同時進行設定訊號的動作(設定動作)與將訊號輸入像素的動作(輸入動作)。

而且，第6(D)，(E)圖所示的電流源電路420與第6(C)圖所示的電流源電路420，除了開關110的連接構成不同之外，其它的電路元件的連接構成爲相同。另外，第6(D)，(E)圖所示之電流源電路420的動作，由於是與第6(C)圖所示的電流源電路420的動作相同，因此此處省略說明。

又，開關的個數和其之連接構成，並不特別限定。即可以如參考第38(C)圖，在設定動作時，如第38(C1)圖般連接，在輸入動作時，如第38(C2)圖般連接而配置配線和開關。特別是在第38(C2)圖中，只要儲存在容量元件107的電荷不會漏掉即可。

第39(A)圖中，具有開關195b，195c，195d，195f，電晶體195a，容量元件195e的電路，是相當於電流源電路。在第39(A)圖所示的電流源電路中，開關195b，195c，195d，195f會根據經由端子a而輸入的訊號來形成導通。如此一來，電流透過端子b，由連接在電流線的一

(23)

定電流源 109 所供給，預定的電荷被保持在容量元件 195e 至由一定電流源 109 所供給的訊號電流與電晶體 195a 的汲極電流相等為止。

接著，開關 195b，195c，195d，f 會根據經由端子 a 而輸入的訊號來形成關閉。此刻，由於預定的電荷被保持在容量元件 195e，因此電晶體 195a 具有流過因應訊號電流的大小的電流的能力。此係電晶體 195a 的閘極電壓藉由容量元件 195e 而被設定為預定的閘極電壓，因應電流(參考用電流)之汲極電流流入該電晶體 195a 的汲極領域。在此狀態中，電流透過端子 c 被供應於外部。又，在第 39 (A) 圖所示之電流源電路中，無法同時進行電流源電路具有流過訊號電流之能力而設定的設定動作，與將該訊號電流流入像素的輸入動作。另外，根據經由端子 a 而輸入的訊號而被控制的開關為導通，而且，電流沒有由端子 c 流入時，需要連接端子 c 與其它的電位的配線。而且，此處，將該配線的電位設為  $V_a$ 。 $V_a$  只要是使由端子 b 所流入的電流原樣流通之電位即可，例如可為電源電壓  $V_{dd}$  等。

又，開關的個數和其之連接構成，並無特別限定。即可以如參考第 39 (B)，(C) 圖，在設定動作時，如 (B1) (C1) 般連接，在輸入動作時，如 (B2) (C2) 般連接而配置配線和開關。

另外，在第 6 (A) 圖，第 6 (C) ~ (E) 圖中，也可以使電流的流動方向(由像素往訊號線驅動電路的方向)為

(24)

相同，電晶體 102，電晶體 105b，電晶體 106 的極性（導電型）可以設為 p 通道型。

此處，第 7（A）圖是顯示電流的流動方向（由像素往訊號線驅動電路的方向）相同，使第 6（A）圖所示之電晶體 102 為 p 通道型時的電路圖。在第 7（A）中，藉由將容量元件配置在閘極・源極間，源極的電位即使變化，也可以保持閘極・源極間電壓。另外，第 7（B）~(D)圖是顯示電流的流動方向（由像素往訊號線驅動電路的方向）相同，使第 6（C）~(D)圖所示之電晶體 105b，106 為 p 通道型時的電路圖。

另外，第 40（A）圖是顯示在第 39 圖所示構成中，使電晶體 195a 為 p 通道型時。另外，第 40（B）是顯示在第 6（B）圖所示構成中，使電晶體 122，126 為 p 通道型時。

在第 42 圖中，具有開關 104，116，電晶體 102，容量元件 103 等之電路，是相當於電流源電路。

第 42（A）是相當於變更第 6（A）圖之一部份的電路。在第 42（A）圖所示的電流源電路中，在電流源的設定動作時與輸入動作時，電晶體的閘極寬  $W$  不同。即在設定動作時，如第 42（B）圖般連接，閘極寬  $W$  大。在輸入動作時，如第 42（C）圖般連接，閘極寬  $W$  小。因此，在設定動作時，由端子 b 所供給的電流值可以比在輸入動作時由端子 c 所供給之電流值大。因此，可以更快充電被配置在端子 b 與參考用一定電流源之間的各種負荷（配線電阻，交叉電容等）。因此，可以使設定動作更早完成。

(25)

又，在第42圖中，是顯示變更第6(A)圖之一部份的電路。但是，在第6圖之其它的電路和第7圖，第39圖，第41圖，第40圖等的電路也可以容易適用。

又，在第6圖，第7圖，第39圖所示的電流源電路中，電流是由像素流向訊號線驅動電路的方向。但是，電流不單由像素流向訊號線驅動電路的方向，也有由訊號線驅動電路流向像素的方向的情形。電流由像素流向訊號線驅動電路的方向，或者由像素流向訊號線驅動電路的方向，是與像素的構成有關。而且，在電流由訊號線驅動電路流向像素的方向時，在第6圖所示電路圖中，將  $V_{ss}$ (低電位電源)變更爲  $V_{dd}$ (高電位電源)，另外將電晶體102，105b，106，122，126設爲 p 通道型即可。另外，在第7圖所示電路圖中，將  $V_{ss}$  變更爲  $V_{dd}$ ，另外將電晶體102，105b，106設爲 n 通道型即可。

又，在上述的全部的電流源電路中，所被配置的容量元件，也可以藉由代替使用電晶體的閘極容量等而不配置。

又，第7(A)~(D)圖，第40(A)(B)圖的電路，在設定動作時，如第41(A1)~(D1)圖般連接，在輸入動作時，如第41(A2)~(D2)圖般連接而配置配線和開關。開關的個數，配線的數目和其之連接構成並無特別限定。

以下，在利用第6圖，第7圖來說明的電流源電路中，詳細說明第6(A)圖以及第7(A)圖，第6(C)~(E)圖以及第7(B)~(D)圖的電流源電路的動作。首先，利用第

(26)

19圖，說明第6(A)圖以及第7(A)圖的電流源電路的動作。

第19(A)圖～第19(C)圖是模型顯示電流流經電路元件間的路徑。第19(D)圖是顯示訊號電流  $I_{data}$  流入電流源電路時的流經各路徑的電流與時間的關係，第19(E)是顯示訊號電流  $I_{data}$  流入電流源電路時被儲存在容量元件16的電壓，即電晶體15的閘極・源極間電壓與時間的關係。另外，在第19(A)圖～第19(C)圖所示的電路圖中，11為參考用一定電流源，開關12～開關14為具有開關機能的半導體元件，15為電晶體(n通道型)，16為容量元件，17為像素。在本實施形態中，設開關14，與電晶體15，與容量元件16為與電流源電路20相當的電路。又，在第19(A)圖中，賦予引線與圖號，在第19(B)，(C)中，由於引線與圖號是按照第19(A)圖，因此圖示省略。又，在本說明書中，電流由第1門鎖電路所具有的電流源電路的參考用一定電流源11所供給，第2門鎖電路所具有的電流源電路對連接在訊號線之像素流入電流。但是，此處，為了簡單說明，說明電流由參考用一定電流源所供給，對連接在訊號線的像素供給電流之電流源電路。

n通道型之電晶體15的源極領域是連接  $V_{ss}$ ，汲極領域是連接參考用一定電流源11。而且，容量元件16的一方的電極連接於  $V_{ss}$ (電晶體15的源極)，另一方的電極是連接於開關14(電晶體15的閘極)。容量元件16是擔任保持電晶體15的閘極・源極間電壓的任務。



像素 17 是由發光元件和電晶體等構成，發光元件是具有：陽極與陰極，與被夾在該陽極與該陰極之間的發光層。在本說明書中，在將陽極當成像素電極使用時，稱陰極為對向電極，在將陰極當成像素電極使用時，將陽極稱為對向電極。另外，發光層是利用周知的發光材料所製作。發光層雖有單層構造與積層構造之 2 種構造，但是本發明可以利用周知的任一種構造。發光層的發光雖有由一重項激發狀態返回基底狀態之際的發光（螢光）與由三重項激發狀態返回基底狀態之際的發光（磷光），本發明可以適用利用其中一方或者兩方的發光之發光裝置。另外，發光層是由有機材料或無機材料等之周知的材料構成。

又，實際上，電流源電路 20 是被設置在訊號線驅動電路。而且，因應訊號電流  $I_{data}$  的電流由設置在訊號線驅動電路的電流源電路 20 透過訊號線或像素所有的電路元件等而流入發光元件。但是，第 19 圖是簡單說明參考用一定電流源 11，電流源電路 20 以及像素 17 的關係的概略用之圖的關係，詳細構成的圖示被省略。

首先，利用第 19（A），（B）圖來說明電流源電路 20 保持訊號電流  $I_{data}$  的動作（設定動作）。在第 19（A）圖中，開關 12，開關 14 成為導通，開關 13 成為關閉。在此狀態中，訊號電流  $I_{data}$  由參考用一定電流源 11 被輸出，電流由參考用一定電流源 11 流向電流源電路 20 的方向。此刻，由於訊號電流  $I_{data}$  是從參考用一定電流源 11 流出，因此如第 19（A）所示，在電流源電路 20 內，電流的路

(28)

徑會被分成  $I_1$  與  $I_2$  而流動。此刻的關係雖顯示在第 19 ( D ) 圖，但不用說是存在訊號電流  $I_{data} = I_1 + I_2$  之關係。

在電流開始由參考用一定電流源 11 流動之瞬間，由於電荷未被保持在容量元件 16，因此電晶體 15 會形成關閉。因此， $I_2 = 0$ ， $I_{data} = I_1$ 。

而且，逐漸地，電荷被儲存在容量元件 16，在容量元件 16 的兩電極間開始產生電位差（第 19 ( E ) 圖）。若兩電極間的電位差形成  $V_{th}$ （第 19 ( E ) 圖，A 點），則電晶體 15 會導通， $I_2 > 0$ 。如上述，由於  $I_{data} = I_1 + I_2$ ，因此  $I_1$  雖會逐漸減少，但是電流依然流通。在容量元件 16 更進行電荷的儲存。

容量元件 16 的兩電極間的電位差成為電晶體 15 的閘極・源極間電壓。因此，電晶體 15 的閘極・源極間電壓至成為所期望的電壓，即電晶體 15 可以流過  $I_{data}$  的電流的電壓（ $V_{GS}$ ）為止，容量元件 16 的電荷的儲存繼續著。而且，電荷的儲存一結束（第 19 ( E ) 圖，B 點），電流  $I_2$  變成不流，另外，由於電晶體 15 導通，因此  $I_{data} = I_2$ （第 19 ( B ) 圖）。

接著，利用第 19 ( C ) 圖來說明於像素輸入訊號電流  $I_{data}$  的動作（輸入動作）。在像素輸入訊號電流  $I_{data}$  時，使開關 13 導通，使開關 12 以及開關 14 關閉。由於在容量元件 16 中保持有在前述動作中所寫入的  $V_{GS}$ ，因此電晶體 15 會導通，且與訊號電流  $I_{data}$  相等的電流會經由開關 13 及電晶體 15 而流動於  $V_{ss}$  的方向，而來完成對像素之訊號

(29)

電流  $I_{data}$  的輸入。此刻，如使電晶體 15 在飽和領域中動作，即使電晶體 15 的源極・汲極間電壓變化，一定的電流也被供應給發光元件。

在第 19 圖所示的電流源電路 20 中，如第 19 (A) 圖～第 19 (C) 圖所示，首先，被分成爲對於電流源電路 20，使訊號電流  $I_{data}$  的寫入結束之動作（設定動作，相當於第 19 (A) 圖，(B) 圖），與對像素輸入訊號電流  $I_{data}$  的動作（輸入動作，相當於第 19 (C) 圖）。而且，在像素中，依據所輸入的訊號電流  $I_{data}$ ，進行對發光元件的電流的供給。

在第 19 圖所示的電流源電路 20 中，無法同時進行設定動作與輸入動作。因此，在需要同時進行設定動作與輸入動作時，以在像素被複數個連接之訊號線，另外在像素部配置複數條之訊號線的各訊號線至少設置 2 個電流源電路爲佳。但是，在沒有對像素輸入訊號電流  $I_{data}$  之期間內，如可以進行設定動作，也可以只在各訊號線（各列）設置 1 個電流源電路。

另外，第 19 (A) 圖～第 19 (C) 圖所示之電流源電路 20 的電晶體 15 雖是 n 通道型，當然也可以使電流源電路 20 的電晶體 15 爲 p 通道型。此處，在第 19 (F) 圖顯示電晶體 15 爲 p 通道型時的電路圖。在第 19 (F) 中，31 爲參考用一定電流源，開關 32～開關 34 爲具有開關機能之半導體元件（電晶體），35 爲電晶體（p 通道型），36 爲容量元件，37 爲像素。在本實施形態中，設開關 34 與電晶體 35

(30)

與容量元件 36 是相當於電流源電路 24 的電路。

電晶體 35 為 p 通道型，電晶體 35 的源極領域以及汲極領域是一方被連接於  $V_{dd}$ ，另一方被連接於一定電流源 31。而且，容量元件 36 的一方的電極被連接於  $V_{dd}$ ，另一方的電極被連接於開關 36。容量元件 36 是擔任保持電晶體 35 的閘極・源極間電壓之任務。

第 19 (F) 圖所示的電流源電路 24 的動作，除了電流的流動方向不同之外，其餘與上述的電流源電路 20 進行相同動作，因此此處省略說明。又，在不變更電流的流動方向，設計變更電晶體 15 的極性之電流源電路時，可以參考第 7(A) 圖所示之電路圖。

又在第 43 圖中，電流的流動方向與第 19 (F) 相同，設電晶體 35 為 n 通道型。容量元件 36 是連接在電晶體 35 的閘極・源極間。電晶體 35 的源極的電位在設定動作時與輸入動作時不同。但是，即使源極的電位變化，閘極・源極間電壓還是會被保持，因此會正常地動作著。

接著，利用第 20 圖，21 圖來說明第 6 (C) 圖 ~ (E) 圖以及第 7 (B) 圖 ~ (D) 圖之電流源電路的動作。第 20 (A) 圖 ~ 第 20 (C) 圖是模型顯示電流通過電路元件間之路徑。第 20 (D) 圖是顯示訊號電流  $I_{data}$  流入電流源電路時的流經各路徑的電流與時間的關係，第 20 (E) 圖是顯示在訊號電流  $I_{data}$  流入電流源電路時，被儲存在容量元件 46 的電壓，即電晶體 43，44 的閘極・源極間電壓與時間的關係。另外，在第 20 (A) 圖 ~ 第 20 (C) 圖所示

(31)

的電路圖中，41為參考用一定電流源，開關42為具有開關機能的半導體元件，43，44為電晶體（n通道型），46為容量元件，47為像素。在本實施形態中，設開關42，與電晶體43，44與容量元件46為相當於電流源電路25的電路。又，在第20（A）圖賦予引線與圖號，在第20（B），（C）圖中，由於引線與圖號是按照第20（A）圖，因此省略圖示。

n通道型的電晶體43的源極領域是被連接於 $V_{ss}$ ，汲極領域是被連接於一定電流源41。n通道型的電晶體44的源極領域是被連接於 $V_{ss}$ ，汲極領域是被連接於像素47的端子48。而且，容量元件46的一方的電極是被連接於 $V_{ss}$ （電晶體43以及44的源極），另一方的電極是被連接於電晶體43以及電晶體44的閘極電極。容量元件46是擔任保持電晶體43以及電晶體44的閘極・源極間電壓的任務。

另外，實際上，電流源電路25是被設置在訊號線驅動電路。而且，因應訊號電流 $I_{data}$ 的電流由設置在訊號線驅動電路的電流源電路25透過訊號線或像素所有的電路元件等而流入發光元件。但是，第20圖是簡單說明參考用一定電流源41，電流源電路25以及像素47的關係的概略用之圖的關係，詳細構成的圖示被省略。

在第20圖的電流源電路25中，電晶體43以及電晶體44的尺寸變得很重要。此處，就電晶體43以及電晶體44的尺寸為相同時與不同時，分開圖號而說明。在第20（A）圖～第20（C）圖中，電晶體43以及電晶體44的尺寸相同時

(32)

，利用訊號電流  $I_{data}$  說明。而且，在電晶體 43 以及電晶體 44 的尺寸不同時，利用訊號電流  $I_{data1}$  與訊號電流  $I_{data2}$  說明。又，電晶體 43 以及電晶體 44 的尺寸，是利用個別的電晶體的  $W$  (閘極寬) /  $L$  (閘極長) 的值而做判斷。

最初，說明電晶體 43 以及電晶體 44 的尺寸相同時。而且，首先利用第 20 (A) 圖，(B) 圖來說明將訊號電流  $I_{data}$  保持在電流源電路 20 的動作。在第 20 (A) 圖中，若開關 42 形成導通，則會以參考用一定電流源 41 來設定訊號電流  $I_{data}$ ，電流會從參考用一定電流源 41 流動於電流源電路 25 的方向。此刻，由於訊號電流  $I_{data}$  會從參考用一定電流源 41 流動，因此如第 20 (A) 圖所示，在電流源電路 25 內，電流的路徑會被分成  $I_1$  與  $I_2$  而流動。此刻的關係雖顯示於第 20 (D) 圖，但不用說是存在訊號電流  $I_{data} = I_1 + I_2$  之關係。

在電流開始由一定電流源 41 流動之瞬間，由於電荷未被保持在容量元件 46，因此電晶體 43 及電晶體 44 會形成關閉。因此， $I_2 = 0$ ， $I_{data} = I_1$ 。

而且，逐漸地，電荷被儲存在容量元件 46，在容量元件 46 的兩電極間開始產生電位差 (第 20 (E) 圖)。若兩電極間的電位差形成  $V_{th}$  (第 20 (E) 圖，A 點)，則電晶體 43 及電晶體 44 會導通， $I_2 > 0$ 。如上述，由於  $I_{data} = I_1 + I_2$ ，因此  $I_1$  雖會逐漸減少，但是電流依然流通。在容量元件 46 更進行電荷的儲存。

容量元件 46 的兩電極間的電位差成為電晶體 43 以及電

(33)

晶體 44 的閘極・源極間電壓。因此，電晶體 43 以及電晶體 44 的閘極・源極間電壓至成為所期望的電壓，即電晶體 44 可以流過  $I_{data}$  的電流的電壓（ $V_{GS}$ ）為止，容量元件 46 的電荷的儲存繼續著。而且，電荷的儲存一結束（第 20（E）圖，B 點），電流  $I_2$  變成不流，另外，由於電晶體 43 及電晶體 44 形成導通，因此  $I_{data}=I_2$ （第 20（B）圖）。

接著，利用第 20（C）圖來說明於像素輸入訊號電流  $I_{data}$  的動作。首先，使開關 42 關閉。由於在前述動作中被寫入之  $V_{GS}$  保持在容量元件 46，因此電晶體 43 及電晶體 44 會導通，且與訊號電流  $I_{data}$  相等的電流會流入像素 47。藉此，訊號電流  $I_{data}$  會被輸入像素。此刻，若使電晶體 44 在飽和領域中動作，則即使電晶體 44 的源極・汲極間電壓變化，流通的電流照樣可以不變地流入像素。

另外，在如第 6（C）圖之電流鏡電路的情形，即使不使開關 42 關閉，也可以利用由一定電流源 41 所供給之電流，於像素 47 流入電流。即對於電流源電路 20，可以同時進行設定訊號的動作，與將訊號輸入像素的動作（輸入動作）。

接著，說明電晶體 43 以及電晶體 44 的尺寸不同時。由於電流源電路 25 的動作與上述的動作相同，因此省略說明。電晶體 43 以及電晶體 44 的尺寸一不同，必然地，在參考用一定電流源 41 中所設定的訊號電流  $I_{data1}$  與流入像素的訊號電流  $I_{data2}$  不同。兩者的不同點，是與電晶體 43 以及電晶體 44 的  $W$ （閘極寬）／ $L$ （閘極長）的值的不同點有關。

(34)

通常，期望將電晶體 43 的  $W/L$  值設為比電晶體 44 的  $W/L$  值大。這是因為若使電晶體 43 的  $W/L$  值變大，則可使訊號電流  $I_{data1}$  變大之故。此情況，以訊號電流  $I_{data1}$  設定電流源電路時，由於可充電負荷（交叉電容，配線電阻），因此可快速進行設定動作。

第 20（A）圖～第 20（C）圖所示的電流源電路 25 的電晶體 43 以及電晶體 44 雖是 n 通道型，當然電流源電路 25 的電晶體 43 以及電晶體 44 也可以設為 p 通道型。此處，在第 21 圖顯示電晶體 43 以及電晶體 44 為 p 通道型時的電路圖。

在第 21 圖中，41 為一定電流源，開關 42 為具有開關機能的半導體元件，43，44 為電晶體（p 通道型），46 為容量元件，47 為像素。在本實施形態中，設開關 42，與電晶體 43，44 與容量元件 46 為相當於電流源電路 26 的電路。

p 通道型的電晶體 43 的源極領域是被連接於  $V_{dd}$ ，汲極領域是被連接於一定電流源 41。p 通道型的電晶體 44 的源極領域是被連接於  $V_{dd}$ ，汲極領域是被連接於像素 47 的端子 48。而且，容量元件 46 的一方的電極是被連接於  $V_{dd}$  (源極)，另一方的電極是被連接於電晶體 43 以及電晶體 44 的閘極電極。容量元件 46 是擔任保持電晶體 43 以及電晶體 44 的閘極・源極間電壓的任務。

第 21 圖所示的電流源電路 26 的動作，除了電流的流動方向不同之外，其餘則與第 20（A）圖～第 20（C）圖進行相同動作，因此此處省略說明。又，在不變更電流的流



(35)

動方向，設計變更電晶體 43，電晶體 44 的極性之電流源電路時，可以參考第 7(B)圖，第 33 圖。

如彙整以上，在第 19 圖的電流源電路中，與以電流源所被設定的訊號電流  $I_{data}$  相同大小的電流流入像素。換言之，在一定電流源中被設定的訊號電流  $I_{data}$  與流入像素的電流，其值相同，不受到設置在電流源電路的電晶體的特性偏差的影響。

另外，在第 19 圖的電流源電路以及第 6 ( B ) 圖的電流源電路中，在進行設定動作之期間中，無法由電流源電路對像素輸出訊號電流  $I_{data}$ 。因此，以在每一條訊號線設置 2 個電流源電路，於一方的電流源電路進行設定訊號的動作（設定動作），利用另一方的電流源電路，進行對像素輸入  $I_{data}$  之動作（輸入動作）為佳。

但是，在不同時進行設定動作與輸入動作時，也可以只在各列設置 1 個電流源電路。又，除了連接或電流流過的路徑不同之外，第 39 ( A ) 圖，第 40 ( A ) 圖的電流源電路與第 19 圖的電流源電路是相同。除了由一定電流源所供給的電流與由電流源電路所流入的電流的大小不同之外，第 42 ( A ) 圖的電流源電路是相同。另外，除了由一定電流源所供給的電流與由電流源電路所流入的電流的大小不同之外，第 6 ( B ) 圖，第 40 ( B ) 圖的電流源電路是相同。即在第 42 ( A ) 圖中，電晶體的閘極寬  $W$  在設定動作時與輸入動作時不同，在第 6 ( B ) 圖，第 40 ( B ) 圖中，電晶體的閘極長  $L$  在設定動作時與輸入動作時不同，除此

(36)

之外，與第19圖的電流源電路是相同的構成。

另一方面，在第20圖，21圖的電流源電路中，在一定電流源中所設定的訊號電流  $I_{data}$  與流入像素的電流的值，是與設置在電流源電路的2個電晶體的尺寸有關。即可以任意設計設置在電流源電路的2個電晶體的尺寸（ $W$ （閘極寬）/ $L$ （閘極長）），任意改變在一定電流源中所設定的訊號電流  $I_{data}$  與流入像素的電流。但是，在2個電晶體的臨界值或移動度等之特性產生偏差時，很難對像素輸入正確的訊號電流  $I_{data}$ 。

另外，在第20圖，21圖的電流源電路中，在進行設定動作之期間，可以對像素輸入訊號。即可以同時進行設定訊號的動作（設定動作）與對像素輸入訊號之動作（輸入動作）。因此，如第19圖之電流源電路般地，不需要在1條訊號線設置2個電流源電路。

具有上述構成之本發明，可以抑止 TFT 的特性偏差的影響，能夠對外部供給所期望的電流。

（實施形態2）

如以上所述，最好在第19圖（及第6(B)圖，第40(B)圖，第42(A)圖等）所示的電流源電路中，對每1條的訊號線（各列）設置2個電流源電路，而以一方的電流源電路來進行設定動作，及以另一方的電流源電路來進行輸入動作。這是因為可以同時進行設定動作及輸入動作。在實施形態中，將利用第8圖來說明有關第2圖所示之第1電流源電路421

(37)

或第2電流源電路422的構成及其動作。

並且，訊號線驅動電路具有：電流源電路420，移位暫存器，及閃鎖電路等。

在本發明中，所謂從端子a輸入的設定訊號是相當於從第2閃鎖電路413所供給的視頻訊號。亦即，所謂第2圖的設定訊號是相當於從第2閃鎖電路413所供給的視頻訊號。但，由於視頻訊號亦使用於像素的控制，因此並非直接輸入電流源電路420，而是經由邏輯運算器而輸入。藉此邏輯運算器，可將視頻訊號切換於供以像素的控制用（畫像的顯示）時，及供以電流源電路的控制用時。亦即，所謂從端子a輸入的設定訊號是相當於從連接於設定控制線（在第1圖中未圖示）的邏輯運算器的輸出端子所供給的訊號。並且，在本發明中是配合從邏輯運算器的輸出端子所供給的訊號與控制線的時序來進行電流源電路420的設定。

上述邏輯運算器的兩個輸入端子，一方會被輸入來自第2閃鎖電路的訊號（相當於視頻訊號），另一方會從設定控制線來輸入訊號。在邏輯運算器中進行所被輸入的兩個訊號的邏輯運算，然後從輸出端子來輸出訊號。並且，在電流源電路中，會根據從上述邏輯運算器的輸出端子所輸入的訊號來進行設定動作或輸入動作。

電流源電路420是根據經由端子a而輸入的設定訊號及經由端子d而輸入的訊號來予以控制，電流（參考用電流）會從端子b來供應，由端子c輸出與該電流（參考用

(38)

電流) 成比例的電流。

第 8 (A) 圖中，具有開關 134 ~ 開關 139，與電晶體 132 (n 通道型)，與保持該電晶體 132 的閘極・源極間電壓  $V_{GS}$  之容量元件 133 的電路是相當於第 1 電流源電路 421 或者第 2 電流源電路 422。

在第 1 電流源電路 421 或者第 2 電流源電路 422 中，開關 134，開關 136 會根據經由端子 a 而輸入的訊號來形成導通。另外，開關 135，開關 137 會根據經由端子 d 而從控制線輸入的訊號來形成導通。如此一來，電流 (參考用電流) 會經由端子 b 來從連接於電流線的參考用一定電流源 109 供給，且預定的電荷會被保持於容量元件 133。並且，從一定電流源 109 所流入的電流 (參考用電流) 與電晶體 132 的汲極電流相等為止，電荷會被保持於容量元件 133。

接著，根據經由端子 a，d 而輸入的訊號來使開關 134 ~ 開關 137 形成關閉。如此一來，由於預定的電荷會被保持在容量元件 133，因此電晶體 132 會變成具有流通因應訊號電流  $I_{data}$  的大小的電流之能力。而且，若開關 101 (訊號電流控制開關)，開關 138，開關 139 形成導通狀態，則電流會經由端子 c 而流入連接於訊號線的像素中。此刻，由於電晶體 132 的閘極電壓會藉由容量元件 133 而被維持於預定的閘極電壓，因此在電晶體 132 的汲極領域中會流通因應訊號電流  $I_{data}$  的汲極電流。藉此，可以不被構成訊號線驅動電路的電晶體的特性偏差所左右，進而能夠控制在像素中流動的電流的大小。

(39)

又，在沒有配置開關（訊號電流控制開關）時，若開關 138，139 形成導通狀態，則電流會經由端子 c 而流入連接於訊號線的像素中。

第 8（B）圖中，具有開關 144～開關 147，與電晶體 142（n 通道型），與保持該電晶體 142 的閘極・源極間電壓 VGS 的容量元件 143，與電晶體 148（n 通道型）的電路是相當於第 1 電流源電路 421 或者第 2 電流源電路 422。

在第 1 電流源電路 421 或者第 2 電流源電路 422 中，開關 144，開關 146 會根據經由端子 a 而輸入的訊號來形成導通。另外，開關 145，開關 147 會根據經由端子 d 而從控制線輸入的訊號來形成導通。如此一來，電流（參考用電流）會經由端子 b 來從連接於電流線的一定電流源 109 供給，且電荷會被保持於容量元件 143。並且，從一定電流源 109 所流通的電流（參考用電流）與電晶體 142 的汲極電流相等為止，電荷會被保持在容量元件 143。又，若開關 144，開關 145 形成導通，則由於電晶體 148 的閘極・源極間電壓 VGS 會成為 0V，因此電晶體 148 會自動地成為關閉。

接著，根據經由端子 a，d 而輸入的訊號來使開關 144～開關 147 形成關閉。如此一來，由於預定的電荷會被保持於容量元件 143，因此電晶體 142 會變成具有流通因應訊號電流的大小的電流之能力。而且，若開關 101（訊號電流控制開關）形成導通狀態，則電流會經由端子 c 而流入連接於訊號線的像素中。此刻，電晶體 142 的閘極電壓會藉由容量元件 143 而被設定為預定的閘極電壓，在該電晶

(40)

體 142 的汲極領域中流通因應訊號電流  $I_{data}$  的汲極電流。因此，可以不被構成訊號線驅動電路的電晶體的特性偏差所左右，而能夠控制在像素中流動的電流的大小。

又，若開關 144，145 形成關閉，則電晶體 142 的閘極與源極會變成不是同電位。其結果，被保持於容量元件 143 的電荷也會被分配於電晶體 148，電晶體 148 會自動地成為導通。此處，電晶體 142，148 會被串聯連接，而且，彼此的閘極會被相連接。因此，電晶體 142，148 會動作為多閘極的電晶體。亦即，在設定動作時與輸入動作時，電晶體的閘極長  $L$  會形成不同。因此，在設定動作時，由端子 b 所供給的電流值可以比在輸入動作時，由端子 c 所供給的電流值大。因此，可以更早使被配置在端子 b 與參考用一定電流源之間的各種負荷（配線電阻，交叉電容等）充電。因此，可以快速使設定動作結束。又，在沒有配置開關 101（訊號電流控制開關）時，若開關 144，145 形成關閉狀態，則電流會經由端子 c 而流入連接於訊號線的像素中。

又，第 8（A）圖是相當於在第 6（A）圖的構成中追加端子 d 的構成。第 8（B）圖是相當於在第 6（B）圖的構成中追加端子 d 的構成。如此，在第 6（A）（B）圖的構成中串聯追加開關之下，可變成追加端子 d 之第 8（A）（B）圖的構成。並且，在第 1 電流源電路 421 或者第 2 電流源電路 422 中串聯配置 2 個開關之下，可任意利用第 6 圖，第 39 圖，第 40 圖，第 42 圖等所示的電流源電路的構成。

(41)

又，在第2圖中，雖顯示設置在每一訊號線具有第1電流源電路421以及第2電流源電路422的2個電流源電路的電流源電路420之構成，但是，本發明並不限定於此。每一訊號線的電流源電路的個數並不特別限定，可以任意設定。複數的電流源電路可以設定為設置對應各個之一定電流源，由該一定電流源對電流源電路設定訊號電流。例如，也可以每一訊號線設置3個電流源電路420。而且，也可以在各電流源電路420設定由不同參考用一定電流源109來的訊號電流。例如，在1個電流源電路420，利用1位元用的參考用一定電流源，設定訊號電流，在1個電流源電路420，利用2位元用的參考用一定電流源，設定訊號電流，在1個電流源電路420，利用3位元用的參考用一定電流源，設定訊號電流。如此一來，可以進行3位元顯示。

具有上述構成的本發明，可以抑止 TFT 的特性偏差的影響，能夠對外部供給所期望的電流。

本實施形態可以任意與實施形態1組合。

(實施形態3)

在實施形態中，將利用第15圖來說明有關本發明之訊號線驅動電路所具備之發光裝置的構成。

在第15(A)圖中，發光裝置具有：在基板401上複數個像素會配置成矩陣狀的像素部402，且於像素部402的周邊具有：訊號線驅動電路403，及第1，第2掃描線驅動電路404，405。在第15(A)圖中，雖具有訊號線驅動電路403，

(42)

及 2 組的第 1，第 2 掃描線驅動電路 404，405，但本發明並非只限於此。驅動電路的個數可按照像素的構成來任意設計。並且，在訊號線驅動電路 403，及第 1，第 2 掃描線驅動電路 404，405 中會經由 FPC406 來從外部供給訊號。

其次，利用第 15(B)圖來說明有關第 1 及第 2 掃描線驅動電路 404，405 的構成及其動作。第 1 及第 2 掃描線驅動電路 404，405 具有：移位暫存器 407，及緩衝器 408。移位暫存器 407 是按照時脈訊號 (G-CLK)，開始脈衝 (S-SP)，及時脈反轉訊號 (G-CLKb) 來依次輸出取樣脈衝。然後在緩衝器 408 所被放大的取樣脈衝會輸入至掃描線而一行一行地形成選擇狀態。並且，在根據所被選擇的掃描線來予以控制的像素中依次寫入有來自訊號線的訊號。

此外，亦可形成在移位暫存器 407 與緩衝器 408 之間配置位準移位電路的構成。藉由位準移位電路的配置，可增大電壓振幅。

另外，本實施形態可任意組合實施形態 1，2。

(實施形態 4)

在實施形態中，將說明有關第 15(A)圖所示之訊號線驅動電路 403 的構成及其動作。在實施形態中，將利用第 3 圖來說明進行 1 位元的數位灰階顯示時所使用的訊號線驅動電路 403。

首先，說明有關對應於第 1 圖的情況時。並且，在此將針對線次驅動的情況時來加以說明。



(43)

第 3(A)圖是表示進行 1 位元的數位灰階顯示時之訊號線驅動電路 403 的概略圖。訊號線驅動電路 403 具有：移位暫存器 411，第 1 閘鎖電路 412，第 2 閘鎖電路 413，及一定電流電路 414。

簡而言之，移位暫存器 411 是利用複數列觸發電路 (FF) 等來構成，會被輸入時脈訊號 (G-CLK)，開始脈衝 (SSP)，及時脈反轉訊號 (G-CLKb)。按照這些訊號的時間來依次輸出取樣脈衝。

藉由移位暫存器 411 而輸出的取樣脈衝會被輸入第 1 閘鎖電路 412。並且，在第 1 閘鎖電路 412 中會被輸入數位視頻訊號，按照取樣脈衝所被輸入的時間來將視頻訊號保持於各列。

在第 1 閘鎖電路 412 中，至最終列為止，若視頻訊號的保持終了，則於水平回掃期間中，閘鎖脈衝會被第 2 閘鎖電路 413，被保持於第 1 閘鎖電路 412 的視頻訊號會一起被轉送至第 2 閘鎖電路 413。如此一來，被保持於第 2 閘鎖電路 413 的視頻訊號，1 行份會同時被輸入至一定電流電路 414。

在保持於第 2 閘鎖電路 413 的視頻訊號輸入一定電流電路 414 之間，在移位暫存器 411 中，取樣脈衝會再度被輸出。以後，重複此動作，進行 1 訊框份的視頻訊號的處理。另外，一定電流電路 414 也有具備將數位訊號轉換為類比訊號的任務的情形。

另外，一定電流電路 414 設置有複數個電流源電路 420

(44)

。第3(B)圖是表示由第 $i$ 列至第 $(i+2)$ 列的3條的訊號線的訊號線驅動電路的概略。

電流源電路420是根據經由端子 $a$ 而輸入的訊號來予以控制。另外，電流會經由端子 $b$ 來從連接於電流線的參考用一定電流源109供給。並且，在電流源電路420與連接於訊號線 $S_n$ 的像素之間，設有開關101（訊號電流控制開關），前述開關101（訊號電流控制開關）是根據視頻訊號來予以控制。當視頻訊號為明訊號時，訊號電流會從電流源電路420來供應給像素。當視頻訊號為暗訊號時，開關101（訊號電流控制開關）會被控制，而使電流不會供應給像素。亦即，電流源電路420具有流通預定電流的能力，是否對像素供應該電流，是藉由開關101（訊號電流控制開關）來控制。

又，在電流源電路420的構成中，可任意採用第6圖，第7圖，第39圖，第40圖，第42圖等所示之電流源電路420的構成。在電流源電路420中，並非只採用1個構成，亦可採用複數個。

又，從端子 $a$ 輸入的設定訊號是相當於從第2門鎖電路413供給的視頻訊號。但，由於視頻訊號亦被使用於像素的控制，因此不會直接輸入至電流源電路420，而是經由邏輯運算器來輸入。亦即，從端 $a$ 輸入的設定訊號是相當於從連接於設定控制線的邏輯運算器的輸出端子所供給的訊號。在本發明中，是配合從連接於設定控制線的邏輯運算器的輸出端子所被輸入的訊號來進行電流源電路420

(45)

的設定。

上述邏輯運算器的2個輸入端子，一方會被輸入從第2門鎖電路供給的訊號(相當於視頻訊號)，另一方會從設定控制線輸入訊號。並且，在此邏輯運算器中，進行所被輸入之2個訊號的邏輯運算，而從輸出端子來輸出訊號。亦即，在電流源電路420中，配合從連接於設定控制線的邏輯運算器的輸出端子所被供給的訊號來進行設定動作或輸入動作。

又，在電流源電路420中，在使用第6(A)圖，第7(A)圖所示的構成時，在上述進行輸入動作的期間，無法進行設定動作。因此，必須在未進行輸入動作的期間進行設定動作。但，未進行輸入動作的期間並非是連續存在於1訊框期間中，而是點在於1訊框期間中，因此該情況並非是依次來選擇各列，而是以能夠選擇任意的列為佳。

又，本發明中在進行電流源電路的設定動作時，是利用視頻訊號來指定電流源電路。因此，電流源電路的設定動作亦非從第1列至最終列為止的順序來進行，而是能夠隨機進行。亦即，視頻訊號為原本具有畫像資訊的訊號。因此，可容易使某列的畫像資訊與其他列的畫像資訊同值，或僅使某列的畫像資訊形成別的值，而與除此以外的列的畫像資訊形成同值。亦即，各列的視頻訊號的值可自由設定。因此，若只使某列的視頻訊號形成別的值，則可只使該列形成選擇狀態。然後，在進行其次的電流源電路的設定動作時，可只使完全不同列的視頻訊號形成別的值，

(46)

而只使該列形成選擇狀態。如此一來，可選擇任意的列，而非依次選擇各列。

又，進行設定動作的時間長度亦可自由取其長度。亦即，可利用視頻訊號來指定某列的電流源電路，然後開始進行設定動作，而使能夠自由設定到底要在何時進行下一列電流源電路的設定動作。因此，例如當可進行設定動作的期間為1時，可利用該期間全體來僅於某1列的電流源電路進行設定動作，或者對複數列的電流源電路進行設定動作。因此，可拉長進行設定動作的時間長度。

如此一來，若能夠隨機進行電流源電路的設定動作，則可產生各種的優點。例如，可進行設定動作的期間為點在於1訊框中時，若能夠選擇任意的列，則自由度會上升，可拉長設定動作的期間。若即使可進行設定動作的期間為點在於1訊框中，亦無法選擇任意的列，而必須從第1列開始依次選擇時，必須利用點在於1訊框中之可進行設定動作的期間中的1個期間來從第1列開始依次選擇。因此，每一列的設定動作期間會變短。

此外，就其他的優點而言，可使在電流源電路420中的某容量元件（例如，在第6(A)圖中為相當於容量元件103，在第6(B)圖中為相當於容量元件123，在第6(C)圖中為相當於容量元件107等）之電荷洩漏的影響不會顯著。

又，在電流源電路420中，配置有容量元件。但是，容量元件亦可以電晶體的閘極容量等來代替。根據電流源電路的設定動作，在所述容量元件儲存預定的電荷。理想

(47)

上，電流源電路的設定動作，可以在輸入電源時，只進行1次即可。亦即，在使訊號線驅動電路動作時，在其動作的最初的期間，只進行1次即可。其原因乃因為被儲存於容量元件的電荷量不需要依據動作狀態和時間等而使之變化，另外，也不會變化之故。但是，在現實上，各種雜訊會進入容量元件，與容量元件連接的電晶體的洩漏電流也會流入。其結果，被儲存在容量元件的電荷量有隨著時間而變化時。若電荷量產生變化，則由電流源電路所輸出的電流，亦即被輸入像素的電流也隨著變化。其結果，像素的亮度也會變化。因此，為了不使被儲存於容量元件的電荷變動，而必須以某週期來定期進行電流源電路的設定動作，更新電荷，將變化之電荷再度恢復為原來者，以重新保存正確的量的電荷。

假如，在被儲存於容量元件的電荷的變動量大時，進行電流源電路的設定動作，更新該電荷，使變化之電荷恢復為原來者，以重新保存正確量的電荷，則電流源電路輸出的電流量的變動也會跟著變大。因此，若由第1列依序進行設定動作，則會有顯示妨礙的情形發生，亦即電流源電路所輸出的電流量的變動可以眼睛來確認出的程度。即會有產生由第1列依序產生的像素的亮度的變化可以眼睛確認之程度的顯示妨礙的情形。此情況，並非是由第1列依序進行設定動作，而是只要隨機進行設定動作，便可使電流源電路輸出的電流量的變動變得不醒目。如此，藉由隨機選擇複數的配線，將可產生各種的優點。

(48)

另外，在第3(B)圖中，雖1列1列進行設定動作，但是並非只限定於此。如第44圖所示，亦可同時在複數列進行設定動作。在此，將同時在複數列進行設定動作稱為多相化。此外，雖在第44圖中配置2個參考用一定電流源109，但亦可由其他配置的參考用一定電流源來對此2個參考用一定電流源109進行設定動作。

在此，第45，46圖是表示第3(B)圖所示之一定電流電路414的詳細構成。第45圖是表示在電流源電路的部份中適用第6(C)圖時的電路。第46圖是表示在電流源電路的部份中適用第6(A)圖時的電路。

又，視頻訊號並非只在於指定電流源電路，原本的用途，亦即也會被使用於像素的控制，因此並非是直接輸入電流源電路420，而是經由邏輯運算器來輸入。並且，在邏輯運算器中也會從設定控制線來輸入訊號。亦即，在邏輯運算器中，會配合視頻訊號及從設定控制線所輸入的訊號來進行兩個訊號的邏輯運算，而從輸出端子輸出訊號。然後，藉由從邏輯運算器輸出的訊號來控制電流源電路的設定動作。

亦即，邏輯運算器會將視頻訊號切換成像素的控制（畫像的顯示）及電流源電路的控制。因此，並非只限於邏輯運算器，只要是能夠切換像素的控制及電流源電路的控制之電路，無論是使用哪一種電路皆可。例如，第45圖及第46圖所示，藉由開關的設置來進行切換。

到目前為止，雖是針對線次序驅動的情況時來加以說

(49)

明。以下，則是針對點次序驅動的情況時來加以說明。

在第 47(A)圖中，由視頻線所供給的視頻訊號是根據從移位暫存器 411 所供給的取樣脈衝的時序來進行取樣。並且，電流源電路 420 的設定動作是根據視頻訊號來進行。如此，在具有第 47(A)圖的構成時，進行點次序驅動。

又，若取樣脈衝被輸出，而只在視頻訊號從視頻線供給之間，開關 101（訊號電流控制開關）形成導通狀態，而且取樣脈衝形成不會被輸出，視頻訊號不會從視頻訊號供給的話，則當開關 101（訊號電流控制開關）形成關閉狀態時，會無法正確地動作。其原因乃在像素中，供以輸入電流的開關會維持導通狀態所致。在此狀態下，若使開關 101（訊號電流控制開關）形成關閉狀態，則由於電流不會被輸入像素，因此將無法正確地輸入訊框。

在此，爲了可以保持由視頻線所供給的視頻訊號，且維持開關 101（訊號電流控制開關）的狀態，而配置有門鎖電路 452。門鎖電路 452 可只以容量元件與開關來構成，或者由 SRAM 電路來構成。如此，取樣脈衝會被輸出，而視頻訊號會從視頻線 1 列 1 列地依序被供給，然後開關 101（訊號電流控制開關）會根據該視頻訊號來形成導通狀態或者關閉狀態，可藉由控制對像素的電流供給來實現點次序驅動。

又，門鎖電路 452 的輸出（視頻訊號）雖是利用於像素的控制，但也會被利用於電流源電路的設定動作。因應於各種利用的切換，門鎖電路 452 的輸出（視頻訊號）並

非是直接輸入電流源電路420，而是經由邏輯運算器262來輸入。藉此邏輯運算器262可將視頻訊號切換成用以像素的控制（畫像的顯示）時及用以電流源電路的控制時。

但是，在由第1列至最終列依序選擇時，在最初部份的列中，於像素中輸入訊框的期間長。另一方面，在最後部份的列中，即使輸入視頻訊號，下一行的像素還是會馬上被選擇。其結果，於像素中輸入訊框的期間會變短。此情況，如第47（B）圖所示，藉由在中央分隔被配置於像素部402的掃描線，將可以使在像素中輸入訊框的期間變長。此情況，會在像素部402的左側與右側各配置1個掃描線驅動電路，且利用該掃描線驅動電路來驅動像素。如此一來，即使是在被配置於同一行的像素中，照樣可在右側的像素與左側的像素中，錯開輸入訊框的期間。另外，第47（C）圖是表示被配置於第1，2行的右側與左側的掃描線驅動電路的輸出波形，及第2移位暫存器411的開始時脈（S-SP）。藉由如此的動作，即使在左側的像素中，還是可以使在像素中輸入訊框的期間變長，而容易進行點次序驅動。

又，與線次序驅動或者點次序驅動等無關，電流源電路420的設定動作只要在任意時序配置成任意列的電流源電路中進行任意的次數即可。但是，理想上，只要預定的電荷被保持在連接於配置在電流源電路420的電晶體的閘極・源極間的容量元件中，便可只進行設定動作時的1次即可。或者，可在被保持於容量元件的預定電荷放電（變



(51)

動)時進行。另外，電流源電路420的設定動作亦可花所需要的期間來進行全列的電流源電路420的設定動作。亦即，亦可在1訊框內進行全列的電流源電路420的設定動作。或者也可以在1訊框內對數列的電流源電路420進行設定動作，其結果，會花上數個訊框期間以上來進行全列的電流源電路420的設定動作。

又，以上雖是針對在各列中配置1個電流源電路時來加以說明，但是本發明並非只限於此，亦可配置複數個電流源電路。

例如，可在第3(B)圖的電流源電路的部份中適用第2圖。將此情況之一定電流電路414的詳細構成顯示於第48圖中。在此，第48圖是表示電流源電路的部份中適用第6(A)圖時的電路。藉由控制線的控制來對一方的電流源進行設定動作，同時另一方的電流源可進行輸入動作。

另外，有關本發明的訊號線驅動電路的電流源電路方面，第87圖是表示，佈局圖，第88圖是表示所對應的電路圖。

本實施形態可以任意與實施形態1~3組合。

(實施形態5)

在實施形態中，同樣將說明有關第15(A)圖所示之訊號線驅動電路403的詳細構成及其動作，但在實施形態中是針對進行3位元的數位灰階顯示時所使用的訊號線驅動電路403來加以說明。

(52)

第4圖是表示進行3位元的數位灰階顯示時之訊號線驅動電路403的概略圖。訊號線驅動電路403具有：移位暫存器411，第1門鎖電路412，第2門鎖電路413，及一定電流電路414。

簡而言之，移位暫存器411是利用複數列觸發電路(FF)等來構成，會被輸入時脈訊號(G-CLK)，開始脈衝(SSP)，及時脈反轉訊號(G-CLKb)。按照這些訊號的時間來依次輸出取樣脈衝。

藉由移位暫存器411而輸出的取樣脈衝會被輸入第1門鎖電路412。並且，在第1門鎖電路412中會被輸入3位元的數位視頻訊號(Digital Data1~ Digital Data3)，按照取樣脈衝所被輸入的時間來將視頻訊號保持於各列。

在第1門鎖電路412中，若視頻訊號保持至最終列，則在水平歸線期間中，門鎖脈衝會被輸入第2門鎖電路413，且保持於第1門鎖電路412的3位元的數位視頻訊號(Digital Data1~ Digital Data3)會一起傳送至第2門鎖電路413。如此一來，保持於第2門鎖電路413的3位元的數位視頻訊號(Digital Data1~ Digital Data3)會1行份輸入至一定電流電路414。

在保持於第2門鎖電路413的3位元的數位視頻訊號(Digital Data1~ Digital Data3)被輸入一定電流電路414之間，在移位暫存器411中取樣脈衝會再度被輸出。之後重複此動作，進行1訊框份的視頻訊號處理。

一定電流電路414有時亦具有將數位訊號轉換成類比

訊號的機能。並且，在一定電流電路414中設有複數個電流源電路420。第5圖是表示第*i*列～第(*i*+2)列的3條訊號線之訊號線驅動電路的概略圖。

而且，在第5圖中顯示關於配置有對應於各位元的參考用一定電流源109的情況時。

各電流源電路420具有端子*a*，端子*b*及端子*c*。電流源電路420是根據經由端子*a*而輸入的訊號來予以控制。並且，電流會經由端子*b*來從連接於電流線的參考用一定電流源109供給。而且，在電流源電路420與連接於訊號線*S<sub>n</sub>*的像素之間設有開關(訊號電流控制開關)111～113，上述開關(訊號電流控制開關)111～113是根據1位元～3位元的視頻訊號來予以控制。又，當視頻訊號為明訊號時，電流會從電流源電路供應給像素。相反的，當視頻訊號為暗訊號時，上述開關(訊號電流控制開關)111～113會被控制，而使電流不會被供應給像素。亦即，電流源電路420具有流動預定電流的能力，是否將該電流供應給像素，是藉由開關(訊號電流控制開關)111～113來控制。

此外，在第5圖中，電流線與參考用一定電流源是對應於各位元來配置。從各位元的電流源所被供給的總電流值會被供應給訊號線。亦即，一定電流電路414亦具有數位-類比轉換的機能。

另外，從端子*a*輸入的設定訊號是相當於從第2門鎖電路413供給的視頻訊號。但，由於視頻訊號亦被使用於像素的控制，因此不會直接輸入至電流源電路420，而是

經由邏輯運算器來輸入。亦即，從端 a 輸入的設定訊號是相當於從連接於設定控制線的邏輯運算器的輸出端子所供給的訊號。在本發明中，是配合從連接於設定控制線的邏輯運算器的輸出端子所被輸入的訊號來進行電流源電路 420 的設定。

上述邏輯運算器的 2 個輸入端子的其中一方會被輸入從第 2 門鎖電路供給的訊號(相當於視頻訊號)，另一方會從設定控制線輸入訊號。並且，在此邏輯運算器中，進行所被輸入之 2 個訊號的邏輯運算，而從輸出端子來輸出訊號。亦即，在電流源電路 420 中，配合從連接於設定控制線的邏輯運算器的輸出端子所被供給的訊號來進行設定動作或輸入動作。

由於本實施形態是舉一進行 3 位元的數位灰階顯示時的例子來說明，因此在各列設有 3 個電流源電路 420。若將從連接於 1 條訊號線的 3 個電流源電路 420 所供給的訊號電流予以設定為 1 : 2 : 4，則可以  $2^3 = 8$  階段來控制電流的大小。

電流源電路 420 的構成，可任意採用第 6，7，39，40，42 圖等所示之電流源電路 420 的構成。並且，在電流源電路 420 中並非只採用 1 個構成，亦可採用複數個。

此外，在第 5 圖所示的訊號線驅動電路中，雖是分別對 1 位元 ~ 3 位元配置專用的參考用一定電流源 109，但本發明並非只限於此。如第 49 圖所示，亦可配置比位元數還要少的個數之參考用一定電流源參考用一定電流源 109。

例如，亦可只配置最上位位元（在此為3位元）的參考用一定電流源109，而來設定由配置於1列的複數個電流源電路所選擇的1個電流源電路。然後，利用設定動作既已被執行的電流電路來進行其他電流源電路的動作。換言之，利用設定動作既已被執行的電流電路來共有設定資訊。

例如，只對3位元用的電流源電路420進行設定動作。然後，利用設定動作既已被執行的電流電路420來使其他1位元用與2位元用的電流源電路420共有資訊。更具而言，在電流源電路420中連接供應電流的電晶體（在第6(A)中圖相當於電晶體102）的閘極端子，且源極端子也會連接。其結果，共有資訊的電晶體（供應電流的電晶體）的閘極・源極間電壓會形成相等。

另外，在第49圖中，並非是在最下位位元（在此為1位元）的電流源電路中進行設定動作，而是在最上位位元（在此為3位元）的電流源電路中進行設定動作。如此，對值較大的位元的電流源電路4進行設定動作，將可縮小位元間的電流源電路的特性偏差所造成的影響。假設，在最下位位元（在此為1位元）的電流源電路中進行設定動作，而於上位位元的電流源電路中共有最下位位元的電流源電路所進行的設定動作的資訊時，若各個電流源電路的特性偏差，則上位位元的電流值不會形成正確的值。由於上位位元的電流源電路輸出的電流值大，因此若特性稍微形成偏差，則所受到的影響會變大，輸出的電流值也會跟著形成偏差。相反的，在最上位位元（在此為3位元）的

電流源電路中進行設定動作，而於下位位元的電流源電路中共有資訊時，即使各個電流源電路的特性偏差，還是會因為所輸出的電流值小，所以因偏差而造成的電流值差為小，其影響會變小。

以下，舉一例（第23，24，50圖）來說明第4，5，49圖所示之一定電流電路414的詳細構成。在設置於第23，24，50圖的各列之電流源電路420中，是否輸出預定的訊號電流至訊號線  $S_i(1 \leq i \leq n)$  是根據具有從第2門鎖電路413所輸入的數位視頻訊號之資訊來控制。

又，如第6(c)圖所示，在以具有電流鏡電路的構成來構成電流源電路420時，如第23，24圖所示，各電流源電路420所具有的電晶體的閘極電極亦可形成共通連接的構成。

第50圖是表示在第5圖所示的訊號線驅動電路中配置第6(A)圖的電流源電路時的電路圖。就第50圖而言，在設定動作時，電晶體 A~C 是形成 OFF 狀態而動作。這是為了防止電流洩漏。或者，亦可與電晶體 A~C 串連配置開關，在設定動作時使形成 OFF 狀態。

又，第23，24圖是表示配置比位元數還要少的個數之參考用一定電流源109時。第23圖是表示在第49圖所示的訊號線驅動電路中配置第6(C)圖的電流源電路時的電路圖。第24圖是表示在第49圖所示的訊號線驅動電路中配置第6(A)圖的電流源電路時的電路圖。

在第23圖中，設置於各列的電流源電路420是根據具

有從第2門鎖電路413所輸入的3位元的數位視頻訊號(Digital Data1~ Digital Data3)之 High 或 Low 的資訊來控制是否對訊號線  $S_i(1 \leq i \leq n)$  輸出預定的訊號電流  $I_{data}$ 。

電流源電路420是具有電晶體180~電晶體188以及容量元件189。在本實施形態中，電晶體180~電晶體188全部為  $n$  通道型。

1位元的數位視頻訊號會從第2門鎖電路413來輸入電晶體180的閘極電極。另外，電晶體180的源極領域與汲極領域是一方連接於源極訊號線 ( $S_i$ )，另一方連接於電晶體183的源極領域與汲極領域的一方。

2位元的數位視頻訊號會從第2門鎖電路413來輸入電晶體181的閘極電極。另外，電晶體181的源極領域與汲極領域是一方連接於源極訊號線 ( $S_i$ )，另一方連接於電晶體184的源極領域與汲極領域的一方。

3位元的數位視頻訊號會從第2門鎖電路413來輸入電晶體182的閘極電極。另外，電晶體182的源極領域與汲極領域是一方連接於源極訊號線 ( $S_i$ )，另一方連接於電晶體185的源極領域與汲極領域的一方。

電晶體183~電晶體185的源極領域與汲極領域是一方連接於  $V_{ss}$ ，另一方連接於電晶體180~電晶體182的源極領域與汲極領域的一方。電晶體186的源極領域與汲極領域是一方連接於  $V_{ss}$ ，另一方連接於電晶體188的源極領域與汲極領域的一方。

訊號會從 AND193的輸出端子來輸入電晶體187與電

(58)

晶體 188 的閘極電極。AND193 的輸入端子的一方會被連接於控制線，另一方會連接於第 2 閘鎖電路 413。並且，在第 23 圖中，AND193 的輸入端子的一方會被連接於控制線，另一方會連接於 1 位元用 (1st Bit) 的閘鎖電路。但，本發明並非只限於此，只要 AND193 的輸入端子的一方連接於 1 位元用 (1st Bit) 的閘鎖電路，2 位元用 (2nd Bit) 的閘鎖電路，及 3 位元用 (3rd Bit) 的閘鎖電路的其中之一即可。

電晶體 187 的源極領域與汲極領域是一方連接於電晶體 186 的源極領域與汲極領域的一方，另一方連接於容量元件 189 的一方的電極。電晶體 188 的源極領域與汲極領域是一方連接於電流線 190，另一方連接於電晶體 186 的源極領域與汲極領域的一方。

容量元件 189 的一方的電極是連接於電晶體 183～電晶體 186 的閘極電極，另一方的電極連接於  $V_{ss}$ 。容量元件 189 是擔任保持電晶體 183～電晶體 186 的閘極・源極間電壓的任務。

又，在電流源電路 420 中，若電晶體 187 及電晶體 188 形成 ON 狀態，則電流會從連接於電流線 190 的參考用一定電流源（圖中未示）流動至容量元件 189。此刻，電晶體 180～電晶體 182 為 OFF 狀態。

又，慢慢地電荷會被儲存於容量元件 189 中，兩電極間會開始產生電位差。然後，若兩電極間的電位差形成  $V_{th}$ ，則電晶體 183～電晶體 186 會形成 ON 狀態。

在容量元件 189 中，該兩電極的電位差，亦即電晶體



(59)

183～電晶體 186 的閘極・源極間電壓形成至所期望的電壓為止，電荷的儲存會持續著。換言之，電晶體 183～電晶體 186 形成至可使訊號電流流動的電壓為止，電荷的儲存會持續著。

一旦電荷的儲存終了，則電晶體 183～電晶體 186 會完全形成 ON 狀態。

又，在電流源電路 420 中，會根據 3 位元的數位視頻訊號來選擇電晶體 180～電晶體 182 的導通或非導通。例如，當電晶體 180～電晶體 182 皆形成的導通狀態時，供應給訊號線 (Si) 的電流會形成電晶體 183 的汲極電流，電晶體 184 的汲極電流及電晶體 185 的汲極電流的總和。並且，當只有電晶體 180 形成導通狀態時，會只有電晶體 183 的汲極電流供應給訊號線 (Si)。

如此，藉由連接電晶體 183～電晶體 185 的閘極端子，可共有設定動作的資訊。

在此，配置於同列的電晶體內，雖是共有設定動作的資訊，但並非只限定於此。例如，亦可與其他列的電晶體共有設定動作的資訊。亦即，也可將電晶體的閘極端子連接於其他列的電晶體。藉此，可減少應設定之電流源電路的數量。因此，而能夠縮短進行設定動作時所需的時間。並且，因為可減少電路數，所以能夠縮小佈局面積。

在第 24 圖中，在電流源電路的設定動作時，電晶體 182 是形成 OFF 狀態而動作。這是為了防止電流洩漏。並且，第 51 圖是表示在第 24 圖的構成中，與電晶體 182 串連

(60)

配置開關 203 時之電流源電路的電路圖。在第 51 圖中，除了對開關 203 進行設定動作時形成 OFF 狀態，其餘則形成 ON 狀態。

此刻，在第 23，24，51 圖中，若電晶體 183 的汲極電流，電晶體 184 的汲極電流，及電晶體 185 的汲極電流為設定成 1：2：4，則可以 23= 8 階段來控制電流的大小。因此，若設電晶體 183～185 的  $W$ （通道寬）/ $L$ （通道長）值為 1：2：4，則個別的導通電流會形成 1：2：4。

又，如上述，由於視頻訊號是被利用於像素的控制及電流源電路的控制等兩種用途，因此並非是直接輸入電流源電路 420，而是經由邏輯運算器而輸入。在第 23 圖中，上述邏輯運算器是相當於 AND193。

AND193 的輸入端子一方是連接於設定控制線，另一方是連接於第 2 門鎖電路 413。並且，在第 23 圖中，AND193 的輸入端子一方是連接於設定控制線，另一方是連接於 1 位元用的門鎖電路。但，本發明並非只限於此，AND193 的輸入端子一方亦可連接於 1 位元～3 位元用的門鎖電路的其中之一。

第 24 圖是表示與第 23 圖不同電路構成的電流源電路 420。在第 24 圖所示之電流源電路 420 中，可配置開關 191，開關 192 來取代電晶體 186～電晶體 188。

並且，在開關 191，開關 192 中輸入有來自 AND193 的輸出端子之訊號。AND193 的輸入端子一方是連接於控制線，另一方是連接於第 2 門鎖電路 413。並且，在第 23 圖中

(61)

，AND193的輸入端子一方是連接於控制線，另一方則是經由反相器來連接於3位元用（3rd Bit）的閘鎖電路。但，本發明並非只限於此，AND193的輸入端子一方亦可連接於1位元用（1rd Bit）的閘鎖電路，2位元用（2rd Bit）的閘鎖電路，3位元用（3rd Bit）的閘鎖電路的其中之一。

在第24圖中，開關191的一方端子是連接於電晶體185的汲極領域，但本發明並非只限於此，開關191的一方端子亦可連接於電晶體183～電晶體185的其中之一的汲極領域，。但，此情況，如第24圖所示，在保持用以控制連接有開關191的一方端子的電晶體185的視頻訊號之閘鎖電路（在第24圖中為3位元用的閘鎖電路（3rd Bit））中，在連接於AND193的輸入端子時，必須使經由反相器194來連接於閘鎖電路。

又，於第24圖所示的電流源電路420中，若開關191及開關192形成ON狀態，則電流會從連接於電流線190的參考用一定電流源（未圖示）來經由電晶體185流動於容量元件189，除此以外，則與第23圖所示之電流源電路420的動作相同，因此在本實施形態中省略說明。

又，於本實施形態中，具有第23，24圖所示電流源電路420的電晶體雖皆為n通道型，但本發明並非只限於此。亦可使用p通道型的電晶體。在使用p通道型的電晶體時之電流源電路420的動作，除了電流的流向改變，及容量元件並非連接於Vss，而是連接於Vdd以外，其餘則與

(62)

準照前述動作，因此省略說明。

又，在使用 p 通道型的電晶體時，當不更換  $V_{ss}$  與  $V_{dd}$  時，亦即電流的流向不改變時，只要利用第 6 圖與第 7 圖的對比，便可容易適用。

又，於本實施形態中，雖是針對進行 3 位元的數位灰階顯示時之訊號線的驅動電路的構成及其動作來加以說明，但本發明並非只限於 3 位元，亦可參考本實施形態來設計對應於任意的位元數之訊號線驅動電路，而使能夠進行任意的位元數之顯示。並且，本實施形態可以任意與實施形態 1～4 組合。

又，在進行任意的位元數之顯示時，可容易實現達成多相化或進行點次序驅動。

又，在第 5 圖中，雖是針對每一條訊號線來一一地配置各位元的電流源電路，但如第 2 圖所示，亦可對一條的訊號線配置複數個電流源電路。第 52 圖是表示該情況。同樣的，在第 49 圖所示的構成中，雖是一一地配置各位元的一定電流源 109，但如第 53 圖所示，亦可以複數位元來共有一定電流源 109。

(實施形態 6)

在本發明中，如前述所謂從第 1，2 圖所示的端子 a 輸入的設定訊號是表示從連接於設定控制線（未圖示）的邏輯運算器的輸出端子所輸入的訊號。在第 2 圖中所示控制線為與設定控制線不同的配線。設定訊號是使用從連接於

(63)

該設定控制線的邏輯運算器的輸出端子所輸入的訊號。

又，上述邏輯運算器的兩個輸入端子，一方會被輸入來自第2門鎖電路413的訊號（相當於視頻訊號），另一方會從設定控制線來輸入訊號。在上述邏輯運算器中進行所被輸入的兩個訊號的邏輯運算，然後從輸出端子來輸出訊號。並且，在電流源電路中，會根據從上述邏輯運算器的輸出端子所輸入的訊號來進行設定動作或輸入動作。

又，本實施形態中會利用第25～31圖來說明有關電流源電路所進行設定動作的時序。

在本實施形態中，大致會分成：如第25圖所示，不分割1訊框期間的驅動方式（全訊框方式），及如第26圖所示，將1訊框期間分割成複數個副訊框的驅動方式（副訊框方式）等來加以說明。

以下，首先利用第25圖來說明全訊框方式，其次說明有關副訊框方式。

通常，在液晶顯示裝置或發光裝置等的顯示裝置中，訊框頻率為60[Hz]程度。亦即，如第25(A)圖所示，在1秒間進行60次左右的畫面掃描。藉此，可使人的眼睛不會感覺到閃爍（畫面偏差）。此刻，將進行1次畫面掃描的期間稱為1訊框期間。

在全訊框方式時，如第25(B)圖所示，在1訊框期間中，從第1行至最終行來選擇掃描線之後，設置期間  $T_c$ 。所謂從第1行至最終行來選擇掃描線的期間是相當於訊號被輸入像素中的期間。第25(C)～25(E)圖是表示期間  $T_c$  之

(64)

視頻訊號的波形。上述視頻訊號的波形會依各訊框而有所不同。例如，3個訊框之視頻訊號的波形。又，設定期間  $T_c$  的長度雖未特別加以限定，但最好是設定成與1閘選擇期間（1水平掃描期間）相同長度。

第25(C)圖是表示第1訊框的期間  $T_{c1}$ 之視頻訊號的波形。此刻，是以由第2閘鎖電路413往設置於第  $i$  列的電流源電路的輸出能夠形成 **High** 之方式來控制視頻訊號的波形。第25(D)圖是表示第2訊框的期間  $T_{c2}$ 之視頻訊號的波形。此刻，是以由第2閘鎖電路413往設置於第  $j$  列的電流源電路的輸出能夠形成 **High** 之方式來控制視頻訊號的波形。第25(E)圖是表示第3訊框的期間  $T_{c3}$ 之視頻訊號的波形。此刻，是以由第2閘鎖電路413往設置於第  $k$  列的電流源電路的輸出能夠形成 **High** 之方式來控制視頻訊號的波形。

此外，所謂所謂設定期間  $T_c$  是相當於指定訊號線驅動電路所具有的電流源電路中進行設定動作的電流源電路之期間。亦即，在設定期間  $T_c$  中，會以進行設定動作的電流源電路的列的視頻訊號能夠形成 **High** 之方式來控制視頻訊號的波形。然後，如第25(C)~25(E)圖所示，在每個訊框期間中，指定在設定期間  $T_c$  中進行設定動作的電流源。

另外，在1訊框期間，並非只設置1個設定期間  $T_c$ ，亦可設置複數個。而且，設定期間  $T_c$  亦可不設置於訊框期間與訊框期間的境界，或者亦可設置於每一訊框期間。

(65)

此外，在第 25(C)～25(E)圖中，亦可不將從第 1 列至最終列之中的其中 1 列的視頻訊號的波形控制成 High，而是將從第 1 列至最終列中複數列的電流源電路的視頻訊號的波形控制成 High。

並且，在可同時進行訊號線驅動電路的電流源電路的設定動作與輸入動作時，是在設定期間  $T_c$  中，指定進行設定動作的電流源電路，且於除此以外的期間中進行設定動作。然後，同時進行輸入動作。

另一方面，在無法同時進行電流源電路的設定動作與輸入動作時，是在設定期間  $T_c$  中，指定進行設定動作的電流源電路，且於設定期間  $T_c$  中也進行設定動作。因此，此情況，設定期間  $T_c$  必須為電流源電路的設定動作可充分進行的期間。但，在 1 訊框期間中，不必進行所有電流源電路的設定動作，只要利用數個訊框期間來進行所有電流源電路的設定動作即可。

並且，在可同時進行電流源電路的設定動作與輸入動作時，亦可於設定期間  $T_c$  中，指定進行設定動作的電流源電路，且於設定期間  $T_c$  中進行設定動作。

其次，利用第 26 圖來說明副訊框方式。就副訊框方式而言，如第 26(A)圖所示，是將 1 訊框期間分割成長度不同的複數個副訊框。此刻的分割數大多是等於灰階位元數。第 26 圖是表示分割成 3 個副訊框期間 SF1～SF3 時。

各副訊框期間具有位址期間 ( $T_a$ ) 與保持期間 ( $T_s$ )。位址期間是在像素中寫入訊號的期間，與各副訊框期間的長

(66)

度相等。保持期間 ( $T_s$ ) 是在位址期間 ( $T_a$ ) 中，發光元件會根據所被寫入的訊號來進行發光的期間。

在副訊框方式中，設置期間  $T_c$  時，如第 26(B) 圖所示，可於某副訊框期間 SF 的位置期間  $T_a$  終了後只配置 1 次，或者如第 26(C) 圖所示，亦可於 1 訊框期間中配置複數次。當然，可在所有副訊框期間的位置期間終了後配置期間  $T_c$ ，或配置於位址期間中，或者亦可在每個任意的訊框期間設置期間  $T_c$ 。

在副訊框方式中，設置期間  $T_c$  時，如第 26(B) 圖所示，可於某副訊框期間的位置期間終了後只配置 1 次，或者如第 26(C) 圖所示，亦可於 1 訊框期間中配置複數次。當然，可在所有副訊框期間的位置期間終了後配置期間  $T_c$ ，或者配置於位址期間中。並且，亦可在每個任意的訊框期間設置期間  $T_c$ 。

在第 1，2 圖中，如前述所謂從端子 a 輸入的設定訊號是表示從連接於設定控制線的邏輯運算器的輸出端子所輸入的訊號。又，上述邏輯運算器的兩個輸入端子，一方會被輸入來自第 2 門鎖電路的訊號（相當於視頻訊號），另一方會從設定控制線來輸入訊號。在此，於第 1，2 圖中並未顯示出設定控制線，實際上從連接有輸出設定訊號的邏輯運算器的輸入端子之設定控制線所輸出的訊號波形是顯示於第 26(B)，(C) 圖中。

第 26(B)，(C) 圖是表示設定控制線的波形。在第 26(B)，(C) 圖所示的設定控制線的波形中，在從設定期間



(67)

Tc 終了後至下個位址期間開始的期間(設定期間 Tb)中會設定成 High。在第 26(B)圖中，在從設定期間 Tc 終了後至位址期間 Ta2開始的期間(設定期間 Tb1)中，設定控制線的波形會設定成 High，在第 26(C)圖中，在從設定期間 Tc 終了後至位址期間 Ta1開始的期間(設定期間 Tb1)與從設定期間 Tc 終了後至位址期間 Ta2開始的期間(設定期間 Tb2)中，設定控制線的波形會設定成 High。

如此一來，在設定期間 Tb1或設定期間 Tb2中，當電流源電路未進行輸入動作（輸出電流至像素）時，可在配置於訊號線驅動電路的電流源電路中進行設定動作。假若進行輸入動作的期間出現，則亦可暫時將設定控制線形成 Low，而只於該期間進行設定動作。但，在可同時進行配置於訊號線驅動電路的電流源電路的設定動作時，即使電流源電路進行輸入動作（輸出電流至像素），照樣可在電流源電路中進行設定動作。

又，如以上所述，在設定期間 Tc 中，訊號線驅動電路所具有的電流源電路中進行設定動作的電流源電路會被指定。假若設置於第 i 列的電流源電路 420被指定，則會將從設定期間 Tc 終了後至下個位址期間開始的期間(Tb)之設定控制線的波形形成 High，而使能夠進行設定動作。

接著，利用第 27～31圖來說明與上述不同，追加於電流源電路 420中而具有記憶電路 451的構成之訊號線驅動電路的設定動作時序。

(68)

第 27 圖是表示在各列中配置 1 個電流源電路 420 時。第 28 圖是表示在各列中配置 2 個電流源電路 420 時。在第 27 圖所示的構成中，當有同時進行設定動作與輸入動作的期間時，必須使用可同時進行設定動作與輸入動作的電流源電路 420。另一方面，就第 28 圖所示的構成而言，是在各列中配置有 2 個電流源電路 420，一方可進行設定動作，另一方則可進行輸入動作。因此，利用於第 28 圖的電流源電路 420 的構成並無特別加以限定。在第 27，28 圖所示的記憶電路 451 中，只要是具有保持資料的手段之電路，便可使用習知者。

又，有關第 27，28 圖中記憶控制線的訊號波形是利用第 29 圖來加以說明。首先，利用第 29(A) 圖來說明全訊框方式之記憶控制線的訊號波形，其次，利用第 29(B)，(C) 圖來說明副訊框方式之記憶控制線的訊號波形。

全訊框方式及副訊框方式的兩方式，如第 29(A)~(C) 圖所示，在設定期間  $T_c$  中，將記憶控制線的波形設定成 High。如此一來，在電流源電路 420 中，從設定期間  $T_c$  終了後至下個設定期間  $T_c$  開始的期間，可進行設定動作。

又，若記憶控制線的波形形成 High，則開關 450 會形成 ON 狀態，資料（視頻訊號）會被輸入記憶電路 451 中。又，若記憶控制線的波形形成 Low，則開關 450 會形成 OFF 狀態，資料（視頻訊號）會被持續保持於記憶電路 451 中。

因此，在電流源電路進行設定動作之間，即使視頻訊

號變化，照樣可藉由記憶電路451來記憶所指定的電流源電路，因此不會受到該視頻訊號的變化影響。就視頻訊號變化的期間而言，是相當於位址期間等。在可同時進行訊號線驅動電路的電流源電路的設定動作與輸入動作時，即使電流源電路進行輸入動作（輸出電流至像素），照樣可在電流源電路中進行設定動作。就電流源電路進行輸入動作（輸出電流至像素）的期間而言，是相當於位址期間等。

並且，在1訊框期間，並非只設置1個設定期間  $T_c$ ，亦可設置複數個。而且，設定期間  $T_c$  亦可設置於每一訊框期間。又，亦可不將從第1列至最終列之中的其中1列的視頻訊號的波形控制成 High，而是將從第1列至最終列中複數列的電流源電路的視頻訊號的波形控制成 High。

接著，利用第30圖來說明和上述不同的例子，亦即說明有關在各列配置1個電流源電路420時。就第30圖所示的構成而言，是在各列中配置1個電流源電路。此電流源電路有無法同時進行設定動作與輸入動作時。因此，有時候設定動作必須在未進行輸入動作的期間進行，輸入動作必須在未進行設定動作的期間進行。

在第30圖所示的構成中，配置邏輯運算器452，記憶電路451的輸出會被輸入至邏輯運算器452（在第30圖中為AND）的一方輸入端子，在另一方的輸入端子中輸入來自第2記憶控制線的訊號。由上述邏輯運算器的輸出端子所輸出的訊號是相當於對電流源電路420的設定訊號。

(70)

同樣的，在第30圖中，亦可如第45圖或第46圖所示，使用開關來取代邏輯運算器的部份。

如此藉由邏輯運算器452的配置，無論記憶電路451所具有的資料如何，輸入電流源電路420的端子 a 的訊號是利用第2記憶控制線來予以控制。因此，在電流源電路420中會被設定成能夠進行設定動作或輸入動作。

又，第31(A)圖～第31(C)圖是表示第1記憶控制線的訊號波形與第2記憶控制線的訊號波形。首先，利用第31(A)圖來說明全訊框方式的第1及第2記憶控制線的波形，其次，利用第31(B)，(C)圖來說明副訊框方式的第1及第2記憶控制線的波形。在全訊框方式及副訊框方式的兩方式中，如第31(A)圖～第31(C)圖所示，第1記憶控制線的波形是在設定期間  $T_c$  中設定成 High。又，第2記憶控制線的波形是在位址期間中設定成 Low。

所謂位址期間，大多是意指相當於電流源電路420在像素中供給預定電流的期間，因此第2記憶控制線的波形在位址期間中會被設定成 Low。如此一來，在電流源電路420中會被設定成能夠進行設定動作或輸入動作。

亦即，可藉由控制第2記憶控制線來停止配置於訊號線驅動電路的電流源電路的設定動作。就需要停止訊號線驅動電路的電流源電路的設定動作而言，是在無法同時進行電流源電路的設定動作與輸入動作之下，必須進行電流源電路的輸入動作時。在位址期間中，大多進行電流源電路的輸入動作，此情況如第31(B)圖及第31(C)圖所示，可

(71)

於位址期間中事先使第2記憶控制線的波形形成 Low。假若在位址期間以外的期間進行電流源電路的輸入動作（輸出電流至像素），則只要在該期間中事先使第2記憶控制線的波形形成 Low 即可。

又，本實施形態可以任意與實施形態1～5組合。

(實施形態7)

對電流源電路供給電流的參考用一定電流源109，亦可於基板上與訊號線驅動電路形成爲一體，或者亦可利用IC等來配置於基板的外部。在一體形成於基板上時，可以利用第6～8圖，第39，第40圖，第42圖所示之電流源電路的其中一種來形成。或者也可以單單配置1個電晶體，因應施加於閘極的電壓來控制電流值。在本實施形態中，將說明有關參考用一定電流源109的構成及其動作。

第32圖是表示最簡單的一個例子的情形，亦即有關在閘極中施加電壓的方式。假設，只需要1條電流線時，則只要從第32圖所示的構成中去除電晶體1840，1850及其對應的電流線即可。在第32圖中，是藉由調節閘極電壓（經由端子f來從外部施加於電晶體1830，1840，1850者）來控制電流的大小。並且，此刻，設電晶體1830，1840，1850的W/L值爲1：2：4，個別的導通電流成爲1：2：4。

接著，在第33（A）圖中，說明有關從端子f來供給電流的情況。如第32圖所示，在閘極施加電壓來進行調整

(72)

時，因溫度特性等，其電晶體的電流值會有變動時發生。但，如第33（A）所示，若以電流輸入，則可抑止該影響。

又，在第32圖，第33（A）圖所示的構成時，在電流流動於電流線之間，必須由端子 f 持續輸入電壓或電流。但，當不需要在電流線中流動電流時，則不必由端子 f 輸入電壓或電流。

另外，如第33（B）圖所示，亦可在第33（A）圖的構成中追加開關1870，

，1880與電容元件1890。如此一來，即使在對電流線供給電流時，還是可以停止來自參考用 IC 的供給（由端子 f 輸入之電流或電壓的供給），進而消費電力會變小。

又，在第32圖，第33圖所示的構成中，與配置於參考用一定電流源的其它的電流源用電晶體共有資訊。亦即，電晶體1830，1840，1850的閘極會彼此連接。

在此，第34圖是表示在各電流源電路中進行設定動作的情形。在第34圖中，由端子 f 輸入電流，且以端子 e 來控制時序。並且，在電流源電路中可適用第6，7，39，40，42圖等所示的構成。

又，第34圖所示的電路為適用第6（A）圖的電路之例子。因此，無法同時進行設定動作與輸入動作。因此，此電路的情況，對於參考用一定電流源の設定動作，必須以不需要對電流線流動電流的時序來進行。

第35圖是表示使形成多相化時的例子。亦即，相當於

(73)

適用第 44 圖所示的構成之參考用一定電流源 109。在多相化時，亦可使用第 32 圖，第 33 圖，第 34 圖的電路。但，由於被供應給電流線的電流值相同，因此如第 33 圖所示，只要利用一電流來對各電流源電路進行設定動作，便可削減由外部輸入的電流數。

又，本實施形態可以任意與實施形態 1～6 組合。

#### ● (實施形態 8)

利用第 54 圖來說明本發明的實施形態。在第 54 (A) 圖中，在像素部的上方配置訊號線驅動電路，在下方配置一定電流電路，在前述訊號線驅動電路配置電流源 A，在一定電流電路配置電流源 B。若從電流源 A，B 供給的電流為  $I_A$ ， $I_B$ ，供應給像素的訊號電流為  $I_{data}$ ，則  $I_A = I_B + I_{data}$  成立。然後，在對像素寫入訊號電流時，設定成能夠從電流源 A，B 雙方來供給電流。此刻，若增大  $I_A$ ， $I_B$ ，則可使對像素之訊號電流的寫入速度變快。

此刻，利用電流源 A 來進行電流源 B 的設定動作。在像素中流動由來自電流源 A 減去電流源 B 的電流之電流。因此，若利用電流源 A 來進行電流源 B 的設定動作，則可使雜訊等之各種影響變得更小。

第 54 (B) 圖中，參考用一定電流源（以下，記為一定電流源）C，E 是被配置於像素部的上方與下方。然後，利用電流源 C，E 來進行配置於訊號線驅動電路及一定電流電路的電流源電路之設定動作。電流源 D 是相當於

(74)

設定電流源 C，E 之電流源，參考用電流會從外部來供應。

又，在第 54 (B) 圖中，亦可將配置於下方的一定電流電路當成訊號線驅動電路。藉此，訊號線驅動電路可配置於上方與下方的雙方。然後，各擔當畫面（像素部全體）的上下各一半的控制。藉此，可以同時控制 2 行份的像素。因此，可以使對訊號線驅動電路的電流源，像素，像素的電流源等之設定動作（訊號輸入動作）用的時間變長。因此，可以更正確進行設定。

本實施形態可以任意與實施形態 1～7 組合。

#### (實施形態 9)

至目前為止的上述形態中，主要是針對存在訊號電流控制開關時加以說明。在本實施形態中，是針對無訊號電流控制開關時，亦即對有別於訊號線之其他的配線供給不與視頻訊號成比例的電流（一定的電流）時加以說明。此情況，不需要配置開關 101（訊號電流控制開關）。

又，在不存在訊號電流控制開關時，除了沒有配置訊號電流控制開關之外，其餘則與訊號電流控制開關存在時相同。因此，簡單做說明，並省略同樣的部份。

若與配置訊號電流控制開關時作一對比，則有關第 1 圖方面是顯示於第 36 圖，有關第 2 圖方面是顯示於第 37 圖。有關第 3 (B) 圖方面是顯示於第 55 (A) 圖。在至目前為止的實施形態中，是藉由視頻訊號來控制訊號電流控制



(75)

開關，而來將電流輸出至訊號線。在本實施形態中，電流是被輸出至像素用電流線。視頻訊號會被輸出至訊號線。

第55(B)圖是表示有關此情況的像素構成概略圖。接著，針對像素的動作方法來簡單做說明。首先，當開關用電晶體導通時，視頻訊號會經由訊號線來輸入像素，且被保存於電容元件。然後，驅動用電晶體會根據視頻訊號的值來形成導通或關閉。另一方面，電流源電路具有流通一定電流的能力。因此，當驅動用電晶體形成導通時，一定的電流會流動於發光元件而發光。當驅動用電晶體形成關閉時，電流不會流動於發光元件中，而不發光。藉此來顯示圖像。但，此情況，只能表現發光與不發光的兩種狀態。因此，會利用時間灰階法或面積灰階法等來謀求多灰階化。

又，電流源電路的部份是適用第6圖，第7圖，第39圖，第40圖，第42圖等的電路。又，為了使電流源電路流通一定的電流，只要進行設定動作即可。在像素的電流源電路中進行設定動作時，是經由像素用電流線來輸入電流而執行。在對像素的電流源電路進行設定動作時，只要在任意時間，以任意的時序來進行任意次數即可。對像素的電流源電路之設定動作，可與用以顯示影像的動作完全無關地進行。並且，最好在保存於電容元件（位於電流源電路中）的電荷洩漏時，進行設定動作。

接著，第56圖，第57圖是表示第55(A)圖所示的一定電流電路414的詳細構成。在此，第56是表示在電流源

(76)

電路的一部份中適用第 6 (A) 圖時的電路。第 57 是表示在電流源電路的一部份中適用第 6 (E) 圖時的電路。

另外，考量有關在第 55 (A) 圖的電流源電路的一部份中適用第 37 圖的電路的情況時。第 68 圖是表示此情況的一定電流電路 414 的詳細構成。在此，第 58 是表示在電流源電路的一部份中適用第 6 (A) 圖時的電路。第 57 是表示在電流源電路的一部份中適用第 6 (E) 圖時的電路。可藉由控制控制線來對一方的電流源進行設定動作，同時另一方的電流源可進行輸入動作。

又，有關加諸電源電路 420 而具有記憶電路 451 的構成方面，若以配置訊號電流控制開關時與不配置時來作一對比，則有關第 27 圖方面是顯示於第 59 圖，有關第 28 圖方面是顯示於第 60 圖，有關第 30 圖方面是顯示於第 61 圖。

並且，在訊號電流控制開關不存在時，除了沒有訊號電流控制開關之外，其餘則與訊號電流控制開關存在時相同。因此，省略詳細說明。

本實施形態可以任意與實施形態 1～8 組合。

(實施形態 10)

在本實施形態中是針對配置有記憶電路 451 時的訊號線驅動電路 403 的詳細構成來加以說明。

首先，針對存在有訊號電流控制開關時，亦即對訊號線供給與視頻訊號成比例的電流時來加以說明。

第 62，63 圖是表示第 27 圖所示構成的更詳細構成。第

(77)

62圖所示的電路為適用第6(E)圖的電路例。第63圖所示的電路為適用第6(A)圖的電路例。

就第62圖而言，是在進行電流源電路的設定動作之間，可同時進行輸入動作（輸出電流至像素）。因此，在進行輸入動作的位址期間，可進行設定動作。又，由於進行指定後的設定動作之電流源電路的資訊會被保存於記憶電路451中，因此不會受到視頻訊號的變化之影響。

接著，第64圖是表示第28圖的詳細構成。第64圖所示的電路為適用第6(A)圖的電路例。

就第64圖而言，可藉由經控制線而供給的訊號來切換電流源電路的動作。因此，可同時進行設定動作與輸入動作（輸出電流至像素）。因此，在進行輸入動作的位址期間，可在未進行輸入動作的一方電流源電路中進行設定動作。又，由於進行所被指定的設定動作之電流源電路的資訊會被保存於記憶電路451中，因此不會受到視頻訊號的變化之影響。

接著，第65圖是表示第30圖的詳細構成。第65圖所示的電路為適用第6(A)圖的電路例。

就第64圖而言，可藉由邏輯運算器452所供給的訊號來自由切換電流源電路的設定動作與輸入動作（輸出電流至像素）。

其次，說明有關進行3位元的數位灰階顯示時。

第66圖是表示第27圖所示構成的更詳細構成。第66圖所示的電路為適用第6(C)圖的電路例。就第66圖而言，即

(78)

使在進行電流源電路的設定動作之間，照樣可以同時進行輸入動作（輸出電流至像素）。因此，在進行輸入動作的位址期間，可進行設定動作。又，由於進行所被指定的設定動作之電流源電路的資訊會被保存於記憶電路451中，因此不會受到視頻訊號的變化之影響。

第67圖是表示第28圖所示構成的更詳細構成。第67圖所示的電路為適用第6(A)圖的電路例。就第67圖而言，即使在進行電流源電路的設定動作之間，照樣可以根據經由控制線而供給的訊號來切換電流源電路的動作。因此，可同時進行設定動作與輸入動作（輸出電流至像素）。因此，在進行輸入動作的位址期間，可在未進行輸入動作的一方電流源電路中進行設定動作。又，由於進行設定動作之電流源電路的指定會被保存於記憶電路451中，因此不會受到視頻訊號的變化之影響。

又，第67圖是表示有關參考用一定電流源的個數比顯示點數還要少的情況時。亦即，有關連接電晶體的閘極，且共有該設定後的資訊時。又，亦可只設置與顯示點數同樣個數的參考用一定電流源，對各位元的電流源電路來進行設定動作。

第68圖是表示第30圖所示構成的更詳細構成。第68圖所示的電路為適用第6(A)圖的電路例。就第68圖而言，可根據邏輯運算器452所供給的訊號來自由地切換電流源電路的設定動作與輸入動作（輸出電流至像素）。並且，在第68圖中顯示有關參考用一定電流源的個數與顯示位元數

(79)

相等的情況時。亦即，依各位元的電流源電路來進行設定動作。又，亦可使參考用一定電流源的個數比顯示點數還要少，且共有既已被設定的電流電路。亦即，亦可連接配置於彼此共有資訊的電流源電路之電晶體的閘極。

至目前為止，是針對配置有訊號電流控制開關時來加以說明。其次，是針對無訊號電流控制開關，亦即對有別於訊號線的配線供給與視頻訊號成比例的電流（一定的電流）時來加以說明。此情況是不配置開關 1 0 1（訊號電流控制開關）。

第 69，70 圖是表示第 59 圖所示構成的更詳細構成。第 69 圖所示的電路為適用第 6(E) 圖的電路例。第 70 圖所示的電路為適用第 6(A) 圖的電路例。

就第 69 圖而言，即使在進行電流源電路的設定動作之間，照樣可同時進行輸入動作（輸出電流至像素）。因此，即時在進行輸入動作的期間，亦即在配置於像素的電流源電路的設定動作中，照樣可在配置於訊號線驅動電路的電流源電路中進行設定動作。又，由於進行所被指定的設定動作之電流源電路的資訊會被保存於記憶電路 451 中，因此不會受到視頻訊號的變化之影響。

此構成的情況，在像素中輸入視頻訊號的位址期間與訊號線驅動電路的電流源電路進行輸入動作（輸出電流至像素）的期間，並非相同。因此，即使是在視頻訊號變化的期間，照樣可進行訊號線驅動電路的電流源電路的設定動作，所以設置記憶電路 451 非常有效。

(80)

第 71 圖是表示第 60 圖所示構成的更詳細構成。第 71 圖所示的電路為適用第 6(A)圖的電路例。

就第 71 圖而言，即使是在進行電流源電路的設定動作之間，照樣可以根據控制線所供給的訊號來切換電流源電路的動作。因此，可同時進行設定動作與輸入動作（輸出電流至像素）。因此，在進行輸入動作的位址期間，未進行輸入動作的一方的電流源電路可進行設定動作。又，由於進行設定動作之電流源電路的指定會被保存於記憶電路 451 中，因此不會受到視頻訊號的變化之影響。

第 72 圖是表示第 61 圖所示構成的更詳細構成。第 72 圖所示的電路為適用第 6(A)圖的電路例。

就第 72 圖而言，可藉由邏輯運算器 452 來自由切換電流源電路的設定動作與輸入動作（輸出電流至像素）。並且，在未配置訊號電流控制開關時，亦即在對有別於訊號線的配線供給不與視頻訊號成比例的電流（一定的電流）時，在像素中輸入視頻訊號的位址期間與訊號線驅動電路的電流源電路進行輸入動作（輸出電流至像素）的期間，並非相同。因此，即使是在視頻訊號變化的期間，照樣可進行訊號線驅動電路的電流源電路的設定動作，所以設置記憶電路 451 非常有效。

此外，在電流源電路中可適用第 6，7，39，40，42 圖等所示的構成。

本實施例可以任意與實施形態 1～9 組合。

## (實施例 1)

在本實施例中，利用第 14 圖詳細說明時間灰階方式。通常，在液晶顯示裝置或發光裝置等之顯示裝置中，訊框頻率為 60Hz 程度。即如第 14 (A) 圖所示，在 1 秒間進行 60 次程度的畫面的描繪。藉由此，可以使人類的眼睛不感覺閃爍（畫面的閃爍）。此刻，稱進行 1 次畫面的描繪為 1 訊框期間。

在本實施例中，作為其之一例，說明在專利文獻 1 之公報所公開的時間灰階方式。在時間灰階方式中，將 1 訊框期間分割為複數的副訊框期間。此刻的分割數很多是等於灰階位元數時。然後，此處為了簡單之故，顯示分割數是等於灰階位元數時。即在本實施例中，為 3 位元灰階之故，顯示分割為 3 個的副訊框期間 SF1~SF3 之例子（第 14 (B) 圖）。

各副訊框期間是具有位址（寫入）期間  $T_a$  與保持（發光）期間  $T_s$ 。所謂位址期間是對像素寫入視頻訊號之期間，在各副訊框期間的長度相等。所謂保持期間是依據在位址期間中被寫入像素的視頻訊號，發光元件發光或者不發光之期間。此刻，保持期間  $T_{s1} \sim T_{s3}$  設其之長度的比為  $T_{s1} : T_{s2} : T_{s3} = 4 : 2 : 1$ 。即在表現  $n$  位元灰階之際， $n$  個的保持期間的長度比，是設為  $2(n-1) : 2(n-2) : \dots : 2 : 1$ 。然後，依據在哪個保持期間發光元件發光或者不發光，決定 1 訊框期間的各像素發光的期間的長度，藉由此，進行灰階表現。

(82)

接著，就適用時間灰階方式的像素的具體的動作做說明，在本實施例中，參考第16(B)圖所示之像素做說明。第16(B)圖所示之像素是適用電流輸入方式。

首先，在位址期間  $T_a$  中，進行以下的動作。第1掃描線 602 以及第2掃描線 603 被選擇，TFT606，607 導通。此刻，流過訊號線 601 的電流成為訊號電流  $I_{data}$ 。然後，在容量元件 610 一儲存了預定的電荷，第1掃描線 602 以及第2掃描線 603 的選擇結束，TFT606，607 關閉。

接著，在保持期間  $T_s$  中，進行以下的動作。第3掃描線 604 被選擇，TFT609 導通。先前寫入之預定的電荷被保持在容量元件 610 之故，TFT608 導通。與訊號電流  $I_{data}$  相等的電流由電流線 605 流動。藉由此，發光元件 611 發光。

藉由在各副訊框期間進行以上的動作，構成 1 訊框期間。若依據此方法，則在想要增加顯示灰階數時，只要增加副訊框期間的分割數即可。另外，副訊框期間的順序是如第14(B)，(C)所示，不一定要由上位位元朝下位位元之順序，在 1 訊框期間中，也可以隨機排列。另外，在各訊框期間內，其之順序也可以變化。

另外，第14(D)圖是顯示第  $m$  行的掃描線的副訊框期間  $SF2$ 。如第14(D)圖所示，在像素中，位址期間  $T_{a2}$  一結束，即刻開始保持期間  $T_{s2}$ 。

其次，針對關聯於訊號線驅動電路的電流源電路之部份的時序圖來加以說明。特別是針對關聯於電流源電路的



設定動作之部份的時序圖來加以說明。

基本上是形成以下所示的時序。首先，位址期間終了，然後在保持期間，亦即在未選擇任何掃描線的期間  $T_c$  中，選擇到底要對哪個電流源電路進行設定動作的期間  $T_c$ 。然後，開始進行訊號線驅動電路的電流源電路的設定動作，在下個位址期間開始之前，終了該設定動作。在此期間中，再設置期間  $T_c$ ，選擇到底要對哪個電流源電路進行設定動作，而只要對該選擇的電流源電路進行設定動作即可。亦即，只要在位址期間與位址期間之間進行設定動作即可。

但，在上述期間中，有無法設定動作時。亦即，在該期間中，訊號線驅動電路的電流源電路會進行輸入動作（輸出電流至像素），且訊號線驅動電路的電流源電路無法同時進行設定動作與輸入動作時。在位址期間與位址期間之間，訊號線驅動電路的電流源電路所進行的輸入動作（輸出電流至像素），大多是相當於具有第 55(B)圖構成的像素時。

並且，在位址期間，有可進行訊號線驅動電路的電流源電路的設定動作時。此為第 27，28，30圖等所示，具有記憶電路 451時。此情況，即使是在位址期間，訊號線驅動電路的電流源電路照樣可以同時進行設定動作及輸入動作。而且，在位址期間，在訊號線驅動電路的電流源電路未進行輸入動作時，無論是使用如何構成的電流源電路，訊號線驅動電路的電流源電路照樣可進行設定動作。

(84)

這是因為可藉由記憶電路451來記憶到底要對哪個電流源電路進行設定動作，所以在位址期間不會受到視頻訊號的變化影響所致。並且，在可同時進行訊號線驅動電路的電流源電路的設定動作時，即使是在位址期間，訊號線驅動電路的電流源電路照樣可以同時進行設定動作及輸入動作。又，即使無法同時進行訊號線驅動電路的電流源電路的設定動作及輸入動作，在位址期間，在訊號線驅動電路的電流源電路進行輸入動作（輸出電流至像素）時，照樣可進行訊號線驅動電路的電流源電路的設定動作。

此外，在本發明中亦可1列1列地依次進行訊號線驅動電路的電流源電路的設定動作，或者隨機進行。並且，進行設定動作的期間為點在於1訊框內時，可有效地利用該期間來進行設定動作。而且，亦可不在1訊框期間內執行所有電流源電路的設定動作，而於數個訊框期間以上執行。藉此，可花時間來正確地進行電流源電路的設定動作。

本實施例可以任意與實施形態1～10組合。

#### (實施例2)

在本實施例中，利用第13圖及第73圖來說明設置於像素部的像素電路構成例。

並且，在本發明中，只要是具有包含輸入電流部份的構成之像素皆可適用。

第13(A)圖的像素具有：訊號線1101，第1掃描線1102，第2掃描線1103，電流線（電源線）1104，開關用

(85)

TFT1105，保持用 TFT1106，驅動用 TFT1107，轉換驅動用 TFT1108，容量元件 1109，及發光元件 1110。在此，訊號線 1101是連接於電流源電路 1111。

又，電流源電路 1111是相當於配置於訊號線驅動電路 403的電流源電路 420。

又，第 13(A)圖的像素，開關用 TFT1105的閘極電極是連接於第 1掃描線 1102，第 1電極是連接於訊號線 1101，第 2電極是連接於驅動用 TFT1107的第 1電極與轉換驅動用 TFT1108的第 1電極。又，保持用 TFT1106的閘極電極是連接於第 2掃描線 1103，第 1電極是連接於訊號線 1102，第 2電極是連接於驅動用 TFT1107的閘極電極與轉換驅動用 TFT1108的閘極電極。又，驅動用 TFT1107的第 2電極是連接於電流線(電源線)1104，轉換驅動用 TFT1108的第 2電極是連接於發光元件 1110的一方電極。又，容量元件 1109是連接於轉換驅動用 TFT1108的閘極電極與第 2電極之間，保持轉換驅動用 TFT1108的閘極・源極間電壓。並且，在電流線(電源線)1104及發光元件 1110的另一方電極中分別輸入有預定的電位，彼此具有電位差。

又，第 13(A)圖的像素是相當於將第 40(B)圖的電路適用於像素時。但，由於電流的流向不同，因此電晶體的極性會形成相反。第 13(A)的驅動用 TFT1107是相當於第 40(B)的 TFT126，第 13(A)的轉換驅動用 TFT1108是相當於第 40(B)的 TFT124。

第 13(B)圖的像素具有：訊號線 1151，第 1掃描線 1142

(86)

，第2掃描線1143，電流線(電源線)1144，開關用TFT1145，保持用TFT1146，轉換驅動用TFT1147，驅動用TFT1148，容量元件1149，及發光元件1140。在此，訊號線1151是連接於電流源電路1141。

又，電流源電路1141是相當於配置於訊號線驅動電路403的電流源電路420。

又，第13(B)圖的像素，開關用TFT1145的閘極電極是連接於第1掃描線1142，第1電極是連接於訊號線1151，第2電極是連接於驅動用TFT1148的第1電極與轉換驅動用TFT1147的第1電極。又，保持用TFT1146的閘極電極是連接於第2掃描線1143，第1電極是連接於驅動用TFT1148的第1電極，第2電極是連接於驅動用TFT1148的閘極電極與轉換驅動用TFT1147的閘極電極。又，轉換驅動用TFT1147的第2電極是連接於電流線(電源線)1144，轉換驅動用TFT1147的第2電極是連接於發光元件1140的一方電極。又，容量元件1149是連接於轉換驅動用TFT1147的閘極電極與第2電極之間，保持轉換驅動用TFT1147的閘極・源極間電壓。並且，在電流線(電源線)1144及發光元件1140的另一方電極中分別輸入有預定的電位，彼此具有電位差。

又，第13(B)圖的像素是相當於將第6(B)圖的電路適用於像素時。但，由於電流的流向不同，因此電晶體的極性會形成相反。第13(B)的轉換驅動用TFT1147是相當於第6(B)的TFT122，第13(B)的驅動用TFT1148是相當於第

(87)

6(B)的 TFT126，第 13(B)的保持用 TFT1146是相當於第 6(B)的 TFT124。

第 13(C)圖的像素具有：訊號線 1121，第 1掃描線 1122，第 2掃描線 1123，電流線(電源線)1124，開關用 TFT1125，像素用電流線 1138，消去用 TFT1126，驅動用 TFT1127，容量元件 1128，電流源 TFT1129，鏡像 TFT1130，容量元件 11331，電流輸入 TFT1132，保持 TFT1133，及發光元件 1136。在此，像素用電流線 1138是連接於電流源電路 1137。

第 13(C)圖的像素，開關用 TFT1125的閘極電極是連接於第 1掃描線 1122，開關用 TFT1125的第 1電極是連接於訊號線 1121，開關用 TFT1125的第 2電極是連接於驅動用 TFT1127的閘極電極與消去用 TFT1126的第 1電極。消去用 TFT1126的閘極電極是連接於第 2掃描線 1123，消去用 TFT1126的第 2電極是連接於電流線(電源線)1124。又，驅動用 TFT1127的第 1電極是連接於發光元件 1136的一方電極，驅動用 TFT1127的第 2電極是連接於電流源 TFT1129的第 1電極。電流源 TFT1129的第 2電極是連接於電流線 1124。容量元件 11331的一方電極是連接於電流源 TFT1129的閘極電極及鏡像 TFT1130的閘極電極，另一方的電極是連接於電流線(電源線)1124。鏡像 TFT1130的第 1電極是連接於電流線 1124，鏡像 TFT1130的第 2電極是連接於電流輸入 TFT1132的第 1電極。電流輸入 TFT1132的第 2電極是連接於電流線(電源線)1124，電流輸入

(88)

TFT1132的閘極電極是連接於第3掃描線1135。電流保持  
TFT1133的閘極電極是連接於第3掃描線1135，電流保持  
TFT1133的第1電極是連接於像素用電流線1138，電流保持  
TFT1133的第2電極是連接於電流源 TFT1129的閘極電  
極及鏡像 TFT1130的閘極電極。並且，在電流線(電源線)  
1124及發光元件1136的另一方電極中分別輸入有預定的  
電位，彼此具有電位差。

在此，電流源電路1137是相當於配置於訊號線驅動電  
路403的電流源電路420。

又，第13(C)圖的像素是相當於在第55(B)的像素中將  
第6(E)圖的電路適用於像素時。但，由於電流的流向不同  
，因此電晶體的極性會形成相反。並且，在第13(C)的像  
素中會追加一消去用 TFT1126。可藉由消去用 TFT1126的  
配置來自由控制電燈期間的長度。

開關用 TFT1125是用以控制對像素供給視頻訊號。消  
去用 TFT1126是用以對保持於容量元件1131的電荷進行放  
電。驅動用 TFT1127會按照保持於容量元件1131的電荷來  
控制導通或非導通。電流源 TFT1129與鏡像 TFT1130會形  
成電流鏡電路。並且，在電流線1124及發光元件1136的另  
一方電極中分別輸入有預定的電位，彼此具有電位差。

亦即，若開關用 TFT1125形成 ON 狀態，則視頻訊號  
會經由訊號線1121來輸入至像素，且保存於容量元件1128  
。又，驅動用 TFT1127會根據視頻訊號的值而形成 ON 或  
OFF 狀態。因此，當驅動用 TFT1127為 ON 狀態時，一定

(89)

的電流會流動於發光元件而發光。當驅動用 TFT1127 爲 OFF 狀態時，電流不會流動於發光元件而不發光。藉此來顯示畫像。另一方面，電流源 TFT1129，鏡像 TFT1130，容量元件 11331，電流輸入 TFT1132，保持 TFT1133 等會構成電流源電路。並且，電流源電路具有流動一定電流的能力。而且，在此電流源電路中，電流會經由像素用電流線 1138 而被輸入，進行設定動作。因此，即使構成電流源電路的電晶體的特性偏差，從電流源電路流動於發光元件的電流大小照樣不會形成偏差。又，對像素的電流源電路之設定動作，可無關於開關用 TFT1125 或驅動用 TFT1127 的動作來進行。

第 73(A)圖的像素是相當於在第 55(B)的像素中將第 6(A)圖的電路適用於像素時。但，由於電流的流向不同，因此電晶體的極性會形成相反。

第 73(A)圖的像素具有：電流源 TFT1129，容量元件 1131，保持 TFT1133，像素用電流線 1138(Ci)等。像素用電流線 1138(Ci)是連接於電流源電路 1137。在此，電流源電路 1137 是相當於配置於訊號線驅動電路 403 的電流源電路 420。

第 73(B)圖的像素是相當於在第 55(B)的像素中將第 7(A)圖的電路適用於像素時。但，由於電流的流向不同，因此電晶體的極性會形成相反。

第 73(B)圖的像素具有：電流源 TFT1129，容量元件 1131，保持 TFT1133，像素用電流線 1138(Ci)等。像素用

(90)

電流線 1138(Ci)是連接於電流源電路 1137。在此，電流源電路 1137是相當於配置於訊號線驅動電路 403的電流源電路 420。

在第 73(A)圖的像素與第 73(B)圖的像素中，電流源 TFT1129 的極性不同。因此，容量元件 1131 及保持 TFT1133 的連接會隨極性的不同而有所不同。

如此存在各種構成的像素。但，至目前為止的像素大致可分類成兩種形態。第 1 形態為訊號線中輸入對應於視頻訊號的電流之形態。這是相當於第 13(A)圖及第 13(B)圖等。此情況，訊號線驅動電路，如第 1 圖及第 2 圖所示，具有訊號電流控制開關。另一形態是在訊號線中輸入視頻訊號，且於像素用電流線中輸入與視頻訊號無關的一定電流之形態，亦即如第 55(B)圖所示的像素時。這是相當於第 13(C)圖，第 73(A)圖及第 73(B)圖等。此情況，訊號線驅動電路，如第 36 圖及第 37 圖所示，具有訊號電流控制開關。

在此，說明有關對應於各像素形態的時序圖。首先，針對組合數位灰階與時間灰階時來加以說明。但，這會隨著像素形態或訊號線驅動電路的構成而改變。在此，針對各構成的時序圖來加以說明。

首先，像素的形態是針對在訊號線中輸入對應於視頻訊號的電流時來加以說明。像素為第 13(A)圖或第 13(B)圖的構成。訊號線驅動電路為第 3(A)圖或第 3(B)圖的構成。第 74 圖是表示此刻的時序圖。



(91)

爲表現4位元的灰階，且爲了簡單說明，而將副訊框數設定爲4個。首先，由最初的副訊框期間 SF1開始。選擇每1行的掃描線（在第13(A)圖中的第1掃描線1102或在第13(B)圖中的第1掃描線1132），且由訊號線（在第13(A)圖中的1101或在第13(B)圖中的1131）來輸入電流。此電流會形成對應於視頻訊號的值。並且，一旦點燈期間 Ts1終了，則下個副訊框期間 SF2會開始，而使與副訊框期間 SF1同樣地進行掃描。然後，下個副訊框期間 SF3會開始進行同樣掃描。但，由於點燈期間 Ts3的長度要比位址期間 Ta3的長度來得短，因此會強制地使不會發光。亦即，消去輸入後的視頻訊號。或者使電流不會流入發光元件。爲了消去視頻訊號，會1行1行地選擇第2掃描線（在第13(A)圖中的第2掃描線1103或在第13(B)圖中的第2掃描線1133）。如此一來，可消去視頻訊號，形成非發光狀態。之後，下個副訊框期間 SF4會開始。在此，也會進行與副訊框期間 SF1同樣的掃描，且同樣地形成非發光狀態。

以上是有關畫像顯示動作，亦即有關像素的動作之時序圖。其次，針對配置於訊號線驅動電路的電流源電路的設定動作的時序圖來加以說明。此情況，在設定期間 Tc 是根據視頻訊號來指定到底要對複數個電流源電路中哪個的電流源電路進行設定動作。因此，在視頻訊號變化的期間，亦即在位址期間中無法進行設定動作。這是因爲就算在位址期間進行設定動作，視頻訊號照樣會變化，其變化的方式會隨著畫像而有所不同。

亦即，訊號線驅動電路的電流源電路的輸入動作是在各副訊框期間的位址期間 ( $T_{a1}$ ， $T_{a2}$ 等)之間進行。因此，訊號線驅動電路的電流源電路的輸入動作只要在位址期間以外時進行即可。藉此，如第74圖所示，在配置於位址期間以外時的設定動作期間  $T_{b1} \sim T_{b4}$ 中，可進行配置於訊號線驅動電路的電流源電路的設定動作。又，亦可在位址期間  $T_{a1}$ 與位址期間  $T_{a2}$ 之間的期間進行設定動作，或在位址期間  $T_{a2}$ 與位址期間  $T_{a3}$ 之間的期間進行設定動作，或者利用雙方的期間來進行設定動作。並且，在位址期間  $T_{a1}$ 與位址期間  $T_{a2}$ 之間的期間中配置有複數個設定動作期間  $T_b$ ，但亦可只配置1個設定動作期間  $T_b$ 。同樣的，在位址期間  $T_2$ 與位址期間  $T_{a3}$ 之間的期間中，並非只配置1個設定動作期間  $T_b$ ，亦可配置複數個。

其次，像素為第13(A)圖或第13(B)圖的構成。如第27圖或第28圖所示，訊號線驅動電路為具有記憶電路451的構成。由於畫像顯示動作，亦即有關像素的動作時序圖與上述同樣，因此省略說明。第75圖是表示配置於訊號線驅動電路之電流源電路的設定動作的時序。此情況，即使是在視頻訊號變化時，進行設定動作之列的電流源電路的資訊照樣會被儲存於記憶電路451。因此，在電流源電路可同時進行設定動作及輸入動作時，亦可於位址期間進行設定動作。在此，於設定動作期間  $T_{b5}$ ， $T_{b7}$ ， $T_{b8}$ ， $T_{b1}$ 等之前，設置設定期間  $T_c$ 。並且，在上述設定期間  $T_c$ ，選擇到底要對哪個電流源電路進行設定動作，然後開始設定

動作期間。藉此，當訊號線驅動電路的電流源電路可同時進行設定動作與輸入動作（輸出電流至像素）時，即使是在位址期間，照樣可設置設定動作期間  $Tb5$ 。

如此，在第 74，75 圖的時序圖中，由於可多數設置設定動作期間，因此可縮短配置於訊號線驅動電路的全體電流源電路所進行設定動作的期間。或者，可以拉長對電流源電路進行設定動作的期間。因此，可使設定動作更為正確。

其次，說明有關像素形態為：在訊號線中輸入視頻訊號，且於像素用電流線中輸入與視頻訊號無關的一定電流之形態時。訊號線驅動電路為第 55(A) 圖的構成。像素為第 13(C) 圖，第 55(B) 圖，第 73(A) 圖，第 73(B) 圖等的構成。但，上述像素的情況，必須也要對配置於像素的電流源電路進行設定動作。因此，其動作會隨著像素的電流源電路是否可同時進行設定動作與輸入動作而有所不同。在此，首先第 76 圖是表示可同時進行像素的電流源電路的設定動作與輸入動作時，亦即像素為第 13(C) 圖時的時序圖。

首先，針對有關畫像顯示動作，亦即有關像素的開關用電晶體與驅動用電晶體等的動作來加以說明。但，由於與上述情況幾乎相同，因此簡單說明。首先，由最初的副訊框期間  $SF1$  開始。選擇每 1 行的掃描線（在第 13(C) 圖中的第 1 掃描線 1122），且由訊號線（在第 13(C) 圖中的 1121）來輸入視頻訊號。此視頻訊號通常為電壓，但就算是電流也無妨。並且，一旦點燈期間  $Ts1$  終了，則下個副訊框

期間 SF2會開始，而使與副訊框期間 SF1同樣地進行掃描。然後，下個副訊框期間 SF3會開始進行同樣掃描。但，由於點燈期間 Ts3的長度要比位址期間 Ta3的長度來得短，因此會強制地使不會發光。亦即，消去輸入後的視頻訊號。或者使電流不會流入發光元件。爲了消去視頻訊號，會一行一行地選擇第2掃描線（在第13(C)圖中的第2掃描線1123）。如此一來，可消去視頻訊號，驅動用 TFT1127會形成 OFF 狀態，亦即形成非發光狀態。之後，下個副訊框期間 SF4會開始。在此，也會進行與副訊框期間 SF3同樣的掃描，且同樣地形成非發光狀態。

其次，說明有關對像素的電流源電路之設定動作。在第13(C)圖的情況時，像素的電流源電路之設定動作與輸入動作可同時進行。因此，像素的電流源電路之設定動作可於任意的時序來進行。

並且，在設定期間 Tc 是根據視頻訊號來指定到底要對哪個的電流源電路進行設定動作。因此，在視頻訊號變化的期間，亦即在位址期間中無法進行設定動作。這是因爲就算在位址期間進行設定動作，視頻訊號照樣會變化，其變化的方式會隨著畫像而有所不同。藉此，當訊號線驅動電路的電流源電路的設定動作無法與輸入動作（輸出電流至像素）同時進行時，如第76圖所示，在位址期間與位址期間之間，且未對像素的電流源進行設定動作（訊號線驅動電路的電流源電路的輸入動作）的期間，只要進行訊號線驅動電路的電流源電路的設定動作即可。又，當訊號

線驅動電路的電流源電路的設定動作可與輸入動作（輸出電流至像素）同時進行時，如第77圖所示，只要在位址期間與位址期間之間進行訊號線驅動電路的電流源電路的設定動作即可。並且，在第76，77圖的時序圖中，在位址期間  $T_{a1}$  與位址期間  $T_{a2}$  之間的期間中配置有複數個設定動作期間  $T_b$ ，但亦可只配置1個設定動作期間  $T_b$ 。

其次，像素為第13(C)圖的構成。如第59，60圖所示，訊號線驅動電路為具有記憶電路451的構成。由於畫像顯示動作，亦即有關像素的動作時序圖與上述同樣，因此省略說明。第78，79圖是表示配置於訊號線驅動電路之電流源電路的設定動作的時序。此情況，由於在記憶電路451中保存有進行設定動作之電流源電路的資訊，因此即使是在視頻訊號變化時，照樣可以進行電流源電路的設定動作。在此，於設定動作期間  $T_{b1}$ ， $T_{b5}$  等之前，設置設定期間  $T_c$ 。並且，在上述設定期間  $T_c$ ，選擇到底要對哪個電流源電路進行設定動作，然後開始設定動作期間。藉此，即使是在位址期間，照樣可設置設定動作期間  $T_{b5}$ 。

又，當電流源電路無法同時進行設定動作與輸入動作時，如第78圖所示，在像素的電流源中進行設定動作之間，將無法進行配置於訊號線驅動電路之電流源電路的設定動作。此刻，必須在像素的電流源中進行設定動作之前設置設定期間  $T_c$ ，且於該設定期間  $T_c$  變更記憶電路451的資料，使不會對任何的電流源電路進行設定動作。因此，例如第78圖所示，必須在設定動作期間  $T_{b5}$  之後，設置設

定期間  $T_c$ 。另一方面，在可同時進行電流源電路的設定動作與輸入動作時，如第79圖所示，即使是在像素的電流源中進行設定動作之間，照樣可在訊號線驅動電路的電流源電路中進行設定動作。在第79圖所示的時序圖中，由於可多數配置設定動作期間，因此可縮短配置於訊號線驅動電路的全體電流源電路所進行設定動作的期間。或者，可以拉長各個電流源電路進行設定動作的期間。因此，可使設定動作更為正確。

其次，像素為第13(C)圖的構成。如第61圖的構成所示，訊號線驅動電路為具有記憶電路451的構成。由於畫像顯示動作，亦即有關像素的動作時序圖與上述同樣，因此省略說明。第80圖是表示配置於訊號線驅動電路之電流源電路的設定動作的時序。此情況，即使是在視頻訊號變化時，還是會因為在記憶電路451中保存有預定的資訊，所以可以進行電流源電路的設定動作。因此，在位址期間中亦可進行設定動作。並且，可藉由邏輯運算器452來使設定動作停止於任意的期間。因此，在進行配置於像素的電流源電路的設定動作之前，不必設置設定期間  $T_c$ 。即使是在位址期間，照樣可藉由第2記憶控制線的控制來使設定動作終了。在本構成中，可自由調節：進行像素的電流源電路的設定動作之期間的長度，及進行訊號線驅動電路的電流源電路的設定動作之期間的長度。

其次，第81圖是表示像素形態為：在訊號線中輸入視頻訊號，並於像素用電流線中輸入與視頻訊號無關的一定

電流之構成，且無法同時進行像素的電流源電路的設定動作與輸入動作時，亦即像素為第 73(A)，73(B)的構成時之  
 時序圖。首先，有關畫像顯示動作，亦即有關像素的開關  
 用電晶體與驅動用電晶體等的動作幾乎上述第 76圖的情況  
 相同，因此簡單說明。首先，由最初的副訊框期間 SF1開  
 始。選擇每 1 行的掃描線（在第 73(A)圖，第 73(B)圖中的  
 第 1 掃描線 1122），且由訊號線（在第 73(A)圖，第 73(B)  
 圖中的 1121）來輸入視頻訊號。此視頻訊號通常為電壓，  
 但就算是電流也無妨。並且，一旦點燈期間 Ts1終了，則  
 下個副訊框期間 SF2會開始，而使與副訊框期間 SF1同樣  
 地進行掃描。然後，下個副訊框期間 SF3會開始進行同樣  
 掃描。但，由於點燈期間 Ts3的長度要比位址期間 Ta3的  
 長度來得短，因此會強制地使不會發光。亦即，消去輸入  
 後的視頻訊號。或者使電流不會流入發光元件。為了使電  
 流不會流入發光元件，會 1 行 1 行地使第 2 掃描線（在第  
 13(C)圖中的第 2 掃描線 1123）形成非選擇狀態。如此一來  
 ，驅動用 TFT1127會形成 OFF 狀態，電流的流路會被遮  
 斷，而可形成非發光狀態。之後，下個副訊框期間 SF4會  
 開始。在此，也會進行與副訊框期間 SF3同樣的掃描，且  
 同樣地形成非發光狀態。

其次，說明有關對像素的電流源電路之設定動作。在  
 第 73(A)圖，第 73(B)圖的構成時，配置於像素的電流源電  
 路之設定動作與輸入動作無法同時進行。因此，當配置於  
 像素的電流源電路的設定動作，只要在像素的電流源電路

(98)

進行輸入動作時，亦即電流不會流入發光元件時進行即可。並且，配置於訊號線驅動電路的電流源電路的設定動作，只要在進行像素的電流源電路的設定動作的期間以外，以及位址期間與位址期間之間進行即可。

以上，對像素的電流源電路的設定動作，只要不在非點燈期間 ( $Td3$ ,  $Td4$ ) 中進行即可，訊號線驅動電路的電流源電路的設定動作，只要在位址期間與位址期間之間進行即可。在此，第81圖是表示在副訊框期間  $SF3$  與副訊框期間  $SF4$  的非點燈期間 ( $Td3$ ,  $Td4$ ) 中對配置於像素的電流源電路進行設定動作時，且在位址期間  $Ta1$  與位址期間  $Ta2$  之間，以及在位址期間  $Ta2$  與位址期間  $Ta3$  之間的期間中，進行訊號線驅動電路的電流源電路的設定動作時之時序圖。

又，對配置於像素的電流源電路進行設定動作的期間，若只為非點燈期間，則會因其時間較短，而有難以正確地進行該設定動作的情況發生。此情況，如第82圖或第83圖所示，可在各位址期間之前，強制地設置非點燈期間，而於該非點燈期間對像素的電流源電路進行設定動作。又，第82圖是表示有關無法同時對訊號線驅動電路的電流源電路進行設定動作與輸入動作時。另一方面，第83圖是表示有關可同時對訊號線驅動電路的電流源電路進行設定動作與輸入動作時。

其次，像素為第73(A)圖，第73(B)圖的構成。如第59，60圖所示，訊號線驅動電路為具有記憶電路451的構成



(99)

。由於畫像顯示動作，亦即有關像素的動作時序圖與上述同樣，因此省略說明。第84，85圖是表示配置於訊號線驅動電路之電流源電路的設定動作的時序。此情況，即使是在視頻訊號變化時，還是會因為在記憶電路451中保存有預定的資訊，所以電流源電路可進行設定動作。在此，於設定動作期間  $Tb4$  等之前，設置設定期間  $Tc$ 。並且，在上述設定期間  $Tc$ ，選擇進行設定動作的電流源電路，然後開始設定動作期間。如此一來，例如第83圖所示，即使是在位址期間中，照樣可設置設定動作期間  $Tb4$ 。

又，當無法同時進行電流源電路的設定動作與輸入動作時，如第84圖所示，在像素的電流源中進行設定動作之間，配置於訊號線驅動電路的電流源電路會無法進行設定動作。此刻，必須在像素的電流源中進行設定動作之前設置設定期間  $Tc$ ，且於該設定期間  $Tc$  變更記憶電路451的資料，使不會對任何的電流源電路進行設定動作。因此，例如第84圖所示，例如必須在設定動作期間  $Tb5$  之後，設置設定期間  $Tc$ 。另一方面，在可同時進行電流源電路的設定動作與輸入動作時，如第85圖所示，即使是在對像素的電流源進行設定動作之間，照樣可進行訊號線驅動電路的電流源電路的設定動作。

如此，在第84，85圖所示的構成中，由於可在1訊框期間中多數配置設定動作期間，因此可縮短訊號線驅動電路所具有的全體電流源電路至完成設定動作為止的期間。或者，可以拉長電流源電路進行設定動作的期間。因此，

(100)

可使設定動作更為正確。

其次，像素為第73(A)圖，第73(B)圖的構成。如第61圖的構成所示，訊號線驅動電路為具有記憶電路451的構成。由於畫像顯示動作，亦即有關像素的動作時序圖與上述同樣，因此省略說明。第86圖是表示配置於訊號線驅動電路之電流源電路的設定動作的時序。此情況，即使是在視頻訊號變化時，還是會因為在記憶電路451中保存有預定的資訊，所以可以進行電流源電路的設定動作。因此，即使配置於訊號線驅動電路的電流源電路是在位址期間，照樣可進行設定動作。並且，可在控制邏輯運算器452之下來使設定動作停止於任意的期間。因此，在進行像素的電流源電路的設定動作之前，不必設置設定期間  $T_c$ 。即使是在位址期間的途中，照樣可藉由第2記憶控制線的控制來使設定動作終了。因此，可自由調節：進行像素的電流源電路的設定動作之期間的長度，及進行訊號線驅動電路的電流源電路的設定動作之期間的長度。

至目前為止，是針對有關組合數位灰階與時間灰階時之時序圖來加以說明。其次，針對類比灰階時的時序圖來加以說明。

首先，像素為第13(A)圖或第13(B)圖的構成。訊號線驅動電路為第5圖或第49，50圖的構成。第9圖是表示此刻的時序圖。選擇每1行的掃描線（在第13(A)圖中的第1掃描線1102或第13(B)圖中的第1掃描線1132），且由訊號線（在第13(A)圖中的1101或第13(B)圖中的1131）來輸

(101)

入電流。此電流會形成對應於視頻訊號的值。如此，以1訊框期間來進行：1行1行地選擇從訊號線來輸入電流的動作。

以上是有關畫像顯示動作，亦即有關像素的動作之時序圖。其次，針對配置於訊號線驅動電路的電流源電路的設定動作的時序圖來加以說明。配置於訊號線驅動電路的電流源電路的設定動作，通常是以1訊框期間來進行。因此，按照以往的方式會無法進行配置於訊號線驅動電路的電流源電路的設定動作。在此，如第9圖所示，會在各水平掃描期間的最初設置設定期間  $T_c$  及設定動作期間  $T_b$ 。在設定期間  $T_c$  中選擇到底要對哪個電流源電路進行設定動作，然後在設定動作期間  $T_b$  中進行設定動作。並且，該期間亦可使與歸線期間一致。然後，進行訊號線驅動電路的電流源電路的輸入動作。

其次，像素為第13(A)圖，第13(B)圖的構成。如第10圖所示，訊號線驅動電路為具有記憶電路451的構成。當配置於訊號線驅動電路的電流源電路中可同時進行設定動作與輸入動作時，如第11圖所示，可拉長設定期間  $T_b$ 。並且，在進行訊號線驅動電路的電流源電路的設定動作時，必須要在無電流洩漏或無其他電流進入的狀態下進行。因此，第24圖的電晶體182，第50圖的電晶體A，B，C等，在進行訊號線驅動電路的電流源電路的設定動作之前，必須要先形成OFF狀態。但，如第51圖所示，在配置有電晶體193而無電流洩漏或無其他電流進入時，則不必考

(102)

慮如此的電流。

本實施例可以任意與實施形態1~10，實施例1組合。

(實施例3)

在本實施例中，敘述進行彩色顯示時的辦法。

發光元件為有機 EL 元件（有機電激發光元件）時，即使於發光元件流過相同大的電流，其亮度還是會因為顏色而有所不同。另外，發光元件由於經過時間之因素等而劣化時，其劣化之程度，會因顏色而異。因此，在利用發光元件的發光裝置中，在進行彩色顯示之際，在調節其之白色平衡上，需要各種竅門。

最單純之手法為可依據顏色而改變輸入像素的電流的大小。為此，依據顏色而改變參考用一定電流源的電流的大小即可。

其它的手法，是在像素，訊號線驅動電路，參考用一定電流源等當中，利用如第6（C）圖～第6（E）圖的電路。然後，在第6（C）圖～第6（E）圖的電路中，依據顏色改變構成電流鏡電路的2個電晶體的 W/L 的比率。藉由此，可以依據顏色改變輸入像素的電流的大小。

另外，其它的手法，可以依據顏色改變點燈期間的長短。此在利用時間灰階方式時，或者不利用時的任一種情形都可以適用。藉由本手法，可以調節各像素的亮度。

藉由利用以上的手法，或者組合使用，可以容易調節白色平衡。

(103)

本實施例，可以任意與實施形態1～10，實施例1，2組合。

(實施例4)

在本實施例中，利用第12圖，說明本發明的發光裝置（半導體裝置）的外觀。第12圖是以密封材料密封形成有電晶體的元件基板所形成的發光裝置的上視圖，第12（B）圖是第12（A）圖的A-A'的剖面圖，第12（C）圖是第12（A）圖的B-B'的剖面圖。

包圍設置在基板4001上的像素部4002，與源極訊號線驅動電路4003，與閘極訊號線驅動電路4004a，b而設置密封材料4009。另外，在像素部4002，與源極訊號線驅動電路4003，與閘極訊號線驅動電路4004a，b之上設置密封材料4008。因此，像素部4002，與源極訊號線驅動電路4003，與閘極訊號線驅動電路4004a，b是藉由基板4001與密封材料4009與密封材料4008，被以填充材料4210所密封。

另外設置在基板4001上的像素部4002，與源極訊號線驅動電路4003，與閘極訊號線驅動電路4004a，b是具有複數的TFT。在第12（B）圖中，代表性地顯示包含在形成於底層膜4010上之源極訊號線驅動電路4003的驅動TFT（但是，此處，是圖示n通道型TFT與p通道型TFT）4201以及包含在像素部4202的消去用TFT4202。

在本實施例中，驅動TFT4201是使用以周知的方法所

製作的 p 通道型 TFT 或者 n 通道型 TFT，消去用 TFT4202 是使用以周知的方法所製作的 n 通道型 TFT。

在驅動 TFT4201以及消去用 TFT4202上形成層間絕緣膜（平坦化膜）4301，在其上形成與消去用 TFT4202之汲極導電地連接之像素電極（陽極）4203。像素電極4203是使用功率函數大的透明導電膜。透明導電膜可以使用氧化銦與氧化錫的化合物，氧化銦與氧化鋅的化合物，氧化鋅，氧化錫或者氧化銦。另外，也可以使用在前述透明導電膜添加銻者。

然後，在像素電極4203上形成絕緣膜4302，絕緣膜4302是在像素電極4203之上形成開口部。在此開口部中，在像素電極4203之上形成發光層4204。發光層4204可以使用周知的發光材料或者無機發光材料。另外，發光材料也可以使用低分子系（單體系）材料與高分子系（聚合物系）材料之其一。

發光層4204的形成方法可以使用周知的蒸鍍技術或者塗佈法技術。另外，發光層4204的構造可以任意組合電洞注入層，電洞輸送層，發光層，電子輸送層或者電子注入層而做成積層構造或者單層構造。

在發光層4204之上形成由具有遮光性的導電膜（代表性者為以鋁，銅或者銀為主成分的導電膜或者彼等與其它的導電膜的積層膜）所形成的陰極4205。另外，期望極力排除存在於陰極4205與發光層4204的界面的水氣或氧氣。因此，需要在氮氣或者稀少氣體環境中形成發光層4204，

(105)

在不觸及氧氣或水分下，形成陰極4205之工夫。在本實施例中，藉由利用多處理室方式（群聚工具方式）的成膜裝置，可以進行上述的成膜。然後，對陰極4205給予預定的電壓。

如上述處理之，形成由像素電極（陽極）4203，發光層4204以及陰極4205所形成的發光元件4303。然後，在絕緣膜上形成保護膜以覆蓋發光元件4303。保護膜在防止氧氣或水分等進入發光元件4303上，很有效果。

4005a 為連接在電源線的引繞配線，導電地連接在消去用 TFT4202之源極領域。引繞配線4005a 是通過密封材料4009與基板4001之間，透過向異性導電性薄膜4300，導電地連接在 FPC4006所具有的 FPC 用配線4301。

密封材料4008可以使用玻璃材料，金屬材料（代表性者為不鏽鋼材料），陶瓷材料，塑膠材料（也包含塑膠薄膜）。塑膠材料可以使用 FRP(Fiberglass-Reinforced Plastics：強化玻璃纖維塑膠)板，PVF(聚氟乙烯)薄膜，聚乙烯對苯二酸酯薄膜，聚酯薄膜或者丙烯酸樹脂薄膜。另外，也可以使用以 PVF 薄膜或聚乙烯對苯二酸酯薄膜夾住鋁膜之構造的平板。

但是，由發光層來之光的放射方向在朝向外蓋材料側時，外蓋材料必須為透明。此情況，使用玻璃板，塑膠板，聚酯薄膜或者丙烯酸薄膜之透明物質。

另外，填充材料4210在氮氣或者氬等之惰性氣體之外，也可以使用紫外線硬化樹脂或者熱硬化樹脂，可以使用

(106)

PVC(聚氯乙烯)，丙烯，聚亞醯胺，環氧樹脂，矽樹脂，PVB(聚乙烯醇縮丁醛)或者 EVA(乙烯乙酸乙烯酯)。在本實施例中，填充材料是使用氮氣。

另外，為了使填充材料 4210 暴露在吸濕性物質（最好為氧化鋇）或者可以吸附氧氣的物質，在密封材料 4008 的基板 4001 側的面設置凹部 4007，配置吸濕性物質或者可以吸附氧氣的物質 4207。然後，不使吸濕性物質或者可以吸附氧氣的物質 4207 到處飛散，藉由凹部覆蓋材料 4208，將吸濕性物質或者可以吸附氧氣的物質 4207 保持在凹部 4007。又，凹部覆蓋材料 4208 是網目很細的網孔狀，空氣或水分通過，吸濕性物質或者可以吸附氧氣的物質 4207 不會通過之構造。藉由設置吸濕性物質或者可以吸附氧氣的物質 4207，可以抑止發光元件 4303 的劣化。

如第 12 (C) 圖所示，在形成像素電極 4203 之同時，形成導電性膜 4203a 與引繞配線 4005a 相接。

另外，向異性導電性薄膜 4300 為具有導電性填充材料 4300a。藉由熱壓接基板 4001 與 FPC4006，基板 4001 上的導電性膜 4203a 與 FPC4006 上的 FPC 用配線 4301 藉由導電性填充材料 4300a 而導電地連接。

本實施例可以任意與實施形態 1～10，實施例 1～3 組合。

(實施例 5)

利用發光元件的發光裝置為自己發光型之故，與液晶



(107)

顯示器相比，在明亮場所的辨識性優異，視野角廣。因此，可以使用在各種電子機器的顯示部。

利用本發明之發光裝置的電子機器，可以舉出：視頻照相機，數位照相機，護目型顯示器（頭戴型顯示器），導航系統，音響再生裝置（車用音響，音響組合等），筆記型個人電腦，遊戲機器，攜帶資訊終端（攜帶型電腦，行動電話，攜帶型遊戲機或者電子書籍等），具備記錄媒體的影像再生裝置（具體為具備再生 Digital Versatile Disc(DVD)等之記錄媒體，可以顯示其之影像的顯示器之裝置）等。特別是由斜向觀看畫面之機會多的攜帶資訊終端，重視視野角之廣度之故，期望使用發光裝置。第22圖是顯示那些電子機器的具體例。

第22（A）圖是發光裝置，包含：框體2001，支持台2002，顯示部2003，揚聲器部2004，視頻輸入端子2005。本發明的發光裝置可以使用在顯示部2003。另外，藉由本發明，完成第22（A）圖所示之發光裝置。發光裝置為自己發光型之故，不需要背光，也可以成為比液晶顯示器薄的顯示部。又，發光裝置是包含個人電腦用，TV光播收訊用，廣告顯示用等之全部的資訊顯示用顯示裝置。

第22（B）圖是數位靜片照相機，包含：本體2101，顯示部2102，收像部2103，操作鍵2104，外部連接埠2105，快門2106等。本發明之發光裝置可以使用於顯示部2102。另外，藉由本發明，完成第22（B）圖所示的數位靜片照相機。

(108)

第 22 ( C ) 圖是筆記型個人電腦，包含：本體 2201，框體 2202，顯示部 2203，鍵盤 2204，外部連接埠 2205，指向滑鼠 2206 等。本發明之發光裝置可以使用於顯示部 2203。另外，藉由本發明，完成第 22 ( C ) 圖所示的發光裝置。

第 22 ( D ) 圖是攜帶型電腦，包含：本體 2301，顯示埠 2302，開關 2303，操作鍵 2304，紅外線連接埠 2305 等。本發明的發光裝置可以使用於顯示埠 2302。另外，藉由本發明，完成第 22 ( D ) 圖的攜帶型電腦。

第 22 ( E ) 圖是具備記錄媒體的攜帶型影像再生裝置（具體為 DVD 再生裝置），包含：本體 2401，框體 2402，顯示部 A2403，顯示部 B2404，記錄媒體（DVD 等）讀入部 2405，操作鍵 2406，揚聲器部 2407 等。顯示部 A2403 主要是顯示影像資訊，顯示部 B2404 主要是顯示文字資訊，本發明的發光裝置可以使用在這些顯示部 A，B2403，2404。又，具備記錄媒體的影像再生裝置也包含家庭用遊戲機器等。另外，藉由本發明，完成第 22 ( E ) 圖所示之 DVD 再生裝置。

第 22 ( F ) 圖是護目鏡型顯示器（頭戴型顯示器），包含：本體 2501，顯示部 2502，支臂部 2503。本發明的發光裝置可以使用在顯示部 2502。另外，藉由本發明，完成第 22 ( F ) 圖所示之護目鏡型顯示器。

第 22 ( G ) 圖是視頻照相機，包含：本體 2601，顯示部 2602，框體 2603，外部連接埠 2604，遙控收訊部 2605，

(109)

收像部 2606，電池 2607，聲音輸入部 2608，操作鍵 2609，接眼部 2610等。本發明的發光裝置可以使用於顯示部 2602。另外，藉由本發明，完成第 22 ( G ) 圖所示的視頻照相機。

此處，第 22 ( H ) 圖是行動電話，包含：本體 2701，框體 2702，顯示部 2703，聲音輸入部 2704，聲音輸出部 2705，操作鍵 2706，外部連接埠 2707，天線 2708等。本發明的發光裝置可以使用在顯示部 2703。又，顯示部 2703藉由在黑色的背景顯示白色的文字，可以抑止行動電話的消費電流。另外，藉由本發明，完成第 22 ( H ) 圖所示之行動電話。

又，將來如發光材料的發光亮度提高，也可以使用於以透鏡等放大投影包含輸出的影像資訊的光之前投射型或者背投射型投影機。

另外，上述電子機器，很多是透過網際網路或 CATV(有線電視)等之電子通訊線路，以顯示所發訊之資訊，特別是顯示動畫資訊的機會增加。發光材料的回應速度非常快之故，發光裝置適合於動畫顯示。

另外，發光裝置由於發光之部份消耗電力之故，期望發光部份變得極少而顯示資訊。因此，在攜帶資訊裝置，特別是行動電話或音響再生裝置之以文字資訊為主的顯示部使用發光裝置時，期望以不發光部份為背景，以發光部份形成文字資訊而進行驅動。

如上述，本發明之適用範圍極為廣泛，可以使用在所

(110)

有之領域的電子機器。另外，本實施例的電子機器，可以使用實施形態1～10，實施例1～4所示之任何一種的構成的發光裝置。

具有上述構成之本發明，可以抑止因製作過程或所使用的基板不同而產生之TFT的特性偏差之影響，進而能夠對外部供給所期望的電流。

又，本發明在進行設定動作時，會利用視頻訊號來指定第1列～最終列中配置於任意列的電流源電路。並且，只在任意的期間指定電流源電路。如此一來，在配置於複數列的電流源電路中，設定動作可指定必要的電流源電路，且於所被指定的電流源電路中可花時間來進行設定動作，因此可正確地進行設定動作。又，在配置於複數列的電流源電路中，亦可依次由第1列至最終列來進行電流源電路的設定動作。但，若不由第1列依次來進行電流源電路的設定動作，亦即若可隨機來進行電流源電路的設定動作，則可產生各種的優點。例如，進行電流源電路的設定動作的時間長度可自由地取其長度。並且，可進行設定動作的期間為散落於1訊框中時，若可隨機地選擇任意的列，則自由度會提升，可拉長進行設定動作的期間。例如，在散落於1訊框中之可進行設定動作的期間，可利用所有該期間來進行1列份的電流源電路的設定動作。此外，就其他的優點而言，可使配置於電流源電路內的容量元件之電荷洩漏的影響不會顯著。如此一來，在隨著設定動作而有不良情況發生時，可使該不良情況不會顯著。

(111)

又，由於本發明是將視頻訊號利用於供以控制電流源電路的控制，因此不需要用以控制電流源電路的設定動作或用以指定電流源電路之專用的電路。其結果，因為可減少所配置的電路數量，所以可降低製造時的不良率，亦即能夠提高良率。並且，因為可減少所配置的電路數量，所以佈局面積也會縮小。因此，可縮小框緣面積，而使裝置能夠小型化。

## 【圖式簡單說明】

第1圖是表示訊號線驅動電路圖。

第2圖是表示訊號線驅動電路圖。

第3圖是表示訊號線驅動電路圖(1位元)。

第4圖是表示訊號線驅動電路圖(2位元)。

第5圖是表示訊號線驅動電路圖(3位元)。

第6圖是表示電流源電路的電路圖。

第7圖是表示電流源電路的電路圖。

第8圖是表示電流源電路的電路圖。

第9圖是表示時序圖。

第10圖是表示訊號線驅動電路圖。

第11圖是表示時序圖。

第12圖是表示發光裝置的外觀圖。

第13圖是表示發光裝置的像素電路圖。

第14圖是用以說明驅動方法。

第15圖是表示發光裝置。

(112)

第 16 圖是表示發光裝置的像素電路圖。

第 17 圖是用以說明發光裝置的像素動作。

第 18 圖是表示電流源電路。

第 19 圖是用以說明電流源電路的動作。

第 20 圖是用以說明電流源電路的動作。

第 21 圖是用以說明電流源電路的動作。

第 22 圖表示本發明所被適用的電子機器。

第 23 圖是表示訊號線驅動電路圖(3 位元)。

第 24 圖是表示訊號線驅動電路圖(3 位元)。

第 25 圖是用以說明驅動方法。

第 26 圖是用以說明驅動方法。

第 27 圖是表示訊號線驅動電路圖。

第 28 圖是表示訊號線驅動電路圖。

第 29 圖是用以說明驅動方法。

第 30 圖是表示訊號線驅動電路圖。

第 31 圖是用以說明驅動方法。

第 32 圖是表示參考用一定電流源的電路圖。

第 33 圖是表示參考用一定電流源的電路圖。

第 34 圖是表示參考用一定電流源的電路圖。

第 35 圖是表示參考用一定電流源的電路圖。

第 36 圖是表示訊號線驅動電路圖。

第 37 圖是表示訊號線驅動電路圖。

第 38 圖是表示電流源電路的電路圖。

第 39 圖是表示電流源電路的電路圖。

(113)

第 40 圖 是 表 示 電 流 源 電 路 的 電 路 圖 。

第 41 圖 是 表 示 電 流 源 電 路 的 電 路 圖 。

第 42 圖 是 表 示 電 流 源 電 路 的 電 路 圖 。

第 43 圖 是 表 示 電 流 源 電 路 的 電 路 圖 。

第 44 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 45 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 46 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 47 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 48 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 49 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 50 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 51 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 52 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 53 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 54 圖 是 表 示 發 光 裝 置 。

第 55 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 56 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 57 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 58 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 59 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 60 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 61 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 62 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 63 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

(114)

第 64 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 65 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 66 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 67 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 68 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 69 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 70 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 71 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 72 圖 是 表 示 訊 號 線 驅 動 電 路 圖 。

第 73 圖 是 表 示 發 光 裝 置 的 像 素 電 路 圖 。

第 74 圖 是 表 示 時 序 圖 。

第 75 圖 是 表 示 時 序 圖 。

第 76 圖 是 表 示 時 序 圖 。

第 77 圖 是 表 示 時 序 圖 。

第 78 圖 是 表 示 時 序 圖 。

第 79 圖 是 表 示 時 序 圖 。

第 80 圖 是 表 示 時 序 圖 。

第 81 圖 是 表 示 時 序 圖 。

第 82 圖 是 表 示 時 序 圖 。

第 83 圖 是 表 示 時 序 圖 。

第 84 圖 是 表 示 時 序 圖 。

第 85 圖 是 表 示 時 序 圖 。

第 86 圖 是 表 示 時 序 圖 。

第 87 圖 是 表 示 電 流 源 電 路 的 佈 局 圖 。



(115)

第 88 圖 是 表 示 電 流 源 電 路 的 電 路 圖 。

## 【 主 要 元 件 符 號 說 明 】

11，31，41，109：參考用一定電流源

12，13，14，32～34，42，101，104，105a，108，  
110，116，124，125，134～139，144～147，195b，195c  
，195d，195f，203：開關

15，35，43，44，102，105b，106，122，126，132  
，142，148，195a，411：電晶體

16，36，46，103，107，123，133，143，195e：容  
量元件

17，37，47：像素

20，24，25，420：電流源電路

111～113：開關(訊號電流控制開關)

180～188：電晶體

189：容量元件

190：電流線

191，192：開關

193：AND(電晶體)

194：反相器

262：邏輯運算器

401：基板

402：像素部

403：訊號線驅動電路

(116)

404：第1掃描線驅動電路

405：第2掃描線驅動電路

406：FPC

407，411：移位暫存器

408：緩衝器

411：移位暫存器

412：第1閂鎖電路

413：第2閂鎖電路

414：一定電流電路

421：第1電流源電路

422：第2電流源電路

450：開關

451：記憶電路

452：邏輯運算器

a～f：端子

501：訊號線

502：掃描線

503：開關用 TFT

504：驅動用 TFT

505：容量元件

506：發光元件

507，508：電源

555～558：一定電流源(電晶體)

551～554：端子

(117)

601：訊號線

602～604：第1～第3掃描線

605：電流線

606～609：TFT

610：容量元件

611：發光元件

612：電流源電路

1101：訊號線

1102：第1掃描線

1103：第2掃描線

1104：電流線(電源線)

1105：開關用TFT

1106：保持用TFT

1107：驅動用TFT

1108：轉換驅動用TFT

1109：容量元件

1110：發光元件

1111：電流源電路

1121：訊號線

1122：第1掃描線

1123：第2掃描線

1124：電流線(電源線)

1125：開關用TFT

1126：消去用TFT

(118)

1127：驅動用 TFT

1128：容量元件

1129：電流源 TFT

1130：鏡像 TFT

1131：驅動用 TFT

1132：電流輸入 TFT

1133：保持用 TFT

1136：發光元件

1137：電流源電路

1138：像素用電流線

1140：發光元件

1141：電流源電路

1142：第1掃描線

1143：第2掃描線

1144：電流線(電源線)

1145：開關用 TFT

1146：保持用 TFT

1147：轉換驅動用 TFT

1148：驅動用 TFT

1149：容量元件

1151：訊號線

1830，1840，1850：電晶體

1870，1880：開關

1890：容量元件

(119)

2001：框體

2002：支持台

2003：顯示部

2004：揚聲器部

2005：視頻輸入端子

2101：本體

2102：顯示部

2103：收像部

2104：操作鍵

2105：外部連接埠

2106：快門

2201：本體

2202：框體

2203：顯示部

2204：鍵盤

2205：外部連接埠

2206：指向滑鼠

2301：本體

2302：顯示部

2303：開關

2304：操作鍵

2305：紅外線連接埠

2401：本體

2402：框體

(120)

2403：顯示部 A

2404：顯示部 B

2405：記錄媒体讀入部

2406：操作鍵

2407：揚聲器部

2501：本體

2502：顯示部

2503：支臂部

2601：本體

2602：顯示部

2603：框體

2604：外部連接埠

2605：遙控收訊部

2606：收像部

2607：電池

2608：聲音輸入部

2609：操作鍵

2610：接眼部

2701：本體

2702：框體

2703：顯示部

2704：聲音輸入部

2705：聲音輸出部

2706：操作鍵

(121)

- 2707：外部連接埠
- 2708：天線
- 4001：基板
- 4002：像素部
- 4003：源極訊號線驅動電路
- 4004a，b：閘極訊號線驅動電路
- 4005a：引繞配線
- 4006：FPC
- 4007：凹部
- 4008：密封材料
- 4009：密封材料
- 4010：底層膜
- 4201：驅動用 TFT
- 4202：消去用 TFT
- 4203：像素電極
- 4204：發光層
- 4205：陰極
- 4207：吸溼性物質或吸收氧氣的物質
- 4208：凹部覆蓋材料
- 4300：向異性薄膜
- 4300a：導電性填充材料
- 4301：FPC 用配線
- 4302：絕緣膜
- 4303：發光元件

(122)

4210：填充材料

FF：觸發電路

S-CLK：時脈訊號

S-SP：開始脈衝

S-CLKb：時脈反轉訊號

S<sub>n</sub>：訊號線

T<sub>a</sub>：位址期間

T<sub>c</sub>，T<sub>b</sub>：設定期間

T<sub>s</sub>：保持期間



## 五、中文發明摘要


發明之名稱：顯示裝置

本發明的課題在於解決電晶體的特性中所產生的偏差。


本發明為具有分別對應於複數條配線的複數個電流源電路之訊號線驅動電路，其特徵為：上述複數個電流源電路分別具有容量機構及供給機構，且上述複數個電流源電路會分別按照視頻訊號來將所被供給的電流轉換成電壓，供給對應於所被轉換的電壓之電流。

## 六、英文發明摘要


發明之名稱：




第 1 圖




第 2 圖




第 3 圖



第 4 圖




第 5 圖




第 6 圖


(A)




(B)



(C)




(D)




第 7 圖






第 8 圖




第9圖







第11圖




第 12 圖




第 13 圖



第 14 圖




第 15 圖




第 16 圖




(A) 訊號輸入時




(B) 訊號輸入完成時




(C) 發光時




(D)




(E)




第 17 圖




第 18 圖




第 19 圖




第 20 圖




第 21 圖




第 22 圖



第 23 圖




第 24 圖




第 25 圖







第 26 圖




第 27 圖




第 28 圖




第 29 圖



第 30 圖




第 31 圖




第 32 圖


(A)



(B)




第 33 圖




第 34 圖





第 35 圖



第 36 圖







圖 37 第




第 38 圖




第 39 圖




第 40 圖



第 41 圖




第 42 圖




第 43 圖









第 44 圖




第 45 圖




第 46 圖




第 47 圖




第 48 圖



第 49 圖




第 50 圖




第 51 圖







第 52 圖




第 53 圖




第 54 圖




第 55 圖



第 56 圖




第 57 圖




第 58 圖









第 60 圖




第 61 圖




第 62 圖




第 63 圖




第 64 圖



第 65 圖




第 66 圖




第 67 圖









第 69 圖




第 70 圖




第 71 圖




第 72 圖



第 73 圖




第 74 圖




第 75 圖







第 76 圖




第 77 圖




第 78 圖




第 79 圖




第 80 圖



第 81 圖




第 82 圖




第 83 圖







第 84 圖




第 85 圖



第 86 圖



第 87 圖



第 88 圖

七、指定代表圖：

(一) 本案指定代表圖為：第 ( 3 ) 圖

(二) 本代表圖之元件符號簡單說明：

411：移位暫存器  
412：第 1 門鎖電路  
413：第 2 門鎖電路  
414：一定電流電路  
420：電流源電路  
101：開關  
109：參考用一定電流源

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：無

(1)

## 十、申請專利範圍

第 95121256 號 專 利 申 請 案

中 文 申 請 專 利 範 圍 修 正 本

民 國 97 年 8 月 6 日 修 正

1. 一種顯示裝置，係具有：

在基板上包含複數個像素的像素部；及

在上述基板上包含複數個電流源電路的訊號線驅動電路；

其特徵為：

上述複數個電流源電路係分別具有由  $m$  個的薄膜電晶體所構成的電流鏡電路；上述  $m$  個的薄膜電晶體的通道寬／通道長係被設定成  $2^0 : 2^1 : \dots : 2^m$ ；

上述複數個電流源電路係分別將自電流線所供給的電流變換成電壓，將對應於上述所被變換的電壓之電流供給至訊號線。

2. 一種顯示裝置，係具有：

在基板上包含複數個像素的像素部；及

在上述基板上包含複數個電流源電路的訊號線驅動電路；

其特徵為：

上述複數個電流源電路係分別具有由  $m$  個的薄膜電晶體所構成的電流鏡電路；上述  $m$  個的薄膜電晶體的通道寬／通道長係被設定

(2)

成  $2^0 : 2^1 : \dots : 2^m$  ;

上述複數個電流源電路係分別將自電流線所供給的電流變換成電壓，將對應於上述所被變換的電壓之電流供給至訊號線；

根據視頻訊號來控制是否將上述電流供給至像素部。

3.如申請專利範圍第1或2項所記載之顯示裝置，其中上述訊號線驅動電路係具有位移暫存器電路及閘鎖電路。

4.如申請專利範圍第1或2項所記載之顯示裝置，其中上述訊號線驅動電路係根據設定訊號來控制。

5.如申請專利範圍第1或2項所記載之顯示裝置，其中上述訊號線驅動電路係具有保持上述  $m$  個的薄膜電晶體的閘極及源極間的電壓之電容元件。

6.如申請專利範圍第1或2項所記載之顯示裝置，其中上述  $m$  為3。

7.如申請專利範圍第1或2項所記載之顯示裝置，其中上述顯示裝置為發光裝置。

8.如申請專利範圍第1或2項所記載之顯示裝置，其中上述顯示裝置係被搭載於由個人電腦，攜帶型電腦，攝影機，數位相機，影像再生裝置，眼鏡型顯示器或行動電話所選擇的至少一個。