

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-140464  
(P2007-140464A)

(43) 公開日 平成19年6月7日(2007.6.7)

|                                     |                |             |
|-------------------------------------|----------------|-------------|
| (51) Int. Cl.                       | F I            | テーマコード (参考) |
| <b>G09G 3/36 (2006.01)</b>          | G09G 3/36      | 2H093       |
| <b>G09G 3/20 (2006.01)</b>          | G09G 3/20 670Q | 5C006       |
| <b>G02F 1/133 (2006.01)</b>         | G09G 3/20 670A | 5C080       |
|                                     | G09G 3/20 670B |             |
|                                     | G09G 3/20 623Y |             |
| 審査請求 有 請求項の数 18 O L (全 29 頁) 最終頁に続く |                |             |

(21) 出願番号 特願2006-169532 (P2006-169532)  
 (22) 出願日 平成18年6月20日 (2006.6.20)  
 (31) 優先権主張番号 10-2005-0109703  
 (32) 優先日 平成17年11月16日 (2005.11.16)  
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 501426046  
 エルジー・フィリップス エルシーデー  
 カンパニー, リミテッド  
 大韓民国 ソウル, ヨンドゥンポーク, ヨ  
 イドードン 20  
 (74) 代理人 100064447  
 弁理士 岡部 正夫  
 (74) 代理人 100085176  
 弁理士 加藤 伸晃  
 (74) 代理人 100094112  
 弁理士 岡部 譲  
 (74) 代理人 100096943  
 弁理士 臼井 伸一  
 (74) 代理人 100101498  
 弁理士 越智 隆夫

最終頁に続く


(54) 【発明の名称】 平板表示装置の製造方法及び装置

(57) 【要約】

【課題】本発明は、製造工程中、パネル欠陥を電気的なデータに補償するようにした平板表示装置の製造方法及び装置に関する。

【解決手段】本発明に係る平板表示装置の製造方法は、平板表示装置の検査工程で前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する段階と；前記平板表示装置のパネル欠陥判定工程で前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定する段階と；前記平板表示装置のパネル欠陥補償データ記録工程で前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵する段階とを含む。

【選択図】 図4



## 【特許請求の範囲】

## 【請求項 1】

平板表示装置の検査工程で前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する段階と、前記平板表示装置のパネル欠陥判定工程で前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定する段階と、前記平板表示装置のパネル欠陥補償データ記録工程で前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵する段階とを含むことを特徴とする平板表示装置の製造方法。

## 【請求項 2】

前記補償データは、前記パネル欠陥位置を指示する位置データと、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される階調別補償データとを含むことを特徴とする請求項 1 に記載の平板表示装置の製造方法。

10

## 【請求項 3】

前記補償データは、赤色データを補償するための R 補償データ、緑色データを補償するための G 補償データ及び青色データを補償するための B 補償データを含み、前記 R 補償データ、前記 G 補償データ及び前記 B 補償データは、同一な画素位置の同一階調で同一な値に設定されるか、同一な画素位置の同一階調で、前記 R 補償データ、前記 G 補償データ及び前記 B 補償データのうち、少なくとも一つの補償値が他の補償データと異なることを特徴とする請求項 1 に記載の平板表示装置の製造方法。

20

## 【請求項 4】

前記メモリはデータの更新ができる非揮発性メモリを含むことを特徴とする請求項 1 に記載の平板表示装置の製造方法。

## 【請求項 5】

前記補償データは前記パネル欠陥位置別、前記パネル欠陥位置に表示されるデータの階調別に異なって設定されることを特徴とする請求項 1 に記載の平板表示装置の製造方法。

## 【請求項 6】

平板表示装置の検査工程で前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する検査装置と、前記平板表示装置のパネル欠陥判定工程で前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定するパネル欠陥判定装置と、前記平板表示装置のパネル欠陥補償データ記録工程で前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵するメモリ記録装置とを備えることを特徴とする平板表示装置の製造装置。

30

## 【請求項 7】

前記補償データは、前記パネル欠陥位置を指示する位置データと、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される階調別補償データとを含むことを特徴とする請求項 6 に記載の平板表示装置の製造装置。

## 【請求項 8】

前記補償データは、赤色データを補償するための R 補償データ、緑色データを補償するための G 補償データ、及び青色データを補償するための B 補償データを含み、前記 R 補償データ、前記 G 補償データ、及び前記 B 補償データは、同一な画素位置の同一階調で同一な値に設定されるか、同一な画素位置の同一階調で、前記 R 補償データ、前記 G 補償データ、及び前記 B 補償データのうち、少なくとも一つの補償値が他の補償データと異なることを特徴とする請求項 6 に記載の平板表示装置の製造装置。

40

## 【請求項 9】

前記メモリはデータの更新ができる非揮発性メモリを含むことを特徴とする請求項 6 に記載の平板表示装置の製造装置。

## 【請求項 10】

前記メモリは、EEPROM及びEDIDROMのうち、何れか一つを含むことを特

50

徴とする請求項 9 に記載の平板表示装置の製造装置。

【請求項 1 1】

前記平板表示装置は、前記メモリに接続され、前記パネル欠陥位置に表示されるデータを前記補償データに変調するための補償回路を更に含むことを特徴とする請求項 8 に記載の平板表示装置の製造装置。

【請求項 1 2】

前記平板表示装置は、複数のデータラインと複数のゲートラインが交差し、複数の液晶セルが配置される液晶表示パネルと、前記補償データに変調されたデータを用いて、前記データラインを駆動するためのデータ駆動回路と、前記ゲートラインにスキャンパルスを供給するためのゲート駆動回路と、前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するためのタイミングコントローラとを更に含み、前記補償回路は前記タイミングコントローラに内蔵されることを特徴とする請求項 1 0 に記載の平板表示装置の製造装置。

10

【請求項 1 3】

前記補償回路は、前記パネル欠陥位置に表示されるデータを前記補償データに増減することを特徴とする請求項 1 1 に記載の平板表示装置の製造装置。

【請求項 1 4】

前記補償回路は、前記パネル欠陥位置に表示される m ビットの赤、m ビットの緑及び m ビットの青色のデータから n ビット ( n は m より大きな整数 ) の輝度情報と色差情報とを抽出し、前記 n ビットの輝度情報を前記補償データに増減して変調された n ビットの輝度情報を発生し、前記変調された n ビットの輝度情報と未変調された前記色差情報とを用いて、m ビットの変調された赤色データ、m ビットの変調された緑色データ及び m ビットの変調された青色データを発生することを特徴とする請求項 1 2 に記載の平板表示装置の製造装置。

20

【請求項 1 5】

前記補償データは、前記パネル欠陥位置別、前記パネル欠陥位置に表示されるデータの階調別に異なって設定されることを特徴とする請求項 1 3 に記載の平板表示装置の製造装置。

【請求項 1 6】

前記補償回路は、前記補償データを複数のフレーム期間に分散させ、前記パネル欠陥位置に表示されるデータを前記複数のフレーム期間に分散された補償データに増減させることを特徴とする請求項 1 2 に記載の平板表示装置の製造装置。

30

【請求項 1 7】

前記補償回路は、前記補償データを隣接した画素に分散させ、前記パネル欠陥位置に表示されるデータを前記隣接した画素に分散された補償データに増減させる請求項 1 2 に記載の平板表示装置の製造装置。

【請求項 1 8】

前記補償回路は、前記補償データを複数のフレーム期間及び隣接した画素に分散させ、前記パネル欠陥位置に表示されるデータを前記分散された補償データに増減させる請求項 1 2 に記載の平板表示装置の製造装置。

40

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は平板表示装置に関し、特に製造工程中、パネル欠陥を電氣的なデータに補償するようにした平板表示装置の製造方法及び装置に関する。

【背景技術】

【0 0 0 2】

最近の情報化社会において、表示素子は視覚情報の伝達媒体として、その重要性が常ならず強調されている。現在、主流を成している陰極線管 ( Cathode Ray Tube ) またはブラウン管は重さと嵩が大きいという問題点がある。このような陰極線管の

50

限界を乗り越えられる多種の平板表示素子 ( Flat Panel Display ) が開発されている。

【 0 0 0 3 】

平板表示装置には、液晶表示素子 ( Liquid Crystal Display : LCD )、電界放出表示素子 ( Field Emission Display : FED )、プラズマディスプレイパネル ( Plasma Display Panel : PDP ) 及び有機発光ダイオード ( Organic Light Emitting Diode : OLED ) 等があり、これらの大部分が実用化され市販されている。

【 0 0 0 4 】

このような平板表示装置は、画像を示すための表示パネルを備え、このような表示パネルにはテスト過程でパネル欠陥またはむらが見つけられている。ここで、パネル欠陥またはむらというのは、表示画面上の輝度差を付き従う表示みだらである。このようなパネル欠陥は大体製造工程上発生し、その発生原因によって、点、線、帯、円、多角形等のような定型的な形状を有するか、または不定型的な形状を有する。このように多様な形状を有するパネル欠陥の例を図 1 ないし図 3 に示した。

10

【 0 0 0 5 】

図 1 は、不定型のパネル欠陥を示し、図 2 は、垂直の帯状のパネル欠陥、図 3 は、点状のパネル欠陥を示す。そのうち、垂直の帯状のパネル欠陥は、主に重複露光、レンズ収差などの原因により発生し、点状のパネル欠陥は、主に異物質などにより発生する。このようなパネル欠陥位置に表示される画像は、周辺の非欠陥領域に比べ、更に暗いか、または更に明るく示され、また、他の非欠陥領域に比べ、色差が異なるようになる。

20

【 0 0 0 6 】

このようなパネル欠陥は、その程度によって製品の不良につながることもあり、このような製品の不良は、収率を低下させる。また、このようなパネル欠陥が見つけれられた製品が良品として出荷されるとしても、パネル欠陥により低下された画質は、製品の信頼度を低下させる。

【 0 0 0 7 】

従って、パネル欠陥を改善するために、多様な方法が提案されてきた。パネル欠陥を減らすために、現在までは主に工程技術の改善を通じてパネル欠陥を減らそうとして来た。しかし、工程技術を改善するとしても、パネル欠陥を減らすことはできたが、そのパネル欠陥を完全に除去することは不可能だった。

30

【 発明の開示 】

【 発明が解決しようとする課題 】

【 0 0 0 8 】

従って、本発明の目的は、製造工程中、パネル欠陥を電気的なデータに補償するようにした平板表示装置の製造方法及び装置を提供することにある。

【 課題を解決するための手段 】

【 0 0 0 9 】

前記目的の達成のため、本発明の実施の形態に係る平板表示装置の製造方法は、平板表示装置の検査工程で前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する段階と、前記平板表示装置のパネル欠陥判定工程で前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定する段階と、前記平板表示装置のパネル欠陥補償データ記録工程で前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵する段階とを含む。

40

【 0 0 1 0 】

本発明の実施の形態に係る平板表示装置の製造装置は、平板表示装置の検査工程において、前記平板表示装置のデータ電極にテストデータを供給して前記平板表示装置を検査する検査装置と、前記平板表示装置のパネル欠陥判定工程において、前記検査装置の検査の結果に前記平板表示装置のパネル欠陥位置を判定し、前記パネル欠陥位置でのパネル欠陥

50

の程度を判定し、前記パネル欠陥の程度を補償するための補償データを決定するパネル欠陥判定装置と、前記平板表示装置のパネル欠陥補償データ記録工程において、前記パネル欠陥の程度を補償するための補償データを前記平板表示装置のデータ変調用メモリに貯蔵するメモリ記録装置とを備える。

【0011】

前記補償データは、前記パネル欠陥位置の位置を指示する位置データと、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される階調別補償データとを含む。

【0012】

前記補償データは、赤色データを補償するためのR補償データ、緑色データを補償するためのG補償データ及び青色データを補償するためのB補償データを含み、前記R補償データ、前記G補償データ及び前記B補償データは、同一な画素位置の同一階調で同一な値に設定されるか、同一な画素位置の同一階調で、前記R補償データ、前記G補償データ及び前記B補償データのうち、少なくとも一つの補償値が他の補償データと異なって設定される。

10

【0013】

前記メモリはデータの更新ができる非揮発性メモリを含む。

【0014】

前記メモリは、EEPROM及びEDIDROMのうち、何れか一つを含む。

【0015】

前記平板表示装置は、前記メモリに接続され、前記パネル欠陥位置に表示されるデータを前記補償データに変調するための補償回路を更に含む。

20

【0016】

前記平板表示装置は、複数のデータラインと複数のゲートラインが交差し、複数の液晶セルが配置される液晶表示パネルと、前記補償データに変調されたデータを用いて、前記データラインを駆動するためのデータ駆動回路と、前記ゲートラインにスキャンパルスを提供するためのゲート駆動回路と、前記駆動回路を制御し、前記補正データを前記データ駆動回路に供給するためのタイミングコントローラとを更に含み、前記補償回路は前記タイミングコントローラに内蔵される。

【0017】

前記補償回路は、前記パネル欠陥位置に表示されるデータを前記補償データに増減する。

30

【0018】

前記補償回路は、前記パネル欠陥位置に表示されるmビットの赤、mビットの緑、及びmビットの青色のデータからnビット(nはmより大きな整数)の輝度情報と色差情報とを抽出し、前記nビットの輝度情報を前記補償データに増減して変調されたnビットの輝度情報を発生し、前記変調されたnビットの輝度情報と未変調された前記色差情報とを用いて、mビットの変調された赤色データ、mビットの変調された緑色データ及びmビットの変調された青色データを発生する。

【0019】

前記補償データは、前記パネル欠陥位置の位置別、前記パネル欠陥位置に表示されるデータの階調別に異なって設定される。

40

【0020】

前記補償回路は、前記補償データを複数のフレーム期間に分散させ、前記パネル欠陥位置に表示されるデータを前記複数のフレーム期間に分散された補償データに増減させる。

【0021】

前記補償回路は、前記補償データを隣接した画素に分散させ、前記パネル欠陥位置に表示されるデータを前記隣接した画素に分散された補償データに増減させる。

【0022】

前記補償回路は、前記補償データを複数のフレーム期間及び隣接した画素に分散させ、前記パネル欠陥位置に表示されるデータを前記分散された補償データに増減させる。

50

## 【発明の効果】

## 【0023】

本発明は製造工程中、パネル欠陥の大きさや形状とは関係なしに、電気的な補償データでパネル欠陥を補償することができることは勿論、パネル欠陥の輝度と色度とを細密に補償することもできる。

## 【発明を実施するための最良の形態】

## 【0024】

前記目的以外、本発明の他の目的及び特徴は添付した図面を参照した実施の形態についての説明を通じて明らかになる。

## 【0025】

以下、図4ないし図21を参照して、本発明の好ましい実施の形態について説明する。

## 【0026】

図4を参照すると、本発明の実施の形態に係る平板表示装置の製造方法は、上板及び下板をそれぞれ製作した後、上/下板をシーラント(Sealant)やフリットガラス(Frit glass)で合着する。(S1、S2、S3)

## 【0027】

続いて、本発明に係る平板表示装置の製造方法は、平板表示装置の検査工程において、上/下板が合着された平板表示装置に対して、各階調のテストデータを平板表示装置に印加してテスト画像を表示し、その画像に対して電気的な検査及び/または肉眼検査を通じてパネル欠陥、即ち、表示まだらに対して検査する。(S4)そして、本発明に係る平板表示装置の製造方法は、検査工程において、平板表示装置上にパネル欠陥が見つげられると(S5)、そのパネル欠陥が現れる位置とパネル欠陥の程度とを分析する。(S6)

## 【0028】

そして、本発明に係る平板表示装置の製造方法は、S7及びS8の段階で、平板表示装置のパネル欠陥判定工程で、パネル欠陥位置データと階調領域別にパネル欠陥補償データとを定めた後、平板表示装置のパネル欠陥補償データ記録工程で、パネル欠陥位置データと階調領域別パネル欠陥補償データとを非揮発性メモリ、例えば、データの更新及び消去のできるEEPROM(Electrically Erasable Programmable Read Only Memory)またはEDIDROM(Extended Display Identification Data ROM)に貯蔵する。パネル欠陥位置データと階調領域別パネル欠陥補償データはパネル欠陥の位置と程度とによって変化する。

## 【0029】

そして、本発明に係る平板表示装置の製造方法は、EEPROMに貯蔵されたパネル欠陥位置データ及びパネル欠陥補償データを用いてデジタルビデオデータを変調し、変調されたデータを平板表示装置に供給する。

## 【0030】

一方、S5の段階において、パネル欠陥の大きさ、個数及び程度が良品許容基準値の以下に発見されると、その平板表示装置は良品に判定され出荷される。(S9)

## 【0031】

本発明に係る平板表示装置の製造方法に対して、アクティブマトリクスタイプの液晶表示素子を中心として詳細に説明すると次の通りである。

## 【0032】

本発明に係る液晶表示素子の製造方法は、基板洗浄、基板パターンニング工程、配向膜形成/ラビング工程、基板合着/液晶注入工程、実装工程、検査工程、リペア(Repair)工程等に分けられる。

## 【0033】

基板洗浄工程で、液晶表示素子の基板の表面に汚れた異物質を洗浄液で除去するようになる。

## 【0034】

10

20

30

40

50

基板パターニング工程で、上板（カラーフィルタ基板）のパターニングと下板（TFT-アレイ基板）のパターニング工程に分けられる。上板の基板には、カラーフィルター、共通電極、ブラックマトリクス等が形成される。下板の基板には、データラインとゲートライン等の信号配線が形成され、データラインとゲートラインとの交差部にTFTが形成され、TFTのソース電極に接続されるデータラインとゲートラインの間の画素領域に画素電極が形成される。

【0035】

配向膜形成/ラビング工程で、上板と下板のそれぞれに配向膜を塗布し、その配向膜をラビング布等にラビングする。

【0036】

基板合着/液晶注入工程で、シーラントを用いて上部基板と下部基板とを合着し、液晶注入口を通じて液晶とスペーサを注入した後、その液晶注入口を封止する工程が行われる。

【0037】

実装工程で、ゲートドライブ集積回路及びデータドライブ集積回路等の集積回路が実装されたTCP（Tape Carrier Package）を基板上のパッド部に接続させる。このようなドライブ集積回路は前述のTCPを用いたTAB（Tape Automated Bonding）方式以外に、COG（Chip On Glass）方式等に基板上に直接実装されることもできる。

【0038】

検査工程は、下部基板に各種信号配線と画素電極が形成された後に行われる電氣的検査と、基板合着/液晶注入工程の後に行われる電氣的検査及び肉眼検査を含む。基板合着/液晶注入工程の後に行われる検査工程の検査の結果にパネル欠陥が見つけれられると、そのパネル欠陥に対する位置データと補償データが定められ、その位置データと補償データはEEPROMに貯蔵される。ここで、EEPROMは液晶表示装置の印刷回路ボードPCB上に実装される。印刷回路ボード上にはEEPROMのデータを用いて入力デジタルビデオデータを変調するパネル欠陥補償回路と、パネル欠陥補償回路からのデータをデータ駆動回路に供給し、データ駆動回路とスキャン駆動回路の動作タイミングを制御するためのタイミングコントローラが共に実装される。パネル欠陥補償回路はタイミングコントローラに内蔵可能である。最終良品に判定され出荷される液晶表示装置の駆動回路には、タイ

【0039】

図5は、本発明の実施の形態に係る平板表示装置の製造装置を示す図面である。

【0040】

図5を参照すると、本発明の実施の形態に係る平板表示装置の製造装置は、平板表示装置100のEEPROM53に接続可能なROM記録機54、ROM記録機54に接続されたコンピューター55、コンピューター55に接続された検査装置61を備える。

【0041】

平板表示装置100は、データライン58とスキャンライン59が交差され、画素がマトリクス状に配置される平板表示パネル60、データライン58にパネル欠陥が補償されたデジタルビデオデータRc/Gc/Bcを供給するデータ駆動回路56、スキャンライン59にスキャンパルスを順次供給するスキャン駆動回路57、駆動回路56、57を制御するタイミングコントローラ52を備える。このような平板表示装置100は、液晶表示素子（LCD）、電界放出表示素子（FED）、プラズマディスプレイパネル（PDP）及び有機発光ダイオード（OLED）等に具現される。

【0042】

タイミングコントローラ52にはパネル欠陥補償回路51が内蔵される。パネル欠陥補償回路51はパネル欠陥位置に当たる入力デジタルビデオデータRi/Gi/Biに補償データを増減させ、そのデジタルビデオデータを変調する。このパネル欠陥補償回路51に

10

20

30

40

50

ついでの詳細な説明は後述する。タイミングコントローラ52はパネル欠陥補償回路51により変調されたデジタルビデオデータRi/Gi/Biと、非欠陥領域に当たって変調されなかったデジタルビデオデータRi/Gi/Biとをデータ駆動回路56に供給する。そして、タイミングコントローラ52は、垂直/水平同期信号Vsync、Hsync、ドットクロックDCLK、データイネーブル信号DEを用いて、データ駆動回路56の動作タイミングを制御するデータ駆動制御信号DDCとゲート駆動回路57の動作タイミングを制御するゲート駆動制御信号GDCとを発生する。

**【0043】**

データ駆動回路56は、タイミングコントローラ52から補償されたデジタルビデオデータRc/Gc/Bcを階調表現のできるアナログ電圧または電流に変換してデータライン58に供給する。 10

**【0044】**

スキャン駆動信号57は、タイミングコントローラ52の制御下でスキャンパルスを送るラインに順次印加して表示する画素の水平ラインを選択する。

**【0045】**

検査装置61は、駆動回路が平板表示パネル60に接続されていない状態でデータライン58にテストデータを供給し、スキャンライン59にテストスキャンパルスを供給し、画像測定装置または肉眼で平板表示装置に表示された画像を検査する。この検査装置61は、コンピューター55の制御下で最低階調（またはピックアップ階調）から最高階調（またはピックアップ階調）に一階調ずつテストデータの階調を増加させながら平板表示パネル60上に表示されたテスト画像を検査する。テストデータは最少8ビット以上の解消度を有しなければならない。 20

**【0046】**

コンピューター55は、検査装置61により測定された各階調別画素の輝度測定値の入力を受け、各画素の間の輝度差を算出し、他の画素より輝度差が存在する画素の位置をパネル欠陥領域であると判定し、そのパネル欠陥領域の位置データとそのパネル欠陥領域の輝度差を補償するための補償データとを算出する。そして、コンピューター55は、算出されたパネル欠陥位置情報とパネル欠陥補償データをROM記録機54に供給する。このコンピューター55は、工程条件の変化、適用モデル間の差異等のような理由によりパネル欠陥位置情報とパネル欠陥補償データの更新が必要になる場合、または運用者によりパネル欠陥位置情報とパネル欠陥補償データの更新データが入力されると、I2C等の通信標準プロトコルを用いてROM記録機54に更新データを伝送してROM記録機54にEEPROM53に貯蔵されたパネル欠陥位置データとパネル欠陥補償データとを更新させる。 30

**【0047】**

ROM記録機54は、コンピューター55からのパネル欠陥位置データPDとパネル欠陥補償データCDをEEPROM53に供給する。ここで、ROM記録機54はユーザーコネクタを通じてEEPROM53にパネル欠陥補償データを伝送することができる。ユーザーコネクタを通じてパネル欠陥補償データは直列に伝送され、また、ユーザーコネクタを通じて直列クロック(Serial Clock)と電源接地電源等がEEPROM53に伝送される。 40

**【0048】**

一方、EEPROM53の代り、EDID ROMにパネル欠陥補償データを伝送し、EDID ROMはそのパネル欠陥補償データを別途の貯蔵空間に貯蔵することもできる。EDID ROMにはパネル欠陥補償データの他に、モニタ情報データとして販売者/生産者職別情報(ID)及び基本表示素子の変数及び特性等が貯蔵されてある。EEPROM53の代り、EDID ROMにパネル欠陥補償データを貯蔵する場合、ROM記録機54はDDC(Data Display Channel)を通じてパネル欠陥補償データを伝送する。従って、EDID ROMを使用する場合にはEEPROM53とユーザーコネクタが除去される可能性があるため、それ程追加開発費が低減される効果が 50

ある。以下、パネル欠陥補償データが貯蔵されるメモリはEEPROM53に仮定して説明する。勿論、以下の実施の形態の説明において、EEPROM53とユーザーコネクタはEDID ROMとDDCに代えられる。

**【0049】**

EEPROM53に貯蔵される補償データはパネル欠陥の位置によって輝度または色値の不均一の程度が異なるため、位置別に最適化されるべきであり、また、図6のようなガンマ特性を考慮して、各階調別に最適化されるべきである。従って、補償データはR、G、Bそれぞれで各階調別に設定されるか、図6において、複数の階調を含む階調区間(A、B、C、D)別に設定されることができる。例えば、補償データは「パネル欠陥1」の位置で「+1」、「パネル欠陥2」の位置で「-1」、「パネル欠陥3」の位置で「0」等に、位置別に最適化された値に設定され、また、「階調区間A」で「0」、「階調区間B」で「0」、「階調区間C」で「1」、「階調区間D」で「1」等に、階調区間別に最適化された値に設定されることができる。従って、補償データは同一なパネル欠陥位置で階調別に異なる可能性があり、また、同一な階調でパネル欠陥位置別に異なる可能性もある。このような補償データは輝度補正の場合、一つのピクセル(画素)のR、G、Bデータのそれぞれで同一な値に設定され、R、G、Bサブピクセルを含んだ一つのピクセル単位に設定される。更に、補償データは色差補正の場合、R、G、Bデータのそれぞれで異なって設定される。例えば、特定パネル欠陥位置で、赤色が非欠陥位置でより更に目立つと、R補償値はG、B補償値より更に小さくなる。

10

**【0050】**

EEPROM53は、パネル欠陥位置データPDとパネル欠陥補償データCD、そして階調領域情報(図6において、A、B、C、Dの区間)をルックアップテーブル(Look-up table)の形態に貯蔵し、タイミングコントローラ52に内蔵されたパネル欠陥補償回路51からのアドレス制御信号に応じて、該当アドレスからパネル欠陥位置データPDとパネル欠陥補償データCDとをパネル欠陥補償回路51に供給する。

20

**【0051】**

図7ないし図9は、パネル欠陥補償回路51の第1の実施の形態とその動作を説明するための図面である。

**【0052】**

図7を参照すると、パネル欠陥補償回路51は、位置判断部71、階調判断部72R、72G、72B、アドレス生成部73R、73G、73B及び演算機74R、74G、74Bを備える。そして、EEPROM53は、赤R、緑G、青B別にパネル欠陥補償データCDとそのパネル欠陥位置データPDとを貯蔵する第1ないし第3のEEPROM53R、53G、53Bを含む。

30

**【0053】**

第1ないし第3のEEPROM53に貯蔵されたデータは色補正やサブ画素単位にパネル欠陥が補償される場合に、同一位置と同一階調でEEPROM別に異なって設定される一方、輝度補正や赤、緑及び青の三つのサブ画素を含んだ画素単位にパネル欠陥が補償される場合、同一位置と同一階調でEEPROMのそれぞれで同一に設定される。

**【0054】**

位置判断部71は、垂直/水平同期信号Vsync、Hsync、データイネーブル信号DE及びドットクロックCLKを用いて入力デジタルビデオデータRi/Gi/Biの表示位置を判断する。

40

**【0055】**

階調判断部72R、72G、72Bは、赤R、緑G、青Bの入力デジタルビデオデータRi/Gi/Biの階調を分析する。

**【0056】**

アドレス生成部73R、73G、73Bは、EEPROM53R、53G、53Bのパネル欠陥位置データPDを参照して、入力デジタルビデオデータRi/Gi/Biの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データC

50

Dを読み出すためのリードアドレス (Read Address) を生成し、EEPROM 53R、53G、53Bに供給する。

【0057】

アドレスに応じてEEPROM 53R、53G、53Bから出力されるパネル欠陥補償データCDは演算機74R、74G、74Bに供給される。

【0058】

演算機74R、74G、74Bは、入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>にパネル欠陥補償データCDを加算または減算し、パネル欠陥位置に表示される入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>を変調する。ここで、演算機74R、74G、74Bは加算機、減算機の他にも入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>にパネル欠陥補償データCDを掛

10

【0059】

このようなパネル欠陥補償回路51によるパネル欠陥補償結果の一例としては、図8のように、R補償データ、G補償データ及びB補償データが同一に「1」に設定され、非欠陥位置より1階調低いパネル欠陥位置に表示される入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>の階調を各色で同一に1ずつ増加させ、パネル欠陥位置の輝度を補償することができる。更に、パネル欠陥補償回路51によるパネル欠陥補償結果の他の例としては、図9のように、R補償データは「1」に、G及びB補償データは「0」に設定され、非欠陥位置より赤色の純度が低いパネル欠陥位置に表示される入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>の色差を補償することもできる。

20

【0060】

平板表示パネル60の一画素は、図10Aのように、赤R、緑G、青Bの三つのサブ画素を含むことができるが、図10Bのように、赤R、緑G、青B及び白Wの四つのサブ画素を含むこともできる。

【0061】

図10Bのような画素配置において、パネル欠陥位置の白色データW<sub>i</sub>を変調するために、本発明の第2の実施の形態に係るパネル欠陥補償回路51は、図11のように、階調判断部72W、アドレス生成部73W及び演算機74Wを更に備える。そして、EEPROM 53はパネル欠陥位置においての白色データに対する補償データがルックアップテーブルの形態に貯蔵される第3のEEPROM 53Wを更に備える。このように白色データW<sub>i</sub>を補償するようになると、パネル欠陥位置においての輝度補償が更に容易くなれる。一方、白色データW<sub>i</sub>は、赤、緑及び青色の入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>を変数として算出される輝度情報Yから定められる。

30

【0062】

図12は、本発明の第3の実施の形態に係るパネル欠陥補償回路51とEEPROM 53Yを示す図面である。

【0063】

図12を参照すると、本発明に係るパネル欠陥補償回路51は、RGB - YUV変換機120、位置判断部121、階調判断部122、アドレス生成部123、演算機124及びYUV - RGB変換機125を備える。そして、EEPROM 53Yはパネル欠陥位置に表示される入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>の輝度情報Y<sub>i</sub>を微細に変調するための位置別、階調別パネル欠陥輝度補償データが貯蔵される。

40

【0064】

RGB - YUV変換機120は、m/m/mビットのR/G/Bデータを有する入力デジタルビデオデータR<sub>i</sub>/G<sub>i</sub>/B<sub>i</sub>を変数とする下記の数式1ないし数式3を用いて、n/n/n (nはmより大きな整数)ビットの輝度情報Y<sub>i</sub>と色差情報U<sub>i</sub>V<sub>i</sub>とを算出する。

[数式1]

$$Y_i = 0.299R_i + 0.587G_i + 0.114B_i$$

[数式2]

50

$$U_i = -0.147 R_i - 0.289 G_i + 0.436 B_i = 0.492 (B_i - Y)$$

[ 数式 3 ]

$$V_i = 0.615 R_i - 0.515 G_i - 0.100 B_i = 0.877 (R_i - Y)$$

【 0 0 6 5 】

位置判断部 1 2 1 は、垂直/水平同期信号  $V_{sync}$ 、 $H_{sync}$ 、データネーブル信号  $DE$  及びドットクロック  $DCLK$  を用いて入力デジタルビデオデータ  $R_i/G_i/B_i$  の表示位置を判断する。

【 0 0 6 6 】

階調判断部 1 2 2 は、 $RGB$  to  $YUV$  変換機 1 2 0 からの輝度情報  $Y_i$  に基づいて入力デジタルビデオデータ  $R_i/G_i/B_i$  の階調を分析する。

【 0 0 6 7 】

アドレス生成部 1 2 7 は、 $EEPROM$  5 3 Y のパネル欠陥位置データを参照して、入力デジタルビデオデータ  $R_i/G_i/B_i$  の表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置でのパネル欠陥輝度補償データを読み出すためのリードアドレスを生成して  $EEPROM$  5 3 Y に供給する。

【 0 0 6 8 】

アドレスに応じて  $EEPROM$  5 3 Y から出力されるパネル欠陥輝度補償データは演算機 1 2 4 に供給される。

【 0 0 6 9 】

演算機 1 2 4 は、 $RGB - YUV$  変換機 1 2 0 からの  $n$  ビット輝度情報  $Y_i$  に  $EEPROM$  5 3 Y からのパネル欠陥輝度補償データを加算または減算し、パネル欠陥位置に表示される入力デジタルビデオデータ  $R_i/G_i/B_i$  の輝度を変調する。ここで、演算機 1 2 4 は、加算機、減算機の他にも  $n$  ビット輝度情報  $Y_i$  にパネル欠陥輝度補償データを掛け算または割り算する掛け算機または割り算機を含むこともできる。

【 0 0 7 0 】

このように、演算機 1 2 4 により変調された輝度情報  $Y_c$  は拡張された  $n$  ビットの輝度情報  $Y_i$  を増減させるため、入力デジタルビデオデータ  $R_i/G_i/B_i$  の輝度を小数部まで微細に調整することができる。

【 0 0 7 1 】

$YUV - RGB$  変換機 1 2 5 は、演算機 1 2 4 により変調された輝度情報  $Y_c$  と  $RGB$  to  $YUV$  変換機 1 2 0 からの色差情報  $U_i/V_i$  を変数とする下記の数式 4 ないし数式 6 を用いて、 $m/m/m$  ビットの変調されたデータ  $R_c/G_c/B_c$  を算出する

[ 数式 4 ]

$$R = Y_c + 1.140 V_i$$

[ 数式 5 ]

$$G = Y_c - 0.395 U_i - 0.581 V_i$$

[ 数式 6 ]

$$B = Y_c + 2.032 U_i$$

【 0 0 7 2 】

このように、本発明の第 3 の実施の形態に係るパネル欠陥補償回路は、人の目が色差よりは輝度差に敏感であることに着眼し、パネル欠陥位置に表示される  $R/G/B$  ビデオデータを輝度成分と色差成分に変換し、このうち、輝度情報を含む  $Y$  データのビット数を拡張してパネル欠陥位置の輝度を調節することにより、平板表示装置のパネル欠陥位置から輝度の微細な調節を可能にする。

【 0 0 7 3 】

本発明の第 4 ないし第 6 の実施の形態に係るパネル欠陥補償回路 5 1 は、微細に画質を調整する方法として知られているフレームレートコントロール ( $Frame\ rate\ control$ :  $FRC$ ) とディザリング ( $Dithering$ ) とを用いてパネル欠陥位置に表示されるデータを微細に調整する。

【 0 0 7 4 】

10

20

30

40

50

フレームレートコントロールとディザリング方法について、図 1 3 ないし図 1 5 を参照して説明する。

【0075】

フレームコントロールは、「0」階調と1階調が4つのフレームの間に順次表示される一つの画素を仮定する場合、図 1 3 の(A)のように、その画素が3つのフレームの間に0階調を表示する一方、残りの一つのフレームの間に1階調を表示すると、観察者は網膜の積分効果によって4つのフレームの間に1/4階調を感じる。反面、図 1 3 の(B)のように、同一画素が二つのフレームの間に0階調を表示する一方、残りの2つのフレームの間に1階調を表示すると、観察者は網膜の積分効果によって4つのフレームの間に1/2階調を感じ、図 1 3 の(C)のように、同一画素が1つのフレームの間に0階調を表示する一方、残りの3つのフレームの間に1階調を表示すると、観察者は網膜の積分効果によって4つのフレームの間に3/4階調を感じる。

10

【0076】

ディザリング方法は、4つの画素(P1、P2、P3、P4)を含んだ単位画素ウィンドウを仮定する場合、図 1 4 の(A)のように、その単位画素ウィンドウ内で3つの画素(P1、P2、P3)が0階調を表示し、残りの一つの画素(P4)が1階調を表示すると、該当フレーム期間の間、観察者は単位画素ウィンドウから1/4階調を感じる。反面、図 1 4 の(B)のように、単位画素ウィンドウ内で2つの画素(P1、P4)が0階調を表示し、残りの二つの画素(P2、P3)が1階調を表示すると、該当フレーム期間の間、観察者は単位画素ウィンドウから1/2階調を感じ、図 1 4 の(C)のように、単位画素ウィンドウ内で一つの画素(P1)が0階調を表示し、残りの3つの画素(P2、P3、P4)が1階調を表示すると、該当フレーム期間の間、観察者が単位画素ウィンドウから3/4階調を感じる。

20

【0077】

本発明では、フレームレートコントロールとディザリングそれぞれを用いるだけでなく、フレームレートコントロールから発生されるフリッカー現象とディザリングから発生される解像度の低下を低減させるために、図 1 5 のように、フレームレートコントロールとディザリングを混用し、パネル欠陥位置においてのデータを微細に調整する。

【0078】

図 1 5 を参照すると、4つの画素(P1、P2、P3、P4)を含んだ単位画素ウィンドウを4つのフレームの間に順次表示する場合を仮定すると、図 1 5 のAのように、単位画素ウィンドウが4つのフレームの間に1階調が表示される一つの画素をフレーム毎に異にしなから1/4階調を表示すると、観察者はフリッカーと解像度の低下を殆ど感じなく、4つのフレームの間に単位画素ウィンドウの階調を1/4階調に感じる。反面、図 1 5 の(B)、(C)のように、単位画素ウィンドウが四つのフレームの間に1階調が表示される二つまたは三つの画素をフレーム毎に異にしなから1/2階調または3/4階調を表示すると、観察者はフリッカーと解像度の低下を殆ど感じなく、四つのフレームの間に単位画素ウィンドウの階調を1/2階調または3/4階調に感じる。

30

【0079】

本発明において、フレームレートコントロールのフレーム数やディザリングにおいての単位画素ウィンドウが含まれた画素数は必要に応じて多様に調整できる。

40

【0080】

図 1 6 は、本発明の第4の実施の形態に係るパネル欠陥補償回路51とEEPROM53を示す図面である。

【0081】

図 1 6 を参照すると、パネル欠陥補償回路51は、位置判断部161、階調判断部162R、162G、162B、アドレス生成部163R、163G、163B及びFRC制御機164R、164G、164Bを備える。そして、EEPROM53は、赤R、緑G、青B別にパネル欠陥補償データCDとそのパネル欠陥位置データPDを貯蔵する第1ないし第3のEEPROM53FR、53FG、53FBを含む。

50

## 【0082】

位置判断部161は、垂直/水平同期信号Vsync、Hsync、データイネーブル信号DE及びドットクロックDCLKを用いて入力デジタルビデオデータRi/Gi/Biの表示位置を判断する。

## 【0083】

階調判断部162R、162G、162Bは赤R、緑G、青Bの入力デジタルビデオデータRi/Gi/Biの階調を分析する。

## 【0084】

アドレス生成部163R、163G、163BはEEPROM53R、53G、53Bのパネル欠陥位置データPDを参照して、入力デジタルビデオデータRi/Gi/Biの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データCDを読み出すためのリードアドレスを生成し、EEPROM53FR、53FG、53FBに供給する。

## 【0085】

アドレスに応じてEEPROM53FR、53FG、53FBから出力されるパネル欠陥補償データCDはFRC制御機164R、164G、164Bに供給される。

## 【0086】

FRC制御機164R、164G、164Bは入力デジタルビデオデータRi/Gi/BiにEEPROM53FR、53FG、53FBからのパネル欠陥補償データCDを加算してパネル欠陥位置に表示されるデータを変調し、図13のように、パネル欠陥補償値に応じてパネル欠陥補償データCDが増減されるフレームの個数とフレームの順序を異にし、パネル欠陥補償データCDを複数のフレームに分散させる。例えば、パネル欠陥位置に補償される補償値に設定されるパネル欠陥補償データCDが0.5階調であると、FRC制御機164R、164G、164Bは四つのフレームのうち、二つのフレームの期間の間に該当パネル欠陥位置画素のデータに「1」階調を加算し、パネル欠陥位置に表示されるデータRi/Gi/Biのパネル欠陥の程度0.5階調を補償する。このようなFRC制御機164R、164G、164Bは、図17のような回路構成を有する。

## 【0087】

図17は、赤色データを補正するための第1のFRC制御機164Rを詳細に示す図面である。一方、第2及び第3のFRC制御機164G、164Bは第1のFRC制御機164Rと実質的に同一な回路構成を有する。

## 【0088】

図17を参照すると、第1FRC制御機164Rは補償値判定部171、フレーム数感知部172及び演算機173を備える。

## 【0089】

補償値判定部171はR補償値を判定し、その補償値をフレーム数に応じて割られた値にFRCデータFDを発生する。例えば、四つのフレームをFRCの一フレームグループにする場合、Rパネル欠陥補償データ「00」は0階調、Rパネル欠陥補償データ「01」は1/4階調、Rパネル欠陥補償データ「10」は1/2階調、「11」は3/4階調に対する補償値として認識するように予め設定されたことなら、補償値判定部171はRパネル欠陥補償データ「01」を該当パネル欠陥位置データの表示階調に1/4階調を加算するデータに判定する。このように、Rパネル欠陥補償データの階調が判定されると、補償値判定部171は該当パネル欠陥位置に供給される入力デジタルビデオデータRi/Gi/Biに1/4階調を補償するために、図13のAに示すように、第1ないし第4のフレームのうち、いずれか一つのフレームに1階調が加算されるように、加算される一フレーム期間に「1」のFRCデータFDを発生し、残りの3つのフレームの期間の間に「0」のFRCデータFDを発生する。

## 【0090】

フレーム数感知部172は、垂直/水平同期信号Vsync、Hsync、ドットクロックDCLK及びデータイネーブル信号DEのうち、何れか一つ以上を用いてフレーム数

を感知する。例えば、フレーム数感知部 172 は垂直同期信号  $Vsync$  をカウントしてフレーム数を感知することができる。

【0091】

演算機 173 は入力デジタルビデオデータ  $R_i/G_i/B_i$  を  $FRC$  データ ( $FD$ ) に増減して補正されたデジタルビデオデータ  $R_c$  を発生する。

【0092】

本発明の第 3 の実施の形態に係るパネル欠陥補償回路 51 と  $EEPROM$  53 は、入力  $R$ 、 $G$ 、 $B$  デジタルビデオデータがそれぞれ 8 ビットであり、四つのフレーム期間を 1 フレームグループにして補償値を時間的分散させることであると仮定する場合、1021 階調に細分化してパネル欠陥位置に表示されるデータを細密に補正することができる。

10

【0093】

図 18 は、本発明の第 5 の実施の形態に係るパネル欠陥補償回路 51 と  $EEPROM$  53 を示す図面である。

【0094】

図 18 を参照すると、パネル欠陥補償回路 51 は位置判断部 181、階調判断部 182R、182G、182B、アドレス生成部 183R、183G、183B 及びディザリング制御機 184R、184G、184B を備える。そして、 $EEPROM$  53 は、赤  $R$ 、緑  $G$ 、青  $B$  別にパネル欠陥補償データ  $CD$  とそのパネル欠陥位置データ  $PD$  を貯蔵する第 1 ないし第 3 の  $EEPROM$  53DR、53DG、53DB を含む。

【0095】

位置判断部 181 は、垂直/水平同期信号  $Vsync$ 、 $Hsync$ 、データイネーブル信号  $DE$  及びドットクロック  $CLK$  を用いて入力デジタルビデオデータ  $R_i/G_i/B_i$  の表示位置を判断する。

20

【0096】

階調判断部 182R、182G、182B は赤  $R$ 、緑  $G$ 、青  $B$  の入力デジタルビデオデータ  $R_i/G_i/B_i$  の階調を分析する。

【0097】

アドレス生成部 183R、183G、183B は  $EEPROM$  53DR、53DG、53DB のパネル欠陥位置データ  $PD$  を参照して、入力デジタルビデオデータ  $R_i/G_i/B_i$  の表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置においてのパネル欠陥補償データ  $CD$  を読み出すためのリードアドレスを生成し、 $EEPROM$  53DR、53DG、53DB に供給する。

30

【0098】

アドレスに応じて  $EEPROM$  53DR、53DG、53DB から出力されるパネル欠陥補償データ  $CD$  はディザリング制御機 184R、184G、184B に供給される。

【0099】

ディザリング制御機 184R、184G、184B は  $EEPROM$  53DR、53DG、53DB からのパネル欠陥補償データ  $CD$  を複数の画素を含んだ単位画素ウィンドウの各画素に分散し、パネル欠陥位置に表示される入力デジタルビデオデータ  $R_i/G_i/B_i$  を変調する。

40

【0100】

図 19 は、赤色データを補正するための第 1 のディザリング制御機 184R を詳細に示す図面である。一方、第 2 及び第 3 のディザリング制御機 184G、184B は第 1 のディザリング制御機 184R と実質的に同一な回路構成を有する。

【0101】

図 19 を参照すると、第 1 のディザリング制御機 184R は補償値判定部 191、画素位置感知部 192 及び演算機 193 を備える。

【0102】

補償値判定部 191 は  $R$  補償値を判定し、その補償値を単位画素ウィンドウ内に含まれた画素に分散される値にディザリングデータ  $DD$  を発生する。この補償値判定部 191 に

50

は、R補償値に応じてディザリングデータDDが自動出力されるようにプログラミングされてある。例えば、補償値判定部191は2進データに表現されるR補償値が「00」であると単位画素ウィンドウの補償値を1/4階調に、R補償値が「10」であると1/2階調に、R補償値が「11」であると3/4階調にディザ補償値を認識するように予めプログラミングされてある。従って、補償値判定部191は単位画素ウィンドウに四つの画素が含まれてあり、R補償値が「01」であるとその単位画素ウィンドウ内の一画素位置で「1」をディザリングデータDDに発生する反面、残りの三つの画素位置で「0」をディザリングデータDDに発生する。このようなディザリングデータDDが演算機132により図14のように、入力デジタルビデオデータに単位画素ウィンドウ内の画素位置別に増減される。

10

#### 【0103】

画素位置感知部192は、垂直/水平同期信号Vsync、Hsync、ドットクロックDCLK及びデータネーブル信号DEのうち、何れか一つ以上を用いて画素位置を感知する。例えば、画素位置感知部192は水平同期信号HsyncとドットクロックDCLKをカウントして画素位置を感知することができる。

#### 【0104】

演算機173は入力デジタルビデオデータRi/Gi/BiをディザリングデータDDに増減して補正されたデジタルビデオデータRcを発生する。

#### 【0105】

本発明の第4の実施の形態に係るパネル欠陥補償回路51とEEPROM53は、単位画素ウィンドウを四つの画素に構成すると仮定する場合、R、G、Bそれぞれに対して1021階調に細分化された補償値にパネル欠陥位置に表示されるデータを微細に調整することができる。

20

#### 【0106】

図20は、本発明の第6の実施の形態に係るパネル欠陥補償回路51とEEPROM53を示す図面である。

#### 【0107】

図20を参照すると、パネル欠陥補償回路51は位置判断部201、階調判断部202R、202G、202B、アドレス生成部203R、203G、203B及びFRC&ディザリング制御機204R、204G、204Bを備える。そして、EEPROM53は、赤R、緑G、青B別にパネル欠陥補償データCDとそのパネル欠陥位置データPDを貯蔵する第1ないし第3のEEPROM53FDR、53FDG、53FDBを含む。

30

#### 【0108】

位置判断部201は、垂直/水平同期信号Vsync、Hsync、データネーブル信号DE及びドットクロックDCLKを用いて入力デジタルビデオデータRi/Gi/Biの表示位置を判断する。

#### 【0109】

階調判断部202R、202G、202Bは赤R、緑G、青Bの入力デジタルビデオデータRi/Gi/Biの階調を分析する。

#### 【0110】

アドレス生成部203R、203G、203BはEEPROM53FDR、53FDG、53FDBのパネル欠陥位置データPDを参照して、入力デジタルビデオデータRi/Gi/Biの表示位置がパネル欠陥位置に当たると、そのパネル欠陥位置におけるパネル欠陥補償データCDを読み出すためのリードアドレスを生成し、EEPROM53FDR、53FDG、53FDBに供給する。

40

#### 【0111】

フレームレートコントロール(FRC)&ディザリング制御機204R、204G、204BはEEPROM53FDR、53FDG、53FDBからのパネル欠陥補償データCDを複数の画素を含んだ単位画素ウィンドウの各画素に分散し、また、パネル欠陥補償データCDを複数のフレーム期間に分散させ、パネル欠陥位置に表示される入力デジタル

50

ビデオデータ  $R_i / G_i / B_i$  を変調する。

【0112】

図21は、赤色データを補正するための第1のFRC&ディザリング制御機204Rを詳細に示す図面である。一方、第2及び第3のFRC&ディザリング制御機204G、204Bは第1のFRC&ディザリング制御機204Rと実質的に同一な回路構成を有する。

【0113】

図21を参照すると、第1のFRC&ディザリング制御機204Rは補償値判定部211、フレーム数感知部223、画素位置感知部224及び演算機222を備える。

【0114】

補償値判定部221はR補償値を判定し、その補償値を単位画素ウィンド内に含まれた画素と複数のフレーム期間の間に分散される値にFRC&ディザリングデータFDDを発生する。この補償値判定部221には、R補償値に応じてFRC&ディザリングデータFDDが自動出力されるようにプログラミングされてある。例えば、補償値判定部211はRパネル欠陥補償データが「00」であると0階調、「01」であると1/4階調、「10」であると1/2階調、「11」であると3/4階調に対する補償値に認識するように予めプログラミングされてある。Rパネル欠陥補償データが「01」であり、4つのフレーム期間をFRCフレームグループとし、4つの画素をディザリングの単位画素ウィンド内に構成すると仮定する場合、補償値判定部221は図15のように、4つのフレーム期間の間に単位画素ウィンド内で、一つの画素位置で「1」をFRC&ディザリングデータFDDに発生し、残りの三つの画素位置で「0」をFRC&ディザリングデータFDDに発生し、「1」が発生される画素の位置を毎フレーム変更させる。

【0115】

フレーム数感知部223は、垂直/水平同期信号  $V_{sync}$ 、 $H_{sync}$ 、ドットクロック  $CLK$  及びデータネーブル信号  $DE$  のうち、何れか一つ以上を用いてフレーム数を感知する。例えば、フレーム数感知部223は垂直同期信号  $V_{sync}$  をカウントしてフレーム数を感知することができる。

【0116】

画素位置感知部224は、垂直/水平同期信号  $V_{sync}$ 、 $H_{sync}$ 、ドットクロック  $CLK$  及びデータネーブル信号  $DE$  のうち、何れか一つ以上を用いて画素位置を感知する。例えば、画素位置感知部192は水平同期信号  $H_{sync}$  とドットクロック  $CLK$  をカウントして画素位置を感知することができる。

【0117】

演算機111は入力デジタルビデオデータ  $R_i / G_i / B_i$  をFRC&ディザリングデータFDDに増減して補正されたデジタルビデオデータ  $R_c$  を発生する。

【0118】

本発明の第5の実施の形態に係るパネル欠陥補償回路51とEEPROM53は、単位画素ウィンドウを四つの画素に構成し、4つのフレーム期間を一つのFRCフレームグループであると仮定する場合、R、G、Bそれぞれに対してフリッカーと解像度の低下が殆どなしに、1021階調に細分化された補償値にパネル欠陥位置に表示されるデータを微細に調整することができる。

【0119】

前述のように、本発明に係る平板表示装置の製造方法及び装置は、製造工程中、パネル欠陥の大きさや形象とは関係なしに、電気的な補償データにパネル欠陥を補償することができることは勿論、パネル欠陥の輝度と色度を細密に補償することもできる。

【0120】

以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。

10

20

30

40

50

## 【図面の簡単な説明】

## 【0121】

【図1】不定型パネル欠陥の一例を示す図面である。

【図2】帯のパネル欠陥の一例を示す図面である。

【図3】点のパネル欠陥の一例を示す図面である。

【図4】本発明の実施の形態に係る平板表示装置の製造方法を段階的に示すフロー図である。

【図5】本発明の実施の形態に係る平板表示装置、検査装置、パネル欠陥補償装置を示すブロック図である。

【図6】パネル欠陥補償データが階調別、階調区間別に分けられ設定される例のガンマ補正カーブを示す図面である。 10

【図7】本発明の第1の実施の形態に係るパネル欠陥補償回路を示すブロック図である。

【図8】図7に示すパネル欠陥補償回路のパネル欠陥補償結果の例を示す図面である。

【図9】図7に示すパネル欠陥補償回路のパネル欠陥補償結果の例を示す図面である。

【図10A】画素配置の二つの例を示す図面である。

【図10B】画素配置の二つの例を示す図面である。

【図11】本発明の第2の実施の形態に係るパネル欠陥補償回路を示すブロック図である。

【図12】本発明の第3の実施の形態に係るパネル欠陥補償回路を示すブロック図である。 20

【図13】フレームレートコントロールの一例を示す図面である。

【図14】ディザリングの一例を示す図面である。

【図15】フレームレートコントロール&ディザリングの一例を示す図面である。

【図16】本発明の第4の実施の形態に係るパネル欠陥補償回路を示すブロック図である。

【図17】図16に示す第1のFRC制御機を詳細に示すブロック図である。

【図18】本発明の第5の実施の形態に係るパネル欠陥補償回路を示すブロック図である。

【図19】図18に示す第1のディザリング制御機を詳細に示すブロック図である。

【図20】本発明の第6の実施の形態に係るパネル欠陥補償回路を示すブロック図である。 30

【図21】図20に示す第1のFRC&ディザリング制御機を詳細に示すブロック図である。

## 【符号の説明】

## 【0122】

51：パネル欠陥補償回路

52：タイミングコントローラ

54：ROM記録機

55：コンピューター

56：データ駆動回路 40

57：スキャン駆動回路

58：データライン

59：スキャンライン

60：平板表示パネル

61：検査装置


71、121、161、181、201：位置判断部

53、53R、53G、53B、53Y、53FR、53FG、53FB、53DR、53DG、53DB、53FDR、53FDG、53FDB：EEPROMまたはEDID ROM


72R、72G、72B、122、162R、162G、162B、182R、182G 50

- 、 1 8 2 B、 2 0 2 R、 2 0 2 G、 2 0 2 B : 階 調 判 断 部
- 7 3 R、 7 3 G、 7 3 B、 1 2 3、 1 6 3 R、 1 6 3 G、 1 6 3 B、 1 8 3 R、 1 8 3 G
- 、 1 8 3 B、 2 0 3 R、 2 0 3 G、 2 0 3 B : ア ド レ ス 生 成 部
- 7 4 R、 7 4 G、 7 4 B、 1 2 4、 1 7 3、 1 9 3、 2 2 2 : 演 算 機
- 1 2 0 : R G B - Y U V 変 換 機
- 1 2 5 : Y U V - R G B 変 換 機
- 1 6 4 R、 1 6 4 G、 1 6 4 B : F R C 制 御 機
- 1 7 1、 1 9 1、 2 1 1 : 補 償 値 判 定 部
- 1 7 2、 2 2 3 : フ レーム 数 感 知 部
- 1 8 4 R、 1 8 4 G、 1 8 4 B : デ ィ ザ リ ン グ 制 御 機
- 1 9 2、 2 2 4 : 画 素 位 置 感 知 部
- 2 0 4 R、 2 0 4 G、 2 0 4 B : F R C & デ ィ ザ リ ン グ 制 御 機


【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 1 1 】




【 図 1 2 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】




【 図 19 】




【 図 20 】




【 図 21 】



【図 1】





【 図 2 】




【 図 3 】


従来技術




【図10A】




【図10B】



【 図 1 3 】




【 図 1 4 】



【 図 15 】

|    |    |
|----|----|
| P1 | P2 |
| P3 | P4 |



## フロントページの続き

| (51) Int.Cl.  | F I   | テーマコード(参考) |
|---|---|------------|
|   | G 0 9 G 3/20  | 6 2 3 R    |
|   | G 0 9 G 3/20  | 6 3 1 K    |
|   | G 0 9 G 3/20  | 6 4 1 G    |
|   | G 0 9 G 3/20  | 6 4 1 A    |
|   | G 0 9 G 3/20  | 6 4 1 E    |
|   | G 0 9 G 3/20  | 6 4 2 L    |
|   | G 0 2 F 1/133   | 5 0 5      |
| (74)代理人 100096688<br>弁理士 本宮 照久                                |   |            |
| (74)代理人 100104352<br>弁理士 朝日 伸光                                |   |            |
| (74)代理人 100128657<br>弁理士 三山 勝巳                                |   |            |
| (72)発明者 黄 ジョン 喜<br>大韓民国 京畿道 烏山市 葛串洞 東部 アパート 1 0 6 - 1 3 0 2 号 |   |            |
| F ターム(参考)   | 2H093 NC16 NC34 NC50 NC62 ND10 ND53 ND56                |            |
|   | 5C006 AA12 AA14 AA15 AA17 AA22 EB01 EB03 EB04           |            |
|   | 5C080 AA01 AA05 AA06 AA10 BB05 CC03 DD04 DD05 DD15 DD28 |            |
|   | JJ02 JJ05 JJ06 JJ07                                     |            |