

(19) 대한민국특허청(KR)
(12) 특허공보(B1)

(51) Int. Cl.⁵
H03M 1/66

(45) 공고일자 1993년 10월 04일
(11) 공고번호 특 1993-0009432

(21) 출원번호	특 1991-0025763	(65) 공개번호	특 1993-0015369
(22) 출원일자	1991년 12월 31일	(43) 공개일자	1993년 07월 24일
(71) 출원인	현대전자산업주식회사 정몽헌		
(72) 발명자	경기도 이천군 부발읍 아미리 산 136-1 차권호 서울특별시 동작구 상도 3동 288-11 권오봉		
(74) 대리인	경기도 이천군 이천읍 창전 5리 407 손경한, 이권희, 서종완		

심사관 : 정연용 (책
자공보 제3421호)

(54) 디지털/아날로그 변환기용 전류소자

요약

내용 없음.

대표도

도 1

명세서

[발명의 명칭]

디지털/아날로그 변환기용 전류소자

[도면의 간단한 설명]

제 1 도는 종래의 디지털/아날로그 변환기용 전류소자의 회로도.

제 2 도는 종래의 디지털/아날로그 변환기용 전류소자의 회로도.

제 3 도는 본 발명의 디지털/아날로그 변환기용 전류소자의 회로도.

* 도면의 주요부분에 대한 부호의 설명

M1-M3, M5, M6 : P형 모스 트랜지스터

M4, M7, M8 : N형 모스 트랜지스터

[발명의 상세한 설명]

본 발명은 디지털 신호를 아날로그 신호로 변환하는 변환기에 있어서 전류스위치원의 역할을 하는 전류 소자에 관한 것이다.

디지털 신호를 아날로그 신호로 변환하는 디지털/아날로그 변환기는 디지털 신호를 일정한 신호의 집단으로 분리하여 디지털 신호값에 해당하는 출력전류를 생성하기 위한 부분과 상기 디지털 값에 따라 최적화된 출력전류를 생성하는 부분으로 구성된다.

전류 스위칭소자의 전류 스위칭소자의 형태에 따른 디지털/아날로그 변환기의 주요 동작 특성을 살펴보면 다음과 같다.

A. 선형성(Linearity) : 전류 스위칭 소자의 대칭적 스위칭 동작에 의해 좌우되며, 또한 전류원의 출력 임피던스에 영향을 받게 된다. 여기서, 대칭적 스위칭동작은 전류원간의 매칭에 영향을 받게 되므로 차동형의 전류소자가 이에 적합하다.

B. 글리치(Glitch) : 전류소자원의 온,오프를 결정하는 디지털 입력신호와 불완전한 동기에 의해 좌우되는데, 이는 각 전류 소자원에 도달하게 되는 디지털 입력신호를 생성하는 디코딩회로와 관련되며, 차동형 전류 스위칭소자의 비대칭적인 스위칭이 발생하게 된다. 이를 위해 차동형을 구성하는 인버터의 성능을 고려해야 한다.

C. 동작속도 : 전류 스위칭소자의 동작속도는 출력노드에서의 부유 커패시터에 영향을 받게 되는데, 이

의 영향을 줄이기 위하여 공통 소스 부유 커패시턴스를 최소화하여 스위칭회복시간을 최소화하여야 한다.

제 1 도는 종래의 디지털/아날로그 변환기의 기본이 되는 전류 스위치 원의 역할을 하는 전류소자의 회로도를 도시한 것이다.

종래의 전류소자는 3개의 P형 MOS 트랜지스터(M1-M3)으로 구성하였는데, 소오스 단자에 전원전압(Vdd)이 인가되는 P형 MOS 트랜지스터(M1)의 게이트 단자에는 전압(Vcmp)이 인가되고, 드레인 단자는 P형 MOS 트랜지스터(M2, M3)의 소오스 단자에 접속되며, 디지털입력신호(Di)와 기준전압(Vref)이 각각 게이트 단자에 인가되는 MOS 트랜지스터(M2, M3)의 드레인 단자는 각각 접지(GND) 및 출력단(I)에 접속되도록 구성되었다.

종래의 전류소자는 MOS 트랜지스터(M1)의 게이트에 공급되는 기준전압(Vcmp)에 따라 전류소자의 출력전류량(Iout)이 결정되고, MOS 트랜지스터(M2)의 게이트에는 전류 소자의 출력의 온,오프를 결정하는 디지털 입력(Di)이 들어오며, 게이트에 일정한 기준전압(Vref)이 인가되는 MOS 트랜지스터(M3)는 상기 MOS 트랜지스터(M2)와 결합하여 출력 스위칭을 돕는 역할을 한다.

그러나, 상기한 바와같은 구성을 갖는 전류소자는, 여러 전류 스위치 소자들이 동시에 사용되는 구조에서는 각 전류 스위치소자의 온,오프 매칭이 용이하지 않게 되므로, 선형성등과 같은 동작 특성에 영향을 미치게 된다.

제 2 도는 종래의 디지털/아날로그 변환기용 전류소자의 회로도를 도시한 것이다.

제 2 도의 전류소자는 제 1 도의 구성에서와 같이 3개의 P형 MOS 트랜지스터(M1-M3) 및 하나의 인버터(IN1)로 구성되었다.

종래의 전류소자는 소오스 단자에 전원전압(Vdd)이 인가되는 MOS 트랜지스터(M1)의 게이트단자에는 기준전압(Vref)이 인가되며, 드레인 단자는 MOS 트랜지스터(M2, M3)의 소오스 단자에 접속되며, 게이트 단자에 디지털 입력신호(Di) 및 반전 디지털 입력신호 (\overline{Di}) , (Iout), (Iout)

제 2 도의 종래의 전류소자는 제 1 도에서와 같이 출력신호(Iout)를 출력하는 MOS 트랜지스터(M3)의 게이트 단자에 일정한 기준전압(Vref)을 인가하는 대신에, MOS 트랜지스터(M2)의 게이트에 인가되는 디지털 입력신호(Di)를 인버터(IN1)를 통해 반전시켜 인가함으로써 MOS 트랜지스터(M2, M3)의 스위칭 동작이 대칭되도록 하는 방식인데, 이런 방식을 차동형 방식이라 하자.

이러한 차동형의 구조를 갖는 디지털 변환기에서는 MOS 트랜지스터(M2, M3)의 대칭 동작이 중요하다. 제 2 도의 전류소자는 MOS 트랜지스터(M3)의 게이트 단자에 인가되는 디지털 입력신호(Di)를 반전시키기 위하여 인버터(IN1)를 사용하게 되는데, MOS 트랜지스터(M2, M3)가 완전히 대칭적으로 동작하기 위해서는 인버터(IN1)의 데이터 입력시간과 출력시간간에 지연차가 없어야 한다.

그러나, 인버터(IN1)의 입, 출력시간간에 지연차가 없도록 조절하는 것은 상당히 어려운 문제점이 있었다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 완전한 대칭동작이 수행되며, 설계가 용이한 디지털/아날로그 변환기용 전류소자를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명은 전류공급형 P형 MOS 트랜지스터(M1) 및 대칭적인 동작을 하는 P형 MOS 트랜지스터(M2-M3)로 구성된 전류소자에 있어서, 디지털 입력신호(Di)가 각각 게이트 단자에 인가되고 소오스 단자가 각각 전원단자(Vdd) 및 접지단자(GND)에 접속된 P형 및 N형 MOS 트랜지스터(M5, M4)로 구성된 인버팅 수단 및 게이트단자에 디지털 입력신호(Di)가 인가되고 소오스단자에 전원전압(Vdd)이 인가되는 N형 MOS 트랜지스터(M7) 및 디지털 입력 신호(Di)와 상기 제 1 인버팅 수단의 출력신호가 각각 게이트 단자에 인가되는 P형 및 N형 MOS 트랜지스터(M6, M8)로 구성된 트랜스미션 수단으로 이루어져서, 상기 인버팅 수단 및 트랜스미션 수단의 출력신호가 각각 상기 P형 MOS 트랜지스터(M2, M3)의 게이트 단자에 인가되도록 구성된 디지털/아날로그 변환기용 전류소자를 제공한다.

이하 본 발명의 실시예를 첨부 도면에 의거하여 상세히 설명한다.

제 3 도는 본 발명의 디지털/아날로그 변환기용 전류소자의 회로도를 도시한 것이다.

제 3 도에 도시되어 있는 바와같이, 본 발명의 디지털/아날로그 변환기용 전류소자는 제 1 도 및 제 2 도에 도시된 바와같은 3개의 P형 MOS 트랜지스터(M1-M3)로된 전류 소자동작을 하기 위한 기본 구성이며, P형 및 N형 MOS 트랜지스터(M4-M8)는 상기 전류소자의 동작성능을 향상시키기 위한 추가적인 구성으로 이루어졌다.

본 발명의 전류소자는 기본동작용 P형 MOS 트랜지스터(M1-M3)와, 디지털 입력신호(Di)가 각각 게이트 단자에 인가되고 소오스 단자가 각각 전원단자(Vdd) 및 접지단자(GND)에 접속된 P형 및 N형 MOS 트랜지스터(M5, M4)로 구성된 인버팅 수단 및 게이트단자에 디지털 입력신호(Di)가 인가되고 소오스단자에 전원전압(Vdd)이 인가되는 N형 MOS 트랜지스터(N7) 및 디지털 입력신호(Di)와 상기 제 1 인버팅 수단의 출력신호가 각각 게이트 단자에 인가되는 P형 및 N형 MOS 트랜지스터(M6, M8)로 구성된 트랜스미션 수단으로 이루어져서, 상기 인버팅 수단 및 트랜스미션 수단의 출력신호가 각각 P형 MOS 트랜지스터(M2, M3)의 게이트 단자에 인가되도록 구성하였다.

상기한 바와같은 구성을 갖는 제 3 도의 디지털/아날로그 변환기용 전류소자는 MOS 트랜지스터(M1)에 의해 생성된 전류가 MOS 트랜지스터(M2, M3)의 게이트에 인가되는 디지털 입력신호(Di)에 따라 출력전

류(out)로 공급되는데, 이러한 동작을 상세히 설명하면 다음과 같다.

먼저, 기본적인 전류소자의 동작을 하는 P형 모스 트랜지스터(M1)의 게이트의 기준 바이어스 전압이 되는 기준전압(Vref)에 따라 출력되는 전류의 풀 스케일(Full scale)량이 결정된다.

이때, 디지털 입력신호(Di)가 하이상태일 경우에는 N형 모스 트랜지스터(M4)가 온되고 P형 모스 트랜지스터(M5)가 오프되어 입력신호(Di)는 반전되고, 반전된 로우상태의 신호가 P형 모스 트랜지스터(M2)의 게이트 단자에 인가되므로 모스 트랜지스터(M2)는 온된다.

따라서, 모스 트랜지스터(M1, M2)는 포화영역으로 들어가고, 출력 임피던스가 높은 캐스캐이드 전류원(Cascade current source)을 구성한다.

이와 동시에, 하이 상태의 디지털 입력신호(Di)에 의해 P형 모스 트랜지스터(M6)가 오프되고 N형 모스 트랜지스터(M7)가 온된다. 그러므로, 하이상태의 신호가 P형 모스 트랜지스터(M3)에 인가되어 트랜지스터(M3)는 오프되게 된다.

즉, 출력의 온, 오프를 결정하는 모스 트랜지스터(M2, M3)는 본 발명의 구조에의해 대칭적인 동작이 가능하게 된다.

다음, 디지털 입력신호(Di)가 로우상태인 경우에는, N형 모스 트랜지스터(M4)가 오프되고 P형 모스 트랜지스터(M5)가 온되어 입력신호(Di)가 반전되고, 따라서 하이상태의 신호가 P형 모스 트랜지스터(M2)의 게이트단자에 인가되므로 모스 트랜지스터(M2)는 오프된다.

이와 동시에, 로우상태의 입력신호(Di)에 의해 P형 모스 트랜지스터(M6)는 온되고 N형 모스 트랜지스터(M7)는 오프되며, 따라서 P형 모스 트랜지스터(M3)의 게이트에는 로우상태의 신호가 인가되므로 P형 모스 트랜지스터(M3)가 온되고, 이에 따라 모스 트랜지스터(M1, M3)는 포화영역으로 들어가게 된다.

이때, 모스 트랜지스터(M8)는 인버팅 수단의 출력신호 즉, 반전된 디지털 입력신호(Di)를 전달받아 이미 온상태에 들어간 모스 트랜지스터(M3)의 게이트에 전압을 전달하여 모스 트랜지스터(M3)를 확실하게 온 되도록 하는 역할을 한다.

이 경우에 있어서도, 상기 설명한 바와 마찬가지로 하이상태의 디지털 입력신호(Di)가 인가될 때와 마찬가지로 모스 트랜지스터(M2, M3)가 대칭적으로 동작하게 된다.

본 발명의 전류소자 회로를 설계하는 경우, 각각의 모스 트랜지스터의 크기는 다음과 같다.

먼저, P형 모스 트랜지스터(M1)는 안정적인 전류를 공급하기 위하여 충분히 큰 크기로 설계하며, 대칭적인 스위칭동작을 하는 P형 모스 트랜지스터(M2, M3)는 셀의 스위칭동안의 방전과 피이드스루(Feedthrough)의 영향을 줄이기 위하여 최소의 채널길이를 갖도록 설계하여야 하고, 모스 트랜지스터(M4-M8)는 모스 트랜지스터(M2, M3)의 게이트 노드의 확산 용량을 줄이기 위하여 작은 크기로 설계하여야 한다.

본 발명의 전류 스위치소자는 이의 온, 오프를 결정하는 디지털 입력 주변을 주변부가회로를 통하여 제 2 도의 모스 트랜지스터(M2, M3)에 대칭적인 신호가 거의 같은 시간에 도달하도록 하여 차동형의 장점을 살리면서도 이에 비해 보다 대칭적인 동작을 하며, 설계가 용이하다.

상기한 바와같은 본 발명의 디지털/아날로그 변환기용 전류소자에 의하면, 고속의 디지털/아날로그 변환기를 구현할 수 있으며, 또한 이러한 변환기가 포함된 시스템으로의 활용도 가능하다.


(57) 청구의 범위

청구항 1


전류공급용 P형 모스 트랜지스터(M1) 및 대칭적인 동작을 하는 P형 모스 트랜지스터(M2-M3)로 구성된 전류소자에 있어서, 디지털 입력신호(Di)가 각각 게이트 단자에 인가되고 소오스 단자가 각각 전원단자(Vdd) 및 접지단자(GND)에 접속된 P형 및 N형 모스 트랜지스터(M5, M4)로 구성된 인버팅 수단 및 게이트단자에 디지털 입력신호(Di)가 인가되고 소오스단자에 전원전압(Vdd)이 인가되는 N형 모스 트랜지스터(M7) 및 디지털 입력신호(Di)와 상기 제 1 인버팅 수단의 출력신호가 각각 게이트 단자에 인가되는 P형 및 N형 모스 트랜지스터(M6, M8)로 구성된 트랜스미션 수단으로 이루어져서, 상기 인버팅 수단 및 트랜스미션 수단의 출력신호가 각각 상기 P형 모스 트랜지스터(M2, M3)의 게이트단자에 인가되도록 구성되어지는 것을 특징으로 하는 디지털/아날로그 변환기용 전류소자.

도면

도면1



도면2



도면3

