



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2014년10월24일
 (11) 등록번호 10-1453473
 (24) 등록일자 2014년10월15일

(51) 국제특허분류(Int. Cl.)
 H01L 31/04 (2014.01) H01L 31/00 (2006.01)
 G02B 6/10 (2006.01)
 (21) 출원번호 10-2010-0066675
 (22) 출원일자 2010년07월12일
 심사청구일자 2010년07월12일
 (65) 공개번호 10-2011-0027549
 (43) 공개일자 2011년03월16일
 (30) 우선권주장
 1020090084581 2009년09월08일 대한민국(KR)
 (56) 선행기술조사문헌
 JP2007531031 A
 EP1256825 A2
 US3584239 B1
 KR100825723 B1

(73) 특허권자
 한국전자통신연구원
 대전광역시 유성구 가정로 218 (가정동)
 (72) 발명자
 김경욱
 서울특별시 강남구 인주로167길 15, 101동 805호
 (신사동, 신성아파트)
 박정우
 대전광역시 유성구 엑스포로 448, 401동 1102호
 (전민동, 엑스포아파트)
 (뒷면에 계속)
 (74) 대리인
 권혁수, 오세준, 송윤호

전체 청구항 수 : 총 18 항


심사관 : 천대식

(54) 발명의 명칭 전기-광학 변조 소자

(57) 요약

전기-광학 변조 소자가 제공된다. 이 소자는 적어도 두 개의 측벽들을 갖는 수직 구조체가 형성된 광 도파로를 구비하되, 수직 구조체의 측벽들은 접합을 구성하는데 이용된다.

대표도 - 도1a



(72) 발명자

유중범

경기도 성남시 중원구 제일로73번길 20, 부남아파트 1301호 (성남동)

김상기

대전광역시 유성구 은구비남로 34, 열매마을8단지 802-301 (노은동)

김상훈

서울특별시 양천구 목동중앙로 11, 대원칸타빌2차 아파트 204동 811호 (목동)

김인규

대전광역시 유성구 구즉로 16, 111동 905호 (송강동, 한마을아파트)

주지호

경기도 고양시 일산서구 탄현동 23-48 성동빌딩 1층

김덕준

대전광역시 서구 청사로 65, 101동 1405호 (월평동, 황실타운)

서동우

대전광역시 유성구 배울2로 19, 테크노밸리 909동 1301호 (관평동)

박상기

대전광역시 서구 둔산북로 160, 104동 604호 (둔산동, 한마루아파트)

장기석

대전광역시 대덕구 신탄진로 188 (연축동)

표정형

서울특별시 마포구 새창로8길 72, 현대2차아파트 203동 302호 (도화동)

김갑중

대전광역시 유성구 대학로 291, 한국과학기술원 동측기숙사 6398호 (구성동)

김도원

대전광역시 서구 복수서로 10, 계룡아파트 6동 1104호 (복수동)

박대서

인천광역시 부평구 원적로 361, 한화2단지아파트 208동 602호 (산곡동)

이 발명을 지원한 국가연구개발사업

과제고유번호 2006-S-004-04

부처명 지식경제부

연구관리전문기관

연구사업명 IT원천기술개발

연구과제명 실리콘 기반 초고속 광인터커넥션 IC

주관기관 한국전자통신연구원

연구기간 2006-02-01 ~ 2011-01-31

특허청구의 범위

청구항 1

적어도 두 개의 측벽들을 갖는 수직 구조체가 형성된 광 도파로를 구비하되, 상기 수직 구조체의 측벽들은 접합(junction)을 구성하는데 이용되며,

상기 광 도파로는 제 1 슬랩 부분(first slab portion), 제 2 슬랩 부분(second slab portion) 및 상기 제 1 및 제 2 슬랩 부분들 사이에 개재되는 림 부분(rib portion)을 포함하는 슬랩 도파로 구조를 갖고, 상기 수직 구조체는 상기 림 부분 내에 형성되고,

상기 광 도파로는:

상기 제 1 슬랩 부분으로부터 연장되어 상기 수직 구조체의 일 측벽에 접하는 제 1 몸체 영역; 및

상기 제 2 슬랩 부분으로부터 연장되어 상기 수직 구조체의 다른 측벽에 접하는 제 2 몸체 영역을 포함하되,

상기 제 1 및 제 2 몸체 영역들은 제 1 도전형이고, 상기 수직 구조체는 상기 제 1 도전형과 다른 제 2 도전형을 갖는 적어도 하나의 수직 도핑 영역을 포함하는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 2

청구항 1에 있어서,

상기 광 도파로의 아래에 배치되는 매물 절연막을 더 포함하되, 상기 광 도파로는 상기 매물 절연막의 상부면을 노출시키는 측벽을 갖도록 형성되는 채널 도파로 구조인 것을 특징으로 하는 전기-광학 변조 소자.

청구항 3

삭제

청구항 4

삭제

청구항 5

청구항 1에 있어서,

상기 수직 구조체의 수직적 길이는 상기 림 부분의 두께와 동일하고, 상기 제1 및 제2 몸체 영역들은 상기 수직 구조체에 의해 분리되는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 6

청구항 1에 있어서,

상기 수직 도핑 영역과 제 1 회로를 전기적으로 연결하는 제 1 배선 구조체; 및

상기 슬랩 부분과 제 2 회로를 전기적으로 연결하는 제 2 배선 구조체를 더 포함하되,

상기 제 1 및 제 2 회로들은 상기 제1 및 제2 몸체 영역들과 상기 수직 구조체가 이루는 한 쌍의 피엔 접합들의 역-바이어스 동작을 위한 전위차를 생성하도록 구성되는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 7

청구항 1에 있어서,

상기 제 1 슬랩 부분은 상기 제 1 도전형의 제 1 도핑 영역을 포함하고,

상기 제 2 슬랩 부분은 상기 제 1 도전형의 제 2 도핑 영역을 포함하고,

상기 광 도파로는

상기 제 1 도핑 영역으로부터 연장되어 상기 수직 구조체의 일 측벽에 접하는 상기 제 1 몸체 영역; 및
 상기 제 2 도핑 영역으로부터 연장되어 상기 수직 구조체의 다른 측벽에 접하는 상기 제 2 몸체 영역을 포함하
 되,
 상기 제 1 및 제 2 몸체 영역들은 진성 반도체로 형성되는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 8

청구항 7에 있어서,
 상기 제 1 도핑 영역, 상기 제 1 몸체 영역 및 상기 수직 구조체는 피아이엔 접합(PIN-junction)을 구성하고,
 상기 제 2 도핑 영역, 상기 제 2 몸체 영역 및 상기 수직 구조체는 피아이엔 접합을 구성하는 것을 특징으로 하
 는 전기-광학 변조 소자.

청구항 9

청구항 8에 있어서,
 상기 수직 도핑 영역과 제 1 회로를 전기적으로 연결하는 제 1 배선 구조체; 및
 상기 슬랩 부분과 제 2 회로를 전기적으로 연결하는 제 2 배선 구조체를 더 포함하되,
 상기 제 1 및 제 2 회로들은 상기 피아이엔 접합들의 순-바이어스 동작을 위한 전위차를 생성하도록 구성되는
 것을 특징으로 하는 전기-광학 변조 소자.

청구항 10

삭제

청구항 11

청구항 1에 있어서,
 상기 수직 구조체는
 복수의 수직 도핑 영역들; 및
 상기 수직 도핑 영역들 사이에 개재되는 적어도 하나의 내부 영역을 포함하는 것을 특징으로 하는 전기-광학 변
 조 소자.

청구항 12

청구항 11에 있어서,
 상기 적어도 하나의 내부 영역은 상기 수직 도핑 영역들과 다른 도전형을 갖는 내부 도핑 영역을 포함함으로써,
 상기 수직 도핑 영역들과 피엔 접합(PN-junction)을 구성하는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 13

청구항 11에 있어서,
 상기 적어도 하나의 내부 영역은 한 쌍의 진성 영역들 및 상기 진성 영역들 사이에 개재되면서 상기 수직 도핑
 영역들과는 다른 도전형을 갖는 내부 도핑 영역을 포함함으로써, 상기 수직 도핑 영역들과 적어도 두 개의 피아
 이엔 접합(PIN-junction)을 구성하는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 14

청구항 11에 있어서,
 상기 제 1 및 제 2 슬랩 부분들은, 상기 제 1 도전형의 제 1 및 제 2 도핑 영역들을 각각 포함하되,
 상기 내부 영역과 상기 제 1 및 제 2 도핑 영역들은 서로 다른 전압을 생성하는 회로들에 전기적으로 연결되는
 것을 특징으로 하는 전기-광학 변조 소자.

청구항 15

적어도 두 개의 측벽들을 갖는 수직 구조체가 형성된 광 도파로를 구비하되, 상기 수직 구조체의 측벽들은 접합 (junction)을 구성하는데 이용되며,

상기 광 도파로는 제 1 슬랩 부분(first slab portion), 제 2 슬랩 부분(second slab portion) 및 상기 제 1 및 제 2 슬랩 부분들 사이에 개재되는 림 부분(rib portion)을 포함하는 슬랩 도파로 구조를 갖고, 상기 수직 구조체는 상기 림 부분 내에 형성되고,

상기 광 도파로는:

상기 제 1 슬랩 부분으로부터 연장되어 상기 수직 구조체의 일 측벽에 접하는 제 1 몸체 영역; 및

상기 제 2 슬랩 부분으로부터 연장되어 상기 수직 구조체의 다른 측벽에 접하는 제 2 몸체 영역을 포함하되,

상기 제 1 및 제 2 몸체 영역들은 제 1 도전형이고, 상기 수직 구조체는, 상기 제 1 도전형과 다른 제 2 도전형을 갖는, 적어도 하나의 수직 도핑 영역을 포함하고,

상기 제 1 및 제 2 도핑 영역들은 상기 수직 구조체의 하부벽 아래에서 서로 전기적으로 연결되어 등전위 상태에 있는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 16

삭제

청구항 17

청구항 15에 있어서,

상기 제 1 슬랩 부분은 상기 제 1 도전형의 제 1 도핑 영역을 포함하고,

상기 제 2 슬랩 부분은 상기 제 1 도전형의 제 2 도핑 영역을 포함하고,

상기 광 도파로는

상기 제 1 도핑 영역으로부터 연장되어 상기 수직 구조체의 일 측벽에 접하는 상기 제 1 몸체 영역; 및

상기 제 2 도핑 영역으로부터 연장되어 상기 수직 구조체의 다른 측벽에 접하는 상기 제 2 몸체 영역을 포함하되,

상기 제1 및 제2 몸체 영역들은 진성 반도체로 형성되는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 18

삭제

청구항 19

청구항 15에 있어서,

상기 림 부분은, 피엔 접합(PN-junction)을 구성하는 한 쌍의 측벽들과 하부벽을 갖는 수직 구조체(vertical structure)를 포함하고,

상기 광 도파로는 상기 제 1 슬랩 부분과 상기 수직 구조체 사이에 개재되는 상기 제 1 몸체 영역(first body region) 및 상기 제 2 슬랩 부분과 상기 수직 구조체 사이에 개재되는 상기 제 2 몸체 영역을 포함하는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 20

삭제

청구항 21

삭제

청구항 22

청구항 15에 있어서,

상기 수직 구조체의 수직적 길이는 상기 립 부분의 두께보다 작고, 상기 제 1 및 제 2 몸체 영역들은 상기 수직 구조체의 아래에서 서로 연결되는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 23

청구항 15에 있어서,

상기 수직 구조체와 제 1 회로를 전기적으로 연결하는 제 1 배선 구조체; 및

상기 제 1 및 제 2 슬랩 부분들과 제 2 회로를 전기적으로 연결하는 제 2 배선 구조체를 더 포함하되,

상기 제 1 및 제 2 회로들은 상기 제 1 및 제 2 몸체 영역들과 상기 수직 구조체가 이루는 한 쌍의 피엔 접합들의 역-바이어스 동작을 위한 전위차를 생성하도록 구성되는 것을 특징으로 하는 전기-광학 변조 소자.

청구항 24

청구항 17에 있어서,

상기 립 부분은 적어도 두 개의 피아이엔 접합들(PIN-junctions)을 구성하는 수직 구조체(vertical structure)를 포함하고,

상기 제1 및 제2 슬랩 부분들은 상기 제1 도전형의 제1 및 제2 도핑 영역들을 각각 포함하고, 상기 광도파로는 상기 제1 슬랩 부분과 상기 수직 구조체 사이에 개재되는 상기 제1 몸체 영역 및 상기 제2 슬랩 부분과 상기 수직 구조체 사이에 개재되는 상기 제2 몸체 영역을 포함하되,

상기 제1 및 제2 몸체 영역들은 진성 반도체인 것을 특징으로 하는 전기-광학 변조 소자.

청구항 25

삭제

청구항 26

청구항 24에 있어서,

상기 수직 구조체와 제 1 회로를 전기적으로 연결하는 제 1 배선 구조체; 및

상기 제 1 및 제 2 슬랩 부분들과 제 2 회로를 전기적으로 연결하는 제 2 배선 구조체를 더 포함하되,

상기 제 1 및 제 2 회로들은 상기 피아이엔 접합들의 순-바이어스 동작을 위한 전위차를 생성하도록 구성되는 것을 특징으로 하는 전기-광학 변조 소자.

명세서

기술분야

[0001] 본 발명은 포토닉스 소자에 관한 것으로, 보다 구체적으로는 전기-광학 변조 소자에 관한 것이다.

[0002] 본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-004-04, 과제명: 실리콘 기반 초고속 광인터커넥션 IC].

배경기술

[0003] 실리콘 포토닉스 기술은, 점차 대두되는 컴퓨팅 기기 내부의 심각한 열 문제, 반도체 칩간 데이터 통신에서의 병목 현상 등을 해결하는 대안적 기술로서, 그 중요성이 점차 증대되고 있다. 지난 몇 년간, 실리콘 포토닉스 기술에서의 큰 발전이 있었다. 예를 들면, 고속 실리콘 광변조기(fast silicon optical modulators), Si-Ge 광-검출기(SiGe photo-detectors), 실리콘 라만 레이저(silicon Raman lasers), 실리콘 광증폭기(silicon optical amplifiers), 실리콘 파장 변환기(silicon wavelength converters) 및 하이브리드 실리콘 레이저(hybrid silicon lasers)가 개발되어 왔다. 그럼에도 불구하고, 최근까지, 실리콘 변조기를 사용하여 구현된,

가장 빠른 데이터 전송 속도는 대략 10Gb/s였다. 차세대 통신 네트워크 및 미래의 고성능 컴퓨팅 기기들에서 요구되는 대역폭의 증가를 충족시키기 위해서는, 이보다 훨씬 더 빠른 변조 및 데이터 전송 특성을 구현하는 것이 필요하다.

[0004] 상용화된 고속 광변조기는 대부분 리튬 니오베이트(lithium niobate) 및 III-V 반도체와 같은 전기-광학 물질들에 기초하고 있으며, (10Gb/s보다 훨씬 빠른) 대략 40Gb/s의 변조 특성을 제공하는 것으로 알려지고 있다. 이와 달리, 단결정 실리콘은 선형적인 전기-광학 특성(즉, 포켈스 효과; Pockels effect)을 갖지 않는 물질이면서 매우 약한 프란츠-켈디쉬 효과(Franz-Keldysh effect)를 보이는 물질이기 때문에, 실리콘에서 빠른 변조 특성을 구현하는 것은 어려웠다.

[0005] 비록 스트레인드 실리콘(strained silicon)이 상기 포켈스 효과를 보인다는 것이 최근 알려졌지만, 측정된 전기-광학 계수는 LiNbO₃에 비해 상대적으로 훨씬 작았다. 또한, 스트레인드 저메니움/실리콘저메니움 양자 우물 구조(strained Ge/SiGe quantum well structures)는 양자-속박 스타크 효과(Quantum Confined Stark Effect)에 의해 상대적으로 높은 전기-광학 흡수 특성을 갖는다는 것이 알려졌지만, 이를 구현하기 위해서는 여전히 여러 기술적 문제들(예를 들면, 스트레인 엔지니어링; strain engineering)이 해결돼야 한다.

[0006] 현재까지 알려진 바로는, 실리콘에서의 고속 변조는 단지 자유 전하 플라즈마 분산 효과(free carrier plasma dispersion effect)를 통해서만 구현될 수 있다. 실리콘에서, 자유 전하 밀도 변화는 물질의 굴절률에서의 변화를 초래하며, 이에 따라 자유 전하 플라즈마 분산 효과에 기초한 실리콘 변조기의 변조 속도는 자유 전하들이 얼마나 빠르게 주입 또는 제거될 수 있는가에 의해 결정된다. 실리콘에서 상-변조(phase modulation)를 구현하기 위해 제안된 소자 구조(device configuration)는 크게 순-바이어스 피아엔 다이오드(forward biased p-i-n diode), 모스 커패시터(MOS capacitor) 및 역-바이어스 피엔 접합(reverse biased pn junction)의 세가지로 분류될 수 있다.

[0007] 미국 등록 특허 번호 제5,908,305호에 예시적으로 개시된, 상기 순-바이어스 피아엔 다이오드 방식은 높은 변조 효율을 제공할 수 있음이 증명되어 왔다. 하지만, 느린 전하 생성 과정 및 느린 재결합 과정 때문에, 전하 수명을 획기적으로 줄이지 못하는 한, 상기 순-바이어스 피아엔 다이오드 방식은 변조 속도에서의 제약을 갖는다.

[0008] 상기 모스 커패시터 및 역-바이어스 피엔 접합은 모두 잠재적으로는 10Gb/s 이상을 구현할 수 있는 전기장 유도 다수 전하 동역학(electric-field induced majority carrier dynamics)에 기초하고 있다. 하지만, 낮은 변조 효율 때문에, 이들 방식들은 긴 길이의 상-변조기를 필요로 한다. 이에 더하여, 미국 공개 특허 번호 2006/0008223호에 개시된 상기 역-바이어스 피엔 접합 방식의 경우, 상-변조를 위한 광도파로의 전 영역이 상당히 높게 도핑되기 때문에, 광도파 손실이 큰 기술적 문제가 있다.

발명의 내용

해결하려는 과제

[0009] 본 발명이 해결하려는 과제들 중의 하나는 고속, 고변조 효율, 소형, 낮은 전력 소모 및 낮은 광도파 손실 특성들을 제공하는 고성능 전기-광학 변조 소자를 제공하는 데 있다.

과제의 해결 수단

[0010] 광 도파로 내에 국소적으로 도핑된 영역을 포함하는 전기-광학 변조 소자가 제공된다. 이 소자는 적어도 두 개의 측면들을 갖는 수직 구조체가 형성된 광 도파로를 구비하며, 상기 수직 구조체의 측면들은 접합(junction)을 구성하는데 이용된다.

[0011] 일 실시예에 따르면, 상기 광 도파로의 두께는, 상기 광 도파로의 진행방향에 수직인 평면에 투영되는, 상기 수직 구조체의 측면들의 길이의 합보다 작을 수 있다.

[0012] 일 실시예에 따르면, 상기 광 도파로는 제 1 슬랩 부분(first slab portion), 제 2 슬랩 부분(second slab portion) 및 상기 제 1 및 제 2 슬랩 부분들 사이에 개재되는 릿 부분(rib portion)을 포함하는 슬랩 도파로 구조를 갖고, 상기 수직 구조체는 상기 릿 부분 내에 형성된다.

[0013] 일 실시예에 따르면, 상기 광 도파로는 상기 제 1 슬랩 부분으로부터 연장되어 상기 수직 구조체의 일 측면에 접하는 제 1 몸체 영역 및 상기 제 2 슬랩 부분으로부터 연장되어 상기 수직 구조체의 다른 측면에 접하는 제 2

몸체 영역을 포함할 수 있다. 상기 제 1 및 제 2 몸체 영역들은 제 1 도전형이고, 상기 수직 구조체는, 상기 제 1 도전형과 다른 제 2 도전형을 갖는, 적어도 하나의 수직 도핑 영역을 포함할 수 있다.

- [0014] 일 실시예에 따르면, 상기 제 1 및 제 2 몸체 영역들과 상기 수직 구조체는 한 쌍의 피엔 접합들(PN-junctions)을 구성하되, 상기 수직 구조체의 수직적 길이는 상기 제 1 슬랩 부분의 두께보다 크고 상기 광 도파로의 진행방향에 수직인 평면에 투영되는 상기 피엔 접합들의 길이 합의 절반보다 작을 수 있다.
- [0015] 일 실시예에 따르면, 상기 수직 도핑 영역과 제 1 회로를 전기적으로 연결하는 제 1 배선 구조체 및 상기 슬랩 부분과 제 2 회로를 전기적으로 연결하는 제 2 배선 구조체를 더 포함할 수 있다. 상기 제 1 및 제 2 회로들은 상기 피엔 접합들의 역-바이어스 동작을 위한 전위차를 생성하도록 구성될 수 있다.
- [0016] 일 실시예에 따르면, 상기 제 1 슬랩 부분은 제 1 도전형의 제 1 도핑 영역을 포함하고, 상기 제 2 슬랩 부분은 상기 제 1 도전형의 제 2 도핑 영역을 포함할 수 있다. 이에 더하여, 상기 광 도파로는 상기 제 1 도핑 영역으로부터 연장되어 상기 수직 구조체의 일 측벽에 접하는 제 1 몸체 영역 및 상기 제 2 도핑 영역으로부터 연장되어 상기 수직 구조체의 다른 측벽에 접하는 제 2 몸체 영역을 포함할 수 있다. 상기 제 1 및 제 2 몸체 영역들은 진성 반도체로 형성되고, 상기 수직 구조체는, 상기 제 1 도전형과 다른 제 2 도전형을 갖는, 적어도 하나의 수직 도핑 영역을 포함할 수 있다.
- [0017] 일 실시예에 따르면, 상기 제 1 도핑 영역, 상기 제 1 몸체 영역 및 상기 수직 구조체는 피아이엔 접합(PIN-junction)을 구성하고, 상기 제 2 도핑 영역, 상기 제 2 몸체 영역 및 상기 수직 구조체는 피아이엔 접합을 구성할 수 있다.
- [0018] 일 실시예에 따르면, 상기 수직 도핑 영역과 제 1 회로를 전기적으로 연결하는 제 1 배선 구조체 및 상기 슬랩 부분과 제 2 회로를 전기적으로 연결하는 제 2 배선 구조체를 더 포함할 수 있다. 상기 제 1 및 제 2 회로들은 상기 피아이엔 접합들의 순-바이어스 동작을 위한 전위차를 생성하도록 구성될 수 있다.
- [0019] 일 실시예에 따르면, 상기 제 1 및 제 2 도핑 영역들의 두께들은 각각 상기 제 1 및 제 2 슬랩 부분들의 두께들과 실질적으로 동일할 수 있다.
- [0020] 일 실시예에 따르면, 상기 수직 구조체는 복수의 수직 도핑 영역들 및 상기 수직 도핑 영역들 사이에 개재되는 적어도 하나의 내부 영역을 포함할 수 있다.
- [0021] 일 실시예에 따르면, 상기 적어도 하나의 내부 영역은 상기 수직 도핑 영역들과 다른 도전형을 갖는 내부 도핑 영역을 포함함으로써, 상기 수직 도핑 영역들과 피엔 접합(PN-junction)을 구성할 수 있다.
- [0022] 일 실시예에 따르면, 상기 적어도 하나의 내부 영역은 한 쌍의 진성 영역들 및 상기 진성 영역들 사이에 개재되면서 상기 수직 도핑 영역들과는 다른 도전형을 갖는 내부 도핑 영역을 포함함으로써, 상기 수직 도핑 영역들과 적어도 두 개의 피아이엔 접합(PIN-junction)을 구성할 수 있다.
- [0023] 일 실시예에 따르면, 상기 제 1 슬랩 부분은 제 1 도전형의 제 1 도핑 영역을 포함하고, 상기 제 2 슬랩 부분은 상기 제 1 도전형의 제 2 도핑 영역을 포함하되, 상기 내부 영역과 상기 제 1 및 제 2 도핑 영역들은 서로 다른 전압을 생성하는 회로들에 전기적으로 연결될 수 있다.
- [0024] 일 실시예에 따르면, 상기 제 1 슬랩 부분은 제 1 도전형의 제 1 도핑 영역을 포함하고, 상기 제 2 슬랩 부분은 상기 제 1 도전형의 제 2 도핑 영역을 포함하되, 상기 내부 영역과 상기 제 1 및 제 2 도핑 영역들은 서로 전기적으로 연결되어 등전위 상태에 있을 수 있다.
- [0025] 일 실시예에 따르면, 상기 제 1 슬랩 부분은 제 1 도전형의 제 1 도핑 영역을 포함하고, 상기 제 2 슬랩 부분은 상기 제 1 도전형과 다른 제 2 도전형의 제 2 도핑 영역을 포함할 수 있다. 이 경우, 상기 수직 구조체는 상기 제 2 도전형을 가지면서 상기 제 1 슬랩 부분에 인접하게 형성되는 제 1 수직 도핑 영역 및 상기 제 1 도전형을 가지면서 상기 제 2 슬랩 부분에 인접하게 형성되는 제 2 수직 도핑 영역을 포함할 수 있다.
- [0026] 일 실시예에 따르면, 상기 광 도파로 아래에 배치되는 매몰 절연막을 더 포함하되, 상기 광 도파로는 상기 매몰 절연막의 상부면을 노출시키는 측벽을 갖도록 형성되는 채널 도파로 구조일 수 있다.

발명의 효과

- [0027] 본 발명에 따르면, 광 도파로 내에 복수의 수직적 피엔 접합들 또는 복수의 수직적 피아이엔 접합들이 형성된 전기-광학 변조 소자가 제공된다. 상기 피엔 접합들 또는 상기 피아이엔 접합들에 의해, 소자 동작 시, 유효 굴

절물의 변화가 증대될 수 있기 때문에, 고속, 고변조 효율, 소형, 저 광도파 손실, 저전력 소모 특성을 갖는 고성능 광변조기가 구현될 수 있다.

도면의 간단한 설명

[0028]

도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 1c는 본 발명의 제 1 실시예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 2a 및 도 2b는 본 발명의 제 1 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 2c는 본 발명의 제 1 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 3a 및 도 3b는 본 발명의 제 2 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 3c는 본 발명의 제 2 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 4a는 본 발명의 제 2 실시예에 따른 전기-광학 변조 소자의 단면을 도시하는 단면도이다.
 도 4b는 본 발명의 제 2 실시예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 5a는 본 발명의 제 3 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도이다.
 도 5b는 본 발명의 제 3 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 6a 및 도 6b는 본 발명의 제 4 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 6c는 본 발명의 제 4 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 7a는 본 발명의 제 5 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도이다.
 도 7b는 본 발명의 제 5 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다.
 도 8a 내지 도 8c는 본 발명의 제 6 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 9a 및 도 9b는 본 발명의 제 3 실시예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 10a 및 도 10b는 본 발명의 제 4 실시예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다.
 도 11은 본 발명의 실시예들에 따른 광 송신기 및 광 수신기를 포함하는 광학 시스템의 일 실시예를 개략적으로 도시하는 블록 다이어그램이다.
 도 12는 도 11의 광학 장치로서 채용될 수 있는 광 변조기의 일 실시예를 도시하는 도면이다.

발명을 실시하기 위한 구체적인 내용

[0029]

이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.

[0030]

본 명세서에서, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 또한, 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 영역, 막들 등을 기술하기 위해서 사용되었지만, 이들 영역, 막들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 막을 다른 영역 또는 막과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에의 제1막질로 언급된 막질이 다른 실시예에서는 제2막질로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.

[0031]

[제 1 실시예]

[0032]

도 1a 및 도 1b는 본 발명의 제 1 실시예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 도 1c는 본 발명의 제 1 실시예에 따른 전기-광학 변조 소자의 순-도핑 프로파일(net doping profile)을 설명하기 위한 그래프이다. 구체적으로, 도 1c는 도 1a 및 도 1b의 점선 I-I'을 따라 보여지는 순-도핑 프로파일을 도시

하는 그래프이다.

- [0033] 도 1a 및 도 1b를 참조하면, 기판(10) 상에 광 도파로(WG)를 구성하는 반도체막(30)이 배치된다. 상기 광도파로(WG)는 제 1 슬랩 부분(SP1), 제 2 슬랩 부분(SP2) 및 이들 사이에 배치되는 립 부분(RP)을 포함하는 슬랩 도파로 구조일 수 있으며, 상기 립 부분(RP)은 상기 제 1 및 제 2 슬랩 부분들(SP1, SP2)보다 큰 두께로 형성될 수 있다.
- [0034] 본 발명의 일 실시예에 따르면, 상기 반도체막(30)은 단결정 실리콘으로 형성될 수 있다. 예를 들면, 상기 반도체막(30)은, 상기 기판(10)과 함께, 에스오아이 웨이퍼를 구성할 수 있다. 이 경우, 도시된 것처럼, 상기 기판(10)과 상기 반도체막(30) 사이에는 매몰 절연막(20)이 배치될 수 있다. 상기 매몰 절연막(20)은 상기 반도체막(30)보다 낮은 굴절률을 갖는 절연성 물질(예를 들면, 실리콘 산화막)으로 형성됨으로써, 상기 광 도파로(WG)의 클래드층으로 사용될 수 있다. 하지만, 본 발명의 기술적 사상이 이러한 웨이퍼 구조 또는 박막의 종류에 한정되는 것은 아니다.
- [0035] 상기 제 1 및 제 2 슬랩 부분들(SP1, SP2) 각각에는 제 1 및 제 2 도핑 영역들(D1, D2)이 형성될 수 있고, 상기 립 부분(RP)에는 수직 구조체를 구성하는 수직 도핑 영역(50)이 형성될 수 있다. 이 실시예에 따르면, 상기 제 1 및 제 2 도핑 영역들(D1, D2)은 제 1 도전형이고, 상기 수직 도핑 영역(50)은 상기 제 1 도전형과 다른 제 2 도전형일 수 있다. 예를 들면, 상기 제 1 및 제 2 도핑 영역들(D1, D2)이 p형일 경우, 상기 수직 도핑 영역(50)은 n형일 수 있다. 또는, 상기 제 1 및 제 2 도핑 영역들(D1, D2)이 n형일 경우, 상기 수직 도핑 영역(50)은 p형일 수 있다.
- [0036] 또한, 이 실시예에 따르면, 상기 제 1 도핑 영역(D1)과 상기 수직 도핑 영역(50) 사이에 개재된 상기 광 도파로(WG)의 일 부분(이하, 제 1 몸체 영역(B1))은 상기 제 1 도핑 영역(D1)과 동일한 도전형(즉, 상기 제 1 도전형)일 수 있다. 즉, 상기 제 1 몸체 영역(B1)은 상기 수직 도핑 영역(50)과 다른 도전형으로 도핑될 수 있다. 이에 따라, 상기 제 1 몸체 영역(B1)과 상기 수직 도핑 영역(50)은 도 1c에 도시된 것처럼 피엔 접합(PN-junction)을 구성할 수 있다. 유사하게, 상기 제 2 도핑 영역(D2)과 상기 수직 도핑 영역(50) 사이에 개재된 상기 광 도파로(WG)의 다른 부분(이하, 제 2 몸체 영역(B2))은 상기 수직 도핑 영역(50)과 다른 도전형으로 도핑됨으로써, 상기 제 2 몸체 영역(B2)과 상기 수직 도핑 영역(50) 역시 피엔 접합을 구성할 수 있다.
- [0037] 도 1a를 참조하면, 상기 수직 도핑 영역(50)은 그 바닥면이 상기 매몰 절연막(20)의 상부면에 접촉하도록 형성될 수 있다. 즉, 상기 수직 도핑 영역(50)의 두께는 상기 립 부분(RP)의 두께와 실질적으로 동일할 수 있다. 이 경우, 도시된 것처럼, 상기 제 1 몸체 영역(B1)과 상기 제 2 몸체 영역(B2)은 상기 수직 도핑 영역(50)에 의해 서로 분리될 수 있다. 또한, 상기 수직 도핑 영역(50)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)에 의해 정의되는 두 피엔 접합들의 공통 전극으로 사용될 수 있다. 본 발명의 다른 실시예에 따르면, 상기 제 1 몸체 영역(B1), 상기 수직 도핑 영역(50) 및 상기 제 2 몸체 영역(B2)은 바이폴라 접합 트랜지스터(BJT)를 구성할 수 있다. 이 경우, 상기 제 1 도핑 영역(D1)과 상기 제 2 도핑 영역(D2)은, 도시된 것과 달리, 서로 다른 전압을 생성하는 서로 다른 회로들에 접속될 수 있다.
- [0038] 도 1b를 참조하면, 상기 수직 도핑 영역(50)의 두께는 상기 립 부분(RP)의 두께보다 작을 수 있다. 이 경우, 도시된 것처럼, 상기 제 1 몸체 영역(B1)은 상기 수직 도핑 영역(50)의 아래에서 상기 제 2 몸체 영역(B2)에 연결될 수 있다. 즉, 상기 제 1 및 제 2 몸체 영역들(B1, B2)에 의해 구성되는 피엔 접합들은 상기 수직 도핑 영역(50) 아래에서 연결될 수 있다. 이 경우, (상기 립 부분(RP)의 진행 방향과 교차하는 소정의 평면 상에 투영되는) 상기 연결된 피엔 접합의 길이는 상기 수직 도핑 영역(50)의 길이의 두 배보다 길 수 있다.
- [0039] 한편, 도 1a 및 도 1b는 상기 광 도파로(WG)의 진행 방향을 가로지르는 평면들 중의 하나에 투영된 전기-광학 변조 소자의 단면을 도시하는 단면도들일 뿐, 본 발명에 따른 전기-광학 변조 소자가 광 도파로 전체에 걸쳐 도시된 구조를 갖는다는 것을 보이기 위해 제공된 것이 아니다. 즉, 본 발명에 따른 전기-광학 변조 소자는 도면들에 도시된 단면 구조와 같이 형성되는 부분을 포함하지만, 그것의 모든 부분들이 도시된 단면 구조와 같이 형성될 필요는 없다. 예를 들면, 상기 광 도파로(WG)의 일부분에서, 상기 제 1 몸체 영역(B1)은 상기 제 2 몸체 영역(B2)에 직접 접촉하는 부분을 가질 수도 있다.
- [0040] 이에 더하여, 상기 제 1 및 제 2 도핑 영역들(D1, D2)은 각각 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 동일한 도전형이면서 이들보다 더 높은 농도로 도핑될 수 있다. 또한, 도 1c에 도시된 것처럼, 상기 수직 도핑 영역(50)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 다른 도전형이면서 이들보다 더 높은 농도로 도핑될 수 있다. 비록, 도 1c에는, 어브러프트 접합 구조(abrupt junction structure)가 예시적으로 도시되었지만, 상기 수직 도핑

영역(50) 그리고 상기 제 1 및 제 2 몸체 영역들(B1, B2) 각각의 농도 프로파일은 다양하게 변형될 수 있다. 예를 들면, 상기 피엔 접합들은 선형적으로 경사진 접합 구조(linearly graded junction structure)로서 구현될 수도 있다.

[0041] 이 실시예에 따르면, 상기 수직 도핑 영역(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 제 1 및 제 2 도핑 영역들(D1, D2)은 제 2 배선 구조체(92a, 92b)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다.

[0042] 일 실시예에 따르면, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 이에 따라, 상기 수직 도핑 영역(50)과 상기 제 1 및 제 2 몸체부들(B1, B2) 사이에는, 상기 제 1 전압(V1)에 의해 결정되는, 소정의 전위 차가 생성될 수 있다. 상술한 것처럼, 상기 수직 도핑 영역(50)의 양쪽 측면이 모두 피엔 접합을 구성하는데 이용되기 때문에, 도 1a 및 도 1b를 참조하여 설명된 실시예에 따른 전기-광학 변조 소자는, 종래 기술들에서 제안되었던 방식들에 비해, 증가된 유효 굴절률의 변화를 유발할 수 있다. 예를 들면, 이 실시예에 따른 전기-광학 변조 소자는 미국특허공개번호 제2006/0008223호에 개시된 방식에 비해 대략 2배의 유효 굴절률 변화를 유발할 수 있다. 유효 굴절률 변화에서의 이러한 증가는 증가된 위상 천이를 얻는 것을 가능하게 하거나, 광 도파로에서 변조 영역의 길이를 짧게 형성하는 것을 가능하게 한다. 특히, 상기 피엔 접합들이 피엔 역방향 모드(PN reverse mode)로 동작할 경우, 상기 광 도파로(WG)의 활성 영역을 높게 도핑해야 하는 기술적 문제를 경감시킬 수 있다. 즉, 이 실시예에 따르면, 상기 광 도파로(WG)의 평균 도핑 수준을 감소시키는 것이 가능하기 때문에, 상기 광 도파로(WG)에서의 광 손실은 경감될 수 있다.

[0043] **[제 1 변형예]**

[0044] 도 2a 및 도 2b는 본 발명의 제 1 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 도 2c는 본 발명의 제 1 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다. 구체적으로, 도 2c는 도 2a 및 도 2b의 점선 I-I'을 따라 보여지는 순-도핑 프로파일을 도시하는 그래프이다. 설명의 간결함을 위해, 도 1a 내지 도 1c를 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.

[0045] 도 2a 및 도 2b를 참조하면, 이 실시예에 따르면, 상기 립 부분(RP)에는 두 개의 수직 도핑 영역들(50)을 포함하는 수직 구조체가 형성될 수 있다. 이에 더하여, 상기 수직 구조체는 상기 수직 도핑 영역들(50) 사이에 개재되는 내부 도핑 영역(B3)을 더 포함할 수 있다.

[0046] 상기 내부 도핑 영역(B3)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 같은 도전형이고, 상기 수직 도핑 영역들(50)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 다른 도전형일 수 있다. 이에 따라, 상기 립 부분(RP)에는 도 1a 내지 도 1c를 참조하여 설명된 실시예에 비해 더욱 증가된 길이를 갖는 피엔 접합들이 형성될 수 있다. 예를 들면, 도 2a에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 상기 매물 절연막(20)의 상부면에 접하도록 형성됨으로써, 상기 수직 도핑 영역들(50) 각각은 분리된 두 개의 피엔 접합들의 공통 전극으로 이용될 수 있다. 즉, 도 2a의 실시예에 따르면, 도 2c에 도시된 것처럼, 상기 립 부분(RP)에는 네 개의 피엔 접합들이 형성될 수 있다. 또한, 도 2b에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 상기 립 부분(RP)의 두께보다 얇게 형성됨으로써, 상기 수직 도핑 영역들(50)의 측면들 및 하부면들이 모두 피엔 접합을 구성하는데 이용될 수 있다. 이에 따라, 도 2b의 실시예에 따른 광학 장치의 피엔 접합의 길이는 도 1b의 실시예에 따른 광학 장치의 그것보다 대략 2배일 수 있다.

[0047] 한편, 도 2a 및 도 2b에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결될 수 있다. 일 실시예에 따르면, 도 2a에 도시된 것처럼, 상기 내부 도핑 영역(B1)은 내부 배선 구조체(92c)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다. 다른 실시예에 따르면, 도 2b에 도시된 것처럼, 상기 내부 도핑 영역(B3)이 상기 수직 도핑 영역들(50)의 하부에서 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 전기적으로 연결됨으로써, 별도의 배선없이, 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 등전위 상태에 있을 수 있다.

[0048] 동작에 있어서, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 이에 따라, 상기 수직 도핑 영역들(50)과 상기 제 1 및 제 2 몸체부들(B1, B2) 사이에는, 상기 제 1 전압(V1)에 의해 결정되는, 소정의 전위 차가 생성될 수 있다. 일 실시예에 따르면, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 상기 피엔 접합들이 피엔 역방향 모드로 동작하도록 선택될 수 있다.

[0049] **[제 2 변형예]**

- [0050] 도 3a 및 도 3b는 본 발명의 제 2 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 도 3c는 본 발명의 제 2 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다. 구체적으로, 도 3c는 도 3a 및 도 3b의 점선 I-I'을 따라 보여지는 순-도핑 프로파일을 도시하는 그래프이다. 설명의 간결함을 위해, 도 1a 내지 도 1c를 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
- [0051] 도 3a 및 도 3b를 참조하면, 이 실시예에 따르면, 상기 립 부분(RP)에는 세 개의 수직 도핑 영역들(50)을 포함하는 수직 구조체가 형성될 수 있다. 이에 더하여, 상기 수직 구조체는 상기 수직 도핑 영역들(50) 사이에 개재되는 두 개의 내부 도핑 영역들(B31, B32)을 더 포함할 수 있다.
- [0052] 상기 내부 도핑 영역들(B31, B32)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 같은 도전형이고, 상기 수직 도핑 영역들(50)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 다른 도전형일 수 있다. 이에 따라, 상기 립 부분(RP)에는 도 2a 내지 도 2c를 참조하여 설명된 실시예에 비해 더욱 증가된 길이를 갖는 피엔 접합들이 형성될 수 있다. 예를 들면, 도 3a에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 상기 매물 절연막(20)의 상부면에 접하도록 형성됨으로써, 상기 수직 도핑 영역들(50) 각각은 분리된 두 개의 피엔 접합들의 공통 전극으로 이용될 수 있다. 즉, 도 3a의 실시예에 따르면, 도 3c에 도시된 것처럼, 상기 립 부분(RP)에는 여섯 개의 피엔 접합들이 형성될 수 있다. 또한, 도 3b에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 상기 립 부분(RP)의 두께보다 얇게 형성됨으로써, 상기 수직 도핑 영역들(50)의 측면들 및 하부면들이 모두 피엔 접합을 구성하는데 이용될 수 있다. 이에 따라, 도 3b의 실시예에 따른 광학 장치의 피엔 접합의 길이는 도 1b의 실시예에 따른 광학 장치의 그것보다 대략 3배일 수 있다.
- [0053] 한편, 도 3a 및 도 3b에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결될 수 있다. 일 실시예에 따르면, 도 3a에 도시된 것처럼, 상기 내부 도핑 영역들(B31, B32)은 내부 배선 구조체(92c)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다. 다른 실시예에 따르면, 도 3b에 도시된 것처럼, 상기 내부 도핑 영역(B31, B32)이 상기 수직 도핑 영역들(50)의 하부에서 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 전기적으로 연결됨으로써, 별도의 배선없이, 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 등전위 상태에 있을 수 있다.
- [0054] 동작에 있어서, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 이에 따라, 상기 수직 도핑 영역들(50)과 상기 제 1 및 제 2 몸체부들(B1, B2) 사이에는, 상기 제 1 전압(V1)에 의해 결정되는, 소정의 전위 차가 생성될 수 있다. 일 실시예에 따르면, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 상기 피엔 접합들이 피엔 역방향 모드로 동작하도록 선택될 수 있다.
- [0055] **[제 2 실시예]**
- [0056] 도 4a는 본 발명의 제 2 실시예에 따른 전기-광학 변조 소자의 단면들을 도시하는 단면도이다. 도 4b는 본 발명의 제 2 실시예에 따른 전기-광학 변조 소자의 순-도핑 프로파일(net doping profile)을 설명하기 위한 그래프이다. 구체적으로, 도 4b는 도 4a의 점선 I-I'을 따라 보여지는 순-도핑 프로파일을 도시하는 그래프이다. 설명의 간결함을 위해, 도 1a 내지 도 1c를 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
- [0057] 도 4a를 참조하면, 기판(10) 상에 광 도파로(WG)를 구성하는 반도체막(30)이 배치된다. 상기 광도파로(WG)는 제 1 슬랩 부분(SP1), 제 2 슬랩 부분(SP2) 및 이들 사이에 배치되는 립 부분(RP)을 포함할 수 있다.
- [0058] 상기 제 1 및 제 2 슬랩 부분들(SP1, SP2) 각각에는 제 1 및 제 2 도핑 영역들(D1, D2)이 형성될 수 있고, 상기 립 부분(RP)에는 수직 구조체를 구성하는 수직 도핑 영역(50)이 형성될 수 있다. 이 실시예에 따르면, 상기 제 1 및 제 2 도핑 영역들(D1, D2)은 제 1 도전형이고, 상기 수직 도핑 영역(50)은 상기 제 1 도전형과 다른 제 2 도전형일 수 있다. 예를 들면, 상기 제 1 및 제 2 도핑 영역들(D1, D2)이 p형일 경우, 상기 수직 도핑 영역(50)은 n형일 수 있다.
- [0059] 이 실시예에 따르면, 상기 제 1 도핑 영역(D1)과 상기 수직 도핑 영역(50) 사이에 개재된 상기 광 도파로(WG)의 일 부분(이하, 제 1 몸체 영역(B1))은 실질적으로 진성 반도체(intrinsic semiconductor)에 가까운 물성을 가질 수 있다. 예를 들면, 상기 제 1 몸체 영역(B1)은 언도프트 실리콘(undoped silicon) 또는 상기 제 1 도핑 영역(D1)보다 수 오더(order) 낮은 도핑 레벨을 갖는 실리콘일 수 있다. 이에 따라, 상기 제 1 도핑 영역(D1), 상기 제 1 몸체 영역(B1) 및 상기 수직 도핑 영역(50)은 도 4b에 도시된 것처럼 피아이엔 접합(PIN-junction)을 구성할 수 있다. 유사하게, 상기 제 2 도핑 영역(D2)과 상기 수직 도핑 영역(50) 사이에 개재된 상기 광 도파로(W

G)의 다른 부분(이하, 제 2 몸체 영역(B2))은 실질적으로 진성 반도체에 가까운 물성을 가짐으로써, 상기 제 2 도핑 영역(D2), 상기 제 2 몸체 영역(B2) 및 상기 수직 도핑 영역(50) 역시 피아이엔 접합을 구성할 수 있다.

[0060] 이에 더하여, 상기 수직 도핑 영역(50)은 그 바닥면이 상기 매물 절연막(20)의 상부면에 접촉하도록 형성될 수 있다. 즉, 상기 수직 도핑 영역(50)의 두께는 상기 릫 부분(RP)의 두께와 실질적으로 동일할 수 있다. 이 경우, 도시된 것처럼, 상기 제 1 몸체 영역(B1)과 상기 제 2 몸체 영역(B2)은 상기 수직 도핑 영역(50)에 의해 서로 분리됨으로써, 하나의 릫 부분(RP) 내에는 두 개의 피아이엔 접합들이 형성될 수 있다. 상기 수직 도핑 영역(50)은 상기 제 1 및 제 2 몸체 영역들(B1, B2)에 의해 정의되는 두 피아이엔 접합들의 공통 전극으로 사용될 수 있다.

[0061] 한편, 도 4a는 상기 광 도파로(WG)의 진행 방향을 가로지르는 평면들 중의 하나에 투영된 전기-광학 변조 소자의 단면을 도시하는 단면도일 뿐, 본 발명에 따른 전기-광학 변조 소자가 광 도파로 전체에 걸쳐 도시된 구조를 갖는다는 것을 보이기 위해 제공된 것이 아니다. 즉, 본 발명에 따른 전기-광학 변조 소자는 도면들에 도시된 단면 구조와 같이 형성되는 부분을 포함하지만, 그것의 모든 부분들이 도시된 단면 구조와 같이 형성될 필요는 없다. 예를 들면, 상기 광 도파로(WG)의 변조 영역으로 사용되지 않는 부분에서, 상기 제 1 몸체 영역(B1)이 상기 제 2 몸체 영역(B2)에 직접 접촉하도록, 상기 수직 도핑 영역(50)이 형성되지 않을 수도 있다.

[0062] 이 실시예에 따르면, 상기 제 1 및 제 2 도핑 영역들(D1, D2)은 상기 매물 절연막(20)의 상부면에 접하는 바닥면을 갖도록 형성될 수 있다. 즉, 상기 제 1 및 제 2 도핑 영역들(D1, D2)의 두께들은 상기 제 1 및 제 2 슬랩 부분들(SP1, SP2)의 그것들과 실질적으로 동일할 수 있다. 또한, 도 4b에는, 어브러프트 접합 구조(abrupt junction structure)가 예시적으로 도시되었지만, 상기 피아이엔 접합의 각 부분들의 농도 프로파일은 도시된 것으로부터 다양하게 변형되어 구현될 수 있다.

[0063] 상기 수직 도핑 영역(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 제 1 및 제 2 도핑 영역들(D1, D2)은 제 2 배선 구조체(92a, 92b)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다.

[0064] 일 실시예에 따르면, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 이에 따라, 상기 수직 도핑 영역(50)과 상기 제 1 및 제 2 몸체부들(B1, B2) 사이에는, 상기 제 1 전압(V1)에 의존적인, 소정의 전위 차가 생성될 수 있다. 상술한 것처럼, 상기 수직 도핑 영역(50)의 양쪽 측벽이 모두 피아이엔 접합들을 구성하는데 이용되기 때문에, 도 4a를 참조하여 설명된 실시예에 따른 전기-광학 변조 소자는, 종래 기술들에서 제안되었던 방식들에 비해, 증가된 유효 굴절률의 변화를 유발할 수 있다. 유효 굴절률 변화에서의 이러한 증가는 증가된 위상 천이를 얻는 것을 가능하게 하거나, 광 도파로에서 변조 영역의 길이를 짧게 형성하는 것을 가능하게 한다. 특히, 상기 피아이엔 접합들이 피아이엔 순방향 모드로 동작하도록 상기 제 1 및 제 2 전압들(V1, V2)이 생성될 경우, 상기 광 도파로로 주입되는 전류의 크기는 종래 기술의 경우에 비해 두 배로 증가될 수 있다. 달리 말해, 이 실시예에 따른 전기-광학 변조 소자는 종래 기술에서보다 낮은 변조 전압으로 더 높은 효율의 위상 천이를 구현하는 것을 가능하게 한다. 이에 더하여, 상기 수직 도핑 영역(50)의 폭을 소정의 크기 이하로 유지시킬 경우, 고농도로 도핑된 상기 수직 도핑 영역(50)에 의해 야기될 수 있는 광 손실의 문제는 억제될 수 있다.

[0065] **[제 3 변형예]**

[0066] 도 5a는 본 발명의 제 3 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도이다. 도 5b는 본 발명의 제 3 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다. 구체적으로, 도 5b는 도 5a의 점선 I-I'을 따라 보여지는 순-도핑 프로파일을 도시하는 그래프이다. 설명의 간결함을 위해, 도 4a 및 도 4b를 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.

[0067] 도 5a를 참조하면, 이 실시예에 따르면, 상기 릫 부분(RP)에는 두 개의 수직 도핑 영역들(50)을 포함하는 수직 구조체가 형성될 수 있다. 이에 더하여, 상기 수직 구조체는 상기 수직 도핑 영역들(50) 사이에 개재되는 한 쌍의 진성 영역들(B33, B34) 및 상기 진성 영역들(B33, B34) 사이에 개재되는 하나의 내부 도핑 영역(B35)을 더 포함할 수 있다.

[0068] 상기 진성 영역들(B33, B34)은, 상기 제 1 및 제 2 몸체 영역들(B1, B2)과 동일하게, 진성 반도체(intrinsic semiconductor)에 가까운 물성을 가질 수 있다. 하지만, 상기 진성 영역들(B33, B34)과 상기 제 1 및 제 2 몸체 영역들(B1, B2)은 완전하게 동일한 물성을 가질 필요는 없다.

[0069] 상기 내부 도핑 영역(B35)은 상기 제 1 및 제 2 도핑 영역들(D1, D2)과 같은 도전형을 가질 수 있다. 즉, 상기

내부 도핑 영역(B35)은 상기 수직 도핑 영역들(50)과 다른 도전형을 갖게 되어, 도 5b에 도시된 것처럼, 상기 수직 구조체의 내부에는 한 쌍의 피아이엔 접합들이 형성될 수 있다. 결과적으로, 상기 광 도파로(WG)는, 상기 제 1 및 제 2 몸체 영역들(B1, B2) 그리고 상기 제 1 및 제 2 진성 영역들(B33, B34) 각각을 진성 반도체로 사용하는, 네 개의 피아이엔 접합들을 포함할 수 있다. 이에 따라, 이 실시예는 도 4a를 참조하여 설명된 실시예에 비해 더욱 증가된 길이를 갖는 피아이엔 접합들을 포함할 수 있다.

[0070] 한편, 도 5a에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 내부 도핑 영역(B35)은 내부 배선 구조체(92c)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다.

[0071] 일 실시예에 따르면, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 이에 따라, 상기 수직 도핑 영역(50)과 상기 제 1 및 제 2 몸체부들(B1, B2) 사이에는, 상기 제 1 전압(V1)에 의존적인, 소정의 전위 차가 생성될 수 있다. 특히, 상기 제 1 및 제 2 전압들(V1, V2)이 상기 피아이엔 접합들이 피아이엔 순방향 모드로 동작하도록 생성될 경우, 상기 광 도파로로 주입되는 전류의 크기는 종래 기술 또는 도 4a를 참조하여 설명된 실시예에 비해 더욱 증가될 수 있다. 앞선 실시예들에서와 유사하게, 상기 수직 도핑 영역들(50)의 폭을 소정의 크기 이하로 유지시킬 경우, 고농도로 도핑된 상기 수직 도핑 영역들(50)에 의해 야기될 수 있는 광 손실의 문제는 억제될 수 있다.

[0072] **[제 4 변형예]**

[0073] 도 6a 및 도 6b는 본 발명의 제 4 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 도 6c는 본 발명의 제 4 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다. 구체적으로, 도 6c는 도 6a 및 도 6b의 점선 I-I'를 따라 보여지는 순-도핑 프로파일을 도시하는 그래프이다. 설명의 간결함을 위해, 도 4a 및 도 4b를 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.

[0074] 도 6a 및 도 6b를 참조하면, 이 실시예에 따르면, 상기 립 부분(RP)에는 두 개의 수직 도핑 영역들(50) 및 상기 수직 도핑 영역들(50) 사이에 개재되는 하나의 내부 도핑 영역(B35)을 포함하는 수직 구조체가 형성될 수 있다.

[0075] 상기 내부 도핑 영역(B35)은 상기 제 1 및 제 2 도핑 영역들(D1, D2)과 같은 도전형을 가질 수 있다. 즉, 상기 내부 도핑 영역(B35)은 상기 수직 도핑 영역들(50)과 다른 도전형을 갖게 되어, 도 6c에 도시된 것처럼, 상기 수직 구조체의 내부에는 한 쌍의 피엔 접합들이 형성될 수 있다. 결과적으로, 상기 광 도파로(WG)는 두 개의 피아이엔 접합들 및 두 개의 피엔 접합들을 포함할 수 있다.

[0076] 일 실시예에 따르면, 상기 수직 도핑 영역들(50)은, 도 6a에 도시된 것처럼, 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 내부 도핑 영역(B35)은 내부 배선 구조체(92c)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다. 이 실시예에 따르면, 상기 수직 도핑 영역들(50)과 상기 제 1 및 제 2 도핑 영역들(D1, D2) 사이에는 순방향의 직류 전압이 인가됨으로써 상기 피아이엔 접합들은 피아이엔 순방향 모드(PIN forward mode)로 동작될 수 있다. 또한, 상기 수직 도핑 영역들(50)과 상기 내부 도핑 영역(B35) 사이에는 역방향의 직류 전압이 인가됨으로써, 상기 피엔 접합들은 피엔 역방향 모드(PN Reverse mode)로 동작될 수 있다. 결과적으로, 이 실시예에 따른 전기-광학 변조 소자는, 굴절률의 변화를 유발하는 두가지 효과들이 함께 발생하는, 혼합 구조(hybrid structure)일 수 있다. 이러한 효과들 중의 한가지는 피아이엔 순방향 모드로 동작하는 두 개의 피아이엔 접합의 전류 주입 효과에 따른 굴절률 변화이고, 다른 하나는 피엔 역방향 모드로 동작하는 두 개의 피엔 접합들에서의 공핍층 변화에 따른 굴절률 변화이다.

[0077] 다른 실시예에 따르면, 도 6b에 도시된 것처럼, 상기 수직 도핑 영역들(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 내부 도핑 영역(B35)은 외부 회로와 전기적으로 연결되지 않은 상태에 있을 수 있다. 이 실시예에 따르면, 상기 수직 도핑 영역들(50)과 상기 제 1 및 제 2 도핑 영역들(D1, D2) 사이에는 순방향의 직류 전압이 인가됨으로써 상기 피아이엔 접합들은 피아이엔 순방향 모드(PIN forward mode)로 동작될 수 있다. 하지만, 상기 내부 도핑 영역(B35)은 전기적으로 부유(floating) 상태에 있을 수 있다.

[0078] **[제 5 변형예]**

- [0079] 도 7a는 본 발명의 제 5 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도이다. 도 7b는 본 발명의 제 5 변형예에 따른 전기-광학 변조 소자의 순-도핑 프로파일을 설명하기 위한 그래프이다. 구체적으로, 도 7b는 도 7a의 점선 I-I'을 따라 보여지는 순-도핑 프로파일을 도시하는 그래프이다. 설명의 간결함을 위해, 앞선 도면들을 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
- [0080] 도 7a를 참조하면, 이 실시예에 따르면, 상기 립 부분(RP)에는 세 개의 수직 도핑 영역들(50) 및 상기 수직 도핑 영역들(50) 사이에 개재되는 한 쌍의 내부 도핑 영역들(B36, B37)을 포함하는 수직 구조체가 형성될 수 있다.
- [0081] 상기 내부 도핑 영역들(B36, B37)은 상기 제 1 및 제 2 도핑 영역들(D1, D2)과 같은 도전형을 가질 수 있다. 즉, 상기 내부 도핑 영역들(B36, B37)은 상기 수직 도핑 영역들(50)과 다른 도전형을 가지며, 그 결과로서, 도 7b에 도시된 것처럼, 상기 수직 구조체의 내부에는 네 개의 피엔 접합들이 형성될 수 있다. 결과적으로, 상기 광 도파로(WG)는 상기 제 1 및 제 2 몸체 영역들(B1, B2)을 이용하여 구현되는 두 개의 피아이엔 접합들 및 상기 수직 구조체 내부에 구현되는 네 개의 피엔 접합들을 포함할 수 있다.
- [0082] 상기 수직 도핑 영역들(50)은, 도 7a에 도시된 것처럼, 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 내부 도핑 영역들(B36, B37)은 내부 배선 구조체(92c)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다. 이 실시예에 따르면, 상기 수직 도핑 영역들(50)과 상기 제 1 및 제 2 도핑 영역들(D1, D2) 사이에는 순방향의 직류 전압이 인가됨으로써 상기 피아이엔 접합들은 피아이엔 순방향 모드(PIN forward mode)로 동작될 수 있다. 또한, 상기 수직 도핑 영역들(50)과 상기 내부 도핑 영역들(B36, B37) 사이에는 역방향의 직류 전압이 인가됨으로써, 상기 피엔 접합들은 피엔 역방향 모드(PN Reverse mode)로 동작될 수 있다. 결과적으로, 이 실시예에 따른 전기-광학 변조 소자 역시 도 6a를 참조하여 설명된 혼합 구조(hybrid structure)의 하나일 수 있다. 즉, 이 실시예에 따른 전기-광학 변조 소자는 피아이엔 순방향 모드로 동작하는 두 개의 피아이엔 접합들에서의 전류 주입 효과에 따른 굴절률 변화 효과 및 피엔 역방향 모드로 동작하는 네 개의 피엔 접합들에서의 공핍층 변화에 따른 굴절률 변화 효과를 동시에 구현할 수 있다.
- [0083] **[제 6 변형예]**
- [0084] 도 8a 내지 도 8c는 본 발명의 제 6 변형예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 구체적으로, 도 8a 내지 도 8c는 각각 도 5a, 도 6a 및 도 7a를 참조하여 설명된 실시예들로부터 변형된 실시예들에 관한 것으로, 설명의 간결함을 위해, 앞선 도면들을 참조하여 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
- [0085] 도 8a 내지 도 8c를 참조하면, 상기 수직 구조체 내부의 내부 도핑 영역들(즉, 도 8a 및 도 8b의 B35, 도 8c의 B36 및 B37)은 제 3 전압(V3)을 생성하는 제 3 회로(C3)에 전기적으로 연결될 수 있다. 이 경우, 상기 제 3 전압(V3)은 상기 제 1 및 제 2 도핑 영역들(D1, D2)에 인가되는 전압인 상기 제 2 전압(V2)과 다를 수 있다. 이에 따라, 상기 수직 구조체의 내부에 형성되는 도 8a의 피아이엔 접합들 또는 도 8b 및 도 8c의 피엔 접합들은 상기 수직 구조체의 외부에 형성되는 피아이엔 접합들과 독립적으로 동작될 수 있다.
- [0086] 구체적으로, 일 실시예에 따르면, 상기 수직 도핑 영역들(50)과 상기 제 1 및 제 2 도핑 영역들(D1, D2) 사이에는 순방향의 직류 전압이 인가됨으로써, 상기 수직 구조체의 외부에 형성되는 상기 피아이엔 접합들은 피아이엔 순방향 모드(PIN forward mode)로 동작될 수 있다. 하지만, 상기 수직 도핑 영역들(50)과 상기 내부 도핑 영역들(B36, B37) 사이에는 인가되는 전위 차는 상기 제 2 전압(V2)과 다른 상기 제 3 전압(V3)에 의해 결정될 수 있기 때문에, 상기 수직 구조체 내부의 접합들은 상기 수직 구조체 외부의 피아이엔 접합들의 동작과는 무관하게 최적화된 조건 아래에서 동작될 수 있다. 결과적으로, 상기 수직 구조체의 내부 및 외부의 접합들은 서로 독립적으로 최적화된 조건 아래에서 동작될 수 있으며, 이러한 독립적인 최적화는 이 실시예에 따른 전기-광학 변조 소자에서의 변조 특성을 향상시키는데 이용될 수 있다.
- [0087] **[제 3 실시예]**
- [0088] 도 9a 및 도 9b는 본 발명의 제 3 실시예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 설명의 간결함을 위해, 앞서 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
- [0089] 도 9a 및 도 9b를 참조하면, 기판(10) 상에 광 도파로(WG)를 구성하는 반도체막(30)이 배치된다. 상기 광도파로(WG)는 제 1 슬랩 부분(SP1), 제 2 슬랩 부분(SP2) 및 이들 사이에 배치되는 립 부분(RP)을 포함할 수 있다.

- [0090] 상기 제 1 및 제 2 슬랩 부분들(SP1, SP2) 각각에는 제 1 및 제 2 도핑 영역들(D1, D2)이 형성될 수 있고, 상기 립 부분(RP)에는 수직 구조체가 형성될 수 있다. 이 실시예에 따르면, 상기 제 1 도핑 영역(D1) 및 제 2 도핑 영역(D2)은 서로 다른 도전형들을 가질 수 있다. 예를 들면, 상기 제 1 도핑 영역(D1)은 p형이고, 상기 제 2 도핑 영역(D2)은 n형일 수 있다. 이에 따라, 상기 제 1 및 제 2 슬랩 부분들(SP1, SP2)은 상기 립 부분(RP)을 기준으로 하는 도핑 프로파일의 측면에서 비대칭적일 수 있다.
- [0091] 상기 수직 구조체는 서로 이격된 제 1 수직 도핑 영역(51) 및 제 2 수직 도핑 영역(52), 그리고 이들 사이에 개재되는 내부 영역(B3)을 포함할 수 있다. 상기 제 1 수직 도핑 영역(51)과 상기 제 2 수직 도핑 영역(52)은 서로 다른 도전형이고, 상기 내부 영역(B3)은 진성 반도체일 수 있다. 이에 따라, 상기 수직 구조체 내부에 형성된, 상기 제 1 수직 도핑 영역(51), 상기 제 2 수직 도핑 영역(52) 및 상기 내부 영역(B3)은 하나의 피아이엔 집합을 구성할 수 있다.
- [0092] 이에 더하여, 상기 제 1 수직 도핑 영역(51)은 상기 제 1 도핑 영역(D1)과 다른 도전형을 가지면서 상기 제 1 도핑 영역(D1)에 인접하게 형성되고, 상기 제 2 수직 도핑 영역(52)은 상기 제 2 도핑 영역(D2)과 다른 도전형을 가지면서 상기 제 2 도핑 영역(D2)에 인접하게 형성될 수 있다. 상기 제 1 수직 도핑 영역(51)과 상기 제 1 도핑 영역(D1) 사이에 배치되는 제 1 몸체 영역(B1) 및 상기 제 2 수직 도핑 영역(52)과 상기 제 2 도핑 영역(D2) 사이에 배치되는 제 2 몸체 영역(B2)은 진성 반도체일 수 있다. 이 경우, 상기 제 1 수직 도핑 영역(51), 상기 제 1 몸체 영역(B1) 및 상기 제 1 도핑 영역(D1)은 하나의 피아이엔 집합을 구성하고, 상기 제 2 수직 도핑 영역(52), 상기 제 2 몸체 영역(B2) 및 상기 제 2 도핑 영역(D2)은 또다른 피아이엔 집합을 구성할 수 있다.
- [0093] 상기 제 1 및 제 2 수직 도핑 영역들(51, 52)은 도 9b에 도시된 것처럼 상기 립 부분(RP)의 두께보다 짧은 깊이까지 형성되거나, 도 9a에 도시된 것처럼 상기 매물 절연막(20)의 상부면까지 연장될 수 있다.
- [0094] 상기 제 1 수직 도핑 영역(51) 및 상기 제 2 도핑 영역(D2)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전기적으로 연결되고, 상기 제 2 수직 도핑 영역(52) 및 상기 제 1 도핑 영역(D1)은 제 2 배선 구조체(92)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 또한, 상기 제 1 및 제 2 회로들(C1, C2)은 상기 피아이엔 집합들이 피아이엔 순방향 모드로 동작하도록 상기 제 1 및 제 2 전압들(V1, V2)을 생성할 수 있다.
- [0095] **[제 4 실시예]**
- [0096] 도 10a 및 도 10b는 본 발명의 제 4 실시예에 따른 전기-광학 변조 소자들의 단면들을 도시하는 단면도들이다. 설명의 간결함을 위해, 앞서 설명된 실시예들과 중복되는 기술적 특징들에 대한 설명은 생략될 수 있다.
- [0097] 도 10a 및 도 10b를 참조하면, 기관(10) 상에 광 도파로(WG)를 구성하는 반도체막(30)이 배치된다. 상기 광도파로(WG)는 상기 매물 절연막(20)의 상부면을 노출시키는 측벽들을 갖도록 형성될 수 있다. 즉, 이 실시예에 따르면, 상기 광도파로(WG)는 채널 도파로 구조로 형성될 수 있다.
- [0098] 상기 광 도파로(WG) 내에는 적어도 한 쌍의 수직 도핑 영역들(50)을 갖는 수직 구조체가 형성될 수 있다. 상기 수직 구조체는 상기 수직 도핑 영역들(50) 사이에 개재되는 내부 도핑 영역(B35) 및 상기 내부 도핑 영역(B35)과 상기 수직 도핑 영역들(50) 사이에 개재되는 적어도 두 개의 내부 영역들(B36, B37)을 더 포함할 수 있다. 상기 내부 도핑 영역(B35)은 상기 수직 도핑 영역들(50)과 다른 도전형을 가질 수 있다. 상기 내부 영역들(B36, B37)은 도 10a에 도시된 것처럼 소정의 불순물로 도핑되거나 도 10b에 도시된 것처럼 진성 반도체일 수 있다.
- [0099] 상기 내부 영역들(B36, B37)이 도핑되는 경우에 있어서, 도 10a에 도시된 것처럼, 상기 내부 영역들(B36, B37)은 불순물 농도에서는 상기 내부 도핑 영역(B35)보다 낮고, 도전형에서는 상기 내부 도핑 영역(B35)과 같을 수 있다. 이러한 실시예에 따르면, 상기 내부 영역들(B36, B37)과 상기 수직 도핑 영역들(50)은 한 쌍의 피엔 집합들을 구성할 수 있다. 변형된 실시예에 따르면, 상기 내부 영역(B36, B37)은 불순물 농도에서는 상기 수직 도핑 영역(50)보다 낮고 도전형에서는 상기 수직 도핑 영역(50)과 같을 수 있다. 마찬가지로, 이러한 변형된 실시예에 따르면, 상기 내부 영역들(B36, B37)과 상기 내부 도핑 영역(B35)은 한 쌍의 피엔 집합들을 구성할 수 있다.
- [0100] 상기 내부 영역들(B36, B37)이 진성 반도체인 경우, 도 10b에 도시된 것처럼, 상기 수직 도핑 영역들(50), 상기 내부 영역들(B36, B37) 및 상기 내부 도핑 영역(B35)은 한 쌍의 피아이엔 집합들을 구성할 수 있다.
- [0101] 상기 수직 도핑 영역들(50)은 제 1 배선 구조체(91)를 이용하여 제 1 전압(V1)을 생성하는 제 1 회로(C1)에 전

기적으로 연결되고, 상기 내부 도핑 영역(B35)은 제 2 배선 구조체(92)를 이용하여 제 2 전압(V2)을 생성하는 제 2 회로(C2)에 전기적으로 연결될 수 있다. 상기 제 1 전압(V1) 및 상기 제 2 전압(V2)은 각각 변조 전압 및 접지 전압일 수 있다. 도 10a를 참조하여 설명된 실시예의 경우, 상기 제 1 및 제 2 회로들(C1, C2)은 상기 피엔 접합들이 피엔 역방향 모드로 동작하도록 상기 제 1 및 제 2 전압들(V1, V2)을 생성할 수 있다. 도 10b를 참조하여 설명된 실시예의 경우, 상기 제 1 및 제 2 회로들(C1, C2)은 상기 피아이엔 접합들이 피아이엔 순방향 모드로 동작하도록 상기 제 1 및 제 2 전압들(V1, V2)을 생성할 수 있다.

[0102] 도 11은 본 발명의 실시예들에 따른 광 송신기 및 광 수신기를 포함하는 광학 시스템의 일 실시예를 개략적으로 도시하는 블록 다이어그램이다.

[0103] 도 11을 참조하면, 광학 시스템(optical system; 1001)은 적어도 하나의 광 송신기(optical transmitter; 1002) 및 적어도 하나의 광 수신기(optical receiver; 1006)를 포함한다. 상기 광학 시스템(1001)은 상기 광 송신기(1002) 및 상기 광 수신기(1006) 사이에 광학적으로 결합된 광학 장치(optical device; 1004)를 포함할 수 있다. 상기 광 송신기(1002)는, 상기 광학 장치(1004)에서 수신되는, 광학 빔(optical beam, 1010)을 전송하도록 구성될 수 있다. 상기 광학 장치(1004)는 변조 신호(modulating signal)(V1)에 응답하여 상기 광학 빔(1010)의 광학적 특성들 중의 하나를 변조시키도록 구성될 수 있다. 예를 들면, 상기 광학 장치(1004)는 도 1 내지 도 10을 참조하여 설명된 전기-광학 변조 소자들 중의 하나를 포함할 수 있다. 일 실시예에 따르면, 상기 광학 장치(1004)는 광 지연 소자(optical delay)로서 기능하도록 구성될 수도 있다. 다른 실시예에 따르면, 상기 광학 장치(1004)는 광 진폭 변조기(optical amplitude modulator) 등을 구현하기 위해 사용될 수 있다.

[0104] 도 12는 도 11의 상기 광학 장치(1004)로서 채용될 수 있는 광 변조기(1100)의 일 실시예를 도시하는 도면들이다.


[0105] 도 12를 참조하면, 상기 광 변조기(1100)는 마흐-젠더 간섭계 구조(Mach-Zehnder Interferometer configuration)(MZI)의 두 Y-가지 커플러들(cascaded Y-branch couplers) 사이에 광학적으로 결합된 두 암들(arms) 중의 하나에 형성된 광위상 천이기(optical phase shifter)(1110)를 포함할 수 있다. 일 실시예에 따르면, 상기 광위상 천이기(1110)는 도 1 내지 10를 참조하여 설명된 전기-광학 변조기들 중의 하나 또는 이와 유사한 구조를 갖도록 형성될 수 있다.

[0106] 동작에 있어서, 광학 빔(1010)은 상기 MZI의 입력 부분으로 입사된 후, 첫번째 Y-가지 커플러에서 분리된다. 그 결과, 상기 광학 빔(1010)의 제 1 부분은 MZI의 암들 중의 하나로 진행하고 상기 광학 빔(1010)의 제 2 부분은 MZI의 암들 중의 다른 하나로 진행한다. 도시된 것처럼, 상기 MZI의 암들 중의 하나에는 상기 광위상 천이기(1110)가 형성되어, 외부 신호(V1, V2)에 응답하여 상기 광학 빔(1010)의 제 1 및 제 2 부분들 사이의 상대 위상차(a relative phase difference)를 조절한다. 상기 광학 빔(1010)의 제 1 및 제 2 부분들은 상기 MZI의 출력 부분에서 합쳐진다. 상기 상대 위상차에 의한 상기 광학 빔(1010)의 제 1 및 제 2 부분들 사이의 보강 간섭 또는 소멸 간섭의 결과로서, 상기 MZI의 출력 부분으로부터 방출되는 상기 광학 빔(1010)은 변조된 특성을 가질 수 있다. 일 실시예에 따르면, 상기 MZI의 입력 부분으로 입사되는 상기 광학 빔(1010)은 연속파(cont inuous wave)일 수 있고, 상기 MZI의 출력 부분으로부터 방출되는 상기 광학 빔(1010)은 상기 변조의 결과로서 톱니 모양의 파형을 가질 수 있다. 본 발명의 변형된 실시예에 따르면, 상기 MZI의 두 암들 모두 본 발명이 개시하는 전기-광학 변조기를 포함하도록 구성될 수 있다.


[0107] 한편, 상기 광학 장치(1004)는 마흐-젠더 간섭계 구조로만 구현될 수 있는 것은 아니며, 다른 다양한 방식들을 통해 구현될 수 있다. 예를 들면, 상기 광학 장치(1004)는 도 1 내지 10를 참조하여 설명된 전기-광학 변조기들 중의 하나 또는 이와 유사한 구조를 포함하는 링-공진기 구조를 통해서도 구현될 수 있다.

[0108] 본 발명의 일 측면에 따르면, 도 1 내지 도 10을 참조하여 설명된 광 도파로는 SOI 웨이퍼를 이용하여 구현될 수 있다. 본 발명의 다른 측면에 따르면, 도 1 내지 도 10을 참조하여 설명된 광 도파로는 실리콘 웨이퍼의 소정 영역에 이온을 주입함으로써 형성되는 SOI 웨이퍼를 이용하여 구현될 수 있다. 일 실시예에 따르면, 상기 이온은 산소 원자를 포함할 수 있으며, 상기 광 도파로가 형성될 소정의 위치에 국소적으로 주입될 수 있다.


도면1c




도면2a




도면2b




도면2c




도면3a




도면3b




도면3c




도면4a




도면4b




도면5a




도면5b




도면6a




도면6b




도면6c




도면7a




도면7b




도면8a




도면8b




도면8c




도면9a




도면9b




도면10a



도면10b



도면11



도면12

