(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2014-103664 (P2014-103664A)

最終頁に続く

(43) 公開日 平成26年6月5日(2014.6.5)

(51) Int.Cl.		F I			テーマコード (参考)
HO3K 19/00	03 (200 6.01)	нозк	19/003	E	5F038
HO1L 27/04	(2006, 01)	HO1L	27/04	Н	5 J O 3 2
HO1L 21/82	22 (2006.01)	нозк	19/00	1 O 1 F	5J056
HO3K 19/01	175 (2006, 01)				

審査請求 未請求 請求項の数 22 OL (全 28 頁)

(21) 出願番号 (22) 出願日 (31) 優先権主張番号 (32) 優先日 (33) 優先権主張国	特願2013-233602 (P2013-233602) 平成25年11月12日 (2013.11.12) 13/682,604 平成24年11月20日 (2012.11.20) 米国 (US)	(-) (-)	504199127 フリースケール セミコンダクター インコーポレイテッド アメリカ合衆国 テキサス州 78735 オースティン ウィリアム キャノンドライブ ウエスト 6501 100142907 弁理士 本田 淳 マイケル エイ. ストッキンガー
		Fターム (参	アメリカ合衆国 78750 テキサス州 オースティン ハイビュー ドライブ 11503 考) 5F038 AC03 AC05 AC06 BH02 BH03 BH04 BH07 BH13 BH15 CD09 CD12 FZ20


(54) 【発明の名称】過渡電磁波耐性を向上させるためのトリガ回路および方法

(57)【要約】

【課題】非給電過渡事象および給電過渡事象の両方に対しては良好に機能する集積回路のための過渡電圧抑制回路を提供する。

【解決手段】トリガ回路は、集積回路上の過渡電圧増大を検出する。トリガ回路は、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御する。トリガ回路は、ある容量値を有する共通の容量性素子を備え、第1の時間値および第2の時間値がこの共通の容量性素子の容量値に応じて決まり、第1の時間値は集積回路の結電状態に適用可能であり、第2の時間値は集積回路の給電状態に適用可能である。第1の時間値および第2の時間値は、その範疇にある過渡電圧増大の速度が、トリガ回路をアクティブにする検出範囲、または、クランプデバイスの導電状態の制御のアクティブ期間がそれに応じて決まる「オン」時間を含んでもよいトリガ回路パラメータを制御する。

【選択図】図1



【特許請求の範囲】

【請求項1】

方法であって、

集積回路上の過渡電圧増大を検出することと;

前記過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することとを含み、

前記検出することおよび前記制御することのうちの少なくとも一方は、第1の時間値および第2の時間値に依存し、

前記第1の時間値は、前記集積回路の非給電状態に適用可能であり、

前記第2の時間値は、前記集積回路の給電状態に適用可能であり、

前記第1の時間値および前記第2の時間値は、共通の容量性素子の容量値に応じて決まる、方法。

【請求項2】

前記検出することは、前記第1の時間値および前記第2の時間値に依存し、 前記検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、 前記検出範囲は、前記集積回路の前記非給電状態については前記第1の時間値に応じて 決まり、前記集積回路の前記給電状態については前記第2の時間値に応じて決まる、 請求項1に記載の方法。

【請求項3】

前記制御することは、前記第1の時間値および前記第2の時間値に依存し、

前記制御することは、アクティブ期間にわたって行われ、

前記アクティブ期間は、前記集積回路の前記非給電状態については前記第1の時間値に応じて決まり、前記集積回路の前記給電状態については前記第2の時間値に応じて決まる

請求項1に記載の方法。

【請求項4】

前記方法はさらに、前記集積回路の前記非給電状態および前記給電状態に応答する信号に基づいて前記第1の時間値と前記第2の時間値との間で選択することを含む、 請求項1に記載の方法。

【請求項5】

前記過渡電圧増大を制限するために前記クランプデバイスの前記導電状態を前記制御することは、

前記給電状態の以前から存在している電圧に対する前記過渡電圧増大に比例して、前記給電状態における前記過渡電圧増大に応答することを含む、

請求項1に記載の方法。

【請求項6】

前記方法はさらに、

前記過渡電圧増大の前記検出に応答してトリガ信号を提供することと;

前記トリガ信号を増幅することと

を含む、

請求項1に記載の方法。

【請求項7】

前記トリガ信号を前記増幅することは、 前記トリガ信号を反転することを含む、 請求項 6 に記載の方法。

【請求項8】

前記検出することは、前記第1の時間値および前記第2の時間値に依存し、

前記制御することは、第3の時間値および第4の時間値に依存し、

前記第3の時間値および前記第4の時間値は、前記共通の容量性素子の前記容量値に応じて決まる、

20

10

30

30

40

請求項1に記載の方法。

【請求項9】

前記検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、前記検出範囲は、前記集積回路の前記非給電状態については前記第1の時間値に応じて決まり、前記集積回路の前記給電状態については前記第2の時間値に応じて決まり、

前記制御することは、アクティブ期間にわたって行われ、

前記アクティブ期間は、前記集積回路の前記非給電状態については前記第3の時間値に応じて決まり、前記集積回路の前記給電状態については前記第4の時間値に応じて決まる

請求項8に記載の方法。

【請求項10】

前記第1の時間値は、前記第2の時間値に等しくない、 請求項1に記載の方法。

【請求項11】

集積回路であって、

クランプデバイスと:

前記集積回路上の過渡電圧増大を検出するためのトリガ回路と

を備え、前記トリガ回路は、前記過渡電圧増大を制限するために前記クランプデバイスの 導電状態を制御し、

前記トリガ回路は、或る容量値を有する共通の容量性素子を備え、

第 1 の時間値および第 2 の時間値は、前記共通の容量性素子の前記容量値に応じて決まり、

前記第1の時間値は、前記集積回路の非給電状態に適用可能であり、

前記第2の時間値は、前記集積回路の給電状態に適用可能であり、

前記第1の時間値および前記第2の時間値は、

 その範疇にある過渡電圧増大の速度が、前記トリガ回路をアクティブにする検出範囲と :

前記クランプデバイスの前記導電状態の前記制御のアクティブ期間がそれに応じて決まる「オン」時間と

から成る群から選択されるトリガ回路パラメータを制御する、集積回路。

【請求項12】

前記第1の時間値は、前記集積回路の前記非給電状態に関する前記検出範囲を決定し、前記第2の時間値は、前記集積回路の前記給電状態に関する前記検出範囲を決定する、請求項11に記載の集積回路。

【請求項13】

前記トリガ回路は、前記集積回路の前記非給電状態の間はより高い導電性の前記アクティブ期間を決定するための第3の時間値を有し、前記集積回路の前記給電状態の間は制御されたより低い導電性の前記アクティブ期間を決定するための第4の時間値を有し、

前記第3の時間値および前記第4の時間値は、前記共通の容量性素子の前記容量値に応じて決まる、

請求項12に記載の集積回路。

【請求項14】

前記トリガ回路は、前記クランプデバイスを、前記集積回路が前記非給電状態にあるときはより高い導電性を提供し、前記集積回路が前記給電状態にあるときは電圧調整を提供するために制御されたより低い導電性を提供するように、制御する、

請求項11に記載の集積回路。

【請求項15】

前記トリガ回路は、前記共通の容量性素子に結合されている入力を有するドライバ回路を備え、

前記ドライバ回路は、前記入力においてフィルタリングされた信号を検出および増幅す

10

20

30

40

るための、および前記クランプデバイスの制御端子を駆動するためのトリガ回路出力信号 を提供するための 1 以上のインバータ段を備える、

請求項11に記載の集積回路。

【請求項16】

方法であって、

集積回路の非給電状態については線形時不変(LTI)関数の変数の第1の値、および、前記集積回路の給電状態については前記線形時不変(LTI)関数の前記変数の第2の値を選択することであって、前記第1の値および前記第2の値は、共通のリアクタンス素子に応じて決まる、選択することと;

前記集積回路上の過渡電圧増大を検出することと;

前記過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することとを含み、

前記検出することおよび前記制御することのうちの少なくとも一方は、前記LTI関数に依存する、方法。

【請求項17】

前記検出することは、前記LTI関数に依存し、

前記検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、前記検出範囲は、前記LTI関数に応じて決まる、

請求項16に記載の方法。

【請求項18】

前記制御することは、前記LTI関数に依存し、

前記制御することは、アクティブ期間にわたって行われ、

前記アクティブ期間は、前記LTI関数に応じて決まる、

請求項16に記載の方法。

【請求項19】

前記方法はさらに、前記集積回路の前記非給電状態および前記給電状態に応答する信号を受信することを含み、

前記選択することはさらに、前記信号に基づいて、前記LTI関数の前記変数の前記第1の値と前記第2の値との間で選択することを含む、

請求項16に記載の方法。

【請求項20】

前記方法はさらに、第2の信号を受信することを含み、

前記第2の信号は、前記第2の信号の第1の状態においては前記クランプデバイスの導電状態の制御の非作動状態を表し、前記第2の信号の第2の状態においては前記クランプデバイスの導電状態の制御の作動状態を表し、

前記LTI関数の前記変数の前記第1の値と前記第2の値との間で前記選択することは、前記信号および前記第2の信号に基づいて、

前記集積回路の前記非給電状態についての前記検出のためには前記LTI関数の前記変数の前記第1の値と、

前記集積回路の前記給電状態についての前記検出のためには前記LTI関数の前記変数の前記第2の値と、

前記集積回路の前記非給電状態についての前記制御のためには前記LTI関数の前記変数の第3の値と、

前記集積回路の前記給電状態についての前記制御のためには前記LTI関数の前記変数の第4の値と

を選択することを含み、

前記第1の値、前記第2の値、前記第3の値、前記および第4の値は、前記共通のリアクタンス素子に応じて決まる、

請求項19に記載の方法。

【請求項21】

20

30

10

40

前記信号は、パワー・オン・リセット(POR)信号である、 請求項19に記載の方法。

【請求項22】

前記方法はさらに、前記クランプデバイスの前記導電性の前記制御の非作動状態および作動状態に応答する信号を受信することを含み、

前記選択することは、前記信号に基づいて、前記LTI関数の前記変数の前記第1の値および前記第2の値を、前記検出することまたは前記制御することのいずれに適用するか選択することを含む、

請求項16に記載の方法。

【発明の詳細な説明】

【技術分野】

[00001]

関連出願の相互参照

本願は、参照によりその全体が本明細書に組み込まれる、2010年5月3日に提出された「集積回路のための過電圧保護回路(OVERVOLTAGE PROTECTION CIRCUIT FOR AN INTEGRATED CIRCUIT)」と題する同時係属の米国特許出願第12/772,769号(代理人整理番号AC50291HC)に関連する。

[0002]

本開示は、概して集積回路(IC)に関し、より具体的には、集積回路のための過渡電磁波耐性に関する。

【背景技術】

[0003]

電子回路は、制限された電圧範囲にわたって動作するように設計される。これらの制限された電圧範囲を超える電圧にさらされることによって、これらの回路が損傷または破壊される可能性がある。この問題は、非常に小さい尺度で作製される回路に接続される多くの外部端子を有することが多い集積回路に特に顕著である。

【先行技術文献】

【特許文献】

[0004]

【 特 許 文 献 1 】 米 国 出 願 公 開 特 許 第 2 0 0 7 / 0 2 4 7 7 7 2 号 明 細 書

【特許文献2】米国出願公開特許第20111/0267723号明細書

【特許文献3】米国出願公開特許第2007/0115600号明細書

【 特 許 文 献 4 】 米 国 出 願 公 開 特 許 第 2 0 0 9 / 0 0 4 0 6 7 1 号 明 細 書

【特許文献 5 】米国出願公開特許第 2 0 0 7 / 0 2 8 5 8 5 4 号明細書

【 特 許 文 献 6 】 米 国 出 願 公 開 特 許 第 2 0 0 7 / 0 0 6 7 1 0 4 号 明 細 書

【非特許文献】

[00005]

【非特許文献1】A.GERDEMANNら。「When Good Trigger Circuits Go Bad:A Case History」, IEEE 33r d Electrical Oversterss/Electrostatic Di scharge Symposium; 11-16 September 2011; 6 pages

【発明の概要】

【発明が解決しようとする課題】

[0006]

集積回路のための過渡電圧抑制回路は存在するが、それらは非給電過渡事象(すなわち、集積回路が通常動作のために電源投入されていないときに発生する過渡事象)および給電過渡事象(すなわち、通常動作のために集積回路に電力が加えられているときに発生する過渡事象)の両方に対しては良好に機能しない傾向にある。

10

20

30

40

【課題を解決するための手段】

[0007]

本開示は、添付の図面を参照することによってよりよく理解されることができ、その多数の特徴および利点が当業者に明らかとなる。

【図面の簡単な説明】

[00008]

【図1】少なくとも1つの実施形態に応じた、複数の時間値を提供するために共通のリアクタンス素子を使用する可変タイミングブロックを有するトリガ回路を備える過渡抑制システムを示すブロック図。

【図2】少なくとも1つの実施形態に応じた、複数の時間値を提供するための切り替え可能抵抗素子および共通の容量性素子を有するトリガ回路を示す簡略化された概略図。

【図3】少なくとも1つの実施形態に応じた、トリガ回路の相補型金属酸化膜半導体(CMOS)の実施態様を示す概略図。

【図4】少なくとも1つの実施形態に応じた、複数の時間値を提供するための線形時不変(LTI)プロックを有するトリガ回路を備える過渡抑制システムを示すプロック図。

【図 5 】少なくとも 1 つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャート。

【図 6 】少なくとも 1 つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャート。

[0009]

異なる図面において同じ参照符号が使用されている場合、これは、類似または同一の項目であることを示す。

【発明を実施するための形態】

[0010]

過渡電磁波耐性(transient immunity)を向上させるためのトリガ回路(TC)が提供される。トリガ回路は、当該トリガ回路がその上に作製される集積回路上の過渡電圧増大(transient voltage increase)を検出する。トリガ回路は、過渡電圧増大を制限するために集積回路上のクランプデバイスの導電状態を制御する。トリガ回路は、或る容量値を有する共通の容量性素子を備え、第1の時間値および第2の時間値がこの共通の容量性素子の容量値に応じて決まり、第1の時間値は集積回路の非給電状態に適用可能であり、第2の時間値は集積回路の給電状態に適用可能である。第1の時間値および第2の時間値は、その範疇にある過渡電圧増大の速度が、トリガ回路をアクティブにする検出範囲、または、クランプデバイスの導電状態の制御のアクティブ期間がそれに応じて決まる「オン」時間を含んでもよいトリガ回路パラメータを制御する。

[0011]

 10

20

30

40

よってエネルギー付与され、過渡抑制システム101の要素に電力を提供して、それらがアクティブに動作して過渡事象を検出および制御することを可能にする。信号伝達バスPOR119は、PORモジュール102からPOR信号を受信し、そのPOR信号をトリガ回路モジュール103に提供する。信号伝達バスESD_TRIGGER117は、トリガ回路モジュール103からトリガ信号TRIGを受信し、そのトリガ信号TRIGをIOモジュール104に提供する。過渡抑制バスESD_BUS115は、過渡事象を抑制する結果として生じる大きい電流が、正電圧レールVDD118のような通常の電圧レールをバイパスすることを可能にし、正電圧レールVDD118において正供給電圧が大きく偏位することが防止される。

[0012]

ESD PORモジュール102は、ESD POR回路ブロック105を備える。ESD POR回路ブロック105の正供給端子は、ESD電圧レールESD_BOOST116に接続されている。ESD POR回路ブロック105の負供給端子は、電圧レールVSS120に接続されている。FSD POR回路ブロック105のPOR出力は、信号伝達バスPOR119に接続されている。トリガ回路モジュール103は、トリガ回路プロック106を備える。トリガ回路プロック106は、可変タイミング回路ブロック107を備え、当該ブロックは、複数の時間値(multiple time values)を提供するのに使用される共通のリアクタンス素子を備える。トリガ回路ブロック106の負供給端子は、負電圧レールVSS120に接続されている。トリガ回路ブロック106のPOR入力端子は、信号伝達バスPOR119に接続されている。トリガ回路ブロック106のPOR入力端子は、信号伝達バスPOR119に接続されている。トリガ回路ブロック106のPOR入力端子は、信号伝達バスPOR119に接続されている。トリガ回路ブロック106のトリガ出力は、信号伝達バスESD_TRIGGER117に接続されている。

[0013]

IOモジュール104は、IOパッド108と、ダイオード109と、ダイオード11 0と、ダイオード111と、クランプデバイス112と、正出力ドライバ113と、負出 カ ド ラ イ バ 1 1 4 と を 備 え る 。 I O パ ッ ド 1 0 8 は 、 そ の 上 に 過 渡 抑 制 シ ス テ ム 1 0 1 が 作製される集積回路の外部端子(たとえば、ピン、ボール、バンプ、ランドなど)に対す る導電性接続を提供する。ダイオード109、110、および111は、電流がダイオー ド109、110、および111の電流・電圧(I-V)曲線に基づくノードまたはバス 間の電圧関係を維持するための経路を提供する。その間で電圧関係を維持するためにダイ オードが使用されるそのようなノードまたはバスは、IOパッド108、過渡抑制バスE S D __ B U S 1 1 5 、 E S D 電圧レール E S D __ B O O S T 1 1 6 、正電圧レール V D D 118、および負電圧レールVSS120を含んでもよい。たとえば、IOモジュール1 0 4 のダイオード 1 0 9 、 1 1 0 、および 1 1 1 と同様に構成される追加のダイオードが 、正電圧レールVDD118のためにVDDパッドセル内で使用されてもよい。それゆえ 、 過渡 抑制 バス ESD __ BUS115は、IOパッド・セル・モジュール104のダイオ ード109と類似のVDDパッド・セル・ダイオードによって、少なくとも、正電圧レー ルVDD118の電圧を下回るダイオードドロップまでプルアップされる。従って、正電 圧レールVDD118の電圧は、過渡抑制バスESD__ B U S 115の電圧を決定するに あたって大きな役割を果たす傾向にある。IOが負電圧レールVSS120と正電圧レー ルVDD118との間の範囲内で切り替わっている場合(たとえば、通常チップ動作の間)、過渡抑制バスESD__ B U S 1 1 5 の電圧は、IOモジュール内のダイオード 1 0 9 _ 1 1 0 、 1 1 1 、または V D D パッドセル内でそれらに対応するもののようなダイオー ドが存在することによって影響を受けるべきではない。同様に、IOモジュール104の ダイオード110と同様のVDDパッドセル内のダイオードは、ESD電圧レールESD _ BOOST116を、正電圧レールVDD118の電圧を下回るダイオードドロップに 予備調整する役割を果たし、負電圧レールVSS120と正電圧レールVDD118との 間の範囲内で切り替わっている(たとえば、通常チップ動作の間)IOについて、ESD 電 圧 レ ー ル E S D _ B O O S T 1 1 6 の 電 圧 は 、 I O モ ジ ュ ー ル 1 0 4 内 の ダ イ オ ー ド 1

10

20

30

40

20

30

40

50

0 9 、 1 1 0 、 1 1 1 、または V D D パッドセル内のそれらに対応するもののようなダイ オードが存在することによって影響を受けるべきではない。ダイオード109は、正電圧 オーバーストレス事象 (positive voltage overstress Vent)がIOパッド108に加わっているときは、IOパッド108と過渡抑制バス ESD_BUS115との間に電流を通す。たとえば、IOパッド108における電圧が 過渡抑制バスESD BUS115の電圧を上回る1つのダイオードドロップを超えるま でに上昇すると、ダイオード109は、導通することになる。ダイオード110は、IO パッド108において正電圧オーバーストレス事象が発生すると、IOパッド108とE SD電圧レールESD__ BOOST116との間に電流を通す。たとえば、IOパッド1 0 8 における電圧が E S D 電圧レール E S D _ B O O S T 1 1 6 の電圧を上回る1つのダ イオードドロップを超えるまでに上昇すると、ダイオード110は導通することになる。 ダイオード111は、IOパッド108上に負電圧オーバーストレス事象(negati ve voltage overstress event)が存在する場合に負電圧レ ールVSS120からIOパッド108までの電流路を提供する。たとえば、IOパッド 108における電圧が負電圧レールVSS120の電圧を下回る1つのダイオードドロッ プを超えるまでに下降すると、ダイオード111は、導通することになる。たとえば、N チャネル金属酸化膜半導体電界効果トランジスタ(MOSFET)であってもよいクラン プデバイス112は、過渡抑制バスESD_BUS115に接続されている第1の端子(たとえば、ドレイン端子)と、負電圧レールVSS120に接続されている第2の端子(たとえば、ソース端子)と、信号伝達バスESD_TRIGGER117に接続されてい る制御端子(たとえば、ゲート端子)と、負電圧レールVSS120に接続されているボ ディ端子とを有する。たとえば、PチャネルMOSFETであってもよい正出力ドライバ 113は、正電圧レールVDD118に接続されている第1の端子(たとえば、ソース端 子)と、IOパッド108に接続されている第2の端子(たとえば、ドレイン端子)と、 正出力ドライバ113にIOパッド108をハイ論理レベルに駆動させるための出力ドラ イバ回路に接続されている制御端子(たとえば、ゲート端子)と、トラッキングウェル制 御回路(tracking well control circuit)に接続されて いるボディ端子とを有する。トラッキングウェル制御回路は、電流がIOパッド108か ら正電圧レールVDD118へと注入されることが可能になることを回避するために、正 出力ドライバ113のボディ端子を正電圧レールVDD118の電圧と、IOパッド10 8の電圧とのうちの高い方に維持する。たとえば、NチャネルMOSFETであってもよ い負出力ドライバ114は、IOパッド108に接続されている第1の端子(たとえば、 ドレイン端子)と、負電圧レールVSS120に接続されている第2の端子(たとえば、 ソース端子)と、負出カドライバ114にIOパッド108をロー論理レベルに駆動させ るための出力ドライバ回路に接続されている制御端子(たとえば、ゲート端子)と、負電 圧レールVSS120に接続されているボディ端子とを有する。

[0014]

一例として、図1の過渡抑制システム101は、複数のIOパッド108が1つのトリガ回路を共有することができる場合のような、パッドリングのシナリオに適用されてもよい。たとえば、トリガ回路モジュール103は、IOモジュール104とTCモジュール103との特定の比(たとえば、8:1)で配置されてもよい。また、複数のIOモジュール102を備えるIOセグメントの役割が、単一のESD PORモジュール102が複数のトリガ回路モジュール103に結合されてもよく、当該複数のトリガ回路モジュール102にまってIOセグメントの複数のIOモジュール102にトリガ信号TRIGを提供してもよい。従って、ESD PORモジュール102、トリガ回路モジュール103およびIOモジュール104は、1:1:nの比において実トリガロ路モジュール103およびIOモジュール104は、1:1:1の比、1:×:×の比、ここで、×は1よりも大きい、または1:×:yの比、ここで、×は1よりも大きく

yはxよりも大きい、において実装されてもよい。

[0015]

図2は、少なくとも1つの実施形態に応じた、複数の時間値を提供するための切り替え 可能抵抗素子および共通の容量性素子を有するトリガ回路を示す簡略化された概略図であ る。トリガ回路ブロック106は、制御ブロック201と、可変タイミング回路ブロック 1 0 7 と、第 1 のドライバブロック 2 0 2 と、第 2 のドライバブロック 2 0 3 とを備える 。制御ブロック 2 0 1 は、制御回路ブロック 2 0 4 を備える。ESD電圧レールESD BOOST116のような電圧レールが、ESD POR回路ブロック105に接続され ている。ESD POR回路ブロック105は、信号伝達バスPOR119を介して、ト リガ回路ブロック 1 0 6 の制御ブロック 2 0 1 の制御回路ブロック 2 0 4 に P O R 信号を 提供する。制御回路ブロック204は、スイッチ210を制御するためにスイッチ210 の制御端子に接続される第1のスイッチ制御出力215と、スイッチ211を制御するた めにスイッチ211の制御端子に接続される第2のスイッチ制御出力216と、スイッチ 2 1 2 を制御するためにスイッチ 2 1 2 の制御端子に接続される第3 のスイッチ制御出力 2 1 7 とを提供する。制御回路ブロック 2 0 4 は、第 2 のドライバブロック 2 0 3 からト リガ信号TRIGを受信する。制御回路ブロック204は、POR信号の状態およびトリ ガ信号TRIGの状態に応答して、それぞれスイッチ210、211、および212を制 御するために、第1のスイッチ制御出力215、第2のスイッチ制御出力216、および 第3のスイッチ制御出力217をアサートする。

[0016]

可変タイミング回路ブロック107は、共通の容量性素子205と、抵抗素子206と 、 抵 抗 素 子 2 0 7 と 、 抵 抗 素 子 2 0 8 と 、 抵 抗 素 子 2 0 9 と 、 ス イ ッ チ 2 1 0 と 、 ス イ ッ チ211と、スイッチ212とを備える。共通の容量性素子205は、たとえば、金属酸 化膜半導体電界効果トランジスタ(MOSFET)として、バラクタダイオードとして、 金属-絶縁体-金属(MIM)キャパシタとして、または、適切な値のキャパシタンスを 提供する任意の他の適切な素子として実装されてもよい。抵抗素子206、207、20 8、および209は、たとえば、抵抗器として、所望の「オン」抵抗を提供するように構 成されるMOSFETとして、所望の抵抗に対応する電流を提供するように構成されるバ イポーラトランジスタとして、または、適切な値の抵抗を提供するための任意の他の適切 な素子として実装されてもよい。ESD電圧レールESD_BOOST116のような電 圧レールが、共通の容量性素子205の第1の端子に接続されている。共通の容量性素子 2 0 5 の第 2 の端子はノード 2 1 8 に接続されており、当該ノードは抵抗素子 2 0 6 の第 1の端子および第1のドライバブロック202のインバータ213の入力に接続されてい る。抵抗素子 2 0 6 の第 2 の端子はノード 2 1 9 に接続されており、当該ノードは抵抗素 子207の第1の端子およびスイッチ210の第1の端子に接続されている。抵抗素子2 07の第2の端子はノード220に接続されており、当該ノードはスイッチ210の第2 の端子、抵抗素子 2 0 8 の第 1 の端子、およびスイッチ 2 1 2 の第 1 の端子に接続されて いる。抵抗素子208の第2の端子は、抵抗素子209の第1の端子およびスイッチ21 1の第1の端子に接続されている。抵抗素子209の第2の端子は、負電圧レールVSS 120に接続されている。スイッチ211の第2の端子は、負電圧レールVSS120に 接続されている。スイッチ212の第2の端子は、負電圧レールVSS120に接続され ている。

[0017]

POR信号、トリガ信号TRIG、スイッチ210、スイッチ211、およびスイッチ212の対応する状態、ならびに、抵抗素子206、抵抗素子207、抵抗素子208、および抵抗素子209の対応する直列結合に関する真理値表は、下記表1に示されている

10

20

30

【表1】

	TRIG=1 (たとえば、クラ		
	ンピングのアクティブ継続時間	範囲を制御するためのもの)	
	を制御するためのもの)		
	スイッチ210=1	スイッチ210=1	
	スイッチ211=1	スイッチ 2 1 1 = X	
P O R = 1	スイッチ212=0	スイッチ212=1	
(たとえば、非給 電状態の間)	(抵抗素子206+抵抗素子2 08)	(抵抗素子206)	1
	(たとえば、約5マイクロ秒の 時間値)		
	スイッチ210=0	スイッチ210=0	
	スイッチ211=0	スイッチ 2 1 1 = X	
$P \cap R = 0$	スイッチ212=0	スイッチ212=1	
(たとえば、給電 状態の間)		(抵抗素子206+抵抗素子2	2
	(たとえば、約20ミリ秒の時間値)	(たとえば、約10マイクロ秒 の時間値)	

表1:スイッチ状態および抵抗素子結合

表1において、POR信号およびトリガ信号TRIGについて、0はロー論理レベルを 示し、1はハイ論理レベルを示す。スイッチ210、211、および212について、0 は開スイッチを示し、1は閉スイッチを示し、「X」は結果生じる抵抗値に影響を及ぼさ ない、 開また は 閉 の い ず れ で あ っ て も よ い ス イ ッ チ を 示 す 。 抵 抗 素 子 に つ い て 、 プ ラ ス 記 号は、それらが直列結合において組み合わされるときの、それらの抵抗値の合計を示す。 少なくとも1つの実施形態に応じて、反対の論理レベルが使用されてもよく、異なるスイ ッチ命名法が使用されてもよく、または、異なる構成の抵抗素子が使用されてもよい。ー 例として、並列結合の抵抗素子が使用されてもよく、または、直列結合と並列結合とが組 み合わさった抵抗素子が使用されてもよい。少なくとも1つの実施形態に応じて、抵抗素 子206は、共通の容量性素子205と組み合わさって、約100ナノ秒の時間値(たと え ば 、 抵 抗 容 量 (R C) 時 定 数) を 提 供 し 、 抵 抗 素 子 2 0 6 お よ び 抵 抗 素 子 2 0 8 か ら 成 る直列結合は、共通の容量性素子205と組み合わさって、約5マイクロ秒の時間値(た とえば、RC時定数)を提供し、抵抗素子206および抵抗素子207から成る直列結合 は、共通の容量性素子205と組み合わさって、約10マイクロ秒の時間値(たとえば、 RC時定数)を提供し、抵抗素子206、抵抗素子207、抵抗素子208、および抵抗 素子209から成る直列結合は、共通の容量性素子205と組み合わさって、約20ミリ 秒の時間値(たとえば、RC時定数)を提供する。

[0018]

第1のドライバブロック202は、インバータ213を備える。インバータ213は、低インバータスイッチ点(たとえば、正電圧レールVDD118と負電圧レールVSS120との間の差の50%よりも低い)を有するように構成されてもよく、ロー論理レベルからのわずかな電圧の増大が、ハイ論理レベルとして解釈され、インバータをハイ論理レベル出力の提供からロー論理レベル出力の提供へと切り替えることが可能である。第2の

10

20

30

40

20

30

40

50

ドライバブロック203は、インバータ214を備える。インバータ213およびインバータ214は、不安定性および揺らぎを回避するために制限された利得を提供するよように構成される。たとえば、インバータ213およびインバータ214は、図3に示利得を提供するように構成された他のインバータ213の出力はリード218はにでままされており、当該ノードは第2のドライバブロック203のインバータ214の路ではでいる。第2のドライバブロック203のインバータ214の路でのよれている。第2のドライバブロック203において、トリガ信号TRIGはまた、クランプボイスの導電は、信号伝達バスを日本でもよい。ノード223におけるトリガ信号TRIGの通信は、信号に対してまれてもよい。ノード223におけるトリガ信号TRIGの通信は、信号に対してもよい。トリガ回路ブロック106内の内部導体を介して達成されてもよい。トリガ回路ブロック106内の内部導体を介して達成されてもよい。トリガ回路ブロック106内の内部

[0019]

たとえば、集積回路の非給電状態の間に使用されてもよいオン/オフスタイルのトリガ モードを提供するために、上記表1に示すように、POR信号は1の値を有し、トリガ信 号TRIGは0の値を有する。制御回路ブロック204は、共通の容量性素子205と組 み合わさって、ESD電圧レールESD__ B O O S T 1 1 6 の過渡的電圧増大の速度の検 出範囲を制御するための(たとえば、約100ナノ秒の)時間値を決定するために、スイ ッチ210、211、および212が、抵抗素子206だけを選択するようにする。ES D電圧レールESD BOOST116上の電圧が相対的に遅く増大する(たとえば、集 積回路に電力が印加されESD電圧レールESD_BOOST116の電圧が増大すると きにそうなり得るように)ことによって、抵抗素子206は、共通の容量性素子205を 充電するのに十分な電流を提供し、ESD電圧レールESD_BOOST116上の電圧 が上昇するにつれて共通の容量性素子205にわたる電圧を増大させることが可能になり ノード 2 1 8 における電圧が負電圧レールVSS1 2 0 に対して実質的に上昇しないよ うになる。従って、ESD電圧レールESD_BOOST116の電圧の遅い増大は、ト リガ回路をトリガするには十分でなかったため、第1のドライバブロック202および第 2 のドライバブロック 2 0 3 は変化しないままであり、ノード 2 2 3 におけるトリガ信号 TRIGは変化しないままである。しかしながら、ESD電圧レールESD_BOOST 116上の電圧が非常に急速に増大する(たとえば、ESD事象のような過渡電圧ストレ ス事象の間にそうなり得るように)ことによって、ノード218は、非常に急速に電圧を 引き上げられる。ノード218における電圧が非常に急速に増大することによってNチャ ネルMOSFET337の制御端子(たとえば、ゲート端子)における電圧が増大し、そ れによって、第1のドライバブロック202および第2のドライバブロック203がノー ド223におけるトリガ信号TRIGを迅速に作動し、当該信号はクランプデバイスの作 動 を 開 始 す る た め に ク ラ ン プ デ バ イ ス に 提 供 さ れ 、 ク ラ ン プ デ バ イ ス の 作 動 の 作 動 期 間 を 決定するために制御回路ブロック204にフィードバックされる。

[0020]

たとえば、集積回路の非給電状態の間に使用されてもよい相対的に短い作動期間を提供するために、上記表1に示すように、POR信号は1の値を有し、トリガ信号TRIGは1の値を有する。制御回路ブロック204は、スイッチ210、211、および212に、共通の容量性素子205と協同してクランプデバイスの作動の作動期間を制御するための(たとえば、約5マイクロ秒の)時間値を決定するために抵抗素子206および208から成る直列結合を選択させる。その後、ESD電圧レールESD_BOOST116上の電圧は、抵抗素子206および208から成る直列結合を通じて共通の容量性素子205を充電する。共通の容量性素子205がノード218における電圧を抑制するのに十分で、第1のドライバブロック202および第2のドライバブロック203の状態を変化させるのに十分に高い電圧まで充電されると、ノード223におけるトリガ信号TRIGが

20

30

40

50

停止され、それによって制御されているいかなるクランプデバイスも停止する。

[0021]

たとえば、集積回路の給電状態の間に使用されてもよい電圧調整モードを提供するため に、上記表1に示すように、POR信号は0の値を有し、トリガ信号TRIGは0の値を 有する。制御回路ブロック204は、スイッチ210、211、および212に、共通の 容量性素子205と協同してESD電圧レールESD BOOST116の過渡電圧増大 の速度の検出範囲を制御するための(たとえば、約10マイクロ秒の)時間値を決定する ために抵抗素子206および207から成る直列結合を選択させる。ESD電圧レールE SD_BOOST116上の電圧が相対的に遅く増大することによって、抵抗素子206 および207から成る直列結合は、共通の容量性素子205を充電するのに十分な電流を 提供し、ESD電圧レールESD__ BOOST116上の電圧が上昇するにつれて共通の 容量性素子205にわたる電圧を増大させることが可能になり、ノード218における電 圧が負電圧レールVSS120に対して実質的に上昇しないようになる。従って、ESD 電圧レールESD_BOOST116の電圧の遅い増大はトリガ回路をトリガするには十 分でなかったため、第1のドライバブロック202および第2のドライバブロック203 は変化しないままであり、ノード223におけるトリガ信号TRIGは変化しないままで ある。しかしながら、抵抗素子206および207から成る直列結合の高い抵抗(たとえ ば、非給電状態における抵抗素子206だけのより低い抵抗と比較して)が、共通の容量 性素子205の電荷(および、従って共通の容量性素子205にわたる電圧)が急速に変 化することを妨げるため、ESD電圧レールESD_BOOST116上の電圧が非常に 急速に増大することによって、ノード218は、おおよそESD BOOST電圧の変化 に比例して電圧を引き上げられる。ノード218において電圧が増大することによって、 NチャネルMOSFET337の制御端子(たとえば、ゲート端子)における電圧がおお よそESD__ BOOST電圧の増大に比例して増大し、これは第1のドライバブロック2 0 2 のインバータ 2 1 3 の利得によって増幅される。第 2 のドライバブロック 2 0 3 は、 第1のドライバブロックの出力を反転させて、ノード223においてトリガ信号TRIG を 提 供 し 、 当 該 信 号 は 、 ク ラ ン プ デ バ イ ス の 作 動 を 開 始 す る た め に ク ラ ン プ デ バ イ ス に 提 供 さ れ 、 ク ラ ン プ デ バ イ ス の 作 動 の 作 動 期 間 を 決 定 す る た め に 制 御 回 路 ブ ロ ッ ク 2 0 4 に フィードバックされる。

[0022]

たとえば、集積回路の給電状態の間に使用されてもよい相対的に長い作動期間を提供するために、上記表1に示すように、POR信号は0の値を有し、トリガ信号TRIGは1の値を有する。制御回路ブロック204は、スイッチ210、211、および212に、共通の容量性素子205と協同してクランプデバイスの作動の作動期間を制御するための(たとえば、約20ミリ秒の)時間値を決定するために抵抗素子206、207、208、および209から成る直列結合を選択させる。その後、ESD電圧レールESD_BOOST116上の電圧が、抵抗素子206、207、208、および209から成る直列結合を通じて共通の容量性素子205を充電する。共通の容量性素子205が、第1のドライバブロック202および第2のドライバブロック203の状態を変化させるのドライバブロック202および第2のドライバブロック203の状態を変化させるのドライバブロック203の状態を変化させるのドシイバフロック203における下RIGが停止され、それによって制御されているいかはころにより低い抵抗の場合よりもはるかに遅いため、抵抗素子206および208から成る直列結合のより低い抵抗の場合よりも長い作動期間が提供される。

[0023]

図3は、少なくとも1つの実施形態に応じた、トリガ回路の相補型金属酸化膜半導体(CMOS)の実施態様を示す概略図である。トリガ回路ブロック106は、制御回路ブロック204と、可変タイミング回路ブロック107と、第1のドライバブロック342と、第2のドライバブロック343とを備える。制御回路ブロック204は、PチャネルMOSFET3332と、PチャネルMOSFET333

20

30

40

50

と、 N チャネル M O S F E T 3 3 4 と、 N チャネル M O S F E T 3 3 5 とを 備える。 E S D電圧レールESD__ BOOST116のような電圧レールが、 PチャネルMOSFET 3 3 1 の ソ ー ス 端 子 、 P チ ャ ネ ル M O S F E T 3 3 2 の ソ ー ス 端 子 、 お よ び P チ ャ ネ ル M OSFET333のソース端子に接続されている。POR信号は、たとえば、信号伝達バ スPOR119を介してPチャネルMOSFET331のゲート端子に接続される。Pチ ヤネルMOSFET331のドレイン端子がノード340に接続されており、当該ノード は、PチャネルMOSFET332のドレイン端子、PチャネルMOSFET332のゲ ート端子、PチャネルMOSFET333のゲート端子、およびNチャネルMOSFET 334のドレイン端子に接続されている。ノード344におけるトリガ信号TRIGは、 NチャネルMOSFET334のゲート端子に接続される。NチャネルMOSFET33 4 のソース端子は、負電圧レールVSS120に接続されている。 P チャネルMOSFE T333のドレイン端子は、ノード341に接続されており、当該ノードは、Nチャネル MOSFET335のドレイン端子、NチャネルMOSFET335のゲート端子、およ び可変タイミング回路ブロック107のNチャネルMOSFET309のゲート端子に接 続されている。NチャネルMOSFET335のソース端子は、負電圧レールVSS12 0に接続されている。

[0024]

可変タイミング回路ブロック107は、共通の容量性素子205と、NチャネルMOS FET306と、NチャネルMOSFET307と、NチャネルMOSFET309と、 NチャネルMOSFET310と、NチャネルMOSFET311とを備える。ESD電 圧レール E S D _ B O O S T 1 1 6 のような電圧レールは、共通の容量性素子 2 0 5 の第 1の端子およびNチャネルMOSFET306のゲート端子に接続されている。共通の容 量性素子205の第2の端子は、ノード218に接続されており、当該ノードは、Nチャ ネルMOSFET306のドレイン端子、および第1のドライバブロック342のNチャ ネルMOSFET337のゲート端子に結合されている。NチャネルMOSFET306 のソース端子は、ノード219に接続されており、当該ノードは、NチャネルMOSFE T307のドレイン端子、NチャネルMOSFET307のゲート端子、およびNチャネ ルMOSFET310のドレイン端子に接続されている。POR信号は、たとえば、信号 伝達バスPOR119を介してNチャネルMOSFET310のゲート端子に接続される 。NチャネルMOSFET307のソース端子は、ノード320に接続されており、当該 ノードは、NチャネルMOSFET309のドレイン端子、NチャネルMOSFET31 0のソース端子、およびNチャネルMOSFET311のドレイン端子に接続されている 。 制 御 回 路 ブ ロ ッ ク 2 0 4 の ノ ー ド 3 4 4 に お け る ト リ ガ 信 号 T R I G が 反 転 し た も の で あってもよい、ノード345における反転トリガ信号/TRIGは、NチャネルMOSF ET311のゲート端子に接続される。負電圧レールVSS120は、NチャネルMOS FET309のソース端子およびNチャネルMOSFET311のソース端子に接続され ている。

[0025]

第1のドライバブロック342は、抵抗素子336およびNチャネルMOSFET337を備える。ESD電圧レールESD_BOOST116のような電圧レールは、抵抗素子336の第1の端子に接続されている。抵抗素子336の第2の端子は、NチャネルMOSFET337のドレイン端子、および第2のドライバブロック343のPチャネルMOSFET338のゲート端子に接続されている。NチャネルMOSFET337のソース端子は、負電圧レールVSS120に接続されている。

[0026]

第2のドライバブロック343は、PチャネルMOSFET338および抵抗素子339を備える。ESD電圧レールESD_BOOST116のような電圧レールは、PチャネルMOSFET338のソース端子に接続されている。PチャネルMOSFET338のドレイン端子は、抵抗素子339の第1の端子、および、たとえば、信号伝達バスESD_TRIGGER117を介して通信されてもよいトリガ出力に接続されている。抵抗

素子339の第2の端子は、負電圧レールVSS120に接続されている。

[0027]

ノード 3 4 4 におけるトリガ信号TRIGがハイ論理状態にある場合、NチャネルMO SFET334は、ノード340から負電圧レールVSS120へと電流を伝導する。こ の電流は、2つの電流ミラーを介してノード320に提供される。PチャネルMOSFE T332およびPチャネルMOSFET333は、トランジスタチャネルの幅対長さの比 の差によって、固有の減衰比(attenuation ratio)を有する第1の電 流ミラーを形成する。たとえば、そのような減衰比は約20:1であってもよい。Nチャ ネルMOSFET335およびNチャネルMOSFET309は、トランジスタチャネル の幅対長さの比の差によって、固有の減衰比を有する第2の電流ミラーを形成する。たと えば、そのような減衰比は約20:1であってもよい。電流ミラーの組み合わさった減衰 比は、約4,000:1の、NチャネルMOSFET309によって提供される電流を制 御するための最終的な減衰比をもたらしてもよい。信号伝達バスPOR119のPOR信 号がロー論理レベルにある場合、PチャネルMOSFET331は、ESD電圧レールE SD BOOST116からノード340へと電流を伝導する。この電流は、第1の電流 ミラーに提供される総電流を効果的にさらに低減し、それゆえ、NチャネルMOSFET 3 0 9 によって提供される電流をも低減する。一例において、 P O R 信号のロー論理レベ ルの間にNチャネルMOSFET309によって提供される電流の低減は、4,000分 の 1 であってもよい。

[0028]

図3におけるMOSFET間の所望の相互作用は、MOSFETチャネルの幅対長さの比を、異なる複数のMOSFETの間で異なるように定義することによって達成されることができる。一例として、NチャネルMOSFET334、306、および307は、たとえば、PチャネルMOSFET333またはNチャネルMOSFET309よりも長いチャネルを有するロングチャネルMOSFET3332、およびNチャネルMOSFET335は、たとえば、PチャネルMOSFET333またはNチャネルMOSFET335は、たとえば、PチャネルMOSFET333またはNチャネルMOSFET309よりも広いチャネルを有するワイドチャネルMOSFETとして実装されてもよい。

[0029]

トリガ回路によって使用される信号はそれら自体が過渡的事象(transientevent)によって影響を受ける場合があり、そのような信号は、それらの値をESD事象の前に記憶するために、且つそれらの信号に対する過渡的事象の影響がトリガ回路の動作に悪影響を及ぼすことを防止するために、ラッチまたはバッファリングされてもよい。たとえば、POR信号は、ESD事象が発生しはじめる前にPOR信号とはどのようなものであったかを記憶するためにラッチまたはバッファリングされてもよい。

[0030]

図4は、少なくとも1つの実施形態に応じた、複数の時間値を提供するための線形時不変(LTI)プロックを有するトリガ回路を備える過渡抑制システムを示すプロックでである。過渡抑制システムは、ESD電圧レールESD_BOOST1116のような電圧レールと、非線形入力プロック451と、非線形(比較およびクランプ)出力プロック453は、検出・作動部458と、停止部(deactivation portion)459とを備える。非線形入力ブロック451は、ESD_PORモジュール102と、線形時不変(LTIプロック452は、それぞれ変数RC1、RC2、RC3、およびRC4を使用する4つの四半部454、455、456、および457に分割されているものとして示されている。四半部454および455は検出フィルタリングに関連し、四半部456および457は作動期間に関連する。四半部454および456は、その上に過渡抑制システムが作製されている集積回路の結電状態に関連し、四半部455および457は、その上に過渡抑制システムが作製されている集積回路の給電状態

10

20

30

40

20

30

40

50

に関連する。電圧レールは、四半部454および455の入力463に接続されており、LTIプロック452が過渡電圧増大について電圧レールを監視することが可能になっている。電圧レールは、ESD PORモジュール102の入力460に接続されており、ESD PORモジュール102が、集積回路が給電されていない場合には四半部454の変数RC1もしくは四半部456の変数RC3をLTIプロック452が使用するための選択461、または集積回路が給電されている場合には四半部455の変数RC2もしくは四半部457の変数RC4をLTIプロック452が使用するための選択462を行うことが可能である。

[0031]

入力 4 6 3 に応答して、非給電状態について四半部 4 5 4 の変数 R C 1 または給電状態 について四半部 4 5 5 の変数 R C 2 を適用して、L T I ブロック 4 5 2 は、非線形出カブ ロック453の検出・作動部458に出力464を提供する。検出・作動部458は、非 給 電 状 態 に つ い て 四 半 部 4 5 4 の 変 数 R C 1 ま た は 給 電 状 態 に つ い て 四 半 部 4 5 5 の 変 数 RC2を使用してLTIブロック452によってフィルタリングされているものとしての 入力463が、そのためにクランピングが作動されるべきである(たとえば、クランピン グ作動のスルーレート基準を満たす)過渡電圧増大であるか否かを検出し、そうである場 合には、クランプ出力465においてクランプ信号をアサートし、当該信号はクランプデ バイス112の入力に接続され、当該クランプデバイスは電圧レールに接続されており、 電圧レール上の電圧をクランピングする。非線形出力ブロック453の検出・作動部はト リガ出力 4 6 6 を提供し、当該出力は、LTIブロック 4 5 2 が非給電状態については四 半部 4 5 6 の変数 R C 3 、または給電状態については四半部 4 5 7 の変数 R C 4 に基づい てクランプ信号の作動期間の制御を開始することを可能にするために、LTIブロック4 5 2 の作動期間四半部 4 5 6 および 4 5 7 に接続される。適切な変数値に基づく作動期間 が 経 過 し た 後 、 LTI ブ ロ ッ ク 4 5 2 は 出 力 4 6 7 を ア サ ー ト し 、 当 該 出 力 は 非 線 形 出 力 ブロック 4 5 3 の停止部 4 5 9 に接続される。出力 4 6 7 によって提供される停止信号を 受信すると、停止部459はクランプ出力465におけるクランプ信号を停止し、それに よって、クランプデバイス112に電圧レールにおける電圧のクランピングを停止させる

[0032]

図5は、少なくとも1つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイ スの導電状態を制御するための方法を示すフローチャートである。方法、はブロック50 1 において、信号に基づいて第 1 の時間値と第 2 の時間値との間で選択することによって 開始する。ブロック501から、方法はブロック502へと継続する。ブロック502に おいて、存在する場合には、過渡電圧増大の検出が行われる。ブロック502から、方法 は判断ブロック503へと継続する。判断ブロック503において、過渡電圧増大の検出 が行われたか否かについて判断が為される。そうでない場合、方法はブロック502に戻 る。そうである場合、方法はブロック504へと継続する。ブロック504において、ト リガ信号の提供が行われる。ブロック504から、方法はブロック505へと継続する。 ブロック505において、トリガ信号の増幅が行われる。ブロック506によって示され ているように、ブロック505のトリガ信号の増幅は、トリガ信号の反転を含んでもよい 。ブロック505から、方法はブロック507へと継続する。ブロック507において、 クランプデバイスの導電状態の制御が行われる。ブロック508によって示されているよ う に 、 ク ラ ン プ デ バ イ ス の 導 電 状 態 の 制 御 は 、 集 積 回 路 が 給 電 状 態 に あ る と き は 比 例 的 に 応答することを含んでもよく、これによって、電圧レールが損壊すること、およびリセッ トが発生することを防止することができる。ブロック507から、方法は判断ブロック5 09へと継続し、アクティブ期間が超過したか否かについて判断が為される。そうでない 場合、方法はブロック507に戻る。そうである場合、方法はブロック501に戻る。

[0033]

図 6 は、少なくとも 1 つの実施形態に応じた、過渡電圧増大を検出し、クランプデバイスの導電状態を制御するための方法を示すフローチャートである。方法はブロック 6 0 1

20

30

40

50

において、信号を受信することによって開始する。ブロック601から、方法はブロック 6 0 2 へと継続する。ブロック 6 0 2 において、第 2 の信号の受信が行われる。ブロック 6 0 2 から、方法はブロック 6 0 3 へと継続する。ブロック 6 0 3 において、集積回路が 非給電状態にあるか、または給電状態にあるかに応じて、非給電状態については線形時不 変(LTI)関数の変数の第1の値、または給電状態についてはLTI関数の変数の第2 の値の選択が行われる。ブロック604によって示されているように、ブロック603の 動作は、非給電状態または給電状態を表す非給電/給電信号に基づいて実行されてもよい 第1の値または第2の値を選択することを含んでもよい。ブロック605によって示され ているように、ブロック604の動作は、上記信号および第2の信号に基づいて第1の値 または第2の値を選択することを含んでもよい。選択は、上記信号および第2の信号に基 づいて第1の値、第2の値、第3の値、および第4の値の間で選択することを含んでもよ い。ブロック606によって示されているように、ブロック603の動作は、非作動/作 動信号に基づいて選択することを含んでもよい。非作動/作動信号は、クランプデバイス の導電状態の制御の非作動状態または作動状態を表し得る。ブロック603から、方法は ブロック607へと継続する。ブロック607において、存在する場合には、過渡電圧増 大の検出が行われる。ブロック607から、方法は判断ブロック608へと継続する。判 断ブロック608において、過渡電圧増大の検出が行われたか否かについて判断が為され る。そうでない場合、方法はブロック607に戻る。そうである場合、方法はブロック6 09へと継続する。ブロック609において、クランプデバイスの導電状態の制御が行わ れる。ブロック609から、方法は判断ブロック610へと継続する。判断ブロック61 0において、クランピングのアクティブ期間が経過したか否かについて判断が為される。 そうでない場合、方法はブロック609に戻る。そうである場合、方法はブロック601 に戻る。

[0034]

少なくとも1つの実施形態に応じて、トリガ回路のトリガの感応性(triggering sensitiveity)は、たとえば、電圧レールまたは過渡抑制が所望される任意の回路内の任意の他のノードであってもよい回路ノードにおける電圧の変化の速度に関する比較の根拠としての第1の時間値または第2の時間値に依存する。トリガ回路は、変化の速度が第1の時間値または第2の時間値に対応する変化の速度よりも大きいときはクランプ要素をトリガし、変化の速度が第1の時間値および第2の時間値に対応する変化の速度よりも小さいときはクランプ要素をトリガしない。

[0035]

立ち上がり時間検出器、および、ESDが検出されるときにレールクランプを完全にオンにするラッチを有するCMOS製品のための既存のESD保護ネットワークであって、アクティブなレールクランプは全くオンにならないか、または完全にオンになるかのいずれかであるため給電過渡事象(すなわち、システムレベルストレス)に良好に応答しない場合があり、それによって、正電圧レールVDDを損壊させ、チップをリセット状態にする可能性がある、既存のESD保護ネットワークとは異なり、少なくとも1つの実施形態は、非給電ESDと給電過渡事象とを区別し、給電過渡事象の間はラッチされたクランプをオンにするモードではなく、電圧調整モードに入る。この調整モードにおいて、トリガ回路は、供給電圧増大に比例してオンになり、それによって損壊させる供給が回避される

[0036]

少なくとも1つの実施形態は、比例トリガ方式に基づいて、遠隔した電圧基準回路の必要を回避する。そのような遠隔した基準電圧(Vref)生成器は、相当量のダイ面積を占有する場合があり、機能的問題(たとえば、電源投入中の直流電流(DC)漏れ、近傍の電流注入に感応する、など)が発生しやすい場合があり、TCから遠隔して配置されることによって、たとえば、電力バス上の電圧降下に起因して信号伝達問題および性能問題を引き起こす場合がある。集積回路の導体はディスクリート回路の導体と比較して小型で抵抗性である傾向にある。電流が相対的に抵抗の高いIC電力バスのような集積回路導体

を流れる結果として電圧降下が生じる可能性があり、電圧降下は、オームの法則に従って、導体を通じて流れる電流に導体の抵抗を乗算した値に等しい。さらに、複数のTCがともに接続されてそれらのうちの少なくとも1つが大きい電圧降下を受ける状況においては、その1つのTCが誤ってトリガされる結果として、機能不全が広範囲に拡散して生じる可能性がある。独立型のVref生成器の必要をなくすことによって、相対的に抵抗性の集積回路導体からの独立が達成することができ、TCの誤ったトリガが回避されることができる。従って、ダイ面積(たとえば、コスト)の節約、チップの機能的信頼性の増大、過渡ストレス事象の間のESDクランプ応答の改善(たとえば、ESD応答性能の改善)が実現されることができる。

[0037]

少なくとも1つの実施形態に応じて、非給電チップ動作と給電チップ動作とを区別する ことによって複数の異なるESDクランプトリガ応答を提供することができるトリガ回路 (TC)が提供される。そのようなTCは、その区別を行うためのPOR(「パワー・オ ン・リセット」)信号を受信し、POR信号は、たとえば、パッドリング内に(たとえば ○ VSSパッド内に)含まれている小型ESD POR回路によって提供されることがで きる。そのようなTCは、別個の電圧基準(Vref)生成回路を必要とすることなく機 能することができる。POR信号およびトリガ回路出力ノードの論理状態に基づいてRC 検出段内の抵抗器値(resistor value)を切り替えることによって、TC において複数の異なるESD応答が達成される。選択可能な抵抗器値と、すべての選択可 能な抵抗器値について同じままであることができる共通のキャパシタ値との組み合わせが 、抵抗容量(RC)時間値を提供し、それによって、共通のキャパシタ値と組み合わさっ たいくつかの選択可能な抵抗器値が、いくつかのRC時間値を提供することが可能になり 、これは、POR信号およびトリガ信号に応じていくつかのESD応答を提供するために 利用される。給電過渡ストレス事象(powered transient stres e v e n t s)の間の比例トリガモードは、大きい R 値を選択することによって達成 される。それゆえ、初期供給電圧が、TCのための内部基準電圧を提供するキャパシタC 上に蓄積され、それによって、遠隔した電圧基準回路の必要が回避され、遠隔した電圧基 準回路に依存するトリガ回路に関連する問題が回避される。

[0038]

少なくとも1つの実施形態に応じて、トリガ回路は、RCフィルタ段を備え、制御信号 に応じてR*C値が切り替えられることができる。少なくとも1つの実施形態に応じて、 トリガ回路は、RCフィルタ段の出力信号を検出および増幅するための1以上のインバー 夕段を備え、インバータ段(複数の場合もあり)の出力(TC出力)は1以上のレール・ クランプ・デバイスのゲート端子を駆動する。少なくとも1つの実施形態に応じて、トリ ガ回路は、POR回路によって監視されている(たとえば、ESD_BOOST電圧レー ル上の)ノードまたはバスにおける0ボルトから始まる電圧の増大(すなわち、電圧ラン プ)があるときはいつでもハイ論理レベルにあり、チップが完全に給電されたときはロー 論理レベルにあるPOR信号を受信する。たとえば、POR信号は、電源投入(すなわち 、電力が最初に集積回路に印加されるとき)または非給電ESD事象の間はハイ論理レベ ルにあり、チップが完全に給電されているとき(たとえば、給電ESD事象の間)はロー 論理レベルにある。少なくとも 1 つの実施形態に応じて、トリガ回路は、 R * C 値を変更 することによってTCの動作モードを設定する制御ロジックを備える。POR信号および TC出力(トリガ)信号は制御ロジックに対する入力として役割を果たす。少なくとも1 つ の 実 施 形 態 に 応 じ て 、 ト リ ガ 回 路 は 、 R C 要 素 に 基 づ い て 4 つ の 異 な る 時 間 値 を 提 供 す る。たとえば、集積回路が非給電状態にある(たとえば、POR信号=1)とき、トリガ 回路は、過渡事象検出のための約100nsの時間値、および、アクティブなクランプ応 答のオン時間のために約5µsの時間値を提供し、集積回路が給電状態にある(たとえば . POR信号=0)とき、トリガ回路は、過渡事象検出のための約10usの時間値、お よび、アクティブなクランプ応答のオン時間のために約20msの時間値を提供する。

[0039]

10

20

30

20

30

40

50

少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する検出範囲を制御するための時間値は、10ナノ秒~1マイクロ秒である。少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する検出範囲を制御するための時間値は、20ナノ秒~500ナノ秒である。少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する検出範囲を制御するための時間値は、50ナノ秒~200ナノ秒である。

[0040]

少なくとも1つの実施形態に応じて、集積回路の給電状態に関する検出範囲を制御するための時間値は、1マイクロ秒~100マイクロ秒である。少なくとも1つの実施形態に応じて、集積回路の給電状態に関する検出範囲を制御するための時間値は、2マイクロ秒~50マイクロ秒である。少なくとも1つの実施形態に応じて、集積回路の給電状態に関する検出範囲を制御するための時間値は、5マイクロ秒~20マイクロ秒である。

[0041]

少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、500ナノ秒~50マイクロ秒である。少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、1マイクロ秒~20マイクロ秒である。少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、2マイクロ秒~10マイクロ秒である。

[0042]

少なくとも1つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、2ミリ秒~200ミリ秒である。少なくとも1つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、5ミリ秒~100ミリ秒である。少なくとも1つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、10ミリ秒~50ミリ秒である。

[0 0 4 3]

少なくとも1つの実施形態に応じて、検出範囲を制御するための時間値は、集積回路の 給電状態に関しては、集積回路の非給電状態に関するものよりも約100倍大きい。少な くとも1つの実施形態に応じて、検出範囲を制御するための時間値は、集積回路の給電状 態に関しては、集積回路の非給電状態に関するものよりも50~200倍大きい。

[0044]

少なくとも1つの実施形態に応じて、作動期間を制御するための時間値は、集積回路の 給電状態に関しては、集積回路の非給電状態に関するものよりも約4,000倍大きい。 少なくとも1つの実施形態に応じて、作動期間を制御するための時間値は、集積回路の給 電状態に関しては、集積回路の非給電状態に関するものよりも1,000~10,000 倍大きい。

[0045]

少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、集積回路の非給電状態に関する検出範囲を制御するための時間値よりも約50倍大きい。少なくとも1つの実施形態に応じて、集積回路の非給電状態に関する作動期間を制御するための時間値は、集積回路の非給電状態に関する検出範囲を制御するための時間値よりも20~100倍大きい。

[0046]

少なくとも1つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、集積回路の給電状態に関する検出範囲を制御するための時間値よりも約2,000倍大きい。少なくとも1つの実施形態に応じて、集積回路の給電状態に関する作動期間を制御するための時間値は、集積回路の給電状態に関する検出範囲を制御するための時間値よりも500~10,000倍大きい。

[0047]

少なくとも1つの実施形態に応じて、2つのモード、すなわち、(非給電過渡ストレス事象のための)正規オン / オフ・スタイル・トリガ・モードおよび(給電過渡ストレス事象のための)比例調整モードにおいて動作することができるESD TCが提供される。

そのようなESD TCは、別個の電圧基準回路(Vref)を必要としない。2つの動作モード(非給電対給電)を達成するのに、過渡ESDトリガ回路内の検出RC時間値の切り替えが利用される。給電動作モードは、過渡電圧増大に比例的に応答し、電圧レール上の供給電圧を損なうことを回避し、システムの意図しないリセットが引き起こされるのを回避することを可能にする。

[0048]

少なくとも1つの実施形態に応じて、I/Oパッドレイアウト面積要件がより小さいことに起因して、ダイサイズ低減が達成されることができる。少なくとも1つの実施形態に応じて、CMOS半導体製品について、過渡電磁波耐性性能の改善をもたらすことができる。

[0049]

少なくとも1つの実施形態に応じて、集積回路において過渡電圧増大を検出するためのトリガ回路は、耐電圧回路設計ライブラリにおいて定義されてもよい。そのような耐電圧回路設計ライブラリは、正電圧レールVDD118を上回る電圧が発生し得る集積回路IOピンを実装するために使用されてもよい。

[0050]

少なくとも1つの実施形態に応じて、集積回路において過渡電圧増大を検出するためのトリガ回路は、複数のローカルなトリガ回路を遠隔して配置することを可能にし、複数のローカルなトリガ回路がそれらのトリガ信号を互いに通信するか、または複数のローカルなトリガ回路のうちの他者のトリガ信号を認識するように構成される場合であっても、複数のローカルなトリガ回路の間でトリガ回路が競合することを回避する。

[0 0 5 1]

少 な く と も 1 つ の 実 施 形 態 に 応 じ て 、 方 法 は 、 集 積 回 路 上 の 過 渡 電 圧 増 大 を 検 出 す る こ とと、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御することとを含 む。 検 出 す る こ と お よ び 制 御 す る こ と の う ち の 少 な く と も 一 方 は 、 第 1 の 時 間 値 お よ び 第 2の時間値に依存する。第1の時間値は集積回路の非給電状態に適用可能であり、第2の 時間値は集積回路の給電状態に適用可能である。第1の時間値および第2の時間値は共通 の 容 量 性 素 子 の 容 量 値 に 応 じ て 決 ま る 。 少 な く と も 1 つ の 実 施 形 態 に 応 じ て 、 検 出 す る こ とは第1の時間値および第2の時間値に依存し、検出することは、過渡電圧増大の速度が 検 出 範 囲 内 に あ る こ と に 応 答 し て 行 わ れ 、 検 出 範 囲 は 集 積 回 路 の 非 給 電 状 態 に つ い て は 第 1の時間値に応じて決まり、集積回路の給電状態については第2の時間値に応じて決まる 。 少 な く と も 1 つ の 実 施 形 態 に 応 じ て 、 制 御 す る こ と は 第 1 の 時 間 値 お よ び 第 2 の 時 間 値 に依存し、制御することはアクティブ期間にわたって行われ、アクティブ期間は集積回路 の非給電状態については第1の時間値に応じて決まり、集積回路の給電状態については第 2 の時間値に応じて決まる。少なくとも 1 つの実施形態に応じて、方法は、集積回路の非 給電状態および給電状態に応答する信号に基づいて第1の時間値と第2の時間値との間で 選択することをさらに含む。少なくとも1つの実施形態に応じて、過渡電圧増大を制限す るためにクランプデバイスの導電状態を制御することは、給電状態の以前から存在してい る電圧に対する過渡電圧増大に比例して、給電状態における過渡電圧増大に応答すること を 含 む 。 少 な く と も 1 つ の 実 施 形 態 に 応 じ て 、 方 法 は 、 過 渡 電 圧 増 大 の 検 出 に 応 答 し て ト リガ信号を提供することと、トリガ信号を増幅することとをさらに含む。少なくとも1つ の実施形態に応じて、トリガ信号を増幅することは、トリガ信号を反転することを含む。 少なくとも1つの実施形態に応じて、検出することは第1の時間値および第2の時間値に 依存し、制御することは第3の時間値および第4の時間値に依存し、第3の時間値および 第 4 の 時 間 値 は 共 通 の 容 量 性 素 子 の 容 量 値 に 応 じ て 決 ま る 。 少 な く と も 1 つ の 実 施 形 態 に 応じて、検出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ 、 検 出 範 囲 は 集 積 回 路 の 非 給 電 状 態 に つ い て は 第 1 の 時 間 値 に 応 じ て 決 ま り 、 集 積 回 路 の 給電状態については第2の時間値に応じて決まり、制御することはアクティブ期間にわた っ て 行 わ れ 、 ア ク テ ィ ブ 期 間 は 集 積 回 路 の 非 給 電 状 態 に つ い て は 第 3 の 時 間 値 に 応 じ て 決

まり、集積回路の給電状態については第4の時間値に応じて決まる。少なくとも1つの実

10

20

30

40

施形態に応じて、第1の時間値は第2の時間値に等しくない。

[0052]

少なくとも1つの実施形態に応じて、集積回路は、クランプデバイスと、集積回路上の 過渡電圧増大を検出するためのトリガ回路とを備える。トリガ回路は、過渡電圧増大を制 限するためにクランプデバイスの導電状態を制御する。トリガ回路は、或る容量値を有す る共通の容量性素子を備える。第1の時間値および第2の時間値は共通の容量性素子の容 量値に応じて決まる。第1の時間値は集積回路の非給電状態に適用可能であり、第2の時 間値は集積回路の給電状態に適用可能である。第1の時間値および第2の時間値は、その 範疇にある過渡電圧増大の速度が、トリガ回路をアクティブにする検出範囲、および、ク ランプデバイスの導電状態の制御のアクティブ期間がそれに応じて決まる「オン」時間か ら成る群から選択されるトリガ回路パラメータを制御する。少なくとも1つの実施形態に 応じて、第1の時間値は集積回路の非給電状態に関する検出範囲を決定し、第2の時間値 は集積回路の給電状態に関する検出範囲を決定する。少なくとも1つの実施形態に応じて トリガ回路は、共通の容量性素子に結合されている入力を有するドライバ回路を備え、 ドライバ回路は、入力においてフィルタリングされた信号を検出および増幅し、クランプ デバイスの制御端子を駆動するためのトリガ回路出力信号を提供するための1以上のイン バータ段を備える。少なくとも1つの実施形態に応じて、トリガ回路はクランプデバイス を、集積回路が非給電状態にあるときはより高い導電性を提供し、集積回路が給電状態に あるときは電圧調整を提供するために制御されたより低い導電性を提供するように制御す る。少なくとも1つの実施形態に応じて、トリガ回路は、集積回路の非給電状態の間はよ り高い導電性のアクティブ期間を決定するための第3の時間値を有し、集積回路の給電状 態の間は制御されたより低い導電性のアクティブ期間を決定するための第4の時間値を有 し、第3の時間値および第4の時間値は共通の容量性素子の容量値に応じて決まる。

[0053]

少 な く と も 1 つ の 実 施 形 態 に 応 じ て 、 方 法 は 、 集 積 回 路 の 非 給 電 状 態 に つ い て は 線 形 時 不変(LTI)関数の変数の第1の値、および、集積回路の給電状態については線形時不 変(LTI)関数の変数の第2の値を選択することであって、第1の値および第2の値は 共通のリアクタンス素子に応じて決まる、選択することと、集積回路上の過渡電圧増大を 検出することと、過渡電圧増大を制限するためにクランプデバイスの導電状態を制御する こととを含み、検出することおよび制御することのうちの少なくとも一方はLTI関数に 依存する。少なくとも1つの実施形態に応じて、検出することはLTI関数に依存し、検 出することは、過渡電圧増大の速度が検出範囲内にあることに応答して行われ、検出範囲 はLTI関数に応じて決まる。少なくとも1つの実施形態に応じて、制御することはLT I関数に依存し、制御することはアクティブ期間にわたって行われ、アクティブ期間はL TI関数に応じて決まる。少なくとも1つの実施形態に応じて、方法は、集積回路の非給 電状態および給電状態に応答する信号を受信することをさらに含み、選択することは、当 該 信 号 に 基 づ い て L T I 関 数 の 変 数 の 第 1 の 値 と 第 2 の 値 と の 間 で 選 択 す る こ と を さ ら に 含む。少なくとも1つの実施形態に応じて、方法は第2の信号を受信することをさらに含 み、 第 2 の 信 号 は、 当 該 第 2 の 信 号 の 第 1 の 状 態 に お い て は ク ラ ン プ デ バ イ ス の 導 電 状 態 の制御の非作動状態を表し、当該第2の信号の第2の状態においてはクランプデバイスの 導電状態の制御の作動状態を表し、LTI関数の変数の第1の値と第2の値との間で選択 することは、上記信号および第2の信号に基づいて、集積回路の非給電状態についての検 出 の た め に は L T I 関 数 の 変 数 の 第 1 の 値 、 集 積 回 路 の 給 電 状 態 に つ い て の 検 出 の た め に はLTI関数の変数の第2の値、集積回路の非給電状態についての制御のためにはLTI 関数の変数の第3の値、および、集積回路の給電状態についての制御のためにはLTI関 数 の 変 数 の 第 4 の 値 を 選 択 す る こ と を 含 み 、 第 1 の 値 、 第 2 の 値 、 第 3 の 値 、 お よ び 第 4 の値は共通のリアクタンス素子に応じて決まる。少なくとも1つの実施形態に応じて、信 号はパワー・オン・リセット(POR)信号である。少なくとも1つの実施形態に応じて 、 方 法 は 、 ク ラ ン プ デ バ イ ス の 導 電 性 の 制 御 の 非 作 動 状 態 お よ び 作 動 状 態 に 応 答 す る 信 号 を受信することをさらに含み、選択することは、信号に基づいてLTI関数の変数の第1

10

20

30

40

の値および第2の値を検出または制御のいずれに適用すべきかを選択することを含む。

[0054]

本明細書において、具体的な実施形態を参照して本発明を説明したが、添付の特許請求の範囲に明記されているような本発明の範囲から逸脱することなくさまざまな改変および変更を為すことができる。従って、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に関して記載されているいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されていない。

[0055]


さらに、上述の動作の機能間の境界は例示にすぎないことを当業者は認識しよう。複数の動作の機能を単一の動作に組み合わせてもよく、かつ / または単一の動作の機能を追加の動作に分散させてもよい。その上、代替的な実施形態は、特定の動作の複数のインスタンスを含んでもよく、動作の順序はさまざまな他の実施形態においては変更してもよい。

[0056]


利益、他の利点、および問題に対する解決策が具体的な実施形態に関連して上記で説明された。しかしながら、利益、利点、問題に対する解決策、および、任意の利益、利点、または解決策を発生させまたはより明白にする任意の特徴(複数の場合もあり)は、特許請求項のいずれかまたはすべての決定的な、必要とされる、または必須の特徴であると解釈されるべきではない。

10


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

F ターム(参考) 5J032 AA02 AB01 AB02 AC18 5J056 AA00 BB42 CC00 CC02 CC06 CC12 DD13 DD28 DD51 DD55