

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年10月29日(29.10.2015)



(10) 国際公開番号
WO 2015/162733 A1

- (51) 国際特許分類:
H02M 3/28 (2006.01)
- (21) 国際出願番号: PCT/JP2014/061468
- (22) 国際出願日: 2014年4月23日(23.04.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 新電元工業株式会社 (SHINDENGEN ELECTRIC MANUFACTURING CO., LTD.) [JP/JP]; 〒1000004 東京都千代田区大手町2丁目2番1号 Tokyo (JP). 株式会社安川電機 (KABUSHIKI KAISHA YASKAWA DENKI) [JP/JP]; 〒8060004 福岡県北九州市八幡西区黒崎城石2番1号 Fukuoka (JP).
- (72) 発明者: 鈴木 健一 (SUZUKI, Kenichi); 〒3578585 埼玉県飯能市南町10番13号 新電元工業株式会社工場内 Saitama (JP). 江田 聖民 (EDA, Kiyohito); 〒3578585 埼玉県飯能市南町10番13号 新電元工業株式会社工場内 Saitama (JP). 佐藤 康幸 (SATO, Yasuyuki); 〒8060004 福岡県北九州市八幡西区黒崎城石2番1号 株式会社安川電機内 Fukuoka (JP). 中林 幸久 (NAKABAYASHI, Yukihisa); 〒8060004 福岡県北九州市八幡西区黒崎城石2番1号 株式会社安川電機内 Fukuoka (JP).


金田 平次 (KANEDA, Heiji); 〒8060004 福岡県北九州市八幡西区黒崎城石2番1号 株式会社安川電機内 Fukuoka (JP).

- (74) 代理人: 柿本 恭成, 外 (KAKIMOTO, Yasushige et al.); 〒1010062 東京都千代田区神田駿河台二丁目11番地16 さいかち坂ビル503号 アップル国際特許事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

[続葉有]

(54) Title: POWER-SUPPLY DEVICE AND CONTROL DEVICE

(54) 発明の名称: 電源装置及び制御装置



- 10 Voltage adjustment unit
17 First control unit
20 Input-voltage detection unit
30 Comparison unit
40 Feedback-signal output unit
50 Power-supply unit
52 Load
60, 80 Power-supply module

(57) Abstract: The present invention makes the stable series operation of a plurality of power-supply modules possible. A power-supply device is equipped with a plurality of capacitors (13, 14) which are connected in series and into which a DC power-supply voltage (V_{in}) is inputted, a power supply unit (50), and a control unit (17). The power-supply unit (50) has a plurality of power-supply modules (60, 80), the input sides of which are connected in series via the capacitors (13, 14), and the output sides of which are connected in parallel. The power-supply modules (60, 80) receive the input of DC input voltages (V_{p1} , V_{p2}) to be imparted to the capacitors (13, 14), perform a power conversion, and thereafter, output the converted DC output voltages (V_{o1} , V_{o2}). The control unit (17) is configured so as to automatically adjust the output voltages (V_{o1} , V_{o2}) so as to maintain the balance of the input voltages (V_{p1} , V_{p2}), on the basis of a reference voltage (V_r) created by dividing the power-supply voltage (V_{in}), and the input voltages (V_{p1} , V_{p2}) to be inputted into the power-supply unit (50).

(57) 要約: 複数の電源モジュールの安定した直列運転を可能にする。電源装置は、直列に接続され、直流の電源電圧 (V_{in}) が入力される複数のコンデンサ (13, 14) と、電源部 (50) と、制御部 (17) と、を備えている。電源部 (50) は、入力側がコンデンサ (13, 14) を介して直列に接続され、出力側が並列に接続された複数の電源モジュール (60, 80) を有している。電源モジュール (60, 80) は、コンデンサ (13, 14) にそれぞれ印加される直流の入力電圧 (V_{p1} , V_{p2}) をそれぞれ入力して電力の変換を行い、この変換後の直流の出力電圧 (V_{o1} , V_{o2}) をそれぞれ出力する。制御部 (17) は、電源電圧 (V_{in}) を分圧して生成した基準電圧 (V_r) と、電源部 (50) に入力される入力電圧 (V_{p1} , V_{p2}) と、に基づいて、これらの入力電圧 (V_{p1} , V_{p2}) の均衡を保つように、出力電圧 (V_{o1} , V_{o2}) を自動調整するように構成されている。



(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, 添付公開書類:
MR, NE, SN, TD, TG).

— 国際調査報告 (条約第 21 条(3))

規則 4.17 に規定する申立て:

— 発明者である旨の申立て (規則 4.17(iv))

明 細 書

発明の名称：電源装置及び制御装置

技術分野

[0001] 本発明は、複数の電源モジュールの入力側が直列に接続され、出力側が並列に接続された電源装置と、それを用いた制御装置に関するものである。

背景技術

[0002] 図1は、先行技術の電源装置を示す概略の構成図である。

電源モジュール6, 7は、直流（以下「DC」という。）電圧を異なるDC電圧に変換するDC/DCコンバータにより構成されている。2つの出力端子8a, 8bからは、電源モジュール6, 7の出力電圧 V_{o1} と出力電圧 V_{o2} とが並列接続されたDCの出力電圧 V_{out} が出力される。この出力端子8a, 8bには、電機器機等の負荷9が接続される。

[0003] このような電源装置に関連する技術として、例えば、特許文献1には、インバータ装置が記載され、特許文献2には、中性点電圧制御装置及び3レベルインバータ装置が記載されている。

先行技術文献

特許文献

[0004] 特許文献1：特開平9-74771号公報

特許文献2：特開2002-176784号公報

発明の概要

発明が解決しようとする課題

[0005] 2つの電源モジュール6, 7の入力側を直列に接続して動作させようとすると、2つの電源モジュール6, 7間の出力電圧のばらつき又は効率のばらつきにより、各々の電源モジュール6, 7の入力電流 I_{in1} , I_{in2} に差が生じ、入力電圧 V_{p1} , V_{p2} も不均衡（アンバランス）になる。各電源モジュール6, 7は、入力電圧 V_{p1} , V_{p2} が下がると、入力電流 I_{in1} , I_{in2} が増えるという負性抵抗の特性を持つことから、一旦、2つ

の入力電圧 V_{p1} 、 V_{p2} 間に差が発生すると、その差が広がるような動作をしてしまい、最終的には、片側の電源モジュール 6 又は 7 に電源電圧 V_{in} の全てが印加され、動作として問題が発生する。

課題を解決するための手段

[0006] 上記課題を解決するため、本発明の観点によれば、DC の電源電圧が入力される直列接続された複数のコンデンサと、前記各コンデンサに印加される第 1 の DC 電圧を入力して電力の変換を行い、この変換後の第 2 の DC 電圧を出力する電源部と、前記電源電圧を分圧して生成した基準電圧と、前記電源部に入力される一方の前記第 1 の DC 電圧と、に基づいて、前記第 1 の DC 電圧の均衡（バランス）を保つように、前記電源部から出力される前記第 2 の DC 電圧を自動調整するように構成された第 1 の制御部と、を備える電源装置が適用される。

[0007] 又、本発明の別の観点によれば、交流（以下「AC」という。）電源から DC 電源を得るコンバータ部と、前記 DC 電源に接続された請求項 1～12 のいずれか 1 項記載の電源装置と、所定の制御方式に基づいて、前記 DC 電源を交流電源に変換して負荷に供給するインバータ部と、前記電源装置の出力電圧により駆動され、前記インバータ部を前記所定の制御方式で制御する第 2 の制御部と、を備える制御装置が適用される。

発明の効果

[0008] 本発明の電源装置によれば、例えば、複数の電源モジュールにおける出力電圧のばらつき又は効率のばらつきにより、各々の電源モジュールの入力電流に差が生じて各第 1 の DC 電圧がアンバランスになっても、第 1 の制御部により、第 2 の DC 電圧が調整され、各第 1 の DC 電圧の差が減少する。これにより、複数の電源モジュールの安定した直列運転が可能となる。

[0009] 本発明の制御装置によれば、前記発明の電源装置を備えているので、第 2 の制御部の動作が安定し、モータ等の負荷に対して安定した電力を供給できる。

図面の簡単な説明

[0010] [図1]図 1 は先行技術の電源装置を示す概略の構成図である。

[図2]図 2 は本発明の実施例 1 における電源装置を示す基本的な構成図である。

[図3]図 3 は図 2 の電源装置の構成例を示す概略の回路図である。

[図4]図 4 は図 3 中の制御部の構成例を示す回路図である。

[図5]図 5 は本発明の実施例 2 における電源装置の構成例を示す概略の回路図である。

[図6]図 6 は本発明の実施例 3 における電源装置の構成例を示す概略の回路図である。

[図7]図 7 は本発明の実施例 4 における電源装置の構成例を示す概略の回路図である。

[図8]図 8 は本発明の実施例 5 における電源装置の構成例を示す概略の回路図である。

[図9]図 9 は本発明の実施例 6 における電源装置の構成例を示す概略の回路図である。

[図10]図 10 は本発明の実施例 7 における制御装置を示す概略の構成図である。

発明を実施するための形態

[0011] 本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

実施例 1

[0012] (実施例 1 の構成)

図 2 は、本発明の実施例 1 における電源装置を示す基本的な構成図である。

[0013] この電源装置は、例えば、数百ボルト (V) の DC の電源電圧 V_{in} を入力する正極側の入力端子 9 a 及び負極側の入力端子 9 b を有している。入力端子 9 a と入力端子 9 b との間には、電圧調整部 10 内の基準電圧生成手段

としての複数（例えば、2つ）の抵抗値が等しい分圧抵抗11, 12が直列に接続されると共に、その電圧調整部10内の容量手段としての複数（例えば、2つ）の平滑用のコンデンサ13, 14が直列に接続されている。分圧抵抗11, 12は、電源電圧 V_{in} を分圧して基準電圧 V_r を生成するものである。基準電圧 V_r は、電源電圧 V_{in} を $1/n$ （但し、 n は任意の数、例えば、 $1/2$ ）に分圧した中間電圧である。コンデンサ13の両電極とコンデンサ14の両電極とは、電源部50が接続されている。

[0014] 電源部50は、2つのコンデンサ13, 14を介して、第1のDC電圧としての2つの入力電圧 V_{p1} , V_{p2} を入力し、この入力電圧 V_{p1} , V_{p2} に対して電力（例えば、電圧）の変換を行い、この変換後の第2のDC電圧としての2つの出力電圧 V_{o1} , V_{o2} を出力し、この出力したDCの出力電圧 V_{out} を、正極側の出力端子51a及び負極側の出力端子51bから出力するものである。2つの出力端子51a, 51bには、電機器機等の負荷52が接続される。

[0015] 電圧調整部10は、基準電圧 V_r と、コンデンサ14に印加される入力電圧 V_{p2} と、に基づいて、2つの入力電圧 V_{p1} , V_{p2} のバランスを保つように、電源部50で変換された出力電圧 V_{o1} , V_{o2} を自動調整するものである。

[0016] 電源部50は、入力側にそれぞれ接続されたコンデンサ13, 14を介して直列に接続され、出力側が並列に接続された複数（例えば、2つ）の電源モジュール手段としての電源モジュール60, 80を有している。電源モジュール60は、コンデンサ13の両電極にそれぞれ接続されて入力電圧 V_{p1} を入力する正極側の入力端子61a及び負極側の入力端子61bと、出力電圧 V_{o1} を出力する正極側の出力端子68a及び負極側の出力端子68bと、出力側に設けられた補助端子68cと、を有している。

[0017] 電源モジュール80は、コンデンサ14の両電極にそれぞれ接続されて入力電圧 V_{p2} を入力する正極側の入力端子81a及び負極側の入力端子81bと、出力電圧 V_{o2} を出力する正極側の出力端子88a及び負極側の出力

端子 88b と、出力側に設けられた補助端子 88c と、を有している。電源モジュール 60 側の出力端子 68a と電源モジュール 80 側の出力端子 88a とは、出力端子 51a に対して並列に接続されている。電源モジュール 60 側の出力端子 68b と電源モジュール 80 側の出力端子 88b とは、出力端子 51b に対して並列に接続されている。

[0018] 電圧調整部 10 は、分圧抵抗 11, 12 と、コンデンサ 13, 14 と、第 1 の制御部 17 と、を有している。制御部 17 は、基準電圧 V_r と一方の入力電圧 V_{p2} とに基づき、間接的にもう一方の入力電圧 V_{p1} を求めて、電源モジュール 80 の入力電圧 V_{p2} を検出し、その電源モジュール 60, 80 間の入力電圧 V_{p1} , V_{p2} のバランスを保つように、出力電圧 V_{o1} , V_{o2} を自動調整するものである。制御部 17 は、例えば、入力電圧検出手段としての入力電圧検出部 20、比較手段としての比較部 30、及び帰還信号出力手段としての帰還信号出力部 40 を有し、これらが直列接続されている。

[0019] 入力電圧検出部 20 は、基準電圧 V_r と一方の入力電圧 V_{p2} とに基づき、間接的にもう一方の入力電圧 V_{p1} を求めて、電源モジュール 80 の入力電圧 V_{p2} を検出して、この入力検出電圧を比較部 30 へ出力するものである。比較部 30 は、入力される入力検出電圧の高さを比較して、比較信号を帰還信号出力部 40 へ出力するものである。帰還信号出力部 40 は、入力される比較信号に基づき、2つの電源モジュール 60, 80 毎に 2つの出力電圧 V_{o1} , V_{o2} の値を変更する帰還信号を、2つの電源モジュール 60, 80 側の補助端子 68c, 88c へ出力するものである。

[0020] 図 3 は、図 2 の電源装置の構成例を示す概略の回路図である。

電圧調整部 10 において、2つのコンデンサ 13, 14 には、ブリーダ抵抗 15, 16 がそれぞれ並列に接続されている。ブリーダ抵抗 15, 16 は、電源モジュール 60, 80 が停止した際に入力電圧 V_{p1} , V_{p2} のバランスが崩れないように、常時、電流を流すための抵抗器である。コンデンサ 14 の両電極には、制御部 17 が接続されている。制御部 17 は、電源モジ

ジュール60側の入力電圧 V_{p1} と、電源モジュール80側の入力電圧 V_{p2} と、をバランスさせるための2系統の制御系により構成されている。

[0021] 制御部17内の入力電圧検出部20は、1系統の電圧検出回路21, 22と1系統の電圧検出回路23, 24との2系統の電圧検出回路21~24を有している。2つの電圧検出回路21, 23は、基準電圧 V_r を検出して2つの入力検出電圧 S_{21} , S_{23} を出力する回路である。2つの電圧検出回路22, 24は、コンデンサ14の両電極間における電圧差から入力電圧 V_{p2} を検出して2つの入力検出電圧 S_{22} , S_{24} を出力する回路である。各電圧検出回路21~24は、分圧抵抗等により構成されている。この入力電圧検出部20の出力側には、比較部30が接続されている。

[0022] 比較部30は、1系統の電圧検出回路21, 22の出力側に接続された1系統の比較回路31と、1系統の電圧検出回路23, 24の出力側に接続された1系統の比較回路32と、を有している。比較回路31は、入力検出電圧 S_{21} と入力検出電圧 S_{22} との高低を比較し、(入力検出電圧 $S_{21} < \text{入力検出電圧 } S_{22}$)の時に、比較信号 S_{31} を出力する回路である。比較回路32は、入力検出電圧 S_{23} と入力検出電圧 S_{24} との高低を比較し、(入力検出電圧 $S_{23} > \text{入力検出電圧 } S_{24}$)の時に、比較信号 S_{32} を出力する回路である。各比較回路31, 32は、誤差増幅器等により構成されている。これらの比較回路31, 32の出力側には、帰還信号出力部40が接続されている。帰還信号出力部40は、比較回路31の出力側に接続された1系統の伝送回路41と、比較回路32の出力側に接続された1系統の伝送回路45と、を有している。

[0023] 伝送回路41は、比較回路31の出力側と電源モジュール80の出力側とを電氣的に絶縁し、比較信号 S_{31} に対応した帰還信号 S_{41} を、電源モジュール80の補助端子88cへ出力して、出力電圧 V_{o2} の値を変更する回路である。伝送回路41は、ホトカプラ42とバイアス電流設定用の2つの抵抗43, 44とを有している。ホトカプラ42は、発光部としての発光ダイオード42aと、受光部としてのホトランジスタ42bと、により構成

されている。

[0024] 抵抗43及びホトダイオード42aは、比較回路31の出力側に直列に接続されている。抵抗44及びホトトランジスタ42bは、電源モジュール80の補助端子88cと、出力端子68b、88bと、の間に直列に接続されている。比較回路31から比較信号S31が出力されると、抵抗43を介して、ホトダイオード42aが導通して発光する。この発光により、ホトトランジスタ42bがオン状態になって帰還信号S41が流れ、電源モジュール80側の出力電圧V_o2が上昇するような構成になっている。

[0025] 伝送回路45は、比較回路32の出力側と電源モジュール60の出力側とを電氣的に絶縁し、比較信号S32に対応した帰還信号S45を、電源モジュール60の補助端子68cへ出力して、出力電圧V_o1の値を変更する回路である。伝送回路45は、ホトカプラ46とバイアス電流設定用の2つの抵抗47、48とを有している。ホトカプラ46は、発光部としての発光ダイオード46aと、受光部としてのホトトランジスタ46bと、により構成されている。

[0026] 抵抗47及びホトダイオード46aは、比較回路32の出力側に直列に接続されている。抵抗48及びホトトランジスタ46bは、電源モジュール60の補助端子68cと、出力端子68b、88bと、の間に直列に接続されている。比較回路32から比較信号S32が出力されると、抵抗47を介して、ホトダイオード46aが導通して発光する。この発光により、ホトトランジスタ46bがオン状態になって帰還信号S45が流れ、電源モジュール60側の出力電圧V_o1が上昇するような構成になっている。

[0027] 2つの電源モジュール60、80のうちの電源モジュール60は、DCの入力電圧V_p1及び入力電流I_in1が入力される入力端子61a、61b側と、出力電圧V_o1を出力する出力端子68a、68b側と、を絶縁する高周波用の変圧器（以下「トランス」とう。）62を有し、出力電圧V_o1が一定電圧になるような定電圧制御機能を持った定電圧制御回路70を備えたスイッチング電源（例えば、DC／DCコンバータ）により構成されてい

る。同様に、電源モジュール 80 は、DC の入力電圧 V_{p2} 及び入力電流 I_{in2} が入力される入力端子 81 a, 81 b 側と、出力電圧 V_{o2} を出力する出力端子 88 a, 88 b 側と、を絶縁する高周波用のトランス 82 を有し、出力電圧 V_{o2} が一定電圧になるような定電圧制御機能を持った定電圧制御回路 90 を備えたスイッチング電源（例えば、DC/DC コンバータ）により構成されている。

[0028] 各電源モジュール 60, 80 は、少なくとも、絶縁型の構成であれば良く、種々の回路構成を採用できる。この電源モジュール 60, 80 は、例えば、以下のように構成されている。

[0029] 電源モジュール 60 は、トランス 62 と、MOS トランジスタ等のスイッチング素子 63 と、を有している。トランス 62 は、1 次巻線 62 a 及び 2 次巻線 62 b を有し、その 1 次巻線 62 a とスイッチング素子 63 とが、2 つの入力端子 61 a, 61 b 間に直列に接続されている。2 次巻線 62 b には、整流回路を構成している 2 つのダイオード 64, 65 と、平滑回路を構成しているチョークコイル 66 及びコンデンサ 67 と、が接続されている。チョークコイル 66 及びコンデンサ 67 の接続点は、出力端子 68 a に接続されている。

[0030] 出力端子 68 a と出力端子 68 b との間には、出力電圧検出回路としての複数（例えば、2 つ）の分圧抵抗 69 a, 69 b が直列に接続されている。2 つの分圧抵抗 69 a, 69 b の接続点からは、出力電圧 V_{o1} に対応した出力検出電圧 S_{69} が出力される。2 つの分圧抵抗 69 a, 69 b の接続点には、補助端子 68 c と定電圧制御回路 70 とが接続されている。

[0031] 定電圧制御回路 70 は、2 つの分圧抵抗 69 a, 69 b の接続点から出力される出力検出電圧 S_{69} に基づき、スイッチング素子 63 のオン/オフ動作を制御し、出力電圧 V_{o1} の変動を抑制してこの出力電圧 V_{o1} を一定にするための回路であり、誤差増幅器 71、伝送回路 72、駆動信号生成回路 73、及び伝送回路 74 を有している。

[0032] 誤差増幅器 71 は、基準電圧 V_{ref} と出力検出電圧 S_{69} との誤差を求

めてこの誤差が零になるような誤差信号 S 7 1 を出力するものであり、この出力側に、伝送回路 7 2 を介して駆動信号生成回路 7 3 が接続されている。伝送回路 7 2 は、誤差増幅器 7 1 の出力側と駆動信号生成回路 7 3 の入力側との間を電氣的に絶縁し、入力される誤差信号 S 7 1 に対応した誤差信号 S 7 2 を出力する回路であり、ホトカプラ等により構成されている。

[0033] 駆動信号生成回路 7 3 は、誤差信号 S 7 2 と内部で生成した三角波信号又は鋸波信号とを比較して、パルス幅変調（以下「PWM」という。）信号 S 7 3 を出力する回路であり、この出力側に、伝送回路 7 4 を介してスイッチング素子 6 3 の制御電極が接続されている。伝送回路 7 4 は、駆動信号生成回路 7 3 の出力側とスイッチング素子 6 3 の制御電極との間を電氣的に絶縁し、入力される PWM 信号 S 7 3 に対応した PWM 信号 S 7 4 を出力する回路であり、ホトカプラ等により構成されている。スイッチング素子 6 3 は、この制御電極に入力される PWM 信号 S 7 4 によりオン／オフ動作するようになっている。

[0034] 電源モジュール 8 0 は、電源モジュール 6 0 と同様に、トランス 8 2 と、MOS トランジスタ等のスイッチング素子 8 3 と、を有している。トランス 8 2 は、1 次巻線 8 2 a 及び 2 次巻線 8 2 b を有し、その 1 次巻線 8 2 a とスイッチング素子 8 3 とが、2 つの入力端子 8 1 a, 8 1 b 間に直列に接続されている。2 次巻線 8 2 b には、整流回路を構成している 2 つのダイオード 8 4, 8 5 と、平滑回路を構成しているチョークコイル 8 6 及びコンデンサ 8 7 と、が接続されている。チョークコイル 8 6 及びコンデンサ 8 7 の接続点は、出力端子 8 8 a に接続されている。

[0035] 出力端子 8 8 a と出力端子 8 8 b との間には、出力電圧検出回路としての複数（例えば、2 つ）の分圧抵抗 8 9 a, 8 9 b が直列に接続されている。2 つの分圧抵抗 8 9 a, 8 9 b の接続点からは、出力電圧 V_o 2 に対応した出力検出電圧 S 8 9 が出力される。2 つの分圧抵抗 8 9 a, 8 9 b の接続点には、補助端子 8 8 c と定電圧制御回路 9 0 とが接続されている。

[0036] 定電圧制御回路 9 0 は、2 つの分圧抵抗 8 9 a, 8 9 b の接続点から出力

される出力検出電圧 S_{89} に基づき、スイッチング素子 83 のオン／オフ動作を制御し、出力電圧 V_{o2} の変動を抑制してこの出力電圧 V_{o2} を一定にするための回路であり、誤差増幅器 91、伝送回路 92、駆動信号生成回路 93、及び伝送回路 74 を有している。

[0037] 誤差増幅器 91 は、基準電圧 V_{ref} と出力検出電圧 S_{89} との誤差を求めてこの誤差が零となるような誤差信号 S_{91} を出力するものであり、この出力側に、伝送回路 92 を介して駆動信号生成回路 93 が接続されている。伝送回路 92 は、誤差増幅器 91 の出力側と駆動信号生成回路 93 の入力側との間を電氣的に絶縁し、入力される誤差信号 S_{91} に対応した誤差信号 S_{92} を出力する回路であり、ホトカプラ等により構成されている。

[0038] 駆動信号生成回路 93 は、誤差信号 S_{92} と内部で生成した三角波信号又は鋸波信号とを比較して、PWM信号 S_{93} を出力する回路であり、この出力側に、伝送回路 94 を介してスイッチング素子 83 の制御電極が接続されている。伝送回路 94 は、駆動信号生成回路 93 の出力側とスイッチング素子 83 の制御電極との間を電氣的に絶縁し、PWM信号 S_{93} に対応したPWM信号 S_{94} を出力する回路であり、ホトカプラ等により構成されている。スイッチング素子 83 は、この制御電極に入力されるPWM信号 S_{94} によりオン／オフ動作するようになっている。

[0039] 図4は、図3中の制御部17の構成例を示す回路図である。

制御部17において、電圧検出回路21は、直列に接続された複数（例えば、2つ）の分圧抵抗 $21a$ 、 $21b$ を有し、この2つの分圧抵抗 $21a$ 、 $21b$ の接続点から、入力検出電圧 S_{21} を比較回路31へ出力する構成になっている。同様に、電圧検出回路23は、直列に接続された2つの分圧抵抗 $23a$ 、 $23b$ を有し、この2つの分圧抵抗 $23a$ 、 $23b$ の接続点から、入力検出電圧 S_{23} を比較回路32へ出力する構成になっている。

[0040] 電圧検出回路22は、直列に接続された2つの分圧抵抗 $22a$ 、 $22b$ を有し、この2つの分圧抵抗 $22a$ 、 $22b$ の接続点から、入力検出電圧 S_{22} を比較回路31へ出力する構成になっている。同様に、電圧検出回路24

は、直列に接続された2つの分圧抵抗24a, 24bを有し、この2つの分圧抵抗24a, 24bの接続点から、入力検出電圧S24を比較回路32へ出力する構成になっている。

[0041] 比較回路31は、誤差増幅器31aにより構成されている。誤差増幅器31aは、2つの入力検出電圧S21, S22間の誤差が零となるような比較信号S31を伝送回路41へ出力する回路である。同様に、比較回路32は、誤差増幅器32aにより構成されている。誤差増幅器32aは、2つの入力検出電圧S23, S24間の誤差が零となるような比較信号S32を伝送回路45へ出力する回路である。

[0042] (実施例1の動作)

(1) 電源モジュール60, 80内の動作

入力端子9a, 9b間にDCの電源電圧 V_{in} が印加されると、コンデンサ13, 14に電源電流が流れ、これらのコンデンサ13, 14が充電されていく。コンデンサ13, 14の充電が完了すると、ブリーダ抵抗15, 16側に電源電流が流れる。そして、電源モジュール60の入力端子61a, 61b間に、DCの入力電圧 V_{p1} が印加されると共に、電源モジュール80の入力端子81a, 81b間に、DCの入力電圧 V_{p2} が印加される。すると、各電源モジュール60, 80において、同一の電圧変換動作が行われる。

[0043] 例えば、電源モジュール60において、入力端子61a, 61b間にDCの入力電圧 V_{p1} が印加されると、伝送回路74から出力されるPWM信号S74によってスイッチング素子63がオン／オフ動作する。これにより、入力端子61a→トランス62の1次巻線62a→スイッチング素子63→入力端子61b、の経路で流れるDCの入力電流 I_{in1} がスイッチングされ、AC電流に変換される。トランス62の1次巻線62aにAC電流が流れると、2次巻線62bに誘導電流が流れる。誘導電流は、ダイオード64, 65で整流された後、チョークコイル66及びコンデンサ67により平滑化されてDC電流に変換され、出力端子68a, 68bから出力される。そ

のため、出力端子 68 a, 68 b 間に、DC の出力電圧 V_{o1} が現れ、負荷 52 へ印加される。

[0044] 出力電圧 V_{o1} は、分圧抵抗 69 a, 69 b により分圧され、この分圧抵抗 69 a, 69 b の接続点から、出力電圧 V_{o1} に対応した出力検出電圧 S_{69} が誤差増幅器 71 へ出力される。誤差増幅器 71 は、出力検出電圧 S_{69} と基準電圧 V_{ref} との誤差を求め、この誤差が零となるような誤差信号 S_{71} を出力する。誤差信号 S_{71} は、伝送回路 72 によって電氣的に絶縁された誤差信号 S_{72} に変換され、駆動信号生成回路 73 へ入力される。駆動信号生成回路 73 では、入力された誤差信号 S_{72} に対してパルス幅変調を行い、PWM 信号 S_{73} を生成する。PWM 信号 S_{73} は、伝送回路 74 によって電氣的に絶縁された PWM 信号 S_{74} に変換され、この PWM 信号 S_{74} によってスイッチング素子 63 がオン／オフ動作する。

[0045] このように、入力電圧 V_{p1} の変動に対しては、PWM 信号 S_{74} のパルス幅を制御することで、出力電圧 V_{o1} が一定に保たれる。

[0046] (2) 電圧調整部 10 の動作

入力端子 9 a, 9 b 間に DC の電源電圧 V_{in} が印加されると、例えば、2 つの分圧抵抗 11, 12 の接続点から基準電圧 V_r (本実施例では $1/2$ に分圧するため、 $=V_{in}/2$) が出力されて、入力電圧検出部 20 内の電圧検出回路 21, 23 へ与えられる。更に、コンデンサ 14 の両電極間における入力電圧 V_{p2} が、入力電圧検出回路 22, 24 へ与えられる。

[0047] 各電圧検出回路 21, 23 は、基準電圧 V_r を検出し、この検出した入力検出電圧 S_{21} , S_{23} を比較回路 31, 32 へそれぞれ与える。更に、各電圧検出回路 22, 24 は、コンデンサ 14 の両電極間の入力電圧 V_{p2} を検出し、この検出した入力検出電圧 S_{22} , S_{24} を比較回路 31, 32 へ与える。

[0048] 比較回路 31 では、入力検出電圧 S_{21} と入力検出電圧 S_{22} とを比較し、($S_{21} < S_{22}$) の時に、比較信号 S_{31} を出力する。この比較信号 S_{31} により、伝送回路 41 内の抵抗 43 を介して、ホトダイオード 42 a が

発光し、ホトトランジスタ42bがオン状態になる。これにより、電源モジュール80の補助端子88c→抵抗44→ホトトランジスタ42b→電源モジュール80の出力端子88b、の経路で帰還信号S41が流れ、電源モジュール80の出力電圧V_{o2}が上昇する。

[0049] 電源モジュール80の出力電圧V_{o2}が上昇すると、入力端子81aへの入力電流I_{in2}が増える。電源モジュール60, 80は、負性抵抗の特性を持つことから、入力電流I_{in2}が増えると、電源モジュール80の入力電圧V_{p2}が下がり、電源モジュール60の入力電圧V_{p1}と電源モジュール80の入力電圧V_{p2}とのバランスが図られる。

[0050] 一方、比較回路32では、入力検出電圧S23と入力検出電圧S24とを比較し、(S23>S24)の時に、比較信号S32を出力する。この比較信号S32により、伝送回路45内の抵抗47を介して、ホトダイオード46aが発光し、ホトトランジスタ46bがオン状態になる。これにより、電源モジュール60の補助端子68c→抵抗48→ホトトランジスタ46b→電源モジュール60の出力端子68b、の経路で帰還信号S45が流れ、電源モジュール60の出力電圧V_{o1}が上昇する。

[0051] 電源モジュール60の出力電圧V_{o1}が上昇すると、入力端子61aへの入力電流I_{in1}が増える。電源モジュール60, 80は、負性抵抗の特性を持つことから、入力電流I_{in1}が増えると、電源モジュール60の入力電圧V_{p1}が下がり、電源モジュール60の入力電圧V_{p1}と電源モジュール80の入力電圧V_{p2}とのバランスが図られる。

[0052] (実施例1の効果)

本実施例1の電源装置によれば、次の(a)のような効果がある。

[0053] (a) 2つの電源モジュール60, 80の出力電圧V_{o1}, V_{o2}のばらつき又は効率のばらつきにより、各々の電源モジュール60, 80の入力電流I_{in1}, I_{in2}に差が生じて入力電圧V_{p1}, V_{p2}がアンバランスになっても、電圧調整部10により、その入力電圧V_{p1}, V_{p2}の差が減少するように制御される。これにより、2つの電源モジュール60, 80

の安定した直列運転が可能となる。

実施例 2

[0054] (実施例 2 の構成)

図 5 は、本発明の実施例 2 における電源装置の構成例を示す概略の構成図であり、実施例 1 を示す図 3 中の要素と共通の要素には共通の符号が付されている。

[0055] 本実施例 2 の電源装置では、実施例 1 の電源装置に対して、過電圧保護機能が追加されている。即ち、本実施例 2 の電源装置では、実施例 1 の電圧調整部 10 及び電源部 50 に代えて、これらとは構成の異なる電圧調整部 10A 及び電源部 50A が設けられている。

[0056] 電圧調整部 10A では、実施例 1 の電圧調整部 10 内の第 1 の制御部 17 に代えて、これとは構成の異なる第 1 の制御部 17A が設けられている。制御部 17A では、実施例 1 の制御部 17 に対して、2 つの過電圧保護部 35, 36 が追加されている。

[0057] 過電圧保護部 35 は、DC の基準電源 35a、比較回路 35b、バイアス電流設定用の抵抗 35c、2 つのホットカプラ用のホットダイオード 35d, 35e、及び演算回路 37 を有している。基準電源 35a の負極側は、コンデンサ 14 の負極側に接続されている。基準電源 35a の正極側は、比較回路 35b の入力側に接続されている。電圧検出回路 21 の出力側と電圧検出回路 22 の出力側とは、演算回路 37 の入力側に接続されている。演算回路 37 は、電圧検出回路 22 から出力される入力検出電圧 S_{22} に対して、電圧検出回路 21 から出力される入力検出電圧 S_{21} (即ち、電源電圧 V_{in} を分圧して得た基準電圧 V_r) を減算し、この減算結果に応じた入力検出電圧 S_{37} を出力する回路である。演算回路 37 の出力側は、比較回路 35b の入力側に接続されている。

[0058] 比較回路 35b の出力側には、抵抗 35c 及び 2 つのホットダイオード 35d, 35e が直列に接続されている。比較回路 35b は、基準電源 35a から供給される基準電圧と、演算回路 37 から出力される入力検出電圧 S_{37}

と、を比較して入力電圧 V_{p1} が過電圧状態になっているか否かを検出し、この検出結果に応じた比較信号を、抵抗 $35c$ を介してホットダイオード $35d$ 、 $35e$ へ与える回路である。

[0059] 同様に、過電圧保護部 36 は、DCの基準電源 $36a$ 、比較回路 $36b$ 、バイアス電流設定用の抵抗 $36c$ 、及び2つのホットカプラ用のホットダイオード $36d$ 、 $36e$ を有している。基準電源 $36a$ の負極側は、コンデンサ 14 の負極側に接続されている。基準電源 $36a$ の正極側と電圧検出回路 24 の出力側とは、比較回路 $36b$ の入力側に接続されている。比較回路 $36b$ の出力側には、抵抗 $36c$ 、及び2つのホットダイオード $36d$ 、 $36e$ が直列に接続されている。

[0060] 比較回路 $36b$ は、基準電源 $36a$ から供給される基準電圧と、電圧検出回路 24 から出力される入力検出電圧 S_{24} と、を比較して入力電圧 V_{p2} が過電圧状態になっているか否かを検出し、この検出結果に応じた比較信号を、抵抗 $36c$ を介してホットダイオード $36d$ 、 $36e$ へ与える回路である。

[0061] 電源部 $50A$ では、実施例1の電源部 50 内の電源モジュール 60 、 80 に代えて、これらとは構成の異なる電源モジュール $60A$ 、 $80A$ が設けられている。電源モジュール $60A$ 、 $80A$ では、実施例1の電源モジュール 60 、 80 に対して、入力側にオン／オフ端子 $61c$ 、 $81c$ がそれぞれ追加され、更に、実施例1の定電圧制御回路 70 、 90 に代えて、これらとは構成の異なる定電圧制御回路 $70A$ 、 $90A$ が設けられている。定電圧制御回路 $70A$ 、 $90A$ では、実施例1の定電圧制御回路 70 、 90 内の駆動信号生成回路 73 、 93 に代えて、これらとは構成の異なる駆動信号生成回路 $73A$ 、 $93A$ が設けられている。

[0062] 電源モジュール $60A$ のオン／オフ端子 $61c$ と、コンデンサ 13 の負極側と、の間には、追加されたホットダイオード $35d$ 、 $36d$ にそれぞれ対向するホトランジスタ $35dd$ 、 $36dd$ が並列に接続されている。同様に、電源モジュール $80A$ のオン／オフ端子 $81c$ と、コンデンサ 14 の負極

側と、の間には、追加されたホトダイオード 35 e, 36 e にそれぞれ対向するホトトランジスタ 35 e e, 36 e e が並列に接続されている。

- [0063] 駆動信号生成回路 73 A は、例えば、オン／オフ端子 61 c が接地電位である低レベル（以下「L レベル」という。）の時に、PWM 信号 S 73 の出力を停止して電源モジュール 60 A の動作を停止する機能を有している。同様に、駆動信号生成回路 93 A は、例えば、オン／オフ端子 81 c が接地電位である L レベルの時に、PWM 信号 S 93 の出力を停止して電源モジュール 80 A の動作を停止する機能を有している。

本実施例 2 における電源装置のその他の構成は、実施例 1 と同様である。

- [0064] （実施例 2 の動作）

本実施例 2 の電源装置では、実施例 1 の電源装置に対して、過電圧保護機能が追加されているので、この追加された過電圧保護機能の動作のみを説明する。

- [0065] 例えば、電源モジュール 60 A 側の入力電圧 V_{p1} が所定の電圧以上の過電圧になると、電源電圧 V_{in} を分圧して得た基準電圧 V_r が電圧検出回路 21 で検出され、この入力検出電圧 S 21 が演算回路 37 に入力される。更に、入力電圧 V_{p2} が電圧検出回路 22 で検出され、この入力検出電圧 S 22 が演算回路 37 に入力される。演算回路 37 に入力された入力電圧 V_{p2} から、演算回路 37 に入力された入力検出電圧 S 21 である基準電圧 V_r を減算して、この減算結果である入力検出電圧 S 37 が比較回路 35 b に入力される。比較回路 35 b では、基準電源 35 a から供給される基準電圧と、演算回路 37 から出力される入力検出電圧 S 37 と、を比較して入力電圧 V_{p1} の過電圧状態を検出し、この検出結果に応じた比較信号を出力してホトダイオード 35 d, 35 e を発光させる。

- [0066] すると、電源モジュール 60 A, 80 A 側のホトトランジスタ 35 d d, 35 e e がオン状態になり、オン／オフ端子 61 c, 81 c が L レベルになる。オン／オフ端子 61 c, 81 c が L レベルになると、駆動信号生成回路 73 A, 93 A からの PWM 信号 S 73, S 93 の出力が停止され、電源モ

ジュール60A, 80Aの動作が停止する。これにより、電源モジュール60A, 80Aが過電圧状態から保護される。

[0067] これに対して、電源モジュール80A側の入力電圧 V_{p2} が所定の電圧以上の過電圧になると、この入力電圧 V_{p2} が電圧検出回路24で検出され、この入力検出電圧 S_{24} が比較回路36bに入力される。比較回路36bでは、基準電源36aから供給される基準電圧と、入力検出電圧 S_{24} と、を比較して入力電圧 V_{p2} の過電圧状態を検出し、この検出結果に応じた比較信号を出力してホトダイオード36d, 36eを発光させる。

[0068] すると、電源モジュール60A, 80A側のホトトランジスタ36dd, 36eeがオン状態になり、オン／オフ端子61c, 81cがLレベルになる。オン／オフ端子61c, 81cがLレベルになると、駆動信号生成回路73A, 93AからのPWM信号 S_{73} , S_{93} の出力が停止され、電源モジュール60A, 80Aの動作が停止する。これにより、電源モジュール60A, 80Aが過電圧状態から保護される。

[0069] (実施例2の効果)

本実施例2の電源装置によれば、実施例1の効果(a)と同様の効果がある。更に、過電圧保護機能を有する過電圧保護部35, 36を設けたので、入力電圧 V_{p1} , V_{p2} が過電圧状態になった場合には、電源モジュール60A, 80Aの動作が停止する。これにより、電源モジュール60A, 80Aを過電圧状態から保護でき、電源装置の信頼性が向上する。

実施例 3

[0070] (実施例3の構成)

図6は、本発明の実施例3における電源装置の構成例を示す概略の構成図であり、実施例1を示す図3中の要素と共通の要素には共通の符号が付されている。

[0071] 本実施例3の電源装置では、実施例1の電源装置内の電圧調整部10に対して、これとは構成の異なる電圧調整部10Bが設けられている。電圧調整部10Bには、実施例1の第1の制御部17に代えて、これとは構成の異な

る第1の制御部17Bが設けられている。制御部17Bでは、実施例1の帰還信号出力部40に代えて、これとは構成の異なる帰還信号出力部40Bが設けられている。帰還信号出力部40Bは、実施例1と同様の2つの伝送回路41、45を有する他に、新たにDC電源49が追加されている。

[0072] 帰還信号出力部40Bにおいて、伝送回路41内の抵抗44の一端と、伝送回路45内の抵抗48の一端とは、DC電源49の正極側に接続されている。DC電源49の負極側は、電源モジュール60の出力端子68bと、電源モジュール80の出力端子88bと、に接続されている。

[0073] 伝送回路41内の抵抗44の他端は、ホトトランジスタ42bのコレクタ及びエミッタを介して、電源モジュール80の補助端子88cに接続されている。電源モジュール80の出力端子88b→DC電源49→伝送回路41内の抵抗44及びホトトランジスタ42b→電源モジュール80の補助端子88c、の経路で帰還信号S41Bが流れる。

[0074] 伝送回路45内の抵抗48の他端は、ホトトランジスタ46bのコレクタ及びエミッタを介して、電源モジュール60の補助端子68cに接続されている。電源モジュール60の出力端子68b→DC電源49→伝送回路45内の抵抗48及びホトトランジスタ46b→電源モジュール60の補助端子68c、の経路で帰還信号S45Bが流れる。

本実施例3における電源装置のその他の構成は、実施例1と同様である。

[0075] (実施例3の動作)

(1) 電源モジュール60、80内の動作

各電源モジュール60、80内の動作は、実施例1と同様である。

[0076] (2) 電圧調整部10Bの動作

各電圧検出回路21、23は、基準電圧 V_r を検出し、この検出した入力検出電圧S21、S23を比較回路31、32へそれぞれ与える。更に、各電圧検出回路22、24は、コンデンサ14の両電極間の入力電圧 V_{p2} を検出し、この検出した入力検出電圧S22、S24を比較回路31、32へ与える。

[0077] 比較回路 3 1 では、入力検出電圧 $S 2 1$ と入力検出電圧 $S 2 2$ とを比較し、 $(S 2 1 > S 2 2)$ の時に、比較信号 $S 3 1$ を出力する。この比較信号 $S 3 1$ により、伝送回路 4 1 内の抵抗 4 3 を介して、ホトダイオード 4 2 a が発光し、ホトトランジスタ 4 2 b がオン状態になる。これにより、電源モジュール 8 0 の出力端子 8 8 b $\rightarrow$ DC 電源 4 9 $\rightarrow$ 伝送回路 4 1 内の抵抗 4 4 及びホトトランジスタ 4 2 b $\rightarrow$ 電源モジュール 8 0 の補助端子 8 8 c、の経路で帰還信号 $S 4 1 B$ が流れ、電源モジュール 8 0 の出力電圧 $V o 2$ が下がる。

[0078] 電源モジュール 8 0 の出力電圧 $V o 2$ が下がると、入力端子 8 1 a への入力電流 $I i n 2$ が減少する。電源モジュール 6 0, 8 0 は、負性抵抗の特性を持つことから、入力電流 $I i n 2$ が減少すると、電源モジュール 8 0 の入力電圧 $V p 2$ が上昇し、電源モジュール 6 0 の入力電圧 $V p 1$ と電源モジュール 8 0 の入力電圧 $V p 2$ とがバランスする。

[0079] 比較回路 3 2 では、入力検出電圧 $S 2 3$ と入力検出電圧 $S 2 4$ とを比較し、 $(S 2 3 < S 2 4)$ の時に、比較信号 $S 3 2$ を出力する。この比較信号 $S 3 2$ により、伝送回路 4 5 内の抵抗 4 7 を介して、ホトダイオード 4 6 a が発光し、ホトトランジスタ 4 6 b がオン状態になる。これにより、電源モジュール 6 0 の出力端子 6 8 b $\rightarrow$ DC 電源 4 9 $\rightarrow$ 伝送回路 4 5 内の抵抗 4 8 及びホトトランジスタ 4 6 b $\rightarrow$ 電源モジュール 6 0 の補助端子 6 8 c、の経路で帰還信号 $S 4 5 B$ が流れ、電源モジュール 6 0 の出力電圧 $V o 1$ が下がる。

[0080] 電源モジュール 6 0 の出力電圧 $V o 1$ が下がると、入力端子 6 1 a への入力電流 $I i n 1$ が減少する。電源モジュール 6 0, 8 0 は、負性抵抗の特性を持つことから、入力電流 $I i n 1$ が減少すると、電源モジュール 6 0 の入力電圧 $V p 1$ が上昇し、この電源モジュール 6 0 の入力電圧 $V p 1$ と電源モジュール 8 0 の入力電圧 $V p 2$ とがバランスする。

[0081] (実施例 3 の効果)

本実施例 3 の電源装置によれば、実施例 1 の効果 (a) と略同様の効果が

ある。

実施例 4

[0082] (実施例 4 の構成)

図 7 は、本発明の実施例 4 における電源装置の構成例を示す概略の回路図であり、実施例 1 を示す図 3 中の要素と共通する要素には共通の符号が付されている。

[0083] 本実施例 4 の電源装置は、実施例 1 の電源部 50 及び電圧調整部 10 に代えて、これらとは構成の異なる電源部 50C 及び電圧調整部 10C を有している。

[0084] 電圧調整部 10C は、実施例 1 の第 1 の制御部 17 に代えて、これとは構成の異なる第 1 の制御部 17C を有している。制御部 17C は、実施例 1 の 2 系統からなる入力電圧検出部 20、比較部 30、及び帰還信号出力部 40 に代えて、これらとは構成の異なる 1 系統からなる入力電圧検出部 20C、比較部 30C、及び帰還信号出力部 40C を有している。入力電圧検出部 20C は、実施例 1 の入力電圧検出部 20 中の 1 系統の電圧検出回路 21、22 のみを有している。比較部 30C は、実施例 1 の比較部 30 中の 1 系統の比較回路 31 のみを有している。更に、帰還信号出力部 40C は、実施例 1 の帰還信号出力部 40 中の 1 系統の伝送回路 41 のみを有している。

[0085] 電源部 50C は、実施例 1 と同様の 2 つの電源モジュール 60、80 を有すると共に、電源モジュール 60 の出力側に追加された出力電圧可変用（例えば、昇圧用）の第 1 の抵抗 53 を有している。抵抗 53 は、電源モジュール 60 の補助端子 68c と、負極側の出力端子 68b と、の間に接続されている。この抵抗 53 により、電源モジュール 60 の出力電圧 V_{o1} と電源モジュール 80 の出力電圧 V_{o2} との関係が、 $(V_{o1} > V_{o2})$ に固定されている。

本実施例 4 における電源装置のその他の構成は、実施例 1 と同様である。

[0086] (実施例 4 の動作)

(1) 電源モジュール 60、80 内の動作

各電源モジュール60, 80内の動作は、実施例1と同様である。

[0087] (2) 電圧調整部10Cの動作

電圧検出回路21は、基準電圧 V_r を検出し、この検出した入力検出電圧 S_{21} を比較回路31へ与える。更に、電圧検出回路22は、コンデンサ14の両電極間の入力電圧 V_{p2} を検出し、この検出した入力検出電圧 S_{22} を比較回路31へ与える。

[0088] 比較回路31では、入力検出電圧 S_{21} と入力検出電圧 S_{22} とを比較し、 $(S_{21} < S_{22})$ の時に、比較信号 S_{31} を出力する。この比較信号 S_{31} により、抵抗43を介して、ホトダイオード42aが発光し、ホトトランジスタ42bがオン状態になる。これにより、電源モジュール80の補助端子88c→抵抗44→ホトトランジスタ42b→電源モジュール80の出力端子88b、の経路で帰還信号 S_{41} が流れ、電源モジュール80の出力電圧 V_{o2} が上昇する。

[0089] 電源モジュール80の出力電圧 V_{o2} が上昇すると、入力端子81aへの入力電流 I_{in2} が増える。電源モジュール60, 80は、負性抵抗の特性を持つことから、入力電流 I_{in2} が増えると、電源モジュール80の入力電圧 V_{p2} が下がり、電源モジュール60の入力電圧 V_{p1} と電源モジュール80の入力電圧 V_{p2} とのバランスが図られる。

[0090] (実施例4の効果)

本実施例4の電源装置によれば、実施例1の効果(a)と同様の効果がある。更に、2つの入力電圧 V_{p1} , V_{p2} をバランスさせるための条件として、出力電圧 V_{o1} と出力電圧 V_{o2} との関係が $(V_{o1} > V_{o2})$ に固定されている。そのため、制御部17Cを1系統で実現でき、回路構成が簡単になる。

実施例 5

[0091] (実施例5の構成)

図8は、本発明の実施例5における電源装置の構成例を示す概略の回路図であり、実施例4を示す図7中の要素と共通の要素には共通の符号が付され

ている。

[0092] 本実施例 5 の電源装置は、実施例 4 の電源部 50C 及び電圧調整部 10C に代えて、これらとは構成の異なる電源部 50D 及び電圧調整部 10D を有している。

[0093] 電圧調整部 10D は、実施例 4 の第 1 の制御部 17C に代えて、これとは構成の異なる第 1 の制御部 17D を有している。制御部 17D は、実施例 4 と同様の 1 系統からなる入力電圧検出部 20C 及び比較部 30C と、実施例 4 の帰還信号出力部 40C とは構成の異なる帰還信号出力部 40D と、を有している。帰還信号出力部 40D は、実施例 4 と同様の伝送回路 41 と、新たに追加された DC 電源 49 と、を有している。DC 電源 49 の負極側は、電源モジュール 60、80 の負極側の出力端子 68b、88b に接続されている。DC 電源 49 の正極側は、伝送回路 41 内の抵抗 44 の一端に接続されている。抵抗 44 の他端は、ホトトランジスタ 42b のコレクタ及びエミッタを介して、電源モジュール 80 の補助端子 88c に接続されている。ホトトランジスタ 42b から出力される帰還信号 S41D は、補助端子 88c に入力される。

[0094] 電源部 50D は、実施例 4 と同様の 2 つの電源モジュール 60、80 を有すると共に、実施例 4 の第 1 の抵抗 53 に代えて、出力電圧可変用（例えば、降圧用）の第 2 の抵抗 54 が設けられている。抵抗 54 は、電源モジュール 60 の正極側の出力端子 68a と補助端子 68c と、の間に接続されている。この抵抗 54 により、電源モジュール 60 の出力電圧 V_{o1} と電源モジュール 80 の出力電圧 V_{o2} との関係が、 $(V_{o1} < V_{o2})$ に固定されている。

本実施例 5 における電源装置のその他の構成は、実施例 4 と同様である。

[0095] （実施例 5 の動作）

（1） 電源モジュール 60、80 内の動作

各電源モジュール 60、80 内の動作は、実施例 4 と同様である。

[0096] （2） 電圧調整部 10D の動作

本実施例 5 の電源装置では、電源モジュール 60 の出力電圧 V_{o1} と、電源モジュール 80 の出力電圧 V_{o2} と、の関係が ($V_{o1} < V_{o2}$) に固定されている。

[0097] 電圧検出回路 21 は、基準電圧 V_r を検出し、この検出した入力検出電圧 S_{21} を比較回路 31 へ与える。更に、電圧検出回路 22 は、コンデンサ 14 の両電極間の入力電圧 V_{p2} を検出し、この検出した入力検出電圧 S_{22} を比較回路 31 へ与える。

[0098] 比較回路 31 では、入力検出電圧 S_{21} と入力検出電圧 S_{22} とを比較し、($S_{21} > S_{22}$) の時に、比較信号 S_{31} を出力する。この比較信号 S_{31} により、抵抗 43 を介して、ホトダイオード 42a が発光し、ホトトランジスタ 42b がオン状態になる。これにより、電源モジュール 80 の負極側の出力端子 88b → DC 電源 49 → 抵抗 44 → ホトトランジスタ 42b → 電源モジュール 80 の補助端子 88c、の経路で帰還信号 S_{41D} が流れ、電源モジュール 80 の出力電圧 V_{o2} が下がる。

[0099] 電源モジュール 80 の出力電圧 V_{o2} が下がると、入力端子 81a への入力電流 I_{in2} が減少する。電源モジュール 60, 80 は、負性抵抗の特性を持つことから、入力電流 I_{in2} が減少すると、電源モジュール 80 の入力電圧 V_{p2} が上昇し、電源モジュール 60 の入力電圧 V_{p1} と電源モジュール 80 の入力電圧 V_{p2} とがバランスする。

[0100] (実施例 5 の効果)

本実施例 5 の電源装置によれば、実施例 1 の効果 (a) と同様の効果がある。更に、2つの入力電圧 V_{p1} , V_{p2} をバランスさせるための条件として、出力電圧 V_{o1} と出力電圧 V_{o2} との関係が ($V_{o1} < V_{o2}$) に固定されている。そのため、実施例 4 と同様に、制御部 17D を 1 系統で実現でき、回路構成が簡単になる。

実施例 6

[0101] (実施例 6 の構成)

図 9 は、本発明の実施例 6 における電源装置の構成例を示す概略の回路図

であり、実施例 1 を示す図 3 中の要素及び実施例 4 を示す図 7 中の要素と共通の要素には共通の符号が付されている。

[0102] 本実施例 6 の電源装置は、実施例 4 の電圧調整部 10C とは構成の異なる電圧調整部 10E と、実施例 1 と同様の電源部 50 と、を備えている。

[0103] 電圧調整部 10E は、実施例 4 の第 1 の制御部 17C とは構成の異なる第 1 の制御部 17E を有している。制御部 17E は、実施例 4 と同様の 1 系統の入力電圧検出部 20C 及び比較部 30C と、実施例 4 の帰還信号出力部 40C とは構成の異なる 1 系統の帰還信号出力部 40E と、を有している。

[0104] 帰還信号出力部 40E は、実施例 4 と同様の伝送回路 41 と、新たに追加されたパルス変換回路 101 及びフィルタ 102 と、を有している。パルス変換回路 101 は、比較回路 31 の出力側に接続され、このパルス変換回路 101 の出力側に、伝送回路 41 を介して、フィルタ 102 が接続されている。パルス変換回路 101 は、比較回路 31 から出力される比較信号 S31 をパルスに変換して変換パルス S101 を伝送回路 41 へ出力する回路であり、例えば、PWM 回路により構成されている。この PWM 回路は、比較信号 S31 と内部で生成した三角波信号又は鋸波信号とを比較して、変換パルス S101 としての PWM パルスを出力する回路である。

[0105] 伝送回路 41 は、パルス変換回路 101 の出力側と電源モジュール 60、80 の出力側とを電氣的に絶縁し、変換パルス S101 に対応した伝送パルス S41a をフィルタ 102 へ出力する回路であり、ホトカプラ 42 及び抵抗 43、44 により構成されている。フィルタ 102 は、伝送パルス S41a を平滑して帰還信号 S102 を生成し、この帰還信号 S102 を出力して電源モジュール 80 の出力電圧 V_{o2} の値を変更する回路であり、バッファアンプを用いたローパスフィルタ等により構成されている。フィルタ 102 の正極の出力側は、電源モジュール 80 の補助端子 88c に接続され、そのフィルタ 102 の負極の出力側が、電源モジュール 60、80 の負極側の出力端子 68b、88b に接続されている。

[0106] パルス変換回路 101 から変換パルス S101 が出力されると、抵抗 43

を介して、ホトダイオード42aが導通して発光する。この発光により、ホトトランジスタ42bがオン状態になり、抵抗44を介して伝送パルスS41aが流れる。フィルタ102は、伝送パルスS41aを平滑して帰還信号S102を出力し、電源モジュール80の出力電圧V_{o2}を変更するような構成になっている。

[0107] (実施例6の動作)

(1) 電源モジュール60, 80内の動作

各電源モジュール60, 80内の動作は、実施例1及び実施例4と同様である。

[0108] (2) 電圧調整部10Eの動作

(2.1) 電源モジュール60の出力電圧V_{o1}及び入力電流I_{in1}と、電源モジュール80の出力電圧V_{o2}及び入力電流I_{in2}と、の関係がV_{o1}>V_{o2}もしくはI_{in1}>I_{in2}の場合の動作

[0109] 電圧検出回路21は、基準電圧V_rを検出し、この検出した入力検出電圧S21を比較回路31へ与える。更に、電圧検出回路22は、コンデンサ14の両電極間の入力電圧V_{p2}を検出し、この検出した入力検出電圧S22を比較回路31へ与える。

[0110] 比較回路31では、入力検出電圧S21と入力検出電圧S22とを比較し、(S21=S22)の時には、この比較結果の比較信号S31が零となる。すると、パルス変換回路101から出力される変換パルスS101のデューティ(Duty)が、例えば50%となる。この変換パルスS101が、伝送回路41を介して、フィルタ102で平滑されると、このフィルタ102から、電源モジュール80内の基準電圧V_{ref}と等しい電圧の帰還信号S102が出力される。そのため、電源モジュール80の出力電圧V_{o2}は、変化しない。

[0111] これに対し、比較回路31による比較結果が、(入力検出電圧S21<入力検出電圧S22)の時には、この比較回路31から出力された比較信号S31が、パルス変換回路101へ送られる。パルス変換回路101は、入力

された比較信号 S 3 1 に対し、パルス幅変調を行って変換パルス S 1 0 1 を生成する。変換パルス S 1 0 1 は、例えば、次式 (1) のようになり、伝送回路 4 1 へ送られる。

[0112] 変換パルス S 1 0 1 =

$$\text{デューティ } 50\% - (\text{入力検出電圧 } S 2 2 - \text{入力検出電圧 } S 2 1) \cdot \dots (1)$$

[0113] この変換パルス S 1 0 1 により、伝送回路 4 1 内の抵抗 4 3 を介して、ホトダイオード 4 2 a が発光し、ホトトランジスタ 4 2 b がオン状態になる。すると、抵抗 4 4 及びホトトランジスタ 4 2 b の経路に伝送パルス S 4 1 a が流れ、この伝送パルス S 4 1 a がフィルタ 1 0 2 によって平滑され、帰還信号 S 1 0 2 となって電源モジュール 8 0 の補助端子 8 8 c へ送られる。変換パルス S 1 0 1 は、式 (1) から明らかなように、デューティ 50% 以下となり、その結果、フィルタ 1 0 2 から出力される帰還信号 S 1 0 2 の電圧が、電源モジュール 8 0 内の基準電圧 V_{ref} より下がるため、定電圧制御回路 9 0 のフィードバック制御により、電源モジュール 8 0 の出力電圧 V_o 2 が上昇する。

[0114] 電源モジュール 8 0 の出力電圧 V_o 2 が上昇すると、入力端子 8 1 a への入力電流 I_{in} 2 が増える。電源モジュール 6 0, 8 0 は、負性抵抗の特性を持つことから、入力電流 I_{in} 2 が増えると、電源モジュール 8 0 の入力電圧 V_p 2 が下がり、電源モジュール 6 0 の入力電圧 V_p 1 と電源モジュール 8 0 の入力電圧 V_p 2 とのバランスが図られる。

[0115] (2. 2) 電源モジュール 6 0 の出力電圧 V_o 1 及び入力電流 I_{in} 1 と、電源モジュール 8 0 の出力電圧 V_o 2 及び入力電流 I_{in} 2 と、の関係が $V_o 1 < V_o 2$ もしくは $I_{in} 1 < I_{in} 2$ の場合の動作

[0116] 比較回路 3 1 において、入力検出電圧 S 2 1 と入力検出電圧 S 2 2 とを比較し、(S 2 1 = S 2 2) の時には、この比較結果の比較信号 S 3 1 が零となる。すると、前記の動作と同様に、パルス変換回路 1 0 1 から出力される変換パルス S 1 0 1 のデューティが、例えば 50% となる。この変換パルス

S101が、伝送回路41を介して、フィルタ102で平滑されると、このフィルタ102から、電源モジュール80内の基準電圧 V_{ref} と等しい電圧の帰還信号S102が出力される。そのため、電源モジュール80の出力電圧 V_o2 は、変化しない。

[0117] これに対し、比較回路31による比較結果が、（入力検出電圧 $S_{21} >$ 入力検出電圧 S_{22} ）の時には、この比較回路31から出力された比較信号S31が、パルス変換回路101へ送られる。パルス変換回路101は、入力された比較信号S31に対し、パルス幅変調を行って変換パルスS101を生成する。変換パルスS101は、例えば、前記式（1）のようになり、伝送回路41へ送られる。

[0118] この変換パルスS101により、伝送回路41内の抵抗43を介して、ホトダイオード42aが発光し、ホトトランジスタ42bがオン状態になる。すると、抵抗44及びホトトランジスタ42bの経路に伝送パルスS41aが流れ、この伝送パルスS41aがフィルタ102によって平滑され、帰還信号S102となって電源モジュール80の補助端子88cへ送られる。変換パルスS101は、式（1）から明らかなように、デューティ50%以上となり、その結果、フィルタ102から出力される帰還信号S102の電圧が、電源モジュール80内の基準電圧 V_{ref} より上がるため、定電圧制御回路90のフィードバック制御により、電源モジュール80の出力電圧 V_o2 が下がる。

[0119] 電源モジュール80の出力電圧 V_o2 が下がると、入力端子81aへの入力電流 I_{in2} が減少する。電源モジュール60、80は、負性抵抗の特性を持つことから、入力電流 I_{in2} が減少すると、電源モジュール80の入力電圧 V_{p2} が上昇し、電源モジュール60の入力電圧 V_{p1} と電源モジュール80の入力電圧 V_{p2} とのバランスが図られる。

[0120] （実施例6の効果）

本実施例6の電源装置によれば、実施例1の効果（a）と略同様の効果があり、更に、次の（b）、（c）のような効果がある。

[0121] (b) 制御部 17E は、出力電圧 V_{o2} の上昇又は下降の両方に対応できる構成になっているので、2つの入力電圧 V_{p1} 、 V_{p2} をバランスさせるため出力電圧 V_{o1} を可変させる必要がなくなる。そのため、制御部 17E を 1 系統で実現でき、回路構成が簡単になる。

[0122] (c) 2つの入力電圧 V_{p1} 、 V_{p2} をバランスさせるための制御において、1 次側回路から 2 次側回路への信号伝達を微小な電流で行うと、外部のノイズに対して弱い構成となる。そこで、本実施例 6 では、パルス変換回路 101 を設けて、伝達する信号をパルスに変換している。これにより、外部のノイズに対して強い構成となり、より安定した 2つの電源モジュール 60、80 の直列運転が可能となる。

実施例 7

[0123] (実施例 1、3～6 の電源装置を搭載した制御装置)

図 10 は、本発明の実施例 7 における制御装置を示す概略の構成図である。

[0124] この制御装置は、3 相 AC 電源 110 の R、S、T 相に接続されたコンバータ部 120 を備えている。コンバータ部 120 は、3 相 AC 電力を DC 電力に変換する回路であり、例えば、6つの整流用ダイオード 121～126 からなるブリッジ回路により構成されている。コンバータ部 120 の出力側には、平滑用のコンデンサ 127 が接続されている。コンデンサ 127 の出力側には、電源装置 130 が接続されている。電源装置 130 の出力側には、第 2 の制御部 140 と、この制御部 140 の出力側に接続されたドライブ回路 150 と、が接続されている。更に、コンデンサ 127 の出力側には、インバータ部 160 が接続され、このインバータ部 160 の出力側に、U、V、W 相からなるモータ等の 3 相の負荷 170 が接続されている。

[0125] 電源装置 130 は、コンデンサ 127 により平滑された DC の電源電圧 V_{in} を入力して、DC の出力電圧 V_{out} を生成し、この出力電圧 V_{out} を制御電源として制御部 140 及びドライブ回路 150 へ供給する回路であり、例えば、実施例 1、3～6 のいずれか 1 つの電源装置により構成されて

いる。

[0126] 制御部140は、出力電圧 V_{out} により駆動され、インバータ部160を所定の制御方式で制御するものであり、位置・速度制御部141及び電流制御部142を有し、中央処理装置(CPU)や、特定用途向け集積回路(ASIC)等により構成されている。位置・速度制御部141は、モータ等の負荷170を駆動するための制御指令CSが上位装置等から供給されると、その制御指令CSに基づいて、位置及び速度のフィードバック制御演算を行う機能を有している。電流制御部142は、位置・速度制御部141の出力信号に基づき、電流のフィードバック制御演算を行って制御信号としてのPWM信号S142を生成するものであり、この出力側に、ドライブ回路150が接続されている。

[0127] ドライブ回路150は、出力電圧 V_{out} により駆動され、電流制御部142から供給されるPWM信号S142に基づき、インバータ部160内の複数のスイッチング素子を個別にオン／オフするための複数のスイッチ信号S151～S156を出力する回路である。インバータ部160は、所定の制御方式に基づいてDCの電源電圧 V_{in} を、U、V、W相からなる3相のAC電圧に変換し、負荷170へ供給するものである。インバータ部160は、例えば、6つのスイッチング素子161～166からなるブリッジ回路により構成されている。各スイッチング素子161～166は、ドライブ回路150から供給されるスイッチ信号S151～S156によりそれぞれオン／オフ動作するものであり、例えば、MOSトランジスタ161a及びダイオード161bが逆並列接続されて、それぞれ構成されている。

[0128] このように構成される制御装置は、以下のように動作する。

3相AC電源110からR、S、T相の3相電圧が供給されると、この3相電圧が、コンバータ部120によってDC電圧に変換される。変換されたDC電圧は、コンデンサ127により平滑され、この平滑されたDCの電源電圧 V_{in} が、電源装置130及びインバータ部160へ供給される。電源装置130は、入力された電源電圧 V_{in} から所定のDC出力電圧 V_{out}

を生成し、制御部 140 及びドライブ回路 150 へ供給する。

[0129] 制御部 140 及びドライブ回路 150 は、供給された出力電圧 V_{out} により駆動する。制御部 140 は、位置・速度制御部 141 及び電流制御部 142 により、上位装置等からの制御指令 CS に基づいて、位置／速度／電流のフィードバック制御演算を行い、PWM 信号 S_{142} を生成し、ドライブ回路 150 へ出力する。

[0130] ドライブ回路 150 は、入力された PWM 信号 S_{142} に基づき、複数のスイッチ信号 $S_{151} \sim S_{156}$ を生成し、インバータ部 160 内の複数のスイッチング素子 161 ～ 166 へ供給する。これにより、インバータ部 160 内のスイッチング素子 161 ～ 166 がオン／オフ動作し、入力された DC の電源電圧 V_{in} が 3 相の AC 電圧に変換され、負荷 170 へ供給される。

[0131] (実施例 2 の電源装置を搭載した制御装置)

電源装置 130 として、実施例 2 を示す図 5 の電源装置を使用する場合、この電源装置には過電圧保護部 35, 36 が設けられているので、図 10 の制御装置は、以下のように動作する。

[0132] 図 5 の電源装置において、過電圧保護部 35, 36 によって過電圧状態が検出されると、電源モジュール 60A, 80A の動作が停止し、電源部 50A の出力電圧 V_{out} が 0V になる。すると、制御部 140 及びドライブ回路 150 は、動作を停止するので、ドライブ回路 150 からのスイッチ信号 $S_{151} \sim S_{156}$ の出力が停止され、インバータ部 160 の動作も停止する。これにより、制御装置の安全性を確保できる。

[0133] なお、図 10 の制御装置を以下の (i) 又は (ii) のような構成に変更しても良い。

(i) 図 5 の電源装置において、過電圧保護部 35, 36 によって過電圧状態が検出されると、この電源装置からアラーム信号を出力する。図 10 の制御部 140 では、そのアラーム信号を受信すると、インバータ部 160 の動作、又は制御装置全体の動作を停止する。これにより、制御装置の安全

性を向上できる。

[0134] (i i) 制御部 140 側において、電源装置 130 の出力電圧 V_{out} を監視する。図 5 の電源装置において、過電圧保護部 35, 36 によって過電圧状態が検出されると、電源モジュール 60A, 80A の動作が停止し、電源部 50A の出力電圧 V_{out} が 0V になる。これを制御部 140 側で検出し、インバータ部 160 の動作、又は制御装置全体の動作を停止する。これにより、制御装置の安全性を向上できる。

[0135] (実施例 7 の効果)

本実施例 7 の制御装置によれば、実施例 1 ~ 6 のいずれか 1 つの電源装置 130 から出力される安定した出力電圧 V_{out} が、制御部 140 及びドライブ回路 150 へ供給される。そのため、制御部 140 及びドライブ回路 150 の動作が安定し、モータ等の負荷 170 に対して安定した電圧を供給できる。

[0136] (実施例 1 ~ 7 の変形例)

本発明は、上記実施例 1 ~ 7 に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の (A) ~ (D) のようなものがある。

[0137] (A) 実施例 2 を示す図 5 中の過電圧保護部 35, 36 は、他の実施例 3 ~ 6 の電源装置に設けても良く、これにより、実施例 2 と同様の効果が得られる。

[0138] (B) 実施例 1 ~ 3 では、コンデンサ 13, 14、ブリーダ抵抗 15, 16 及び電源モジュール 60, 60A, 80, 80A が 2 組の場合について説明したが、コンデンサ 13, 14、ブリーダ抵抗 15, 16 及び電源モジュール 60, 60A, 80, 80A は、3 組以上設けても良い。電源モジュール 60, 60A, 80, 80A を 3 つ以上設ける場合には、これに対応して制御部 17, 17A, 17B を 3 系統以上の回路で構成すれば良い。実施例 1 ~ 6 の電源モジュール 60, 60A, 80, 80A は、少なくとも、絶縁型の構成であれば良く、図示以外の他の回路構成に変更が可能である。

[0139] (C) コンデンサ 13, 14 に対して並列に接続されたブリーダ抵抗 15, 16 は、省略しても良い。ブリーダ抵抗 15, 16 を省略すれば、消費電力を低減できる。

[0140] (D) 実施例 7 を示す図 10 の制御装置は、図示以外の構成に変更しても良い。

符号の説明

[0141]	10, 10A~10E	電圧調整部
	11, 12	分圧抵抗
	13, 14	コンデンサ
	15, 16	ブリーダ抵抗
	17, 17A~17E	第 1 の制御部
	20, 20C	入力電圧検出部
	21, 22, 23, 24	電圧検出回路
	30, 30C	比較部
	31, 32	比較回路
	35, 36	過電圧保護部
	40, 40B~40E	帰還信号出力部
	41, 45	伝送回路
	50, 50A, 50C, 50D	電源部
	53, 54	抵抗
	60, 60A, 80, 80A,	電源モジュール
	62, 82	トランス
	70, 70A, 90, 90A	定電圧制御回路
	101	パルス変換回路
	102	フィルタ
	110	AC 電源
	120	コンバータ部
	130	電源装置

140 第2の制御部

150 ドライブ回路

160 インバータ部

I_{in1} , I_{in2} 入力電流

V_{p1} , V_{p2} 入力電圧

V_{o1} , V_{o2} , V_{out} 出力電圧

請求の範囲

- [請求項1] 直流の電源電圧が入力される直列接続された複数のコンデンサと、
前記各コンデンサに印加される第1の直流電圧を入力して電力の変換を行い、この変換後の第2の直流電圧を出力する電源部と、
前記電源電圧を分圧して生成した基準電圧と、前記電源部に入力される一方の前記第1の直流電圧と、に基づいて、前記第1の直流電圧の均衡を保つように、前記電源部から出力される前記第2の直流電圧2を自動調整するように構成された第1の制御部と、
を備えることを特徴とする電源装置。
- [請求項2] 前記電源部は、
入力側にそれぞれ接続された前記コンデンサを介して直列に接続され、出力側が並列に接続された複数の電源モジュールを有し、
前記第1の制御部は、
前記基準電圧と、前記一方の第1の直流電圧と、に基づいて、前記第1の直流電圧の均衡を保つように、前記第2の直流電圧を自動調整することを特徴とする請求項1記載の電源装置。
- [請求項3] 前記複数の電源モジュールは、
前記第1の直流電圧が入力される入力側と、前記第2の直流電圧を出力する出力側と、を絶縁する変圧器をそれぞれ有し、
前記第2の直流電圧が一定電圧になるような定電圧制御機能を持ったスイッチング電源により構成されていることを特徴とする請求項2記載の電源装置。
- [請求項4] 前記第1の制御部は、
前記基準電圧に基づき、前記複数の第1の直流電圧を前記複数の電源モジュール毎に検出して入力検出電圧を求め、前記基準電圧と前記入力検出電圧とを比較して前記入力検出電圧が前記基準電圧を超えた時に前記電源部の動作を停止させる過電圧保護部を有することを特徴とする請求項2記載の電源装置。

- [請求項5] 前記第1の制御部は、
前記基準電圧と前記一方の第1の直流電圧とに基づき、前記第1の直流電圧を前記複数の電源モジュール毎に検出して入力検出電圧を出力する入力電圧検出部と、
前記入力検出電圧の高さを比較して比較信号を出力する比較部と、
前記比較信号に基づき、前記複数の電源モジュール毎に前記第2の直流電圧の値を変更する帰還信号を出力する帰還信号出力部と、
を有することを特徴とする請求項3記載の電源装置。
- [請求項6] 前記帰還信号出力部は、
前記複数の電源モジュール毎の入力電圧のうちの高い入力電圧に対応する前記第2の直流電圧を上げること、及び、前記複数の電源モジュール毎の前記入力電圧のうちの低い入力電圧に対応する前記第2の直流電圧を下げることを、の少なくともいずれか一方を行うことを特徴とする請求項5記載の電源装置。
- [請求項7] 前記帰還信号出力部は、
前記比較信号に対し、パルス幅変調を行って変換パルスを出力するパルス変換回路と、
前記変換パルスSに対応した伝送パルスを出力する伝送回路と、
前記伝送パルスを平滑して前記帰還信号を生成し、前記帰還信号を出力するフィルタと、
を有することを特徴とする請求項6記載の電源装置。
- [請求項8] 前記基準電圧は、前記電源電圧 V_{in} を $1/n$ （但し、 n は任意の数）に分圧した中間電圧であり、
前記電源モジュールが2つであって、前記電源モジュール毎の前記入力検出電圧をそれぞれ第1の入力検出電圧、第2の入力検出電圧とし、前記電源モジュール毎の前記第2の直流電圧をそれぞれ第1の出力電圧、第2の出力電圧とする場合、
前記第1の出力電圧と前記第2の出力電圧との関係が（前記第1の

出力電圧＜前記第2の出力電圧）に固定され、

前記比較部は、（前記第1の入力検出電圧＜前記第2の入力検出電圧）の時に1系統の第1の前記比較信号を出力し、

前記帰還信号出力部は、前記第1の比較信号に基づき、前記第2の出力電圧を上げるように1系統の前記帰還信号を出力することを特徴とする請求項5記載の電源装置。

[請求項9] 前記第1の出力電圧側に設けられた出力電圧可変用の第1の抵抗を有し、

前記第1の抵抗により、前記第1の出力電圧と前記第2の出力電圧との関係が（前記第1の出力電圧＞前記第2の出力電圧）に固定されていることを特徴とする請求項8記載の電源装置。

[請求項10] 前記基準電圧は、前記電源電圧 V_{in} を $1/n$ （但し、 n は任意の数）に分圧した中間電圧であり、

前記電源モジュールが2つであって、前記電源モジュール毎の前記入力検出電圧をそれぞれ第1の入力検出電圧、第2の入力検出電圧とし、前記電源モジュール毎の前記第2の直流電圧をそれぞれ第1の出力電圧、第2の出力電圧とする場合、

前記第1の出力電圧と前記第2の出力電圧との関係が（前記第1の出力電圧＜前記第2の出力電圧）に固定され、

前記比較部は、（前記第1の入力検出電圧＞前記第2の入力検出電圧）の時に1系統の第2の前記比較信号を出力し、

前記帰還信号出力部は、前記第2の比較信号に基づき、前記第2の出力電圧を下げるように1系統の前記帰還信号を出力することを特徴とする請求項5記載の電源装置。

[請求項11] 前記第1の出力電圧側に設けられた出力電圧可変用の第2の抵抗を有し、

前記第2の抵抗により、前記第1の出力電圧と前記第2の出力電圧との関係が（前記第1の出力電圧＜前記第2の出力電圧）に固定され

ていることを特徴とする請求項 10 記載の電源装置。

[請求項12]

直流の電源電圧が入力される入力側にそれぞれ接続された容量手段を介して直列に接続され、出力側が並列に接続され、前記容量手段に印加される第 1 の直流電圧を入力して電力の変換を行い、この変換後の第 2 の直流電圧を出力する複数の電源モジュール手段と、

前記容量手段と、

前記電源電圧を分圧して生成した基準電圧に基づき、前記第 1 の直流電圧を前記複数の電源モジュール手段毎に検出して入力検出電圧を出力する入力電圧検出手段と、

前記入力検出電圧の高さを比較して比較信号を出力する比較手段と、

前記比較信号に基づいて、前記複数の電源モジュール手段毎に前記第 2 の直流電圧の値を変更する帰還信号を出力する帰還信号出力手段と、を備え、

前記複数の電源モジュール手段は、

前記第 2 の直流電圧が一定電圧になるような定電圧制御機能を持ったスイッチング電源により構成され、

前記帰還信号出力手段は、

前記複数の電源モジュール手段毎の前記入力検出電圧のうちの高い入力検出電圧に対応する前記第 2 の直流電圧を上げること、及び、前記複数の電源モジュール手段毎の前記入力検出電圧のうちの低い入力検出電圧に対応する前記第 2 の直流電圧を下げることを、の少なくともいずれか一方を行うことを特徴とする電源装置。

[請求項13]


交流電源から直流電源を得るコンバータ部と、

前記直流電源に接続された請求項 1 ～ 12 のいずれか 1 項記載の電源装置と、


所定の制御方式に基づいて、前記直流電源を交流電源に変換して負荷に供給するインバータ部と、

前記電源装置の出力電圧により駆動され、前記インバータ部を前記
所定の制御方式で制御する第2の制御部と、
を備えることを特徴とする制御装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]



[図9]



[図10]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/061468

A. CLASSIFICATION OF SUBJECT MATTER

H02M3/28(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02M3/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y A	JP 2004-187397 A (Origin Electric Co., Ltd.), 02 July 2004 (02.07.2004), paragraphs [0016] to [0026]; fig. 1 to 5 & US 2004/0105288 A1	1 2-4, 6, 12-13 5, 7-11
Y	JP 2006-25591 A (Toshiba Corp.), 26 January 2006 (26.01.2006), paragraphs [0013] to [0031]; fig. 3 & US 2005/0284673 A1 & KR 10-2006-0048213 A & CN 1707932 A	2-4, 6, 12-13
Y	JP 1-283057 A (Mitsubishi Electric Corp.), 14 November 1989 (14.11.1989), page 3, lower left column, line 19 to page 4, upper right column, line 16; fig. 1 (Family: none)	3-4, 6, 12-13

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
13 June, 2014 (13.06.14)

Date of mailing of the international search report
24 June, 2014 (24.06.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/061468

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 10-234185 A (Fuji Electric Co., Ltd.), 02 September 1998 (02.09.1998), paragraphs [0067] to [0071]; fig. 12 to 14 (Family: none)	4, 6

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H02M3/28(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H02M3/28

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2004-187397 A（オリジン電気株式会社）2004.07.02,	1
Y	[0016]-[0026], 図 1-5 & US 2004/0105288 A1	2-4, 6, 12-13
A		5, 7-11
Y	JP 2006-25591 A（株式会社東芝）2006.01.26, [0013]-[0031], 図 3 &	2-4, 6, 12-13
	US 2005/0284673 A1 & KR 10-2006-0048213 A & CN 1707932 A	
Y	JP 1-283057 A（三菱電機株式会社）1989.11.14, 第 3 ページ左下欄	3-4, 6, 12-13
	第 19 行-第 4 ページ右上欄第 16 行, 第 1 図（ファミリーなし）	
Y	JP 10-234185 A（富士電機株式会社）1998.09.02, [0067]-[0071],	4, 6
	図 12-14（ファミリーなし）	

☐ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の 1 以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

1 3 . 0 6 . 2 0 1 4

国際調査報告の発送日

2 4 . 0 6 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）

郵便番号 1 0 0 - 8 9 1 5

東京都千代田区霞が関三丁目 4 番 3 号

特許庁審査官（権限のある職員）

松本 泰典

3 V

3 3 2 8

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 3 5 7