

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

G02F 1/133 (2006.01)

G09G 3/36 (2006.01)



[12] 发明专利说明书

专利号 ZL 96196399.9

[45] 授权公告日 2007 年 1 月 31 日

[11] 授权公告号 CN 1297839C

[22] 申请日 1996.7.18 [21] 申请号 96196399.9

[30] 优先权

[32] 1995. 7. 20 [33] US [31] 08/505,654

[32] 1996. 2. 9 [33] US [31] 08/605,999

[86] 国际申请 PCT/US1996/011532 1996.7.18

[87] 国际公布 WO1997/004436 英 1997.2.6

[85] 进入国家阶段日期 1998.2.20

[73] 专利权人 科罗拉多大学董事会的大学技术公司

地址 美国科罗拉多州

[72] 发明人 道格拉斯·麦克奈特

[56] 参考文献

US 4617563A 1986.10.14 G09G3/36

JP612486A 1994.4.15 G02F 1/133

US 5313224A 1994.5.17 G09G3/36

US 4775891A 1988.10.4 H04N5/14

US 5122792A 1992.6.16 G09G3/00

EP0662678A 1995.7.12 G09G 3/36

审查员 宋 瑞

[74] 专利代理机构 永新专利商标代理有限公司

代理人 蹇 炜


权利要求书 6 页 说明书 30 页 附图 23 页

[54] 发明名称

显示二值图象的设备和方法

[57] 摘要

诸如显示装置(115、505)或空间光调制器之类的装置可存储多个耦合到像素反射镜(718、512)的小型电路(761、791、801、901、905、525)中的像素数据,同时一次一帧地驱动这些像素反射镜(718、521)。此装置特别有利于实现能将二值图象变换为灰度图象和/或独立的红、绿和蓝图象变换成为彩色图象的完善的图象质量技术和利用在人们以足够高的速率观看图象时发生的逼真的合成过程显示这些图象。



1、一种显示装置，其特征是包括：

具有第一表面的基片；

设置在基片的所述第一表面上的多个象素驱动电极；

被集成进所述基片用于接收由一系列子帧所构成的图象数据的集成电路，包含有多个分别耦合到所述多个象素驱动电极的存储元件，其用于当所述各象素电极在当前各象素值时存放各将来象素值；

设置在所述第一表面上的液晶层；和

设置在所述液晶层上的窗口，其中所述多个存储元件同时地输出所述各将来象素值到驱动所述液晶层生成图象的各象素驱动电极。

2、一种装置，其特征是包括：

具有第一表面的基片；

设置在基片的所述第一表面上的多个象素驱动电极；和

设置在所述基片上并分别耦合到所述多个象素驱动电极的多个装置，用于当所述各象素电极在当前各象素值时接收和存储包括各未来象素值的图象数据和用于与一转换信号同步地一次一帧地驱动具有各未来象素值的所述多个象素驱动电极。

3、权利要求2中所述的装置，其特征是每一所述多个装置包括：

耦合到一选通信号和一数据线、用于按照所述选通信号接收所述图象数据的象素数据和输出所述象素数据的第一开关；

耦合到所述第一开关、用于接收所述象素数据的第一反相器；

耦合到一时钟信号和所述第一反相器的第二开关；和

耦合到所述开关和所述多个驱动电极中的相应一个的第二反相器，其中所述象素数据与所述时钟信号同步地被由所述第一反相器传送到所述第二反相器，并输出所述象素数据到所述多个驱动电极中的所述相应一个。

4、权利要求 3 中所述的装置，其特征是还包括设置在所述第一表面上的液晶层。

5、权利要求 4 中所述的装置，其特征是还包括设置在所述液晶层上的窗口，其中所述多个装置包括多个能同时地输出所述图象数据到驱动所述液晶层生成图象的所述驱动电极的存储元件。

6、权利要求 3 中所述的装置，其特征是所述第一开关包括第一晶体管而所述第二开关包括第二晶体管。

7、权利要求 6 中所述的装置，其特征是所述第一和第二晶体管为 F E T。

8、权利要求 3 中所述的装置，其特征是所述第一开关包括第一对 F E T 而所述第二开关包括第二对 F E T。

9、权利要求 3 中所述的装置，其特征是还包括设置在所述第一表面上的液晶层。

10、权利要求 2 中所述的装置，其特征是该多个装置的每一个包括：

耦合到一选通信号和一数据线的的第一开关，用于按照所述选通信号接收所述数据的象素数据和输出所述象素数据；

耦合到所述第一开关的电容装置，用于接收和存储所述象素数据；

耦合到一时钟信号和所述电容装置的第二开关；和

耦合到所述开关和所述多个驱动电极的相应一个的反相器，其中所述象素数据与所述时钟信号同步地被由所述电容器装置传送到所述

反相器，后者输出所述象素数据到所述多个驱动电极中的所述相应一个。

11、权利要求 10 中所述的装置，其特征是所述电容装置包括一电容器。

12、权利要求 10 中所述的装置，其特征是还包括设置在所述第一表面上的液晶层。

13、权利要求 2 中所述的装置，其特征是还包括耦合到一选通信号和一数据线的的第一开关，用于按照所述选通信号接收所述数据的象素数据和输出所述象素数据。

14、权利要求 13 中所述的装置，其特征是还包括耦合到所述第一开关的电容装置，用于接收和存储所述象素数据。

15、权利要求 14 中所述的装置，其特征是还包括耦合到一时钟信号和所述电容装置的第二开关。

16、权利要求 15 中所述的装置，其特征是还包括接收和输出象素数据到所述多个驱动电极中的所述相应一个的反相器。

17、权利要求 2 中所述的装置，其特征是所述多个装置接收包括一系列子帧的图象数据。

18、权利要求 17 中所述的装置，其特征是所述多个装置以足够高的帧速率接收包括一系列欲依次显示的彩色子帧的图象数据以对观看者产生图象的彩色合成。

19、权利要求 18 中所述的装置，其特征是所述多个装置接收包括一系列二值彩色子帧的图象数据。

20、权利要求 17 中所述的装置，其特征是所述多个装置以足够高的帧速率接收包括一系列欲依次显示的二值子帧的图象数据以对观看者产生图象的灰度合成。

21、权利要求 17 中所述的的装置，其特征是所述多个装置接收包括一系列模拟彩色子帧的图象数据。

22、权利要求 2 中所述的装置，其特征是所述基片包括由所述多个驱动电极驱动的空间光调制器。

23、权利要求 2 中所述的装置，其特征是还包括设置在所述第一表面上的由所述多个驱动电极所驱动的液晶层。

24、一装置，其特征是包括：

具有第一表面的基片；

设置在基片的所述第一表面上的多个象素驱动电极；和

设置在所述基片上并分别耦合到所述多个象素驱动电极的多个电路，用于当所述各象素电极在当前各象素值时接收和存储包括各未来象素值的图象数据并用于与一转换信号同步地一次一帧地驱动具有各未来象素值的所述多个象素驱动电极。

25、权利要求 24 中所述的装置，其特征是所述多个电路中的每一个包括：

耦合到一选通信号和一数据线的的第一开关，用于按照所述选通信号接收所述图象数据的象素数据和输出所述象素数据；

耦合到所述第一开关的第一反相器，用于接收所述象素数据；

耦合到一时钟信号和所述第一反相器的第二开关；和

耦合到所述开关和所述多个驱动电极中的相应一个的第二反相器，其中所述象素数据与所述时钟信号同步地被由所述第一反相器传送到所述第二反相器，并将所述象素数据输出到所述多个驱动电极中的所述相应一个。

26、一种装置，其特征是包括：

具有第一表面的基片；

多个设置在基片的所述第一表面上的驱动电极；和

多个设置在所述基片上并分别耦合到所述多个驱动电极的、用于接收和存储包含有当所述驱动电极处于当前各象素值时的各将来象素值的数据的电路，其中每一所述多个电路包括用于所述多个驱动电极中的相应一个的至少两个用于接收和存储数据的存储装置，所述多个电路与一转换信号同步地驱动所述多个驱动电极。

27、权利要求 26 中所述的装置，其特征是每一所述多个电路包括用于所述多个驱动电极中的相应一个的用于接收和存储数据的至少三个存储装置。

28、权利要求 26 中所述的装置，其特征是所述数据包括模拟图象数据。

29、权利要求 28 中所述的装置，其特征是所述数据包括二值图象数据。

30、权利要求 28 中所述的装置，其特征是所述模拟图象数据包括模拟彩色图象数据。

31、权利要求 29 中所述的装置，其特征是所述二值图象数据包

括模拟彩色图象数据。

32、权利要求 27 中所述的装置，其特征是所述图象数据包括彩色图象数据且每一所述三个存储装置分别存储红色、绿色和蓝色数据。

显示二值图象的设备和方法

技术领域

本发明总的说是关于用于改善图象质量的设备和方法，特别是关于将二值图象变换为灰度或彩色图象和将一系列红、绿和蓝色模拟图象变换为彩色图象并显示这些图象或驱动空间光调制器的设备和方法。

更具体地，本发明是关于二值和模拟帧缓存器象素装置和关于为实现显示图象的或驱动空间光调制器的改进方法的帧缓存器型装置和方法。

背景技术

已经公知，当人们观看迅速地循环通过的二值图象序列时，如果图象的速率和持续时间适当，人们可能瞬时地合成该顺序出现的二值图象序列为灰度图象。这种合成现象对高速二值显示具有特别意义。这样的装置被用于例如投影显示系统、平视显示器和顶装显示器中。存在有实质上基本为二值制的小型快速高分辨率显示器，例如德克萨斯仪器公司制造的 Digital Mirror Device (DMD)，有源矩阵电致发光 (AMEL) 场致发射显示器 (FED) 以及有源寻址的铁电液晶装置，这些技术取决于每帧的象素数等等有可能产生每秒数千个二值图象。

图 1 A 表明人们能以上述状态观看的一系列二值制图象子帧组 1 0 5。各帧 $F_1 - F_m$ 由一系列为 1 (ON) 或 0 (OFF) 的比特位组成。这就是，帧序列 $F_1 - F_m$ 以及每一单个帧实际上是一系列最终必须被显示的比特位，以便能为人们观看二值图象以实现上述的合成。图 1 A 还总的地显示了象素 P_j ，和具体地显示了 $P_1 - P_4$ ，作为代表性象素。因为每一帧 $F_1 - F_m$ 均在时间 t 被显示，所以某些象素 P_j 将为逻辑 1 而某些将为逻辑 0。为了让人们观看由帧 $F_1 - F_m$ 产生的图象，需要有显示装置。

采用上述途径的问题在于显示二值图象子帧组 1 0 5 的显示装置必须能在时间 t 上响应（相对于帧速率 $1/t$ ）。这就给可能采用的显示器加以了限制。亦即，仅仅那些具有至少 $1/t$ Hz 或每秒帧数这样大的响应速率的显示装置才能应用。但是，合成过程需要该 t 很小，否则显示将出现闪烁而不会显现具有灰度。

目前，存在有多种可用来输出上面讨论的子帧的显示装置。被设计作为显示器（或空间光调制器）的硅基液晶（LCOS）装置采用可被分类为“动态”的或“静态”的像素设计。静态像素设计每一像素具有一存储元件，它可长期存储像素数据而无需周期刷新操作。这类似于计算机存储器中的 S R A M（静态随机存取存储器）。动态像素电容性地存储数据，需要周期的刷新以补偿所存储电荷的泄漏，类似于 D R A M（动态随机存取存储器）。

这二种型式的显示器的共同特性是，在像素陈列被按顺序一次一行地寻址时，液晶在每次行被寻址立即开始更新到新的数据。碰巧，恰当地高的分辨率显示器，例如 1024×1024 像素，电子刷新时间接近于或长于液晶变换时间。例如，如果数据通过 32 根数据线以 50 兆比特 / 秒提供给显示器，这样一像素陈列更新即需约 690 微秒。液晶变换约为 100 微秒。因此在对其区间作扫描动作中被更新时能真实地观看显示。

在某些应用中，使得整个显示器上的数据在其能被有用地观看之前同时有效是有利的。这种应用的例子包括大多数相干应用，如光学相关器，光束转向器等等，而且要求与系统的其他部分，如受照源精确同步的显示操作。

当前采用液晶显示器即微型显示器的像素设计存在二主要类别，即单晶体管像素系统和静态像素系统。对这些设计型式有许多变型，但总的说全都属于此二方案之一。

图 1 B 表示一作为通常的单晶体管像素陈列系统的部分的单晶体管像素电路 7 0 1 的简图。这种系统被用于所谓的有源矩阵式计算机屏幕中以及在某些采用液晶显示的硅底板微型显示器中。整个像素陈列被作成为显示器一行中的所有像素电路 7 0 1 共用选通线 7 0 5 和

一列中的所有象素电路共用数据线 7 1 0 (或相反)。每一象素电路 7 0 1 包含有一晶体管 7 1 4 和一象素镜或窗电极 7 1 8。

采用电路 7 0 1 的显示器一次一行地更新。具体说, 选通线 7 0 5 被激活, 由此来启动显示器上一单行象素上的所有晶体管 7 1 4。在选通线 7 0 5 激活后, 电荷流经晶体管 7 1 4 从而使象素镜 7 1 8 达到与数据线 7 1 0 同样电压。装置 7 1 8 可以是象素镜、电极窗、或象素电极, 因此这些在整个此说明中将能可替换地加以应用。然后选通线 7 0 5 被激活, 由此俘获电荷并因而达到象素镜 7 1 8 上的电压。然后象素镜 7 1 8 上的电压接通液晶 (图中未表示)。有一电容与象素镜 7 1 8 相关连, 而这样一象素的设计细节总是使此电容最大以改善电荷存储。

象素电路 7 0 1 可在当数据线 7 1 0 上的电压被驱动到中间值时被用作为一模拟象素, 或在当这些线被驱动到仅为二个值, 通常为 0 V 和 5 V 时用作二值象素。但应指出, 这一象素显示方法不是如本申请的母申请中所要求帧缓存器象素。即就是说, 象素镜 7 1 8 一次一行地加以更新。

被采用的另一种象素设计型式是所谓静态象素显示器。静态象素显示器采用包含一数据锁存器和可能的其他电路的象素。这种方法已为例如苏格蓝的爱丁堡大学一研究小组采用。图 1 C 表示被叫做 S R A M 象素的静态象素电路 7 2 1 的略图。象素电路 7 2 1 包含连接到陈列选通线 7 0 5 和数据线 7 1 0 的数据锁存器 7 3 2。象素电路 7 2 1 还具有象素镜或电极窗 7 1 8。(应指出, 选通线 7 0 5 和数据线 7 1 0 在图 1 C 中被加以与图 1 B 中同样的标号)。但在这里, 数据锁存器 7 3 2 在选通线 7 0 5 的控制下读取数据线 7 1 0 上的逻辑电平。数据位以通常的状态存放在数据锁存器 7 3 2 中, 即静态锁存器存储数据因而数据长期存放无需刷新。数据锁存器 7 3 2 的输出 7 4 0 可直接连接到象素镜 7 1 8 或连接到“异或”(X-O R) 门 7 5 0 (如所示) 或“异或非”门 (X-N O R) (未图示)。“异或”门 7 5 0 (或 X-N O R) 驱动一与来自全局时钟 (未图示) 的全局时钟线 7 5 5 同相位或异相的象素时钟 (未图示)。

X-OR 750 按照由数据锁存器 732 输出的信号 740 运行。从而按照存放在锁存器 732 中的数据位运行。例如，静态显示装置中的具有存储在锁存器 732 中的“1”的所有象素取全局时钟信号 755 的相反逻辑值，而静态显示装置中具有存储在锁存器 732 中的“0”的所有象素取与全局时钟信号相同的逻辑值。这本来是为促进早先硅基液晶中所用的向列液晶的直流平衡而做的。爱丁堡小组在他们的一些快速铁电装置中保持有助于采用基于 FLC 的装置的另一种形式的直流平衡的帧方案。因而，一旦这些显示器装载一帧数据，它们就只要改变全局时钟就得到可用于象素镜的该帧的逆量。

这种象素显示途径也不是本申请的母申请中所要求的帧缓存器象素。即，虽然图象数据被存放在象素阵列上，象素锁存器 732（从而象素镜 718）被作一次一行地更新，正如同以上讨论的单晶体管情况。应指出，此象素显示方法为二值的，因为锁存器 732 利用恢复逻辑将电路中的所有节点拉到逻辑“1”或逻辑“0”，和“异或”门 750 所完成的一样。

发明内容

因此，本发明的一个目的是完善二值显示装置的图象质量。

本发明的另一目的是提供实现由利用二值显示装置所产生的灰度图象的方法。

本发明的又一目的是提供用于降低在显示装置上产生时序灰度图象所需的数据速率的方法和设备。

本发明的再一目的是提供用于显示子帧以使人们能进行图象流的时间合成的方法和设备。

本发明的另一目的是提供能以一次更新一帧图象来改善来自二值或模拟显示装置的图象质量的显示装置。

本发明的又一目的是提供能在显示信息之前将整个帧的该信息累积一齐的显示设备。

本发明的再一目的是提供用于实现利用二值显示装置产生的灰度图象的设备。

本发明的另一目的是给设备在每一象素位置提供一或多个数据存储单元。

本发明的又一目的是它包括能配置在象素周围一小区域内的象素电路。

本发明的再一目的是提供能在每一象素提供一模拟信号或二值信号的设备。

本发明的另一目的是提供为动态显示图象的设备或为静态显示图象的设备。

本发明的一个优点是它使得能利用二值显示装置观看灰度图象。

本发明的另一优点是能被用来产生彩色的灰度图象。

本发明的再一优点是它能利用液晶显示装置。

本发明的又一优点是它通过免除逐行更新象素而大大地降低显示数据改变时的时间间隔。

本发明的另一优点是它仅受象素的变换时间的限制。

本发明的再一优点是它可被应用于静态以及动态型式的显示系统。

本发明的一个特点是它以快速循环通过二值图象序列或子帧来提供灰度图象。

本发明的另一特点是在一实施例中最低效帧中的ON（点亮）象素以接近它们的一半整周期内显示而其输出或ON强度无变化。

本发明的又一特点是未衰减子帧被组合一起来降低显示装置输出子帧的速率。

本发明的再一特点是在另一实施例中最低效帧中的ON象素以近似它们的半全或ON强度显示。

本发明的另一特点是能利用象素缓存器或帧 / 图象缓存器。

本发明一实施例的又一特点是它利用反相器来驱动一实施例中的象素电极。

本发明一实施例的再一特点是利用电容器存储信息。

本发明的另一特点是能以模拟或二值电压驱动象素电极。

本发明的再一特点是在一实施例中仅利用n-FET晶体管。

本发明的又一特点是在一实施例中最低效帧中的ON象素以近似

于它们的半个整周期显示而不改变它们的输出或ON强度。

另一特点是在未衰减子帧被组合一齐来降低显示装置输出子帧的速率。

本发明一实施例的另一特点是最低效帧中的ON像素以近似它们的半全或ON强度显示。

本发明的再一特点是它能利用像素缓存器或一帧/图象缓存器。

这些和其他目的、优点和特点由提供在一具有多个像素的显示单元上显示灰度图象的方法来实现，此方法包括步骤：以第一速率接收一组欲加显示的子帧；衰减该组子帧中的最低效子帧以生成衰减的子帧；组合未衰减子帧以生成较少的未衰减的子帧；增加被衰减子帧的周期；和以对应地降低的速率显示未衰减子帧和被衰减子帧以实现视觉合成。

这些和其他目的、优点和特点还由提供在具有多个像素的显示器上显示灰度图象的方法来实现，此方法包括步骤：以第一速率接收一组欲加显示的子帧；衰减该组子帧中的最低效子帧的像素的强度以生成一系列衰减的子帧，该系列包含地或多个子帧；组合数对未衰减子帧以生成一较短的未衰减子帧系列；增加衰减的子帧系列的周期；和以足够高的速率显示未衰减子帧系列和衰减的子帧系列以实现视觉合成。

这些和其他目的、优点和特点还以提供在具有多个像素的显示单元上显示灰度图象的方法来实现，此方法包括步骤：以第一速度接收一组欲加显示的子帧；组合最低位子帧外的子帧以生成减少数量的子帧；和以相应降低的速率显示减少数量的子帧和最低效子帧以实现视觉合成。

上述和其他目的、优点和特点由一显示装置实现，此显示装置包括：具有第一表面的基片；设置在该基片的所述第一表面上的多个像素驱动电极；集成进所述基片的用于接收包括一系列子帧的图象数据的集成电路，该电路包含有分别耦合到所述多个像素驱动电极的多个存储元件，其用于当所述各像素电极在当前各像素值时存放各将来像素值；设置在所述第一表面上的液晶层；和设置在所述液晶层上的窗口，其中，所述多个存储元件几乎同时地输出所述各将来像素值到驱

动所述液晶层生成图象的各像素驱动电极。

上述和其他目的、优点和特点还由提供一显示装置来实现，此装置包括：具有第一表面的基片；设置在基片的第一表面上的像素驱动电极阵列；集成进基片的用于接收由一系列子帧构成的图象数据的集成电路，该电路包含有分别耦合到像素驱动电极阵列的存储元件阵列，其用于当所述各像素电极在当前各像素值时存储各将来像素值；设置在第一表面上的液晶层；和一设置在液晶层上的窗口，其中，存储元件阵列几乎同时地输出各将来像素值到驱动液晶层生成图象的各像素驱动电极阵列。

上述和其他目的、优点和特点由提供一构成显示装置的方法来完成，此方法包括步骤：集成一集成电路进一基片以接收和存储由一系列子帧构成的图象数据，其中，集成步骤包含在基片上集成多个存储元件以存储图象数据；在基片的第一表面上设置多个液晶驱动电极，其中，此多个液晶驱动电极被分别耦合到该多个存储元件；在基片的第一表面上施加一液晶层；和在液晶层上设置一窗口，其中，图象数据可包含被集中作为图象数据存放的多个子帧和图象数据仅在足够数量的这些子帧被接收到之后才加以显示。

这些和其他目的、优点和特点还由提供在具有多个像素的显示单元上显示灰度图象的方法来实现，此方法包括步骤：以近似 $1/t$ 的速率接收一系列欲加显示的 N 帧二值图象；将该系列 N 帧二值图象配置成一组 m 二值子帧，这里 m 小于或等于 N ；衰减每一 N 组子帧中的最低效帧的输出；组合 n 组的 m 子帧的每一个中的多对子帧以生成一系列未衰减子帧；将最低效子帧的显示周期加倍；和以接近 $1/(2t)$ 的降低速率显示未衰减子帧和最低效子帧系列。

这些和其他目的、优点和特点也由提供在具有多个像素的显示单元上显示灰度图象的方法来实现，此方法包括步骤：以近似 $1/t$ 的速率接收一系列欲予显示的 N 帧二值图象；将此系列 N 帧二值图象配置成 n 组的 m 二值子帧，这里 m 小于或等于 N ；组合每一 n 组的 m 子帧中的非最低效子帧的数对子帧以生成一系列组合的子帧；和以近似 $1/(2t)$ 的降低速率显示组合的子帧和所述最低效子帧系列。

这些和其他目的、优点和特点由提供一装置来实现，此装置包括：

具有第一表面的基片；设置在基片第一表面上的多个象素驱动电极；和配置在基片上并分别耦合到多个象素驱动电极的多个装置，用于当所述各象素电极在当前各象素值时接收和存储包括各未来象素值的图象数据和按照一转换信号驱动具有各未来象素值的多个象素驱动电极。

上述和其他目的、优点和特点还在每一上述多个装置包括下列装置时实现：耦合到一选通信号和数据线用于按照选通信号接收图象数据的象素数据和输出象素数据的第一开关；耦合到第一开关以接收象素数据的第一反相器；耦合到一时钟信号和第一反相器的第二开关；和耦合到此开关和多个驱动电极的每个的第二反相器，其中象素数据按照时钟信号被由第一反相器传送到第二反相器，并将象素数据输出给各所述多个驱动电极。

上述和其他目的、优点和特点还在当上述多个装置的每一个包括下列装置时实现：耦合到选通信号和数据线的用于按照选通信号接收数据的象素数据和输出此象素数据的第一开关；耦合到第一开关的用于接收和存储此象素数据的电容装置；耦合到时钟信号和此电容装置的第二开关；和耦合到此开关和多个驱动电极的每一个的反相器，其中，象素数据按照时钟信号被由电容装置传送到反相器，且输出象素数据到多个驱动电极的每一个。

这些和其他目的、优点和特点还由提供一装置来实现，此装置包括：具有第一表面的基片；设置在基片的所述第一表面上的多个象素驱动电极；和设置在所述基片上并分别耦合到所述多个象素驱动电极的多个电路，用于当所述各象素电极在当前各象素值时接收和存储包括各未来象素值的图象数据并用于与一转换信号同步地一次一帧地驱动具有各未来象素值的所述多个象素驱动电极。

附图说明

对附图的简要说明：

图 1 A 表明能由人们以上述方式观看的二值图象系列；

图 1 B 表明作为通常的单个晶体管象素阵列系统的部分的单个晶体管象素电路 7 0 1 的略图；

图 1 C 表明被称作为 S R A M 象素的静态象素电路 7 2 1 的略图；

图 1 D 示意地表示图 1 A 中所示与被输入到一二值显示装置同样的二值图象序列；

图 1 E 表明 m 帧组的系列；

图 1 F 提供合成过程的大致图示；

图 1 G 表明二值图象系列将如何被配置成“位平面”二值子帧从而能对观察者显示成具 4 位灰度的象素图象的示例；

图 2 A 表明子帧（如位平面二值子帧）如何能以一组子帧中的不同次序显示，在各种不同条件中某些优于其他的；

图 2 B 表示最高有效位帧如何能分布或扩展在整个帧组；

图 3 A、3 B 和 3 C 表示重新安排帧的方法，以使得显示系统为显示最低位（L S B）帧而无需以速率 $1 / t$ 运行；

图 3 D 表示按照本发明一实施例实现图 3 A — 3 C 中所示过程所需步骤；

图 4 A、4 B 和 4 C 表示对 $m' = 2$ （对应于图 3 C）具有帧速率近似 $1 / (4 t)$ 的情况实现灰度效果的方法；

图 4 D 表示按照本发明另一实施例在具有多个象素的显示单元上显示灰度图象的方法；

图 5 A 表示如何能利用如图 1 F 的装置那样的二值显示装置显示 8 位灰度图象（或 3×8 位彩色图象）；

图 5 B 表示模拟图象信号以及数字数据（如图 5 A 的图象）如何能得出随后能通过图 3 A — 3 D 及 4 A — 4 D 的方法显示的二值子帧；

图 6 A 表明按照本发明另一实施例的能作为显示器 1 1 5 的显示器；

图 6 B 表明任一象素 H_j 的闭合图形；

图 7 A 表示用于进行信号存储和再现采用 C M O S 方案的双反相器电路（对应于图 6 B 中的缓存器电路）的帧缓存器式象素显示器的第一实施例；

图 7 B 表示用于进行信号存储和再现采用带辅助晶体管的 C M O

S 方案的双反相器电路的帧缓存器式像素显示器的第二实施例；

图 8 表示采用单反相器的帧缓存器式像素显示器的另一实施例；

图 9 A 表明按照本发明另一实施例的模拟帧缓存器像素电路；

图 9 B 表示仅采用 $n - F E T$ 并且每一像素需要一较小的晶体管和二较少的寻址线的模拟帧缓存器像素电路 9 5 1 的一个示意图；

图 1 0 表示按照本发明另一实施例的图 9 A 中所示二存储单元方案的模拟缓存器像素的示意图；和

图 1 1 表示按照本发明的又另一实施例的这种较复杂的像素电路。

具体实施方式

下面讨论帧缓存器式装置的几个实施例。但首先将参照图 1 - 5 讨论采用这样的帧缓存器式装置的显示灰度或彩色图象的方法和设备。然后在图 6 A 和 6 B 中表明利用对照图 1 - 5 所讨论的合成方法的通用缓存器式显示装置。而在图 7 至图 9 中表现用于二值制或模拟缓存显示器的特定实施例，其中一些为动态（有源）式显示器，一些为静态式显示器。

图 1 D 示意地表示图 1 A 中所示的与被输入到具有对应于帧 $F 1 - F m$ 中的各个值 $P j$ 而接通或断开（亮或暗）的硬件像素 $H j$ 的二值显示装置 1 1 5 的相同序列的一个二值图象子帧组 1 0 5。应指出，虽然说明的是 4×4 像素显示器和图象，但下面的讨论可应用于任何显示和帧的大小。

假定对由 $F 1$ 到 $F m$ 的每一帧的 $P 1$ 为 1 (ON)，对由 $F 1$ 到 $F m - 1$ 的帧的 $P 2$ 为 1 (ON) 而对帧 $F m$ 为 0 (OFF)，仅对帧 $F 1$ 和 $F 2$ 的 $P 3$ 为 1 (ON) 而对帧 $F 3 - F m$ 为 0 (OFF)，和仅对帧 $F 1$ 的 $P 4$ 为 1 (ON) 而对帧 $F 2 - F m$ 为 0 (OFF)。

由显示装置 1 1 5 显示帧的速率为 $1 / t$ Hz，这里 t 为任何二连续帧 $F j$ 与 $F j + 1$ 之间的时间。由于 $P 1$ 对所有帧均为 ON，所以像素 $H 1$ 维持为 ON 的时间 $m t$ 。由于 $P 2$ 对帧 $F 1$ 至 $F m - 1$ 为 ON，所以 $H 2$ 为 ON 的时间 $(m - 1) t$ 。由于 $P 3$ 仅对帧 $F 1$

和 F_2 为 ON, 所以 H_3 为 ON 的时间 $2t$ 。由于 P_4 仅对帧 F_1 为 ON, 所以 H_4 为 ON 的时间 t 。合成实现如下。如果显示装置 115 具有足够快的响应速率, 观看它的人们注意到象素 H_4 稍亮于那些根本非 ON 的象素, 即除 P_1 至 P_4 外的全部象素 P_j 。类似地象素 H_3 显现为稍亮于象素 H_4 , 因为它为 ON 长 $2t$ 而不是 t 。类似地, H_1 表现为亮于 H_2 , 因为它为 ON 长时间 mt 而 H_2 为 ON 则长较短的时间 $(m-1)t$ 。

在所有以上说明中, 认为时间 t 足够短使得人们实际上看不见即注意到 H_4 为 ON 时间 t 而后在其余时间 $(m-1)t$ 这 OFF, 而 H_1 为 ON 在整个时间 mt 。反之, 观看者则将图象合成到一起, 这就意味着对观看者来说 H_1 和 H_4 似乎均为 ON, 但 H_1 要较 H_4 亮得多。图 1E 表示一系列 m 子帧组 105。这里被观看的子帧的总数为 N , 而各帧被更新的速率仍为 $1/t$, 这里 t 为帧之间的时间。各组 105 被正观看装置 115 的观看者的人眼积累而成为在积累后表现为分别对应于该组 105 的灰度图象 105' 的系列 155。这里, 为形成一单个灰度 (或彩色) 图象或帧需要 m 子帧, 而 N 子帧构成一灰度 (或彩色) 图象序列。

图 1F 给出合成现象的大致说明。具体说, 图 1F 表明一假定情况下针对四点 $P_1 - P_4$ 的 $H_1 - H_4$ 相对于时间的强度输出 $I(P_1)$ 、 $I(P_2)$ 、 $I(P_3)$ 和 $I(P_4)$ 。子帧数为 m 。后面的讨论是关于第一组子帧 105。象素 H_1 对整个 m 子帧均为 ON, H_2 在第三子帧期间为 ON 而在其余子帧时为 OFF, H_3 对第一和第二子帧为 ON 而对其余子帧为 OFF, 而 H_4 对第五子帧为 ON 而对其余子帧为 OFF。如果速率 $1/t$ 足以使合成发生于观看者的记忆中, 则强度 $I(P_j)$ 将显现如下 (强度均为相对强度)。 $I(P_1) = (1, 1, \dots, 1) \rightarrow m$, $I(P_2) = (0, 0, 1, 0, \dots, 1) \rightarrow 1$, $I(P_3) = (1, 1, \dots, 0, 0) \rightarrow 2$, 而 $I(P_4) = (0, 0, 0, 0, 1, \dots, 0, 0) \rightarrow 1$ 。应指出, 峰值强度为时间序列 $(1, 1, \dots, 1)$ 所表征 (最低强度为 $(0, \dots, 0)$)。还要指出, 点 P

2 的强度将显现（如果被恰当地合成的话）为与点 P 4 相同的强度，而它们发生的次序不明显。从而子帧在组 1 0 5 内可加以交换和在当被观看者适当地合成时给观看者提供相同的灰度图象，而实际上子帧的正确分布可有且助于合成过程。

图 1 G 表明一系列 4×4 二值图将怎样被配置成“位平面”二值子帧，后者随后再能对观看者显现为一具有 4 位灰度的 4×4 象素图象的显示的示例。应注意，虽然图 1 G 表示 4×4 象素图象，但图象的横向尺寸可以是任意二整数。这些横向尺寸恰好与也可以是任何整数的灰度的位数相同。这里 4 位灰度的提出只是用作讨论和说明的目的。

图 1 G 中所示的子帧组 1 0 5 为 ON 象素由 1 代表和 OFF 象素由 0 代表的二值子帧。对于 4 位灰度图象子帧组 1 0 5 中含有总共 $2^4 - 1 = 15$ 个这样的二值子帧 1 0 5。由于这是 4 位灰度，所以也仅需要 4 位平面子帧（如果希望的话可增大此数）。最高位（MSB）子帧表明一在组 1 0 5 中的至少 8 个子帧的所有象素为 ON 即 1 的图象。如可看到的，仅象素（2，4）（在组 1 0 5 中所有子帧中（2，4）和 $y = 1$ 行上的所有象素，即（1，1），（2，1）（3，1）和（4，1）（重复 8 次）为 ON。次高位（ $2^2 = 4$ ）或第三位被重新配置为 4 组位平面子帧。仅象素（2，4）对所有这些位平面子帧在这一示例中为 ON。在最低效子帧之后具有二象素 ON，即如以上讨论的对所有子帧为 ON 的（2，4）和对组 1 0 5 内的 8 相同子帧和 2 附加子帧为 ON 的（3，1）。

由组 1 0 5 配置子帧成为所谓的位平面子帧的过程可由各种不同方法完成，此过程在这里为“位切分”。一种途径如下。代表二值图象流的二值制数据可按例如一 8 位的字节代表欲由一特定象素（一特定彩色中）在合成后显示的灰度的格式被存储在一计算机存储器中。由这样一种表述产生子帧的一种方法是仅仅由此 8 位字节的每一位形成一 1 位的二值位平面子帧。这将以软件由在表示象素灰度级的字节与一含有在字节中正确位置上除单个“1”外全为“0”的字节之间进

行“与”操作提取所希望的子帧来完成。一种硬件实现可以是依靠将存储器硬件构成为使得能选择做位读取操作代替字节读取操作来直接由所存储的字节直接读取用于位平面子帧的所希望的位。

采用上述方法的一个困难或潜在问题是显示装置 1 1 5 必须能响应时间 t (它涉及到帧速率 $1/t$)。这给显示器能被应用的条件增加了限制。亦即, 仅能应用那些至少具有 $1/t$ Hz 或每秒帧数的响应速率的显示装置。

参照图 1 A、1 C - 1 F 所讨论的情况可被如下述用来产生带有红、绿和蓝色中的灰度的彩色图象。假定 $m = 100$, $N = 1000$ 和 $t = 0.1$ 微秒。这些数字使得可用于在一第二 100 帧或图象 (各由 100 个二值子帧组成 (对应于图 1 A、1 D 和 1 E 中的帧 105)) 来产生一个彩色的灰度图象。如希望完全的彩色图象, 就需要三个灰度图象 (分别用于红、绿和蓝)。在该情况下, 如果希望显示 100 个彩色图象将会有接近 32 个子帧可用于各红、绿和蓝图象。此 32 个子帧可被用来对每一红、绿和蓝色产生 33 个相等距离的 (相等 (接近) 5 位灰度的) 灰度级。这将在下面更详细讨论。

上述现象使得能以一组 105 中任何顺序显示子帧。而且, 某些子帧的显示顺序可能较之其它顺序更有用, 如下面将讨论的。参看图 1 D - 1 F, 最低位 (LSB) 子帧和最高位 (MSB) 子帧按如下定义。一最低位 (LSB) 子帧被定义为子帧组 105 中象素仅在一段时间 t 内可能为 ON 从而构成灰度图象的二值表示的最低位的子帧, 而一最高位 (MSB) 子帧被定义为该组 2^{P-1} 子帧, 其中在子帧组 105 内某些或全部象素为 ON, 而 P 被定义为整数以保持: $2^{P-1} + 2^{P-2} + \dots + 2^0 = (2^P - 1) = m$, 见图 1 F。因而, LSB 子帧是这样的单个子帧, 其中强度可能为 ON 来得到对应于灰度图象的 LSB 强度, 而 MSB 子帧是这样的 2^{P-1} 组, 对其象素的强度可为 ON 以得到对应于灰度图象的 MSB 的强度。

亦即, 因为各组中的所有子帧被合成到一起, 所以每组能显示 5 个位平面的每一个, 即位 0 (最低位 LSB), 位 1, 位 2, 位 3 和位

4 (最高位MSB), 如图2A中所示。在此方案中, 最低位(位0)帧显示一帧、即时间期间 t , 下一位(位1)显示二帧、即时间 $2t$, 而最高位(在此情况下为 $2^{P-1}t$, 这里 $P=5$)显示16帧、即 $16t$ 。

实践中, 当帧速率接近时间合成的下限时, 为去除现有技术中公知的那样的轮廓假象, 在对应于组105的帧内扩展MSB将是有利的。图2B表明可如此做的一种方法。将图2A与2B相比较, 可看到那些对16子帧为ON, 即长总时间 $16t$ —因而对应于MSB即位4的像素, 它们能被变成为ON一半该时间、即 $8t$, 随后具有位3的像素为ON $8t$, 然后MSB像素再次回到ON剩余时间 $8t$, 从而使它们显示所需的 $16t$ 时间。

由图2A和2B很显见, 这样地产生—24位的时序灰度(或彩色)图象需要—速度非常高的显示器, 和/或图象速率的降低(24位是指对所用的三彩色的每一个的8位灰度, 这对各彩色将需要255子帧)。亦即, 显示系统115必须足够快地运行以能显示此最低效帧, 即显示LSB的帧。

图3A对应于图2A和图3B, 而3C表示重新配置帧的方法, 以使得显示系统无需为显示LSB以速率 $1/t$ 运行。应指出, 图3A表示所有显示同一强度 I_0 的像素, 且它仅是导致灰度效果而显示特定像素的时间量。MSB子帧为那些含有成为ON以显示最高位的像素的相同的子帧。LSB子帧为含有成为ON以显示最低位的像素的子帧。

图3B表明如何组合组105来达到5位灰度而无需显示装置115能具有 $1/t$ 的速率。如能看到的, 显示装置115的速率要求被由 $1/t$ 降低到 $1/(2t)$ 。为了补偿LSB帧成为ON的辅助时间 t , 该帧中像素的强度被减半, 由 I_0 成为 $I_0/2$ 。字母 m' 被用来指明被组合在一起来生成LSB时间的位数。因此, 涉及到图3A, $m'=0$ 因而无附加位与LSB组合在一起并因而不会降低显示装置运行所需的速率。但当 $m'=1$ 时, 第一位子帧和第0位子帧被如图

3 B 中所示组合在一起,而因此显示器 1 1 5 的速率要求被降低一半,接近 $1 / (2 t)$ 。但这一降低伴随一新的要求,即显示装置 1 1 5 要能输出三个不同的强度电平,即 I_0 、 $I_0 / 2$ 和 0,而不是对 $m' = 0$ 情况的二个强度 I_0 和 0。对于二值显示装置,这可由在适当时间调制照明光或者在适当时间调制来自显示装置的光输出而达到。

图 3 C 取再一步骤的处理。在此,LSB 帧、第 1 位帧(显示下一至最低位位置中的位的帧)和第二位帧被组合到一起。在这一情况下,显示装置 1 1 5 的速率要求降低接近 75%,由 $1 / t$ 到近似 $1 / (4 t)$ 。在这一情况中,由于下一到最低有效位(位 1)为 ON 的时间与位 2 帧为 ON 的同样长,所以它们的强度降低一半,到 $I_0 / 2$ 。类似地,由于 LSB 位帧为 ON 的时间与 LSB 帧同样长,LSB 帧的强度被降低一半,由图 3 B 中那样的 $I_0 / 2$ 到 $I_0 / 4$ 。因此,在此情况下显示器 1 1 5 必须能实现的速率被降低近 75%,由 $1 / t$ 到约 $1 / (4 t)$ 。对于图 2 A 和 2 B 中所示例,这意味着 10 kHz 的帧速率降低到 2.5 kHz。

参照图 3 A—3 C 所讨论的方法可加概括如下。图 3 D 表示为概括参照图 3 A—3 C 所示处理所需的步骤。具体说,图 3 D 表示为接收一系列 N 帧二值图象(每个最初要以 $1 / t$ 的速率进行显示)的步骤 3 1 0,这里 N 为整数。另一方面,如果接收的是灰度或彩色图象而不是二值图象,则步骤 3 1 0 为步骤 3 1 0 a 和 3 1 0 b 替代。亦即,步骤 3 1 0 a 涉及到接收一系列灰度(或彩色)图象,而步骤 3 1 0 b 涉及到构成表示这些灰度(或彩色)图象的二值子帧。

在步骤 3 1 0 或步骤 3 1 0 a 和 3 1 0 b 执行后,执行步骤 3 2 0。步骤 3 1 0 涉及到将该系列 N 帧二值图象配置成 n 组 m 二值子帧,这里 m 小于或等于 N。步骤 3 3 0 涉及衰减各组 m 子帧中的最低效未衰减的子帧以及先前以接近于 2 的因数衰减的子帧(如有的话)。步骤 3 4 0 涉及将未衰减的帧配对以使得成为未衰减子帧数量的约一半,并由此近似地加倍被衰减子帧的周期。但请注意,近似 $1 / 2$ 是指衰减可以是一半的从百分之几到百分之 20 或更多些一之间的某一数

值。准确的衰减量（或强度中的变化）可以简单地以各种不同衰减量进行衰减过程和询问观看者哪一衰减量最有效来确定。应指出，步骤 3 4 0 完成 m' 即被增 1。步骤 3 5 0 使得能重复最后二步骤 3 3 0 和 3 4 0 直至达到所希望的帧速率。

上述处理可继续且增加 m' 。对于 8 位的情况（即由图 1 A、1 D 和 1 E 得到的 m 为 2 5 5），由图 3 A—3 C 得到的 m' 可在 0 至 7 的范围内。 $m = 2 5 5$ 时的子帧数为： $m' = 0$ 时为 2 5 5， $m' = 1$ 时为 1 2 8， $m' = 2$ 时为 6 5， $m' = 3$ 时为 3 3， $m' = 4$ 为 1 9， $m' = 5$ 时为 1 2， $m' = 6$ 地为 9，和 $m' = 7$ 时为 8。参数 m' 为其亮度经衰减的位数。

上述方法不引起光通量的有效损失。就是说，存在有如表 1 所示的数据速率 / 通量的折衰。应指出，关于表 1 的左部分（ $m' = 1, 2$ ），光通量对于用于一给定图象速率所需的帧速率中的显著降低作稍许减少。

还应指出，对两种不同情况示出了相对数据速率。为清楚起见，第一计算对应于图 3 A—3 C 中所标出的定时。在此情形下，显示一完全的灰度图象所需时间随 m' 有稍许增加。这可在将图 3 A 与图 3 B 或 3 C 相比较时看到，在此清楚地看到整个数据速率被降低。也就是，衰减的子帧进一步向右延伸到图 3 B 和 3 C 再到图 3 A。结果在实践中，第二计算可被作成以将帧周期由 $2 t$ （图 3 B）或 $4 t$ （图 3 C）缩短为稍低于该数量来调节数据速率以达到为觉察到同样的图象速率的数据速率。调节的近似量可按如下计算。如果 $B m$ 为对一给定 m' 的子帧数，和如果 m 为在 $m' = 0$ 时的子帧数，则当为由图 3 A 进到 3 B 到 3 C 而将子帧配对时，它们将缩短约

$$(m t) / [(B m \cdot 2^m) t] = m / [(B m \cdot 2^m)]$$

的百分数，这里 $m t$ 为 $m' = 0$ 时子帧 1 0 5 的周期而 $(B m \cdot 2^m) t$ 为在 m' 不等于 0 的子帧 1 0 5 的周期。

表 1

(灰度级 = 2 5 6)

子帧	255	128	65	34	19	12	9	8
m'	0	1	2	3	4	5	6	7
相对通量	100%	99.6%	98%	94%	84%	66%	44%	25%
相对数据速率	1	0.5	0.25	0.12	0.06	0.03	0.015	0.008

(图 3)

相对数据速率	1	0.5	0.255	0.13	0.07	0.05	0.035	0.03
--------	---	-----	-------	------	------	------	-------	------

(恒定图象速率)

上表利用图 3 D 中的步骤计算, 可对之概括如下。以未衰减子帧开始, 去除最低效帧并衰减它到其一半的值和以因数 2 增加其周期(随着其他已被衰减的帧)。然后, 剩余的未衰减帧可被组合成未衰减帧数的一半。例如, 为由 $m' = 2$ 进到 $m' = 3$ 的处理如下。取最低效的未衰减帧, 将其衰减 $1/2$ (还以另一 $1/2$ 衰减二被衰减的帧)。现在得到 3 个衰减子帧和被变换到 3 1 个双倍周期的未衰减帧的 6 2 个未衰减子帧。

亮度的有效衰减可由多种方法实现。一种途径是在适当时间调制加到整个显示装置 1 1 5 的亮度的强度。另一途径是调制显示器和观察者之间元件的透射率。另一途径是在适当时间对照亮显示装置的光源作脉冲调制来较短周期照亮衰减的子帧。另一途径是采用具有能同时允许以上述速率装载子帧数据而随后能以类似于上述的脉冲调制亮度的情况的作较短时间显示的能力的显示装置。某些这种装置中的光源较之其它的更易于调节。

图 4 A、4 B 和 4 C 表明对应于具有帧速率 $1/(4t)$ 的图 3 C ($m' = 2$) 的上面讨论的亮度调制的二种方法。具体说, 图 4 B 表明上面讨论的强度调制。而图 4 C 表明为实现同样的或接近同样的结果的强度输出。而强度分布仍是针对照亮显示装置 1 1 5 的光源的。这里, 所有位的强度均保持相同而它们的周期被加以改变。例如, L S B 的像素光源为 O N 的周期为时间 t_0 , 它小于图 4 A 和 4 B 中所

示的时间 $4t$ 。最后位的下一个即位 1 为 ON 的时间 t_1 大于 t_0 但小于 t_4 (否则它将显现出和具有位 2 ON 的象素同样明亮)。具体说, t_0 和 t_1 长度被调整的方式类似于强度的调节, 其中 t_1 接近于总时间 $4t$ 的一半, 即 t_1 约为 $2t$ 。同样, t_2 为近似于 t_1 的一半, 因而接近 $4t$ 的 $1/4$, 也就是 t 。

图 4 D 表示按本发明另一实施例的用于在具有多个象素的显示器上显示灰度图象的方法。步骤 4 1 0 涉及接收各自欲以速率 $1/t$ 显示的一系列 N 帧二值图象。另一方面, 如果接收灰度或彩色图象而不是二值图象, 则以步骤 4 1 0 a 和 4 1 0 b 替代步骤 4 1 0。即, 步骤 4 1 0 a 涉及到接收一系列灰度 (或彩色) 图象而步骤 4 1 0 b 涉及到构成表示这些灰度 (或彩色) 图象的二值子帧。而步骤 4 2 0 涉及到将该系列 N 帧二值图象配置成 n 组 m 二值子帧, 这里 m 小于或等于 N。步骤 4 3 0 涉及到缩短各组 m 子帧以及在任一先前被缩短子帧中的最低效子帧的输出周期接近 $1/2$ 。但应注意, 此“接近” $1/2$ 是指这种缩短可以是约为 $50\%+$ 或 -20% 或可能更大, 这可仅仅依靠以各种不同的缩短量进行缩短处理和观察哪一缩短量最有效来确定。应指出, 实际上每完成步骤 4 4 0 一次 m' 即被增加 1。步骤 4 5 0 使得能重复最后二步 4 3 0 和 4 4 0 直至达到所希望的帧速率。

显示装置 1 1 5 可以包括任何时序 (灰度) 显示器, 不管是任何硅基液晶、数字反射镜装置、等等。即使光调制机制原本就可能为非常高的帧速率, 源自驱动电子电路的显示器以及显示器自身的数据速率也会因成本和便于敷设电缆上的原因要加以降低。

所有上面讨论的均可应用先前粗略讨论过的彩色显示器。这里, 彩色光源可以是例如三个分开的光源, 即红光源, 绿光源和蓝光源。这些彩色光源可以分别是例如一红光发射二极管, 一绿光二极管和一蓝光二极管, 或者是一被作顺序滤波以显现红、绿或蓝色的白色光源, 或者是一在显示器与观看者之间的作顺序转换以传递红、绿或蓝光的滤光器。每一个这些光源以类似于上述用于灰度的光源的方式加以处

如果每一个红、绿和蓝光源均以完成步骤 3 1 0 ~ 3 4 0 来经受图 3 B 的处理一次 (故 $m' = 1$), 则最低效帧 (欲予衰减的) 可分别对红、绿和蓝以小写字母 n 、 g 和 b 表示。利用上述术语, 照亮期间的输出, 红、绿和蓝光源将为:

```

    R R  R R  R R  R R  R R  R R  R R  R R  R
R  R R  R R  R R  R R  R R  r r
    G G  G G  G G  G G  G G  G G  G G  G G  G
G  G G  G G  G G  G G  G G  g g
    B B  B B  B B  B B  B B  B B  B B  B B  B
B  B B  B B  B B  B B  B B  b b

```

这里所作出的间隔仅仅是为清楚表明二个未衰减帧被加以组合, 可理解为此间隔类似于图 3 B 中分开帧的垂直线。一般, RGB 光源以序列 RGB RGB RGB …… 输出帧。因此, 上面的序列可输出为 RR GG BB RR GG BB …… $r r g g b b$ 。但是, 如先前讨论的, 帧的次序可加以改变以有助于合成处理。最后, 上述帧系列也可具有最低效帧的被缩短周期 (如图 4 A ~ 4 C D 中讨论的) 如可做如下表示:

```

    R R  R R  R R  R R  R R  R R  R R  R R  R
R  R R  R R  R R  R R  R R  R
    G G  G G  G G  G G  G G  G G  G G  G G  G
G  G G  G G  G G  G G  G
    B B  B B  B B  B B  B B  B B  B B  B B  B
B  B B  B B  B B  B B  B

```

这里, 单个字母 R、G 或 B 是指像素为 ON 的时间周期接近等于其他像素的一半但这些像素的强度不被衰减。这里, 帧的次序可加以改变但对观看者而言仍然相同。

对于 $m' = 2$, 上述能被作如下组合:

```
RRRR  RRRR RRRR RRRR RRRR RRRR RRRR rrrr ssss
```

GGGG GGGG GGGG GGGG GGGG GGGG GGGG gggg hhhh

BBBB BBBB BBBB BBBB BBBB BBBB BBBB bbbb cccc

这里，间隔类似于图 3 C 中的垂直线，而 s、h 和 c 分别为 r、g 和 b 的强度的各 1/2，和 R、G 和 B 的强度的 1/4。

改变 m 帧组内的顺序可能是有用的，上述序列能以多种方式输出，包括 R R R R g g g g B B B B r r r r G G G G b b b b
b R R R R G G G G B B B B B B B B……R R R R h h
h h B B B B s s s s G G G G c c c c。上述帧系列还可以具有以上对照图 4 A~4 D 所讨论的被缩短的时间周期，如以下所示：

RRRR RRRR RRRR RRRR RRRR RRRR RRRR RR R

GGGG GGGG GGGG GGGG GGGG GGGG GGGG GG G

BBBB BBBB BBBB BBBB BBBB BBBB BBBB BB B

其中，双字母 R R G G 和 B B 是指分别接近于帧 R R R R、G G G G 和 B B B B 的长的 1/2（但强度相同）。类似地，单个字母 R、G 和 B 具有帧 R R、G G 和 B B 长的 1/2 和帧 R R R R、G G G G 和 B B B B 长的 1/4。这里，帧的顺序仍可加改变而对观看者而言依然相同。并应理解，所有的衰减和缩短均接近于以上所讨论的。

图 5 A 表示如何利用如图 1 F 的装置 1 1 5 那样的二值显示装置能显示 8 位灰度图象（或 3 × 8 位彩色图象）。虽然示出的是 8 位的子帧，但应了解，如果应用要求较高或较小精度可采用任何数量灰度。能这样做的一种方法是由从模拟信号推导得位帧产生子帧序列。为此，表示一系列扫描线上的图象的亮度的模拟信号（如果 R、G 和 B 被分开时为多个信号）可利用一模/数转换器（A D C）加以采样。然后由此 A D C 的输出就成为对应于各个的 A D C 输出的值的位帧的二值值。在模拟信号被重复采样时，位帧中的象素被指定符合模拟信号表述中所采用的光栅扫描模式的序列中的值。

图 5 B 表明模拟图象信号以及数字数据（例如图 5 A 的图象）怎样能通过图 3 A~3 D 和 4 A~4 D 的方法成为二值子帧随后能被进

行显示。在图 5 B 所示例子中，讨论的是 8 位灰度或 3×8 位像素彩色，应理解的是任何位数均可应用。图 5 B 涉及：1) 在步骤 5 5 3 以模拟形式接收图象和将这些图象转换成数字图象数据；或者 2) 直接接收图象。一旦接收到，这些图象在步骤 5 6 7 重新配置成位平面子帧。并如上面对照图 5 A 所讨论的，如果数字图象为灰度图象或彩色灰度图象，然后步骤 5 6 7 涉及图 5 A 中所示的位切取。另一方面，如果数字图象为二值子帧，则步骤 5 6 7 涉及图 1 G 中所示的位切取。最后，步骤 5 7 7 涉及按照该位平面的灰度位单元重新排序（如希望的话）所得的位平面子帧和显示这些位平面子帧适当的次数。也就是，如以上讨论的，如果希望为一 8 位灰度，则 MSB 子帧显示 $2^7 = 128$ 次，紧接着 MSB 子帧显示 $2^6 = 64$ 次，等等，直到显示一次的 LSB 子帧。应记住，不同时一起或连续地显示各位帧（特别是对 MSB）可能是有利的。这就是，有时为了避免闪烁，MSB 和其他图象可被加以分离并间歇地显示。

图 6 A 表示一能用作显示器 1 1 5 的显示器 5 0 5，图 6 B 表示任一像素 H j 的特写视图。硅基液晶（LCOS）显示器或空间光调制器可用作显示器 1 1 5。具体地说，参考图 6 A，一 LCOS 显示器 5 0 5 包含有在一硅基片 5 1 1 上的薄液晶层 5 0 9，其上覆盖以玻璃窗 5 1 5。基片 5 1 1 包含有带像素 H j 的集成电路 5 2 0。集成电路 5 2 0 被用来施加一电场通过液晶层 5 0 9 以便重新取向液晶和由此调制如图 5 中所示由基片 5 1 1 反射的或在特定处理中通过基片 5 1 1 发送的光束。

在这一点应当指出，对于例如在利用便于作直流平衡的覆盖玻璃透明电极电压的电调制的驱动方案的情况，同时更新所有像素是有益的。存在于像素电极上的电数据中的变化可与彩色玻璃电压的变化相同步，以此来使此驱动方案的效率最大。最好集成电路 5 2 0 能利用一相当于或小于现有的静态像素设计所用的面积。标准的 1.2 微米 CMOS 设计可被利用，因为它已用于生成近似 20 微米 \times 20 微米的像素面积的现有的静态像素设计。

图 6 B 表示按照本发明一实施例的一组例如三个象素 5 2 1 的三个象素 H j 以及某些相关电路的特写视图。应指出, 图 6 B 仅只是数个象素连同它们的相关电路的示意表示。具体说, 一系列象素缓存器 5 2 5 被分别耦合到象素 H j 的液晶驱动电极 5 2 9 和集成电路 5 2 0。整个象素缓存器组 5 2 5 包括一图象缓存器 5 3 5。数据输入端 5 3 8 接收最终要显示的图象数据。

显示器 5 0 5 如下运行。新的图象数据由集成电路 5 2 0 经由输入端 5 3 8 接收并存入帧缓存器 5 3 5 但还未被加到液晶层 5 0 9。这使得前面的图象能被观看而无须由新的数据将其逐渐取代。一旦帧缓存器 5 3 5 被新数据完全填满, 这些新数据即同时由象素存储元件 5 2 5 传送到液晶驱动电极 5 2 9。

应指出, 上述情况使得可能明显地降低所显示数据改变的时间期间。例如, 例如考虑采用一具有 1024×1024 象数的标准 L C O S 装置, 它进行寻址并一次一行地更新象素。对于这样一个包含有以 5 0 兆比特 / 秒运行的 3 2 数据线的标准系统, 显示的数据在约 6 5 5 微秒内被加以更新。但是, 以新图象数据代替老图象数据的显示系统 5 0 5 被限制于象素的变换时间, 具体地在液晶装置中约为 1 0 0 微秒。应指出, 象素 H j 并不一定是静态的, 实际上在这里动态象素方法可能更好。

随后的讨论针对图 6 A 和 6 B 中所示的举例 (但电路并不限于这种显示器), 这些图中所示的部件将在括号中带有图 6 A 和 6 B 中的标号。此讨论同样适用于显示装置和/或空间光调制器。也就是, 所有象素镜或象素电极均将被看作为用于驱动如液晶显示器、电致发光显示器、可变形镜由显示器的部件, 或作为空间光调制器的驱动部件, 或者用于任何其他象素式显示器。

图 7 A 表示帧缓存器式象素显示器的第一实施方案, 它采用用于信号存储和再生的双反相器电路 7 6 1 (对应于图 6 B 中的缓存器电路 5 2 5) 的 C M O S 方案。这一方案是二值的, 因为它利用仅能合理地期望驱动到 0 V 或 V d d (通常为 5 V) 的反相器。它也是一动

态像素系统，因为它需要作周期的刷新以维持被电容性存储的数据。应指出，图 7 A 包括有表示双反相器电路 7 6 1 的替代方案的虚线，这将参照图 7 B 加以讨论。此虚线不看作作为图 7 A 中电路 7 6 1 的部分，而仅用来作为参照的目的。

首先看图 7 A，双反相器电路 7 6 1 工作如下。全局时钟（未加图示）在线 7 6 5 上提供去往晶体管 7 6 6 的全局时钟信号。当线路 7 6 5 上的全局时钟信号无效时，它将反相器 7 6 9 的输入 7 6 7 与反相器 7 7 6 的输出 7 7 1 相隔离。数据线 7 7 6 的新数据帧（应指出数据线 7 7 8 对应于图 6 B 中的线 5 3 8，还应指出每一像素电路 7 6 1 仅一根线 7 7 8 所以图 7 A 中也仅表示一个而因此在每一个这样的线 7 7 8 上将仅存在一个像素数据）经由像素的晶体管 7 8 1 和反相器 7 7 6 的输入 7 8 2 被装载到反相器 7 7 6 以类似于图 1 B 和 1 C 中所讨论的一次一行的方式显示。单个的选通线 7 7 9 被激活，将反相器 7 7 6 的一行设置为新数据值。当选通线 7 7 9 在被去激活时，数据存到反相器 7 7 6 的输入 7 8 2 的输入电容上。

像素行以上述方式顺序寻址直至显示器的所有像素在它们的反相器 7 7 6 上具有新数据为止。然后全局时钟被激活，使晶体管 7 6 6 能将数据由反相器 7 7 6 的输出 7 7 1 传送到反相器 7 6 9 的输入 7 6 7。接着再将数据传送给连接到像素电极 7 1 8（对应于图 6 B 中的电极 5 2 9）的反相器 7 6 8 的输出 7 8 3。然后线路 7 6 5 上的全局时钟信号被去激活，像素数据被安全地存储到反相器 7 6 8 的输入 7 6 7 上。下一帧数据经由数据线 7 7 8 和晶体管 7 8 1 被装载到反相器 7 7 6。

像素镜/电极镜 7 1 8 在各像素的液晶的整个变换过程中给显示器的液晶（未图示）提供电荷。这是有利的，因为它带来较快的变换和较完全的变换。尤其在高自发极化材料中如此。

应当指出，电路 7 6 1 采用单晶体管 7 6 6 和 7 8 1 分别驱动反相器 7 6 9 和 7 2 6，并因而可能存在有可能的阈值下降。因此，将提出另一替代实施方案，采用两个多寻址线和两个多晶体管来使得通

过传输门到反相器输入能具有满电压动作范围。此替代实施例如图 7 B 中所示。

图 7 B 示出帧缓存器式像素显示器的第二实施方案，其采用带有用于信号存储和再生用的辅助晶体管的双反相器电路 7 9 1 的 CMOS 方案。此方案也是二值的，因为它利用仅能合理地期望驱动到 0 V 或 V d d（通常为 5 V）的反相器。它还是一动态像素系统，因为它需要周期刷新来维持电容地存储的数据。

参看图 7 B，双反相器电路 7 9 1 以类似于图 7 A 的方式工作。亦即，全局时钟（未图示）在线路 7 6 5 上提供全局时钟信号到晶体管 7 6 6。但一第二反相的晶体管 7 6 6' 接收线路 7 6 5' 上作逻辑反相的全局时钟信号（亦即线路 7 6 5 上时钟信号的逻辑反）。当线路 7 6 5 和 7 6 5' 上的全局时钟信号无效时，它们将反相器 7 6 9 的输入 7 6 7 由反相器 7 7 6 的输出 7 7 1 隔离。数据线 7 7 8 上的新数据帧分别按照选通线 7 7 9 和 7 7 9' 经由晶体管 7 8 1 和 7 8 1' 被装载进反相器 7 7 6。像素电路的反相器 7 7 6 的输入 7 8 2 显示一次一行的格式。选通线 7 7 9 和 7 7 9' 被激活，将反相器 7 7 6 的一行设置为新数据值。当选通线 7 7 9 和 7 7 9' 被去激活时，数据被存储到反相器 7 7 6 的输入 7 8 2 的输入电容上。

像素以上述方式按行顺序被寻址直至显示器的全部像素在它们的反相器 7 7 6 上得到新的数据。然后激活全局时钟，使晶体管 7 6 6 和 7 6 6' 能将数据由反相器 7 7 6 的输出 7 7 1 传送到反相器 7 6 9 的输入 7 6 7。这接着又将数据传送到连接到像素电极 7 1 8 的反相器 7 6 9 的输出 7 8 3。然后将线路 7 6 5 上的全局时钟信号和线路 7 6 5' 上的反相时钟信号去激活而像素数据即被安全地存储到反相器 7 6 9 的输入 7 6 7。下一帧数据经由数据线 7 7 8 和晶体管 7 8 1 及 7 8 1' 装载到反相器 7 7 6。

以上图 7 B 中所示的实施例具有免除可能的阈值下降的优点，但各像素需要较之图 7 A 多的面积。图 8 中所示的下一实施例比图 7 A 的实施例更为紧凑。

图 8 表示一单个反相器象素电路 8 0 1。象素镜/电极 7 1 8、反相器 7 6 9、选通线 7 7 9、和其他部件在可能时被加以与图 7 A 和 7 B 中所用相同的标号。应指出，这些图中的反相器 7 7 6 已被在阵列被寻址时存储数据的电容器 8 0 5 所代替。这与上面对照图 7 A 和 7 B 所说明的方法相同。但电路 8 0 1 没有驱动反相器 7 6 9 的输入 7 6 7 的缓存器。因而电容 8 0 5 应尽可能地大。使电容器 8 0 5 尽可能大的唯一缺点是它所占用的芯片上的面积。电容器 8 0 5 不减慢电路 8 0 1 的运行，因为通常数据线 7 7 8 的电容是如此之大以致于相对说从驱动负载的观点看使得电容器 8 0 5 的电容(象素电容)不再重要。电容器 8 0 5 的电容取决于电路 8 0 1 的各种不同参数，例如写帧(或刷新)操作的所希望的频率，由象素电容器 8 0 5 的电荷泄漏速率(例如可能的光感生泄漏)，电路 8 0 1 中的晶体管的阈值电压，和可能用于电容器 8 0 5 的各象素的面积大小。

参看图 8，电路 8 0 1 以类似于双反相器电路 7 6 1 和 7 9 1 的方式运行，下面将解释。如上述，全局时钟(未图示)在线路 7 6 5 对晶体管 7 6 6 提供全局时钟信号。当线路 7 6 5 上的全局时钟信号无效时，它将反相器 7 6 9 的输入 7 6 7 与反相器 7 7 6 的输出 7 7 1 隔离。数据线 7 7 8 上的新数据帧经由象素的晶体管 7 8 1 以类似于上面讨论的一次一行的格式存储在电容器 8 0 5 上。单个选通线 7 7 9 被激活，将电容器 8 0 5 的一行充电到新数据值。

象素的行被以上述方式顺次寻址直至显示器的所有象素将新的数据存储在它们的电容器 8 0 5 上为止。然后全局时钟被激活，使晶体管 7 6 6 能传输电压且因此整个数据帧被由电容器 8 0 5 传送到反相器 7 6 9 的输入 7 6 7。这随后又一次一帧地传送数据给连接到象素电极 7 1 8 的反相器 7 6 9 的输出 7 8 3。然后线路 7 6 5 上的全局时钟信号被去激活而在下一帧数据经由数据线 7 7 8 和晶体管 7 8 1 对电容器 8 0 5 充电的同时象素数据被安全地存储到反相器 7 6 9 的输入 7 6 7 上。出现在象素镜 7 1 8 上的数据与数据线 7 7 8 上的数据的极性相反。

以上讨论的电路是驱动象素电极 7 1 8 到二值的象素电路设计。随后的讨论是关于驱动象素电极 7 1 8 到模拟电压的电路。

图 9 A 表示按照本发明另一实施例的模拟帧缓存器象素电路 9 0 1。应指出，对于模拟象素电路无需合成子帧的处理，因为按定义一模拟电路可输出灰度式图象。但是，如前面讨论的，如果一观看者顺序地（而不是同时地）看到红、绿和蓝三个分开的灰度图象，他们将合成这些图象到一起（只要它们以是以使合成发生的速率显现）。这通常发生在以近似 1 8 0 H z（3 乘 6 0 H z）开始的帧速率取 R G B R G B……的模式，它表示将一液晶滤色器由红（R）变到绿（G）变到蓝（B）或旋转一彩色盘或顺序激活红、绿和蓝光源如光发射二极管。在任何情况下，图 9 A 和 9 B 中所示出的象素电路提供依靠显示一帧之前一次俘获一整个帧来一次一整帧地转换模拟数据帧的能力。这使得可能精确地同步由 R 帧到 G 帧到 B 帧的转换而不是试着同步逐行地更新先有技术的显示器或空间光调制器。

而且，这些象素电路将促进在一单个图象的周期内快速显示多重红、绿和蓝色，这会带来各种另外的益处。例如在上述例中，利用一红、一绿和一蓝子帧形成一单个彩色图象，在此例中它延续 1 / 6 0 秒。

将较多个子帧分布进为单个彩色图象分配的时间是有利的。例如，在 1 / 6 0 秒的时间周期内可采用 6 个模拟幅帧（代替 3 个），而它们可出现的顺序为 R G B R G B，或采用 9 个模拟子帧 R G B R G B R G B，或者 1 2 个模拟子帧 R G B R G B R G B R G B，等等。在一单个彩色图象将被显示的时间期间内重复显示 R G B 组来扩展这种处理来实现视觉上平滑感觉（亦即 1 / 6 0 秒）。在这种方法中，所有的红色、绿色和蓝色子帧均可分别为相同的。上述讨论适用于任何显示红、绿和蓝子帧的顺序，而不一定需以红后绿再后蓝这样的次序显示。

在此方法中，这些子帧的显示速率高于原先的显示速率。在分配给一单个彩色图象的时间上散布多个子帧的优点是降低图象闪烁和降低运动图象中的色乱效应。术语“色乱”是指一种人类视觉系统感受到运动对象边缘周围的彩色干扰条纹的现象。也已经观察到，将红、

绿和蓝散布在降低图象闪烁和色乱方面相对于将红、绿和蓝子帧组顺序显示效果大得多。而以上及后面讨论的像素电路仍然提供能实现这样高显示速率的硬件。

像素镜 7 1 8 通过上拉和下拉晶体管被驱动到数据电压电平，下面将说明对这些晶体管的时钟控制。现在以已将前面的图象电容存储在像素镜 7 1 8 上作为前提说明电路 9 0 1。显示器的行由激活选通线 7 7 9 和 7 7 9'（即线 7 7 9 成为高和线 7 7 9' 成为低）顺序寻址。然后数据线 7 7 8 将作为限压 MOSFET 9 0 9 的栅极的电容输入端 9 0 5 充电到这些数据线 7 7 8 上的模拟电压。这将对显示器的每一行进行。

像素镜 7 1 8 被下拉晶体管 9 1 7 由全局下拉线 9 1 5 上的 HIGH（高）同时复位（设定为 0 伏）。此全局下拉线 9 1 5 可维持 HIGH 足够时间来转换某些液晶材料，如果（例如说）它们具有高的自发极化的话。这样的液晶材料的例子是做完全转换需要约 30 微秒的 BDH 7 6 4 E。在其转换时，分子电偶极子的重取向部分地中和像素电极上的电荷。如果像素电极电荷能通过液晶被转换的时间重新被充满是有益的，这样电荷的中和就不会引起电极上的电压波动，和相应的所希望的“截止”状态的波动。带有恒定偶极子的另一例是 Hoffmann La Roche 生产的手性层列扭变螺旋结构的铁电材料。其特性转换时间约为 200 微秒。全部像素镜 7 1 8 然后同时被上拉晶体管 9 2 7、亦即通过将全局上拉线 9 2 5 设定为 LOW（低）设置到它们的新模拟电压。

上述的过程发生如下。电流由 V_{dd} 线 9 3 1 经过被完全转换为“ON”的上拉晶体管 9 2 7 并通过限压晶体管 9 0 9 到像素镜 7 1 8。这里必须指出，MOSFET 经受一被称之为“箝断”的现象，它限制由“ON”晶体管所能通过的电压信号。因此，能通过的电压被限制为栅极 9 0 5（V_{gate}）的电压减去晶体管 9 0 9 的阈值电压（V_{th}）。因此像素镜 7 1 8 充电到 V_{gate} - V_{th}，由此而使得预先设定的栅压能控制像素镜 7 1 8 能充电到的电压。

在标准的CMOS处理中，n型晶体管阈值为正值，所以像素镜718不能被完全充电达到电源电压 V_{dd} 。

图9B表示一模拟帧缓存器像素电路951的略图，该电路仅利用n-FET而各像素需要一较小的晶体管和二较少寻址线。因此，这一设计较之图9A中所示的更为紧凑。仅采用n沟道晶体管免除了各像素的n源以及为固定此源电压的供电导引机构的需要。但是这种设计的确具有另一阈值电压降。这里仍然对电路951中共用的电路901的那些部件（图9A）采用同样的标号。

参看图9B，通过门781和781'被以单个门781替代。P型上拉晶体管927也由n型晶体管967所替代。这里，数据电压仅通过n型晶体管781直接传送到限压MOSFET909。因此，能被传送到门905的最大电压为 $V_{gate} - V_{th}$ ，其中 V_{gate} 和 V_{th} 与以上定义的相同。从而这就意味着，能通过限压晶体管909传送的最大电压为 $V_{dd} - 2V_{th}$ 。有可能对电路951中的晶体管依靠加以额外的屏蔽使所选择的晶体管被处理得取有不同的（这里为较低的）阈值来具有低的（也许为十分之几伏）阈值电压 V_{th} 。

从上述讨论看可将像素电路作成另外更复杂的设计。一种这样复杂的设计涉及到扩展任一前述电路来在每一像素具有多于一个的存储单元。这可以如此来达到，即以多于一根数据线进到每一像素，及在一单个选通线的控制下同时将数据钟控制多于一个存储单元。另一方面，每一像素也可以具有一单个的数据线和多于一根选通线来控制此数据线上出现的数据被钟控到哪一存储单元。输入数据的格式将确定哪一途径较可取。

多存储单元像素还需要确定在一给定时间要利用哪一存储单元控制像素电极的机构。这可能需要各像素有附加的晶体管和导线，由此而增加其复杂性和物理尺寸。这种型式的复杂像素对于如上述的在图象、如红、绿和蓝图象之间作快速转换，或对于进行数据重新格式化例如如数据在几个线上到达像素但被串行输出时做并一串行变换是

有益的。

图 9 A 中所示模拟帧缓存器像素的二存储单元方案的略图如图 1 0 中所示。此略图是一具有二存储单元的多存储单元帧缓存器像素且是以图 9 A 中的像素单元为基础的。

图 1 0 中电路除数据同时出现在二数据线 7 7 8 和 7 7 8' 上并被同时钟控到晶体管 9 0 9 和 9 0 9' 的栅极上外, 其余操作均与对图 9 A 所述相同。在驱动序列期间或者上拉晶体管 9 2 7 或者上拉晶体管 9 2 7' 被激活, 由此选择某一存储单元控制像素电压。

图 1 1 表示按照本发明的又一实施例的一个这种较复杂的像素电路 1 0 0 1。这里, 在每一像素可存储数个数字数据位并被变换成用来驱动镜/ 电极 7 1 8 的模拟信号。电路 1 0 0 1 包含有一在选通线 7 7 9 的控制下耦合到一或多个数据线 7 7 8 的 n 位数据锁存器的数据锁存器 1 0 0 5。一旦数据被装载到数据锁存器 1 0 0 5, 开关 1 0 0 9 即为全局时钟信号 7 6 5 激活而数据位被同时传送到将像素镜电极 7 1 8 驱动到所希望电压的数/模变换器 (D A C) 1 0 1 4。这一方法可很容易地扩充到结合自动直流平衡电路, 例如对照 S R A M 像素所讨论的 X O R 电路。

图 1 1 的方法要求比上面讨论的较大数量的用于电路 1 0 0 1 的晶体管。由于这一原因, 电路 1 0 0 1 对大多数显示器将未必是可取的, 因为总希望在给定的硅面积上量有尽可能多的像素。但是, 电路 1 0 0 1 和其他复杂电路对于诸如有大数量像素并不重要而更重要的是正确控制它们的光学状态的光波前校正之类的特殊应用可能是有利的。




图1A




图1B




图1C




图1D




图1E




图1F




图1G




图2A




图2B




图3C





图3D






图4D




图5A




图5B




图6A




图6B




图7A




图7B




图8




图9A




图9B




图10




图11