

(19) 中华人民共和国国家知识产权局



(12) 发明专利申请

(10) 申请公布号 CN 105990225 A

(43) 申请公布日 2016. 10. 05

---

(21) 申请号 201510084491. 7

(22) 申请日 2015. 02. 16

(71) 申请人 中芯国际集成电路制造(上海)有限公司

地址 201203 上海市浦东新区张江路 18 号

(72) 发明人 张城龙 周俊卿

(74) 专利代理机构 北京市磐华律师事务所

11336

代理人 董巍 高伟

(51) Int. Cl.

H01L 21/768(2006. 01)

G03F 1/36(2012. 01)

---


权利要求书1页 说明书3页 附图3页

(54) 发明名称

用于铜 / 低 k 互连结构的光罩优化方法和光罩

(57) 摘要

本发明提供一种用于铜 / 低 k 互连结构的光罩优化方法和光罩。所述光罩优化方法包括在铜互连线沟槽的光罩图案上添加能够产生平衡应力的孔状图案。本发明所提供的用于铜 / 低 k 互连结构的光罩优化方法能够通过对光罩图案的优化而改善铜 / 低 k 互连结构中的空洞缺陷，并且无需刻蚀或物理气相沉积等制程的改变。



1. 一种用于铜 / 低 k 互连结构的光罩优化方法, 其特征在于, 所述光罩优化方法包括在铜互连线沟槽的光罩图案上添加能够产生平衡应力的孔状图案。
2. 如权利要求 1 所述的光罩优化方法, 其特征在于, 所述光罩优化方法进一步包括 : 在平行相邻的铜互连线沟槽的光罩图案上添加所述孔状图案。
3. 如权利要求 2 所述的光罩优化方法, 其特征在于, 所述光罩优化方法进一步包括 : 在三条平行相邻的铜互连线沟槽中的中间一条铜互连线沟槽的光罩图案上添加所述孔状图案。
4. 如权利要求 3 所述的光罩优化方法, 其特征在于, 在所述三条平行相邻的铜互连线沟槽中, 所述中间一条铜互连线沟槽的长度大于其余两条铜互连线沟槽的长度。
5. 如权利要求 1-4 中的任一项所述的光罩优化方法, 其特征在于, 所述孔状图案包括多个, 每个孔状图案的大小以及各个孔状图案之间的距离均符合设计规则。
6. 如权利要求 1-4 中的任一项所述的光罩优化方法, 其特征在于, 所述光罩优化方法能够用于  $k < 2.0$  的互连结构。
7. 如权利要求 1-4 中的任一项所述的光罩优化方法, 其特征在于, 所述光罩优化方法在版图设计时实施。
8. 如权利要求 1-4 中的任一项所述的光罩优化方法, 其特征在于, 所述光罩优化方法在进行光学邻近修正时实施。
9. 一种用于铜 / 低 k 互连结构的光罩, 其特征在于, 所述光罩上包括铜互连线沟槽的光罩图案, 所述光罩图案上包括能够产生平衡应力的孔状图案。
10. 如权利要求 9 中的光罩, 其特征在于, 所述孔状图案位于三条平行相邻的铜互连线沟槽的中间一条铜互连线沟槽的光罩图案上。

## 用于铜 / 低 k 互连结构的光罩优化方法和光罩

### 技术领域

[0001] 本发明涉及半导体技术领域, 具体而言涉及一种用于铜 / 低 k 互连结构的光罩优化方法和光罩。

### 背景技术

[0002] 随着 CMOS 工艺缩至 20 纳米模式及其以下, 低 k(介电常数)或超低 k 电介质被使用作为后段工艺 (BEOL) 层间电介质, 以降低电阻 - 电容 (RC) 延迟时间。当在 20 纳米以及以下技术中 k 减小到小于 2.0 时, 超低 k 电介质更为多孔, 并且其机械强度将更差, 经刻蚀后, TiN 硬掩膜中的残余应力会使铜互连线沟槽变形, 影响后续的间隙填充进程。

### 发明内容

[0003] 针对现有技术的不足, 本发明提供一种用于铜 / 低 k 互连结构的光罩优化方法, 所述光罩优化方法包括在铜互连线沟槽的光罩图案上添加能够产生平衡应力的孔状图案。

[0004] 在本发明的一个实施例中, 所述光罩优化方法进一步包括: 在平行相邻的铜互连线沟槽的光罩图案上添加所述孔状图案。

[0005] 在本发明的一个实施例中, 所述光罩优化方法进一步包括: 在三条平行相邻的铜互连线沟槽中的中间一条铜互连线沟槽的光罩图案上添加所述孔状图案。

[0006] 在本发明的一个实施例中, 在所述三条平行相邻的铜互连线沟槽中, 所述中间一条铜互连线沟槽的长度大于其余两条铜互连线沟槽的长度。

[0007] 在本发明的一个实施例中, 所述孔状图案包括多个, 每个孔状图案的大小以及各个孔状图案之间的距离均符合设计规则。

[0008] 在本发明的一个实施例中, 所述光罩优化方法能够用于  $k < 2.0$  的互连结构。

[0009] 在本发明的一个实施例中, 所述光罩优化方法在版图设计时实施。

[0010] 在本发明的一个实施例中, 所述光罩优化方法在进行光学邻近修正时实施。

[0011] 本发明还提供一种用于铜 / 低 k 互连结构的光罩, 所述光罩上包括铜互连线沟槽的光罩图案, 所述光罩图案上包括能够产生平衡应力的孔状图案。

[0012] 在本发明的一个实施例中, 所述孔状图案位于三条平行相邻的铜互连线沟槽的中间一条铜互连线沟槽的光罩图案上。

[0013] 本发明所提供的用于铜 / 低 k 互连结构的光罩优化方法能够通过对光罩图案的优化而改善铜 / 低 k 互连结构中的空洞缺陷, 并且无需刻蚀或物理气相沉积 (PVD) 等制程的改变。

### 附图说明

[0014] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述, 用来解释本发明的原理。

[0015] 附图中:

- [0016] 图 1 示出现有的铜互连线沟槽的光罩图案的示例；
- [0017] 图 2 示出图 1 的铜互连线沟槽由于硬掩膜的残余应力导致变形的示意图；
- [0018] 图 3 示出图 1 的铜互连线沟槽的变形导致产生空洞的示意图；
- [0019] 图 4 示出根据本发明实施例的孔状图案产生平衡应力的示意图；
- [0020] 图 5 示出根据本发明实施例的铜互连线沟槽的光罩图案的示例；以及
- [0021] 图 6 示出图 5 的铜互连线沟槽生成平衡应力对抗硬掩膜的残余应力的示意图。

## 具体实施方式

[0022] 在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

[0023] 应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。

[0024] 在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述 / 该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和 / 或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和 / 或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和 / 或组的存在或添加。在此使用时，术语“和 / 或”包括相关所列项目的任何及所有组合。

[0025] 为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

[0026] 铜 / 低 k 互连结构采用铜互连线和低 k 介质材料，铜互连线和低 k 介质材料的结合可以大大降低电路的 RC 延迟时间。然而，由于低 k 材料存在硬度小、密度低、机械强度差等缺点，会引起互连结构的可靠性问题，甚至可能引起互连结构的失效。

[0027] 图 1 示出现有的铜互连线沟槽的光罩图案的示例。经过光刻和刻蚀后，铜互连线沟槽由于受到 TiN 硬掩膜中的残余应力而发生变形，正如图 2 所示出的，并且该问题随着电介质 k 值的降低而更为显著。由于这样的变形，后续的填充进程将受到影响，可能在铜互连线沟槽中形成空洞，正如图 3 所示出的。这样的情况在 MOM 状的结构中更为严重，当铜互连线沟槽与另两条铜互连线沟槽相邻时，该铜互连线沟槽的关键尺寸 (CD) 更容易因此而发生异常改变，形成多个空洞。

[0028] 针对上述问题，本发明提供一种用于铜 / 低 k 互连结构的光罩优化方法，该光罩优化方法包括在铜互连线沟槽的光罩图案上添加能够产生平衡应力的孔状图案，图 4 示出根据本发明实施例的孔状图案产生平衡应力的示意图。

[0029] 图 5 示出根据本发明实施例的铜互连线沟槽的光罩图案的示例。如图 5 所示，在如图 1 所示的铜互连线沟槽的光罩图案上添加孔状图案，孔状图案能够产生平衡应力以对抗 TiN 硬掩膜中的残余应力，从而改善铜互连线沟槽的变形问题，正如图 6 所示出的。

[0030] 具体地,可以在平行相邻的铜互连线沟槽的光罩图案上添加孔状图案。优选地,可以在三条平行相邻的铜互连线沟槽中的中间一条铜互连线沟槽的光罩图案上添加孔状图案。其中,在三条平行相邻的铜互连线沟槽中,中间一条铜互连线沟槽的长度可以大于其余两条铜互连线沟槽的长度。正如上面所述,当铜互连线沟槽与另两条铜互连线沟槽相邻时,该铜互连线沟槽的关键尺寸(CD)更容易发生异常改变,形成多个空洞。因此,可以着重针对这样的铜互连线沟槽的光罩图案添加孔状图案。

[0031] 根据本发明的实施例,所添加的孔状图案可以包括多个,每个孔状图案的大小以及各个孔状图案之间的距离均符合设计规则(Design Rule, DR)。

[0032] 正如上面所述,随着电介质k值的降低,铜互连线沟槽更易由于受到TiN硬掩膜中的残余应力而发生变形。因此,上述光罩优化方法用于铜/超低k(例如k<2.0)互连结构时更能体现其优势。

[0033] 具体地,上述光罩优化方法可以在版图设计时实施,也可以在进行光学邻近修正(Optical Proximity Correction, OPC)时实施。

[0034] 根据本发明实施例所提供的上述用于铜/低k互连结构的光罩优化方法能够通过对光罩图案的优化而改善铜/低k互连结构中的空洞缺陷,并且无需刻蚀或物理气相沉积等制程的改变,亦不会对经时击穿(Time-Dependent Dielectric Breakdown, TDDB)产生影响。

[0035] 基于上述用于铜/低k互连结构的光罩优化方法,本发明还提供一种用于铜/低k互连结构的光罩,该光罩上包括铜互连线沟槽的光罩图案,光罩图案上包括能够产生平衡应力的孔状图案。具体地,孔状图案可以位于三条平行相邻的铜互连线沟槽的中间一条铜互连线沟槽的光罩图案上。

[0036] 本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。




图 1




图 2




图 3




图 4




图 5




图 6