

(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)(11) 공개번호 10-2024-0164916  
(43) 공개일자 2024년11월21일

- (51) 국제특허분류(Int. Cl.)  
H01L 21/311 (2006.01) C23C 16/04 (2006.01)  
H01J 37/32 (2006.01) H01L 21/02 (2006.01)  
H01L 21/3213 (2006.01)
- (52) CPC특허분류  
H01L 21/31116 (2013.01)  
C23C 16/045 (2013.01)
- (21) 출원번호 10-2024-7034044
- (22) 출원일자(국제) 2023년03월10일  
심사청구일자 없음
- (85) 번역문제출일자 2024년10월11일
- (86) 국제출원번호 PCT/US2023/015028
- (87) 국제공개번호 WO 2023/177594  
국제공개일자 2023년09월21일
- (30) 우선권주장  
63/269,328 2022년03월14일 미국(US)
- (71) 출원인  
램 리써치 코포레이션  
미국 94538 캘리포니아주 프레몬트 쿠싱 파크웨이 4650
- (72) 발명자  
허드슨, 에릭 에이.  
미국, 94538 캘리포니아, 프레몬트, 쿠싱 파크웨이 4650
- (74) 대리인  
특허법인인벤싱크


전체 청구항 수 : 총 22 항

(54) 발명의 명칭 고 중형비 에칭을 위해 알데하이드 또는 이소시아네이트 화학 물질을 사용한 측벽 패시베이션

## (57) 요약

본 명세서의 다양한 실시 예들은 반도체 기판 상의 유전체 재료 내에 리세스된 피처를 형성하기 위한 방법들, 장치 및 시스템들에 관한 것이다. 별개의 에칭 동작 및 증착 동작이 순환 방식으로 채용된다. 에칭 동작 각각은 피처를 부분적으로 에칭한다. 증착 동작 각각은 에칭 동작들 동안 유전체 재료의 측방향 에칭을 방지하도록 피처의 측벽들 상에 보호 코팅을 형성한다. 보호 코팅은 측벽들을 따라 보호 코팅의 형성을 발생시키는 방법들을 사용하여 증착될 수도 있다. 일부 경우들에서, 보호 코팅은 분자 층 증착 기법들을 사용하여 증착된다. 보호 코팅은 상대적으로 저온에서 상대적으로 완전한 측벽 코팅을 발생시키는 특정한 반응 물질들을 사용하여 증착될 수도 있다. 일부 구현 예들에서, 반응 물질들 중 하나 이상은 알데하이드 작용기를 포함한다. 일부 구현 예들에서, 반응 물질들 중 하나 이상은 이소시아네이트 작용기를 포함한다.

대표도 - 도3d



(52) CPC특허분류

*H01J 37/32568* (2013.01)

*H01J 37/32577* (2013.01)

*H01L 21/02118* (2013.01)

*H01L 21/02274* (2013.01)

*H01L 21/0228* (2013.01)

*H01L 21/32137* (2013.01)

---

## 명세서

### 청구범위

#### 청구항 1

반도체 기판 상의 유전체 재료를 포함하는 스택 내에 에칭된 피처 (feature) 를 형성하는 방법에 있어서,

(a) 에칭 반응 물질을 포함하는 제 1 플라즈마를 생성하고, 기판을 상기 제 1 플라즈마에 노출시키고, 그리고 스택 내에 피처를 부분적으로 에칭하는 단계;

(b) 상기 단계 (a) 후에,

(i) 상기 기판을 제 1 반응 물질에 노출시키고 그리고 상기 제 1 반응 물질로 하여금 상기 기판 상에 흡착하게 하는 단계로서, 상기 제 1 반응 물질은 알데하이드 작용기를 포함하는, 상기 기판을 제 1 반응 물질에 노출시키고 그리고 상기 제 1 반응 물질로 하여금 상기 기판 상에 흡착하게 하는 단계,

(ii) 상기 기판을 제 2 반응 물질에 노출시키는 단계로서, 상기 제 1 반응 물질 및 상기 제 2 반응 물질은 보호막을 형성하도록 서로 반응하는, 상기 기판을 제 2 반응 물질에 노출시키는 단계, 및

(iii) 상기 보호막이 타겟 두께에 도달할 때까지 단계 (i) 및 상기 단계 (ii) 를 순환 방식으로 반복하는 단계로서, 상기 보호막은 유기 폴리머 필름인, 상기 단계 (i) 및 상기 단계 (ii) 를 순환 방식으로 반복하는 단계에 의해, 상기 피처의 측벽들 상에 상기 보호막을 증착하는 단계; 및

(c) 상기 피처가 최종 깊이로 에칭될 때까지 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계로서, 상기 단계 (b) 에서 증착된 상기 보호막은 상기 단계 (a) 동안 상기 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 상기 피처는 최종 깊이에서 약 5 이상의 종횡비를 갖는, 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계를 포함하는, 에칭된 피처를 형성하는 방법.

#### 청구항 2

제 1 항에 있어서,

상기 제 1 반응 물질은 디알데하이드 또는 트리알데하이드를 포함하는, 에칭된 피처를 형성하는 방법.

#### 청구항 3

제 2 항에 있어서,

상기 제 1 반응 물질은, 숙신디알데하이드 (succindialdehyde) ( $C_4H_6O_2$ ), 글루타르알데하이드 (glutaraldehyde) ( $C_5H_8O_2$ ), 아디프알데하이드 (adipaldehyde) ( $C_6H_{10}O_2$ ), 테레프스-알데하이드 (terephth-aldehyde) ( $C_8H_6O_2$ ), 1,4-벤젠디카복스알데하이드 (benzenedicarboxaldehyde) ( $C_6H_4(CHO)_2$ ), 오르토-프탈알데하이드 (ortho-phthalaldehyde) ( $C_8H_6O_2$ ), 1,2 벤젠디카복스알데하이드 (benzenedicarboxaldehyde) ( $C_6H_4(CHO)_2$ ), 및 2-메틸글루타르알데하이드 (methylglutaraldehyde) ( $C_6H_{10}O_2$ ) 중 적어도 하나를 포함하는, 에칭된 피처를 형성하는 방법.

#### 청구항 4

제 1 항에 있어서,

상기 제 2 반응 물질은, 디아민, 디올, 티올, 및 삼작용성 화합물 중 적어도 하나를 포함하는, 에칭된 피처를 형성하는 방법.

#### 청구항 5

제 4 항에 있어서,

상기 제 2 반응 물질은 디아민을 포함하는, 에칭된 피처를 형성하는 방법.

**청구항 6**

제 4 항에 있어서,

상기 제 2 반응 물질은, 1,2-에탄디아민 (1,2-ethanediamine), 1,3-프로판디아민 (1,3-propanediamine), 1,4-부탄디아민 (1,4-butanediamine), 에틸렌디아민 (ethylenediamine), m-자일릴렌디아민 (m-xylylenediamine), 이소포론디아민 (isophoronediamine), 1,3-시클로헥산비스(메틸아민) (1,3-cyclohexanebis(methylamine)), 1,4-비스(아미노메틸)시클로헥산 (1,4-bis(aminomethyl)cyclohexane), 4,4'-메틸렌비스(2-메틸시클로헥실아민) (4,4'-methylenebis(2-methylcyclohexylamine)), 4,4'-메틸렌비스(시클로헥실아민) (4,4'-methylenebis(cyclohexylamine)), m-페닐렌디아민 (m-phenylenediamine), p-페닐렌디아민, 4-아미노벤질아민 (4-aminobenzylamine), 3-아미노벤질아민, 4-(2-아미노에틸)아닐린 (4-(2-aminoethyl)aniline), p-자일릴렌디아민 (p-xylylenediamine), m-자일릴렌디아민, 에틸렌 글리콜, 1,3-프로판디올, 1,4-부탄디올, 1,2-에탄디올, 1,3-프로판디올, 1,4-부탄디올, (±)-3-아미노-1,2-프로판디올, 글리세롤, 비스(헥사메틸렌)트리아민, 멜라민, 디에틸렌트리아민, (±)-1,2,4-부탄트리아민, 시아누르 클로라이드(cyanuric chloride), 및 트리메틸알루미늄 중 적어도 하나를 포함하는, 에칭된 피처를 형성하는 방법.

**청구항 7**

제 1 항에 있어서,

상기 단계 (b) 에서 상기 보호 막을 증착하는 단계는 상기 기판을 플라즈마 에너지에 노출시키지 않고 달성되는, 에칭된 피처를 형성하는 방법.

**청구항 8**

제 1 항에 있어서,

상기 보호 코팅은 폴리티오아세탈 (polythioacetal) 또는 폴리아조메틴 (polyazomethine) 을 포함하는, 에칭된 피처를 형성하는 방법.

**청구항 9**

제 1 항에 있어서,

상기 단계 (a) 에서 상기 스택 내에 상기 피처를 에칭하는 단계는 반응 챔버 내에서 수행되고, 그리고 상기 단계 (b) 에서 상기 피처의 상기 측벽들 상에 상기 보호 막을 증착하는 단계는 동일한 반응 챔버 내에서 수행되는, 에칭된 피처를 형성하는 방법.

**청구항 10**

제 1 항에 있어서,

상기 에칭 반응 물질은 하나 이상의 플루오로카본들 또는 하이드로플루오로카본들을 포함하는, 에칭된 피처를 형성하는 방법.

**청구항 11**

제 1 항에 있어서,

상기 단계 (b) 에서 상기 보호 막을 증착하는 단계는 반응 챔버 내에서 발생하고, 상기 단계 (b) 에서 상기 보호 막을 증착하는 단계는 상기 단계 (b) 의 반복 각각 동안 상기 반응 챔버를 적어도 한 번 퍼지하는 (purge) 단계를 더 포함하는, 에칭된 피처를 형성하는 방법.

**청구항 12**

제 1 항에 있어서,

상기 스택은 (i) 실리콘 옥사이드 재료, 및 (ii) 실리콘 나이트라이드 재료 또는 폴리실리콘 재료의 교번하는 층들을 포함하는, 에칭된 피처를 형성하는 방법.

### 청구항 13

반도체 기판 상의 유전체 재료를 포함하는 스택 내에 에칭된 피처를 형성하는 방법에 있어서,

(a) 에칭 반응 물질을 포함하는 제 1 플라즈마를 생성하고, 기판을 상기 제 1 플라즈마에 노출시키고, 그리고 스택 내에 피처를 부분적으로 에칭하는 단계;

(b) 상기 단계 (a) 후에,

(i) 상기 기판을 제 1 반응 물질에 노출시키고 그리고 상기 제 1 반응 물질로 하여금 상기 기판 상에 흡착하게 하는 단계로서, 상기 제 1 반응 물질은 이소시아네이트 (isocyanate) 작용기를 포함하는, 상기 기판을 제 1 반응 물질에 노출시키고 그리고 상기 제 1 반응 물질로 하여금 상기 기판 상에 흡착하게 하는 단계,

(ii) 상기 기판을 제 2 반응 물질에 노출시키는 단계로서, 상기 제 1 반응 물질 및 상기 제 2 반응 물질은 보호막을 형성하도록 서로 반응하는, 상기 기판을 제 2 반응 물질에 노출시키는 단계, 및

(iii) 상기 보호 막이 타겟 두께에 도달할 때까지 단계 (i) 및 상기 단계 (ii) 를 순환 방식으로 반복하는 단계로서, 상기 보호 막은 유기 폴리머 필름인, 상기 단계 (i) 및 상기 단계 (ii) 를 순환 방식으로 반복하는 단계에 의해, 상기 피처의 측벽들 상에 상기 보호 막을 증착하는 단계; 및

(c) 상기 피처가 최종 깊이로 에칭될 때까지 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계로서, 상기 단계 (b) 에서 증착된 상기 보호 막은 상기 단계 (a) 동안 상기 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 상기 피처는 최종 깊이에서 약 5 이상의 종횡비를 갖는, 상기 단계 (a) 및 상기 단계 (b) 를 반복하는 단계를 포함하는, 에칭된 피처를 형성하는 방법.

### 청구항 14

제 13 항에 있어서,

상기 제 1 반응 물질은 디이소시아네이트 (diisocyanate) 를 포함하는, 에칭된 피처를 형성하는 방법.

### 청구항 15

제 14 항에 있어서,

상기 디이소시아네이트는, 톨릴렌-2,4-디이소시아네이트, 1,3-비스(이소시아네이트메틸)시클로헥산, 헥사메틸렌 디이소시아네이트, m-자일릴렌 디이소시아네이트, 1,3-비스(1-이소시아네이트-1-메틸에틸)벤젠, 이소포론 디이소시아네이트, 디페닐메탄 4,4'-디이소시아네이트, 4,4'-메틸렌비스(시클로헥실 이소시아네이트), 톨릴렌-2,6-디이소시아네이트, 1,4-페닐렌 디이소시아네이트, 1,3-페닐렌 디이소시아네이트, 및 3,3'-디메틸-4,4'-비페닐렌 디이소시아네이트 중 적어도 하나를 포함하는, 에칭된 피처를 형성하는 방법.

### 청구항 16

제 13 항에 있어서,

상기 제 2 반응 물질은, 디아민, 디올, 티올, 및 삼작용성 화합물 중 적어도 하나를 포함하는, 에칭된 피처를 형성하는 방법.

### 청구항 17

제 16 항에 있어서,

상기 제 2 반응 물질은 디아민을 포함하는, 에칭된 피처를 형성하는 방법.

### 청구항 18

제 17 항에 있어서,

상기 디아민은, 1,2-에탄디아민, 1,3-프로판디아민, 1,4-부탄디아민, 에틸렌디아민, m-자일릴렌디아민, 이소포론디아민, 1,3-시클로헥산비스(메틸아민), 1,4-비스(아미노메틸)시클로헥산, 4,4'-메틸렌비스(2-메틸시클로헥실아민), 4,4'-메틸렌비스(시클로헥실아민), m-페닐렌디아민, p-페닐렌디아민, 4-아미노벤질아민, 3-아미노벤질아민, 4-(2-아미노에틸)아닐린, p-자일릴렌디아민, 및 m-자일릴렌디아민 중 적어도 하나를 포함하는, 에칭된 피처

를 형성하는 방법.

#### 청구항 19

제 13 항에 있어서,

상기 단계 (b) 에서 상기 보호 막을 증착하는 단계는 상기 기판을 플라즈마 에너지에 노출시키지 않고 달성되는, 에칭된 피처를 형성하는 방법.

#### 청구항 20

제 13 항에 있어서,

상기 보호 코팅은 폴리우레아 (polyurea) 또는 폴리우레탄 (polyurethane) 을 포함하는, 에칭된 피처를 형성하는 방법.

#### 청구항 21

제 13 항에 있어서,

상기 단계 (b) 에서 상기 보호 막을 증착하는 단계는 반응 챔버 내에서 발생하고, 그리고 상기 단계 (b) 에서 상기 보호 막을 증착하는 단계는 상기 단계 (b) 의 반복 각각 동안 상기 반응 챔버를 적어도 한 번 퍼지하는 단계를 더 포함하는, 에칭된 피처를 형성하는 방법.

#### 청구항 22

제 13 항에 있어서,

상기 스택은 (i) 실리콘 옥사이드 재료, 및 (ii) 실리콘 나이트라이드 재료 또는 폴리실리콘 재료의 교번하는 층들을 포함하는, 에칭된 피처를 형성하는 방법.

### 발명의 설명

#### 배경 기술

[0001] 반도체 디바이스들의 제조 동안 빈번하게 채용된 일 프로세스는 유전체 재료 내에 에칭된 실린더의 형성이다. 이러한 프로세스가 발생할 수도 있는 예시적인 맥락들은 이로 제한되는 것은 아니지만, DRAM 및 3D NAND 구조체들과 같은 메모리 적용 예들을 포함한다. 반도체 산업이 발전하고 디바이스 치수들이 더 작아짐에 따라, 이러한 실린더들은 특히 좁은 폭들 및/또는 깊은 깊이들을 갖는 고 종횡비 실린더들에 대해 균일한 방식으로 에칭하기가 점점 더 어려워진다.

#### 발명의 내용

[0002] 참조로서 인용

[0003] PCT 신청 양식은 본 출원의 일부로서 본 명세서와 동시에 제출되었다. 본 출원이 동시에 제출된 PCT 신청 양식에서 식별된 바와 같이 우선권 또는 이익을 주장하는 출원 각각은 전체가 모든 목적들을 위해 참조로서 인용되었다.

[0004] 본 명세서의 특정 실시 예들은 반도체 기판 상에 유전체 재료를 포함하는 스택 (stack) 내에 에칭된 피처 (feature) 를 형성하기 위한 방법들 및 장치에 관한 것이다. 개시된 실시 예들은 에칭된 피처의 측벽들 상에 패시베이션 재료를 증착하기 위한 특정 기법들 (techniques) 을 활용할 수도 있고, 그에 따라 에칭이 고 종횡비들 (high aspect ratios) 로 발생하게 한다. 일부 실시 예들에서, 특정한 반응 물질들 또는 반응 물질들의 분류들이 패시베이션 재료를 증착하도록 사용될 수도 있다. 일부 예들에서, 하나 이상의 반응 물질들은 알데하이드 작용기를 포함할 수도 있다. 다른 예들에서, 하나 이상의 반응 물질들은 이소시아네이트 (isocyanate) 작용기를 포함할 수도 있다.

[0005] 개시된 실시 예들의 일 양태에서, 반도체 기판 상의 유전체 재료를 포함하는 스택 내에 에칭된 피처 (feature) 를 형성하는 방법이 제공된다. 이 방법은, (a) 에칭 반응 물질을 포함하는 제 1 플라즈마를 생성하고, 기판을 제 1 플라즈마에 노출시키고, 그리고 유전체 재료 내에 피처를 부분적으로 에칭하는 단계; (b) 단계 (a) 후에,

(i) 기판을 제 1 반응 물질에 노출시키고 그리고 제 1 반응 물질로 하여금 기판 상에 흡착하게 하는 단계로서, 제 1 반응 물질은 알데하이드 작용기를 포함하는, 기판을 제 1 반응 물질에 노출시키고 그리고 제 1 반응 물질로 하여금 기판 상에 흡착하게 하는 단계, (ii) 기판을 제 2 반응 물질에 노출시키는 단계로서, 제 1 반응 물질 및 제 2 반응 물질은 보호 막을 형성하도록 서로 반응하는, 기판을 제 2 반응 물질에 노출시키는 단계, 및 (iii) 보호 막이 타깃 두께에 도달할 때까지 단계 (i) 및 단계 (ii) 를 순환 방식으로 반복하는 단계로서, 보호 막은 유기 폴리머 필름인, 단계 (i) 및 단계 (ii) 를 순환 방식으로 반복하는 단계에 의해, 피처의 측벽들 상에 보호 막을 증착하는 단계; 및 (c) 피처가 최종 깊이로 에칭될 때까지 단계 (a)-단계 (b) 를 반복하는 단계로서, 단계 (b) 에서 증착된 보호 막은 단계 (a) 동안 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 피처는 최종 깊이에서 약 5 이상의 종횡비를 갖는, 단계 (a) 및 단계 (b) 를 반복하는 단계를 포함한다.

[0006]

일부 구현 예들에서, 제 1 반응 물질은 디알데하이드 또는 트리알데하이드를 포함한다. 일부 구현 예들에서, 제 1 반응 물질은 숙신디알데하이드 (succindialdehyde) ( $C_4H_6O_2$ ), 글루타르알데하이드 (glutaraldehyde) ( $C_5H_8O_2$ ), 아디프알데하이드 (adipaldehyde) ( $C_6H_{10}O_2$ ), 테레프스-알데하이드 (terephth-aldehyde) ( $C_8H_6O_2$ ), 1,4-벤젠디카복스알데하이드 (benzenedicarboxaldehyde) ( $C_6H_4(CHO)_2$ ), 오르토-프탈알데하이드 (ortho-phthalaldehyde) ( $C_8H_6O_2$ ), 1,2 벤젠디카복스알데하이드 (benzenedicarboxaldehyde) ( $C_6H_4(CHO)_2$ ), 및 2-메틸 글루타르알데하이드 (methylglutaraldehyde) ( $C_6H_{10}O_2$ ) 를 포함한다. 일부 구현 예들에서, 제 2 반응 물질은: 디아민, 디올, 티올, 및 삼작용성 화합물 중 적어도 하나를 포함한다. 일부 경우들에서, 제 2 반응 물질은 디아민을 포함한다. 일부 경우들에서, 제 2 반응 물질은: 1,2-에탄디아민 (1,2-ethanediamine), 1,3-프로판디아민 (1,3-propanediamine), 1,4-부탄디아민 (1,4-butanediamine), 에틸렌디아민 (ethylenediamine), m-자일렌렌디아민 (m-xylylenediamine), 이소포론디아민 (isophoronediamine), 1,3-시클로헥산비스(메틸아민) (1,3-cyclohexanebis(methylamine)), 1,4-비스(아미노메틸)시클로헥산 (1,4-bis(aminomethyl)cyclohexane), 4,4'-메틸렌비스(2-메틸시클로헥실아민) (4,4'-methylenebis(2-methylcyclohexylamine)), 4,4'-메틸렌비스(시클로헥실아민) (4,4'-methylenebis(cyclohexylamine)), m-페닐렌디아민 (m-phenylenediamine), p-페닐렌디아민, 4-아미노벤질아민 (4-aminobenzylamine), 3-아미노벤질아민, 4-(2-아미노에틸)아닐린 (4-(2-aminoethyl)aniline), p-자일렌렌디아민 (p-xylylenediamine), m-자일렌렌디아민, 에틸렌 글리콜, 1,3-프로판디올, 1,4-부탄디올, 1,2-에탄디티올, 1,3-프로판디티올, 1,4-부탄디티올, (±)-3-아미노-1,2-프로판디올, 글리세롤, 비스(헥사메틸렌)트리아민, 펠라민, 디에틸렌트리아민, (±)-1,2,4-부탄트리올, 시아누르 클로라이드(cyanuric chloride), 및 트리메틸알루미늄 중 적어도 하나를 포함한다.

[0007]

일부 구현 예들에서, 단계 (b) 에서 보호 막을 증착하는 단계는 기판을 플라즈마 에너지에 노출시키지 않고 달성된다. 일부 구현 예들에서, 보호 코팅은 폴리아조메틴 (polyazomethine) 또는 폴리티오아세탈 (polythioacetal) 을 포함한다. 일부 구현 예들에서, 단계 (a) 에서 스택 내에 피처를 에칭하는 단계는 반응 챔버 내에서 수행되고, 단계 (b) 에서 피처의 측벽들 상에 보호 막을 증착하는 단계는 동일한 반응 챔버 내에서 수행된다. 일부 구현 예들에서, 에칭 반응 물질은 하나 이상의 플루오로카본들 또는 하이드로플루오로카본들을 포함한다. 일부 구현 예들에서, 단계 (b) 에서 보호 막을 증착하는 단계는 반응 챔버 내에서 발생하고, 단계 (b) 에서 보호 막을 증착하는 단계는 동작 (b) 의 반복 각각 동안 반응 챔버를 적어도 한 번 퍼지하는 (purge) 단계를 더 포함한다. 일부 구현 예들에서, 스택은 (i) 실리콘 옥사이드 재료, 및 (ii) 실리콘 나이트라이드 재료 또는 폴리실리콘 재료의 교번하는 층들을 포함한다. 일부 구현 예들에서, 보호 막은 피처의 실질적으로 전체 깊이를 따라 증착된다. 일부 구현 예들에서, 피처는 최종 깊이에서 약 20 이상의 종횡비를 갖는다.

[0008]

개시된 실시 예들의 또 다른 양태에서, 반도체 기판 상의 유전체 재료를 포함하는 스택 내에 에칭된 피처를 형성하는 방법이 제공된다. 이 방법은, (a) 에칭 반응 물질을 포함하는 제 1 플라즈마를 생성하고, 기판을 제 1 플라즈마에 노출시키고, 그리고 유전체 재료 내에 피처를 부분적으로 에칭하는 단계; (b) 단계 (a) 후에, (i) 기판을 제 1 반응 물질에 노출시키고 그리고 제 1 반응 물질로 하여금 기판 상에 흡착하게 하는 단계로서, 제 1 반응 물질은 이소시아네이트 작용기를 포함하는, 기판을 제 1 반응 물질에 노출시키고 그리고 제 1 반응 물질로 하여금 기판 상에 흡착하게 하는 단계, (ii) 기판을 제 2 반응 물질에 노출시키는 단계로서, 제 1 반응 물질 및 제 2 반응 물질은 보호 막을 형성하도록 서로 반응하는, 기판을 제 2 반응 물질에 노출시키는 단계, 및 (iii) 보호 막이 타깃 두께에 도달할 때까지 단계 (i) 및 단계 (ii) 를 순환 방식으로 반복하는 단계로서, 보호 막은 유기 폴리머 필름인, 단계 (i) 및 단계 (ii) 를 순환 방식으로 반복하는 단계에 의해, 피처의 측벽들 상에 보호 막을 증착하는 단계; 및 (c) 피처가 최종 깊이로 에칭될 때까지 단계 (a)-단계 (b) 를 반복하는 단계로서, 단계 (b) 에서 증착된 보호 막은 단계 (a) 동안 피처의 측방향 에칭을 실질적으로 방지하고, 그리고 피처는 최

중 깊이에서 약 5 이상의 중형비를 갖는, 단계 (a) 및 단계 (b) 를 반복하는 단계를 포함한다.

[0009] 일부 구현 예들에서, 제 1 반응 물질은 디이소시아네이트 (diisocyanate) 를 포함한다. 일부 경우들에서, 디이소시아네이트는: 톨릴렌-2,4-디이소시아네이트, 1,3-비스(이소시아네이트메틸)시클로헥산, 헥사메틸렌 디이소시아네이트, m-자일릴렌 디이소시아네이트, 1,3-비스(1-이소시아네이트-1-메틸에틸)벤젠, 이소포론 디이소시아네이트, 디페닐메탄 4,4'-디이소시아네이트, 4,4'-메틸렌비스(시클로헥실 이소시아네이트), 톨릴렌-2,6-디이소시아네이트, 1,4-페닐렌 디이소시아네이트, 1,3-페닐렌 디이소시아네이트, 및 3,3'-디메틸-4,4'-비페닐렌 디이소시아네이트 중 적어도 하나를 포함한다.

[0010] 일부 구현 예들에서, 제 2 반응 물질은: 디아민, 디올, 티올, 및 삼작용성 화합물 중 적어도 하나를 포함한다. 일부 경우들에서, 제 2 반응 물질은 디아민을 포함한다. 일부 경우들에서, 제 2 반응 물질은: 1,2-에탄디아민, 1,3-프로판디아민, 1,4-부탄디아민, 에틸렌디아민, m-자일릴렌디아민, 이소포론디아민, 1,3-시클로헥산비스(메틸아민), 1,4-비스(아미노메틸)시클로헥산, 4,4'-메틸렌비스(2-메틸시클로헥실아민), 4,4'-메틸렌비스(시클로헥실아민), m-페닐렌디아민, p-페닐렌디아민, 4-아미노벤질아민, 3-아미노벤질아민, 4-(2-아미노에틸)아닐린, p-자일릴렌디아민, 및 m-자일릴렌디아민, 에틸렌글리콜, 1,3-프로판디올, 1,4-부탄디올, 1,2-에탄디티올, 1,3-프로판디티올, 1,4-부탄디티올, (±)-3-아미노-1,2-프로판디올, 글리세롤, 비스(헥사메틸렌)트리아민, 멜라민, 디에틸렌트리아민, (±)-1,2,4-부탄트리아민, 시아누르 클로라이드, 및 트리메틸알루미늄 중 적어도 하나를 포함한다.

[0011] 일부 구현 예들에서, 단계 (b) 에서 보호 막을 증착하는 단계는 기판을 플라즈마 에너지에 노출시키지 않고 달성된다. 일부 구현 예들에서, 보호 코팅은 폴리우레탄 (polyurethane) 또는 폴리우레아 (polyurea) 를 포함한다. 일부 구현 예들에서, 단계 (a) 에서 스택 내에 피처를 에칭하는 단계는 반응 챔버 내에서 수행되고, 단계 (b) 에서 피처의 측벽들 상에 보호 막을 증착하는 단계는 동일한 반응 챔버 내에서 수행된다. 일부 구현 예들에서, 에칭 반응 물질은 하나 이상의 플루오로카본들 또는 하이드로플루오로카본들을 포함한다. 일부 구현 예들에서, 단계 (b) 에서 보호 막을 증착하는 단계는 반응 챔버 내에서 발생하고, 단계 (b) 에서 보호 막을 증착하는 단계는 동작 (b) 의 반복 각각 동안 반응 챔버를 적어도 한 번 퍼지하는 단계를 더 포함한다. 일부 구현 예들에서, 스택은 (i) 실리콘 옥사이드 재료, 및 (ii) 실리콘 나이트라이드 재료 또는 폴리실리콘 재료의 교번하는 층들을 포함한다. 일부 구현 예들에서, 보호 막은 피처의 실질적으로 전체 깊이를 따라 증착된다. 일부 구현 예들에서, 피처는 최종 깊이에서 약 20 이상의 중형비를 갖는다.

[0012] 이들 및 다른 특징들은 연관된 도면들을 참조하여 이하에 기술될 (describe) 것이다.

## 도면의 간단한 설명

[0013] 도 1은 측벽들의 오버-에칭으로 인해 바람직하지 않은 보우 (bow) 를 갖는 에칭된 실린더를 예시한다.

도 2a는 다양한 개시된 실시 예들에 따른 반도체 기판 상에 에칭된 피처를 형성하는 방법에 대한 플로우차트를 제시한다.

도 2b는 특정 실시 예들에 따른 부분적으로 에칭된 피처의 측벽들 상에 보호 막을 증착하는 방법에 대한 플로우차트를 제시한다.

도 2c 및 도 2d는 사용된 반응 물질들이 글루타르알데하이드 및 에틸렌디아민을 포함하는 보호 막을 형성하기 위한 특정한 증착 반응들을 예시한다.

도 3a 내지 도 3d는 다양한 실시 예들에 따른 실린더들이 순환적으로 에칭되고 보호 측벽 코팅으로 코팅될 때 반도체 기판 내의 에칭된 실린더들을 도시한다.

도 4a 내지 도 4c는 특정한 실시 예들에 따른 본 명세서에 기술된 에칭 프로세스들을 수행하도록 사용될 수도 있는 반응 챔버를 예시한다.

도 5는 특정한 실시 예들에 따른 본 명세서에 기술된 증착 프로세스들을 수행하기 위해 사용될 수도 있는 반응 챔버를 도시한다.

도 6은 특정한 구현 예들에서 증착 프로세스들을 수행하도록 사용될 수도 있는 멀티-스테이션 장치를 도시한다.

도 7은 특정한 실시 예들에 따른 증착 및 에칭 모두를 실시하도록 사용될 수도 있는 클러스터 톨을 제공한다.

## 발명을 실시하기 위한 구체적인 내용

- [0014] 본 명세서에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판" 및 "부분적으로 제조된 집적 회로"는 상호 교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 웨이퍼 상의 집적 회로 제조의 많은 단계들 중 임의의 단계 동안의 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업계에서 사용된 웨이퍼 또는 기판은 통상적으로 200 mm, 또는 300 mm, 또는 450 mm의 직경을 갖는다. 이하의 상세한 기술 (description)은 본 발명이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 발명은 이렇게 제한되지 않는다. 워크피스 (work piece)는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 더하여, 본 발명의 이점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들, 마이크로-기계 디바이스들 등과 같은 다양한 물품들을 포함한다.
- [0015] 이하의 기술에서, 제시된 실시 예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 개시된 실시 예들은 이 구체적인 상세들 중 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시 예들을 불필요하게 모호하게 하지 않기 위해 자세히 기술되지 않았다. 개시된 실시 예들이 구체적인 실시 예들과 함께 기술될 것이지만, 이는 개시된 실시 예들을 제한하는 것으로 의도되지 않았다는 것이 이해될 것이다.
- [0016] I. 유전체 재료에 고 종횡비 피쳐들을 에칭하기 위한 기법
- [0017] 특정한 반도체 디바이스들의 제조는 유전체 재료 또는 재료들 내에 피쳐들을 에칭하는 것을 수반한다. 유전체 재료는 재료의 단일 층 또는 재료들의 스택일 수도 있다. 일부 경우들에서 스택은 유전체 재료의 교번하는 층들 (예를 들어, 실리콘 나이트라이드 및 실리콘 옥사이드)을 포함한다. 일 예시적인 에칭된 피쳐는 고 종횡비를 가질 수도 있는 실린더이다. 이러한 피쳐들의 종횡비가 계속해서 증가함에 따라, 유전체 재료들 내에 피쳐들을 에칭하는 것이 점점 더 어려워진다. 고 종횡비 피쳐들의 에칭 동안 발생하는 일 문제는 불균일한 에칭 프로파일이다. 즉, 피쳐들은 곧은 하향 (straight downward) 방향으로 에칭되지 않는다. 대신, 피쳐들의 측면들은 종종 에칭된 피쳐의 중간 부분이 피쳐의 상단 부분 및/또는 하단 부분보다 넓도록 (즉, 더 에칭되도록) 보우한다 (bow). 피쳐들의 중간 부분 근방에서 이 오버-에칭은 남아 있는 재료의 절충된 구조적 및/또는 전자적 무결성을 발생시킬 수 있다. 외향으로 보잉하는 피쳐의 부분은 총 피쳐 깊이의 상대적으로 작은 부분, 또는 상대적으로 더 큰 부분을 점유할 수도 있다. 외향으로 보잉하는 (bow) 피쳐의 부분은 피쳐의 임계 치수 (critical dimension; CD)가 최대인 곳이다. 임계 치수는 미리 결정된 (given) 스폿 (spot)에서 피쳐의 직경에 대응한다. 피쳐의 다른 곳에서, 예를 들어 피쳐의 하단부에서 또는 하단부 근방의 CD와 거의 동일한 피쳐의 최대 CD가 대체로 바람직하다.
- [0018] 어떠한 이론 또는 작용 메커니즘에도 얽매이지 않고, 실린더 또는 다른 피쳐의 중간 부분에서의 오버-에칭은 실린더의 측면들이 에칭으로부터 불충분하게 보호되기 때문에 적어도 부분적으로 발생한다고 여겨진다. 종래의 에칭 화학 물질은 유전체 재료에 실린더들을 형성하기 위해 플루오로카본 에천트들을 활용한다. 플루오로카본 에천트들은 플라즈마 노출에 의해 여기되고, 이는 예를 들어 CF, CF<sub>2</sub>, 및 CF<sub>3</sub>를 포함하는 다양한 플루오로카본 단편들 (fragments)의 형성을 발생시킨다. 반응성 플루오로카본 단편들은 이온들의 도움으로 피쳐 (예를 들어, 실린더)의 하단부에서 유전체 재료를 에칭한다. 다른 플루오로카본 단편들은 에칭될 실린더의 측면들 상에 증착되어, 보호 폴리머 측면 코팅을 형성한다. 이 보호 측면 코팅은 피쳐의 측면들과 반대로 피쳐의 하단부에서 우선적인 에칭을 촉진한다. 이 측면 보호 없이, 피쳐는 측면 보호가 불충분한 더 넓은 에칭/실린더 폭을 갖는 불균일한 프로파일을 가정하기 시작한다.
- [0019] 측면 보호는 특히 고 종횡비 피쳐들에서 달성하기 어렵다. 이 어려움에 대한 일 이유는 기존의 플루오로카본 기반 프로세스들이 에칭될 실린더 내에서 깊은 보호 폴리머 측면 코팅을 형성할 수 없다는 것이다. 도 1은 패터닝된 마스크 층 (106)으로 코팅된 유전체 재료 (103) 내에 에칭되는 실린더 (102)의 도면을 제공한다. 이하의 논의는 때때로 실린더들을 인용하지만, 개념들은 직사각형들, 및 다른 다각형들과 같은 다른 피쳐 형상들에 적용된다. 보호 폴리머 측면 코팅 (104)은 실린더 (102)의 상단 부분 근방에 집중된다. C<sub>x</sub>F<sub>y</sub> 화학 물질은 실린더를 수직으로 에칭하기 위한 에칭 반응 물질(들), 뿐만 아니라 보호 폴리머 측면 코팅 (104)을 형성하는 반응 물질(들) 모두를 제공한다. 보호 폴리머 측면 코팅 (104)이 실린더 내로 깊게 연장하지 않기 때문에 (즉, 측면 상에 불충분한 증착이 있음), 실린더 (102)의 중간 부분은 실린더 (102)의 상단 부분보다 넓어진다. 실린더 (102)의 더 넓은 중간 부분은 보우 (105)로 지칭된다. 보우는 보우 영역 (상대적으로 더

넓은 영역)에서의 피처의 임계 치수 (critical dimension)와 보우 영역 아래의 피처의 임계 치수 사이의 비교의 관점에서 수치적으로 기술될 수 있다. 보우는 거리 (예를 들어, 피처의 가장 넓은 부분의 임계 치수-보우 아래 피처의 가장 좁은 부분의 임계 치수)의 면에서 또는 비율/백분율 (피처의 가장 넓은 부분의 임계 치수/보우 아래 피처의 가장 좁은 부분의 임계 치수)의 면에서 수치적으로 보고될 수도 있다. 이 보우 (105) 및 관련된 불균일한 에칭 프로파일은 바람직하지 않다. 이 타입의 에칭 프로세스에서 종종 사용되는 고 이온 에너지들 때문에, 고 종횡비들의 실린더들을 에칭할 때 보우들이 종종 생성된다. 일부 적용 예들에서, 약 5만쯤 낮은 종횡비들에서도 보우들이 생성된다. 이와 같이, 종래의 플루오로카본 에칭 화학 물질은 통상적으로 유전체 재료들에 상대적으로 낮은 종횡비 실린더들을 형성하는 것으로 제한된다. 일부 최신 적용 예들은 종래의 에칭 화학 물질로 달성될 수 있는 것보다 높은 종횡비들을 갖는 실린더들을 필요로 한다.

## [0020] II. 맥락 및 적용 예들

[0021] 본 명세서의 다양한 실시 예들에서, 피처들이 표면 상에 유전체 재료를 갖는 기관 (통상적으로 반도체 웨이퍼) 내에 에칭된다. 에칭 프로세스들은 일반적으로 플라스마-기반 에칭 프로세스들이다. 전체 피처 형성 프로세스는 스테이지들: 유전체 재료의 에칭으로 지향된 일 스테이지 및 유전체 재료를 실질적으로 에칭하지 않고 보호 측벽 코팅 형성으로 지향된 또 다른 스테이지에서 발생할 수도 있다. 보호 측벽 코팅은 측벽들을 패시베이팅하고 피처가 오버-에칭되는 것을 방지한다 (즉, 측벽 코팅은 피처의 측방향 에칭을 방지한다). 이들 2 스테이지들은 피처가 최종 깊이로 에칭될 때까지 반복될 수 있다. 이들 2 스테이지들을 순환시킴으로써, 피처의 직경은 피처의 전체 깊이에 걸쳐 제어될 수 있고, 이에 따라 더 균일한 직경들/개선된 프로파일들을 갖는 피처들을 형성한다.

[0022] 본 명세서에서 사용될 때 "피처 (feature)"는 기관, 통상적으로 반도체 디바이스 제조 동작에서 수정될 표면의 비-평면형 구조체들을 지칭할 수도 있다. "네거티브 피처들 (negative features)" 또는 "리세스된 피처들 (recessed features)"로 또한 지칭될 수도 있는 피처들의 예들은 트렌치들, 홀들, 비아들, 갭들, 리세스된 영역들 등을 포함한다. 이들 용어들은 본 개시에서 상호 교환 가능하게 사용될 수도 있다. 피처의 일 예는 기관의 표면의 리세스이다. 피처는 통상적으로 종횡비 (깊이 대 측면 치수)를 갖는다. 피처는 좁은 개구부들 및/또는 재진입 (re-entrant) 개구부들, 피처 내의 협착부들 (constrictions), 및 고 종횡비들 (aspect ratios) 중 하나 이상으로 특징화될 수도 있다. 피처들은 실린더들, 직사각형들, 정사각형들, 다른 다각형 리세스들, 트렌치들 등을 포함하지만, 이로 제한되지 않는, 많은 상이한 형상들을 가질 수 있다.

[0023] 종횡비들은 피처의 임계 치수 (종종 폭/직경)에 대한 피처의 깊이의 비교이다. 예를 들어, 2  $\mu\text{m}$ 의 깊이 및 50 nm의 폭을 갖는 실린더는 40:1의 종횡비를 갖고, 종종 40으로 더 간단하게 언급된다. 피처가 피처의 깊이에 걸쳐 불균일한 임계 치수를 가질 수도 있기 때문에, 종횡비는 측정되는 곳에 따라 가변할 수 있다. 예를 들어, 때때로 에칭된 실린더는 상단 부분 및 하단 부분보다 더 넓은 중간 부분을 가질 수도 있다. 이러한 더 넓은 중간 섹션은 상기 주지된 바와 같이, 보우로 지칭될 수도 있다. 실린더의 상단부 (즉, 넥)에서 임계 치수에 기초하여 측정된 종횡비는 실린더의 더 넓은 중간/보우에서 임계 치수에 기초하여 측정된 종횡비보다 더 높을 것이다. 본 명세서에 사용된 바와 같이, 종횡비들은 달리 언급되지 않는 한, 피처의 개구부에 근접한 임계 치수에 기초하여 측정된다.

[0024] 개시된 방법들을 통해 형성된 피처들은 고 종횡비 피처들일 수도 있다. 일부 적용 예들에서, 고 종횡비 피처는 적어도 약 5, 적어도 약 10, 적어도 약 20, 적어도 약 30, 적어도 약 40, 적어도 약 50, 적어도 약 60, 적어도 약 80, 또는 적어도 약 100의 종횡비를 갖는 피처이다. 개시된 방법들을 통해 형성된 피처들의 임계 치수는 약 200 nm 이하, 예를 들어 약 100 nm 이하, 약 50 nm 이하, 또는 약 20 nm 이하일 수도 있다.

[0025] 피처가 에칭되는 재료는 다양한 경우들에서 유전체 재료일 수도 있다. 예시적인 재료들은 이로 제한되지 않지만, 실리콘 옥사이드들, 실리콘 나이트라이드들, 실리콘 카바이드들, 옥시나이트라이드들, 옥시카바이드들, 카보-나이트라이드들, 이들 재료들의 도핑된 (예를 들어, 붕소, 인 등으로 도핑된) 버전들, 및 이들 재료들의 임의의 조합들로부터의 라미네이트들 (laminates)을 포함한다. 특정한 예시적인 재료들은  $\text{SiO}_2$ ,  $\text{SiN}$ ,  $\text{SiON}$ ,  $\text{SiOC}$ ,  $\text{SiCN}$  등의 화학량론적 및 비-화학량론적 체제들을 포함한다. 에칭될 재료 또는 재료들은 또한 다른 원소들, 예를 들어 다양한 경우들에서 수소를 포함할 수도 있다. 일부 실시 예들에서, 에칭될 나이트라이드 및/또는 옥사이드 재료는 수소를 포함하는 조성을 갖는다. 본 명세서에 사용된 바와 같이, 실리콘 옥사이드 재료들, 실리콘 나이트라이드 재료들 등은 이러한 재료들의 화학량론적 버전 및 비-화학량론적 버전 모두를 포함하고, 그리고 이러한 재료들은 상기 기술된 바와 같이, 다른 원소들이 포함될 수도 있다는 것이 이해된다.

[0026] 개시된 방법들에 대한 일 적용 예는 DRAM 디바이스 형성의 맥락에 있다. 이 경우, 피처는 주로 실리콘 옥사이드

드로 에칭될 수도 있다. 기판은 또한 예를 들어 1 개, 2 개, 또는 그 이상의 실리콘 나이트라이드 층들을 포함할 수도 있다. 일 예에서, 기판은 2 개의 실리콘 나이트라이드 층들 사이에 샌드위치된 실리콘 옥사이드 층을 포함하고, 실리콘 옥사이드 층은 약 800 nm 내지 약 1200 nm의 두께이고 그리고 실리콘 나이트라이드 층들 중 하나 이상은 약 300 nm 내지 약 400 nm의 두께이다. 에칭된 피처는 약 1  $\mu\text{m}$  내지 약 3  $\mu\text{m}$ , 예를 들어 약 1.5  $\mu\text{m}$  내지 약 2  $\mu\text{m}$ 의 최종 깊이를 갖는 실린더일 수도 있다. 실린더는 약 20 nm 내지 약 50 nm, 예를 들어 약 25 nm 내지 약 30 nm의 폭을 가질 수도 있다. 실린더가 에칭된 후, 커패시터 메모리 셀이 내부에 형성될 수 있다.

[0027] 개시된 방법들에 대한 또 다른 적용 예는 수직 NAND (VNAND, 또한 3D NAND로 지칭됨) 디바이스 형성의 맥락에 있다. 이 경우, 피처가 에칭되는 재료는 반복되는 층상 (layered) 구조를 가질 수도 있다. 예를 들어, 재료는 옥사이드 (예를 들어,  $\text{SiO}_2$ ) 및 나이트라이드 (예를 들어,  $\text{SiN}$ ) 의 교번하는 층들, 또는 옥사이드 (예를 들어,  $\text{SiO}_2$ ) 및 폴리실리콘의 교번하는 층들을 포함할 수도 있다. 교번하는 층들은 재료들의 쌍들을 형성한다. 일부 경우들에서, 쌍들의 수는 적어도 약 20 개, 적어도 약 30 개, 적어도 약 40 개, 적어도 약 60 개, 또는 적어도 약 70 개일 수도 있다. 옥사이드 층들은 약 20 nm 내지 약 50 nm, 예를 들어 약 30 nm 내지 약 40 nm의 두께를 가질 수도 있다. 나이트라이드 층 또는 폴리실리콘 층은 약 20 nm 내지 약 50 nm, 예를 들어 약 30 nm 내지 약 40 nm의 두께를 가질 수도 있다. 교번하는 층 내로 에칭된 피처는 약 2  $\mu\text{m}$  내지 약 6  $\mu\text{m}$ , 예를 들어 약 3  $\mu\text{m}$  내지 약 5  $\mu\text{m}$ 의 깊이를 가질 수도 있다. 피처는 약 50 nm 내지 약 150 nm, 예를 들어 약 50 nm 내지 약 100 nm의 폭을 가질 수도 있다.

### [0028] III. 에칭/증착 프로세스들

[0029] 도 2a는 반도체 기판에 에칭된 피처를 형성하는 방법에 대한 플로우차트를 제공한다. 도 2a에 도시된 동작들은 피처가 에칭될 때 부분적으로 제조된 반도체 기판을 도시하는, 도 3a 내지 도 3d와 관련하여 기술된다. 동작 (201) 에서, 피처 (302) 는 유전체 재료 (303) 및 패터닝된 마스크 층 (306) 을 갖는 기판 내에 제 1 깊이로 에칭된다. 이 제 1 깊이는 피처의 최종 목표된 깊이의 부분 (fraction) 일 뿐이다. 피처를 에칭하도록 사용된 화학 물질은 플루오로카본-기반 화학 물질 ( $\text{C}_x\text{F}_y$ ) 또는 하이드로플루오로카본-기반 화학물질 ( $\text{H}_x\text{F}_y\text{C}_z$ ) 일 수도 있다. 다른 에칭 화학 물질들이 사용될 수도 있다. 이 에칭 동작 (201) 은 제 1 측벽 코팅 (304) 의 형성을 발생시킬 수도 있다. 제 1 측벽 코팅 (304) 은 도 1과 관련하여 기술된 바와 같이, 폴리머 측벽 코팅일 수도 있다. 제 1 측벽 코팅 (304) 은 제 1 깊이를 향해 연장할 수도 있지만, 많은 경우들에서 제 1 측벽 코팅 (304) 은 피처 (302) 의 하단부에 실제로 도달하지 않는다.

[0030] 제 1 측벽 코팅 (304) 은 피처의 측벽들 상에 특정 플루오로카본 종/단편들이 증착될 때  $\text{C}_x\text{F}_y$  에칭 화학 물질로부터 간접적으로 형성된다 (즉, 특정 플루오로카본 종은 제 1 측벽 코팅 (304) 에 대한 전구체들이다). 제 1 측벽 코팅 (304) 이 피처 (302) 의 하단부에 도달하지 않는 일 이유는 코팅을 형성하는 전구체들의 부착 계수 (sticking coefficient) 와 관련될 수도 있다. 특히, 특정 에천트들에 대해 이들 제 1 측벽 코팅 전구체들의 부착 계수가 너무 높고, 이는 실질적으로 대부분의 전구체 분자들로 하여금 피처에 들어간 직후 측벽들에 부착되게 한다고 여겨진다. 이와 같이, 측벽 보호가 유리한 피처 내로 깊이 침투할 수 있는 측벽 코팅 전구체 분자들은 거의 없다. 따라서 제 1 측벽 코팅 (304) 은 피처 (302) 의 측벽들의 오버-에칭에 대한 부분적인 보호만을 제공한다. 일부 구현 예들에서, 에칭 조건들은 측벽 보호를 제공한다 해도, 거의 제공하지 않는다.

[0031] 다음에, 동작 (203) 에서 에칭 프로세스가 중단된다. 에칭이 중단된 후, 제 2 측벽 코팅 (310) 이 동작 (205) 에서 증착된다. 일부 경우들에서, 제 2 측벽 코팅 (310) 은 제 1 측벽 코팅보다 더 효과적일 수도 있다. 이 증착은 이로 제한되는 것은 아니지만, (플라즈마-보조될 수도 있고 아닐 수도 있는) CVD (chemical vapor deposition) 방법들, ALD (atomic layer deposition) 방법들, 및 MLD (molecular layer deposition) 방법들을 포함하는 다양한 반응 메커니즘들을 통해 발생할 수도 있다. MLD 방법들은 2 개의 반쪽 반응들을 수반하는 ALD-유사 사이클들을 사용하여 유기 폴리머의 박막들을 증착할 수도 있다. 일부 경우들에서 MLD 방법들은 종래의 ALD 방법들보다 덜 흡착-제한된 방식으로 구동될 수도 있다. 예를 들어, 특정 MLD 방법들은 반응 물질들의 저포화 또는 과포화를 활용할 수도 있다. ALD 방법 및 MLD 방법은 특정 실시 예들에서 피처들의 측벽들을 라이닝하는 컨포멀 막들 (conformal films) 을 형성하는데 특히 잘 맞을 수도 있다. 예를 들어, ALD 방법 및 MLD 방법은 이러한 방법들의 흡착-관련된 특성으로 인해 피처들 내로 깊이 반응 물질들을 전달하는데 유용하다. 본 명세서의 실시 예들이 ALD 및 MLD와 같은 순환적 층별 (cyclic layer-by-layer) 증착 방법들을 통해 제 2 측벽 코팅 (310) 이 증착되는 방법들로 제한되지는 않지만, 제 2 측벽 코팅 (310) 을 증착하도록 선택된 방법은 보호층이 에칭된 피처 (302) 내에 깊게 형성되는 것을 허용해야 한다. CVD 및 다른 증착 프로세스들은 다양한 구현

예들에서 적합할 수도 있다.

- [0032] 도 2b는 MLD 프로세스를 통해 유기 폴리머 제 2 보호 측벽 코팅 (310) 을 증착하는 방법 (250) 에 대한 플로우 차트를 예시한다. 주지된 바와 같이, ALD 방법 및 CVD 방법이 또한 이하에 더 기술된 바와 같이 사용될 수도 있다. 방법 (250) 은 제 1 반응 물질이 반응 챔버 내로 흐르고 기판 표면 상에 흡착하는 동작 (251) 로 시작된다. 반응 물질은 부분적으로 예칭된 피처 내로 깊게 침투할 수도 있으며 피처의 측벽들 상에 흡착할 수도 있다. 일부 실시 예들에서 제 1 반응 물질은 디알데하이드 또는 트리알데하이드이다. 특정한 실시 예에서 제 1 반응 물질은 글루타르알데하이드 ( $C_5H_8O_2$ ) 일 수도 있다. 제 1 반응 물질은 도 3b에서 흡착된 전구체 층 (312) 에 의해 도시된 바와 같이 흡착된 층을 형성한다.
- [0033] 다음에, 동작 (253) 에서, 반응 챔버는 과잉 제 1 반응 물질을 반응 챔버로부터 제거하도록 선택 가능하게 (optionally) 퍼지될 수도 있다. 다음에, 동작 (255) 에서, 제 2 반응 물질이 반응 챔버로 전달된다. 일부 실시 예들에서 제 2 반응 물질은 디아민, 디올, 티올, 또는 삼작용성 화합물일 수도 있다. 특정한 실시 예에서 제 2 반응 물질은 에틸렌디아민 ( $C_2H_8N_2$ ) 일 수도 있다. 제 2 반응 물질은 기판 상에 보호 막을 형성하도록 제 1 반응 물질과 반응한다. 형성된 보호 막은 도 3c 및 도 3d에 도시된 바와 같이 제 2 측벽 코팅 (310) 일 수도 있다. 보호 막은 어떠한 플라즈마에도 의존하지 않고, 열적 반응을 통해 형성될 수도 있다.
- [0034] 다음에, 동작 (257) 에서, 반응 챔버는 선택 가능하게 퍼지될 수도 있다. 동작들 (253 및 257) 에서의 퍼지들은 비-반응성 가스로 반응 챔버를 스위핑함으로써 (sweep), 반응 챔버를 배기시킴으로써 (evacuate), 또는 이들의 일부 조합에 의해 발생할 수도 있다. 퍼지들의 목적은 반응 챔버로부터 임의의 흡착되지 않은 반응 물질들 및 부산물들을 제거하는 것이다. 퍼지 동작들 (253 및 257) 이 모두 선택 가능하지만, 이들은 원치 않은 기상 (gas phase) 반응들을 방지하는 것을 도울 수도 있으며, 개선된 증착 결과들을 발생시킬 수도 있다.
- [0035] 다음에, 동작 (259) 에서, 보호 막이 충분히 두꺼운지 여부가 결정된다. 이러한 결정은 사이클 당 증착된 두께 및 수행된 사이클들의 수에 기초하여 이루어질 수도 있다. 다양한 실시 예들에서, 사이클 각각은 약 0.1 nm 내지 약 1 nm의 막을 증착하고, 두께는 반응 물질들이 반응 챔버 내로 흐르는 시간의 길이 및 반응 물질 포화의 결과적인 레벨에 의존한다. 막이 아직 충분히 두껍지 않다면, 방법 (250) 은 추가적인 층들을 증착함으로써 추가적인 막 두께를 구축하도록 (build) 동작 (251) 으로부터 반복된다. 그렇지 않으면, 방법 (250) 은 완료된다. 후속하는 반복들에서, 동작 (251) 은 기판 상에 추가적인 제 1 반응 물질을 흡착하는 단계, 및 동작 (255) 의 이전 반복으로 인해 존재할 수도 있는 제 2 반응 물질과 제 1 반응 물질의 반응 모두를 수반할 수도 있다. 다시 말해, 제 1 사이클 후에, 동작들 (251 및 255) 모두 제 1 반응 물질과 제 2 반응 물질 사이의 반응을 수반할 수도 있다. 보호 막이 충분히 두꺼운 후, 기판은 도 2a의 동작 (211) 에 도시된 바와 같이 또 다른 예칭 프로세스를 겪을 수도 있다.
- [0036] 증착 방법 (250) 은 다수의 경우들에서 유기 폴리머 막의 층을 형성하도록 사용될 수도 있다. 도 2c는 제 1 반응 물질이 글루타르알데하이드이고 제 2 반응 물질이 에틸렌디아민인 특정한 맥락에서 도 2b의 단계들 (251 내지 257) 을 예시한다. 동작 (251) 에서, 글루타르알데하이드의 제 1 반응 물질은 증기상 (vapor phase) 으로 반응 챔버 내로 흐르고 기판 (260) 상에 흡착한다. 도 2c에 도시된 기판 (260) 의 부분은 부분적으로 예칭된 실린더의 측벽이다. 동작 (253) 에서, 반응 챔버는 예를 들어 반응 챔버를 통해 비-반응성 퍼지 가스를 흘림으로써 선택 가능하게 퍼지된다. 동작 (255) 에서, 에틸렌디아민의 제 2 반응 물질은 반응 챔버 내로 증기상으로 흐른다. 제 1 반응 물질 및 제 2 반응 물질은, 예를 들어 부분적으로 예칭된 피처들의 측벽들을 따라 기판 (260) 의 노출된 표면들 상에 유기 폴리머 막의 층을 형성하도록 반응한다. 다음에, 동작 (257) 에서, 반응 챔버는 예를 들어 또 다른 퍼지 가스를 반응 챔버 내로 흘림으로써 선택 가능하게 퍼지될 수도 있다. 이들 동작들은 유기 폴리머 막이 목표된 두께로 성장할 때까지 반복될 수 있다.
- [0037] 도 2d는 제 1 반응 물질이 글루타르알데하이드이고 제 2 반응 물질이 에틸렌디아민인 동작 (255) 에서 발생하는 반응을 더 예시한다. 어떠한 이론에 의해서도 제한되지 않고, 도 2d에 도시된 반응들은 2 개의 가능한 반응 생성물들을 발생시킬 수도 있다. 일 반응 생성물이 제 1 행 (row) 에 도시될 수도 있고 부분 반응 생성물이다. 또 다른 반응 생성물이 제 2 행에 도시될 수도 있고 이민 생성물을 발생시키는 완전한 반응 생성물이다.
- [0038] 이들 반응 물질들은 상대적으로 저온에서 보호 막을 형성하는 것이 바람직한 적용 예들에서 특히 유용할 수도 있다. 이들 반응 물질들은 유사한 MLD 반응 및 ALD 반응에서 통상적으로 사용되는 것보다 훨씬 더 낮은 온도들에서도 서로 효과적이고 효율적으로 반응하는 것으로 나타났다. (플라즈마를 사용하지 않는) 많은 열적 ALD 반응들은 훨씬 더 높은 온도들, 예를 들어 적어도 약 200 °C에서 수행된다. 저온 증착은 특정 맥락들에서 특히

유용하다. 일부 경우들에서, 저온 비-플라즈마 증착의 사용은 2 개의 상이한 반응 챔버들 사이의 이송이 필요하지 않도록, 증착이 에칭 반응과 동일한 반응 챔버 내에서 발생하는 것을 가능하게 하는 것을 도울 수도 있다. MLD 프로세스들은 2014년 7월 30일 출원된, 명칭이 "METHOD OF CONDITIONING VACUUM CHAMBER OF SEMICONDUCTOR SUBSTRATE PROCESSING APPARATUS"인 미국 특허 출원 제 14/446,427 호에서 더 논의되고, 전체가 모든 목적들을 위해 참조로서 본 명세서에 인용된다.

[0039] 도 2b의 개시된 MLD 방법 (250) 은 피처의 전체 측벽들을 코팅하는 컨포멀한 막을 형성하는데 매우 적합하다. MLD 방법들이 특히 유용할 수도 있는 하나의 이유는 반응이 플라즈마 에너지보다는 열 에너지에 의해 구동되기 때문에 매우 높은 정도의 컨포멀성 (conformality) 을 달성할 수 있다는 것이다. 플라즈마가 플라즈마 보조된 ALD 접근법에서 반응 물질들 중 하나 이상을 생성하도록 사용될 때, 발생하는 반응 물질들은 높은 표면 반응성을 갖는 라디칼 종일 수도 있다. 따라서 이 접근법은 고 중형비 피처들 내로 침투하는 제한된 능력을 갖는 반응 물질들을 생성할 수도 있고 따라서 열적 방법들과 비교하여 더 불량한 컨포멀성 및/또는 더 높은 도즈 요건들을 발생시킨다. 또한, 반도체 제조에 사용된 플라즈마가 반응 챔버 내에서 균일하지 않기 때문에, 플라즈마 불균일성들은 기판에 걸쳐 불균일한 증착 결과들로 이어질 수 있다. 대조적으로, 예를 들어 기판 지지부 상에 균일한 열 소스를 제공함으로써, 균일한 열 에너지를 기판에 전달하는 것이 더 쉽다. 플라즈마 에너지는 종종 상대적으로 낮은 온도들 (예를 들어, 약 200 °C 미만) 에서 반응들을 구동하도록 사용된다. 종종, 반도체 디바이스는 제조 동안 특정한 열 예산을 갖고, 열 예산을 보존하고 따라서 디바이스의 손상을 방지하도록 더 낮은 온도에서 기판을 프로세싱하도록 주의를 기울일 수도 있다. 그러나, 플라즈마의 사용은 또한 언급된 바와 같이 컨포멀성 및/또는 균일성에 유해한 효과를 가질 수 있다. 본 명세서의 다양한 실시 예들에서, 특정한 반응 물질들은 상대적으로 저온에서 보호 층을 증착하도록 사용되고, 그에 따라 열 프로세싱과 관련된 균일성 이점들 및 종종 플라즈마 프로세싱과 연관된 저온/열 예산 이점들 모두를 캡처한다. 보호 층을 증착하기 위해 상대적으로 저온에서 사용될 수도 있는 한 쌍의 반응 물질들의 일 예는 도 2c 및 도 2d와 관련하여 논의된 바와 같이, 글루타르알데하이드 및 에틸렌디아민을 포함한다.

[0040] 도 2a를 다시 참조하면, 이 방법은 증착 프로세스가 중단되는 동작 (207) 에서 계속된다. 이어서 이 방법은 기판 내로 피처를 부분적으로 에칭하는 동작 (동작 (211), 동작 (201) 과 유사함), 에칭을 중단하는 동작 (동작 (213), 동작 (203) 과 유사함), 부분적으로 에칭된 피처들의 측벽들 상에 보호 코팅을 증착하는 동작 (동작 (215), 동작 (205) 과 유사함), 및 증착을 중단하는 동작 (동작 (217), 동작 (207) 과 유사함) 을 반복한다. 다음에, 동작 (219) 에서 피처가 완전히 에칭되었는지 여부가 결정된다. 피처가 완전히 에칭되지 않으면, 방법은 보호 코팅들의 부가적인 에칭 및 증착을 사용하여 동작 (211) 의 동작으로부터 반복된다. 에칭 동작 (211) 은 동작들 (205 및 215) 에서 증착된 막보다 훨씬 더 에칭 내성이 있는 막을 형성하도록 제 2 측벽 코팅 (310) 을 변경할 수도 있다. 일 예에서, 증착 동작 (205) 은 방법 (250) 을 통해 수행되고, 그에 따라 탄소, 질소, 산소, 및 수소를 포함하는 유기 폴리머 막 층을 형성한다. 일단 피처가 완전히 에칭되면, 방법이 완료된다.

[0041] 다양한 실시 예들에서, 에칭 동작 (201) 및 보호 측벽 코팅 증착 동작 (205) 은 순환적으로 다수 회 반복된다. 예를 들어, 이들 동작들은 (도 2a에 도시된 바와 같이) 적어도 2 회, 예를 들어 적어도 약 3 회, 또는 적어도 약 5 회 각각 발생할 수도 있다. 일부 경우들에서, 사이클들의 수 (사이클 각각은 에칭 동작 (201) 및 보호 측벽 코팅 증착 동작 (205) 을 포함하고, 에칭 동작 (211) 및 증착 동작 (215) 은 제 2 사이클로 카운팅됨) 는 약 2 내지 10, 예를 들어 약 2 내지 5이다. 에칭 동작이 발생할 때마다, 에칭 깊이가 증가한다. 에칭된 거리는 사이클들 사이에서 균일할 수도 있고, 또는 불균일할 수도 있다. 특정한 실시 예들에서, 사이클 각각에서 에칭된 거리는 부가적인 에칭들이 수행됨에 따라 감소한다 (즉, 나중에 수행된 에칭 동작들은 이전에 수행된 에칭 동작들보다 덜 광범위하게 에칭될 수도 있다). 증착 동작 (205) 각각에서 증착된 제 2 측벽 코팅 (310) 의 두께는 사이클들 사이에서 균일할 수도 있고, 또는 이러한 코팅들의 두께는 가변할 수도 있다. 사이클 각각 동안 제 2 측벽 코팅 (310) 에 대한 예시적인 두께들은 약 1 nm 내지 약 10 nm의 범위일 수도 있고, 예를 들어 약 3 nm 내지 약 5 nm의 범위일 수도 있다. 또한, 형성되는 코팅의 타입은 사이클들 사이에 균일할 수도 있고, 또는 가변할 수도 있다.

[0042] 에칭 동작 (201) 및 증착 동작 (205) 은 동일한 반응 챔버에서 또는 상이한 반응 챔버들에서 발생할 수도 있다. 일 예에서, 에칭 동작 (201) 은 제 1 반응 챔버에서 발생하고 증착 동작 (205) 은 제 2 반응 챔버에서 발생하고, 제 1 반응 챔버 및 제 2 반응 챔버는 함께 클러스터 톨과 같은 멀티-챔버 프로세싱 장치를 형성한다. 로드 록들 및 다른 적절한 진공 시일들이 특정한 경우들에서 관련 챔버들 사이에서 기판을 이송하기 위해 제공될 수도 있다. 기판은 로봇 암 또는 다른 기계적 구조에 의해 이송될 수도 있다. 에칭 (그리고 일부 경우들에서 증착) 을 위해 사용된 반응 챔버는 예를 들어 CA, Fremont 소재의 Lam Research Corporation으로부터 입수

가능한 2300<sup>®</sup> Flex<sup>™</sup> 제품군으로부터의 Flex<sup>™</sup> 반응 챔버일 수도 있다. 증착을 위해 사용된 반응 챔버는 모두 Lam Research Corporation으로부터 입수 가능한 Vector<sup>®</sup> 제품군 또는 Altus<sup>®</sup> 제품군으로부터의 챔버일 수도 있다. 에칭 및 증착 모두를 위한 결합된 반응기의 사용은 기관을 이송할 필요성이 회피되기 때문에 특정한 실시 예들에서 유리할 수도 있다. 에칭 및 증착을 위한 상이한 반응기들의 사용은 반응기들이 특히 동작 각각에 대해 최적화되는 것이 바람직한 다른 실시 예들에서 유리할 수도 있다. 특정한 실시 예에서, 에칭 동작 및 증착 동작 모두는 동일한 반응 챔버 (예를 들어, Flex<sup>™</sup> 반응 챔버) 내에서 발생하며, 증착 반응은 도 2b의 방법 (250) 과 같은 MLD 방법을 통해 발생한다. 저온 열적으로 구동된 증착 반응들은 달리 에칭을 수행하도록 설계된 반응 챔버에서 수행하기에 특히 잘 맞을 수도 있다. 관련된 반응 챔버들은 이하에 더 논의된다.

[0043] 주지된 바와 같이, 증착 동작은 에칭 동작 동안 피처의 측방향 에칭을 최소화하거나 방지하는, 깊이 침투하는 보호 층을 형성함으로써 에칭 동작을 최적화하는 것을 돕는다. 이는 보잉이 거의 없거나 전혀 없는 매우 수직 측벽들을 갖는 에칭된 피처들의 형성을 촉진한다. 특정 구현 예들에서, 적어도 약 80의 종횡비를 갖는 최종 에칭된 피처는 약 60 % 미만의 보우를 갖는다 (가장 넓은 임계 치수-그 아래의 가장 좁은 임계 치수/그 위의 가장 좁은 임계 치수\*100으로 측정됨). 예를 들어, 50 nm의 가장 넓은 CD 및 40 nm의 가장 좁은 CD를 갖는 피처 (피처에서 40 nm CD가 50 nm CD 아래에 위치됨) 는 25 % ( $100 \times (50 \text{ nm} - 40 \text{ nm}) / 40 \text{ nm} = 25 \%$ ) 의 보우를 갖는다. 또 다른 구현 예에서, 적어도 약 40의 종횡비를 갖는 최종 에칭된 피처는 약 20 % 미만의 보우를 갖는다.

#### [0044] IV. 프로세스 동작들의 재료들 및 파라미터들

##### [0045] A. 기관

[0046] 본 명세서에 개시된 방법들은 상부에 유전체 재료들을 갖는 반도체 기관들을 에칭하는데 특히 유용하다. 예시적인 유전체 재료들은 실리콘 옥사이드들, 실리콘 나이트라이드들, 실리콘 카바이드들, 옥시나이트라이드들, 옥시카바이드들, 카보-나이트라이드들, 이들 재료들의 도핑된 (예를 들어, 붕소, 인 등으로 도핑된) 버전들, 및 이들 재료들의 임의의 조합들로부터의 라미네이트들을 포함한다. 특정한 예시적인 재료들은 SiO<sub>2</sub>, SiN, SiON, SiOC, SiCN 등의 화학량론적 및 비-화학량론적 제제들을 포함한다. 상기 주지된 바와 같이, 에칭되는 유전체 재료는 재료의 2 이상의 타입/층을 포함할 수도 있다. 특정한 경우들에서, 유전체 재료는 SiN 및 SiO<sub>2</sub>의 교번하는 층들 또는 폴리실리콘 및 SiO<sub>2</sub>의 교번하는 층들에 제공될 수도 있다. 추가 세부 사항은 상기 제공되었다. 기관은 피처들이 에칭될 위치를 규정하는 위에 놓인 마스크 층을 가질 수도 있다. 특정 경우들에서, 마스크 층은 Si이며, 약 500 nm 내지 약 1500 nm의 두께를 가질 수도 있다.

##### [0047] B. 에칭 프로세스

[0048] 다양한 실시 예들에서, 에칭 프로세스는 반응 챔버 내로 (종종 샤워 헤드를 통해) 화학적 에천트를 흘리고, 특히 에천트로부터 플라즈마를 생성하고, 기관을 플라즈마에 노출하는 것을 수반하는 반응성 이온 에칭 프로세스이다. 플라즈마는 에천트 화합물(들)을 중성 중 및 이온 중 (예를 들어, CF, CF<sub>2</sub> 및 CF<sub>3</sub>과 같은 대전된 재료 또는 중성 재료) 으로 해리한다. 플라즈마는 많은 경우들에서 용량 커플링 플라즈마이지만, 다른 타입들의 플라즈마가 적절하게 사용될 수도 있다. 플라즈마 내의 이온들은 웨이퍼를 향해 지향되고 유전체 재료로 하여금 층들시 에칭되게 한다.

[0049] 에칭 프로세스를 수행하도록 사용될 수도 있는 예시적인 장치는 CA, Fremont 소재의 Lam Research Corporation 으로부터 입수 가능한 반응성 이온 에칭 반응기들의 2300<sup>®</sup> FLEX<sup>™</sup> 제품군을 포함한다. 이 타입의 에칭 반응기는 다음의 미국 특허들에 더 기술되고, 이들 각각은 전체가 참조로서 그리고 모든 목적들을 위해 본 명세서에 인용된다: 미국 특허 제 8,552,334 호 및 미국 특허 제 6,841,943 호.

[0050] 유전체 재료 내로 피처들을 에칭하기 위해 다양한 반응 물질 옵션들이 이용 가능하다. 특정한 경우들에서, 에칭 화학 물질은 하나 이상의 플루오로카본들을 포함한다. 이들 또는 다른 경우들에서, 에칭 화학 물질은 NF<sub>3</sub>와 같은 다른 에천트들을 포함할 수도 있다. 하나 이상의 공-반응 물질들이 또한 제공될 수도 있다. 일부 경우들에서 산소 (O<sub>2</sub>) 가 공-반응 물질로서 제공된다. 산소는 보호 폴리머 측벽 코팅 (예를 들어, 도 3a 내지 도 3d 의 제 1 측벽 코팅 (304)) 의 형성을 완화하는 것을 도울 수도 있다.

[0051] 특정한 구현 예들에서, 에칭 화학 물질은 플루오로카본들 및 산소의 조합을 포함한다. 예를 들어, 일 예에서 에칭 화학 물질은 C<sub>4</sub>F<sub>6</sub>, C<sub>4</sub>F<sub>8</sub>, N<sub>2</sub>, CO, CF<sub>4</sub>, 및 O<sub>2</sub>를 포함한다. 비-통상적인 화학 물질들과 같이, 다른 종래의

에칭 화학 물질들이 또한 사용될 수 있다. 플루오로카본들은 약 0 sccm 내지 약 500 sccm, 예를 들어 약 10 sccm 내지 약 200 sccm의 레이트로 흐를 수도 있다.  $C_4F_6$  및  $C_4F_8$ 이 사용되는 경우,  $C_4F_6$ 의 플로우는 약 10 sccm 내지 약 200 sccm의 범위일 수도 있고  $C_4F_8$ 의 플로우는 약 10 sccm 내지 약 200 sccm의 범위일 수도 있다. 산소의 플로우는 약 0 sccm 내지 약 500 sccm, 예를 들어 약 10 sccm 내지 약 200 sccm의 범위일 수도 있다. 질소의 플로우는 약 0 sccm 내지 약 500 sccm, 예를 들어 약 10 sccm 내지 약 200 sccm의 범위일 수도 있다. 테트라플루오로메탄의 플로우는 약 0 sccm 내지 약 500 sccm, 예를 들어 약 10 sccm 내지 약 200 sccm의 범위일 수도 있다. 일산화탄소의 플로우는 약 0 sccm 내지 약 500 sccm, 예를 들어 약 10 sccm 내지 약 200 sccm의 범위일 수도 있다. 이들 레이트들은 대략 50 리터의 반응기 체적에서 적절하다.

[0052] 일부 실시 예들에서, 에칭 동안 기판 온도는 약 30 °C 내지 약 200 °C이다. 일부 실시 예들에서, 에칭 동안 압력은 약 5 mTorr 내지 약 80 mTorr이다. 이온 에너지는 예를 들어 약 1 kV 내지 약 10 kV로 상대적으로 높을 수도 있다. 이온 에너지는 인가된 RF 전력에 의해 결정된다. 다양한 경우들에서, 듀얼-주파수 RF 전력이 플라즈마를 생성하도록 사용된다. 따라서, RF 전력은 제 1 주파수 컴포넌트 (예를 들어, 약 2 MHz) 및 제 2 주파수 컴포넌트 (예를 들어, 약 60 MHz) 를 포함할 수도 있다. 상이한 전력들이 주파수 컴포넌트 각각에 제공될 수도 있다. 예를 들어, 제 1 주파수 컴포넌트 (예를 들어, 약 2 MHz) 는 약 3 kW 내지 약 24 kW, 예를 들어 약 10 kW 의 전력으로 제공될 수도 있고, 제 2 주파수 컴포넌트 (예를 들어, 약 60 MHz) 는 더 낮은 전력, 예를 들어 약 0.5 kW 내지 약 10 kW, 예를 들어 약 2 kW로 제공될 수도 있다. 일부 실시 예들에서, 3 개의 상이한 주파수들의 RF 전력이 플라즈마를 생성하도록 사용된다. 예를 들어, 조합은 2 MHz, 27 MHz 및 60 MHz일 수 있다. 제 3 주파수 컴포넌트 (예를 들어, 약 27 MHz) 에 대한 전력 레벨들은 제 2 주파수 컴포넌트에 대해 상기 명시된 전력들과 유사할 수도 있다. 이들 전력 레벨들은 RF 전력이 단일 300 mm 웨이퍼로 전달된다고 가정한다. 전력 레벨들은 부가적인 기판들 및/또는 다른 사이즈들의 기판들에 대한 기판 면적에 기초하여 선형으로 스케일링될 수 있다 (따라서 기판에 전달된 균일한 전력 밀도를 유지한다). 일부 실시 예들에서, 에칭 동안 인가된 RF 전력은 약 100 Hz 내지 약 40,000 Hz의 반복 레이트로 더 높은 전력과 더 낮은 전력 사이에서 변조될 수도 있다.

[0053] 에칭 프로세스의 사이클 각각은 유전체 재료를 어느 정도 에칭한다. 사이클 각각 동안 에칭된 거리는 약 10 nm 내지 약 500 nm, 예를 들어 약 50 nm 내지 약 200 nm일 수도 있다. 총 에칭 깊이는 특정한 적용 예에 종속될 것이다. 일부 경우들 (예를 들어, DRAM) 에 대해 총 에칭 깊이는 약 1.5  $\mu\text{m}$  내지 약 2  $\mu\text{m}$ 일 수도 있다. 다른 경우들 (예를 들어, VNAND) 에 대해 총 에칭 깊이는 적어도 약 3  $\mu\text{m}$ , 예를 들어 적어도 약 4  $\mu\text{m}$ 일 수도 있다. 이들 또는 다른 경우들에서, 총 에칭 깊이는 약 5  $\mu\text{m}$  이하일 수도 있다.

[0054] 도 3a 내지 도 3d의 논의에서 설명된 바와 같이, 에칭 프로세스는 제 1 측벽 코팅 (예를 들어, 폴리머일 수도 있는 제 1 측벽 코팅 (304)) 을 생성할 수 있다. 그러나, 이 측벽 코팅의 깊이는 피처의 상부 부분 근방의 영역으로 제한될 수도 있고, 측벽 보호가 또한 필요한 피처 내로 완전히 연장하지 않을 수도 있다. 따라서, 본 명세서에 기술된 바와 같이, 에칭된 피처의 더 깊은 깊이를 커버하는 측벽 코팅을 형성하도록 별개의 증착 동작이 수행된다.

[0055] C. 증착 프로세스

[0056] 증착 프로세스는 주로 에칭된 피처들 내의 측벽들 상에 보호 층을 증착하도록 수행된다. 이 보호 층은 고 종횡비 피처들에서도 피처 내로 연장해야 한다. 고 종횡비 피처들 내의 깊은 보호 층의 형성은 상대적으로 낮은 부착 계수들을 갖는 반응 물질들에 의해 인에이블될 수도 있다. 또한, 반응 물질들의 흡착에 의존하는 반응 메커니즘들 (예를 들어, ALD 반응 및 MLD 반응) 은 에칭된 피처들 내의 깊은 곳에 보호 층의 형성을 촉진할 수 있다. 보호 층의 증착은 피처가 부분적으로 에칭된 후 시작된다. 도 2a의 논의에서 주지된 바와 같이, 증착 동작은 피처가 유전체 재료 내로 더 깊게 에칭될 때 부가적인 측벽 보호를 형성하도록 에칭 동작과 함께 순환될 수도 있다. 일부 경우들에서, 보호 층의 증착은 피처가 최종 깊이의 적어도 약 1/3로 에칭되는 시점 또는 후에 시작된다. 일부 실시 예들에서, 일단 피처가 적어도 약 2, 적어도 약 5, 적어도 약 10, 적어도 약 15, 적어도 약 20, 또는 적어도 약 30의 종횡비에 도달하면, 보호 층의 증착이 시작된다. 이들 또는 다른 경우들에서, 증착은 피처가 약 4, 약 10, 약 15, 약 20, 약 30, 약 40, 또는 약 50의 종횡비에 도달하기 전에 시작될 수도 있다. 일부 실시 예들에서, 증착은 피처가 적어도 약 1  $\mu\text{m}$  깊이, 또는 적어도 약 1.5  $\mu\text{m}$  깊이 후 (예를 들어, 최종 피처 깊이가 3  $\mu\text{m}$  내지 4  $\mu\text{m}$ 인 VNAND 실시 예들에서) 에 시작된다. 다른 실시 예들에서, 증착은 피처가 적어도 약 600 nm 깊이, 또는 적어도 약 800 nm 깊이인 후 (예를 들어, 최종 피처 깊이가 1.5  $\mu\text{m}$  내지 2  $\mu\text{m}$ 인 DRAM 실시 예들에서) 에 시작된다. 보호 층의 증착을 개시하기 위한 최적의 시간은 측벽들이 그렇지 않으면 보호를 형성하도록 오버에칭되기 직전이다. 이 발생의 정확한 타이밍은 에칭될 피처의 형상, 에칭될 재료, 에칭

및 보호 층을 증착하기 위해 사용된 화학 물질, 및 관련 재료들을 에칭하고 증착하기 위해 사용된 프로세스 조건들에 종속된다.

[0057] 증착 프로세스 동안 형성되는 보호 층은 다양한 조성들을 가질 수도 있다. 설명된 바와 같이, 보호 층은 에칭된 피처 내로 깊게 침투해야 하고, 피처를 에칭하도록 사용된 에칭 화학 물질에 상대적으로 내성이 있어야 한다. 일부 경우들에서 보호 층은 세라믹 재료 또는 유기 폴리머이다. 예시적인 유기 재료들은 폴리올레핀들, 예를 들어 일부 경우들에서 폴리플루오로올레핀들을 포함할 수도 있다. 일 특정한 예는 폴리테트라플루오로에틸렌이다. 일부 폴리플루오로올레핀들을 형성하기 위해 사용된 전구체 단편은 (특정 경우들에서 헥사플루오로프로필렌 옥사이드 (HFPO)로부터 올 수도 있는)  $CF_2$ 이고, 이는 매우 낮은 부착 계수를 가지며 따라서 에칭된 피처 내로 깊이 침투하는 데에 우수하다.

[0058] 특정 실시 예들에서, 증착 프로세스 동안 형성되는 보호 층은 유기 폴리머이다. 일부 경우들에서 유기 폴리머는 폴리아조메틴 (polyazomethine) 이다. 특정한 경우에, 폴리아조메틴 보호 층은 아민 (예를 들어, 디아민) 및 알데하이드 (예를 들어, 디알데하이드)의 조합으로부터 형성된다. 일부 경우들에서, 유기 폴리머는 폴리티오아세탈 (polythioacetal) 이다. 예를 들어, 폴리티오아세탈 보호 층은 알데하이드 (예를 들어, 디알데하이드) 및 티올의 조합으로부터 형성된다. 일부 경우들에서 유기 폴리머는 폴리우레아 (polyurea) 이다. 예를 들어, 폴리우레아 보호 층은 이소시아네이트 (예를 들어, 디이소시아네이트) 및 아민 (예를 들어, 디아민)의 조합으로부터 형성된다. 일부 경우들에서 유기 폴리머는 폴리우레탄 (polyurethane) 이다. 특히, 폴리우레탄 보호 층은 이소시아네이트 (예를 들어, 디이소시아네이트) 및 알코올 (예를 들어, 디올)의 조합으로부터 형성된다. 이러한 반응 물질들은, 예를 들어 도 2c 및 도 2d에 도시된 바와 같이, 다양한 실시 예들에서 보호 층을 형성하기 위해 MLD 프로세스에서 사용될 수도 있다.

[0059] 보호 막이 질소-예를 들어 질소-함유 폴리머-를 포함하는 경우, 질소-함유 반응 물질이 사용될 수도 있다. 질소-함유 반응 물질은 적어도 하나의 질소, 예를 들어 질소, 암모니아, 하이드라진, 아민들 (예를 들어, 탄소 베어링 (bearing) 아민들), 예컨대 메틸아민, 디메틸아민, 에틸아민, 에틸렌디아민, 이소프로필아민, t-부틸아민, 디-t-부틸아민, 시클로프로필아민, sec-부틸아민, 시클로부틸아민, 이소아밀아민, 2-메틸부탄-2-아민, 트리메틸아민, 디이소프로필아민, 디에틸이소프로필아민, 디-t-부틸하이드라진, 뿐만 아니라 아닐린들, 피리딘들, 및 벤질아민들과 같은 방향족 함유 아민들을 함유한다. 아민들은 1 차, 2 차, 3 차 또는 4 차 (예를 들어, 테트라알킬암모늄 (tetraalkylammonium) 화합물들) 일 수도 있다. 질소 함유 반응 물질은 질소 이외의 헤테로 원자들, 예를 들어, 하이드록실아민, t-부틸옥시카르보닐 아민 및 N-t-부틸 하이드록실아민은 질소 함유 반응 물질들을 포함할 수 있다. 또 다른 예는 아산화질소이다.

[0060] 보호 막이 산소-예를 들어, 산소-함유 폴리머-를 포함하는 경우, 산소-함유 반응 물질이 사용될 수도 있다. 산소-함유 반응 물질들의 예들은, 이들로 제한되는 것은 아니지만, 산소, 오존, 아산화질소, 일산화질소, 이산화질소, 일산화탄소, 이산화탄소, 산화황, 이산화황, 산소-함유 하이드로카본들 ( $C_xH_yO_z$ ), 물, 아실 할라이드들, 산 무수물들 (acid anhydrides), 이들의 혼합물 등을 포함한다. 개시된 전구체들은 제한하는 것으로 의도되지 않는다.

[0061] 보호 코팅이 유기 폴리머를 포함하는 특정 구현 예들에서, 제 1 반응 물질은 아실 할라이드 (예를 들어, 디아실 할라이드), 예를 들어 아실 클로라이드 (예를 들어, 디아실 클로라이드) 일 수도 있다 (일부 경우들에서 다른 아실 할라이드들이 사용될 수도 있다). 다양한 실시 예들에서, 디아실 클로라이드의 제 1 반응 물질은 에탄디오일 디클로라이드 (또한 옥살릴 디클로라이드,  $ClCOCOCICl$ 로 지칭됨), 말로닐 디클로라이드 (또한 말로닐 클로라이드,  $CH_2(COCl)_2$ 로 지칭됨), 숙시닐 디클로라이드 (또한 숙시닐 클로라이드,  $ClCOCH_2CH_2COCICl$ 로 지칭됨), 펜탄디오일 디클로라이드 (또한 글루타릴 클로라이드,  $ClCO(CH_2)_3COCICl$ 로 지칭됨), 또는 이들의 조합들일 수 있다. 일부 다른 구현 예들에서, 제 1 반응 물질은 임의의 상기 디아실 클로라이드들을 발생시키는 디카르복실 산의 무수물과 같은 산 무수물들일 수도 있다. 사용될 수도 있는 산 무수물의 일 예는 말레산 무수물이다. 또 다른 구현 예들에서, 제 1 반응 물질은 유기 금속-함유 전구체일 수도 있고, 그의 일 예는 트리메틸알루미늄 (TMA) 이다.

[0062] 특정 구현 예들에서, 보호 막이 유기 폴리머를 포함하는 경우, 제 1 반응 물질은 대안적으로 알데하이드 (예를 들어, 디알데하이드 또는 트리알데하이드) 일 수도 있거나 적어도 알데하이드 작용기를 포함할 수도 있다. 다양한 실시 예들에서, 제 1 반응 물질은 숙신디알데하이드 (succindialdehyde) ( $C_4H_6O_2$ ), 글루타르알데하이드 (glutaraldehyde) ( $C_5H_8O_2$ ), 아디프알데하이드 (adipaldehyde) ( $C_6H_{10}O_2$ ), 테레프스-알데하이드 (terephth-

aldehyde) ( $C_8H_6O_2$ ), 1,4-벤젠디카복스알데하이드 (benzenedicarboxaldehyde) ( $C_6H_4(CHO)_2$ ), 오르토-프탈알데하이드 (ortho-phthalaldehyde) ( $C_8H_6O_2$ ), 1,2 벤젠디카복스알데하이드 (benzenedicarboxaldehyde) ( $C_6H_4(CHO)_2$ ), 2-메틸글루타르알데하이드 (methylglutaraldehyde) ( $C_6H_{10}O_2$ ), 또는 이들의 조합일 수 있다.

[0063] 일부 구현 예들에서, 보호 막이 유기 폴리머를 포함하는 경우, 제 1 반응 물질은 대안적으로 이소시아네이트 (예를 들어, 디이소시아네이트) 일 수도 있거나 또는 적어도 이소시아네이트 작용기를 포함할 수도 있다. 일부 경우들에서 디이소시아네이트는: 톨릴렌-2,4-디이소시아네이트, 1,3-비스(이소시아네이트메틸)시클로헥산, 헥사메틸렌 디이소시아네이트, m-자일릴렌 디이소시아네이트, 1,3-비스(1-이소시아네이트-1-메틸에틸)벤젠, 이소포론 디이소시아네이트, 디페닐메탄 4,4'-디이소시아네이트, 4,4'-메틸렌비스(시클로헥실 이소시아네이트), 톨릴렌-2,6-디이소시아네이트, 1,4-페닐렌 디이소시아네이트, 1,3-페닐렌 디이소시아네이트, 3,3'-디메틸-4,4'-비페닐렌 디이소시아네이트, 또는 이들의 조합일 수도 있다.

[0064] 일부 실시 예들에서, 알데하이드들 또는 이소시아네이트들은 아실 할라이드들에 대한 대안으로 사용될 수도 있다. 아실 할라이드들은 자기-반응 경향을 가질 수도 있고, 그에 따라 저온에서도 짧은 저장 수명 (shelf life) 을 발생시킨다.

[0065] 디알데하이드들은 일반적으로 디-아실 클로라이드들과 같은 아실 할라이드들보다 더 안정적이다. 디알데하이드들은 또한 디-아실 클로라이드들과 같은 아실 할라이드들보다 더 휘발성 경향이 있다. 디알데하이드들은 통상적으로 기화하고 기관으로 전달하기에 더 용이하도록 더 높은 증기압을 갖는다. 더 높은 도징 압력들은 도즈 시간들을 감소시키고 증착 프로세스 시간들을 감소시켜, 그에 따라 쓰루풋 (throughput) 을 증가시킨다. 이러한 방식으로, 반복된 증착 및 에칭 프로세스들은 리세스된 피처의 형성을 실질적으로 늦추는 증착 프로세스들 없이 수행될 수도 있다.

[0066] 디알데하이드들은 에칭된 표면들에 부착하는 경향을 가질 수도 있다. 어떠한 이론에 의해서도 제한되지 않고, 디알데하이드들은 플루오로카본 화학 물질들에 의해 에칭된 표면들에 부착하는 경향이 있을 수도 있다. MLD에 의해 컨포멀한 라이너들을 증착하는 문제들 중 하나는 에칭된 표면들 상에 증착을 개시하는 것이다. 디알데하이드들은 에칭된 피처들 내의 측벽들 상의 보호 막의 개시를 개선하기 위해 플루오로카본 또는 하이드로플루오로카본 화학 물질들에 의해 에칭된 표면들에 선택적으로 부착될 (adhere) 수도 있다.

[0067] 보호 코팅이 유기 폴리머를 포함하는 경우, 제 2 반응 물질은 아민 또는 알코올 작용기를 포함할 수도 있다. 보호 코팅이 유기 폴리머를 포함하는 이들 실시 예들 또는 다른 실시 예들에서, 제 2 반응 물질은 디아민일 수도 있다. 일부 경우들에서 디아민은 1,2-에탄디아민 (또한 에틸렌디아민,  $(NH_2(CH_2)_2NH_2)$  으로 지칭됨), 1,3-프로판디아민 ( $NH_2(CH_2)_3NH_2$ ), 1,4-부탄디아민 ( $NH_2(CH_2)_4NH_2$ ), 또는 이들의 조합일 수도 있다. 일부 다른 경우들에서 디아민은 에틸렌디아민, m-자일릴렌디아민, 이소포론디아민, 1,3-시클로헥산비스(메틸아민), 1,4-비스(아미노메틸)시클로헥산, 4,4'-메틸렌비스(2-메틸시클로헥실아민), 4,4'-메틸렌비스(시클로헥실아민), m-페닐렌디아민, p-페닐렌디아민, 4-아미노벤질아민, 3-아미노벤질아민, 4-(2-아미노에틸)아닐린, p-자일릴렌디아민, m-자일릴렌디아민, 또는 이들의 조합일 수도 있다. 제 2 반응 물질은 일부 경우들에서 디올일 수도 있다. 예시적인 디올들은 에틸렌 글리콜, 1,3-프로판디올, 1,4-부탄디올, 또는 이들의 조합들을 포함한다. 제 2 반응 물질은 일부 경우들에서 티올일 수도 있다. 예시적인 티올들은 1,2-에탄디티올, 1,3-프로판디티올, 1,4-부탄디티올, 또는 이들의 조합들을 포함한다. 특정 실시 예들에서, 제 2 반응 물질은 (±)-3-아미노-1,2-프로판디올, 글리세롤, 비스(헥사메틸렌)트리아민, 멜라민, 디에틸렌트리아민, (±)-1,2,4-부탄트리올, 시아누르 클로라이드 (cyanuric chloride), 또는 이들의 조합과 같은 삼작용성 (trifunctional) 화합물일 수도 있다.

[0068] 특정한 실시 예에서, 글루타르알데하이드와 같은 디알데하이드는 폴리아미드 보호 코팅을 형성하도록 에틸렌디아민과 함께 사용될 수도 있다. 제 1 반응 물질이 디알데하이드이고 제 2 반응 물질이 디아민인 경우, 증착된 유기 폴리머 보호 코팅은 제 1 반응 물질이 아실 할라이드인 경우보다 큰 에칭 내성을 가질 수도 있다. 실제로, 증착된 유기 폴리머 보호 코팅은 플라즈마 에칭에 대해 매우 내성이 있을 수도 있고, 그에 따라 에칭 동작들 동안 유전체 재료의 후속하는 측방향 에칭에 대해 (against) 효과적인 측벽 보호 막을 제공한다.

[0069] 일부 구현 예들에서, 유기 폴리머 보호 코팅은 에칭 반응기 내에서 인-시츄 (in-situ) 프로세스로서 증착될 수도 있다. 디알데하이드들은 상대적으로 저온들 (예를 들어, 100 °C 미만) 및 상대적으로 낮은 도즈들 (예를 들어, 10 Torr-sec 미만) 에서 디아민들과 반응할 수도 있다. 따라서, 유기 폴리머 코팅은 에어 브레이크 (air break) 를 도입하지 않고 에칭 동작들 사이에 반응 챔버에서 증착될 수도 있다. 일부 실시 예들에서, 유기 폴

리머 코팅의 증착은 기관에서 리세스된 피처들의 형성 동안 에칭 동작들과 동일한 반응 챔버에서 발생할 수도 있다.

[0070] 또 다른 특정한 실시 예에서, 디이소시아네이트는 폴리우레아 보호 코팅을 형성하도록 에틸렌디아민과 함께 사용될 수도 있다.

[0071] 예시적인 퍼지 가스들은, 이들로 제한되는 것은 아니지만, He, Ar, Ne, H<sub>2</sub>, N<sub>2</sub>, 및 이들의 조합들을 포함한다.

[0072] 다른 반응 물질들이 또한 당업자에 의해 공지된 바와 같이 사용될 수도 있다. 예를 들어 보호 막이 금속을 포함하는 경우, 금속-함유 반응 물질이 사용될 수도 있으며, 보호 막이 탄소를 포함하는 경우, 탄소-함유 반응 물질이 사용될 수도 있다.

[0073] 반응 물질 조합들의 몇몇 특정한 예들이 제공될 것이지만, 이들 예들은 제한하는 것으로 의도되지 않는다. 일 예에서, 글루타르알데하이드와 같은 디알데하이드는 전구체 막을 형성하도록 기관의 표면 상에 흡착된다. 전구체 막은 에틸렌디아민에 노출됨으로써 도 2c 및 도 2d에 도시된 바와 같이 보호 유기 폴리머 막을 형성할 수도 있다. 반응은 반응을 구동하기 위해 열 에너지에 대신 의존하여 플라즈마에 대한 노출 없이 발생할 수도 있다. 이들 반응 물질들은 상기 기술된 바와 같이 상대적으로 저온들에서 플라즈마 에너지 없이 반응하는 것으로 도시되었다.

[0074] 상기 주지된 바와 같이, 보호 층을 형성하기 위해 사용된 전구체(들)는 상대적으로 낮은 부착 계수들을 가질 수도 있고, 이에 따라 전구체들로 하여금 에칭된 피처들 내로 깊이 침투하게 한다. 일부 경우들에서, (관련된 증착 조건들에서) 전구체들의 부착 계수는 약 0.05 이하, 예를 들어 약 0.001 이하일 수도 있다.

[0075] 반응 메커니즘은 순환적 (예를 들어, ALD 또는 MLD) 또는 연속적 (예를 들어, CVD) 일 수도 있다. 고 종횡비로 보호 측벽 막의 형성을 발생시키는 임의의 방법이 사용될 수도 있다. 언급된 바와 같이, ALD 및 MLD 반응들은 키포멀성 및 흡착-기반 메커니즘들로 인해 이 목적에 특히 잘 맞을 수도 있다. 그러나, 에칭된 피처의 깊은 측벽들을 보호하기 위해 고 종횡비로 막을 형성할 수 있는 한, 다른 타입들의 반응들이 사용될 수도 있다.

[0076] 간략하게, 플라즈마 보조된 ALD 반응들은 다음 동작들: (a) 흡착된 전구체 층을 형성하기 위한 제 1 반응 물질의 전달, (b) 반응 챔버로부터 제 1 반응 물질을 제거하기 위한 선택가능한 퍼지 동작, (c) 플라즈마 에너지가 제 1 반응 물질과 제 2 반응 물질 사이의 반응을 구동하는 경우, (종종 플라즈마의 형성에서 제공되는) 제 2 반응 물질의 전달, (d) 과잉 반응 물질 및 부산물들을 제거하기 위한 선택 가능한 퍼지, 및 (e) 막이 목표된 두께에 도달할 때까지 동작 (a) 내지 동작 (d) 를 반복하는 동작을 순환적으로 수행하는 것을 수반한다.

[0077] 유사하게, MLD 반응들은 동작들: (a) 흡착된 전구체 층을 형성하기 위한 제 1 반응 물질의 전달, (b) 반응 챔버로부터 흡착되지 않은 제 1 반응 물질을 제거하기 위한 선택가능한 퍼지 동작, (c) 보호 막을 형성하기 위해 열 에너지가 제 1 반응 물질과 제 2 반응 물질 사이의 반응을 구동하는 경우, 제 2 반응 물질의 전달, (d) 흡착되지 않은 반응 물질들 및 부산물들을 제거하기 위한 선택 가능한 퍼지 동작, 및 (e) 보호 막이 목표된 두께에 도달할 때까지 동작 (a) 내지 동작 (d) 를 반복하는 동작을 순환적으로 수행하는 것을 수반할 수도 있다. 제 1 반응 물질 및 제 2 반응 물질은 가스상으로 전달될 수도 있으며, 반응은 플라즈마의 사용 없이 발생할 수도 있다.

[0078] ALD 방법 및 MLD 방법의 경우에 반응 물질들이 별개의 시간들에 제공되고 반응은 표면 반응이기 때문에, 막은 어느 정도 제한된 흡착일 수도 있다. 이 흡착-기반 레짐 (regime) 은 피처의 전체 깊이를 실질적으로 라이닝할 수 있는 매우 키포멀한 막들의 형성을 발생시킨다. 다양한 경우들에서, 보호 코팅이 부분적으로 에칭된 피처의 길이/깊이의 상당한 부분을 따라 증착될 수도 있다. 일부 경우들에서, 보호 막은 피처의 길이/깊이의 적어도 약 80 %, 적어도 약 90 %, 또는 적어도 약 95 %를 따라 증착될 수도 있다. 특정한 실시 예들에서, 보호 막은 피처의 전체 길이/깊이를 따라 증착된다. 대조적으로, 플라즈마 보조된 CVD 반응들은 기관이 플라즈마에 노출되는 동안 반응 물질(들)을 기관에 연속적으로 전달하는 것을 수반한다. CVD 반응들은 기관 표면 상에 반응 생성물들을 증착하는 가스상 반응들이다.

[0079] 다음의 반응 조건들은 증착 반응이 MLD 방법들을 통해 발생하는 특정한 실시 예들에서 사용될 수도 있다. 조건들은 도 2b에 도시된 방법 (250) 과 관련하여 기술된다. 동작 (251) 에서, 제 1 반응 물질이 반응 챔버 내로 흐를 수도 있다. 특정 실시 예들에서, 제 1 반응 물질은 약 0.1 초 내지 약 30 초, 예를 들어 약 0.2 초 내지 약 5 초의 지속기간 동안 약 0.1 sccm 내지 약 5000 sccm, 예를 들어 약 500 sccm 내지 약 2000 sccm의 레이트로 흐를 수도 있다. 동작 (253) 에서, 반응 챔버는 약 0.05 초 내지 약 10 초, 예를 들어 약 0.2 초 내지 약 3

초의 지속기간 동안 선택 가능하게 퍼지될 수도 있다. 퍼지는 반응 챔버를 배기시킴으로써 그리고/또는 반응 챔버를 통해 불활성 가스를 흘림으로써 발생할 수도 있다. 불활성 가스가 사용되는 경우, 일부 경우들에서 약 20 sccm 내지 약 5000 sccm의 레이트로 흐를 수도 있다. 다음에, 동작 (255) 에서, 제 2 반응 물질이 반응 챔버 내로 흐를 수도 있다. 특정 실시 예들에서, 제 2 반응 물질은 약 0.1 초 내지 약 30 초, 예를 들어 약 0.2 초 내지 약 5 초의 지속기간 동안 약 10 sccm 내지 약 5000 sccm, 또는 약 500 sccm 내지 약 2000 sccm의 레이트로 흐를 수도 있다.

[0080] 열 에너지는 제 1 반응 물질과 제 2 반응 물질 사이의 반응을 구동하도록 제공될 수도 있다. 열 에너지는 주로 기관의 온도에 의해 제어되는 정도까지 이용 가능하다. 일부 경우들에서, 열 에너지는 기관 지지부/페데스탈을 통해 기관 온도를 제어함으로써 조절될 수도 있다. 이들 경우들 또는 다른 경우들에서, 열 에너지는 특정한 온도들에서 반응 물질들을 전달함으로써 제공될 수도 있다. 일부 경우들에서, 기관의 온도는 약  $-10^{\circ}\text{C}$  내지 약  $350^{\circ}\text{C}$ , 예를 들어 약  $0^{\circ}\text{C}$  내지 약  $200^{\circ}\text{C}$ , 또는 약  $10^{\circ}\text{C}$  내지 약  $100^{\circ}\text{C}$ , 또는 약  $20^{\circ}\text{C}$  내지 약  $50^{\circ}\text{C}$ 로 유지될 수도 있다. 특정 실시 예들에서, 기관은 약  $200^{\circ}\text{C}$  미만, 약  $100^{\circ}\text{C}$  미만, 약  $50^{\circ}\text{C}$  미만, 또는 약  $30^{\circ}\text{C}$  미만의 온도로 유지된다. 이들 또는 다른 실시 예들에서, 반응 챔버로 전달된 반응 가스들 (및/또는 퍼지하도록 사용된 불활성 가스들) 중 하나 또는 둘 모두의 온도는 이 단락에 언급된 기관 온도들에 대응할 수도 있다. 동작 (257) 에서, 반응 챔버는 동작 (253) 과 관련하여 상기 기술된 조건들을 사용하여 선택 가능하게 퍼지될 수도 있다. 동작 (259) 에서, 보호 막이 충분히 두꺼운지 여부가 결정된다. 그렇지 않다면, 이 방법은 동작 (251) 으로부터 반복될 수도 있다. 특정 경우들에서, 반응 챔버 내의 압력은 약 1 Torr 내지 약 4 Torr일 수도 있다. 다양한 경우들에서, 도 2a의 동작 (205 또는 215) 의 반복 각각에서 보호 막은 약 10 분 이하인 지속기간에 걸쳐 증착될 수도 있다.

[0081] 특정 실시 예들에서, 유기 폴리머 막을 형성하는 분자들의 말단부들은 하이드록실, 아민, 또는 티올을 형성한다. 예를 들어, 디아민이 제 2 반응 물질로 사용된다면,  $-\text{NH}_2$ 는 유기 폴리머 막을 형성하는 분자들의 말단부들을 형성할 수도 있다. 제 2 반응 물질로서 디올이 사용된다면,  $-\text{OH}$ 는 유기 폴리머 막을 형성하는 분자들의 말단부들을 형성할 수도 있다. 유사하게, 제 2 반응 물질로서 티올이 사용된다면,  $-\text{SH}$ 는 유기 폴리머 막을 형성하는 분자들의 말단부들을 형성할 수도 있다.

[0082] 특정 실시 예들에서 유기 폴리머 막을 형성하기 위해 사용된 제 1 반응 물질 및 제 2 반응 물질은 진공 챔버의 플라즈마 또는 프로세스 가스 노출된 표면 상에 증착된 유기 폴리머 막의 층이 최대 두께를 갖도록 이들이 진공 챔버의 플라즈마 또는 프로세스 가스 노출된 표면 상에서 약 100 % 포화에 도달할 때까지 진공 챔버 내로 흐를 수도 있다. 일부 실시 예들에서 예를 들어 목표된 바와 같이 증착 레이트를 맞추기 (tailor) 위해 저포화 및 과포화가 또한 실시될 수도 있다.

[0083] 본 명세서의 반응 조건들은 지침 (guidance) 으로서 제공되고 제한하는 것으로 의도되지 않는다.

[0084] V. 장치

[0085] 본 명세서에 기술된 방법들은 임의의 적합한 장치 또는 장치의 조합에 의해 수행될 수도 있다. 적합한 장치는 프로세스 동작들을 달성하기 위한 하드웨어 및 본 발명에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기를 포함한다. 예를 들어, 일부 실시 예들에서, 하드웨어는 프로세스 톨에 포함된 하나 이상의 프로세스 스테이션들을 포함할 수도 있다. 일 프로세스 스테이션은 에칭 스테이션일 수도 있고 또 다른 프로세스 스테이션은 증착 스테이션일 수도 있다. 또 다른 실시 예에서, 에칭 및 증착은 단일 스테이션/챔버에서 발생한다.

[0086] 도 4a 내지 도 4c는 본 명세서에 기술된 에칭 동작들을 수행하기 위해 사용될 수도 있는 조정 가능한 갭 용량 커플링 한정된 RF 플라즈마 반응기 (400) 의 실시 예를 예시한다. 도시된 바와 같이, 진공 챔버 (402) 는 하부 전극 (406) 을 하우징하는 내부 공간을 둘러싸는 챔버 하우징 (404) 을 포함한다. 챔버 (402) 의 상부 부분에서 상부 전극 (408) 은 하부 전극 (406) 으로부터 수직으로 이격된다. 상부 전극 및 하부 전극 (408, 406) 의 평면 표면들은 전극들 사이의 수직 방향에 실질적으로 평행하고 직교한다. 바람직하게 상부 전극 및 하부 전극 (408, 406) 은 원형이고 수직 축에 대해 동축이다. 상부 전극 (408) 의 하부 표면은 하부 전극 (406) 의 상부 표면과 대면한다. 이격된 대면 전극 표면들은 그 사이에 조정 가능한 갭 (410) 을 규정한다. 동작 동안, 하부 전극 (406) 은 RF 전력 공급부 (매칭) (420) 에 의해 RF 전력이 공급된다. RF 전력은 RF 공급 도관 (422), RF 스트랩 (424) 및 RF 전력 부재 (426) 를 통해 하부 전극 (406) 에 공급된다. 접지 차폐부 (436) 는 하부 전극 (406) 에 더 균일한 RF 필드를 제공하도록 RF 전력 부재 (426) 를 둘러쌀 수도 있다. 전체 내용이 본 명세서에 참조로서 인용된 공동으로 소유된 미국 특허 제 7,732,728 호에 기술된 바와 같이, 웨이퍼는 웨이퍼 포트 (482)

를 통해 삽입되고 프로세싱을 위해 하부 전극 (406) 상의 갭 (410) 내에 지지되고, 프로세스 가스가 갭 (410) 으로 공급되고 RF 전력에 의해 플라즈마 상태로 여기된다. 상부 전극 (408) 은 전력 공급되거나 (powered) 접지될 수 있다.

[0087] 도 4a 내지 도 4c에 도시된 실시 예에서, 하부 전극 (406) 은 하부 전극 지지 플레이트 (416) 상에 지지된다. 하부 전극 (406) 과 하부 전극 지지 플레이트 (416) 사이에 개재된 절연체 링 (414) 은 지지 플레이트 (416) 로부터 하부 전극 (406) 을 절연한다.

[0088] RF 바이어스 하우징 (430) 은 RF 바이어스 하우징 보울 (432) 상의 하부 전극 (406) 을 지지한다. 보울 (432) 은 RF 바이어스 하우징 (430) 의 암 (434) 에 의해 챔버 벽 플레이트 (418) 내의 개구부를 통해 도관 지지 플레이트 (438) 에 연결된다. 바람직한 실시 예에서, RF 바이어스 하우징 보울 (432) 및 RF 바이어스 하우징 암 (434) 은 일 컴포넌트로서 일체로 형성되지만, 암 (434) 및 보울 (432) 은 또한 함께 볼트 결합되거나 접합된 2 개의 별도의 컴포넌트들일 수 있다.

[0089] RF 바이어스 하우징 암 (434) 은 RF 전력을 통과시키기 위한 하나 이상의 중공형 통로들 및 설비들, 예컨대 하부 전극 (406) 의 후면 상의 공간에서 진공 챔버 (402) 외부로부터 진공 챔버 (402) 내부로 가스 냉각제, 액체 냉각제, RF 에너지, 리프트 핀 제어를 위한 케이블들, 전기적 모니터링 및 작동 신호들을 포함한다. RF 공급도관 (422) 은 RF 바이어스 하우징 암 (434) 으로부터 절연되고, RF 바이어스 하우징 암 (434) 은 RF 전력 공급부 (420) 로의 RF 전력을 위한 리턴 경로를 제공한다. 설비 도관 (440) 은 설비 컴포넌트들을 위한 통로를 제공한다. 설비 컴포넌트들의 추가 상세들은 미국 특허 제 5,948,704 호 및 제 7,732,728 호에 기술되고 기술(description)의 간략성을 위해 본 명세서에 나타내지 않았다. 갭 (410) 은 바람직하게 한정 링 어셈블리 또는 슈라우드 (미도시) 에 의해 둘러싸이고, 그 세부 사항들은 본 명세서에 참조로서 인용된 공동으로 소유된 공개된 미국 특허 제 7,740,736 호에서 발견될 수 있다. 진공 챔버 (402) 의 내부는 진공 포트 (480) 을 통해 진공 펌프에 연결함으로써 저압으로 유지된다.

[0090] 도관 지지 플레이트 (438) 는 작동 메커니즘 (actuation mechanism) (442) 에 부착된다. 작동 메커니즘의 상세들은 상기에 인용된 공동 소유의 미국 특허 제 7,732,728 호에 기술된다. 서보 기계 모터, 스텝퍼 모터 등과 같은 작동 메커니즘 (442) 은 예를 들어, 볼 스크루 및 볼 스크루를 회전시키기 위한 모터와 같은 스크루 기어 (446) 에 의해 수직 선형 베어링 (444) 에 부착된다. 갭 (410) 의 사이즈를 조정하기 위한 동작 동안, 작동 메커니즘 (442) 은 수직 선형 베어링 (444) 을 따라 이동한다. 도 4a는 작동 메커니즘 (442) 이 작은 갭 (410 a) 을 발생시키는 선형 베어링 (444) 상의 높은 위치에 있을 때의 배열을 예시한다. 도 4b는 작동 메커니즘 (442) 이 선형 베어링 (444) 상의 중간 위치에 있을 때의 배열을 예시한다. 도시된 바와 같이, 하부 전극 (406), RF 바이어스 하우징 (430), 도관 지지 플레이트 (438), RF 전력 공급부 (420) 는 모두 챔버 하우징 (404) 및 상부 전극 (408) 에 대해 하부로 이동하여, 중간 사이즈의 갭 (410 b) 을 발생시킨다.

[0091] 도 4c는 작동 메커니즘 (442) 이 선형 베어링 상의 낮은 위치에 있을 때 큰 갭 (410 c) 을 예시한다. 바람직하게, 상부 전극 및 하부 전극 (408, 406) 은 갭 조정 동안 동축으로 유지되고 갭에 걸친 상부 전극 및 하부 전극의 대면 표면들은 평행하게 유지된다.

[0092] 이 실시 예는 예를 들어, 300 mm 웨이퍼들 또는 평판 디스플레이들과 같은 큰 직경의 기관에 걸쳐 균일한 에칭을 유지하기 위해, 조정될 다단계 프로세스 레시피들 (BARC, HARC, 및 STRIP 등) 동안 CCP 챔버 (402) 내 하부 전극과 상부 전극 (406, 408) 사이의 갭 (410) 을 허용한다. 특히, 이 챔버는 하부 전극과 상부 전극 (406, 408) 사이에 조정 가능한 갭을 제공하는데 필요한 선형 운동을 허용하는 기계적 배열에 속한다.

[0093] 도 4a는 도관 지지 플레이트 (438) 에 대한 근위 단부에서 그리고 챔버 벽 플레이트 (418) 의 단차진 플랜지 (428) 에 대해 원위 단부에서 시일링된 측방향으로 편향된 (deflect) 벨로우즈 (450) 를 예시한다. 단차진 플랜지의 내경은 RF 바이어스 하우징 암 (434) 이 통과하는 챔버 벽 플레이트 (418) 내에 개구부 (412) 를 규정한다 (define). 벨로우즈 (450) 의 원위 단부는 클램프 링 (452) 에 의해 클램핑된다.

[0094] 측방향으로 편향된 벨로우즈 (450) 는 RF 바이어스 하우징 (430), 도관 지지 플레이트 (438) 및 작동 메커니즘 (442) 의 수직 이동을 허용하는 동안 진공 시일을 제공한다. RF 바이어스 하우징 (430), 도관 지지 플레이트 (438) 및 작동 메커니즘 (442) 은 캔틸레버 어셈블리로 지칭될 수 있다. 바람직하게, RF 전력 공급부 (420) 는 캔틸레버 어셈블리와 함께 이동하고 도관 지지 플레이트 (438) 에 부착될 수 있다. 도 4b는 캔틸레버 어셈블리가 중간 위치에 있을 때 중립 위치에 있는 벨로우즈 (450) 를 도시한다. 도 4c는 캔틸레버 어셈블리가 낮은 위치에 있을 때 측방향으로 편향된 벨로우즈 (450) 를 도시한다.

- [0095] 래비린스 (labyrinth) 시일 (448) 이 벨로우즈 (450) 와 플라즈마 프로세싱 챔버 하우징 (404) 의 내부 사이에 입자 배리어를 제공한다. 고정된 차폐부 (456) 는 이동식 차폐부 플레이트 (458) 가 캔틸레버 어셈블리의 수직 이동을 수용하도록 수직으로 이동하는 래비린스 홈 (groove) (460) (슬롯) 을 제공하기 위해 챔버 벽 플레이트 (418) 에서 챔버 하우징 (404) 의 내측 벽 내부에 고정되게 부착된다. 이동식 차폐 플레이트 (458) 의 외측 부분은 하부 전극 (406) 의 모든 수직 위치들에서 슬롯 내에 남는다.
- [0096] 도시된 실시 예에서, 래비린스 시일 (448) 은 래비린스 홈 (460) 을 규정하는 챔버 벽 플레이트 (418) 내의 개구부 (412) 의 주변부에서 챔버 벽 플레이트 (418) 의 내측 표면에 부착된 고정된 차폐부 (456) 를 포함한다. 이동식 차폐 플레이트 (458) 는 부착되고 RF 바이어스 하우징 암 (434) 으로부터 방사상으로 연장하고, 여기서 암 (434) 은 챔버 벽 플레이트 (418) 내의 개구부 (412) 를 통과한다. 이동식 차폐부 플레이트 (458) 는 제 1 갭만큼 고정된 차폐부 (456) 로부터 이격되고 제 2 갭만큼 챔버 벽 플레이트 (418) 의 내부 표면으로부터 이격되는 동안 래비린스 홈 (460) 내로 연장하여 캔틸레버 어셈블리로 하여금 수직으로 이동하게 한다. 래비린스 시일 (448) 은 진공 챔버 내부 (405) 로 벨로우즈 (450) 로부터 쪼개진 (spall) 입자들의 마이그레이션 (migration) 을 차단하고, 라디칼들이 후속하여 쪼개지는 증착물들을 형성할 수 있는 벨로우즈 (450) 로 프로세스 가스 플라즈마로부터의 라디칼들이 마이그레이팅하는 것을 차단한다.
- [0097] 도 4a는 캔틸레버 어셈블리가 높은 위치 (작은 갭 (410 a)) 에 있을 때 RF 바이어스 하우징 암 (434) 위의 래비린스 홈 (460) 의 더 높은 위치에 있는 이동식 차폐 플레이트 (458) 를 도시한다. 도 4c는 캔틸레버 어셈블리가 낮은 위치 (큰 갭 (410 c)) 에 있을 때 RF 바이어스 하우징 암 (434) 위의 래비린스 홈 (460) 의 더 낮은 위치에 있는 이동식 차폐 플레이트 (458) 를 도시한다. 도 4b는 캔틸레버 어셈블리가 중간 위치 (중간 갭 (410 b)) 에 있을 때 래비린스 홈 (460) 내의 중립 또는 중간 위치에 있는 이동식 차폐 플레이트 (458) 를 도시한다. 래비린스 시일 (448) 이 RF 바이어스 하우징 암 (434) 을 중심으로 대칭인 것으로 도시되지만, 다른 실시 예들에서, 래비린스 시일 (448) 은 RF 바이어스 암 (434) 을 중심으로 비대칭적일 수도 있다.
- [0098] 도 5는 본 명세서에 기술된 증착 방법들을 구현하기 위해 구성된 다양한 반응기 컴포넌트들을 도시하는 단순한 블록도를 제공한다. 도시된 바와 같이, 반응기 (500) 는 반응기의 다른 컴포넌트들을 둘러싸고 접지된 히터 블록 (520) 과 함께 작동하는 샤워헤드 (514) 를 포함하는 용량-방전 타입 시스템에 의해 생성된 플라즈마를 담도록 기능하는 프로세스 챔버 (524) 를 포함한다. 고 주파수 (high frequency; HF) RF 생성기 (504) 및 저 주파수 (low frequency; LF) RF 생성기 (502) 는 매칭 네트워크 (506) 및 샤워헤드 (514) 에 연결될 수도 있다. 매칭 네트워크 (506) 에 의해 공급된 전력 및 주파수는 프로세스 챔버 (524) 로 공급된 프로세스 가스들로부터 플라즈마를 생성하기에 충분할 수도 있다. 예를 들어, 매칭 네트워크 (506) 는 50 W 내지 500 W의 HFRF 전력을 제공할 수도 있다. 일부 예들에서, 매칭 네트워크 (506) 는 100 W 내지 5000 W의 HFRF 전력 및 100 W 내지 5000 W의 LFRF 전력 총 에너지를 제공할 수도 있다. 통상적인 프로세스에서, HFRF 컴포넌트는 일반적으로 5 MHz 내지 60 MHz, 예를 들어, 13.56 MHz일 수도 있다. LF 컴포넌트가 있는 동작들에서, LF 컴포넌트는 약 100 kHz 내지 2 MHz, 예를 들어, 430 kHz일 수도 있다.
- [0099] 반응기 내에서, 웨이퍼 페데스탈 (518) 은 기판 (516) 을 지지할 수도 있다. 웨이퍼 페데스탈 (518) 은 증착 및/또는 플라즈마 처리 반응들 동안 그리고 증착 및/또는 플라즈마 처리 반응들 사이에 기판을 홀딩하고 이송하기 위해 척, 포크, 또는 리프트 핀들 (미도시) 을 포함할 수도 있다. 척은 정전 척, 기계적 척, 또는 산업계에서 그리고/또는 연구를 위해 사용할 수 있는 다양한 다른 타입들의 척일 수도 있다.
- [0100] 다양한 프로세스 가스들이 유입구 (512) 를 통해 도입될 수도 있다. 복수의 소스 가스 라인들 (510) 은 매니폴드 (508) 에 연결된다. 또한, 가스들은 미리 혼합되거나 미리 혼합되지 않을 수도 있다. 적절한 밸브 및 질량 유량 제어 메커니즘들은 프로세스의 증착 및 플라즈마 처리 페이즈들 동안 올바른 프로세스 가스들이 전달되는 것을 보장하도록 채용될 수도 있다. 화학적 전구체(들)가 액체 형태로 전달되는 경우, 액체 플로우 제어 메커니즘들이 채용될 수도 있다. 이어서 이러한 액체들은 증착 챔버에 도달하기 전에 액체 형태로 공급된 화학적 전구체의 기화 지점 이상으로 가열된 매니폴드에서 이송 동안 기화되고 프로세스 가스들과 혼합될 수도 있다.
- [0101] 프로세스 가스들은 유출구 (522) 를 통해 챔버 (524) 를 나갈 수도 있다. 진공 펌프, 예를 들어, 1 또는 2 단계 기계적 건조 펌프 및/또는 터보 분자 펌프 (540) 는 프로세스 챔버 (524) 로부터 프로세스 가스들을 인출하고 쓰로틀 밸브 또는 팬들럼 밸브와 같은 패루프 제어된 플로우 제한 디바이스를 사용함으로써 프로세스 챔버 (524) 내에서 적절하게 저압을 유지하도록 사용될 수도 있다.
- [0102] 상기 논의된 바와 같이, 본 명세서에 논의된 증착 기법들은 멀티-스테이션 또는 단일 스테이션 툴 상에서 구현

될 수도 있다. 특정한 구현 예들에서, 4-스테이션 증착 스킴을 갖는 300 mm Lam Vector™ 툴 또는 6-스테이션 증착 스킴을 갖는 200 mm Sequel™ 툴이 사용될 수도 있다. 일부 구현 예들에서, 450 mm 웨이퍼들을 프로세싱하기 위한 툴들이 사용될 수도 있다. 다양한 구현 예들에서, 웨이퍼들은 매 증착 및/또는 증착 후 플라즈마 처리 후에 인텍싱될 수도 있고, 또는 에칭 챔버들 또는 스테이션들이 또한 동일한 툴의 일부인 경우, 에칭 동작들 후에 인텍싱될 수도 있고, 또는 복수의 증착들 및 처리들이 웨이퍼를 인텍싱하기 전에 단일 스테이션에서 수행될 수도 있다.

[0103] 일부 실시 예들에서, 본 명세서에 기술된 기법들을 수행하도록 구성된 장치가 제공될 수도 있다. 적합한 장치는 다양한 프로세스 동작들을 수행하기 위한 하드웨어, 뿐만 아니라 개시된 실시예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 갖는 시스템 제어기 (530) 를 포함할 수도 있다. 시스템 제어기 (530) 는 통상적으로 하나 이상의 메모리 디바이스들 및 다양한 프로세스 제어 장비, 예를 들어, 밸브들, RF 생성기들, 웨이퍼 핸들링 시스템들 등과 통신 가능하게 연결되고, 장치가 개시된 실시 예들에 따른 기법들을 수행하도록 인스트럭션들을 실행하게 구성된 하나 이상의 프로세서들을 포함할 것이다. 본 개시에 따른 프로세스 동작들을 제어하기 위한 인스트럭션을 포함하는 머신-판독가능 매체가 시스템 제어기 (530) 에 커플링될 수도 있다. 시스템 제어기 (530) 는 본 명세서에 기술된 바와 같이 증착 동작들과 연관된 다양한 프로세스 파라미터들의 제어를 용이하게 하도록 다양한 하드웨어 디바이스들, 예를 들어, 질량 유량 제어기들, 밸브들, RF 생성기들, 진공 펌프들, 등과 통신 가능하게 연결될 수도 있다.

[0104] 일부 실시 예들에서, 시스템 제어기 (530) 는 반응기 (500) 의 모든 액티비티들을 제어할 수도 있다. 시스템 제어기 (530) 는 대용량 저장 디바이스에 저장되고 메모리 디바이스 내로 로딩되고, 프로세서 상에서 실행되는 시스템 제어 소프트웨어를 실행할 수도 있다. 시스템 제어 소프트웨어는 가스 플로우들의 타이밍, 웨이퍼 이동, RF 생성기 활성화 등을 제어하기 위한 인스트럭션들, 뿐만 아니라 가스들의 혼합물, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타겟 전력 레벨들, RF 전력 레벨들, 기관 페테스탈, 척 및/또는 서셉터 (susceptor) 위치, 및 반응기 장치 (500) 에 의해서 수행되는 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 (subroutines) 또는 제어 객체들은 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어가 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어로 코딩될 수도 있다.

[0105] 시스템 제어기 (530) 는 통상적으로 장치가 본 개시에 따른 기법들을 수행하도록 인스트럭션들을 실행하게 구성된 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 수도 있다. 개시된 실시 예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션을 포함하는 머신-판독가능 매체가 시스템 제어기 (530) 에 커플링될 수도 있다.

[0106] 하나 이상의 프로세스 스테이션들이 멀티-스테이션 프로세싱 툴에 포함될 수도 있다. 도 6은 인바운드 로드록 (602) 및 아웃바운드 로드록 (604) 을 갖는 멀티-스테이션 프로세싱 툴 (600) 의 실시 예의 개략도를 도시하고, 인바운드 로드록 (602) 및 아웃바운드 로드록 (604) 중 하나 또는 모두는 리모트 플라즈마 소스를 포함할 수도 있다. 대기압에서 로봇 (606) 은, 카세트로부터 포트 (608) 를 통해 인바운드 로드록 (602) 으로 로딩된 웨이퍼들을 대기 포트 (610) 를 통해 이동시키도록 구성된다. 웨이퍼는 인바운드 로드록 (602) 내의 페테스탈 (612) 상에 로봇 (606) 에 의해 배치되고, 대기 포트 (610) 는 폐쇄되고, 로드록은 펌프 다운된다 (pump down). 인바운드 로드록 (602) 이 리모트 플라즈마 소스를 포함하면, 웨이퍼는 프로세싱 챔버 (614) 내로 도입되기 전에 로드록 내에서 리모트 플라즈마 처리에 노출될 수도 있다. 또한, 웨이퍼는 또한 예를 들어, 수분 및 흡착된 가스들을 제거하기 위해 인바운드 로드록 (602) 내에서 가열될 수도 있다. 다음에, 프로세싱 챔버 (614) 로의 챔버 이송 포트 (616) 가 개방되고, 또 다른 로봇 (미도시) 이 프로세싱을 위한 반응기 내에 도시된 제 1 스테이션의 페테스탈 상의 반응기 내로 웨이퍼를 배치한다. 도시된 실시 예는 로드록들을 포함하지만, 일부 실시 예들에서, 웨이퍼의 프로세스 스테이션으로의 직접적인 진입이 제공될 수도 있다는 것이 인식될 것이다.

[0107] 도시된 프로세싱 챔버 (614) 는 도 6에 도시된 실시 예에서 1 내지 4로 번호가 붙여진, 4 개의 프로세스 스테이션들을 포함한다. 스테이션 각각은 가열된 페테스탈 (스테이션 1에 대해 618로 도시됨), 및 가스 라인 유입구들을 갖는다. 일부 실시 예들에서, 프로세스 스테이션 각각이 상이한 목적들 또는 복수의 목적들을 가질 수도 있다는 것이 인식될 것이다. 예를 들어, 프로세스 스테이션들 (1 내지 4) 각각은 ALD, CVD, CFD, 또는 에칭 (이들 중 임의의 것은 플라즈마 보조될 수도 있음) 중 하나 이상을 수행하기 위한 챔버일 수도 있다. 일 실시 예에서, 프로세스 스테이션들 중 적어도 하나는 도 5에 도시된 바와 같은 반응 챔버를 갖는 증착 스테이션이고,

다른 프로세스 스테이션들 중 적어도 하나는 도 4a 내지 도 4c에 도시된 바와 같은 반응 챔버를 갖는 에칭 스테이션이다. 도시된 프로세싱 챔버 (614) 는 4 개의 스테이션들을 포함하지만, 본 개시에 따른 프로세싱 챔버는 임의의 적합한 수의 스테이션들을 가질 수도 있다는 것이 이해될 것이다. 예를 들어, 일부 실시 예들에서, 프로세싱 챔버는 5 개 이상의 스테이션들을 가질 수도 있는 반면, 다른 실시 예들에서 프로세싱 챔버는 3 개 이하의 스테이션들을 가질 수도 있다.

[0108] 도 6은 또한 프로세싱 챔버 (614) 내에서 웨이퍼들을 이송하기 위한 웨이퍼 핸들링 시스템 (609) 의 일 실시 예를 도시한다. 일부 실시 예들에서, 웨이퍼 핸들링 시스템 (609) 은 다양한 프로세스 스테이션들 사이 그리고/또는 프로세스 스테이션과 로드록 사이에서 웨이퍼들을 이송할 수도 있다. 임의의 적합한 웨이퍼 핸들링 시스템이 채용될 수도 있다는 것이 인식될 것이다. 비-제한적인 예들은 웨이퍼 캐로절들 (carousels) 및 웨이퍼 핸들링 로봇들을 포함한다. 도 6은 또한 프로세스 툴 (600) 의 프로세스 조건들 및 하드웨어 상태들을 제어하도록 채용된 시스템 제어기 (650) 의 실시 예를 도시한다. 시스템 제어기 (650) 는 하나 이상의 메모리 디바이스들 (656), 하나 이상의 대용량 저장 디바이스들 (654), 및 하나 이상의 프로세서들 (652) 을 포함할 수도 있다. 프로세서 (652) 는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부 및/또는 디지털 입력/출력 연결부, 스텝퍼 모터 제어 보드들 등을 포함할 수도 있다.

[0109] 일부 구현 예들에서, 제어기는 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱을 위한 플랫폼 또는 플랫폼들 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페테스탈, 가스 플로우 시스템 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 이전에, 프로세싱 동안에, 그리고 프로세싱 이후에 그들의 동작을 제어하기 위한 전자 장치 (electronics) 와 통합될 수도 있다. 전자 장치는 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 "제어기"로서 지칭될 수도 있다. 제어기는, 시스템의 프로세싱 요건들 및/또는 타입에 따라서, 프로세싱 가스들의 전달, 온도 설정들 (예를 들어, 가열 및/또는 냉각), 압력 설정들, 진공 설정들, 전력 설정들, 무선 주파수 (RF) 생성기 설정들, RF 매칭 회로 설정들, 주파수 설정들, 플로우 레이트 설정들, 유체 전달 설정들, 포지션 (positional) 설정 및 동작 설정, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이스된 로드 록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.

[0110] 일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 설정 동작들을 인에이블 (enable) 하고, 엔드포인트 측정들을 가능하게 하는 등을 하는 다양한 집적 회로들, 로직, 메모리 및/또는 소프트웨어를 갖는 전자 장치로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (digital signal processors; DSPs), 주문형 반도체들 (application specific integrated circuits; ASICs) 로서 규정되는 칩들 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 실행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달된 인스트럭션들일 수도 있다. 일부 실시 예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 동작들을 달성하도록 프로세스 엔지니어들에 의해서 규정된 레시피의 일부일 수도 있다.

[0111] 제어기는, 일부 구현 예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 그렇지 않으면 시스템에 네트워킹되거나, 또는 이들의 조합인 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 팹 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 "클라우드" 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현재 진행을 모니터링하고, 과거 제조 동작들의 이력을 검토하고, 복수의 제조 동작들로부터 경향들 또는 성능 메트릭들 (metrics) 을 검토하고, 현재 프로세싱의 파라미터들을 변경하고, 현재 프로세싱을 따르는 프로세싱 동작들을 설정하고, 또는 새로운 프로세스를 시작하도록 시스템에 대한 원격 액세스를 가능하게 할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 통신될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 가능하게 하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안 수행될 프로세싱 동작들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이스하도록 (interface) 구성되는 툴의 타입 및 수행될 프로세스의 타

입에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공통 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 이산 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산형 제어기의 일 예는 챔버 상의 프로세스를 제어하도록 조합되는 원격으로 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 위치한 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.

[0112] 비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, 물리적 기상 증착 (physical vapor deposition; PVD) 챔버 또는 모듈, 화학적 기상 증착 (chemical vapor deposition; CVD) 챔버 또는 모듈, 원자 층 증착 (atomic layer deposition; ALD) 챔버 또는 모듈, 분자 층 증착 (molecular layer deposition; MLD) 챔버 또는 모듈, 원자 층 에칭 (atomic layer etch; ALE) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.

[0113] 상술한 바와 같이, 틀에 의해서 수행될 프로세스 동작 또는 동작들에 따라서, 제어기는, 반도체 제작 공장 내의 틀 위치들 및/또는 로드 포트들 (load ports) 로 및 틀 위치들 및/또는 로드 포트들로부터 웨이퍼들의 컨테이너들을 가져오는 재료 이송 시에 사용되는, 다른 틀 회로들 또는 모듈들, 다른 틀 컴포넌트들, 클러스터 틀들, 다른 틀 인터페이스들, 인접 틀들, 이웃하는 틀들, 공장 도처에 위치한 틀들, 메인 컴퓨터, 또 다른 제어기, 또는 틀들 중 하나 이상과 통신할 수도 있다.

[0114] 특정한 실시 예들에서, 제어기는 도 2a와 관련하여 도시되고 기술된 동작들을 수행하기 위한 인스트럭션들을 갖는다. 예를 들어, 제어기는 순환적으로 (a) 기판 상의 피처를 부분적으로 에칭하도록 에칭 동작을 수행하고, (b) 기판을 실질적으로 에칭하지 않고 에칭된 피처 내에 보호 측벽 코팅을 증착하기 위한 인스트럭션들을 가질 수도 있다. 보호 측벽 코팅의 증착은 기판을 제 1 반응 물질에 노출시키고 제 1 반응 물질로 하여금 기판 상에 흡착하게 하고, 기판을 제 2 반응 물질에 노출시킴으로써 진행될 수도 있고, 여기서 제 1 반응 물질은 디알데하이드 또는 트리알데하이드를 포함할 수도 있고, 제 1 반응 물질 및 제 2 반응 물질은 보호 측벽 코팅을 형성하도록 서로 반응한다. 제 1 반응 물질 및 제 2 반응 물질에 대한 노출들은 보호 막이 타깃 두께에 도달할 때까지 순환 방식으로 반복될 수도 있다. 인스트럭션들은 개시된 반응 조건들을 사용하여 이들 프로세스들을 수행하는 것과 관련될 수도 있다. 인스트럭션들은 또한 일부 구현 예들에서 에칭 챔버와 증착 챔버 사이에서 기판을 이송하는 것과 관련될 수도 있다.

[0115] 도 6을 다시 참조하면, 일부 실시 예들에서, 시스템 제어기 (650) 는 프로세스 툴 (600) 의 모든 액티비티들을 제어한다. 시스템 제어기 (650) 는 대용량 저장 디바이스 (654) 에 저장되고 메모리 디바이스 (656) 내로 로딩되어 프로세서 (652) 상에서 실행되는 시스템 제어 소프트웨어 (658) 를 실행한다. 대안적으로, 제어 로직은 시스템 제어기 (650) 에 하드 코딩될 수도 있다. ASICs (Applications Specific Integrated Circuits), PLDs (Programmable Logic Devices) (예를 들어, field-programmable gate arrays, 또는 FPGAs) 등이 이들 목적들을 위해 사용될 수도 있다. 이하의 논의에서, "소프트웨어" 또는 "코드"가 사용될 때마다, 기능적으로 비슷한 하드코딩된 로직이 그 자리에 사용될 수도 있다. 시스템 제어 소프트웨어 (658) 는 타이밍, 가스의 혼합물, 챔버 및/또는 스테이션 압력, 챔버 및/또는 스테이션 온도, 웨이퍼 온도, 타깃 전력 레벨들, RF 전력 레벨들, RF 노출 시간, 기판 페데스탈, 척 및/또는 서셉터 (susceptor) 위치, 및 프로세스 툴 (600) 에 의해서 수행된 특정한 프로세스의 다른 파라미터들을 포함할 수도 있다. 시스템 제어 소프트웨어 (658) 는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브루틴들 (subroutines) 또는 제어 객체들은 다양한 프로세스 툴 프로세스들을 수행하기 위해 필요한 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어 (658) 는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.

[0116] 일부 실시 예들에서, 시스템 제어 소프트웨어 (658) 는 상기 기술된 다양한 파라미터들을 제어하기 위한 IOC (Input/Output Control) 시퀀싱 인스트럭션들을 포함할 수도 있다. 예를 들어, CFD 프로세스의 페이지 각각은 시스템 제어기 (650) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. ALD 프로세스 페이지에 대한 프로세스 조건들을 설정하기 위한 인스트럭션들은 대응하는 ALD 레시피 페이지에 포함될 수도 있다. 일부 실시예들에서, ALD 레시피 페이지들은 ALD 프로세스 페이지에 대한 모든 인스트럭션들이 그 프로세스 페이지와 동시에 실행되도록, 순차적으로 배열될 수도 있다.

[0117] 시스템 제어기 (650) 와 연관된 대용량 저장 디바이스 (654) 및/또는 메모리 디바이스 (656) 에 저장된 다른 컴

퓨터 소프트웨어 및/또는 프로그램들이 일부 실시 예들에서 채용될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기관 포지셔닝 (positioning) 프로그램, 프로세스 가스 제어 프로그램, 압력 제어 프로그램, 히터 제어 프로그램, 및 플라즈마 제어 프로그램을 포함한다.

- [0118] 기관 포지셔닝 프로그램은 페데스탈 (618) 상에 기관을 로딩하고 기관과 프로세스 툴 (600) 의 다른 부분들 사이의 간격을 제어하도록 사용된 프로세스 툴 컴포넌트들에 대한 프로그램 코드를 포함할 수도 있다.
- [0119] 프로세스 가스 제어 프로그램은 가스 조성 및 플로우 레이트들을 제어하기 위한 코드 및 선택 가능하게 프로세스 스테이션 내 압력을 안정화시키기 위해 증착 전에 하나 이상의 프로세스 스테이션들 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 일부 실시 예들에서, 제어기는 코어 층 상에 나노라미네이트 (nanolaminate) 보호 층을 증착하고, 그리고 보호 층 위에 컨포멀한 층 (conformal layer) 을 증착하기 위한 인스트럭션들을 포함한다.
- [0120] 압력 제어 프로그램이 예를 들어, 프로세스 스테이션의 배기 시스템의 쓰로틀 (throttle) 밸브를 조절함으로써, 프로세스 스테이션 내 압력, 프로세스 스테이션 내로 가스 플로우 등을 제어하기 위한 코드를 포함할 수도 있다. 일부 실시 예들에서, 제어기는 코어 층 상에 나노라미네이트 보호 층을 증착하고, 그리고 보호 층 위에 컨포멀한 층을 증착하기 위한 인스트럭션들을 포함한다.
- [0121] 히터 제어 프로그램은 기관을 가열하도록 사용되는 가열 유닛으로 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 (헬륨과 같은) 열 전달 가스의 기관으로의 전달을 제어할 수도 있다. 특정 구현 예들에서, 제어기는 제 1 온도에서 나노라미네이트 보호 층을 증착하며 제 2 온도에서 보호 층 위에 컨포멀한 층을 증착하기 위한 인스트럭션들을 포함하고, 여기서 제 2 온도는 제 1 온도보다 더 높다.
- [0122] 플라즈마 제어 프로그램은 본 명세서의 실시 예들에 따라 하나 이상의 프로세스 스테이션들의 RF 전력 레벨들 및 노출 시간들을 설정하기 위한 코드를 포함할 수도 있다. 일부 실시 예들에서, 제어기는 제 1 RF 전력 레벨 및 RF 지속기간에서 나노라미네이트 보호 층을 증착하고, 제 2 RF 전력 레벨 및 RF 지속기간에서 보호 층 위에 컨포멀한 층을 증착하기 위한 인스트럭션들을 포함한다. 제 2 RF 전력 레벨 및/또는 제 2 RF 지속기간은 제 1 RF 전력 레벨보다 더 높을 수도/제 1 RF 지속기간보다 더 길 수도 있다.
- [0123] 일부 실시 예들에서, 시스템 제어기 (650) 와 연관된 사용자 인터페이스가 있을 수도 있다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건들의 그래픽 소프트웨어 디스플레이들, 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
- [0124] 일부 실시예들에서, 시스템 제어기 (650) 에 의해 조정된 파라미터들은 프로세스 조건들에 관련될 수도 있다. 비제한적인 예들은 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, (RF 바이어스 전력 레벨들 및 노출 시간들과 같은) 플라즈마 조건들 등을 포함한다. 이들 파라미터들은 사용자 인터페이스를 활용하여 입력될 수도 있는 레시피의 형태로 사용자들에게 제공될 수도 있다.
- [0125] 프로세스를 모니터링하기 위한 신호들은 다양한 프로세스 툴 센서들로부터 시스템 제어기 (650) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 프로세스 툴 (600) 의 아날로그 출력 연결부 및 디지털 출력 연결부 상에 출력될 수도 있다. 모니터링될 수도 있는 프로세스 툴 센서들의 비-제한적인 예들은 질량 플로우 제어기들, (마노미터들과 같은) 압력 센서들, 열전대들 (thermocouples) 등을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다.
- [0126] 시스템 제어기 (650) 는 상기 기술된 증착 프로세스들을 구현하기 위한 프로그램 인스트럭션들을 제공할 수도 있다. 프로그램 인스트럭션들은 DC 전력 레벨, RF 바이어스 전력 레벨, 압력, 온도 등과 같은 다양한 프로세스 파라미터들을 제어할 수도 있다. 인스트럭션들은 본 명세서에 기술된 다양한 실시 예들에 따라 막 스택들의 인-시츄 증착을 동작시키기 위해 파라미터들을 제어할 수도 있다.
- [0127] 시스템 제어기는 통상적으로 장치가 개시된 실시 예들에 따른 방법을 수행하도록 인스트럭션들을 실행하게 구성된 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다. 개시된 실시 예들에 따른 프로세스 동작들을 제어하기 위한 인스트럭션들을 담는 머신-판독가능, 비-일시적 매체가 시스템 제어기에 커플링될 수도 있다.
- [0128] 상기 기술된 다양한 하드웨어 및 방법 실시 예들은 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 광전 패널들 등의 제조 또는 제작을 위해 리소그래픽 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상

적으로, 반드시 그러한 것은 아니지만, 이러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다.

[0129] 도 7은 VTM (vacuum transfer module) (738) 과 인터페이싱하는 다양한 모듈들을 갖는 반도체 프로세스 클러스터 아키텍처를 도시한다. 복수의 저장 설비들 및 프로세싱 모듈들 사이에서 기관들을 "이송"하기 위한 이송 모듈들의 배열은 "클러스터 툴 아키텍처" 시스템으로 지칭될 수도 있다. 로드 록 또는 이송 모듈로 또한 공지된 에어록 (730) 은 다양한 제조 프로세스들을 수행하도록 개별적으로 최적화될 수도 있는, 4 개의 프로세싱 모듈들 (720a 내지 720d) 을 갖는 VTM (738) 에 도시된다. 예로서, 프로세싱 모듈들 (720a 내지 720d) 은 기관 예칭, 증착, 이온 주입, 기관 세정, 스퍼터링, 및/또는 다른 반도체 프로세스들뿐만 아니라 레이저 계측 및 다른 결함 검출 및 결함 식별 방법들을 수행하도록 구현될 수도 있다. 하나 이상의 프로세싱 모듈들 (720a 내지 720d 중 임의의 모듈) 은 본 명세서에 개시된 바와 같이, 즉, 기관들 내로 리세스된 피쳐들을 예칭하고, 리세스된 피쳐들의 측벽들 상에 보호 막들을 증착하기 위해, 그리고 개시된 실시 예들에 따른 다른 적합한 기능들을 위해 구현될 수도 있다. 에어록 (730) 및 프로세스 모듈들 (720a 내지 720d) 은 "스테이션들"로 지칭될 수도 있다. 스테이션 각각은 스테이션을 VTM (738) 에 인터페이싱하는 패시 (facet) (736) 을 갖는다. 패시들 내부에서, 센서 1 내지 센서 18은 각각의 스테이션들 사이에서 이동할 때 기관 (726) 의 통과를 검출하기 위해 사용된다.

[0130] 로봇 (722) 은 스테이션들 사이에서 기관들을 이송한다. 일 구현 예에서, 로봇은 하나의 암을 가질 수도 있고, 또 다른 구현 예에서, 로봇은 2 개의 암들을 가질 수도 있고, 암 각각은 이송을 위해 기관들을 픽킹하기 (pick) 위한 엔드 이펙터 (724) 를 갖는다. ATM (atmospheric transfer module) (740) 의 프론트-엔드 로봇 (732) 은 카세트 또는 LPM (Load Port Module) (742) 의 FOUP (Front Opening Unified Pod) (734) 로부터 에어록 (730) 으로 기관들을 이송하도록 사용될 수도 있다. 프로세스 모듈들 (720a 내지 720d) 내부의 모듈 중심 (728) 은 기관을 배치하기 위한 일 위치일 수도 있다. ATM (740) 내의 정렬기 (aligner) (744) 는 기관들을 정렬하기 위해 사용될 수도 있다.

[0131] 예시적인 프로세싱 방법에서, 기관은 LPM (742) 내의 FOUP들 (734) 중 하나에 배치된다. 프론트-엔드 로봇 (732) 은 기관 (726) 으로 하여금 예칭되거나, 증착되거나, 달리 프로세싱되기 전에 적절히 센터링되게 하는, 정렬기 (744) 로 FOUP (734) 로부터 기관을 이송한다. 정렬된 후, 기관은 프론트-엔드 로봇 (732) 에 의해 에어록 (730) 내로 이동된다. 에어록 모듈들이 ATM과 VTM 사이의 분위기를 매칭하는 능력을 갖기 때문에, 기관은 손상되지 않고 2 개의 압력 분위기들 사이에서 이동할 수 있다. 에어록 모듈 (730) 로부터, 기관은 로봇 (722) 에 의해 VTM (738) 을 통해 그리고 프로세스 모듈들 (720a 내지 720d) 중 하나, 예를 들어 프로세스 모듈 (720a) 내로 이동된다. 이 기관 이동을 달성하기 위해, 로봇 (722) 은 암들 각각 상의 엔드 이펙터들 (724) 을 사용한다. 프로세스 모듈 (720a) 에서, 기관은 부분적으로 예칭된 피쳐를 형성하기 위해 본 명세서에 기술된 바와 같이 예칭을 겪는다. 다음에, 로봇 (722) 은 프로세싱 모듈 (720a) 로부터, VTM (738) 내로, 이어서 상이한 프로세싱 모듈 (720b) 내로 기관을 이동시킨다. 프로세싱 모듈 (720b) 에서, 보호 막은 부분적으로 예칭된 피쳐의 측벽들 상에 증착된다. 이어서, 로봇 (722) 은 프로세싱 모듈 (720b) 로부터, VTM (738) 내로, 그리고 프로세싱 모듈 (720a) 내로 기관을 이동시키고, 부분적으로 예칭된 피쳐가 더 예칭된다. 예칭/증착은 피쳐가 완전히 예칭될 때까지 반복될 수 있다.

[0132] 기관 이동을 제어하는 컴퓨터는 클러스터 아키텍처에 국부적일 수 있거나, 제작 현장에서 클러스터 아키텍처 외부에, 또는 원격 위치에 위치될 수 있고, 네트워크를 통해 클러스터 아키텍처에 연결될 수 있다는 것을 주의해야 한다.


[0133] 막의 리소그래픽 패터닝은 통상적으로 동작 각각이 다수의 가능한 툴들을 사용하여 인에이블되는 이하의 동작들: (1) 스핀온 (spin-on) 툴 또는 스프레이온 (spray-on) 툴을 사용하여 워크피스, 예를 들어, 상부에 실리콘 나이트라이드 막이 형성된 기관 상에 포토레지스트를 도포하는 동작; (2) 핫 플레이트 또는 노 (furnace) 또는 다른 적합한 경화 툴을 사용하여 포토레지스트를 경화하는 동작; (3) 웨이퍼 스텝퍼와 같은 툴을 사용하여 가시광선 또는 UV 또는 x-선 광에 포토레지스트를 노출시키는 동작; (4) 습식 벤치 또는 스프레이 현상기와 같은 툴을 사용하여 레지스트를 선택적으로 제거하여 레지스트를 패터닝하도록 레지스트를 현상하는 동작; (5) 건식 또는 플라즈마 보조 예칭 툴을 사용함으로써 하부 막 또는 워크피스 내로 레지스트 패터를 전사하는 동작; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거하는 동작 중 일부 또는 전부를 포함한다. 일부 실시 예들에서, 애시 가능 하드 마스크 층 (예컨대 비정질 탄소 층) 및 또 다른 적합한 하드 마스크 (예컨대 반사 방지 층) 가 포토레지스트를 도포하기 전에 증착될 수도 있다.

[0134] 본 명세서에 기술된 구성들 및/또는 방법들은 본질적으로 예시적인 것이고, 수많은 변형들이 가능하기 때문에 이들 특정한 실시 예들 또는 예들은 제한적인 의미로 고려되지 않는다는 것이 이해되어야 한다. 본 명세서에 기술된 특정한 루틴들 또는 방법들은 임의의 수의 프로세싱 전략들 중 하나 이상을 나타낼 수도 있다. 이와 같이, 예시된 다양한 동작들은 예시된 시퀀스로, 다른 시퀀스들로, 병렬로, 또는 일부 경우들에서 생략될 수도 있다. 유사하게, 상기 기술된 프로세스들의 순서는 변경될 수도 있다.


[0135] 본 개시의 주제는 본 명세서에 개시된 다양한 프로세스들, 시스템들 및 구성들, 및 다른 특징들, 기능들, 작용들, 및/또는 특성들의 모든 신규하고 불분명한 조합들 및 서브-조합들, 뿐만 아니라 이들의 임의의 그리고 모든 등가물들을 포함한다.

## 도면


### 도면1




도면2a




도면2b




도면2c




도면2d




도면3a




도면3b




도면3c




도면3d




도면4a




도면4b




도면4c



도면5



도면6



도면7

